JP2012195331A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012195331A JP2012195331A JP2011056073A JP2011056073A JP2012195331A JP 2012195331 A JP2012195331 A JP 2012195331A JP 2011056073 A JP2011056073 A JP 2011056073A JP 2011056073 A JP2011056073 A JP 2011056073A JP 2012195331 A JP2012195331 A JP 2012195331A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor chip
- group
- bonding pads
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 174
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000011347 resin Substances 0.000 claims abstract description 83
- 229920005989 resin Polymers 0.000 claims abstract description 83
- 238000007789 sealing Methods 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 28
- 239000000725 suspension Substances 0.000 claims description 23
- 238000000465 moulding Methods 0.000 description 22
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 239000011295 pitch Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 241000272168 Laridae Species 0.000 description 4
- 239000012466 permeate Substances 0.000 description 4
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910001416 lithium ion Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000001879 gelation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】一対の第1辺3aa,3ab及び一対の第2辺3ac,3adを有する四角形からなるダイパッド3aにMCUチップ1とAFEチップ2を搭載し、MCUチップ1及びAFEチップ2にワイヤボンディングを行った後、2つの第2辺3ac,3adのうちの一方の第2辺3ac側から他方の第2辺3ad側に向かって樹脂を供給し、前記樹脂をMCUチップ1上の第1パッド群1ccと第2パッド群1cdとの間の開口に通してチップ間を充填することで、チップ間の領域におけるボイドの発生を抑制する。
【選択図】図1
Description
(a)平面形状が、互いに対向する一対の第1辺、および前記第1辺と交差し、かつ互いに対向する一対の第2辺を有する四角形からなるダイパッドと、平面視において前記ダイパッドの2つの前記第1辺のうちの一方に沿って配置された第1リード群と、平面視において前記ダイパッドの2つの前記第1辺のうちの他方に沿って配置された第2リード群と、前記ダイパッドの前記第2辺に繋がる吊りリードとを備えたリードフレームを準備する工程;
(b)第1表面、前記第1表面に形成された複数の第1ボンディングパッド、および前記第1表面とは反対側の第1裏面を有する第1半導体チップを、前記ダイパッドの第1領域に搭載し、第2表面、前記第2表面に形成された複数の第2ボンディングパッド、および前記第2表面とは反対側の第2裏面を有する第2半導体チップを、平面視において前記第1領域の隣に位置する前記ダイパッドの第2領域に搭載する工程;
(c)前記複数の第1ボンディングパッドのうちの複数の外部用ボンディングパッドおよび前記複数の第2ボンディングパッドのうちの複数の外部用ボンディングパッドと、前記第1リード群および前記第2リード群とを、複数の外部用ワイヤを介してそれぞれ電気的に接続し、前記複数の第1ボンディングパッドのうちの複数の内部用ボンディングパッドと、前記複数の第2ボンディングパッドのうちの複数の内部用ボンディングパッドとを、複数の内部用ワイヤを介してそれぞれ電気的に接続する工程;
(d)前記ダイパッドの2つの前記第2辺のうちの一方側から他方側に向かって樹脂を供給し、前記ダイパッド、前記第1半導体チップ、前記第2半導体チップ、前記複数の外部用ワイヤ、および前記複数の内部用ワイヤを前記樹脂で封止する工程;
ここで、
前記第2領域は、平面視において、前記第1領域と前記ダイパッドの2つの前記第2辺のうちの前記他方との間に位置しており、
前記第1半導体チップの前記複数の内部用ボンディングパッドは、第1パッド群と、第2パッド群とを有し、
前記第2半導体チップの前記複数の内部用ボンディングパッドは、第3パッド群と、第4パッド群とを有し、
前記複数の内部用ワイヤは、前記第1パッド群と前記第3パッド群とをそれぞれ電気的に接続する複数の第1内部用ワイヤと、前記第2パッド群と前記第4パッド群とをそれぞれ電気的に接続する複数の第2内部用ワイヤとを有し、
前記第1パッド群と前記第2パッド群との間隔は、前記第3パッド群と前記第4パッド群との間隔よりも大きく、
前記第1パッド群と前記第2パッド群との間隔は、前記複数の内部用ボンディングパッドのうちの複数個分よりも大きい。
図1は本発明の実施の形態の半導体装置の構造の一例を封止体を透過して示す平面図、図2は図1のA−A線に沿って切断した構造の一例を示す断面図、図3は図1のB−B線に沿って切断した構造の一例を示す断面図、図4は図1のC−C線に沿って切断した構造の一例を示す断面図、図5は図1の半導体装置のシステム構成の一例を示す回路ブロック図である。
1a 表面(第1表面)
1b 裏面(第1裏面)
1c ボンディングパッド(第1ボンディングパッド)
1ca 外部用ボンディングパッド
1cb 内部用ボンディングパッド
1cc 第1パッド群
1cd 第2パッド群
1d デジタル系内部用インタフェース回路
1e デジタル系外部用インタフェース回路
1f アナログ系内部用インタフェース回路
1g アナログ系外部用インタフェース回路
1h 信号処理回路(他の回路)
1j,1k,1m,1n 辺
2 AFEチップ(第2半導体チップ)
2a 表面(第2表面)
2b 裏面(第2裏面)
2c ボンディングパッド(第2ボンディングパッド)
2ca 外部用ボンディングパッド
2cb 内部用ボンディングパッド
2cc 第3パッド群
2cd 第4パッド群
2d デジタル系内部用インタフェース回路
2e デジタル系外部用インタフェース回路
2f アナログ系内部用インタフェース回路
2g アナログ系外部用インタフェース回路
2h 信号処理回路(他の回路)
2i バンプ電極
2j,2k,2m,2n 辺
3 リードフレーム
3a ダイパッド
3aa,3ab 第1辺
3ac,3ad 第2辺
3ae 第1領域
3af 第2領域
3b インナリード(インナ部)
3ba 第1リード群
3bb 第2リード群
3bc 異形リード
3c アウタリード(アウタ部)
3d 吊りリード
3e ノッチ(切り欠き部)
3f タイバー
3g デバイス領域
3h 枠部
3i リード
3j インナ部
3k アウタ部
4 封止体
4a 側面
4b 下面
5 ワイヤ
5a 外部用ワイヤ
5b 内部用ワイヤ
5c 内部用デジタル系ワイヤ
5d 内部用アナログ系ワイヤ
6 SOP(半導体装置)
7a リチウムイオン電池セル
7b 制御FET
8 電池パック
9 キャピラリ
10 樹脂
11 成形金型
12 上型
12a キャビティ
12b ゲート
12c エアベント
13 下型
13a キャビティ
13b ゲート
13c エアベント
14 SOP(半導体装置)
15 SON(半導体装置)
50 半導体パッケージ
51,52 半導体チップ
53 ダイパッド
53a スリット
54 リード
55 吊りリード
56 ワイヤ
57 封止体
Claims (18)
- 以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)平面形状が、互いに対向する一対の第1辺、および前記第1辺と交差し、かつ互いに対向する一対の第2辺を有する四角形からなるダイパッドと、平面視において前記ダイパッドの2つの前記第1辺のうちの一方に沿って配置された第1リード群と、平面視において前記ダイパッドの2つの前記第1辺のうちの他方に沿って配置された第2リード群と、前記ダイパッドの前記第2辺に繋がる吊りリードとを備えたリードフレームを準備する工程;
(b)第1表面、前記第1表面に形成された複数の第1ボンディングパッド、および前記第1表面とは反対側の第1裏面を有する第1半導体チップを、前記ダイパッドの第1領域に搭載し、第2表面、前記第2表面に形成された複数の第2ボンディングパッド、および前記第2表面とは反対側の第2裏面を有する第2半導体チップを、平面視において前記第1領域の隣に位置する前記ダイパッドの第2領域に搭載する工程;
(c)前記複数の第1ボンディングパッドのうちの複数の外部用ボンディングパッドおよび前記複数の第2ボンディングパッドのうちの複数の外部用ボンディングパッドと、前記第1リード群および前記第2リード群とを、複数の外部用ワイヤを介してそれぞれ電気的に接続し、前記複数の第1ボンディングパッドのうちの複数の内部用ボンディングパッドと、前記複数の第2ボンディングパッドのうちの複数の内部用ボンディングパッドとを、複数の内部用ワイヤを介してそれぞれ電気的に接続する工程;
(d)前記ダイパッドの2つの前記第2辺のうちの一方側から他方側に向かって樹脂を供給し、前記ダイパッド、前記第1半導体チップ、前記第2半導体チップ、前記複数の外部用ワイヤ、および前記複数の内部用ワイヤを前記樹脂で封止する工程;
ここで、
前記第2領域は、平面視において、前記第1領域と前記ダイパッドの2つの前記第2辺のうちの前記他方との間に位置しており、
前記第1半導体チップの前記複数の内部用ボンディングパッドは、第1パッド群と、第2パッド群とを有し、
前記第2半導体チップの前記複数の内部用ボンディングパッドは、第3パッド群と、第4パッド群とを有し、
前記複数の内部用ワイヤは、前記第1パッド群と前記第3パッド群とをそれぞれ電気的に接続する複数の第1内部用ワイヤと、前記第2パッド群と前記第4パッド群とをそれぞれ電気的に接続する複数の第2内部用ワイヤとを有し、
前記第1パッド群と前記第2パッド群との間隔は、前記第3パッド群と前記第4パッド群との間隔よりも大きく、
前記第1パッド群と前記第2パッド群との間隔は、前記複数の内部用ボンディングパッドのうちの複数個分よりも大きい。 - 請求項1において、
前記第1半導体チップと前記第2半導体チップとの間隔は、前記第1リード群、または前記第2リード群における1つあたりのリードの幅よりも小さい、あるいは同じであることを特徴とする半導体装置の製造方法。 - 請求項1において、
前記第1パッド群は、前記第1半導体チップのデジタル系内部用インタフェース回路と電気的に接続され、前記第2パッド群は、前記第1半導体チップのアナログ系内部用インタフェース回路と電気的に接続され、
前記第3パッド群は、前記第2半導体チップのデジタル系内部用インタフェース回路と電気的に接続され、前記第4パッド群は、前記第2半導体チップのアナログ系内部用インタフェース回路と電気的に接続され、
前記複数の第1内部用ワイヤは、前記第1パッド群と前記第3パッド群とをそれぞれ電気的に接続する複数の内部用デジタル系ワイヤであり、
前記複数の第2内部用ワイヤは、前記第2パッド群と前記第4パッド群とをそれぞれ電気的に接続する複数の内部用アナログ系ワイヤであることを特徴とする半導体装置の製造方法。 - 請求項1において、
前記(b)工程では、前記ダイパッドの前記第1辺に形成された切り欠き部を認識することにより前記第1領域および前記第2領域を判別することを特徴とする半導体装置の製造方法。 - 請求項1において、
前記(b)工程では、前記第1リード群と前記第2リード群のうちの何れか一方もしくは両方の複数のリードの平面視において、他のリードとは異なった形状の異形リードを認識することにより前記第1領域および前記第2領域を判別することを特徴とする半導体装置の製造方法。 - 請求項1において、
前記(c)工程では、前記第1半導体チップ側を第1ボンドとしてワイヤボンディングし、前記第2半導体チップ側を第2ボンドとしてワイヤボンディングすることを特徴とする半導体装置の製造方法。 - 請求項6において、
前記2ボンドでは前記第2半導体チップ上に形成されたバンプ電極に対してワイヤボンディングすることを特徴とする半導体装置の製造方法。 - 請求項1において、
前記第1半導体チップの前記ボンディングパッドのピッチは、前記第2半導体チップの前記ボンディングパッドのピッチより狭いことを特徴とする半導体装置の製造方法。 - 請求項1において、
前記第2半導体チップの前記ボンディングパッドのピッチは、前記第1半導体チップの前記ボンディングパッドのピッチより狭く設けられ、
前記(c)工程では、前記第2半導体チップ側を第1ボンドとしてワイヤボンディングし、前記第1半導体チップ側を第2ボンドとしてワイヤボンディングすることを特徴とする半導体装置の製造方法。 - 請求項1において、
平面視で前記第1半導体チップのチップサイズは、前記第2半導体チップのチップサイズより小さいことを特徴とする半導体装置の製造方法。 - 請求項1において、
前記第1半導体チップの前記複数の第1ボンディングパッドの配置は、前記第1半導体チップの前記第1表面の3つの辺に沿って配置された3辺パッド配置であり、
前記ダイパッドの前記第2辺側にはリードが配置されていないことを特徴とする半導体装置の製造方法。 - 請求項1において、
前記第1リード群および前記第2リード群を形成する複数のリードそれぞれのインナ部は、平面視において、前記複数のリードそれぞれのアウタ部から前記ダイパッドに向かって屈曲していることを特徴とする半導体装置の製造方法。 - 請求項1において、
前記第1半導体チップでは、デジタル系のインタフェース回路とアナログ系のインタフェース回路との間の領域に他の回路が配置されており、
前記第2半導体チップでは、デジタル系のインタフェース回路とアナログ系のインタフェース回路との間の領域以外の領域に前記他の回路が配置されていることを特徴とする半導体装置の製造方法。 - 請求項1において、
前記(d)工程により形成された封止体の側面から前記第1リード群の一部および前記第2リード群の一部が突出していることを特徴とする半導体装置の製造方法。 - 請求項1において、
前記(d)工程により形成された封止体の下面から前記第1リード群の一部および前記第2リード群の一部が露出していることを特徴とする半導体装置の製造方法。 - 請求項1において、
前記第1半導体チップの厚さは、前記第2半導体チップの厚さより厚いことを特徴とする半導体装置の製造方法。 - 請求項1において、
前記(d)工程で、前記樹脂を前記第1半導体チップの前記第1パッド群と前記第2パッド群の間に通して前記第1半導体チップと前記第2半導体チップの間の領域に充填することを特徴とする半導体装置の製造方法。 - 以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)平面形状が、互いに対向する一対の第1辺、および前記第1辺と交差し、かつ互いに対向する一対の第2辺を有する四角形からなるダイパッドと、平面視において前記ダイパッドの2つの前記第1辺のうちの一方に沿って配置された第1リード群と、平面視において前記ダイパッドの2つの前記第1辺のうちの他方に沿って配置された第2リード群と、前記ダイパッドの前記第2辺に繋がる吊りリードとを備えたリードフレームを準備する工程;
(b)第1表面、前記第1表面に形成された複数の第1ボンディングパッド、および前記第1表面とは反対側の第1裏面を有する第1半導体チップを、前記ダイパッドの第1領域に搭載し、第2表面、前記第2表面に形成された複数の第2ボンディングパッド、および前記第2表面とは反対側の第2裏面を有する第2半導体チップを、平面視において前記第1領域の隣に位置する前記ダイパッドの第2領域に搭載する工程;
(c)前記複数の第1ボンディングパッドのうちの複数の外部用ボンディングパッドおよび前記複数の第2ボンディングパッドのうちの複数の外部用ボンディングパッドと、前記第1リード群および前記第2リード群とを、複数の外部用ワイヤを介してそれぞれ電気的に接続し、前記複数の第1ボンディングパッドのうちの複数の内部用ボンディングパッドと、前記複数の第2ボンディングパッドのうちの複数の内部用ボンディングパッドとを、複数の内部用ワイヤを介してそれぞれ電気的に接続する工程;
(d)前記ダイパッドの2つの前記第2辺のうちの一方側から他方側に向かって樹脂を供給し、前記ダイパッド、前記第1半導体チップ、前記第2半導体チップ、前記複数の外部用ワイヤ、および前記複数の内部用ワイヤを前記樹脂で封止する工程;
ここで、
前記第2領域は、平面視において、前記第1領域と前記ダイパッドの2つの前記第2辺のうちの前記他方との間に位置しており、
前記第1半導体チップの厚さは、前記第2半導体チップの厚さよりも大きい。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011056073A JP5618873B2 (ja) | 2011-03-15 | 2011-03-15 | 半導体装置の製造方法 |
US13/368,560 US8828805B2 (en) | 2011-03-15 | 2012-02-08 | Manufacturing method of semiconductor device |
CN201610298080.2A CN105826292B (zh) | 2011-03-15 | 2012-03-08 | 半导体器件 |
CN201210063525.0A CN102683234B (zh) | 2011-03-15 | 2012-03-08 | 半导体器件的制造方法 |
US14/449,231 US9236333B2 (en) | 2011-03-15 | 2014-08-01 | Semiconductor device having a plurality of circuits arranged on a side of a semiconductor chip |
US14/972,369 US9564388B2 (en) | 2011-03-15 | 2015-12-17 | Semiconductor device having a plurality of circuits arranged on a side of a semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011056073A JP5618873B2 (ja) | 2011-03-15 | 2011-03-15 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014154313A Division JP5824120B2 (ja) | 2014-07-29 | 2014-07-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012195331A true JP2012195331A (ja) | 2012-10-11 |
JP5618873B2 JP5618873B2 (ja) | 2014-11-05 |
Family
ID=46814963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011056073A Expired - Fee Related JP5618873B2 (ja) | 2011-03-15 | 2011-03-15 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US8828805B2 (ja) |
JP (1) | JP5618873B2 (ja) |
CN (2) | CN102683234B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014120593A (ja) * | 2012-12-17 | 2014-06-30 | Renesas Electronics Corp | 半導体集積回路装置 |
US9209153B2 (en) | 2013-08-28 | 2015-12-08 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the semiconductor device |
JP2019216237A (ja) * | 2018-05-22 | 2019-12-19 | 株式会社村田製作所 | 混合信号マルチチップmemsデバイスパッケージにおけるクロストークの低減 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5514134B2 (ja) * | 2011-02-14 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6129659B2 (ja) * | 2013-06-25 | 2017-05-17 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US9129962B1 (en) * | 2014-05-07 | 2015-09-08 | Mediatek Inc. | Bonding pad arrangment design for multi-die semiconductor package structure |
JP6420617B2 (ja) * | 2014-09-30 | 2018-11-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10074624B2 (en) * | 2015-08-07 | 2018-09-11 | Analog Devices, Inc. | Bond pads with differently sized openings |
ITUB20155696A1 (it) | 2015-11-18 | 2017-05-18 | St Microelectronics Srl | Dispositivo a semiconduttore, corrispondenti procedimenti di produzione ed uso e corrispondente apparecchiatura |
CN106816424A (zh) * | 2015-12-01 | 2017-06-09 | 安世有限公司 | 电子元件及其制造方法、用于该电子元件的引线框架 |
US9627331B1 (en) | 2015-12-30 | 2017-04-18 | Texas Instruments Incorporated | Method of making a wire support leadframe for a semiconductor device |
JP2018107416A (ja) * | 2016-12-28 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2018137342A (ja) | 2017-02-22 | 2018-08-30 | 株式会社村田製作所 | 半導体装置及びその製造方法 |
US20210043466A1 (en) | 2019-08-06 | 2021-02-11 | Texas Instruments Incorporated | Universal semiconductor package molds |
CN116825745B (zh) * | 2023-08-31 | 2023-12-08 | 中科华艺(天津)科技有限公司 | 一种双芯片结构的mtcmos封装结构 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03203249A (ja) * | 1989-12-28 | 1991-09-04 | Hitachi Ltd | 樹脂封止型半導体装置の製造方法 |
JPH11261012A (ja) * | 1998-03-13 | 1999-09-24 | Nec Corp | 半導体集積回路装置 |
JP2003179193A (ja) * | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法 |
JP2004014801A (ja) * | 2002-06-06 | 2004-01-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2004356382A (ja) * | 2003-05-29 | 2004-12-16 | Renesas Technology Corp | 半導体集積回路装置 |
US20070170573A1 (en) * | 2006-01-20 | 2007-07-26 | Kuroda Soshi | Semiconductor device, interposer chip and manufacturing method of semiconductor device |
JP2009117520A (ja) * | 2007-11-05 | 2009-05-28 | Fujitsu Microelectronics Ltd | 半導体装置及び半導体装置の製造方法 |
US20100193923A1 (en) * | 2009-01-30 | 2010-08-05 | Renesas Technology Corp. | Semiconductor Device and Manufacturing Method Therefor |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2708191B2 (ja) * | 1988-09-20 | 1998-02-04 | 株式会社日立製作所 | 半導体装置 |
JPH09237800A (ja) * | 1996-02-29 | 1997-09-09 | Toshiba Corp | 半導体装置 |
JP3234153B2 (ja) | 1996-04-19 | 2001-12-04 | 株式会社東芝 | 半導体装置 |
JP2002343932A (ja) * | 2001-05-17 | 2002-11-29 | Mitsubishi Electric Corp | 半導体装置と半導体装置の製造方法 |
JP4095827B2 (ja) * | 2002-05-10 | 2008-06-04 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2007103423A (ja) * | 2005-09-30 | 2007-04-19 | Renesas Technology Corp | 半導体装置及びその製造方法 |
CN101317267B (zh) * | 2005-09-30 | 2010-09-08 | Nxp股份有限公司 | 基于引线框架中的精密间距布线的系统封装(sip)器件 |
JP4607773B2 (ja) * | 2006-01-19 | 2011-01-05 | 富士フイルム株式会社 | 撮像素子および撮像システム |
KR100905779B1 (ko) * | 2007-08-20 | 2009-07-02 | 주식회사 하이닉스반도체 | 반도체 패키지 |
JP2009060004A (ja) * | 2007-09-03 | 2009-03-19 | Nec Electronics Corp | 半導体装置の製造方法 |
JP5183186B2 (ja) * | 2007-12-14 | 2013-04-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5361426B2 (ja) * | 2009-02-05 | 2013-12-04 | 株式会社東芝 | 半導体デバイス |
JP5160498B2 (ja) * | 2009-05-20 | 2013-03-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
TWI506710B (zh) * | 2009-09-09 | 2015-11-01 | Renesas Electronics Corp | 半導體裝置之製造方法 |
JP5425584B2 (ja) * | 2009-10-15 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2011112411A (ja) * | 2009-11-25 | 2011-06-09 | Elpida Memory Inc | 半導体装置 |
JP2011222738A (ja) * | 2010-04-09 | 2011-11-04 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP5503466B2 (ja) * | 2010-08-31 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2011
- 2011-03-15 JP JP2011056073A patent/JP5618873B2/ja not_active Expired - Fee Related
-
2012
- 2012-02-08 US US13/368,560 patent/US8828805B2/en active Active
- 2012-03-08 CN CN201210063525.0A patent/CN102683234B/zh active Active
- 2012-03-08 CN CN201610298080.2A patent/CN105826292B/zh active Active
-
2014
- 2014-08-01 US US14/449,231 patent/US9236333B2/en active Active
-
2015
- 2015-12-17 US US14/972,369 patent/US9564388B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03203249A (ja) * | 1989-12-28 | 1991-09-04 | Hitachi Ltd | 樹脂封止型半導体装置の製造方法 |
JPH11261012A (ja) * | 1998-03-13 | 1999-09-24 | Nec Corp | 半導体集積回路装置 |
JP2003179193A (ja) * | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法 |
JP2004014801A (ja) * | 2002-06-06 | 2004-01-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2004356382A (ja) * | 2003-05-29 | 2004-12-16 | Renesas Technology Corp | 半導体集積回路装置 |
US20070170573A1 (en) * | 2006-01-20 | 2007-07-26 | Kuroda Soshi | Semiconductor device, interposer chip and manufacturing method of semiconductor device |
JP2007194491A (ja) * | 2006-01-20 | 2007-08-02 | Renesas Technology Corp | 半導体装置、インタポーザチップ、および半導体装置の製造方法 |
JP2009117520A (ja) * | 2007-11-05 | 2009-05-28 | Fujitsu Microelectronics Ltd | 半導体装置及び半導体装置の製造方法 |
US20100193923A1 (en) * | 2009-01-30 | 2010-08-05 | Renesas Technology Corp. | Semiconductor Device and Manufacturing Method Therefor |
JP2010177510A (ja) * | 2009-01-30 | 2010-08-12 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014120593A (ja) * | 2012-12-17 | 2014-06-30 | Renesas Electronics Corp | 半導体集積回路装置 |
US9209153B2 (en) | 2013-08-28 | 2015-12-08 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the semiconductor device |
JP2019216237A (ja) * | 2018-05-22 | 2019-12-19 | 株式会社村田製作所 | 混合信号マルチチップmemsデバイスパッケージにおけるクロストークの低減 |
Also Published As
Publication number | Publication date |
---|---|
JP5618873B2 (ja) | 2014-11-05 |
US8828805B2 (en) | 2014-09-09 |
CN102683234B (zh) | 2016-06-01 |
CN105826292B (zh) | 2019-07-23 |
US20140339691A1 (en) | 2014-11-20 |
US20160104664A1 (en) | 2016-04-14 |
CN102683234A (zh) | 2012-09-19 |
US9236333B2 (en) | 2016-01-12 |
US9564388B2 (en) | 2017-02-07 |
CN105826292A (zh) | 2016-08-03 |
US20120238056A1 (en) | 2012-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5618873B2 (ja) | 半導体装置の製造方法 | |
KR100690247B1 (ko) | 이중 봉합된 반도체 패키지 및 그의 제조 방법 | |
JP2009140962A (ja) | 半導体装置およびその製造方法 | |
JP5798021B2 (ja) | 半導体装置 | |
JP2004266096A (ja) | 半導体装置及びその製造方法、並びに電子装置 | |
US9184142B2 (en) | Semiconductor device and manufacturing method of the same | |
JP2014220439A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4525277B2 (ja) | 半導体装置 | |
JP4146290B2 (ja) | 半導体装置 | |
JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
US8872316B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
JP2003332513A (ja) | 半導体装置およびその製造方法 | |
JP2015029022A (ja) | 半導体装置およびその製造方法 | |
JP2011003764A (ja) | 半導体装置及びその製造方法 | |
JP5205173B2 (ja) | 半導体装置及びその製造方法 | |
JP5824120B2 (ja) | 半導体装置 | |
US20050073031A1 (en) | Lead frame, semiconductor device, and method for manufacturing semiconductor device | |
JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
JP2007095964A (ja) | 半導体装置の製造方法 | |
JP2010177692A (ja) | 半導体装置の製造方法 | |
JP2000049275A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JPH02303056A (ja) | 半導体集積回路の製造方法 | |
JP2010050491A (ja) | 半導体装置の製造方法 | |
JP2004134706A (ja) | 半導体集積回路装置、リードフレーム及び半導体集積回路装置の製造方法 | |
JP2013008901A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5618873 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |