CN116825745B - 一种双芯片结构的mtcmos封装结构 - Google Patents
一种双芯片结构的mtcmos封装结构 Download PDFInfo
- Publication number
- CN116825745B CN116825745B CN202311107533.5A CN202311107533A CN116825745B CN 116825745 B CN116825745 B CN 116825745B CN 202311107533 A CN202311107533 A CN 202311107533A CN 116825745 B CN116825745 B CN 116825745B
- Authority
- CN
- China
- Prior art keywords
- base island
- pins
- pin
- groups
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title abstract description 13
- 238000003466 welding Methods 0.000 claims abstract description 15
- 239000005022 packaging material Substances 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000009977 dual effect Effects 0.000 claims 7
- 230000005611 electricity Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000011982 device technology Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical group 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种双芯片结构的MTCMOS封装结构，包括基岛和两组管脚组，基岛上设有分别用于固定MOSFET的两个芯片固定区；两组管脚组分别置于基岛的两侧，且基岛上两组管脚组分别包括源极管脚和栅极管脚，两组管脚组中各管脚关于基岛中线镜像设置，MOSFET的各个焊窗分别与各个管脚，MOSFET的漏极焊窗与基岛电连接；基岛、管脚组和MOSFET外包裹有封装材料。通过在基岛上设置两个MOSFET，并在基岛两侧设置两组管脚与MOSFET的焊窗电连接，且将各个管脚镜像设置，以便于外部电路板的电路布置，使得产品既能同时向电路中提供两个MOSFET，也能单独使用一个MOSFET。
Description
技术领域
本发明属于半导体封装技术领域，尤其是涉及一种双芯片结构的MTCMOS封装结构。
背景技术
MTCMOS是多阈值器件技术，需要通过多个MOSFET配合实现多阈值功能，在现有的集成电路中，一个封装内大多仅存在一个MOSFET芯片，在使用过程中，需要多个MOSFET配合的而实现的功能会电路板上固定多个MOSFET的封装，并通过电路板中的线路连接，但是如此一来，将两个MOSFET连接起来的线路中存在电能损耗，而且也导致实现功能的器件群体占地较大，同时也导致对于MOSFET封装产品的排布限制较多，不利于产品小型化和MOSFET封装产品的使用，同时也对PCB板的线路排布造成困扰。
发明内容
有鉴于此，本发明旨在提出一种双芯片结构的MTCMOS封装结构，以提高产品的适用范围，降低MTCMOS占地，以利于产品小型化发展。
为达到上述目的，本发明的技术方案是这样实现的：
一种双芯片结构的MTCMOS封装结构，包括基岛和两组管脚组，所述基岛上设有两个芯片固定区，且芯片固定区内分别能固定一个MOSFET；
两组所述管脚组分别置于基岛的两侧，且所述基岛上两组所述管脚组分别包括源极管脚和栅极管脚，两组管脚组中的源极管脚和栅极管脚关于基岛中线镜像设置，MOSFET的源极焊窗和栅极焊窗分别与源极管脚和栅极管脚电连接，所述MOSFET的漏极焊窗与基岛电连接；
所述基岛、管脚组和MOSFET外包裹有封装材料，且基岛、源极管脚和栅极管脚的一侧表面暴露在封装材料外部。
进一步的，固定在两个芯片固定区内的MOSFET为相同沟道的MOSFET。
进一步的，两个MOSFET为相同或镜像的结构。
进一步的，每组管脚组内有多个所述源极管脚，且同一管脚组内的源极管脚之间通过导电材料连接形成一整体。
进一步的，所述基岛两侧分别向外延伸出连接筋，且连接筋能与生产时所用的固定框架连接。
进一步的，所述栅极管脚外端向内收缩形成薄弱部。
进一步的，在同一管脚组内的源极管脚所连接形成的整体中，最外侧的源极管脚的远离基岛的一端向内侧收拢，形成薄弱部。
进一步的，所述薄弱部经过半蚀刻处理，使得其材料强度降低。
进一步的，每两个源极管脚之间的导电材料的厚度小于源极管脚的厚度，且导电材料被封装材料包裹。
相对于现有技术，本发明所述的一种双芯片结构的MTCMOS封装结构具有以下优势：
本发明采用在基岛上设置两个MOSFET，并在基岛两侧设置两组管脚与MOSFET的焊窗电连接，且将各个管脚镜像设置，以便于外部PCB板的电路布置，使得产品既能同时向电路中提供两个MOSFET，也能单独使用一个MOSFET；
采用相同沟道以及相同或镜像设置的两个MOSFET，以使得封装内的器件性能相似，从而降低使用过程中两个器件之间的相互干扰；
采用在基岛周侧设置连接筋的方式与生产时所用的固定框架连接，从而保持基岛的稳定，防止MOSFET在固定期间，基岛发生偏移。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为封装结构内部MOSFET分布和连线示意图；
图2为封装框架结构示意图；
图3为封装框架在生产固定框中分布示意图；
图4为图3的A处放大图；
图5为两个MOSFET分别单独使用时电路连接示意图；
图6为两个MOSFET并联使用时电路连接示意图。
附图标记说明：
1-MOSFET；2-源极管脚；21-导电材料；3-栅极管脚；31-薄弱部；32-固定槽点；4-基岛；41-芯片固定区；42-连接筋；5-生产固定框；51-连接条。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
下面将参考附图并结合实施例来详细说明本发明。
如图1和图2所示，本发明所述的双芯片结构的MTCMOS封装结构，包括基岛4和两组管脚组，所述基岛4上设有两个芯片固定区41，且芯片固定区41内分别能固定一个MOSFET1；两组所述管脚组分别置于基岛4的两侧，且两组管脚中的各个管脚一基岛4中线为基准镜像设置，且所述基岛4上两组所述管脚组分别包括源极管脚2和栅极管脚3，两组管脚组中的源极管脚2和栅极管脚3关于基岛4中线镜像设置，MOSFET1的源极焊窗和栅极焊窗分别与源极管脚2和栅极管脚3通过金线电连接，所述MOSFET1的漏极焊窗与基岛4通过粘接固定，同时使得漏极焊窗与基岛4电连接；在封装之后基岛4、管脚组和MOSFET1外包裹有封装材料，且基岛4、源极管脚2和栅极管脚3的一侧表面暴露在封装材料外部，用于和PCB电路板电连接和散热，MOSFET1置于封装内部，本领域技术人员应当知道，MOSFET为金氧半场效晶体管。
在本实施例中，固定在两个芯片固定区41内的MOSFET1为相同沟道的MOSFET1，且两个MOSFET1为相同或镜像的结构，以使得封装内的器件性能相似，从而降低使用过程中两个器件之间的相互干扰。
每组管脚组内有多个所述源极管脚2，且同一管脚组内的源极管脚2之间通过导电材料21连接形成一整体，从而增加源极焊窗金线的连接面积，以及与PCB外部电路的连接点位，通过半蚀刻工艺使得导电材料21的厚度小于源极管脚2的厚度，且导电材料21被封装材料包裹。
每个管脚的表面上分别设有通过半蚀刻形成的固定槽点32，在封装过程中环氧树脂进入固定槽点32内，增加管脚与环氧树脂的结合强度，防止管脚与封装结构分离，打线的过程中，金线的一端与MOSFET1芯片的焊窗焊接固定，另一端与管脚内焊接固定，且在封装过程中环氧树脂能流入固定槽点32内。
在生产过程中，结合图3和图4所示，先将铜材置于一个生产固定框5内，并对生产固定框5内的铜材进行加工，具体的，所述铜材呈片状，通过蚀刻或半蚀刻等工艺在铜材上进行加工，使得本发明所述的封装框架矩阵排列在生产固定框5内，且在每相邻的两个封装框架之间设有连接条51，且连接条51的两端分别框架固接，所述栅极管脚3外端两侧分别向内收拢，形成薄弱部31，每个管脚组中，最外侧的两个源极管脚2的外端外侧向内收拢，使得源极管脚2的外端宽度小于内端宽度，每个管脚的外端与连接条51连接，且在与连接条51连接的位置通过收拢的方式形成薄弱部31，进入便于在完成生产后对框架进行剪切，将各个产品进行分割。在连接条51和管脚的连接部位，经过半蚀刻处理，进一步的降低了管脚端部的强度，防止剪切过程中卷铜，降低环氧树脂与框架的结合强度。
所述基岛4边缘还向外延伸出连接筋42，所述基岛4能通过连接筋42与一生产固定框5连接，具体的，连接筋42与连接条51连接固定，从而保持基岛4的稳定，以便于工作人员在基岛4上固定芯片，所述基岛4的边角处设有倒角。在基岛4的一个边角处，通过半蚀刻工艺腐蚀出倒角，用于识别基岛4和封装后产品的方向。
所述基岛4两侧分别向外延伸出连接筋42，且连接筋42能与生产时所用的固定框架连接。
所述源极管脚2和栅极管脚3靠近基岛4一端的两侧分别通过半蚀刻处理，降低源极管脚2和栅极管脚3的边缘厚度，在封装过程中，源极管脚2和栅极管脚3被半蚀刻的区域置于封装内部，进一步的避免了管脚与封装松脱。
所述基岛4、源极管脚2和栅极管脚3在固定MOSFET1和金线一侧的表面分别电镀有导电金属层，从而提高金线以及MOSFET1与管脚和基岛4之间的电连接可靠性。
结合图5和图6所示，在电路板上可以设置相应的电路，使得封装内的两个MOSFET1并联，或单独分别使用，从而降低了MTCMOS的占地，基岛作为两个mosfet共同的漏极管脚，可以与电路板的外部电路连接，传输或接收两个mosfet的电流。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种双芯片结构的MTCMOS封装结构，其特征在于：包括基岛和两组管脚组，所述基岛上设有两个芯片固定区，且芯片固定区内分别能固定一个MOSFET，且两个MOSFET分别置于基岛两侧；
两组所述管脚组分别置于基岛的两侧，且两组管脚分别与两个MOSFET相对设置，且所述基岛上两组所述管脚组分别包括源极管脚和栅极管脚，两组管脚组中的源极管脚和栅极管脚关于基岛中线镜像设置，MOSFET的源极焊窗和栅极焊窗分别与源极管脚和栅极管脚电连接，所述MOSFET的漏极焊窗与基岛电连接；
所述基岛、管脚组和MOSFET外包裹有封装材料，且基岛、源极管脚和栅极管脚的一侧表面暴露在封装材料外部；
固定在两个芯片固定区内的MOSFET为相同沟道的MOSFET；
两个MOSFET为相同或镜像的结构。
2.根据权利要求1所述的一种双芯片结构的MTCMOS封装结构，其特征在于：每组管脚组内有多个所述源极管脚，且同一管脚组内的源极管脚之间通过导电材料连接形成一整体。
3.根据权利要求1所述的一种双芯片结构的MTCMOS封装结构，其特征在于：所述基岛两侧分别向外延伸出连接筋，且连接筋能与生产时所用的固定框架连接。
4.根据权利要求1所述的一种双芯片结构的MTCMOS封装结构，其特征在于：所述栅极管脚外端向内收缩形成薄弱部。
5.根据权利要求2所述的一种双芯片结构的MTCMOS封装结构，其特征在于：在同一管脚组内的源极管脚所连接形成的整体中，最外侧的源极管脚的远离基岛的一端向内侧收拢，形成薄弱部。
6.根据权利要求4或5所述的一种双芯片结构的MTCMOS封装结构，其特征在于：所述薄弱部经过半蚀刻处理，使得其材料强度降低。
7.根据权利要求2所述的一种双芯片结构的MTCMOS封装结构，其特征在于：每两个源极管脚之间的导电材料的厚度小于源极管脚的厚度，且导电材料被封装材料包裹。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311107533.5A CN116825745B (zh) | 2023-08-31 | 2023-08-31 | 一种双芯片结构的mtcmos封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311107533.5A CN116825745B (zh) | 2023-08-31 | 2023-08-31 | 一种双芯片结构的mtcmos封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116825745A CN116825745A (zh) | 2023-09-29 |
| CN116825745B true CN116825745B (zh) | 2023-12-08 |
Family
ID=88127912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311107533.5A Active CN116825745B (zh) | 2023-08-31 | 2023-08-31 | 一种双芯片结构的mtcmos封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116825745B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117637661B (zh) * | 2024-01-26 | 2024-04-05 | 中科华艺(天津)科技有限公司 | 一种具备开关特性的rf射频芯片封装结构及其制造方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876362A (zh) * | 2017-04-21 | 2017-06-20 | 无锡市宏湖微电子有限公司 | 双基岛封装电路 |
| CN206774529U (zh) * | 2017-04-21 | 2017-12-19 | 无锡市宏湖微电子有限公司 | 双基岛封装电路 |
| CN108933116A (zh) * | 2017-05-24 | 2018-12-04 | 英飞凌科技股份有限公司 | 具有引线框的半导体封装 |
| CN209267231U (zh) * | 2019-01-25 | 2019-08-16 | 江苏友润微电子有限公司 | 一种新型贴片集成保护电路器件及其应用的充电保护电路 |
| CN212587497U (zh) * | 2020-06-01 | 2021-02-23 | 杰群电子科技（东莞）有限公司 | 具有感应基岛的引线框架、倒装芯片封装结构及电流检测系统 |
| CN112701095A (zh) * | 2020-12-15 | 2021-04-23 | 杰群电子科技（东莞）有限公司 | 一种功率芯片堆叠封装结构 |
| CN213635985U (zh) * | 2021-01-06 | 2021-07-06 | 中山市木林森微电子有限公司 | 电源模组及其芯片封装结构 |
| CN217822788U (zh) * | 2022-08-09 | 2022-11-15 | 中科华艺(天津)科技有限公司 | 一种基于QFN外形的GaN半导体封装框架 |
| CN116053239A (zh) * | 2023-04-03 | 2023-05-02 | 中科华艺(天津)科技有限公司 | 一种多芯片组件的封装结构 |
| CN219286399U (zh) * | 2023-04-03 | 2023-06-30 | 中科华艺(天津)科技有限公司 | 一种mcoc结构的qfn8x8-68l封装框架 |
| CN219497791U (zh) * | 2023-03-29 | 2023-08-08 | 广东芯测智联电子科技有限公司 | 一种用于锂电池保护板的封装体 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5618873B2 (ja) * | 2011-03-15 | 2014-11-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2023
- 2023-08-31 CN CN202311107533.5A patent/CN116825745B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876362A (zh) * | 2017-04-21 | 2017-06-20 | 无锡市宏湖微电子有限公司 | 双基岛封装电路 |
| CN206774529U (zh) * | 2017-04-21 | 2017-12-19 | 无锡市宏湖微电子有限公司 | 双基岛封装电路 |
| CN108933116A (zh) * | 2017-05-24 | 2018-12-04 | 英飞凌科技股份有限公司 | 具有引线框的半导体封装 |
| CN209267231U (zh) * | 2019-01-25 | 2019-08-16 | 江苏友润微电子有限公司 | 一种新型贴片集成保护电路器件及其应用的充电保护电路 |
| CN212587497U (zh) * | 2020-06-01 | 2021-02-23 | 杰群电子科技（东莞）有限公司 | 具有感应基岛的引线框架、倒装芯片封装结构及电流检测系统 |
| CN112701095A (zh) * | 2020-12-15 | 2021-04-23 | 杰群电子科技（东莞）有限公司 | 一种功率芯片堆叠封装结构 |
| CN213635985U (zh) * | 2021-01-06 | 2021-07-06 | 中山市木林森微电子有限公司 | 电源模组及其芯片封装结构 |
| CN217822788U (zh) * | 2022-08-09 | 2022-11-15 | 中科华艺(天津)科技有限公司 | 一种基于QFN外形的GaN半导体封装框架 |
| CN219497791U (zh) * | 2023-03-29 | 2023-08-08 | 广东芯测智联电子科技有限公司 | 一种用于锂电池保护板的封装体 |
| CN116053239A (zh) * | 2023-04-03 | 2023-05-02 | 中科华艺(天津)科技有限公司 | 一种多芯片组件的封装结构 |
| CN219286399U (zh) * | 2023-04-03 | 2023-06-30 | 中科华艺(天津)科技有限公司 | 一种mcoc结构的qfn8x8-68l封装框架 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116825745A (zh) | 2023-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8426963B2 (en) | Power semiconductor package structure and manufacturing method thereof | |
| US7183616B2 (en) | High speed switching MOSFETS using multi-parallel die packages with/without special leadframes | |
| JP7393387B2 (ja) | 積層された端子を有する半導体デバイス | |
| US7274092B2 (en) | Semiconductor component and method of assembling the same | |
| US9881856B1 (en) | Molded intelligent power module | |
| CN116825745B (zh) | 一种双芯片结构的mtcmos封装结构 | |
| JPH0878595A (ja) | 改善された熱放散を備えたｉｃパッケージ | |
| CN219696450U (zh) | 一种抗干扰的氮化镓dfn5x6-8l封装框架 | |
| CN116130477B (zh) | 智能功率模块和具有其的电子设备 | |
| CN112543994A (zh) | 半导体装置 | |
| US5532905A (en) | Thermally enhanced leadframe for packages that utilize a large number of leads | |
| US5519576A (en) | Thermally enhanced leadframe | |
| CN219286399U (zh) | 一种mcoc结构的qfn8x8-68l封装框架 | |
| CN116053239B (zh) | 一种多芯片组件的封装结构 | |
| US10410996B2 (en) | Integrated circuit package for assembling various dice in a single IC package | |
| CN116190369B (zh) | 智能功率模块和具有其的电子设备 | |
| CN110520987B (zh) | 半导体器件和半导体器件的制造方法 | |
| US20180166377A1 (en) | Semiconductor device with stacked terminals | |
| CN220710312U (zh) | 一种适用于mtcmos半导体的双芯封装框架 | |
| CN117637661B (zh) | 一种具备开关特性的rf射频芯片封装结构及其制造方法 | |
| CN216120276U (zh) | 双面散热功率mosfet半导体器件 | |
| CN215266284U (zh) | 一种新型引线框架单元及其条带 | |
| CN216213447U (zh) | 功率模块封装 | |
| US20230120152A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| CN117673065B (zh) | 智能功率模块和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240412 Address after: 300304 E1, No. 6 Huafeng Road, Huaming High tech Zone, Dongli District, Tianjin City Patentee after: Zhongke Huayi (Tianjin) Microelectronics Co.,Ltd. Country or region after: China Address before: 300304 No. 1-205, Block E, No. 6, Huafeng Road, Huaming high tech Industrial Zone, Dongli District, Tianjin Patentee before: Zhongke Huayi (Tianjin) Technology Co.,Ltd. Country or region before: China |