CN106876362A - 双基岛封装电路 - Google Patents

双基岛封装电路 Download PDF

Info

Publication number
CN106876362A
CN106876362A CN201710265655.5A CN201710265655A CN106876362A CN 106876362 A CN106876362 A CN 106876362A CN 201710265655 A CN201710265655 A CN 201710265655A CN 106876362 A CN106876362 A CN 106876362A
Authority
CN
China
Prior art keywords
dao
pin
lead frame
encapsulated circuit
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710265655.5A
Other languages
English (en)
Inventor
袁宏承
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Honghu Microelectronic Co Ltd
Original Assignee
Wuxi Honghu Microelectronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Honghu Microelectronic Co Ltd filed Critical Wuxi Honghu Microelectronic Co Ltd
Priority to CN201710265655.5A priority Critical patent/CN106876362A/zh
Publication of CN106876362A publication Critical patent/CN106876362A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种双基岛封装电路，属于半导体制造领域。该双基岛封装电路，包括塑封体和引线框架，引线框架包括散热片、两个基岛和若干个管脚；散热片和第一基岛连接，若干个管脚中的一个管脚上设置有第二基岛，若干个管脚中除了设置有第二基岛的管脚以外的一个管脚与第一基岛连接，塑封体设置在引线框架上，塑封体覆盖第一基岛和第二基岛；解决了相关技术中电路封装结构中一个基岛无法使两个或多个芯片与引线框架形成欧姆接触问题；达到了通过增加基岛数量实现同一封装结构中多个功率器件同时封装，提高集成电路功能的效果。

Description

双基岛封装电路
技术领域
本发明实施例涉及半导体制造领域，特别涉及一种双基岛封装电路。
背景技术
在集成电路制造过程中，芯片制造完成后，需要对芯片进行装配和封装；在装配时，将芯片粘贴在引线框架上，再用导线将芯片表面的压点和提供芯片电通路的引线框架的引脚互连起来，装配完成后再将芯片封在一个保护管壳内，完成集成电路封装。
传统技术中，引线框架只有一个基岛，一个基岛无法实现两个或多个芯片在背面电气不导通情况下，芯片和框架形成欧姆接触导致使用该引线框架的集成电路板的工作效率低、功能少。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种双基岛封装电路。该技术方案如下：
第一方面，提供了一种双基岛封装电路，包括塑封体和引线框架，所述引线框架包括散热片、两个基岛和若干个管脚，所述基岛上设置有芯片；
所述散热片与第一基岛连接；
所述若干个管脚中的一个管脚上设置有第二基岛；
所述若干个管脚中除设置有所述第二基岛的管脚以外的一个管脚与所述第一基岛连接；
所述塑封体设置在所述引线框架上，所述塑封体覆盖所述第一基岛和所述第二基岛。
可选的，除所述设置有所述第二基岛的管脚以外的管脚上设置有管脚键合区。
可选的，所述芯片的芯片压点通过导线与所述管脚键合区键合。
可选的，所述第一基岛与所述第二基岛位于不同平面，所述第一基岛与所述第二基岛不相连。
可选的，所述散热片上设置有定位孔。
可选的，所述第二基岛位于所述引线框架的左侧；
或，
所述第二基岛位于所述引线框架的右侧。
本发明实施例提供的技术方案带来的有益效果是：
该双基岛封装电路包括塑封体和引线框架，引线框架包括散热片、两个基岛和若干个管脚；散热片和第一基岛连接，若干个管脚中的一个管脚上设置有第二基岛，若干个管脚中除了设置有第二基岛的管脚以外的一个管脚与第一基岛连接，塑封体设置在引线框架上，塑封体覆盖第一基岛和第二基岛；解决了相关技术中电路封装结构中一个基岛无法两个或多个芯片与引线框架形成欧姆接触问题；达到了通过增加基岛数量实现统一封装结构中多个功率器件同时封装，提高集成电路功能的效果。
此外，还通过将第一基岛与散热片连接，在通电产生热量时，能够将热量传递给散热片由散热片进行散热，提高封装电路的散热效果和封装电路的可靠性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的一种双基岛封装电路的结构示意图；
图2是根据一示例性实施例示出的一种双基岛封装电路的示意图；
图3是根据一示例性实施例示出的双基岛封装电路的左视图；
图4是根据一示例性实施例示出的一种引线框架的结构示意图；
图5是根据另一示例性实施例示出的一种引线框架的侧视图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
图1是根据一示例性实施例示出的双基岛封装电路的结构示意图；图2是根据一示例性实施例示出的一种双基岛封装电路的示意图；图3是根据一示例性实施例实处的双基岛封装电路的左视图；图4是根据一示例性实施例示出的一种引线框架的结构示意图；图5是根据另一示例性实施例实处的一种引线框架的结构示意图。
如图1所示，该双基岛封装电路包括引线框架1和塑封体2。
该引线框架1包括散热片3、两个基岛和若干个管脚。
在图1中，该双基岛封装电路中的引线框架1包括7个管脚，分别为第一管脚7、第二管脚8、第三管脚9、第四管脚10、第五管脚11、第六管脚12、第七管脚13。
散热片与第一基岛连接；
若干个管脚中的一个管脚上设置有第二基岛；
若干个管脚中除设置有第二基岛的管脚以外的一个管脚与第一基岛连接；
塑封体设置在引线框架上，塑封体覆盖第一基岛和第二基岛。如图3所示，塑封体2设置在引线框架1上，塑封体2覆盖第一基岛和第二基岛。
其中，第一基岛和第二基岛用于承载电子元器件的芯片。
基岛上设置有芯片。两个基岛上是否都设置有芯片根据实际的电路功能确定。比如：第一基岛和第二基岛上都设置有芯片，或者，第一基岛上设置有芯片，第二基岛上未设置有芯片，或者，第一基岛上未设置有芯片，第二基岛上设置有芯片。
可选的，两个基岛上设置的芯片的类型根据实际的双基岛封装电路的功能确定。
通过设置两个基岛可以增加封装电路中芯片的个数，可以实现多个芯片共同工作，提高工作效率和适用范围，实现集成电路的小型化和多功能化。
由于在封装后通电会产生一定热量，由于第一基岛和散热片连接，可以将热量传递给散热片，通过散热片将热量散发，保护封装电路。
可选的，散热片为铜片。
需要说明的是，在利用塑封体对引线框架进行封装之前，引线框架上的若干个管脚位于同一个平面，且若干个管脚通过连接筋依次连接；在利用塑封体对引线框架进行塑封之后，打弯管脚，打弯后的管脚位于不同平面，如图3所示。
综上所述，本发明实施例提供的双基岛封装电路，包括塑封体和引线框架，引线框架包括散热片、两个基岛和若干个管脚；散热片和第一基岛连接，若干个管脚中的一个管脚上设置有第二基岛，若干个管脚中除了设置有第二基岛的管脚以外的一个管脚与第一基岛连接，塑封体设置在引线框架上，塑封体覆盖第一基岛和第二基岛；解决了相关技术中电路封装结构中一个基岛无法两个或多个芯片与引线框架形成欧姆接触问题；达到了通过增加基岛数量实现统一封装结构中多个功率器件同时封装，提高集成电路功能的效果。
此外，还通过将第一基岛与散热片连接，在通电产生热量时，能够将热量传递给散热片由散热片进行散热，提高封装电路的散热效果，提高封装电路的可靠性。
在基于图1所示的双基岛封装电路的可选实施例中，
第一基岛通过连接区与散热片连接。可选的，连接区的材质为金属。连接区能够将第一基岛上的热量传递给散热片。
如图4、图5所示，第一基岛5通过连接区15与散热片3连接。
除设置有第二基岛的管脚以外的管脚上设置有管脚键合区。
如图4所示，该双基岛封装电路中的引线框架具有7个管脚，分别为第一管脚7、第二管脚8、第三管脚9、第四管脚10、第五管脚11、第六管脚12和第七管脚13；其中，第七管脚13与第一基岛5连接，第三管脚9上设置有第二基岛6；第一管脚7、第二管脚8、第三管脚9、第四管脚10、第五管脚11、第六管脚12和第七管脚13通过连接筋14依次连接；第一管脚7、第二管脚8、第三管脚9、第五管脚11、第六管脚12和第七管脚13上设置有管脚键合区。
第一管脚7、第二管脚8、第四管脚10、第五管脚11、第六管脚12和第七管脚13各自的管脚键合区、第一基岛5以及第二基岛6都镀银。
芯片粘结在引线框架的基岛上后，芯片的芯片压点通过若干根导线与管脚键合区分别键合。可选的，导线为铜线。
在基于图1所示的双基岛封装电路的可选实施例中，第一基岛和第二基岛处于不同平面，第一基岛和第二基岛不相连。
由于第一基岛和第二基岛处于不同平面，且第一基岛和第二基岛不相连，保证在两个基岛都搭载芯片时，两个基岛上的芯片处于相互绝缘的状态，每个芯片都可以采用铅锡焊料装片，使芯片与引线框架实现欧姆接触，令不同芯片不互相干扰，提高了各个芯片的导电性能和导热性能，减少产品功耗。
如图4或图5所示，第一基岛5和第二基岛6不相连。
在基于图1所示的双基岛封装电路的可选实施例中，散热片上设置有定位孔。
如图1或图2或图3或图4或图5所示，引线框架1上设置有定位孔4。
定位孔使得在最终装配时产品能够与散热器贴紧，令产品能够更好地散热。
在基于图1所示的双基岛封装电路的可选实施例中，第二基岛位于所述引线框架的左侧；或者，第二基岛位于所述引线框架的右侧。
如图4所示，第二基岛6位于引线框架1的左侧。
如图5所示，第二基岛6位于引线框架1的右侧。需要说明的是，在图5中，第一管脚7与第一基岛5连接，第七管脚13不与第一基岛5连接；第五管脚11上设置有第二基岛6。
需要说明的是，在利用塑封体对引线框架塑封之前，引线框架上的若干个管脚通过连接筋14依次连接；在对管脚进行电镀后，将连接筋14切断，通过管脚将该双基岛封装电路焊接到相对应的物体上。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种双基岛封装电路，其特征在于，包括塑封体和引线框架，所述引线框架包括散热片、两个基岛和若干个管脚，所述基岛上设置有芯片；
所述散热片与第一基岛连接；
所述若干个管脚中的一个管脚上设置有第二基岛；
所述若干个管脚中除设置有所述第二基岛的管脚以外的一个管脚与所述第一基岛连接；
所述塑封体设置在所述引线框架上，所述塑封体覆盖所述第一基岛和所述第二基岛。
2.根据权利要求1所述的双基岛封装电路，其特征在于，除所述设置有所述第二基岛的管脚以外的管脚上设置有管脚键合区。
3.根据权利要求2所述的双基岛封装电路，其特征在于，所述芯片的芯片压点通过导线与所述管脚键合区键合。
4.根据权利要求1所述的双基岛封装电路，其特征在于，所述第一基岛与所述第二基岛位于不同平面，所述第一基岛与所述第二基岛不相连。
5.根据权利要求1至4任一所述的双基岛封装电路，其特征在于，所述散热片上设置有定位孔。
6.根据权利要求1至4任一所述的双基岛封装电路，其特征在于，所述第二基岛位于所述引线框架的左侧；
或，
所述第二基岛位于所述引线框架的右侧。
CN201710265655.5A 2017-04-21 2017-04-21 双基岛封装电路 Pending CN106876362A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710265655.5A CN106876362A (zh) 2017-04-21 2017-04-21 双基岛封装电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710265655.5A CN106876362A (zh) 2017-04-21 2017-04-21 双基岛封装电路

Publications (1)

Publication Number Publication Date
CN106876362A true CN106876362A (zh) 2017-06-20

Family

ID=59163665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710265655.5A Pending CN106876362A (zh) 2017-04-21 2017-04-21 双基岛封装电路

Country Status (1)

Country Link
CN (1) CN106876362A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116825745A (zh) * 2023-08-31 2023-09-29 中科华艺(天津)科技有限公司 一种双芯片结构的mtcmos封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593093A (zh) * 2012-03-26 2012-07-18 南京通华芯微电子有限公司 双芯片在to-220封装中引线框架的结构
CN205211740U (zh) * 2015-12-24 2016-05-04 重庆平伟实业股份有限公司 双基岛共阳极肖特基封装框架
CN205920964U (zh) * 2016-06-28 2017-02-01 无锡市玉祁红光电子有限公司 一种双芯片引线框架
CN206774529U (zh) * 2017-04-21 2017-12-19 无锡市宏湖微电子有限公司 双基岛封装电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593093A (zh) * 2012-03-26 2012-07-18 南京通华芯微电子有限公司 双芯片在to-220封装中引线框架的结构
CN205211740U (zh) * 2015-12-24 2016-05-04 重庆平伟实业股份有限公司 双基岛共阳极肖特基封装框架
CN205920964U (zh) * 2016-06-28 2017-02-01 无锡市玉祁红光电子有限公司 一种双芯片引线框架
CN206774529U (zh) * 2017-04-21 2017-12-19 无锡市宏湖微电子有限公司 双基岛封装电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116825745A (zh) * 2023-08-31 2023-09-29 中科华艺(天津)科技有限公司 一种双芯片结构的mtcmos封装结构
CN116825745B (zh) * 2023-08-31 2023-12-08 中科华艺(天津)科技有限公司 一种双芯片结构的mtcmos封装结构

Similar Documents

Publication Publication Date Title
CN102598258B (zh) 用于微电子封装衬底的多个表面处理
CN105431938B (zh) 改善散热特性的半导体装置
CN104681525B (zh) 一种多芯片叠层的封装结构及其封装方法
CN103050467B (zh) 封装结构及其制造方法
CN206774529U (zh) 双基岛封装电路
CN104505375A (zh) 半导体封装结构
CN105632943B (zh) 芯片的超薄嵌入式封装方法
CN206774530U (zh) 用于双基岛封装电路的引线框架
TW200425456A (en) Multi-chip package with electrical interconnection
CN207753003U (zh) 封装结构
CN206532771U (zh) 散热型半导体器件
CN103337486B (zh) 半导体封装构造及其制造方法
CN106876362A (zh) 双基岛封装电路
CN208336200U (zh) 芯片封装体
CN203871315U (zh) 电子设备
CN108962844A (zh) 芯片封装体及封装方法
CN106952888A (zh) 用于双基岛封装电路的引线框架
CN105097747B (zh) 智能卡芯片封装结构及封装方法
CN208207884U (zh) 一种电子标签
CN103107145A (zh) 半导体封装件、预制导线架及其制法
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN102832190B (zh) 一种倒装芯片的半导体器件及制造方法
CN206532770U (zh) 芯片封装的新型sop结构
CN206672917U (zh) 一种电力电子器件的板级埋入封装结构
CN204991695U (zh) 智能卡芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170620