CN212587497U - 具有感应基岛的引线框架、倒装芯片封装结构及电流检测系统 - Google Patents

具有感应基岛的引线框架、倒装芯片封装结构及电流检测系统 Download PDF

Info

Publication number
CN212587497U
CN212587497U CN202020977119.5U CN202020977119U CN212587497U CN 212587497 U CN212587497 U CN 212587497U CN 202020977119 U CN202020977119 U CN 202020977119U CN 212587497 U CN212587497 U CN 212587497U
Authority
CN
China
Prior art keywords
base island
chip
current detection
lead frame
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020977119.5U
Other languages
English (en)
Inventor
黄源炜
官名浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN202020977119.5U priority Critical patent/CN212587497U/zh
Application granted granted Critical
Publication of CN212587497U publication Critical patent/CN212587497U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型公开具有感应基岛的引线框架、倒装芯片封装结构及电流检测系统；该具有感应基岛的引线框架包括源极基岛，其包括主基岛和感应基岛；源极基岛用于与外部的芯片的源极电连接，感应基岛还用于与外部的电流检测装置电连接；栅极管脚，其用于与外部的芯片的栅极电连接；该芯片封装结构包括上述引线框架，还包括到装于引线框架的芯片，芯片的正面设有源极和栅极，源极焊接于感应基岛，栅极焊接于栅极管脚；该电流检测系统包括上述芯片封装结构，还包括电路板、电连接件和电流检测装置；该引线框架的感应基岛具有分流功能，该芯片封装结构能够通过感应基岛接通外部的电流检测装置，该电流检测系统采用位于电路板外部的电流检测装置检测源极电流。

Description

具有感应基岛的引线框架、倒装芯片封装结构及电流检测 系统
技术领域
本实用新型涉及功率半导体技术领域，尤其涉及一种具有感应基岛的引线框架、倒装芯片封装结构及电流检测系统。
背景技术
功率器件应用时需要实时测量流过芯片源极的电流的大小，如果出现电流过大的情况，则需要立即关断电源，避免出现设备损坏；现有技术中，通常是在装载芯片封装结构的电路板上集成电流测量装置，以进行电流测量；但是，如此影响电路板的集成密度。
实用新型内容
本实用新型实施例的一个目的在于：提供一种具有感应基岛的引线框架，其感应基岛具有分流功能。
本实用新型实施例的另一个目的在于：提供一种倒装芯片封装结构，其能够通过感应基岛接通外部的电流检测装置，以进行芯片源极的电流检测。
本实用新型实施例的另一个目的在于：提供一种电流检测系统，其采用位于电路板外部的电流检测装置检测芯片源极的电流，有利于优化电路板集成密度。
为达上述目的，本实用新型采用以下技术方案：
一种具有感应基岛的引线框架，包括：
源极基岛，其包括主基岛和感应基岛；所述源极基岛用于与外部的芯片的源极电连接，所述感应基岛还用于与外部的电流检测装置电连接；
栅极管脚，其用于与外部的芯片的栅极电连接。
一种倒装芯片封装结构，包括上述方案中的所述的具有感应基岛的引线框架，还包括芯片、第一焊接材料层、第二焊接材料层和第三焊接材料层；
所述芯片的正面设有源极和栅极；所述芯片倒装于所述引线框架，所述源极上包括第一焊接区域和第二焊接区域，所述第一焊接区域通过所述第一焊接材料层焊接于所述主基岛，所述第二焊接区域通过所述第二焊接材料层焊接于所述感应基岛，所述栅极通过所述第三焊接材料层焊接于所述栅极管脚；所述感应基岛用于与外部的电流检测装置进行电连接。
作为优选，所述感应基岛的面积与所述主基岛的面积的比值在0.01至0.4 之间。
作为优选，所述芯片的背面设有漏极，所述引线框架还包括漏极管脚，所述漏极与所述漏极管脚电连接。
作为优选，还包括金属桥，所述金属桥的一端焊接于所述漏极，另一端焊接于所述漏极管脚。
作为优选，还包括第四焊接材料层和第五焊接材料层，所述金属桥的一端通过所述第四焊接材料层焊接于所述漏极，所述金属桥的另一端通过所述第五焊接材料层焊接于所述漏极管脚。
作为优选，还包括第二间隔带和第三间隔带，所述第二间隔带用于保持所述栅极管脚与所述源极基岛之间的绝缘间隔，所述第三间隔带用于保持所述漏极管脚与所述源极基岛之间的绝缘间隔。
作为优选，所述源极基岛上设有平衡槽，所述平衡槽用于平衡芯片倒装时，由所述第一间隔带、所述第二间隔带和第三间隔带引起的受力不均。
作为优选，还包括封装体，所述封装体用于包覆封装所述引线框架和所述芯片。
一种电流检测系统，包括上述方案中的所述的倒装芯片封装结构，还包括电路板、电连接件和电流检测装置，所述倒装芯片封装结构安装于所述电路板以形成电子器件；所述电连接件的一端与所述感应基岛连接，另一端与所述电子器件外部的所述电流检测装置连接，以通过所述电流检测装置检测所述电子器件内的所述源极的过流大小。
本实用新型的有益效果为：该具有感应基岛的引线框架，其感应基岛具有分流功能；该倒装芯片封装结构，在应用时能够通过感应基岛与外部的电流检测装置进行电连接，有利于优化电路板的集成密度；该电流检测系统，其采用位于电路板外部的电流检测装置检测芯片源极的电流，有利于优化电路板集成密度。
附图说明
下面根据附图和实施例对本实用新型作进一步详细说明。
图1为本实用新型其一实施例所述引线框架的结构示意图；
图2为本实用新型实施例所述芯片结构示意图；
图3为本实用新型其一实施例所述芯片封装结构的结构示意图；
图4为图3中的A-A剖面图；
图5为本实用新型又一实施例所述芯片封装结构的结构示意图；
图6为图5中的B-B剖面图；
图7为图5中的C-C剖面图；
图8为本实用新型另一实施例所述芯片封装结构的结构示意图；
图9为本实用新型又一实施例所述引线框架的结构示意图；
图中：100、芯片封装结构；10、引线框架；11、源极基岛；111、主基岛； 112、感应基岛；12、栅极管脚；13、漏极管脚；14、第一间隔带；15、第二间隔带；16、第三间隔带；17、平衡槽；20、芯片；21、源极；22、栅极；23、漏极；31、第一焊接材料层；32、第二焊接材料层；33、第三焊接材料层；34、第四焊接材料层；35、第五焊接材料层；40、金属桥；50、封装体。
具体实施方式
为使本实用新型解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本实用新型实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在本实用新型的描述中，除非另有明确的规定和限定，术语“相连”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
本实用新型提出一种具有感应基岛112的引线框架10，其通过在源极基岛 11独立出一个感应基岛112，其在应用时，能够通过感应基岛112实现源极21 电流的分流。
如图1-9所示，在本实用新型的具有感应基岛112的引线框架10的一实施例中，该引线框架10包括：
源极基岛11，其包括主基岛111和感应基岛112，所述源极基岛11用于与外部的芯片20的源极21电连接，所述感应基岛112还用于与外部的电流检测装置电连接；
栅极管脚12，其用于芯片20的栅极22电连接。
其中，可以理解的是，所述源极基岛11还用于给所述芯片20提供物理支撑。
其中，还可以理解的是，所述源极基岛11被配置为与待倒装的芯片20的源极21区域面积相匹配；所述引线框架10在应用时，芯片20的源极21覆盖于所述源极基岛11上时，所述主基岛111和所述感应基岛112均与所述芯片20 接触。
进一步地，所述感应基岛112与所述主基岛111之间具有第一间隔带14，所述第一间隔带14用于保持所述感应基岛112与所述主基岛111之间的绝缘间隔。
本实用新型的所述引线框架10在应用时，用于倒装外部的芯片20；外部的芯片20的源极21上的焊接区的一部分通过焊料与所述主基岛111进行电连接，另一部分通过焊料与所述感应基岛112进行电连接；可以实现将芯片20上的源极21的电流的进行分流；所述感应基岛112相当于感应管脚，其用于与外部的用电器(或电阻)进行电连接。
本实用新型的所述引线框架10，通过在一体设置的源极基岛11分为绝缘间隔的所述主基岛111和所述感应基岛112，独立出来的所述感应基岛112相当于电流分流装置；如此，可以通过感应基岛112与外部电流检测装置进行电连接，以实现源极21电流的检测。
进一步地，在本实用新型的具有感应基岛112的引线框架10的另一实施例中，所述引线框架10还包括漏极管脚13，所述漏极管脚13用于与芯片20的漏极23电连接。
本实用新型还提出一种倒装芯片封装结构100，其在应用时能够通过源极基岛11与外部的电流检测装置进行电连接，有利于优化电路板的集成密度。
如图1-9所示，在本实用新型的所述倒装芯片封装结构100的一实施例中，该倒装芯片封装结构100，包括上述方案中的引线框架10，还包括：芯片20、第一焊接材料层31、第二焊接材料层32和第三焊接材料层33；
所述芯片20的正面设有源极21和栅极22；所述芯片20倒装于所述引线框架10，所述源极21上包括第一焊接区域和第二焊接区域；所述第一焊接区域通过所述第一焊接材料层31焊接于所述主基岛111，以实现所述源极21与所述主基岛111的电连接；所述第二焊接区域通过所述第二焊接材料层32焊接于所述感应基岛112，以实现所述源极21与所述感应基岛112的电连接；所述栅极22 通过所述第三焊接材料层33焊接于所述栅极管脚12，以实现所述栅极22与所述栅极管脚12的电连接；所述感应基岛112用于与外部的电流检测装置进行电连接。
具体地，所述第一焊接材料层31、所述第二焊接材料层32和所述第三焊接材料层33均由焊接材料固化形成；焊接材料可以为但不限于焊锡或结合胶。
本实用新型的所述倒装芯片封装结构100，采用具有所述感应基岛112的所述引线框架10，使得其具有电流检测功能；该所述倒装芯片封装结构100，能够将流入所述芯片20的所述源极21的电流进行分流，使一部分源极21电流流至所述感应基岛112，从而能够通过所述感应基岛112接通外部的电流检测装置，以实现所述芯片20的所述源极21的电流检测或监测，以避免由于电流过大损坏设备。
进一步地，在本实用新型的倒装芯片封装结构100的另一实施例中，所述感应基岛112的面积与所述主基岛111的面积的比值在0.01至0.4之间。通过调节所述感应基岛112与所述主基岛111之间的面积比值，可以调整由所述感应基岛112流出的所述源极21分流电流的大小；通过外部电流检测装置检测到的所述感应基岛112电流值，结合所述比值，可以计算得到流入所述源极21电流的大小，实现所述源极21电流的检测。
进一步地，在本实用新型的倒装芯片封装结构100的另一实施例中，所述芯片20中，除所述芯片20的正面外的其他面，设有漏极23。
进一步地，所述芯片20的背面设有漏极23，所述引线框架10还包括漏极管脚13，所述漏极23与所述漏极管脚13电连接。
进一步地，为了能够承载更大的电流，所述漏极23与所述漏极管脚13之间通过金属桥40进行电互连；所述金属桥40的一端焊接于所述漏极23，另一端焊接于所述漏极管脚13。
具体地，所述金属桥40为铜桥。
进一步地，还包括第四焊接材料层34和第五焊接材料层35，所述金属桥40的一端通过所述第四焊接材料层34焊接于所述漏极23，以实现所述漏极23 与所述金属桥40的电连接，所述金属桥40的另一端通过所述第五焊接材料层 35焊接于所述漏极管脚13，以实现所述金属桥40与所述漏极管脚13的电连接。
具体地，所述第四焊接材料层34和所述第五焊接材料层35均由焊接材料固化形成；焊接材料可以为但不限于焊锡或结合胶。
进一步地，在本实用新型的倒装芯片封装结构100的另一实施例中，所述倒装芯片封装结构100还包括第二间隔带15和第三间隔带16，所述第二间隔带 15用于保持所述栅极管脚12与所述源极基岛11之间的绝缘间隔，所述第三间隔带16用于保持所述漏极管脚13与所述源极基岛11之间的绝缘间隔。
进一步地，所述引线框架10上的焊接区域的面积不同，即所述主基岛 111、所述感应基岛112、所述栅极管脚12和所述漏极管脚13的面积不同，在回流焊过程中，容易由于焊接材料形变不同，导致所述芯片20绕焊接材料少的地方转动(如，绕所述栅极管脚12或所述漏极管脚13转动)；为了避免回流焊的过程中所述芯片20转动，以保证良好焊接，本实施例中，如图9所示，所述源极基岛11上设有平衡槽17，所述平衡槽17用于平衡芯片20倒装时，由所述第一间隔带14、所述第二间隔带15和第三间隔带16引起的受力不均。
可以理解的是，本领域技术人员可根据实际情况调试所述平衡槽17的设置位置，只要能够使得回流焊过程中，所述芯片20不发生偏心转动即可。
进一步地，所述倒装芯片封装结构100还包括封装体50，所述封装体50用于包覆封装所述引线框架10和所述芯片20，以对所述芯片20与所述引线框架 10进行保护。
具体地，所述封装体50由环氧树脂封装材料固化形成，所述封装材料填充于所述第一间隔带14，所述第二间隔带15，所述第三间隔带16中。
本实用新型还提出一种电流检测系统，其电路板外的电流检测装置检测源极21的过流大小，有利于优化电路板集成密度。
在本实用新型的所述电流检测系统的一实施例中，该电流检测系统，包括如上方案所述的倒装芯片封装结构100，还包括电路板、电连接件和电流检测装置，所述倒装芯片封装结构100安装于所述电路板以形成电子器件；所述电连接件的一端与所述感应基岛112连接，另一端与所述电子器件外部的所述电流检测装置连接，以通过所述电流检测装置检测所述电子器件内的所述源极21 的过流大小。如此设置，可无需在电路板上设置电流检测装置，可优化电路板集成密度。
该芯片封装结构100装载于电路板上时，主基岛111、栅极管脚12、漏极管脚13用于与电路板电性连接，以实现芯片封装结构100的正常工作，感应基岛112用于直接连接电路板外部的电流检测装置，实现芯片20源极的电流检测。
于本文的描述中，需要理解的是，术语“上”、“下”、“左、”“右”等方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”，仅仅用于在描述上加以区分，并没有特殊的含义。
在本说明书的描述中，参考术语“一实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以适当组合，形成本领域技术人员可以理解的其他实施方式。
以上结合具体实施例描述了本实用新型的技术原理。这些描述只是为了解释本实用新型的原理，而不能以任何方式解释为对本实用新型保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本实用新型的其它具体实施方式，这些方式都将落入本实用新型的保护范围之内。

Claims (10)

1.一种具有感应基岛的引线框架，其特征在于，包括：
源极基岛(11)，其包括主基岛(111)和感应基岛(112)；所述源极基岛(11)用于与外部的芯片(20)的源极(21)电连接，所述感应基岛(112)用于与外部的电流检测装置电连接；
栅极管脚(12)，其用于与外部的芯片(20)的栅极(22)电连接。
2.一种倒装芯片封装结构，其特征在于，包括如权利要求1所述的具有感应基岛的引线框架(10)，还包括芯片(20)、第一焊接材料层(31)、第二焊接材料层(32)和第三焊接材料层(33)；
所述芯片(20)的正面设有源极(21)和栅极(22)；所述芯片(20)倒装于所述引线框架(10)，所述源极(21)上包括第一焊接区域和第二焊接区域，所述第一焊接区域通过所述第一焊接材料层(31)焊接于所述主基岛(111)，所述第二焊接区域通过所述第二焊接材料层(32)焊接于所述感应基岛(112)，所述栅极(22)通过所述第三焊接材料层(33)焊接于所述栅极管脚(12)；所述感应基岛(112)用于与外部的电流检测装置进行电连接。
3.根据权利要求2所述的倒装芯片封装结构，其特征在于，所述感应基岛(112)的面积与所述主基岛(111)的面积的比值在0.01至0.4之间。
4.根据权利要求2所述的倒装芯片封装结构，其特征在于，所述芯片(20)的背面设有漏极(23)，所述引线框架(10)还包括漏极管脚(13)，所述漏极(23)与所述漏极管脚(13)电连接。
5.根据权利要求4所述的倒装芯片封装结构，其特征在于，还包括金属桥(40)，所述金属桥(40)的一端焊接于所述漏极(23)，另一端焊接于所述漏极管脚(13)。
6.根据权利要求5所述的倒装芯片封装结构，其特征在于，还包括第四焊接材料层(34)和第五焊接材料层(35)，所述金属桥(40)的一端通过所述第四焊接材料层(34)焊接于所述漏极(23)，所述金属桥(40)的另一端通过所述第五焊接材料层(35)焊接于所述漏极管脚(13)。
7.根据权利要求4所述的倒装芯片封装结构，其特征在于，还包括第一间隔带(14)、第二间隔带(15)和第三间隔带(16)，所述第一间隔带(14)用于保持所述感应基岛(112)与所述主基岛(111)之间的绝缘间隔，所述第二间隔带(15)用于保持所述栅极管脚(12)与所述源极基岛(11)之间的绝缘间隔，所述第三间隔带(16)用于保持所述漏极管脚(13)与所述源极基岛(11)之间的绝缘间隔。
8.根据权利要求7所述的倒装芯片封装结构，其特征在于，所述源极基岛(11)上设有平衡槽(17)，所述平衡槽(17)用于平衡芯片(20)倒装时，由所述第一间隔带(14)、所述第二间隔带(15)和第三间隔带(16)引起的受力不均。
9.根据权利要求2所述的倒装芯片封装结构，其特征在于，还包括封装体(50)，所述封装体(50)用于包覆封装所述引线框架(10)和所述芯片(20)。
10.一种电流检测系统，其特征在于，包括如权利要求2-9任一项所述的倒装芯片封装结构(100)，还包括电路板、电连接件和电流检测装置，所述倒装芯片封装结构(100)安装于所述电路板以形成电子器件；所述电连接件的一端与所述感应基岛(112)连接，另一端与所述电子器件外部的所述电流检测装置连接，以通过所述电流检测装置检测所述电子器件内的所述源极(21)的过流大小。
CN202020977119.5U 2020-06-01 2020-06-01 具有感应基岛的引线框架、倒装芯片封装结构及电流检测系统 Active CN212587497U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020977119.5U CN212587497U (zh) 2020-06-01 2020-06-01 具有感应基岛的引线框架、倒装芯片封装结构及电流检测系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020977119.5U CN212587497U (zh) 2020-06-01 2020-06-01 具有感应基岛的引线框架、倒装芯片封装结构及电流检测系统

Publications (1)

Publication Number Publication Date
CN212587497U true CN212587497U (zh) 2021-02-23

Family

ID=74642444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020977119.5U Active CN212587497U (zh) 2020-06-01 2020-06-01 具有感应基岛的引线框架、倒装芯片封装结构及电流检测系统

Country Status (1)

Country Link
CN (1) CN212587497U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116825745A (zh) * 2023-08-31 2023-09-29 中科华艺(天津)科技有限公司 一种双芯片结构的mtcmos封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116825745A (zh) * 2023-08-31 2023-09-29 中科华艺(天津)科技有限公司 一种双芯片结构的mtcmos封装结构
CN116825745B (zh) * 2023-08-31 2023-12-08 中科华艺(天津)科技有限公司 一种双芯片结构的mtcmos封装结构

Similar Documents

Publication Publication Date Title
CN212587497U (zh) 具有感应基岛的引线框架、倒装芯片封装结构及电流检测系统
CN208111434U (zh) 一种功率模块
CN102842549B (zh) 四方扁平无引脚的功率mosfet封装体
CN104518066B (zh) 一种具有过渡基板的led器件及其封装方法
CN210223687U (zh) 一种凸台式贴片安装热压敏电阻
CN210575906U (zh) 一种芯片封装结构
CN110267442A (zh) 一种集成化SiC固态功率控制器
CN212084994U (zh) 一种并联封装的器件组
CN210467805U (zh) 一种芯片封装结构
CN108598073A (zh) 一种带输入保护的直插式整流桥器件
CN111370572B (zh) 一种气密性电流传感器倒扣焊封装结构
CN103383932A (zh) 用于提高芯片电性能的封装结构
CN203367266U (zh) 用于缓冲芯片表面焊料用量的封装结构
CN206931585U (zh) 一种功率集成器件及电源装置
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN212113704U (zh) 一种可提高载流能力的芯片封装结构
CN220526684U (zh) 一种插件型gmov
CN206672937U (zh) 一种芯片封装结构
CN218039187U (zh) 一种应用于平面型功率器件的封装结构
CN203118939U (zh) 四方扁平型功率器件封装体
CN218482243U (zh) 双向tvs器件
CN216012531U (zh) 一种集成微控制器的Lora测温装置
CN219832657U (zh) 一种叠层芯片的封装结构
CN216250714U (zh) 一种垂直堆叠多颗粒封装的to-247
CN216770837U (zh) 一种应用于充电桩的pcb温测结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant