CN101373750A - 具有由重分布层电连接至接合焊垫的焊垫部的半导体封装 - Google Patents

具有由重分布层电连接至接合焊垫的焊垫部的半导体封装 Download PDF

Info

Publication number
CN101373750A
CN101373750A CNA2007101962780A CN200710196278A CN101373750A CN 101373750 A CN101373750 A CN 101373750A CN A2007101962780 A CNA2007101962780 A CN A2007101962780A CN 200710196278 A CN200710196278 A CN 200710196278A CN 101373750 A CN101373750 A CN 101373750A
Authority
CN
China
Prior art keywords
bond pad
semiconductor chip
distribution layer
semiconductor
heavy distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101962780A
Other languages
English (en)
Other versions
CN101373750B (zh
Inventor
梁胜宅
朴信映
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101373750A publication Critical patent/CN101373750A/zh
Application granted granted Critical
Publication of CN101373750B publication Critical patent/CN101373750B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

本发明所披露的半导体封装包括：半导体芯片模块，具有多片相邻排列或集成形成的半导体芯片，各半导体芯片具有接合焊垫组；及连接构件，将包括于第一接合焊垫组中的各接合焊垫电连接至相对应的第二接合焊垫组中的接合焊垫。在本发明中，焊垫部可于半导体芯片模块的外部形成以符合JEDEC标准规范。这些焊垫部则通过各重分布层连接至半导体芯片的接合焊垫。尽管具有带小于标准的接合焊垫的半导体芯片，该半导体封装的焊垫部仍可符合JEDEC标准规范。

Description

具有由重分布层电连接至接合焊垫的焊垫部的半导体封装
技术领域
本发明涉及一种半导体封装。
背景技术
由于近来技术的发展，开发了一种半导体封装，其包括存储大量数据并且在短时间内处理存储的数据的半导体器制造件。
通常，半导体封装可经由半导体芯片制造工艺和封装工艺来制造，半导体芯片制造工艺通过在晶片上集成各种器件(例如晶体管、电阻器、电容器等)而形成半导体芯片，封装工艺通过将芯片与晶片分开而将半导体芯片电连接至外部电路板，并且保护易碎的半导体芯片不受到外源的冲击和/或震动。
近来，已开发出一种尺寸只有半导体芯片的尺寸的100％到105％的晶片级封装。
虽然半导体封装的尺寸继续逐渐减小，但是半导体封装却要求能够存储和处理更多数据的功能。
举例而言，半导体封装可能需要大量的输入/输出端以存储和/或处理更多数据。该大量的输入/输出端在减小半导体封装的尺寸时成为问题，因为随着半导体封装的尺寸减小，变得难于确保形成所需的输入/输出端的区域。
近来，开发了一种比由联合电子器件工程协会(Joint Electron DeviceEngineering Council JEDEC)定义的半导体封装标准更小的半导体芯片和半导体封装。此尺寸的减小通过半导体芯片制造工艺的技术发展而成为可能。然而，当半导体芯片和半导体封装的尺寸小于JEDEC定义的标准时，难于将该半导体封装应用于仰赖于JEDEC标准的电子设备上。
发明内容
根据本发明的一种半导体封装可以包括：半导体芯片模块，具有至少两个集成形成的半导体芯片，各半导体芯片包括数个接合焊垫(bonding pad)；及重分布层，具有排列于半导体芯片模块上的焊垫部(pad part)，和将各焊垫部电连接至各接合焊垫的连接部。
该半导体封装的半导体芯片以m×n的矩阵形式排列，其中m等于或大于1，n等于或大于2，n和m为自然数。
该半导体封装的焊垫部规则地排列于半导体芯片模块上。
该半导体封装的连接部将半导体芯片的接合焊垫电连接至不同半导体芯片上的相对应的各接合焊垫。
该半导体封装可进一步包括：第一绝缘层图案，覆盖半导体芯片模块的上表面，并且具有暴露各接合焊垫的开口；及第二绝缘层图案，在第一绝缘层上形成以覆盖各连接部，并且具有暴露各焊垫部的开口。
在另一实施例中，该半导体封装的半导体芯片模块具有数个由半导体芯片模块的上表面延伸至半导体芯片模块的下表面并且穿透各接合焊垫的通过电极。该重分布层形成于该半导体芯片模块的下表面上，并且使用通过电极而连接至各接合焊垫。
该半导体封装进一步包括：第一绝缘层图案，形成于下表面上且具有暴露通过电极的开口；及第二绝缘层图案，形成于第一绝缘层上方以覆盖该重分布层，并且具有暴露数个焊垫部的开口。
在另一实施例，根据本发明的一种半导体封装可包括：半导体芯片模块，具有彼此相邻排列的第一半导体芯片和第二半导体芯片；第一接合焊垫组，具有多个形成于第一半导体芯片中的接合焊垫，和第二接合焊垫组，具有多个形成于第二半导体芯片中的接合焊垫；及连接构件，将包括于第一接合焊垫组中的各接合焊垫电连接至包括于第二接合焊垫组中的相对应的各接合焊垫，并且将第一和第二接合焊垫组的各接合焊垫连接至对应的焊垫部。
该半导体封装的第一半导体芯片和第二半导体芯片集成形成。
该半导体封装的第一和第二接合焊垫组以相同的形状排列在第一和第二半导体芯片上。
该半导体封装的连接构件可包括：数层第一重分布层，各连接到第一接合焊垫组中包括的接合焊垫和第二接合焊垫组中包括的接合焊垫；第一绝缘层，在半导体芯片模块上方形成以覆盖各第一重分布层，并且具有暴露部分第一重分布层的开口；数层第二重分布层，排列于第一绝缘层上，并且电连接至对应的第一重分布层；第二绝缘层，形成于第一绝缘层上方以覆盖各第二重分布层；及数个焊垫部，通过在第二绝缘层中形成的孔而连接至各第二重分布层。
该半导体封装的接合焊垫规则地排列于第二绝缘层上。
该半导体封装的第二重分布层可与第一重分布层交叉。
各焊料球系形成于焊垫部上方，并且电连接至各焊垫部。
在另一实施例，根据本发明的一种半导体封装可包括：半导体芯片模块，包括相邻排列的第一半导体芯片和第二半导体芯片、具有多个于第一半导体芯片中形成的接合焊垫的第一接合焊垫组及具有多个于第二半导体芯片中形成的接合焊垫的第二接合焊垫组；重分布层结构，包括：第一绝缘构件，在半导体芯片模块上形成，并且具有暴露第一和第二接合焊垫组中的各接合焊垫的开口；数层第一重分布层，排列于第一绝缘构件上，并且电连接在第一和第二接合焊垫组中对应的各接合焊垫；第二绝缘构件，在第一绝缘层上方形成以覆盖各第一重分布层，并且具有暴露部分第一重分布层的开口；数层第二重分布层，排列于第二绝缘构件上，并且通过孔而电连接至各第一重分布层；第三绝缘构件，在第二绝缘层上方形成以覆盖各第二重分布层和数个连接至各第二重分布层的焊垫部；及将该重分布层结构附着于半导体芯片模块上的附着构件。
该半导体封装的第一半导体芯片和第二半导体芯片可以集成形成。
或者，该半导体封装的第一半导体芯片和第二半导体芯片可以彼此分开，隔开的第一和第二半导体芯片彼此相邻排列。
第一半导体芯片的接合焊垫排列于和第二半导体芯片的接合焊垫相同的位置。
导电连接构件可夹置于第一重分布层和该重分布层结构对应的第一和第二接合焊垫之间。
该半导体封装的导电连接构件可为包括导电球和树脂的各向异性导电膜。
或者，该半导体封装的导电连接构可包括焊料。
焊料球形成于焊垫部上方，并且电连接至各焊垫部。
半导体封装的第一至第三绝缘构件包括合成树脂，并且具有片状。
附图说明
图1为显示根据本发明的第一实施例的半导体封装的平面图。
图2为显示沿着图1的I-I’线所取的剖面图。
图3和图4为根据本发明的另一实施例的半导体封装的平面图。
图5为显示根据本发明的第二实施例的半导体封装的剖面图。
图6为显示根据本发明的第三实施例的半导体封装的剖面图。
图7为显示沿着图6的II-II’线所取的剖面图。
图8为显示根据本发明的第四实施例的半导体封装的剖面图。
图9为显示图8的半导体芯片模块的平面图。
图10为显示图8的重分布层结构的平面图。
具体实施方式
图1为显示根据本发明的第一实施例的半导体封装的的平面图。图2为沿着图1的I-I’线所取的剖面图。
参照第1和图2，半导体封装100包括半导体芯片模块15和重分布层30。另外，半导体封装100包括第一绝缘层20和第二绝缘层40。
半导体芯片模块15包括至少两个半导体芯片。在本实施例中，该半导体芯片排列为m×n矩阵，其中m等于或大于2，n等于或大于1，m和n为自然数。
在如图1和图2所示的本实施例，第一半导体芯片1和第二半导体芯片2排列为2×1的矩阵形式。该半导体芯片1和2可集成形成。
第一半导体芯片1包括第一接合焊垫组3和第二接合焊垫组4，第一接合焊垫组3包括接合焊垫3a、3b、3c、3d，第二接合焊垫组4包括接合焊垫4a、4b、4c、4d。该接合焊垫组3、4形成为沿图1中所示的Y轴方向的二列。另外，如图2所示，第一半导体芯片1可以包括用以存储数据的数据存储(图中未显示)、用以处理数据的数据处理器(图中未显示)、及熔断器盒7。
第一接合焊垫组3和第二接合焊垫组4的各接合焊垫电连接至第二半导体芯片的数据存储和/或数据处理器。
熔断器盒7包括多个用以修复第一半导体芯片1的数据存储器的熔断器(图中未显示)。
第二半导体芯片2包括第三接合焊垫组5和第四接合焊垫组6，第三接合焊垫组5包括接合焊垫5a、5b、5c、5d，第四接合焊垫组6包括接合焊垫6a、6b、6c、6d。这些接合焊垫形成为沿图1中所示的Y轴方向的二列。另外，该第二半导体芯片2可包括用以存储数据的数据存储(图中未显示)、用以处理数据的数据处理器(图中未显示)、及熔断器盒8。
第三接合焊垫组5和第四接合焊垫组6的各接合焊垫电连接至第二半导体芯片2的数据存储和/或数据处理器。
在本实施例中，第二半导体芯片2的第三接合焊垫组5和第一半导体芯片1的第二接合焊垫组4相邻排列。相同信号被施加于第二接合焊垫组4和第三接合焊垫组5的相邻各接合焊垫，且该相同信号由第二接合焊垫组4和第三接合焊垫组5的相邻各接合焊垫输出。
熔断器盒8包括多个用以修复第二半导体芯片2的数据存储器的熔断器(图中未显示)。
第一绝缘层图案20形成于半导体芯片模块15的上表面，半导体芯片模块15具有第一半导体芯片1和第二半导体芯片2。该第一绝缘层图案20可以为包括有机物质的有机层。第一绝缘层图案20覆盖第一半导体芯片1和第二半导体芯片2的熔断器盒7和8，并且具有暴露第一半导体芯片1和第二半导体芯片2的第一接合焊垫组3、第二接合焊垫组4、第三接合焊垫组5、及第四接合焊垫组6的各接合焊垫的开口。
重分布层30形成于第一绝缘层图案20上。该重分布层30包括焊垫部组31、32、33及连接部组34、35、36。
该焊垫部组31、32、33排列于第一绝缘层图案20上的符合由联合电子器件工程协会(JEDEC)定义的标准的位置。例如，焊垫部31、32、33规则地排列于第一绝缘层图案20上。
其后，将排列于第一半导体芯片1的第一接合焊垫3的外部的焊垫部定义为第一焊垫部31a、31b、31c、31d。将排列于第二半导体芯片2的第四接合焊垫6的外部的焊垫部定义为第二焊垫部32a、32b、32c、32d。将排列于第一半导体芯片1和第二半导体芯片2的边界部分的焊垫部定义为第三焊垫部33a、33b、33c、33d。
进一步阐明，第一焊垫部31a、31b、31c、31d排列于第一接合焊垫3a、3b、3c、3d的外部。第二焊垫部32a、32b、32c、32d排列于第四接合焊垫6a、6b、6c、6d的外部。第三焊垫部33a、33b、33c、33d夹置于第二接合焊垫4a、4b、4c、4d和第三接合焊垫5a、5b、5c、5d之间。
连接部组34、35、36排列于第一绝缘层图案20上。
在本实施例中，电连接各第一焊垫部组31至第一半导体芯片1的各第一接合焊垫组3的连接部被定义为第一连接部34a、34b、34c、34d；34。电连接各第二焊垫部组32至第二半导体芯片2的各第一接合焊垫组6的连接部被定义为第二连接部35a、35b、35c、35d；35。电连接第一半导体芯片1的第二接合焊垫组4至第二半导体芯片2的第三接合焊垫组5的连接部被定义为第三连接部36a、36b、36c、36d；36。
如上所提，第一半导体芯片1的各第二接合焊垫组4通过第三连接部36而和第二半导体芯片2的第三接合焊垫组5电连接。此外，第一连接部34，通过虚线所示的另一连接部组37而和第二连接部35电连接。当第一接合焊垫组3和第四接合焊垫组6通过该另一连接部组37而电连接，相同信号被输入至相连的第一接合焊垫组3和第四接合焊垫组6，且相同信号由相连的第一接合焊垫组3和第四接合焊垫组6输出。
第二绝缘层图案40形成于第一绝缘层图案30的上方以覆盖重分布层30。该第二绝缘层图案40具有暴露重分布层30的焊垫部组31、32、33中的各焊垫部的开口。第二绝缘层图案40可以包括有机物质。
导电球，例如焊料球，可形成于由第二绝缘层图案40的开口暴露的焊垫部组31、32、33中的各焊垫部上方。
以上显示和描述的本实施例包括二片以2×1矩阵集成形成的半导体芯片。图3显示半导体封装100的示例，该半导体封装100具有以3×1的矩阵形式排列的三片半导体芯片110、120、130。图4显示半导体封装的示例，其具有以2×2的矩阵形式排列的四片半导体芯片140、150、160、170。
图5为显示根据本发明的第二实施例的半导体封装的剖面图。
参照图5，半导体封装100包括：半导体芯片模块15；通过电极3a、4a、5a、6a；及重分布层32。另外，半导体封装100包括第一绝缘层图案22和第二绝缘层图案42。
该半导体芯片模块15包括至少两个半导体芯片。半导体芯片以m×n的矩阵形式排列，其中m等于或大于2，n等于或大于1，m和n为自然数。该半导体芯片模块15具有矩形形状，其上表面15a上形成数个接合焊垫，其下表面15b面向上表面15a。
如图5所示的本实施例中，两个集成形成的半导体芯片1、2以2×1的矩阵形式排列。其后，将两个集成形成的半导体芯片定义为第一半导体芯片1和第二半导体芯片2。在图5所示的实施例中，表面15a具有接合焊垫3、4、5、及6。
第一半导体芯片1包括第一接合焊垫3和与第一接合焊垫3相邻排列的第二接合焊垫4。另外，该第一半导体芯片1可以包括用以存储数据的数据存储(图中未显示)和用以处理数据的数据处理器(图中未显示)。第一半导体芯片1的第一接合焊垫3和第二接合焊垫4电连接至该数据存储和/或数据处理器。此外，该第一半导体芯片1可以包括多个用以修复该数据存储的熔断器(图中未显示)。
第二半导体芯片2包括第三接合焊垫5和第四接合焊垫6。另外，该第二半导体芯片2可以包括用以存储数据的数据存储(图中未显示)和用以处理数据的数据处理器(图中未显示)。第二半导体芯片2的第三接合焊垫5和第四接合焊垫6被电连接至该数据存储和/或数据处理器。
在本实施例中，第二半导体芯片2的第三接合焊垫5与第一半导体芯片1的第二接合焊垫4相邻排列。相同信号被输入至第二接合焊垫4和第三接合焊垫5，该相同信号由第二接合焊垫4和第三接合焊垫5输出。该第二半导体芯片2可包括多个用以修复该数据存储的熔断器(图中未显示)。
通过电极3a、4a、5a、6a穿透与第一至第四接合焊垫3、4、5、6相对应的半导体芯片模块15的上表面15a和下表面15b。此外，通过电极3a、4a、5a、6a穿透对应的第一至第四接合焊垫3、4、5、6。
其后，将穿透上表面15a、对应的第一接合焊垫3和第二接合焊垫4、及下表面15b的通过电极定义为第一通过电极3a和第二通过电极4a。
此外，穿透上表面15a、对应的第三接合焊垫5和第四接合焊垫6、及下表面15b的通过电极，被定义为第三通过电极5a和第四通过电极6a。
在本实施例中，相同信号可被输入至第二通过电极4a和第三通过电极5a，该相同信号亦可由第二通过电极4a和第三通过电极5a输出。另外，相同信号可被输入至第一通过电极3a和第四通过电极6a，该相同信号亦可由第一通过电极3a和第四通过电极6a输出。
第一绝缘层图案22形成于半导体芯片模块15的上表面15a和下表面15b。该第一绝缘层图案22可以为包括有机物质的有机层，并且具有暴露第一、第二、第三、及第四通过电极3a、4a、5a、6a的开口。
重分布层32形成在半导体芯片模块15的下表面15b形成的第一绝缘层图案22上。该重分布层32包括第一重分布层34、第二重分布层35、及第三重分布层36。
第一重分布层34排列于第一绝缘层图案22上，该第一重分布层34包括第一焊垫部34a和第一连接部34b。该第一连接部34b电连接至第一通过电极3a，该第一焊垫部34a和第一连接部34b集成形成。
第二重分布层35排列于第一绝缘层图案22上，该第二重分布层35包括第二焊垫部35a和第二连接部35b。该第二连接部35b电连接至第四通过电极6a，该第二焊垫部35a和第二连接部35b集成形成。
第三重分布层36排列于第一绝缘层图案22上，该第三重分布层36包括第三焊垫部36a和第三连接部36b。该第三连接部36b电连接至第二通过电极4a和第三通过电极5a，该第三焊垫部36a和第三连接部36b集成形成。
在本实施例中，第一、第二、及第三重分布层34、35、36的第一、第二、及第三焊垫部34a、35a、36a排列于符合联合电子器件工程协会(JEDEC)所定义的标准的位置。该第一、第二、及第三焊垫部34a、35a、36a规则地排列于第一绝缘层图案22上。
第二绝缘层图案42形成于第一绝缘层图案22上以覆盖焊垫部和连接部。该第二绝缘层图案42具有暴露一部分的第一、第二、及第三焊垫部34a、35a、36a的开口。
导电球，例如焊料球，可形成于暴露第一、第二、及第三焊垫部34a、35a、36a的开口形成。
如图5所示的本实施例包括两个集成形成的半导体芯片。其他示例包括以3×1的矩阵形式排列的三片半导体芯片和以2×2的矩阵形式排列的四片半导体芯片。
如上所述，当半导体芯片的尺寸过小，使得根据JEDEC的标准，难以形成焊垫部、焊料球等，符合JEDEC的精度的焊垫部可以形成于各集成形成的半导体芯片的上表面。该焊垫部电连接至半导体芯片的各接合焊垫。因此可以具有改善的数据存储和数据处理能力，同时又符合JEDEC的标准。
图6为显示根据本发明的第三实施例的半导体封装的剖面图。图7为沿着图6的I-I’线所取的剖面图。
参照第6和图7，半导体封装200包括半导体芯片模块230和连接构件270。
半导体芯片模块230包括多个集成形成的半导体芯片。该半导体芯片模块230的半导体芯片可以m×n的矩阵形式排列，其中m等于或大于1，n等于或大于2，m和n皆为自然数。在图6所示的本实施例中，半导体芯片模块230的两个半导体芯片集成形成。图6中的半导体芯片模块230的半导体芯片以1×2的矩阵形式排列。
其后，将包括于半导体芯片模块230中的两个半导体芯片定义为第一半导体芯片210和第二半导体芯片220。
第一半导体芯片210包括数据存储(图中未显示)、数据处理器(图中未显示)、及第一接合焊垫组215。另外，该第一半导体芯片210可包括具有用以修复该数据存储的熔断器(图中未显示)的熔断器盒216。
第一接合焊垫组215包括多个接合焊垫，其中各接合焊垫电连接至该数据存储和数据处理器。包括于第一接合焊垫组215的各接合焊垫沿着图6所示的Y轴方向排列。在图6中，这些接合焊垫形成为二列。
其后，将包括于第一接合焊垫组215中的所述多个接合焊垫定义为第一接合焊垫211、第二接合焊垫212、第三接合焊垫214、及第四接合焊垫215。在本实施例中，虽然第一接合焊垫组215包括仅四个接合焊垫，然而第一接合焊垫组215亦可包括超过四个接合焊垫。
第二半导体芯片220包括数据存储(图中未显示)、数据处理器(图中未显示)、及第二接合焊垫组225。另外，第一半导体芯片210可包括具有用以修复该数据存储的熔断器(图中未显示)的熔断器盒216。
第二接合焊垫组225包括多个接合焊垫，其中各接合焊垫电连接至该数据存储和数据处理器。包括的各接合焊垫沿着图6所示的Y轴方向排列。图6的各接合焊垫形成为两列。
其后，将包括于第二接合焊垫组225中的各接合焊垫定义为第五接合焊垫221、第六接合焊垫222、第七接合焊垫224、及第八接合焊垫225。在本实施例中，虽然第二接合焊垫组225包括仅四个接合焊垫，但是第二接合焊垫组225亦可包括多于四个的接合焊垫。
在本实施例中，包括于第一接合焊垫组215中的接合焊垫的数量与包括于第二接合焊垫组225中的接合焊垫的数量相同。
相同信号被输入至包括于第一接合焊垫组215中的第一接合焊垫211和包括于第二接合焊垫组225中的第五接合焊垫221，该相同信号又由包括于第一接合焊垫组215中的第一接合焊垫211和包括于第二接合焊垫组225中的第五接合焊垫221输出。
相同信号被输入至包括于第一接合焊垫组215中的第二接合焊垫212和包括于第二接合焊垫组225中的第六接合焊垫222，该相同信号又由包括于第一接合焊垫组215中的第二接合焊垫212和包括于第二接合焊垫组225中的第六接合焊垫222输出。
相同信号被输入至包括于第一接合焊垫组215中的第三接合焊垫213和包括于第二接合焊垫组225中的第七接合焊垫223，该相同信号又由包括于第一接合焊垫组215中的第三接合焊垫213和包括于第二接合焊垫组225中的第七接合焊垫223输出。
相同信号被输入至包括于第一接合焊垫组215中的第四接合焊垫214和包括于第二接合焊垫组225中的第八接合焊垫224，该相同信号又由包括于第一接合焊垫组215中的第四接合焊垫214和包括于第二接合焊垫组225中的第八接合焊垫224输出。
半导体芯片模块230覆盖在第一半导体芯片210和第二半导体芯片220的上表面中形成的熔断器盒216、226。该半导体芯片模块230可包括有机图案217，有机图案217具有暴露在第一接合焊垫组215和第二接合焊垫组225中的各接合焊垫的开口。
连接构件270电连接：包括于第一接合焊垫组215中的第一接合焊垫211至包括于第二接合焊垫组225中的第五接合焊垫221；包括于第一接合焊垫组215中的第二接合焊垫212至包括于第二接合焊垫组225中的第六接合焊垫222；包括于第一接合焊垫组215中的第三接合焊垫213至包括于第二接合焊垫组225中的第七接合焊垫223；及包括于第一接合焊垫组215中的第四接合焊垫214至包括于第二接合焊垫组225中的第八接合焊垫221。
为了实施上述电连接，该连接构件270包括多层第一重分布层272、第一绝缘层274、多层第二重分布层276、第二绝缘层278、及多个接合焊垫279。
多层第一重分布层272排列于有机层图案217上。第一重分布层272的各边端分别连接至第一至第八接合焊垫211、212、213、214、221、222、223、224。
第一绝缘层274形成于该有机层图案217上以覆盖各第一重分布层272。该第一绝缘层274具有多个暴露一部分的第一重分布层272的开口。该第一绝缘层274能防止在第一重分布层272和第二重分布层276之间的短路。
多层第二重分布层276排列于第一绝缘层274上。各第二重分布层276电连接至经由在第一绝缘层274中的开口而暴露的各第一重分布层272。该第二重分布层276可以形成从而它们与第一重分布层272交叉。
参照第6和图7，第一接合焊垫211和第五接合焊垫221经由第一重分布层272和第二重分布层276而彼此电连接。第二接合焊垫212和第六接合焊垫222经由第一重分布层272和第二重分布层276而彼此电连接。第三接合焊垫213和第七接合焊垫223经由第一重分布层272和第二重分布层276而彼此电连接。第四接合焊垫214和第八接合焊垫224经由第一重分布层272和第二重分布层276而彼此电连接。
第二绝缘层278排列于第一绝缘层274上以覆盖各第二重分布层，该第二绝缘层278具有多个暴露部分第二重分布层276的开口。
接合焊垫279以矩阵形式排列于第二绝缘层278上，并且于第二绝缘层中的开口上方形成。该接合焊垫279依据联合电子器件工程协会(JEDEC)的标准形成。一部分的接合焊垫279通过于第二绝缘层278中形成的开口电连接至各第二重分布层276。
焊料球280可以形成于各接合焊垫279上。
图8为显示根据本发明的第四实施例的半导体封装的剖面图。图9为显示包括于图8的半导体封装的半导体芯片模块的平面图。图10为显示包括于图8的半导体封装中的重分布层结构的平面图。
参照图8，半导体封装300包括半导体芯片模块330、重分布层结构370、及附着构件380。
参照图9，半导体芯片模块330可包括多片半导体芯片。该半导体芯片以m×n的矩阵形式排列，其中m等于或大于1，n等于或大于2，m和n皆为自然数。
在本实施例中，半导体芯片模块330的半导体芯片集成形成。图9显示集成形成并且以1×2矩阵形式排列的第一半导体芯片310和第二半导体芯片320。第一半导体芯片310和第二半导体芯片320可以为相同类型的半导体芯片。
在本实施例中，虽然图3所示的第一半导体芯片310和第二半导体芯片320集成形成，该第一半导体芯片310和第二半导体芯片320亦可以彼此分开的状态相邻排列。分开的第一半导体芯片310和第二半导体芯片320可以为不同类型的半导体芯片。
第一半导体芯片310包括数据存储(图中未显示)、数据处理器(图中未显示)、及第一接合焊垫组315。
第一接合焊垫组315包括多个接合焊垫。各接合焊垫系电连接该数据存储和数据处理器。
包括于第一接合焊垫组315中的各接合焊垫沿着图9所示的Y轴方向排列。图9的接合焊垫排列为二列。其后，将包括于第一接合焊垫组315中的多个接合焊垫定义为第一接合焊垫311、第二接合焊垫312、第三接合焊垫313、及第四接合焊垫314。虽然在图9的第一接合焊垫组315包括仅四个接合焊垫，第一接合焊垫组315可包括大于四个的接合焊垫。
第二半导体芯片320包括数据存储(图中未显示)、数据处理器(图中未显示)、及第二接合焊垫组325。
第二接合焊垫组325包括多个接合焊垫。各接合焊垫电连接该数据存储和数据处理器。
多个接合焊垫沿着图9所示的Y轴方向排列。这些接合焊垫排列为二列。其后，将包括于第二接合焊垫组325中的各接合焊垫定义为第五接合焊垫321、第六接合焊垫322、第七接合焊垫323、及第八接合焊垫324。虽然图9的第二接合焊垫组325包括仅四个接合焊垫，第二接合焊垫组325亦可包括多于四个的接合焊垫。
相同信号被输入至包括于第一接合焊垫组315中的第一接合焊垫311和包括于第二接合焊垫组325中的第五接合焊垫321，该相同信号又由包括于第一接合焊垫组315中的第一接合焊垫311和包括于第二接合焊垫组325中的第五接合焊垫321输出。
相同信号被输入至包括于第一接合焊垫组315中的第二接合焊垫312和包括于第二接合焊垫组325中的第六接合焊垫322，该相同信号又由包括于第一接合焊垫组315中的第二接合焊垫312和包括于第二接合焊垫组325中的第六接合焊垫322输出。
相同信号被输入至包括于第一接合焊垫组315中的第三接合焊垫313和包括于第二接合焊垫组325中的第七接合焊垫322，该相同信号又由包括于第一接合焊垫组315中的第三接合焊垫313和包括于第二接合焊垫组325中的第七接合焊垫323输出。
相同信号被输入至包括于第一接合焊垫组315中的第四接合焊垫314和包括于第二接合焊垫组325中的第八接合焊垫324，该相同信号又由包括于第一接合焊垫组315中的第四接合焊垫314和包括于第二接合焊垫组325中的第八接合焊垫324输出。
参照图8，第一半导体芯片310和第二半导体芯片320可各包括具有用以修复该数据存储的熔断器(图中未显示)的熔断器盒316(在第一半导体芯片中)和326(在第二半导体芯片中)。
重分布层结构370形成于包含第一半导体芯片310和第二半导体芯片320的半导体芯片模块330的上方。该重分布层结构370使用附着构件380而电连接至半导体芯片模块330。
重分布层结构370电连接：包括于第一接合焊垫组315中的第一接合焊垫311至包括于第二接合焊垫组325中的第五接合焊垫321；包括于第一接合焊垫组315中的第二接合焊垫312至包括于第二接合焊垫组325中的第六接合焊垫322；包括于第一接合焊垫组315中的第三接合焊垫313至包括于第二接合焊垫组325中的第七接合焊垫323；及包括于第一接合焊垫组315中的第四接合焊垫314至包括于第二接合焊垫组325中的第八接合焊垫324。
参照第8和图10，重分布层结构370包括第一绝缘构件371、多层第一重分布层372、第二绝缘构件374、多层第二重分布层376、第三绝缘构件378、及多个接合焊垫379。
第一绝缘构件371可具有片状并且具有薄的厚度。第一绝缘构件371可以包括合成树脂。该第一绝缘构件371覆盖排列于第一半导体芯片310上的熔断器盒316和排列于第二半导体芯片320上的熔断器盒326，并且具有多个暴露第一接合焊垫组315和第二接合焊垫组325中的各接合焊垫的开口。
第一重分布层372形成于第一绝缘构件371上和第一绝缘层的开口中。暴露了在第一绝缘层的开口中形成的重分布层的部分。该第一重分布层372电连接至第一接合焊垫组315和第二接合焊垫组325中的各接合焊垫，如随后所述。
为了电连接第一重分布层372至第一接合焊垫组315和第二接合焊垫组325，可于第一重分布层372与第一接合焊垫组315和第二接合焊垫组325之间形成导电构件390。该导电构件390可为各向异性导电膜(ACF)，包括具有细小直径的导电球和树脂。该导电构件390亦可为包括铅的焊料。
第二绝缘构件374形成于第一绝缘构件371上以覆盖第一重分布层372。在本实施例中，第二绝缘构件374可为具有薄厚度的片状，第二绝缘构件371可包括合成树脂。该第二绝缘构件374具有多个暴露部分第一重分布层372的开口。该第二绝缘构件374防止在第一重分布层372和第二重分布层376之间发生短路。
多层第二重分布层376排列于第二绝缘构件374上。该第二重分布层376电连接至通过在第二绝缘构件374中形成的开口暴露的各第一重分布层372。该第二重分布层376可以与第一重分布层372相交。
第三绝缘构件378排列于第二绝缘构件374上以覆盖各第二重分布层376。该第三绝缘构件378具有多个暴露部分重分布层376的开口。
接合焊垫379以矩阵的形式排列于第三绝缘构件378上。该接合焊垫379排列以符合联合电子器件工程协会(JEDEC)标准。各接合焊垫379一部分经由于第三绝缘构件378中形成的开口而电连接至各第二重分布层376。可将焊料球395排列于各接合焊垫379上。
在以上描述中，该半导体封装的接合焊垫形成以符合JEDEC标准。该集成形成(或相邻排列)、具有比JEDEC标准的尺寸小的接合焊垫的半导体芯片可使用该重分布层而连接至形成的接合焊垫，使得可以改善数据集成和数据处理速度，同时符合JEDEC的标准规范。
虽然为了说明的目的已经描述了本发明的多个具体实施例，本领域的技术人员将理解，在不偏离所附权利要求中披露的本发明的范围和精神的情况下，可以进行各种修改、添加和替换。
本申请要求于2007年8月20日提出的韩国专利申请第10-2007-83429号的优先权，该申请的全部内容通过引用的方式结合于此。

Claims (23)

1.一种半导体封装，包括：
半导体芯片模块，具有上表面和与上表面相对的下表面，该半导体模块形成有多个集成形成的半导体芯片，各半导体芯片在半导体芯片模块的上表面具有数个接合焊垫；及
重分布层，形成于半导体芯片模块上方，该重分布层具有多个焊垫部和多个使各焊垫部电连接至各接合焊垫的连接部。
2.如权利要求1所述的半导体封装，其中该半导体芯片排列为m×n的矩阵形式，其中m等于或大于1，n等于或大于2，m和n为自然数。
3.如权利要求1所述的半导体封装，其中该焊垫部规则地排列于半导体芯片模块上。
4.如权利要求1所述的半导体封装，其中该连接部将排列于第一半导体芯片上的第一接合焊垫电连接至排列于第二半导体芯片的第二接合焊垫。
5.如权利要求1所述的半导体封装，还包括：
第一绝缘层图案，在重分布层下以覆盖半导体芯片模块的上表面，半导体芯片模块具有数个半导体芯片，半导体芯片具有数个接合焊垫，该第一绝缘层图案具有暴露各接合焊垫的开口；及
第二绝缘层图案，在第一绝缘层上方形成以覆盖各连接部，该第二绝缘层具有暴露各焊垫部的开口。
6.如权利要求1所述的半导体封装，其中该重分布层形成于该半导体芯片模块的下表面上。
7.如权利要求6所述的半导体封装，还包括：
多个通过电极，各通过电极由上表面延伸至下表面并且穿透该接合焊垫，并且各通过电极电连接至该穿透的接合焊垫；
第一绝缘层图案，在重分布层下形成，该第一绝缘层具有多个暴露通过电极的开口；及
第二绝缘层图案，覆盖该重分布层，并且具有暴露各焊垫部的开口。
8.一种半导体封装，包括：
半导体芯片模块，具有第一半导体芯片和第二半导体芯片，该第一和第二半导体芯片相邻排列；
第一接合焊垫组，在第一半导体芯片的上表面中形成，该第一接合焊垫组具有多个接合焊垫；
第二接合焊垫组，在第二半导体芯片的上表面中形成，该第二接合焊垫组具有多个接合焊垫；
多个焊垫部，在该半导体芯片模块的上表面上方形成；及
连接构件，将包括于第一接合焊垫组中的各接合焊垫电连接至包括于第二接合焊垫组中的各个相对应的接合焊垫，并且将接合焊垫连接至相对应的焊垫部。
9.如权利要求8所述的半导体封装，其中该第一半导体芯片和第二半导体芯片集成形成。
10.如权利要求8所述的半导体封装，其中该第一和第二接合焊垫组以相同形状排列于第一和第二半导体芯片上。
11.如权利要求8所述的半导体封装，其中该连接构件还包括：
有机图案，在半导体模块的上表面形成，该有机图案具有多个暴露第一和第二接合焊垫组中的各接合焊垫的开口；
多层共面的第一重分布层，在该有机图案上形成，各第一重分布层分别连接至第一和第二接合焊垫组中的各接合焊垫；
第一绝缘层，在该有机图案上形成以覆盖各第一重分布层，该第一绝缘层具有多个暴露一部分的第一重分布层的第一开口；
多层共面的第二重分布层，排列于第一绝缘层上，并且通过第一开口而电连接至各第一重分布层；
第二绝缘层，在第一绝缘层上形成以覆盖第二重分布层，该第二绝缘层具有多个暴露第一重分布层的第二开口，
其中一部分的焊垫部通过在第二绝缘层中形成的开口而电连接至各第二重分布层。
12.如权利要求11所述的半导体封装，其中该半导体封装的接合焊垫规则地排列于第二绝缘层上。
13.如权利要求11所述的半导体封装，其中该第二重分布层在和第一重分布层交叉的部分形成。
14.如权利要求11所述的半导体封装，其中多个焊料球形成于焊垫部上并且电连接至各焊垫部。
15.一种半导体封装，包括：
半导体芯片模块，包括第一半导体芯片和第二半导体芯片，该第一和第二半导体芯片相邻排列；
第一接合焊垫组，具有多个于第二半导体芯片的表面中形成的接合焊垫；
第二接合焊垫组，具有多个于第二半导体芯片的表面中形成的接合焊垫；
重分布层结构，包括：
第一绝缘构件，在半导体芯片模块上形成，并且具有暴露第一和第二接合焊垫组中的各接合焊垫的开口；
多层共面的第一重分布层，排列于第一绝缘构件上，并且使第一接合焊垫组中的各接合焊垫电连接至第二接合焊垫组中对应的各接合焊垫；
第二绝缘构件，在第一绝缘构件上形成以覆盖各第一重分布层，该第二绝缘构件具有多个暴露一部分的第一重分布层的开口；
第二重分布层，排列二绝缘构件上，各第二重分布层电连接至各对应的第一重分布层；
第三绝缘构件，在第二绝缘构件上方形成以覆盖各第二重分布层，该第三绝缘构件具有多个暴露第二重分布层的第二开口；及
多个焊垫部，各焊垫部连接至各对应的第二重分布层；及
附着构件，将该重分布层结构附着于半导体芯片模块。
16.如权利要求15所述的半导体封装，其中该第一半导体芯片和第二半导体芯片集成形成。
17.如权利要求15所述的半导体封装，其中该第一半导体芯片和第二半导体芯片彼此分开，分开的第一和第二半导体芯片彼此相邻排列。
18.如权利要求15所述的半导体封装，其中第一接合焊垫组的各接合焊垫以和第二接合焊垫组的接合焊垫相同的形式排列。
19.如权利要求15所述的半导体封装，还包括导电连接构件，夹置于第一重分布层和该半导体封装的重分布层结构的第一和第二接合焊垫之间。
20.如权利要求19所述的半导体封装，其中该导电连接构件包括一种包括导电球和树脂的各向异性导电膜。
21.如权利要求19所述的半导体封装，其中该导电连接构件包括焊料。
22.如权利要求15所述的半导体封装，其中各焊垫部电连接至焊料球。
23.如权利要求15所述的半导体封装，其中该第一、第二及第三绝缘构件包括合成树脂，并且具有片状。
CN2007101962780A 2007-08-20 2007-12-07 具有由重分布层电连接至接合焊垫的焊垫部的半导体封装 Active CN101373750B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR83429/07 2007-08-20
KR1020070083429A KR100905779B1 (ko) 2007-08-20 2007-08-20 반도체 패키지

Publications (2)

Publication Number Publication Date
CN101373750A true CN101373750A (zh) 2009-02-25
CN101373750B CN101373750B (zh) 2011-04-06

Family

ID=40381398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101962780A Active CN101373750B (zh) 2007-08-20 2007-12-07 具有由重分布层电连接至接合焊垫的焊垫部的半导体封装

Country Status (5)

Country Link
US (2) US7847419B2 (zh)
JP (2) JP2009049350A (zh)
KR (1) KR100905779B1 (zh)
CN (1) CN101373750B (zh)
TW (1) TWI356463B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683234A (zh) * 2011-03-15 2012-09-19 瑞萨电子株式会社 半导体器件的制造方法
CN103107150A (zh) * 2011-11-09 2013-05-15 台湾积体电路制造股份有限公司 用于半导体器件的中介层及其制造方法
CN104659015A (zh) * 2015-02-02 2015-05-27 矽力杰半导体技术(杭州)有限公司 一种具有重布线层的半导体结构及其制造方法
US10181449B1 (en) 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008064428B4 (de) * 2008-12-22 2016-02-25 Austriamicrosystems Ag Chipaufbau und Verfahren zur Herstellung eines Chipaufbaus
TWI387085B (zh) * 2009-05-12 2013-02-21 Ind Tech Res Inst 晶片堆疊的硬線式切換器及硬線式切換器的操作方法
WO2016064440A1 (en) 2014-10-21 2016-04-28 Dioxide Materials Electrolyzer and membranes
KR20120032293A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 패키지
JP2013131738A (ja) * 2011-11-24 2013-07-04 Elpida Memory Inc 半導体装置
US9395404B2 (en) * 2012-12-14 2016-07-19 Infineon Technologies Ag Method for testing semiconductor chips or semiconductor chip modules
TWI493675B (zh) 2013-05-01 2015-07-21 矽品精密工業股份有限公司 封裝結構及其製法
JP6289355B2 (ja) * 2013-12-13 2018-03-07 三菱電機株式会社 高周波回路及びアンテナ装置
KR20170045554A (ko) 2015-10-19 2017-04-27 에스케이하이닉스 주식회사 반도체 칩 모듈 및 이를 갖는 반도체 패키지
US10276382B2 (en) * 2016-08-11 2019-04-30 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and stacked package assemblies including high density interconnections
KR101973446B1 (ko) * 2017-11-28 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
KR20200047845A (ko) * 2018-10-24 2020-05-08 삼성전자주식회사 반도체 패키지

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01235264A (ja) * 1988-03-15 1989-09-20 Toshiba Corp 半導体集積回路装置
JP3549316B2 (ja) * 1995-03-24 2004-08-04 新光電気工業株式会社 配線基板
KR100218996B1 (ko) * 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
KR100269540B1 (ko) 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
JP3530761B2 (ja) * 1999-01-18 2004-05-24 新光電気工業株式会社 半導体装置
JP4190659B2 (ja) * 1999-05-21 2008-12-03 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線基板とその製造方法
JP2001223319A (ja) * 1999-11-30 2001-08-17 Nissan Motor Co Ltd 半導体実装構造およびこれに用いる半導体チップセット
US6396148B1 (en) * 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
JP3653452B2 (ja) * 2000-07-31 2005-05-25 株式会社ノース 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
KR100470387B1 (ko) 2001-10-05 2005-02-07 주식회사 하이닉스반도체 적층 칩 패키지
SG102639A1 (en) * 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
JP3627238B2 (ja) * 2002-03-14 2005-03-09 日本電気株式会社 半導体装置およびその製造方法
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
JP3938759B2 (ja) * 2002-05-31 2007-06-27 富士通株式会社 半導体装置及び半導体装置の製造方法
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
US7576436B2 (en) * 2002-12-13 2009-08-18 Advanced Semiconductor Engineering, Inc. Structure of wafer level package with area bump
KR100498488B1 (ko) 2003-02-20 2005-07-01 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
KR100587061B1 (ko) 2003-05-27 2006-06-07 주식회사 하이닉스반도체 반도체 패키지
JP3999720B2 (ja) * 2003-09-16 2007-10-31 沖電気工業株式会社 半導体装置およびその製造方法
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
KR20070037826A (ko) * 2005-10-04 2007-04-09 삼성전자주식회사 차폐된 재배선층을 갖는 웨이퍼 레벨 칩 스케일 패키지
US7443011B2 (en) 2006-02-10 2008-10-28 Marvell International Technology Ltd. System and method for routing supply voltages or other signals between side-by-side die and a lead frame for system in a package (SIP) devices
JP4175374B2 (ja) * 2006-03-16 2008-11-05 沖電気工業株式会社 マルチチップパッケージ
JP4799479B2 (ja) 2007-05-14 2011-10-26 Ｏｋｉセミコンダクタ株式会社 マルチチップパッケージ
US7547630B2 (en) * 2007-09-26 2009-06-16 Texas Instruments Incorporated Method for stacking semiconductor chips

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683234A (zh) * 2011-03-15 2012-09-19 瑞萨电子株式会社 半导体器件的制造方法
CN102683234B (zh) * 2011-03-15 2016-06-01 瑞萨电子株式会社 半导体器件的制造方法
CN103107150A (zh) * 2011-11-09 2013-05-15 台湾积体电路制造股份有限公司 用于半导体器件的中介层及其制造方法
CN103107150B (zh) * 2011-11-09 2016-07-06 台湾积体电路制造股份有限公司 用于半导体器件的中介层及其制造方法
CN104659015A (zh) * 2015-02-02 2015-05-27 矽力杰半导体技术(杭州)有限公司 一种具有重布线层的半导体结构及其制造方法
CN104659015B (zh) * 2015-02-02 2017-02-22 矽力杰半导体技术(杭州)有限公司 一种具有重布线层的半导体结构及其制造方法
US10181449B1 (en) 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure

Also Published As

Publication number Publication date
TWI356463B (en) 2012-01-11
US7847419B2 (en) 2010-12-07
JP2013034032A (ja) 2013-02-14
TW200910485A (en) 2009-03-01
US8178975B2 (en) 2012-05-15
JP2009049350A (ja) 2009-03-05
KR100905779B1 (ko) 2009-07-02
CN101373750B (zh) 2011-04-06
KR20090019182A (ko) 2009-02-25
US20090051030A1 (en) 2009-02-26
US20110042809A1 (en) 2011-02-24

Similar Documents

Publication Publication Date Title
CN101373750B (zh) 具有由重分布层电连接至接合焊垫的焊垫部的半导体封装
US10719465B2 (en) Stacked semiconductor device assembly in computer system
CN1901178B (zh) 继电板及具有继电板的半导体器件
US8202764B2 (en) Method of manufacturing semiconductor package
US20060192277A1 (en) Chip stack employing a flex circuit
CN104919588B (zh) 共支撑电路面板及微电子封装
KR101251916B1 (ko) 반도체 집적회로
KR20210082030A (ko) 인터포즈 브리지를 포함한 서브 패키지들이 스택된 반도체 패키지
US20130200530A1 (en) Semiconductor Packages Including a Plurality of Stacked Semiconductor Chips
CN100524736C (zh) 堆叠型晶片封装结构
KR20070038798A (ko) 확장형 적층 반도체 패키지 및 이의 제조 방법
US7595552B2 (en) Stacked semiconductor package in which semiconductor packages are connected using a connector
KR20200127535A (ko) 팬 아웃 서브 패키지를 포함한 스택 패키지
US7939950B2 (en) Chip package structure
US20090065924A1 (en) Semiconductor package with reduced volume and signal transfer path
CN115241171A (zh) 具有双层封装结构的Micro-LED微显示芯片
CN103354226A (zh) 堆叠封装器件
US20230009850A1 (en) Semiconductor package with balanced wiring structure
CN115346929A (zh) 具有封装基板的半导体封装
KR20240000959A (ko) 반도체 패키지
CN113517253A (zh) 半导体封装件
US20080079133A1 (en) Stack type semiconductor device package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant