DE102008064428B4 - Chipaufbau und Verfahren zur Herstellung eines Chipaufbaus - Google Patents

Chipaufbau und Verfahren zur Herstellung eines Chipaufbaus Download PDF

Info

Publication number
DE102008064428B4
DE102008064428B4 DE102008064428.5A DE102008064428A DE102008064428B4 DE 102008064428 B4 DE102008064428 B4 DE 102008064428B4 DE 102008064428 A DE102008064428 A DE 102008064428A DE 102008064428 B4 DE102008064428 B4 DE 102008064428B4
Authority
DE
Germany
Prior art keywords
fuse
vbat
connection
integrated circuit
vdd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008064428.5A
Other languages
English (en)
Other versions
DE102008064428A1 (de
Inventor
Karl Ilzer
Mario MANNINGER
Dr. Minixhofer Rainer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102008064428.5A priority Critical patent/DE102008064428B4/de
Priority to PCT/EP2009/065652 priority patent/WO2010072492A1/de
Priority to US13/141,687 priority patent/US8525331B2/en
Priority to JP2011541272A priority patent/JP5260755B2/ja
Publication of DE102008064428A1 publication Critical patent/DE102008064428A1/de
Application granted granted Critical
Publication of DE102008064428B4 publication Critical patent/DE102008064428B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fuses (AREA)

Abstract

Chipaufbau (1), umfassend
– einen externen Versorgungsanschluss (VBAT);
– einen internen Versorgungsanschluss (VDD);
– ein integrierte Schaltung (2), die zur Spannungsversorgung mit dem internen Versorgungsanschluss (VDD) gekoppelt ist; und
– eine Sicherung (3), die den internen Versorgungsanschluss (VDD) elektrisch mit dem externen Versorgungsanschluss (VBAT) verbindet und innerhalb des Chipaufbaus (1) angeordnet ist;
wobei die integrierte Schaltung (2) auf einem Halbleiterkörper (4) integriert ist, der eine erste Anschlussstelle (5), die zur Spannungsversorgung der integrierten Schaltung (2) eingerichtet und mit dem internen Versorgungsanschluss (VDD) gekoppelt ist, und eine zweite Anschlussstelle (6) aufweist, die mit dem externen Versorgungsanschluss (VBAT) gekoppelt ist, wobei mit Ausnahme der Sicherung (3) keine elektrische Verbindung der integrierten Schaltung (2) mit dem externen Versorgungsanschluss (VBAT) vorgesehen ist; und
wobei der externe Versorgungsanschluss (VBAT) und der interne Versorgungsanschluss (VDD) als Lotperlen ausgeführt sind.

Description

  • Die Erfindung betrifft einen Chipaufbau sowie ein Verfahren zur Herstellung eines Chipaufbaus.
  • In vielen modernen Geräten sind elektronische Schaltungen als integrierte Bauteile eingesetzt. Solche Bauteile mit integrierten Schaltungen, die auch als Chips bezeichnet werden, weisen verschiedene Bauformen bezüglich ihres Gehäuses und ihrer Anschlüsse auf.
  • Bei einer Fehlfunktion des Bauteils kann es zu einer Beschädigung beziehungsweise einer Zerstörung des entsprechenden Geräts führen. Zu diesem Zweck sind vielfach Versorgungsanschlüsse des Bauteils über eine Sicherung an eine Spannungsversorgung des Geräts angeschlossen. Eine derartige Sicherung benötigt jedoch Platz auf einer Platine, welche das Bauteil trägt.
  • Wenn ein Bauteil etwa dazu vorgesehen ist, eine Spannungserhöhung einer eingangsseitig anliegenden Versorgungsspannung durchzuführen, soll beziehungsweise darf ein Weiterbetrieb des Bauteils im Fehlerfall nicht erfolgen, was unter Umständen durch entsprechende Vorschriften bedingt wird. Beispielsweise soll bei einem derartigen Bauteil ein durch einen Fehlerfall bedingter Brand verhindert werden. Eine dementsprechende Bedeutung kommt der Zuverlässigkeit der Sicherung zu.
  • Sicherungselemente werden auch bei Steuerchips eingesetzt. Beispielsweise zeigt das Dokument US 2001/0 048 148 A1 ein Halbleiterbauelement mit einem Steuerchip, welcher eine Steuerschaltung beinhaltet, mit Schaltkreisen mit Schaltfunktion und mit Sicherungselementen. Ferner sind mehrere schaltbare Anschlussstellen vorgesehen, die jeweils mit dem Steuerchip verbunden sind. Die Sicherungselemente dienen dabei als Überlastungsschutz für die Schaltkreise mit der schaltenden Funktion.
  • Das Dokument DE 10 2005 024 347 A1 zeigt ein elektrisches Bauteil mit abgesichertem Stromzuführungsanschluss. Dabei kann beispielsweise ein Anschlussbein eines Chips mit einem schmelzenden Material zur Absicherung des Chips ausgeführt sein. In ähnlicher Weise beschreibt die DE 103 34 433 A1 die Absicherung eines Halbleiterbauelement über eine thermisch ansprechende Verbindungsleitung.
  • Aus der US 7 355 273 B2 ist eine Halbleiterstruktur bekannt, bei der Anschlussstellen über Vias und Metallisierungsstrukturen verbunden sind, wobei diese Strukturen auch Sicherungen umfassen können.
  • Das Dokument US 6 033 939 A beschreibt eine Halbleiteranordnung mit internen Sicherungsstrukturen, die externen beispielsweise über Lotperlen kontaktierbar sind.
  • Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung mit einem Chipaufbau bereitzustellen, bei der der Chipaufbau aufwandsarm zuverlässiger gegen Fehlfunktionen geschützt ist. Es ist auch Aufgabe der Erfindung, ein Verfahren zur Herstellung eines Chipaufbaus anzugeben der zuverlässiger gegen Fehlfunktionen geschützt ist.
  • Diese Aufgaben werden mit dem Gegenstand der unabhängigen Patentansprüche gelöst. Ausgestaltungsformen und Weiterbildungen der Erfindungen sind Gegenstand der abhängigen Patentansprüche.
  • In einer Ausführungsform umfasst ein Chipaufbau einen externen Versorgungsanschluss, einen internen Versorgungsanschluss und eine integrierte Schaltung, die zur Spannungsversorgung mit dem internen Versorgungsanschluss gekoppelt ist. Ferner ist eine Sicherung vorgesehen, die den internen Versorgungsanschluss elektrisch mit dem externen Versorgungsanschluss verbindet und innerhalb des Chipaufbaus angeordnet ist.
  • Der Chipaufbau, englisch chip package, kann verschiedene Bauformen umfassen. Der Chipaufbau betrifft demnach insbesondere die Einheit aus integrierter Schaltung und Anschlussstellen, die beispielsweise auf einer Platine eingesetzt werden kann. In der beschriebenen Ausführungsform des Chipaufbaus ist somit die Sicherung integraler Bestandteil des Bauteils, so dass bei einem Einsatz auf einer Platine keine zusätzliche Sicherung vorgesehen werden braucht.
  • Die Sicherung ist vorzugsweise außerhalb der integrierten Schaltung angeordnet. Insbesondere besteht vorzugsweise keine elektrische Verbindung zwischen der integrierten Schaltung und dem externen Versorgungsanschluss, an dem im Betrieb des Chipbausteins eine Versorgungsspannung angelegt werden kann. Somit wird gewährleistet, dass im Fehlerfall, bei dem die Sicherung zerstört wird, ein Bereitstellen der Spannung an die integrierte Schaltung zuverlässig verhindert wird.
  • Eine integrierte Schaltung ist üblicherweise dadurch gekennzeichnet, dass sie mehrere aktive und/oder passive Bauelemente aufweist, die unter anderem durch entsprechende Halbleiterstrukturen realisiert sind. Diese Elemente sind hierbei gemeinsam in einem Halbleitermaterial ausgeführt. Dementsprechend können diese Elemente auch empfindlich gegen Überspannungen oder Fehlerfälle im Allgemeinen sein.
  • In der erfindungsgemäßen Ausführungsform ist die integrierte Schaltung des Chipaufbaus auf einem Halbleiterkörper integriert, der eine erste Anschlussstelle und eine zweite Anschlussstelle aufweist. Die erste Anschlussstelle ist zur Spannungsversorgung der integrierten Schaltung eingerichtet und mit dem internen Versorgungsanschluss gekoppelt, während die zweite Anschlussstelle mit dem externen Versorgungsanschluss gekoppelt ist. Mit Ausnahme der Sicherung ist keine elektrische Verbindung der integrierten Schaltung mit dem externen Versorgungsanschluss vorgesehen. Anders ausgedrückt, wenn die Sicherung zerstört ist, kann über den externen Versorgungsanschluss keine Spannung an die integrierte Schaltung zugeführt werden.
  • Ein Halbleiterkörper umfasst somit die integrierte Schaltung. Jedoch kann der Halbleiterkörper auch Bereiche umfassen, die kein Bestandteil der integrierten Schaltung sind und/oder keine elektrische Verbindung zur integrierten Schaltung aufweisen.
  • In einer Ausführungsform des Chipaufbaus ist dieser als Wafer Level-Chip Scale Package, WL-CSP, ausgeführt. Bei einer derartigen Ausführungsform wird die integrierte Schaltung beispielsweise auf einem Halbleiterkörper hergestellt und anschließend mit einer Zusatzschicht versehen, welche die Anschlüsse der integrierten Schaltung umfasst. Hierbei erfolgen sowohl das Herstellen der integrierten Schaltung als auch das Aufbringen der zusätzlichen Schicht auf einem Wafer, der erst anschließend in die einzelnen Bauteile zerlegt wird. Eine Größe des Chipaufbaus ergibt sich im Wesentlichen direkt aus bzw. bei der Zerlegung des Wafers. Beispielsweise entspricht die Fläche der integrierten Schaltung auf dem Wafer auch der Fläche des endgültigen Chipaufbaus.
  • Vorzugsweise sind die Anschlüsse in der zusätzlichen Schicht als Lotperlen, englisch solder balls, ausgeführt. Insbesondere sind der interne und der externe Versorgungsanschluss als Lotperlen ausgeführt.
  • Beispielsweise ist bei dem Chipaufbau auf die integrierte Schaltung eine Verteilungsschicht aufgebracht, welche den externen Versorgungsanschluss, den internen Versorgungsanschluss und die Sicherung umfasst.
  • Vorzugsweise ist hierbei die Sicherung in der Verteilungsschicht als längliche metallische Schicht ausgeführt, die den externen Versorgungsanschluss und den internen Versorgungsanschluss elektrisch verbindet. Die Zusatzschicht oder Verteilungsschicht kann demnach mehrere Einzelschichten umfassen welche jeweils leitend oder nicht leitend beziehungsweise isolierend sein können. Da die Verteilungsschicht mit der Sicherung nicht von der integrierten Schaltung umfasst ist, kann wiederum gewährleistet werden, dass bei zerstörter Sicherung eine Versorgungsspannung über den externen Versorgungsanschluss nicht an die integrierte Schaltung gelangen kann.
  • In einer besonderen Ausführungsform ist die längliche metallische Schicht der Sicherung wenigstens an einer Stelle in ihrer Breite verringert. Dadurch kann vorteilhaft erreicht werden, dass an dieser Stelle eine Strombelastung im Vergleich zur restlichen länglich verlaufenden Sicherung erhöht ist, so dass beim Auftreten eines Überstroms ein Durchschmelzen, also eine Zerstörung der Sicherung, vorzugsweise an dieser Stelle erfolgt. Ferner ist durch die beschriebene Einkerbung der länglichen Sicherung die Zuverlässigkeit der Sicherung im Überstromfall verbessert.
  • Die Sicherung umfasst als Material ein gut leitendes metallisches Material, beispielsweise wenigstens eines der folgenden: Titan/Aluminium, Aluminium, Kupfer.
  • In alternativen Ausführungsformen des Chipaufbaus ist dieser als Kugelgitteranordnung, englisch Ball Grid Array, BGA, oder als Kontaktstiftrasterfeld, englisch Pin Grid Array, PGA, ausgeführt.
  • In einer alternativen Ausführungsform des Chipaufbaus umfasst dieser ein Gehäuse, welches zumindest den externen Versorgungsanschluss und den internen Versorgungsanschluss aufweist. Die integrierte Schaltung ist innerhalb des Gehäuses angeordnet, wobei die Kopplung des externen Versorgungsanschlusses mit der zweiten Anschlussstelle auf dem Halbleiterkörper über die Sicherung erfolgt, welche in dieser Ausführungsform durch einen Bonddraht gebildet ist.
  • Der Bonddraht ist dabei derart dimensioniert, dass er bei einem definierten Überstrom durchschmilzt und zerstört wird. Da die zweite Anschlussstelle ohne die Sicherung keine elektrische Verbindung zum externen Versorgungsanschluss aufweist, ist bei zerstörter Sicherung beziehungsweise zerstörtem Bonddraht ein Schutz der integrierten Schaltung verbessert gewährleistet.
  • In den verschiedenen Ausführungsformen des Chipaufbaus kann dieser einen Bezugsanschluss aufweisen. Hierbei ist der Chipaufbau dazu eingerichtet, dass zwischen dem internen Versorgungsanschluss und dem Bezugsanschluss ein Ladungsspeicher angeschlossen wird. Dieser Ladungsspeicher kann zum Abpuffern der Versorgungsspannung dienen. Der Bezugsanschluss ist vorzugsweise im Betrieb elektrisch mit einem Bezugspotential verbunden.
  • In einem Ausführungsbeispiel eines Verfahrens zur Herstellung eines Chipaufbaus wird eine integrierte Schaltung hergestellt, beispielsweise auf einem Halbleiterkörper oder Wafer. Mit der integrierten Schaltung wird der Chipaufbau hergestellt, wobei der Chipaufbau einen externen Versorgungsanschluss und einen internen Versorgungsanschluss umfasst. Die integrierte Schaltung wird zur Spannungsversorgung mit dem internen Versorgungsanschluss gekoppelt. Ferner wird innerhalb des Chipaufbaus eine Sicherung bereitgestellt, die den internen Versorgungsanschluss elektrisch mit dem externen Versorgungsanschluss verbindet.
  • Beispielsweise wird die integrierte Schaltung auf einem Halbleiterkörper hergestellt, der eine erste Anschlussstelle, die zur Spannungsversorgung der integrierten Schaltung eingerichtet und mit dem internen Versorgungsanschluss gekoppelt wird, und eine zweite Anschlussstelle aufweist, die mit dem externen Versorgungsanschluss über die Sicherung gekoppelt wird.
  • In einer besonderen Ausführungsform wird beim Bereitstellen des Chipaufbaus und dem Bereistellen der Sicherung eine Verteilungsschicht auf die integrierte Schaltung aufgebracht, wobei die Verteilungsschicht den externen Versorgungsanschluss, den internen Versorgungsanschluss und die Sicherung umfasst.
  • In einer weiteren besonderen Ausführungsform wird beim Herstellen des Chipaufbaus ein Gehäuse mit dem externen Versorgungsanschluss und dem internen Versorgungsanschluss bereitgestellt, welches die integrierte Schaltung umfasst, wobei die Sicherung als Bonddraht ausgeführt wird.
  • In weiteren Ausführungsformen wird der Chipaufbau gemäß einem der zuvor beschriebenen Ausführungsbeispiele für den Chipaufbau hergestellt.
  • Die Erfindung wird nachfolgend an Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Elemente tragen dabei gleiche Bezugszeichen.
  • Es zeigen:
  • 1 ein nicht zur Erfindung gehöriges Beispiel eines Chipaufbaus,
  • 2 ein erfindungsgemäßes Ausführungsbeispiel eines Chipaufbaus,
  • 3 Ausführungsbeispiele einer integrierten Sicherung,
  • 4 ein Strom-Zeitdiagramm für verschiedene Ausführungsformen einer integrierten Sicherung,
  • 5 ein weiteres Ausführungsbeispiel eines Chipaufbaus, und
  • 6 ein Ausführungsbeispiel eines Chipaufbaus mit angeschlossener Schaltung.
  • 1 zeigt ein allgemeines Beispiel eines Chipaufbaus 1. Auf einem Halbleiterkörper 4 ist eine integrierte Schaltung 2 vorgesehen, die zur Spannungsversorgung mit einem internen Versorgungsanschluss VDD gekoppelt ist. Ferner ist ein mit der integrierten Schaltung 2 gekoppelter Bezugsanschluss VSS vorgesehen, der mit einem externen Masseanschluss GND verbunden ist. Zwischen dem internen Versorgungsanschluss und dem Bezugsanschluss ist ein Ladungsspeicher 9 angeordnet. Auf dem Halbleiterkörper 4 ist ferner ein externer Versorgungsanschluss VBAT angeordnet, der mit dem internen Versorgungsanschluss VDD über eine Sicherung 3 elektrisch verbunden ist. Der externe Versorgungsanschluss VBAT ist ferner an eine externe Spannungsquelle SUP angeschlossen, die beispielsweise als Batterie ausgeführt ist.
  • Eine Spannungsversorgung der integrierten Schaltung 2 erfolgt also durch die externe Spannungsquelle SUP über den externen Versorgungsanschluss VBAT und die Sicherung 3, die vorzugsweise als Schmelzsicherung ausgeführt ist. Der Ladungsspeicher 9 am internen Versorgungsanschluss VDD dient zur Spannungsstabilisierung der Versorgungsspannung am Versorgungsanschluss VDD. Der Ladungsspeicher 9 kann in verschiedenen Ausführungsformen auch weggelassen werden und ist nicht Bestandteil des Chipaufbaus 1.
  • Es ist nicht Aufgabe der Sicherung 3, dass durch das Ansprechen der Sicherung 3 die integrierte Schaltung 2 gegen Überspannungen geschützt wird, sondern vielmehr gegen Folgen jeglicher Fehlerfälle. Diese können beispielsweise Kurzschlüsse umfassen, die zu gefährlichen Folgen wie z. B. Brand führen könnten. Solche Fehlerfälle könnten insbesondere hinter der Sicherung 3, also am Anschluss VDD auftreten. Überspannungen, die durch eine elektrostatische Entladung, englisch Electrostatic Discharge, ESD, verursacht werden, sollen die Sicherung 3 nicht zum Ansprechen bringen, da nach einem ESD Spannungspuls ein Funktion der integrierten Schaltung 2 weiterhin gewährleistet werden soll.
  • Durch den Ladungsspeicher 9 kann bei einem ESD Ereignis schon ein Teil des ESD Pulses abgefangen werden. Dadurch ist es einfacher möglich, die integrierte Schaltung 2 gegen diesen ESD Puls zu schützen.
  • Der Chipaufbau 1 kann direkt auf einer Platine eingesetzt werden, ohne dass auf der Platine eine zusätzliche Absicherung der Versorgungsspannung erfolgen müsste. In einer Fehlersituation, die beispielsweise durch eine Fehlfunktion der integrierten Schaltung 2 oder einer an die integrierte Schaltung 2 angeschlossenen Schaltung entstehen kann, wird die Sicherung 3 zerstört, so dass die integrierte Schaltung 2 sicher von der Versorgungsspannung getrennt ist. Eine Wiederaufnahme des Betriebs der integrierten Schaltung 2 beziehungsweise des Chipaufbaus 1 ist vorzugsweise nicht möglich, da die Sicherung 3 im Fehlerfall irreversibel zerstört wird.
  • Beispielsweise ist die integrierte Schaltung zur Spannungsversorgung einer Xenonlampe vorgesehen, welche eine höhere Spannung benötigt als üblicherweise von einer vorhandenen Spannungsquelle auf der Platine bereitgestellt wird. Durch die integrierte Schaltung wird demnach eine Eingangsspannung am internen beziehungsweise externen Versorgungsanschluss VDD, VBAT in eine deutlich höhere Ausgangsspannung in der Größenordnung von etwa 300 Volt umgesetzt. Bei einer derartigen Ausgangsspannung ist es jedoch vorgeschrieben, dass bei einem Fehlerfall wirksam abgesichert sind. Wenn durch einen Fehlerfall, wie zuvor beschrieben, die Sicherung ausgelöst wird, soll gewährleistet werden, dass der Chipaufbau nicht mehr arbeitet und insbesondere keine gefährliche Spannung mehr abgeben kann. Da von dem Chipaufbau somit auch kein Strom mehr aufgenommen wird, kann auch gewährleistet werden, dass kein Brand oder eine ähnliche Beschädigung des Bauteils oder der Platine auftritt.
  • Der Chipaufbau kann verschiedene Ausführungsformen aufweisen, wie zum Beispiel ein Chipgehäuse mit externen Anschlüssen, welches die integrierte Schaltung aufnimmt. Der Chipaufbau kann auch als Kugelgitteranordnung, englisch Ball Grid Array, BGA, oder als Kontaktstiftrasterfeld, englisch Pin Grid Array, PGA, ausgeführt sein.
  • In den verschiedenen Ausführungsformen sind die Sicherung und der externe Versorgungsanschluss VBAT vorzugsweise so angeordnet, dass nach einem Durchbrennen oder Trennen der Sicherung 3 keine elektrische Verbindung der integrierten Schaltung 2 mit dem externen Versorgungsanschluss VBAT vorhanden ist. Dadurch kann unter anderem gewährleistet werden, dass Folgeschäden vermieden werden, weil die Energiezufuhr von der Versorgung durch die Sicherung 3 unterbrochen wird.
  • 2 zeigt eine Ausführungsform eines Chipaufbaus 1, welcher nach dem Prinzip des Wafer Level-Chip Scale Package, WL-CSP, ausgeführt ist. Dazu weist der Chipaufbau 1 einen Halbleiterkörper 4 auf, der eine Schicht mit der integrierten Schaltung 2 und eine Verteilungsschicht 7, englisch Redistribution Layer, RDL, aufweist. Die Verteilungsschicht 7 umfasst eine Schicht 71, welche zum Zweck einer Spannungsversorgung einen Kontakt zur integrierten Schaltung 2 bildet. Die Verteilungsschicht 7 umfasst ferner Schichten 72, 73, 74, 75, den internen Versorgungsanschluss VDD und den externen Versorgungsanschluss VBAT.
  • Die Schichten 72, 73, 74 sind als nicht leitende beziehungsweise isolierende Schichten ausgeführt. Der interne und der externe Versorgungsanschluss VDD, VBAT sind jeweils als Lotperlen ausgeführt, welche beim Aufbringen auf eine Platine zum Herstellen eines jeweiligen elektrischen Kontakts dienen. Insbesondere können die Lotperlen zum Verlöten mit der Platine dienen.
  • Die Versorgungsanschlüsse VBAT, VDD sind über die Schicht 75, welche leitend und vorzugsweise metallisch ist, mit der Schicht 71 elektrisch verbunden, wobei der U-förmige Querschnitt der Schicht 75 unterhalb der Schicht 71 eine erste Anschlussstelle 5 bildet. Der Bereich der Schicht 75 zwischen dem externen und dem internen Versorgungsanschluss VBAT, VDD dient als Sicherung 3. Ferner ist durch den Bereich der Schicht 75 über dem externen Versorgungsanschluss VBAT eine zweite Anschlussstelle 6 gebildet.
  • Auf die Ausführung der Sicherung 3 in der Schicht 75 wird detaillierter bei den Ausführungen zu den 3 und 4 eingegangen werden.
  • Beim Herstellen eines Chipaufbaus 1 gemäß dem Ausführungsbeispiel in 2 wird zunächst die integrierte Schaltung 2 auf einer Halbleiterscheibe, einem Wafer hergestellt, wobei der Wafer üblicherweise mehrere gleichartige oder verschiedene integrierte Schaltungen umfasst. Nachdem die integrierte Schaltung 2 auf dem Wafer hergestellt ist, wird die Verteilungsschicht 7 auf den Wafer beziehungsweise die Halbleiterscheibe aufgebracht. Es ist selbstverständlich, dass die Ausgestaltung der Zusatzschicht 7 in 2 nur beispielhaft dargestellt ist und auch weitere Anschlüsse und/oder Schichtenfolgen aufweisen kann.
  • Nach dem Aufbringen der Zusatzschicht 7 wird der Wafer in die einzelnen Chipaufbauten zerlegt, die dann, ohne Vorsehen eines Gehäuses, direkt auf einer Platine eingesetzt beziehungsweise verlötet werden können.
  • Die 3A und 3B zeigen Ausführungsbeispiele einer Sicherung 3, welche beispielsweise in der Verteilungsschicht 7 integriert sein kann. Die Sicherung 3 ist in den 3A und 3B jeweils dargestellt zwischen den Versorgungsanschlüssen VBAT, VDD, welche einen Durchmesser D aufweisen. Beispielsweise beträgt der Durchmesser D etwa 300 μm. Die Sicherung 3 weist eine Länge L und eine Breite W auf, wobei die Länge L beispielsweise 200 μm beträgt. Die Sicherung 3 ist vorzugsweise in der Verteilungsschicht als längliche metallische Schicht ausgeführt, wobei als Material ein gut leitendes metallisches Material, zum Beispiel Titan/Aluminium, Aluminium oder Kupfer verwendet werden kann.
  • In 3A weist die Sicherung 3 eine einheitliche und durchgängige Breite W auf. Im Fehlerfall, bei dem ein Überstrom über die Sicherung 3 fließt, schmilzt die Sicherung 3 infolge der thermischen Effekte. Die Sicherung 3 kann also auch als Schmelzsicherung bezeichnet werden.
  • In 3B weist die Sicherung 3 an einer Stelle 31 eine Einkerbung auf, ist also in ihrer Breite verringert. An dieser Stelle tritt im Betrieb eine erhöhte Stromdichte auf, welche in einer im Vergleich zu den übrigen Bereichen der Sicherung erhöhten Temperatur führt. Im Fehlerfall, schmilzt in dieser Ausführungsform die Sicherung 3 vorzugsweise an der Stelle 31 infolge der thermischen Effekte.
  • 4 zeigt ein beispielhaftes Strom-Zeitdiagramm bezüglich des Durchbrennens einer Sicherung für unterschiedliche Breiten W am Beispiel der Weiten W1, W2, W3, W4.
  • Aus dem Diagramm lässt sich erkennen, dass sich eine Durchbrennzeit der einzelnen Sicherungen mit erhöhtem Stromfluss verkürzt. Ferner ist ersichtlich, dass mit erhöhter Breite W die Strombelastbarkeit der Sicherung steigt. Je geringer der Fehlerstrom ist, desto länger ist die Sicherung ohne Durchbrennen belastbar.
  • 5 zeigt ein alternatives Ausführungsbeispiel eines Chipaufbaus 1, bei dem der Chipaufbau 1 ein Gehäuse 8 umfasst, welches den externen und den internen Versorgungsanschluss VBAT, VDD sowie den Bezugsanschluss VSS aufweist und einen Halbleiterkörper 4 mit der integrierten Schaltung 2 aufnimmt. Auf dem Halbleiterkörper 4 sind eine erste und eine zweite Anschlussstelle 5, 6 vorgesehen, wobei lediglich die erste Anschlussstelle 5 direkt elektrisch mit der integrierten Schaltung 2 verbunden ist. Die zweite Anschlussstelle 6 ist über Bonddrähte mit dem internen Versorgungsanschluss VDD und der ersten Anschlussstelle 5 verbunden. Ferner ist die zweite Anschlussstelle 6 über eine als Bonddraht ausgeführte Sicherung 3 mit dem externen Versorgungsanschluss VBAT gekoppelt.
  • Ein entsprechender Strom, bei dem die als Bonddraht ausgeführte Sicherung 3 ansprechen soll, bestimmt die Ausführung und Dicke des verwendeten Bonddrahts. Auch die als Bonddraht ausgeführte Sicherung 3 kann als Schmelzsicherung bezeichnet werden.
  • Wegen der innerhalb des Gehäuses 8 beziehungsweise des Chipaufbaus 1 angeordneten Sicherung 3 kann der externe Versorgungsanschluss VBAT direkt an eine externe Spannungsquelle angeschlossen werden, ohne dass eine weitere Sicherung vorgesehen werden müsste. Wenn die Sicherung 3 im Fehlerfall zerstört wird, ist anschließend gewährleistet, dass Folgeschäden, verursacht durch einen Fehlerfall in der integrierten Schaltung 2 oder einer daran angeschlossen Schaltung, vermieden werden.
  • In einer alternativen Ausführungsform könnte die zweite Anschlussstelle 6 auch weggelassen werden, wobei in diesem Fall die erste Anschlussstelle 5 einerseits über einen Bonddraht mit dem internen Versorgungsanschluss VDD und andererseits über die als Bonddraht ausgeführte Sicherung 3 mit dem externen Versorgungsanschluss VBAT verbunden wäre. Auch in diesem Fall würden gefährliche Folgeschäden vermieden werden.
  • 6 zeigt ein Ausführungsbeispiel eines Chipaufbaus 1 mit einer über eine elektrische Verbindung 11 angeschlossenen Schaltung 10. Der Chipaufbau kann nach einer der beschriebenen Ausführungsformen gebildet sein. Die Schaltung 10 stellt beispielhaft eine Last dar, die von der integrierten Schaltung bzw. dem Chipaufbau 1 versorgt wird. Beispielsweise ist die Last durch ein passives Element wie einen Widerstand, eine Spule oder eine kapazitive Last gebildet. Alternativ kann die Last auch als Transformator, als eine oder mehrere Leuchtdioden oder als Xenon-Blitzlampe ausgeführt sein. Bei einem Fehlerfall in der Schaltung 10 kann es auch zu einem Überstrom über die hier aus Übersichtsgründen nicht dargestellte Sicherung kommen, welche dann ausgelöst wird. Somit werden auch bei einem Fehler in der Schaltung 10 Folgeschäden wie z. B. ein Brand vermieden.
  • Es sei angemerkt, dass die Sicherung 3 in den beschrieben Ausführungsbeispielen einer Absicherung des Chipaufbaus dient, also eine Sicherheitsmaßnahme darstellt. Die Sicherung 3 dient nicht zur Programmierung einer Konfiguration der integrierten Schaltung 2.
  • Bezugszeichenliste
    • 1
    Chipaufbau
    2
    integrierte Schaltung
    3
    Sicherung
    4
    Halbleiterkörper
    5, 6
    Anschlussstelle
    7
    Verteilungsschicht
    8
    Gehäuse
    9
    Ladungsspeicher
    10
    Schaltung
    11
    Verbindung
    71, 72, 73, 74, 75
    Schicht
    VBAT, VDD
    Versorgungsanschluss
    VSS
    Bezugsanschluss

Claims (12)

  1. Chipaufbau (1), umfassend – einen externen Versorgungsanschluss (VBAT); – einen internen Versorgungsanschluss (VDD); – ein integrierte Schaltung (2), die zur Spannungsversorgung mit dem internen Versorgungsanschluss (VDD) gekoppelt ist; und – eine Sicherung (3), die den internen Versorgungsanschluss (VDD) elektrisch mit dem externen Versorgungsanschluss (VBAT) verbindet und innerhalb des Chipaufbaus (1) angeordnet ist; wobei die integrierte Schaltung (2) auf einem Halbleiterkörper (4) integriert ist, der eine erste Anschlussstelle (5), die zur Spannungsversorgung der integrierten Schaltung (2) eingerichtet und mit dem internen Versorgungsanschluss (VDD) gekoppelt ist, und eine zweite Anschlussstelle (6) aufweist, die mit dem externen Versorgungsanschluss (VBAT) gekoppelt ist, wobei mit Ausnahme der Sicherung (3) keine elektrische Verbindung der integrierten Schaltung (2) mit dem externen Versorgungsanschluss (VBAT) vorgesehen ist; und wobei der externe Versorgungsanschluss (VBAT) und der interne Versorgungsanschluss (VDD) als Lotperlen ausgeführt sind.
  2. Chipaufbau (1) nach Anspruch 1, bei dem die Sicherung (3) außerhalb der integrierten Schaltung (2) angeordnet ist.
  3. Chipaufbau (1) nach Anspruch 1 oder 2, der als wafer level chip scale package oder als Ball Grid Array, BGA oder als Pin Grid Array, PGA, ausgeführt ist.
  4. Chipaufbau (1) nach einem der Ansprüche 1 bis 3, bei dem auf die integrierte Schaltung (2) eine Verteilungsschicht (7) aufgebracht ist, welche den externen Versorgungsanschluss (VBAT), den internen Versorgungsanschluss (VDD) und die Sicherung (3) umfasst.
  5. Chipaufbau (1) nach Anspruch 4, bei dem die Sicherung (3) in der Verteilungsschicht (7) als längliche metallische Schicht ausgeführt ist, die den externen Versorgungsanschluss (VBAT) und den internen Versorgungsanschluss (VDD) elektrisch verbindet.
  6. Chipaufbau (1) nach Anspruch 5, bei dem die längliche metallische Schicht der Sicherung (3) wenigstens an einer Stelle (31) in ihrer Breite verringert ist.
  7. Chipaufbau (1) nach Anspruch 5 oder 6, bei dem die Sicherung (3) als Material wenigstens eines der folgenden umfasst: ein gut leitendes metallisches Material, Titan/Aluminium, Aluminium, Kupfer.
  8. Chipaufbau (1), umfassend – einen externen Versorgungsanschluss (VBAT); – einen internen Versorgungsanschluss (VDD); – ein integrierte Schaltung (2), die zur Spannungsversorgung mit dem internen Versorgungsanschluss (VDD) gekoppelt ist; und – eine Sicherung (3), die den internen Versorgungsanschluss (VDD) elektrisch mit dem externen Versorgungsanschluss (VBAT) verbindet und innerhalb des Chipaufbaus (1) angeordnet ist; wobei die integrierte Schaltung (2) auf einem Halbleiterkörper (4) integriert ist, der eine erste Anschlussstelle (5), die zur Spannungsversorgung der integrierten Schaltung (2) eingerichtet und mit dem internen Versorgungsanschluss (VDD) gekoppelt ist, und eine zweite Anschlussstelle (6) aufweist, die mit dem externen Versorgungsanschluss (VBAT) gekoppelt ist, wobei mit Ausnahme der Sicherung (3) keine elektrische Verbindung der integrierten Schaltung (2) mit dem externen Versorgungsanschluss (VBAT) vorgesehen ist; und wobei der Chipaufbau (1) ein Gehäuse (8) mit dem externen Versorgungsanschluss (VBAT) und dem internen Versorgungsanschluss (VDD) aufweist, wobei die Kopplung des externen Versorgungsanschlusses (VBAT) mit der zweiten Anschlussstelle (6) über die Sicherung (3) erfolgt, welche als Bonddraht ausgeführt ist.
  9. Chipaufbau (1) nach einem der Ansprüche 1 bis 8, der einen Bezugsanschluss (VSS) aufweist, wobei der Chipaufbau (1) dazu eingerichtet ist, dass zwischen dem internen Versorgungsanschluss (VDD) und dem Bezugsanschluss (VSS) ein Ladungsspeicher (9) angeschlossen wird.
  10. Verfahren zur Herstellung eines Chipaufbaus (1), umfassend – Herstellen einer integrierten Schaltung (1) auf einem Halbleiterkörper (4), der eine erste Anschlussstelle (5), die zur Spannungsversorgung der integrierten Schaltung (2) eingerichtet ist, und eine zweite Anschlussstelle (6) aufweist; – Herstellen des Chipaufbaus (1) mit der integrierten Schaltung (1), wobei der Chipaufbau (1) einen externen Versorgungsanschluss (VBAT), der mit der zweiten Anschlussstelle (6) gekoppelt wird, und einen internen Versorgungsanschluss (VDD) umfasst, und die integrierte Schaltung (2) zur Spannungsversorgung über die erste Anschlussstelle (5) mit dem internen Versorgungsanschluss (VDD) gekoppelt wird; und – Bereitstellen, innerhalb des Chipaufbaus (1), einer Sicherung (3), die den internen Versorgungsanschluss (VDD) elektrisch mit dem externen Versorgungsanschluss (VBAT) verbindet, so dass mit Ausnahme der Sicherung (3) keine elektrische Verbindung der integrierten Schaltung (2) mit dem externen Versorgungsanschluss (VBAT) vorgesehen ist; wobei der interne und der externe Versorgungsanschluss (VBAT, VDD) als Lotperlen ausgeführt sind.
  11. Verfahren nach Anspruch 10, bei dem die zweite Anschlussstelle (6) mit dem externen Versorgungsanschluss (VBAT) über die Sicherung (3) gekoppelt wird.
  12. Verfahren nach Anspruch 10 oder 11, bei dem beim Herstellen des Chipaufbaus (1) und dem Bereitstellen der Sicherung (3) eine Verteilungsschicht (7) auf die integrierte Schaltung (2) aufgebracht wird, wobei die Verteilungsschicht (7) den externen Versorgungsanschluss (VBAT), den internen Versorgungsanschluss (VDD) und die Sicherung (3) umfasst.
DE102008064428.5A 2008-12-22 2008-12-22 Chipaufbau und Verfahren zur Herstellung eines Chipaufbaus Expired - Fee Related DE102008064428B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102008064428.5A DE102008064428B4 (de) 2008-12-22 2008-12-22 Chipaufbau und Verfahren zur Herstellung eines Chipaufbaus
PCT/EP2009/065652 WO2010072492A1 (de) 2008-12-22 2009-11-23 Chipaufbau mit eingebauter sicherung und verfahren zu seiner herstellung
US13/141,687 US8525331B2 (en) 2008-12-22 2009-11-23 Chip design having integrated fuse and method for the production thereof
JP2011541272A JP5260755B2 (ja) 2008-12-22 2009-11-23 半導体チップのパッケージおよびこの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008064428.5A DE102008064428B4 (de) 2008-12-22 2008-12-22 Chipaufbau und Verfahren zur Herstellung eines Chipaufbaus

Publications (2)

Publication Number Publication Date
DE102008064428A1 DE102008064428A1 (de) 2010-07-08
DE102008064428B4 true DE102008064428B4 (de) 2016-02-25

Family

ID=41728229

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008064428.5A Expired - Fee Related DE102008064428B4 (de) 2008-12-22 2008-12-22 Chipaufbau und Verfahren zur Herstellung eines Chipaufbaus

Country Status (4)

Country Link
US (1) US8525331B2 (de)
JP (1) JP5260755B2 (de)
DE (1) DE102008064428B4 (de)
WO (1) WO2010072492A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548283B2 (en) * 2012-07-05 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package redistribution layer structure and method of forming same
KR101936039B1 (ko) 2012-10-30 2019-01-08 삼성전자 주식회사 반도체 장치
US8907480B2 (en) * 2013-03-14 2014-12-09 Intel Mobile Communications GmbH Chip arrangements

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1451960A (en) * 1973-06-23 1976-10-06 Ferranti Ltd Power transistors
US5021861A (en) * 1990-05-23 1991-06-04 North Carolina State University Integrated circuit power device with automatic removal of defective devices and method of fabricating same
US20010048148A1 (en) * 2000-05-23 2001-12-06 Kenji Koyama Semiconductor device and a method of manufacturing the same
US6365433B1 (en) * 1999-04-27 2002-04-02 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
DE10334433A1 (de) * 2003-07-28 2005-03-03 Infineon Technologies Ag Vorrichtung zur Unterbrechung des Stromflusses zum bzw. vom Halbleiterkörper eines Halbleiterbauelements
DE102005024347A1 (de) * 2005-05-27 2006-11-30 Infineon Technologies Ag Elektrisches Bauteil mit abgesichertem Stromzuführungsanschluss
US20080182361A1 (en) * 2005-08-11 2008-07-31 International Business Machines Corporation Techniques for providing decoupling capacitance
US20080265389A1 (en) * 2007-04-27 2008-10-30 Powertech Technology Inc. Substrate for multi-chip stacking, multi-chip stack package utilizing the substrate and its applications

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214935U (de) * 1985-07-09 1987-01-29
JPS6214935A (ja) 1985-07-13 1987-01-23 Sumitomo Metal Ind Ltd 溶融スラグ造粒装置
JPH01295440A (ja) 1988-05-24 1989-11-29 Nissan Motor Co Ltd 半導体装置
JPH06139915A (ja) 1992-10-23 1994-05-20 Rohm Co Ltd 過電圧過電流に対する保護装置
US6033939A (en) * 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
JP3855088B2 (ja) 1998-09-30 2006-12-06 大東通信機株式会社 突入電流防止装置、ヒューズ装置およびスイッチング装置
JP2002025790A (ja) 2000-07-12 2002-01-25 Koito Mfg Co Ltd 放電灯点灯回路
US7005727B2 (en) 2001-12-28 2006-02-28 Intel Corporation Low cost programmable CPU package/substrate
DE10344391A1 (de) 2003-09-25 2005-05-12 Infineon Technologies Ag Anordnung zur Verbindung in integrierten MOS-Strukturen
KR100886710B1 (ko) * 2007-07-27 2009-03-04 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR100905779B1 (ko) * 2007-08-20 2009-07-02 주식회사 하이닉스반도체 반도체 패키지
JP4840305B2 (ja) 2007-09-14 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4166268B1 (ja) 2008-02-08 2008-10-15 義久 石黒 電源停止型コンピュータシステム
US8018043B2 (en) * 2008-03-10 2011-09-13 Hynix Semiconductor Inc. Semiconductor package having side walls and method for manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1451960A (en) * 1973-06-23 1976-10-06 Ferranti Ltd Power transistors
US5021861A (en) * 1990-05-23 1991-06-04 North Carolina State University Integrated circuit power device with automatic removal of defective devices and method of fabricating same
US6365433B1 (en) * 1999-04-27 2002-04-02 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US20010048148A1 (en) * 2000-05-23 2001-12-06 Kenji Koyama Semiconductor device and a method of manufacturing the same
DE10334433A1 (de) * 2003-07-28 2005-03-03 Infineon Technologies Ag Vorrichtung zur Unterbrechung des Stromflusses zum bzw. vom Halbleiterkörper eines Halbleiterbauelements
DE102005024347A1 (de) * 2005-05-27 2006-11-30 Infineon Technologies Ag Elektrisches Bauteil mit abgesichertem Stromzuführungsanschluss
US20080182361A1 (en) * 2005-08-11 2008-07-31 International Business Machines Corporation Techniques for providing decoupling capacitance
US20080265389A1 (en) * 2007-04-27 2008-10-30 Powertech Technology Inc. Substrate for multi-chip stacking, multi-chip stack package utilizing the substrate and its applications

Also Published As

Publication number Publication date
JP5260755B2 (ja) 2013-08-14
DE102008064428A1 (de) 2010-07-08
US8525331B2 (en) 2013-09-03
JP2012513078A (ja) 2012-06-07
US20120104605A1 (en) 2012-05-03
WO2010072492A1 (de) 2010-07-01

Similar Documents

Publication Publication Date Title
DE102005024321B4 (de) Absicherungsschaltung
DE102005024347B4 (de) Elektrisches Bauteil mit abgesichertem Stromzuführungsanschluss
EP2471083B1 (de) Thermosicherung
DE102014203737B4 (de) Elektronisches teil und elektronische steuereinheit
DE102005024346A1 (de) Sicherungselement mit Auslöseunterstützung
DE112012007049B4 (de) Überspannungsschutzvorrichtung
DE102014203736B4 (de) Elektronisches teil und elektronische steuereinheit
DE10139956A1 (de) ESD Schutz für CMOS-Ausgangsstufe
DE102008064428B4 (de) Chipaufbau und Verfahren zur Herstellung eines Chipaufbaus
DE102005053689A1 (de) ESD-Schutzvorrichtung für ein elektrisches Bauelement
DE102012201532B4 (de) Elektronische steuervorrichtung mit unterbrechungsleitungund steuersystem mit elektronischer steuervorrichtung
DE19743344C2 (de) Verfahren zur Montage integrierter Schaltkreise mit Schutz der Schaltkreise vor elektrostatischer Entladung und entsprechende Anordnung von integrierten Schaltkreisen mit Schutz vor elektrostatischer Entladung
EP2737326B1 (de) Schaltung zum leiten eines elektrischen stromes
DE102007014198B4 (de) Integriertes Bauteil und Verfahren zur Herstellung eines integrierten Bauteils
EP0920242B1 (de) Schaltungsanordnung zum Schutz eines elektrischen Bauteils vor einem elektrischen Potential
DE10216080A1 (de) Halbleiter-Bauelement
DE102013212398A1 (de) Schaltungsvorrichtung und Verfahren zum Herstellen einer Schaltungsvorrichtung zur Steuerung eines Getriebes eines Fahrzeugs
DE102005013478A1 (de) Verfahren und ESD-Schutzvorrichtung zum verbesserten ESD-Schutz einer Halbleiterschaltung sowie entsprechende Halbleiterschaltung
DE102012222459A1 (de) Schaltungsanordnung, Herstellungsverfahren für eine Schaltungsanordnung und Verfahren zum Schutz einer Schaltungsanordnung
DE102008022744A1 (de) Schaltungsanordnung und System zum Einsatz in einem Kraftfahrzeug
WO2017144487A1 (de) Leiterplatte und elektromotor mit einer derartigen leiterplatte
DE102021200782A1 (de) Schmelzsicherung mit Zündleiter
DE102009004960B4 (de) Verpolschutz im Stromverteiler
EP1624597B1 (de) Sicherung in Serie mit einem Kondensator zur Vermeidung der Folgen eines Kurzschlusses in dem Kondensator
DE10007209A1 (de) Halbleiter-Leistungsbauelement mit Schmelzsicherung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee