JP5260755B2 - 半導体チップのパッケージおよびこの製造方法 - Google Patents

半導体チップのパッケージおよびこの製造方法 Download PDF

Info

Publication number
JP5260755B2
JP5260755B2 JP2011541272A JP2011541272A JP5260755B2 JP 5260755 B2 JP5260755 B2 JP 5260755B2 JP 2011541272 A JP2011541272 A JP 2011541272A JP 2011541272 A JP2011541272 A JP 2011541272A JP 5260755 B2 JP5260755 B2 JP 5260755B2
Authority
JP
Japan
Prior art keywords
power supply
chip package
fuse
connection
vbat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011541272A
Other languages
English (en)
Other versions
JP2012513078A (ja
Inventor
カール イルツァー,
ライナー ミニクス−ホファー,
マリオ マニンガー,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Ams AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams AG filed Critical Ams AG
Publication of JP2012513078A publication Critical patent/JP2012513078A/ja
Application granted granted Critical
Publication of JP5260755B2 publication Critical patent/JP5260755B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fuses (AREA)

Description

本発明は、半導体チップのパッケージ(チップパッケージ)およびこの製造方法に関する。
今日では、多くのデバイスにおいて、電子回路は、集積回路として用いられている。このような集積回路(「チップ」とも呼ばれる)は、そのハウジングおよび端子の形状・配置により、種々の構成を有する。
このような集積回路に誤作動があると、これを備えるデバイスに損害を与えたり破壊を引き起こしたりすることになる。そのため、集積回路が給電を受けるための端子の多くは、ヒューズを介して、デバイスの電源に接続されている。一方、このようなヒューズを、集積回路を支持する半導体基板上に設けるには、一定のスペースを要する。
このような集積回路を、デバイスの入力側に印加される電源電圧を増加させるために用いるときには、一定の環境下では、対応する種々の法的規制(例えば、火災の予防等)により、集積回路を障害状態で作動させ続けることは許されない。このような障害状態が生ずる可能性は、ヒューズの信頼性に関係している。
本発明の目的は、集積回路を誤作動から保護しうる、簡単でかつ信頼性の高い設計のチップパッケージを提供することである。また、本発明は、このようなチップパッケージの製造方法を提供することも目的としている。
上記の目的は、独立形式請求項である請求項1と請求項13によって達成される。また、引用形式請求項には、独立形式請求項に記載した発明の種々の態様を示してある。
本発明の一態様によれば、チップパッケージは、外部電源接続部、内部電源接続部、および給電を受けるために内部電源接続部と接続された集積回路からなる。また、内部電源接続部と外部電源接続部とをつなぐヒューズも、チップパッケージ内に配置する。
本発明に係るチップパッケージは、種々の態様をとりうる。このチップパッケージは、例えば半導体基板上で使用される、集積回路と接続部からなる1つのユニットである。したがって、本発明に係るチップパッケージにおいては、ヒューズは、後から半導体基板上に付け加えなくてもよいように、初めから集積回路と一体化させる。
ヒューズは、集積回路の外側に配置するのが好ましい。特に、チップパッケージの作動中に電源電圧が印加される外部電源接続部と集積回路との接続は、直接ではなく、ヒューズを介して行うのが好ましい。こうすれば、障害状態が発生しても、ヒューズが破壊されるため、過電圧が集積回路に印加される事態は、確実に避けることができる。
集積回路には、一般に、半導体からなる数個の能動素子および/または受動素子が設けられる。本発明においては、これらの能動素子および/または受動素子は、半導体材料から形成されるものとする。このような半導体からなる素子は、一般に過電圧や障害状態による影響を受けやすい。
本発明の一態様においては、チップパッケージの集積回路は、半導体基板上に設ける。また、半導体基板上には、集積回路への給電のために第1の接続ポイントを設ける。この第1の接続ポイントは、内部電源接続部と接続する。一方、外部電源接続部との接続のため、半導体基板上には第2の接続ポイントも設ける。集積回路と外部電源接続部とは、ヒューズだけを介して電気的に接続する。換言すれば、ヒューズが破壊されれば、外部電源接続部から第2の接続ポイントを経由して集積回路に過電圧が印加されるという事態は生じない。
上記のように、半導体基板には集積回路が設けられる。一方で、半導体基板には、集積回路や、集積回路との電気的接続部が設けられていない領域もある。
本発明の一態様によれば、チップパッケージは、WL−CSP (Wafer-Level Chip Size Package;ウエハレベルチップサイズパッケージ)である。このWL−CSPを製造するには、まず半導体基板上に集積回路を形成し、ついで、集積回路の接続部となる追加層を形成する。すなわち、ウエハ上に集積回路を形成し、追加層を適用した後に、ウエハを切断し、個々の半導体素子とする。したがって、チップパッケージの大きさは、実質的にウエハを切断する際に決まる。ウエハ上における集積回路の表面積も、最終的なチップパッケージの表面積に応じたものとなる。
集積回路と外部の回路とを接続するための追加層は、半田ボール状に形成するのが好ましい。特に内部電源接続部および外部電源接続部は、半田ボール状に形成するのが好ましい。
本発明に係るチップパッケージにおいては、集積回路上に、例えば、外部電源接続部、内部電源接続部およびヒューズを含む再配線層(追加層)を形成する。
ヒューズは、再配線層において、外部電源接続部と内部電源接続部とを電気的に接続する長手の金属層として形成するのが好ましい。追加層(または再配線層)は、それぞれ導電性、非導電性、または絶縁性のいくつかの層からなる。ヒューズを含む再配線層は、集積回路とは別個のものであるため、ヒューズが破壊された場合、過電圧が外部電源接続部を経由して集積回路に与えられるような事態は確実に防止される。
本発明の特別な態様においては、長手金属層であるヒューズの一部の幅を狭める。この場合、幅を狭めた箇所(ノッチ部分)の電流負荷は、ヒューズの他の部分におけるそれよりも大きくなるため、過電流が生じた場合、ノッチ部分は、ヒューズの破壊(溶融)が、他の部分よりも起こりやすくなる。したがって、ヒューズのノッチ部分は、過電流の際の信頼性が高い。
ヒューズは、導電性の大きな材料、例えば、チタン/アルミニウム合金、アルミニウム、および銅から形成するのが好ましい。
上記の態様の外、本発明に係るチップパッケージは、ボール−グリッドアレイ(BGA)またはピン−グリッドアレイ(PGA)として構成することもできる。
さらに他の態様として、本発明に係るチップパッケージは、少なくとも内部電源接続部および外部電源接続部を備えるハウジングとすることができる。集積回路はハウジングの中に配置される。半導体基板上における第2の接続ポイントと外部電源接続部とは、ヒューズ(この態様においてはボンディングワイヤとして形成する)を介して接続する。
この態様で用いるボンディングワイヤは、所定の過電流が流れると、溶融・破壊されるような形状とする。第2の接続ポイントは、ヒューズが存在しない状態では、外部電源接続部と電気的接続が断たれるため、ヒューズまたはボンディングワイヤが破壊されたときに、集積回路の保護を確実なものにすることができる。
本発明に係るチップパッケージは、参照電源接続部をもつようにすることができる。この場合、内部電源接続部と参照電源接続部に、蓄電装置を接続する。この蓄電装置は、電源電圧を緩衝するためのものである。参照電源接続部は、集積回路の作動中は、参照電源と電気的に接続する。
本発明による上記チップパッケージの製造方法の一態様によれば、まず、集積回路をウエハまたは半導体基板上に形成する。チップパッケージには、集積回路の他にも、外部電源接続部および内部電源接続部を形成する。集積回路は、内部電源接続部を介して、電源と接続される。最後に、チップパッケージ内に、内部電源接続部と外部電源接続部とを電気的に接続するヒューズを設ける。
集積回路は、例えば、第1の接続ポイント(内部電源接続部と接続され、集積回路に対する給電のために用いられる)および第2の接続ポイント(ヒューズを介して外部電源接続部と接続される)をもつ半導体基板上に形成する。
ついで、チップパッケージおよびヒューズを形成するため、集積回路上に、外部電源接続部、内部電源接続部およびヒューズを含む再配線層を適用する。
本発明のもう1つの態様においては、チップパッケージは、外部電源接続部と内部電源接続部の付いたハウジングとして提供される。このハウジングは集積回路を備えており、ヒューズは、ボンディングワイヤとして形成する。
上記以外の態様として、本発明は、上述のいずれか1つのチップパッケージが得られるように製造する方法を提供する。
本発明の第1の実施形態に係るチップパッケージを示す回路図である。 本発明の第2の実施形態に係るチップパッケージを示す図である。 本発明のチップパッケージに組み込まれる一の形状のヒューズの模式図である。 本発明のチップパッケージに組み込まれるもう一つの形状のヒューズの模式図である。 本発明のチップパッケージに組み込まれる種々の幅のヒューズに係る電流−時間曲線を示す。 本発明の第3の実施形態に係るチップパッケージを示す回路図である。 外部の回路と電気的に接続された集積回路を収めたチップパッケージを示す回路図である。
以下、添付の図面および実施形態に基づいて、本発明を詳細に説明する。なお、図面全体を通じて、同一の機能または効果をもつ要素には、同一の符号を付してある。
図1は、本発明の第1の実施形態(最も一般的なケースである)に係るチップパッケージ1を示す。半導体基板4上に、給電用の内部電源接続部VDD、およびこれと接続された集積回路2を設ける。集積回路2には参照電源接続部VSSも接続されているが、この参照電源接続部VSSは、もう一方で大地GNDにも接続されている。内部電源接続部VDDと参照電源接続部VSSの間には、蓄電装置9が設けられている。
半導体基板4上には、さらに、ヒューズ3を介して内部電源接続部VDDに接続された外部電源接続部VBATも設けられている。外部電源接続部VBATは、さらに外部電源SUP(例えばバッテリ)に接続されている。
集積回路2への給電は、外部電源SUPから、外部電源接続部VBATおよびヒューズ3(好ましくは溶融ヒューズ)を介して行われる。内部電源接続部VDDと接続された蓄電装置9は、内部電源接続部VDDに印加される電圧を安定させるためのものである。蓄電装置9は、本発明の態様においては省略することも可能であり、本発明に係るチップパッケージの必須の構成要素ではない。
ヒューズ3を設ける目的は、これを介して給電を受ける集積回路2を、過電圧から保護するためではなく、障害状態(例えば、火災のような危険な結果を招きかねない短絡)から保護するためである。このような障害状態は、特にヒューズ3の後方、すなわち内部電源接続部VDD側に生じるおそれがある。ヒューズは、静電放電(ESD)によって引き起こされる過電圧には応答すべきでない。なぜならば、ESD電圧パルスが発生した後でも、集積回路2の継続的な作動は、保証されなければならないためである。
ESDが発生した場合でも、蓄電装置9を通じて、一部のESDパルスは吸収される。したがって、蓄電装置9があれば、集積回路2をESDパルスから保護することは一層容易になる。
本発明に係るチップパッケージ1は、半導体基板上で実現させるべき電源電圧のための安全装置を用いることなく、半導体基板上で直接用いることができる。
例えば、集積回路2、またはこれに接続された何らかの回路の誤作動により障害状態が発生した場合には、ヒューズ3は破壊され、集積回路2は、高い信頼性の下に電源電圧から遮断される。ヒューズ3は、障害状態が発生すると、不可逆的に破壊されるため、集積回路2またはチップパッケージ1が作動を再開するという好ましくない事態は、避けることができる。
キセノンランプは、通常、基板上に設置される電源から与えられる電圧よりも高い電圧を必要とするため、例えば、集積回路は、このようなキセノンランプへの給電のために用いられる。集積回路を通じれば、内部電源接続部VDDまたは外部電源接続部VBATに対する入力電圧は、約300Vのオーダーの十分に大きな出力電圧に変換される。
しかし、本発明のチップパッケージによれば、上記のような大きな出力電圧が与えられる場合でも、障害状態から効果的に保護される。上述のように、ヒューズが、障害状態が原因で切れると、本発明に係るチップパッケージはそれ以上作動しなくなり、大きく危険な電圧は、その後出力されなくなる。すなわち、電流はチップパッケージに吸収されないため、回路や半導体基板に火災その他の損害が発生しないことは保証される。
チップパッケージには、外部端子付きのチップハウジング(集積回路を保持する)のような態様もある。この外、チップパッケージは、ボール−グリッドアレイ(BGA)またはピン−グリッドアレイ(PGA)として構成することもできる。
ヒューズ3と外部電源接続部VBATは、ヒューズ3が溶融すると、集積回路2と外部電源接続部VBATとの電気的接続が遮断されるように配置するのが好ましい。こうすれば、ヒューズ3が溶融した時点で外部電源からのエネルギー供給が断たれるため、それ以上の損害は回避される。
図2は、本発明に係るチップパッケージ1のもう一つの実施形態であるWL−CSPを示す。このチップパッケージ1は、集積回路2が組み込まれた層と再配線層(RDL;redistribution layer)7からなる半導体4を有する。再配線層7は、給電用集積回路2との接点となる層71を含んでいる。また、再配線層7は、層72、層73、層74、層75、内部電源接続部VDD、および外部電源接続部VBATも含んでいる。
層72,73,74は、不導体層または絶縁層である。内部電源接続部VDDおよび外部電源接続部VBATは、電気的接続を形成するために半導体基板に適用される半田ボールである。半田ボールは、特に、半導体基板との半田付けに用いられる。
内部電源接続部VDDと外部電源接続部VBATは、導電性をもつ、好ましくは金属製の層75を介して、層71と電気的に接続している。層71の下方に位置する層75の断面逆U字形の部分は、第1の接続ポイント5を形成している。層75における、内部電源接続部VDDと外部電源接続部VBATの間に位置する領域は、ヒューズ3である。他方、層75における、外部電源接続部VBATの上方に位置する領域は、第2の接続ポイント6となる。
層75におけるヒューズ3の構成については、後に図3A、図3Bおよび図4を参照して詳細に説明する。
図2に示すチップパッケージ1を製造する際には、まず、集積回路2を、半導体基板、すなわちウエハ上に形成する。ウエハには、一般に数個の同一または異なる集積回路を形成する。ついで、ウエハ(半導体基板)上に再配線層7を形成する。図2に示す再配線層7は、あくまでも例示であり、この上にさらに接続部および/または層を重ねて形成することもできる。
再配線層7を形成した後には、ウエハを切断して、複数個のチップを形成する。このチップは、ハウジングを用いずに、直に半導体基板に半田付けすることもできる。
図3Aおよび図3Bは、再配線層7の一部をなすヒューズ3を示す。内部電源接続部VDDと外部電源接続部VBATの各直径は同一であり(直径D)、例えば約300μmとすることができる。図中、Lはヒューズ3の長さ、Wは幅を表す。長さLは、例えば200μmとすることができる。ヒューズ3は、再配線層(長手の金属層)として形成するのが好ましい。材料としては、アルミニウム、チタン/アルミニウム合金、銅等を用いることができる。
図3Aに示すヒューズ3は、一定の幅Wを有している。ヒューズ3に過電流が流れる障害状態が生起すると、ヒューズ3は熱によって溶融する。したがって、ヒューズ3は、溶融ヒューズである。
図3Bに示すヒューズ3は、1箇所にノッチ31(この部分ではヒューズの幅は狭くなっている)を有している。このノッチ31は、回路の作動中、ヒューズ3の他の部分と比べて電流密度が増大するため、温度が上昇する。したがって、障害状態のときには、ヒューズ3は、熱による遮断が生じやすい。
図4は、ヒューズの幅Wが、それぞれ同図に示すような値をもつW1,W2,W3およびW4であるときに、ヒューズの完全な溶融に要する電流−時間曲線を示す。
この図から、電流密度が大きいほど(ヒューズの幅が狭いほど)、ヒューズの溶融に要する時間は短くなることが分かる。一方、ヒューズの幅が大きければ、ヒューズの電流容量は大きくなる。したがって、障害状態の程度が小さければ小さいほど、ヒューズが溶融せずに電気負荷を保持しうる時間は長くなる。
図5は、外部電源接続部VBAT、内部電源接続部VDDおよび参照電源接続部VSSを有するハウジング8、ならびに集積回路2を含む半導体基板4からなるチップパッケージ1を示す。半導体基板4上には、第1および第2の接続ポイント5,6が形成されている。第1の接続ポイント5は、集積回路2と直に電気的に接続している。他方、第2の接続ポイント6は、ボンディングワイヤであるヒューズ3を介して、外部電源接続部VBATに接続している。
ボンディングワイヤであるヒューズ3のタイプと径は、どの程度の電流が流れるかによって定めるべきである。このようなボンディングワイヤとしてのヒューズ3は、溶融ヒューズと呼ぶこともできる。チップパッケージ1またはハウジング8内にヒューズ3があるため、外部電源接続部VBATは、他にヒューズを用いることなく、直に外部電源に接続することができる。障害状態が発生してヒューズ3が破壊された場合でも、この障害状態によって集積回路2やその他の回路に損害が生ずるのを、確実に回避することができる。
本発明のもう一つの実施形態においては、第2の接続ポイント6を省略する。この場合、第1の接続ポイント5は、一方の側で、ボンディングワイヤを介して内部電源接続部VDDと接続し、他方の側で、ボンディングワイヤであるヒューズ3を介して外部電源接続部VBATと接続する。この実施形態によっても、危険な事態が発生するのを避けることができる。
図6は、電気接続部11を介して回路10と接続されたチップパッケージ1を示す。チップパッケージ1は、すでに述べた実施形態のいずれかでよい。回路10は、例えば、集積回路またはチップパッケージ1から給電を受ける電気負荷である。電気負荷は、この外、変圧器、1個もしくは複数個の発光ダイオードまたはキセノンフラッシュランプとすることもできる。回路10が障害状態に陥ると、ヒューズ(図面を見やすくするため省略してある)を通る過電流が発生するが、この場合にはヒューズが溶融する。したがって、回路10に障害状態が発生しても、火災等の損害が生じることは避けられる。
上記の実施形態で説明したヒューズ3は、チップパッケージの安全装置であり(安全対策として用いられている)、集積回路2の回路構成を調整するために用いられているのではないということに留意すべきである。

Claims (15)

  1. チップパッケージ(1)であって、
    はんだボール状に形成されている外部電源接続部(VBAT)と、
    はんだボール状に形成されている内部電源接続部(VDD)と、
    前記内部電源接続部(VDD)と接続された第1の接続ポイント(5)、及び前記外部電源接続部(VBAT)と接続された第2の接続ポイント(6)を有する半導体基板(4)と、
    前記チップパッケージ(1)内に配置され、前記内部電源接続部(VDD)および前記外部電源接続部(VBAT)を電気的に接続するヒューズ(3)と、
    前記半導体基板(4)上に設けられ、前記第1の接続ポイント(5)を介して前記外部電源接続部(VBAT)に供給される電源電圧の給電を受けるために前記内部電源接続部(VDD)と接続された集積回路(2)と、を備え、
    前記集積回路(2)と前記外部電源接続部(VBAT)の間には、前記ヒューズ(3)を除いて、電気的接続が存在しないようになっていることを特徴とするチップパッケージ。
  2. 前記ヒューズ(3)は、前記集積回路(2)の外側に配置されることを特徴とする請求項1に記載のチップパッケージ。
  3. 前記外部電源接続部(VBAT)は、前記チップパッケージ(1)の作動中に前記電源電圧が印可されることを特徴とする請求項1または2に記載のチップパッケージ。
  4. 前記ヒューズ(3)の破壊により、前記集積回路(2)への電源電圧の供給が遮断されることを特徴とする請求項1乃至3に記載のチップパッケージ。
  5. 電気接続部(11)を介して外部に設けられた電気負荷である回路(10)に接続され、前記回路(10)の障害状態に応じて前記ヒューズ(3)が切断されると前記集積回路(2)への電源電圧の供給が遮断されることを特徴とする請求項4に記載のチップパッケージ。
  6. ウエハレベルチップサイズパッケージ、ボールグリッドアレイ(BGA)、またはピングリッドアレイ(PGA)として構成されていることを特徴とする請求項1乃至5のいずれかに記載のチップパッケージ。
  7. 前記集積回路(2)上に、前記外部電源接続部(VBAT)、前記内部電源接続部(VDD)および前記ヒューズ(3)を含む再配線層(7)が形成されていることを特徴とする請求項1乃至3のいずれかに記載のチップパッケージ。
  8. 前記ヒューズ(3)は、前記再配線層(7)内において、前記外部電源接続部(VBAT)と前記内部電源接続部(VDD)とを電気的に接続する長手の金属層として形成されることを特徴とする請求項7に記載のチップパッケージ。
  9. 前記長手金属層であるヒューズ(3)は、少なくとも1箇所(31)で、幅が狭まっていることを特徴とする請求項8に記載のチップパッケージ。
  10. 前記長手金属層であるヒューズ(3)は、チタン/アルミニウム合金、アルミニウムおよび銅を含む導電性金属材料の少なくとも1つからなることを特徴とする請求項8または9に記載のチップパッケージ。
  11. 前記外部電源接続部(VBAT)および前記内部電源接続部(VDD)を含むハウジング(8)を備え、前記外部電源接続部(VBAT)は、ボンディングワイヤとしての前記ヒューズ(3)を介して、前記第2の接続ポイント(6)と接続されるようになっていることを特徴とする請求項1に記載のチップパッケージ。
  12. 参照電源接続部(VSS)を備え、かつ前記参照電源接続部(VSS)と前記内部電源接続部(VDD)の間に蓄電装置(9)が設けられており、前記蓄電装置(9)には、前記内部電源接続部(VDD)に印加される電源電圧の安定化のために電荷が蓄積されるようになっていることを特徴とする請求項1乃至11のいずれかに記載のチップパッケージ。
  13. はんだボール状に形成された外部電源接続部(VBAT)および内部電源接続部(VDD)を備えるチップパッケージ(1)を製造するチップパッケージの製造方法であって、
    前記内部電源接続部(VDD)と接続された第1の接続ポイント(5)と、前記外部電源接続部(VBAT)と接続された第2の接続ポイント(6)とを備えた半導体基板(4)上に集積回路(2)を製造する工程と、
    前記内部電源接続部(VDD)と前記外部電源接続部(VBAT)を電気的に接続するヒューズ(3)を前記チップパッケージ(1)内に設ける工程と、
    前記集積回路(2)が前記外部電源接続部(VBAT)に供給される電源電圧の給電を受けうるように、前記集積回路(2)を前記内部電源接続部(VDD)と接続する工程と、を含み、
    前記集積回路(2)と前記外部電源接続部(VBAT)の間には、前記ヒューズ(3)を除いて、電気的接続が存在させないことを特徴とする製造方法。
  14. 前記チップパッケージ(1)と前記ヒューズ(3)を製造するために、前記外部電源接続部(VBAT)、前記内部電源接続部(VDD)および前記ヒューズ(3)を含む再配線層(7)を、前記集積回路(2)上に形成する工程を含むことを特徴とする請求項13に記載の製造方法。
  15. 前記チップパッケージ(1)を製造するために、前記外部電源接続部(VBAT)、前記内部電源接続部(VDD)、およびボンディングワイヤとしての前記ヒューズ(3)を含むハウジング(8)を製造する工程を含むことを特徴とする請求項13または14に記載の製造方法。
JP2011541272A 2008-12-22 2009-11-23 半導体チップのパッケージおよびこの製造方法 Expired - Fee Related JP5260755B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008064428.5 2008-12-22
DE102008064428.5A DE102008064428B4 (de) 2008-12-22 2008-12-22 Chipaufbau und Verfahren zur Herstellung eines Chipaufbaus
PCT/EP2009/065652 WO2010072492A1 (de) 2008-12-22 2009-11-23 Chipaufbau mit eingebauter sicherung und verfahren zu seiner herstellung

Publications (2)

Publication Number Publication Date
JP2012513078A JP2012513078A (ja) 2012-06-07
JP5260755B2 true JP5260755B2 (ja) 2013-08-14

Family

ID=41728229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011541272A Expired - Fee Related JP5260755B2 (ja) 2008-12-22 2009-11-23 半導体チップのパッケージおよびこの製造方法

Country Status (4)

Country Link
US (1) US8525331B2 (ja)
JP (1) JP5260755B2 (ja)
DE (1) DE102008064428B4 (ja)
WO (1) WO2010072492A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548283B2 (en) * 2012-07-05 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package redistribution layer structure and method of forming same
KR101936039B1 (ko) 2012-10-30 2019-01-08 삼성전자 주식회사 반도체 장치
US8907480B2 (en) * 2013-03-14 2014-12-09 Intel Mobile Communications GmbH Chip arrangements

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1451960A (en) * 1973-06-23 1976-10-06 Ferranti Ltd Power transistors
JPS6214935U (ja) * 1985-07-09 1987-01-29
JPS6214935A (ja) 1985-07-13 1987-01-23 Sumitomo Metal Ind Ltd 溶融スラグ造粒装置
JPH01295440A (ja) * 1988-05-24 1989-11-29 Nissan Motor Co Ltd 半導体装置
US5021861A (en) * 1990-05-23 1991-06-04 North Carolina State University Integrated circuit power device with automatic removal of defective devices and method of fabricating same
JPH06139915A (ja) * 1992-10-23 1994-05-20 Rohm Co Ltd 過電圧過電流に対する保護装置
US6033939A (en) * 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
JP3855088B2 (ja) * 1998-09-30 2006-12-06 大東通信機株式会社 突入電流防止装置、ヒューズ装置およびスイッチング装置
JP2000311959A (ja) * 1999-04-27 2000-11-07 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP3737673B2 (ja) * 2000-05-23 2006-01-18 株式会社ルネサステクノロジ 半導体装置
JP2002025790A (ja) 2000-07-12 2002-01-25 Koito Mfg Co Ltd 放電灯点灯回路
US7005727B2 (en) 2001-12-28 2006-02-28 Intel Corporation Low cost programmable CPU package/substrate
DE10334433B4 (de) * 2003-07-28 2009-10-22 Infineon Technologies Ag Vorrichtung zur Unterbrechung des Stromflusses zu einem oder von einem Halbleiterkörper eines Halbleiterbauelements
DE10344391A1 (de) * 2003-09-25 2005-05-12 Infineon Technologies Ag Anordnung zur Verbindung in integrierten MOS-Strukturen
DE102005024347B8 (de) 2005-05-27 2010-07-08 Infineon Technologies Ag Elektrisches Bauteil mit abgesichertem Stromzuführungsanschluss
US7435627B2 (en) * 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
US7663204B2 (en) * 2007-04-27 2010-02-16 Powertech Technology Inc. Substrate for multi-chip stacking, multi-chip stack package utilizing the substrate and its applications
KR100886710B1 (ko) * 2007-07-27 2009-03-04 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR100905779B1 (ko) * 2007-08-20 2009-07-02 주식회사 하이닉스반도체 반도체 패키지
JP4840305B2 (ja) * 2007-09-14 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4166268B1 (ja) 2008-02-08 2008-10-15 義久 石黒 電源停止型コンピュータシステム
US8018043B2 (en) * 2008-03-10 2011-09-13 Hynix Semiconductor Inc. Semiconductor package having side walls and method for manufacturing the same

Also Published As

Publication number Publication date
JP2012513078A (ja) 2012-06-07
US20120104605A1 (en) 2012-05-03
US8525331B2 (en) 2013-09-03
DE102008064428A1 (de) 2010-07-08
WO2010072492A1 (de) 2010-07-01
DE102008064428B4 (de) 2016-02-25

Similar Documents

Publication Publication Date Title
US7504925B2 (en) Electric component with a protected current feeding terminal
US8456020B2 (en) Semiconductor package and method of manufacturing the same
US7554432B2 (en) Fuse element with trigger assistance
US20060268645A1 (en) Protection Circuit
JP6070858B2 (ja) 複合保護回路、複合保護素子および照明用led素子
JP2009200394A (ja) 半導体装置の製造方法および半導体装置
JP5260755B2 (ja) 半導体チップのパッケージおよびこの製造方法
EP1401068A3 (en) Fault tolerant laser diode package
JP2006511930A (ja) 電子式自動車制御装置用のプリント回路基板
US11756882B2 (en) Semiconductor die with blast shielding
US7973324B2 (en) Lamp type light emitting device for safety fuse
JP2010016062A (ja) 半導体装置
KR20190015560A (ko) 보호 소자, 회로 모듈 및 보호 소자의 제조 방법
TW200522327A (en) Semiconductor device and method for making the same
US20220208699A1 (en) Semiconductor package with blast shielding
TWI715228B (zh) 保護電路
US20170338193A1 (en) Power semiconductor module with short-circuit failure mode
JP3019679B2 (ja) 半導体装置の内部配線構造
CN220775393U (zh) 基于开路失效模式的保护芯片的结构与电子设备
US20070200194A1 (en) Apparatus And Method For Temperature-Interrupting Protection Of An Electric Device
JP2010287644A (ja) 半導体装置及びその製造方法
JP2006186299A (ja) 電子部品実装体、二次電池の保護回路モジュール及びそれを用いた電池パック
US20190363535A1 (en) Semiconductor device and a semiconductor package including the same
JPH05259211A (ja) 半導体装置
US8450734B2 (en) Semiconductor device and fabrication method for the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5260755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees