JP6070858B2 - 複合保護回路、複合保護素子および照明用led素子 - Google Patents
複合保護回路、複合保護素子および照明用led素子 Download PDFInfo
- Publication number
- JP6070858B2 JP6070858B2 JP2015543854A JP2015543854A JP6070858B2 JP 6070858 B2 JP6070858 B2 JP 6070858B2 JP 2015543854 A JP2015543854 A JP 2015543854A JP 2015543854 A JP2015543854 A JP 2015543854A JP 6070858 B2 JP6070858 B2 JP 6070858B2
- Authority
- JP
- Japan
- Prior art keywords
- led
- circuit
- composite
- antifuse
- composite protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002131 composite material Substances 0.000 title claims description 71
- 230000001681 protective effect Effects 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims description 22
- 238000005286 illumination Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 20
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/50—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits
- H05B45/54—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits in a series array of LEDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、ESDに対する保護およびオープン故障に対する保護を行う複合保護回路、複合保護素子およびそれらを備えた照明用LED素子に関するものである。
例えば照明用のLEDチップは一般的にESD耐性が低く、輸送時等に生じるESDによってチップが破壊するおそれがある。その対策の1つとして、特許文献1に示されるように、LEDチップに対してツェナーダイオードのようなESD保護素子を並列に接続する構造が提案される。
ESD保護素子としてのツェナーダイオードをLEDチップに対して並列に接続した構造においては、LEDチップが何らかの理由でオープンモード故障すると、ツェナーダイオードに電流が流れる。ツェナーダイオードはESDのような一瞬の強電流が流れるだけであれば破壊しないが、上記LEDの故障により過電流が常時流れるような状況になるとツェナーダイオードは発熱し、破壊してしまう。
また、LED照明装置は、複数個のLEDチップが直列接続され定電流駆動されるが、そのうちの1つのLEDチップがオープンモード故障し、その結果、ESD保護素子がオープンモード故障すると、直列接続した他のLEDチップの全てが消灯してしまう。図14(A)(B)(C)はその例を示す回路図である。図14(A)(B)(C)において、P1・・・PnはLEDチップ1とともに、それに対して並列接続された、ESD保護素子としてのツェナーダイオード2を備えたLEDパッケージである。これらのLEDパッケージが直列接続されてLED照明装置の回路が構成される。通常は、図14(A)に示すように、全てのLEDチップ1を通電するが、例えば図14(B)に示すように、LEDパッケージP1のLEDチップ1がオープンモード故障すれば、そのLEDチップ1に並列接続されるツェナーダイオード2をバイパス電流が流れる。これにより、そのツェナーダイオード2が発熱し、オープンモード故障すると、図14(C)に示すように、LEDパッケージP1のLEDチップ1を含め、全てのLEDチップ1の電流が遮断され、消灯する。
本発明の第1の目的は、ESD保護機能を備えるとともにオープンモード故障を防止した複合保護回路および複合保護素子を提供することにある。
本発明の第2の目的は、ESD保護機能および電流バイパス機能を備えた照明用LED素子を提供することにある。
本発明の複合保護素子は、保護対象の回路に対して並列接続されたESD保護素子と、このESD保護素子に対して並列接続されたアンチヒューズ素子とを備え、前記ESD保護素子と前記アンチヒューズ素子とが、単一のチップに構成された複合保護素子であって、前記チップは半導体基板であり、前記ESD保護素子は前記半導体基板に形成されたツェナーダイオードであり、前記アンチヒューズ素子は前記半導体基板の表面に形成され、絶縁層の両面を電極層で挟んだ積層構造のアンチヒューズ素子である、ことを特徴とする。
本発明の複合保護回路は、上記複合保護素子を備えた回路である。
本発明の照明用LED素子は、上記複合保護素子と、この複合保護素子が接続された保護対象の回路である照明用LEDチップとで構成され、前記複合保護素子および前記照明用LEDチップが単一のパッケージに収納されることを特徴とする。
本発明の複合保護回路および複合保護素子によれば、保護対象回路をESDから保護するとともに、ESD保護用の素子がオープンモード故障しても、保護対象回路をバイパスする電流経路が構成される。
また、保護対象回路だけでなく、アンチヒューズ素子もESDから保護することができる。
特に、保護対象の回路に対して並列接続されるESD保護素子と、このESD保護素子に対して並列接続されたアンチヒューズ素子とが単一のチップに構成されることにより、配線長さを短くすることができるため、アンチヒューズ素子をESDから保護することができる。それぞれディスクリート部品のESD保護素子とアンチヒューズ素子とで複合保護回路を構成した場合、各素子間を接続する配線による抵抗成分や寄生インダクタンス成分が大きくなるため、アンチヒューズ素子の動作時の抵抗が大きくなって、その結果、アンチヒューズ素子がESDによって保護されない可能性がある。そこで、上記のとおり、ESD保護素子とアンチヒューズ素子とが単一のチップに構成されることにより、アンチヒューズ素子をESDから保護できる。
また、ESD保護素子とアンチヒューズ素子とが単一のチップに構成されることにより、ESD保護素子の熱がアンチヒューズに伝わり、アンチヒューズを加熱することになるので、アンチヒューズをより効率的に動作させることができる。
また、本発明の照明用LED素子によれば、輸送中に、実装時に、または実装後の使用時に、ESDから保護され、複数の照明用LED素子が直列接続されて使用される場合に、あるLED素子がオープンモード故障しても電流がバイパスされ、他の照明用LEDの消灯を防止できる。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付す。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。
《第1の実施形態》
図1は第1の実施形態に係る、複合保護回路を備えたLED照明装置の回路図である。このLED照明装置は、LEDチップ1、ツェナーダイオード2およびアンチヒューズ素子3の並列回路PC1・・・PCnを備え、それらの並列回路PC1・・・PCnが直列接続される。そしてこの直列回路に対して所定電流を供給する電源回路Eが設けられる。LEDチップ1は本発明に係る「保護対象の回路」である。複合保護素子10は、ESD保護素子としてのツェナーダイオード2とアンチヒューズ素子3とを備え、両者が並列接続される。アンチヒューズ素子3の構造は別の実施形態で後に示すが、端子間に所定値を超える電圧が印加されたときに、端子間が導通(短絡)する素子である。
図1は第1の実施形態に係る、複合保護回路を備えたLED照明装置の回路図である。このLED照明装置は、LEDチップ1、ツェナーダイオード2およびアンチヒューズ素子3の並列回路PC1・・・PCnを備え、それらの並列回路PC1・・・PCnが直列接続される。そしてこの直列回路に対して所定電流を供給する電源回路Eが設けられる。LEDチップ1は本発明に係る「保護対象の回路」である。複合保護素子10は、ESD保護素子としてのツェナーダイオード2とアンチヒューズ素子3とを備え、両者が並列接続される。アンチヒューズ素子3の構造は別の実施形態で後に示すが、端子間に所定値を超える電圧が印加されたときに、端子間が導通(短絡)する素子である。
図2(A)(B)(C)は上記LED照明装置の動作時の電流経路の例を示す図である。ここで、LEDチップ1のフォワード電圧をVf、ツェナーダイオード2の降伏電圧をVbr、アンチヒューズ素子3のトリガー電圧をVtrで表すと、通常は、Vf < Vbr < Vtr の関係である。電源回路Eは、LEDチップ1に通電する電流が所定のフォワード電流Ifとなるように、全てのLEDチップ1を定電流駆動する。この状態でのLEDチップ1の両端電圧が上記フォワード電圧Vfである。上記電源回路Eを定電圧電源回路で構成する場合、その電源電圧をVdd、LEDパッケージの数をnで表すと、Vdd - (n - 1)*Vf > Vtr の関係とする。
例えば、LEDチップ1が1WのLEDチップである場合、そのフォワード電圧Vfは、350mA通電時で3Vである。ツェナーダイオード2の降伏電圧Vbrは8Vである。アンチヒューズ素子3のトリガー電圧Vtrは20V、オン時の降下電圧は約1V(3Ω×350mA)である。
通常は、図2(A)に示すように、全てのLEDチップ1に定電流が流れて点灯する。
もし、並列回路PC1のLEDチップ1がオープンモード故障すれば、そのLEDチップ1に並列接続された複合保護素子10の印加電圧はツェナーダイオード2の降伏電圧Vbrを上回るので、ツェナーダイオード2はオンする。また、Vbr < Vtr の関係であるので、このときアンチヒューズ素子3はオープンのままである。したがって、図2(B)に示すように、ツェナーダイオード2をバイパス電流が流れる。
その後、並列回路PC1のツェナーダイオード2が発熱によりオープンモード故障すれば、並列回路PC1のアンチヒューズ素子3の両端電圧はアンチヒューズ素子3のトリガー電圧Vtrを上回るので、アンチヒューズ素子3は導通(短絡)する。これにより、アンチヒューズ素子3がバイパス回路を構成し、並列回路PC1以外の並列回路に通電される。
図3は上記LED照明装置の回路基板の平面図である。このLED照明装置の回路基板300の上面には複数の照明用LED素子201および複数のアンチヒューズ素子3が実装される。但し、図3においては、照明用LED素子のカバーを取り除いた状態で示す。アルミナパッケージ12はリードフレーム11A,11Bと一体化され、アルミナパッケージ12のキャビティ内においてリードフレーム11A上にLEDチップ1およびツェナーダイオードチップ2がそれぞれダイボンディングされる。アルミナパッケージ12のキャビティ内において、LEDチップ1はリードフレーム11BにワイヤーWを介してワイヤーボンディングされる。同様に、ツェナーダイオードチップ2はリードフレーム11BにワイヤーWを介してワイヤーボンディングされる。
アンチヒューズ素子3は回路基板300に形成される導体パターンに接続されることにより、照明用LED素子201に並列接続される。このようにして、図1に示した複合保護回路を備えたLED照明装置が構成される。
《第2の実施形態》
図4は第2の実施形態に係るLED照明装置の回路図である。このLED照明装置は、直列接続された複数のLEDパッケージP1・・・Pnおよびこの直列回路に対して所定電流を供給する電源回路Eで構成される。各LEDパッケージP1・・・Pnは、LEDチップ1とこれに並列接続された複合保護素子10とを備える。LEDチップ1は本発明に係る「保護対象の回路」である。複合保護素子10は、ESD保護素子としてのツェナーダイオード2とアンチヒューズ素子3とを備え、両者が並列接続される。
図4は第2の実施形態に係るLED照明装置の回路図である。このLED照明装置は、直列接続された複数のLEDパッケージP1・・・Pnおよびこの直列回路に対して所定電流を供給する電源回路Eで構成される。各LEDパッケージP1・・・Pnは、LEDチップ1とこれに並列接続された複合保護素子10とを備える。LEDチップ1は本発明に係る「保護対象の回路」である。複合保護素子10は、ESD保護素子としてのツェナーダイオード2とアンチヒューズ素子3とを備え、両者が並列接続される。
図5(A)は複合保護素子10の平面図、図5(B)は図5(A)におけるA−A部分の断面図である。複合保護素子10はp型Si基板(半導体基板)111に構成される。
図5(B)に示すように、p型Si基板111の表面にSiO2 膜112が形成され、このSiO2 膜112の開口部からp型Si基板111にp+拡散領域113およびn+拡散領域114が形成される。SiO2 膜112の開口部にはAl電極115,116が形成される。この構造により、Al電極115−116間はツェナーダイオードとして作用する。
SiO2 膜112の表面には下部電極117、絶縁体層118、上部電極119がこの順に形成される。また、SiO2 膜112の表面には保護膜120が形成される。保護膜120には、Al電極115,116に導通するコンタクトホール121H,122Hが形成される。また、保護膜120には、上部電極119に導通するビアホール121Vおよび下部電極117に導通するビアホール122Vがそれぞれ形成される。
コンタクトホール121Hおよびビアホール121Vは外部電極121を介して接続される。同様に、コンタクトホール122Hおよびビアホール122Vは外部電極122を介して接続される。外部電極121,122の一部は保護膜120の開口APで露出する。ビアホール121V−122V間がアンチヒューズ素子として作用する。このようにして、Si基板表面の再配線層にアンチヒューズ素子が構成される。
図5(A)に表れるように、3つのビアホール121Vと122Vとの間に3つのアンチヒューズ素子が構成され、これらが並列接続された回路が構成される。このように、各アンチヒューズ素子の溶融部をスポット形状にすることで、トリガー電圧のばらつきを抑えることができる。また、複数のアンチヒューズ素子を並列接続することにより、オン抵抗値を下げることができ、オン状態での降下電圧を低減できる。
なお、図5(A)、図5(B)に示した例では、1つの断面内で1つのアンチヒューズ素子部を構成したが、直列接続された複数のアンチヒューズ素子部(容量形成部)を構成してもよい。例えば、図5(B)において、下部電極117、上部電極119、および絶縁体層118によるアンチヒューズ素子部(容量形成部)と同様の層構造を、ビアホール122Vと下部電極117との間にも構成してもよい。また、ビアホール121Vと上部電極119との間に上記アンチヒューズ素子部(容量形成部)と同様の層構造を積み重ねてもよい。
図6は上記複合保護素子10の回路図である。この複合保護素子10はツェナーダイオード2とアンチヒューズ素子3の並列回路である。アンチヒューズ素子はキャパシタ構造であるので、ここではキャパシタの記号で表す。複合保護素子10の2つの端子T1,T2は図5(A)(B)に示した外部電極121,122の露出部に相当する。
図7は、図5(B)に示した複合保護素子10とは異なる構造の複合保護素子の断面図である。図5(B)に示した複合保護素子10は、Si基板の表面側に2つの端子を備える水平構造の素子であったが、図7に示す複合保護素子10は、Si基板の表裏面側にそれぞれ端子を備える垂直構造の素子である。この複合保護素子10は、p型Si基板111の裏面に裏面電極123が形成される。この裏面電極123と外部電極122との間にツェナーダイオード2およびアンチヒューズ素子3の並列回路が構成される。
図8は、上記アンチヒューズ素子の、絶縁状態から導通状態へと変化するメカニズムを示す模式断面図である。まず、初期状態では、下部電極117と上部電極119とは絶縁体層118を介して絶縁状態にある。
アンチヒューズ素子に、絶縁体層118の絶縁破壊電圧以上の電圧が印加されると、(a)に示すように、絶縁体層118の絶縁破壊箇所DBが生じ、その部分に絶縁破壊による電流(短絡電流)が流れる。これにより絶縁破壊箇所DBが発熱し、その熱で近傍の上部電極119に玉化部119Mが形成され、下部電極117に玉化部117Mが形成される。そして、絶縁体層118は玉化部119M,117Mの溶融熱により加熱されて、クラック24が発生する。
その後、(c)に示すように、絶縁破壊の進行に伴って短絡電流が大きくなって、短絡領域が拡大し、発熱量が増大することで、玉化部119M,117Mが成長する。
最終的に、(d)に示すように、分断された絶縁体層118を巻き込むように、肥大化した玉化部119M,117M同士が溶着して一体化する。そして、接合部110を形成して導通状態となる。導通状態になると、短絡による発熱が抑えられて温度が低下し、低抵抗化する。そのため、その後は大電流がアンチヒューズ素子を介して流れるようになる。
なお、図5(A)(B)および図7に示したように、ツェナーダイオードとアンチヒューズ素子とが単一のチップに構成されることにより、ツェナーダイオードの熱がアンチヒューズに伝わり、アンチヒューズを加熱することになるので、アンチヒューズをより効率的に動作させることができる。
図9(A)は第2の実施形態に係る照明用LED素子202の平面図、図9(B)は照明用LED素子202の断面図である。但し、図9(A)においては、カバー13を取り除いた状態で示す。アルミナパッケージ12はリードフレーム11A,11Bと一体化され、アルミナパッケージ12のキャビティ内においてリードフレーム11A上にLEDチップ1および複合保護素子10がそれぞれダイボンディングされる。この複合保護素子10は、図7に示した垂直構造の素子である。アルミナパッケージ12のキャビティ内において、LEDチップ1はリードフレーム11BにワイヤーWを介してワイヤーボンディングされる。同様に、複合保護素子10はリードフレーム11BにワイヤーWを介してワイヤーボンディングされる。
図5(B)に示した水平構造の複合保護素子10をアルミナパッケージ12内に実装する場合は、リードフレーム11Aとは絶縁された独立のリードフレームを設け、この独立のリードフレームに複合保護素子10をダイボンディングし、2本のワイヤーの一方をリードフレーム11Aに接続し、他方をリードフレーム11Bに接続する。
図7に示した垂直構造の複合保護素子10であれば、図9に示したとおり、複合保護素子10とリードフレーム11Bとを1本のワイヤーのみでボンディングすればいいので、ワイヤーの本数を少なくすることができる利点がある。そして、ワイヤーの本数を減らせる分、抵抗成分や寄生インダクタンス成分が抑制できる。そのため、ESD保護時に保護対象に印加されるクランプ電圧を低減できる。また、アンチヒューズ素子の導通時の経路の抵抗が低減されて導体損失を軽減できる。
LEDチップ1は青色発光ダイオードであり、チップ表面に黄色蛍光体が塗布される。アルミナパッケージ12の表面には透明カバー(レンズ)13が接着される。
このようにして、複合保護素子を含めてパッケージ化された照明用LED素子202が得られる。
本実施形態によれば、図9に示したように、単一の複合保護素子10を用いるだけでよいので、この複合保護素子10をアルミナパッケージ12内に実装し易い。また、アンチヒューズ素子部を再配線層に形成することによって、複合保護素子を薄型化できるので、LEDチップ1からの光が複合保護素子10によって遮られないという効果がある。
なお、以上に示した各実施形態では、ツェナーダイオードをESD保護素子として用いる例を示したが、ESD保護素子としては、ツェナーダイオード以外に、所定の閾値電圧で導通する各種素子を用いてもよく、同様の作用効果を奏する。
《第3の実施形態》
第3の実施形態では、LED照明装置に備えられる複合保護素子の製造方法と、複合保護素子の基板への実装方法について示す。
第3の実施形態では、LED照明装置に備えられる複合保護素子の製造方法と、複合保護素子の基板への実装方法について示す。
図10は第3の実施形態に係るLED照明装置に備えられる複合保護素子10および100の製造方法を示す図である。
図10の(a)(b)(c)は、複合保護素子の製造途中での断面図である。(c)の工程は、図5(B)に示される複合保護素子10に相当する。(a)の工程では、保護膜120が形成され、開口Hが形成される。続く(b)の工程で、外部電極121,122が形成される。その後、(c)の工程で開口APを形成することにより、複合保護素子10が構成される。
図11は、図10に続く図である。図11において(a)の工程で、Ti/Cu/Ti膜124がスパッタリング等で成膜される。このTi/Cu/Ti膜124の厚さは例えば0.1/1.0/0.1μmである。続く(b)の工程で、外部接続電極125が形成される。この外部接続電極125は例えばSn膜上にAu膜が形成されたAu/Snめっき膜である。このAu/Snめっき膜125の厚さは例えばトータルで10μmである。その後、(c)の工程でTi/Cu/Ti膜124がパターンニングされる。これにより、突出する外部接続電極125を備える複合保護素子100が構成される。
図12は第3の実施形態に係るLED照明装置の製造方法を示す図である。特に、図12は基板300への上記複合保護素子100の実装前と実装後の状態を示す図である。基板300にはランド(表面電極)301が形成されている。ランド300は例えばCu箔上にNiAuめっき膜が形成されたものである。
図12(a)(b)に示すように、ランド301に複合保護素子100の外部接続電極125を300℃程度に加熱し、スクラブ法により接合する。または超音波接合法により接合する。これにより、AuSnの固溶体が形成されて接合される。
図13は、基板300への上記複合保護素子100の別の実装方法を示す図である。基板300のランド301は、Cu箔上にNiAuめっき膜が形成されたものである。図13の(a)に示すように、ランド301上のフラックス302が塗布される。図13の(b)に示すように、基板300上に複合保護素子100を搭載し、300℃程度に加熱することにより、はんだを用いることなく実装する。
本実施形態によれば次のような効果を奏する。
保護膜120より外部接続電極125が突出しているので、基板300のランドとの接触が可能となる。
外部接続電極125にAuSnをプリコートすることで、AuSn膜で基板側のランドと接合できる。そのため、はんだペーストが不要となる。
AP…開口
DB…絶縁破壊箇所
E…電源回路
P1〜Pn…LEDパッケージ
PC1〜PCn…並列回路
T1,T2…端子
W…ワイヤー
1…LEDチップ
2…ツェナーダイオード
3…アンチヒューズ素子
10…複合保護素子
11A,11B…リードフレーム
12…アルミナパッケージ
13…カバー
24…クラック
100…複合保護素子
110…接合部
111…p型Si基板
112…SiO2 膜
113…p+拡散領域
114…n+拡散領域
115,116…Al電極
117…下部電極
118…絶縁体層
119…上部電極
119M,117M…玉化部
120…保護膜
121,122…外部電極
121H,122H…コンタクトホール
121V,122V…ビアホール
123…裏面電極
124…Ti/Cu/Ti膜
125…外部接続電極
201,202…照明用LED素子
300…回路基板
301…ランド
302…フラックス
DB…絶縁破壊箇所
E…電源回路
P1〜Pn…LEDパッケージ
PC1〜PCn…並列回路
T1,T2…端子
W…ワイヤー
1…LEDチップ
2…ツェナーダイオード
3…アンチヒューズ素子
10…複合保護素子
11A,11B…リードフレーム
12…アルミナパッケージ
13…カバー
24…クラック
100…複合保護素子
110…接合部
111…p型Si基板
112…SiO2 膜
113…p+拡散領域
114…n+拡散領域
115,116…Al電極
117…下部電極
118…絶縁体層
119…上部電極
119M,117M…玉化部
120…保護膜
121,122…外部電極
121H,122H…コンタクトホール
121V,122V…ビアホール
123…裏面電極
124…Ti/Cu/Ti膜
125…外部接続電極
201,202…照明用LED素子
300…回路基板
301…ランド
302…フラックス
Claims (3)
- 保護対象の回路に対して並列接続されたESD保護素子と、このESD保護素子に対して並列接続されたアンチヒューズ素子とを備え、前記ESD保護素子と前記アンチヒューズ素子とが、単一のチップに構成された複合保護素子であって、
前記チップは半導体基板であり、前記ESD保護素子は前記半導体基板に形成されたツェナーダイオードであり、前記アンチヒューズ素子は前記半導体基板の表面に形成され、絶縁層の両面を電極層で挟んだ積層構造のアンチヒューズ素子である、ことを特徴とする複合保護素子。 - 請求項1の複合保護素子を備えた、複合保護回路。
- 請求項1に記載の複合保護素子と、この複合保護素子が接続された保護対象の回路とで構成され、前記保護対象の回路は照明用LEDチップであり、前記複合保護素子および前記照明用LEDチップは単一のパッケージに収納されることを特徴とする、照明用LED素子。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013220738 | 2013-10-24 | ||
JP2013220738 | 2013-10-24 | ||
PCT/JP2014/077895 WO2015060278A1 (ja) | 2013-10-24 | 2014-10-21 | 複合保護回路、複合保護素子および照明用led素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6070858B2 true JP6070858B2 (ja) | 2017-02-01 |
JPWO2015060278A1 JPWO2015060278A1 (ja) | 2017-03-09 |
Family
ID=52992872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015543854A Active JP6070858B2 (ja) | 2013-10-24 | 2014-10-21 | 複合保護回路、複合保護素子および照明用led素子 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10043786B2 (ja) |
JP (1) | JP6070858B2 (ja) |
CN (1) | CN205726580U (ja) |
WO (1) | WO2015060278A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI20155964A (fi) * | 2015-12-17 | 2017-06-18 | Teknologian Tutkimuskeskus Vtt Oy | Sähköinen komponentti, piiri, laite, komponentin valmistusmenetelmä ja toimintamenetelmä |
CN209266387U (zh) * | 2017-03-22 | 2019-08-16 | 株式会社村田制作所 | 薄膜esd保护器件 |
WO2019031036A1 (ja) * | 2017-08-10 | 2019-02-14 | 株式会社村田製作所 | Esd保護デバイス、および、信号伝送線路 |
JP7269510B2 (ja) * | 2020-09-30 | 2023-05-09 | 日亜化学工業株式会社 | 発光装置 |
US11984437B2 (en) | 2020-09-30 | 2024-05-14 | Nichia Corporation | Light-emitting device |
DE102023126019A1 (de) | 2022-09-28 | 2024-03-28 | Nichia Corporation | Antifuse-element und lichtemittierende vorrichtung |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011124333A (ja) * | 2009-12-09 | 2011-06-23 | Tdk Corp | Led実装用基板 |
WO2011122182A1 (ja) * | 2010-03-31 | 2011-10-06 | 株式会社村田製作所 | アンチヒューズモジュール |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5341267A (en) * | 1991-09-23 | 1994-08-23 | Aptix Corporation | Structures for electrostatic discharge protection of electrical and other components |
US5369054A (en) * | 1993-07-07 | 1994-11-29 | Actel Corporation | Circuits for ESD protection of metal-to-metal antifuses during processing |
FR2738334A1 (fr) * | 1995-09-05 | 1997-03-07 | Motorola Semiconducteurs | Dispositif allumeur a semiconducteur, pour declenchement pyrotechnique, et procede de formation d'un tel dispositif |
DE19639279C2 (de) * | 1996-09-25 | 2002-01-17 | Daimlerchrysler Rail Systems | Stromrichterschaltung |
US6199484B1 (en) * | 1997-01-06 | 2001-03-13 | The Ensign-Bickford Company | Voltage-protected semiconductor bridge igniter elements |
JPH11251644A (ja) * | 1998-02-27 | 1999-09-17 | Matsushita Electron Corp | 半導体発光装置 |
US6331763B1 (en) * | 1998-04-15 | 2001-12-18 | Tyco Electronics Corporation | Devices and methods for protection of rechargeable elements |
JP4159445B2 (ja) * | 2003-10-23 | 2008-10-01 | 三菱電機株式会社 | ダイオード直列冗長回路 |
DE102005008100B4 (de) * | 2005-02-22 | 2007-03-08 | Mitsubishi Denki K.K. | Redundanzschaltung für in Reihe angeschlossene Dioden |
JP2007200577A (ja) * | 2006-01-23 | 2007-08-09 | Sharp Corp | 照明装置および液晶表示装置 |
TWI380433B (en) | 2009-02-25 | 2012-12-21 | Everlight Electronics Co Ltd | Light emitting diode package |
KR20110119776A (ko) * | 2009-03-02 | 2011-11-02 | 가부시키가이샤 무라타 세이사쿠쇼 | 안티퓨즈 소자 |
US8400064B2 (en) * | 2009-09-09 | 2013-03-19 | Koninklijke Philips Electronics N.V. | Zener diode protection network in submount for LEDs connected in series |
US8779676B2 (en) * | 2011-08-31 | 2014-07-15 | Osram Sylvania Inc. | Driver circuit for dimmable solid state light source |
DE102009047670B4 (de) * | 2009-12-08 | 2020-07-30 | Robert Bosch Gmbh | Schaltungseinrichtung mit einem Halbleiter-Bauelement |
JP2012169403A (ja) * | 2011-02-14 | 2012-09-06 | Stanley Electric Co Ltd | 一方向性アンチヒューズ素子及びこれを用いた発光ダイオードユニット |
CN103107689A (zh) * | 2011-11-11 | 2013-05-15 | 台达电子企业管理(上海)有限公司 | 一种级联型变频器、功率单元及其旁路模块 |
-
2014
- 2014-10-21 JP JP2015543854A patent/JP6070858B2/ja active Active
- 2014-10-21 CN CN201490001115.6U patent/CN205726580U/zh active Active
- 2014-10-21 WO PCT/JP2014/077895 patent/WO2015060278A1/ja active Application Filing
-
2016
- 2016-04-21 US US15/134,607 patent/US10043786B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011124333A (ja) * | 2009-12-09 | 2011-06-23 | Tdk Corp | Led実装用基板 |
WO2011122182A1 (ja) * | 2010-03-31 | 2011-10-06 | 株式会社村田製作所 | アンチヒューズモジュール |
Also Published As
Publication number | Publication date |
---|---|
CN205726580U (zh) | 2016-11-23 |
JPWO2015060278A1 (ja) | 2017-03-09 |
WO2015060278A1 (ja) | 2015-04-30 |
US20160233201A1 (en) | 2016-08-11 |
US10043786B2 (en) | 2018-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6070858B2 (ja) | 複合保護回路、複合保護素子および照明用led素子 | |
JP5015433B2 (ja) | Esd防護用の高速スイッチング・ダイオード内臓ledチップ | |
JP5281612B2 (ja) | 半導体発光装置及びその製造方法 | |
US7683396B2 (en) | High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts | |
US8350276B2 (en) | Alternating current light emitting device | |
US20060267040A1 (en) | High-brightness LED with protective function of electrostatic discharge damage | |
US20130307014A1 (en) | Semiconductor light emitting device | |
JPWO2012086517A1 (ja) | 発光素子ユニットおよび発光素子パッケージ | |
JP5813138B2 (ja) | キャリア基板、および半導体チップの製造方法 | |
US7737551B2 (en) | Semiconductor power module with SiC power diodes and method for its production | |
JP2004214338A (ja) | 半導体発光装置 | |
JP2006128236A (ja) | 光半導体モジュール | |
US8669580B2 (en) | Scalable heat dissipating microelectronic integration platform (SHDMIP) for lighting solutions and method of manufacturing thereof | |
JP2002185049A (ja) | フリップチップ発光ダイオードおよびフリップチップ静電放電保護チップをパッケージにおける電極にダイレクトボンディングする方法 | |
JP5260755B2 (ja) | 半導体チップのパッケージおよびこの製造方法 | |
JP2004193165A (ja) | 発光装置 | |
JP5659876B2 (ja) | 半導体レーザ駆動装置の製造方法 | |
JPH11103096A (ja) | 半導体発光素子 | |
JP2017535943A (ja) | オプトエレクトロニクス半導体デバイスおよびオプトエレクトロニクス半導体デバイスを有する装置 | |
JP2006512780A (ja) | レーザダイオード構成素子、及び、相互に直列接続された多数のレーザダイオードインゴットを有する電子回路装置 | |
JP2004200277A (ja) | 複合発光素子 | |
KR20170037907A (ko) | 발광 장치 | |
CN115986043A (zh) | 电子装置、焊接电子元件的方法及制造led显示器的方法 | |
WO2015059499A2 (en) | Led package and led module | |
KR101720285B1 (ko) | 발광 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6070858 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |