JPWO2012086517A1 - 発光素子ユニットおよび発光素子パッケージ - Google Patents

発光素子ユニットおよび発光素子パッケージ Download PDF

Info

Publication number
JPWO2012086517A1
JPWO2012086517A1 JP2012549764A JP2012549764A JPWO2012086517A1 JP WO2012086517 A1 JPWO2012086517 A1 JP WO2012086517A1 JP 2012549764 A JP2012549764 A JP 2012549764A JP 2012549764 A JP2012549764 A JP 2012549764A JP WO2012086517 A1 JPWO2012086517 A1 JP WO2012086517A1
Authority
JP
Japan
Prior art keywords
side electrode
light emitting
emitting element
electrode
element unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012549764A
Other languages
English (en)
Inventor
山本　浩貴
浩貴 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2012086517A1 publication Critical patent/JPWO2012086517A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F21K9/27—Retrofit light sources for lighting devices with two fittings for each light source, e.g. for substitution of fluorescent tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • F21V23/003—Arrangement of electric circuit elements in or on lighting devices the elements being electronics drivers or controllers for operating the light source, e.g. for a LED array
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2103/00—Elongate light sources, e.g. fluorescent tubes
    • F21Y2103/10—Elongate light sources, e.g. fluorescent tubes comprising a linear array of point-like light-generating elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本発明の発光素子ユニットは、表面および裏面を有し、当該裏面から光が取り出され、当該表面に第１ｎ側電極および第１ｐ側電極を有する半導体発光素子と、表面および裏面を有する導電性基板と、前記導電性基板の前記表面に形成された第２ｎ側電極および第２ｐ側電極とを有する支持素子とを含み、前記半導体発光素子は、前記第１ｎ側電極と前記第２ｎ側電極、および前記第１ｐ側電極と前記第２ｐ側電極がそれぞれ接合されることにより、前記表面を下方に向けたフェイスダウン姿勢で前記支持素子に支持されており、前記支持素子は、前記導電性基板の前記裏面に形成されたｎ側外部電極およびｐ側外部電極と、前記導電性基板を前記表面から前記裏面まで貫通し、前記第２ｎ側電極と前記ｎ側外部電極との間および／または前記第２ｐ側電極と前記ｐ側外部電極との間を電気的に接続する導電性のビアと、前記ビアと前記導電性基板との間に前記ビアの側面を覆うように形成された絶縁膜とを有する。

Description

本発明は、発光素子ユニットおよび発光素子パッケージに関する。
特許文献１に開示された発光装置は、白色のアルミナセラミックス基板からなる絶縁基板と、当該絶縁基板上に互いに隣接して搭載された発光素子およびツェナーダイオードと、発光素子およびツェナーダイオードを封止する樹脂封止部とを備えている。ツェナーダイオードは、発光素子に並列に接続されており、たとえば、発光素子に対して過大な逆方向電流が流れることを防止する。
特開２００８−８５１１３号公報
特許文献１の発光装置では、発光素子およびツェナーダイオードが互いに隣接して搭載されているので、これら２つの素子を搭載できるスペースを有する絶縁基板が必要である。そのため、発光装置全体としての構造が大型化するという不具合がある。
一方、発光素子およびツェナーダイオードをスタック構造にできれば、絶縁基板上のスペースが素子１つ分で済むので、装置全体としての小型化（シュリンク化）を図ることができるかもしれない。
しかしながら、発光素子とツェナーダイオードとの接続構造、発光素子への電力の供給方法等の課題が残る。
本発明の目的は、半導体発光素子および支持素子のスタック構造により小型化を図ることができ、さらに、半導体発光素子に対して電力を正常に供給できる発光素子ユニットおよび当該発光素子ユニットを備える発光素子パッケージを提供することである。
上記目的を達成するための本発明の発光素子ユニットは、表面および裏面を有し、当該裏面から光が取り出され、当該表面に第１ｎ側電極および第１ｐ側電極を有する半導体発光素子と、表面および裏面を有する導電性基板と、前記導電性基板の前記表面に形成された第２ｎ側電極および第２ｐ側電極とを有する支持素子とを含み、前記半導体発光素子は、前記第１ｎ側電極と前記第２ｎ側電極、および前記第１ｐ側電極と前記第２ｐ側電極がそれぞれ接合されることにより、前記表面を下方に向けたフェイスダウン姿勢で前記支持素子に支持されており、前記支持素子は、前記導電性基板の前記裏面に形成されたｎ側外部電極およびｐ側外部電極と、前記導電性基板を前記表面から前記裏面まで貫通し、前記第２ｎ側電極と前記ｎ側外部電極との間および／または前記第２ｐ側電極と前記ｐ側外部電極との間を電気的に接続する導電性のビアと、前記ビアと前記導電性基板との間に前記ビアの側面を覆うように形成された絶縁膜とを有する。
この構成によれば、半導体発光素子は、電極の形成面（表面）を下方に向けた、いわゆるフェイスダウン姿勢で支持素子に接合されている。これにより、半導体発光素子および支持素子をスタック構造にできるので、構造の小型化（シュリンク化）を図ることができる。
さらに、半導体発光素子の第１ｎ側電極および第１ｐ側電極それぞれに接合された第２ｎ側電極および第２ｐ側電極のうち少なくとも一方は、支持素子の導電性基板を厚さ方向に貫通するビアによって外部電極（ｎ側外部電極、ｐ側外部電極）に電気的に接続されている。そして、第２ｎ側電極および／または第２ｐ側電極と外部電極とを導通させるビアは、その側面が絶縁膜で覆われることによって、導電性基板に対して絶縁されている。そのため、外部電極からビアを介して半導体発光素子に電力を供給する際、ビアと導電性基板とが短絡することを防止することができる。その結果、半導体発光素子に対して電力を正常に供給することができる。
また、本発明の発光素子ユニットでは、前記ビアに接続された前記第２ｎ側電極および前記第２ｐ側電極は、前記導電性基板の前記表面に沿って敷設され、前記導電性基板および前記ビアそれぞれに接続された配線と、当該配線上に形成され、前記第１ｎ側電極または前記第１ｐ側電極に接合されたバンプとを含むことが好ましい。
この構成によれば、導電性基板とビアとが配線によって接続されているので、配線のパターンを適宜変更することにより、ビアの形成位置の自由度を広げることができる。これにより、導電性基板において、ダイオード等が形成される素子形成領域と、ビアが形成されるビア形成領域とを分離することができる。その結果、小型化された発光素子ユニットにおいても、素子形成領域を阻害せずに、導電性基板を貫通するビアを形成することができる。
また、本発明の発光素子ユニットは、前記配線における前記ビアの接続位置と前記バンプとの接続位置との間に介挿された抵抗素子をさらに含むことが好ましい。
この構成によれば、抵抗素子が半導体発光素子に対して直列に接続されているので、当該抵抗素子の抵抗値を適切に設定することにより、半導体発光素子に流れる電流を、当該発光素子の定格電流に良好に制御することができる。
また、本発明の発光素子ユニットでは、前記バンプに接続された前記第１ｎ側電極および前記第１ｐ側電極は、前記バンプと同一の金属材料からなるバンプ状に形成されていことが好ましい。その金属材料は、Ａｕであってもよい。
また、本発明の発光素子ユニットでは、前記配線は、Ａｌからなっていてもよい。
本発明の発光素子ユニットでは、前記導電性基板が、前記第２ｎ側電極が接続されたｐ型領域と、前記第２ｐ側電極が接続されたｎ型領域とを有し、前記支持素子が、当該ｎ型領域と当該ｐ型領域とのｐｎ接合を有するツェナーダイオードを含む場合、前記ビアは、前記第２ｎ側電極および前記第２ｐ側電極それぞれに接続されたｎ側ビアおよびｐ側ビアを含むことが好ましい。
この構成により、半導体発光素子に対してツェナーダイオードを並列に接続することができる。そのため、半導体発光素子に対して過大な逆方向電流が流れることを防止することができる。
たとえば、前記導電性基板が、前記ｐ型領域としてのｐ型半導体基板であり、前記ｎ型領域が、当該ｐ型半導体基板の表層部にフローティングされた領域である場合、前記ｐ側ビアは、フローティングされた前記ｎ型領域に接触しないように前記ｐ型半導体基板を貫通していることが好ましい。
これらの構成によれば、ツェナーダイオードのｐｎ接合を形成するｎ型領域（フローティング領域）が、ｎ側ビアによって阻害されていない。そのため、ツェナーダイオードは、半導体発光素子を過電流から保護する働きを十分に発揮することができる。
また、前記ｐ型半導体基板が、その表層部において前記ｎ型領域に隣接して形成され、前記第２ｎ側電極が接続されたｐ+型コンタクト領域を含む場合、前記ｐ側ビアは、前記ｎ型領域に対して前記ｐ+型コンタクト領域とは反対側に形成されており、前記ｎ側ビアは、前記ｐ+型コンタクト領域に対して前記ｎ型領域とは反対側に形成されていることが好ましい。具体的には、前記ｎ側ビア、前記ｎ型領域、前記ｐ+型コンタクト領域および前記ｐ側ビアが、平面視において同一直線上に配置されていてもよい。
また、本発明の発光素子ユニットでは、前記導電性基板が、複数の前記半導体発光素子をそれぞれ駆動させる駆動回路を有し、前記支持素子が、複数の前記半導体発光素子を支持する駆動素子を含み、前記ビアが、前記第２ｎ側電極および前記第２ｐ側電極それぞれに電気的に接続されていることが好ましい。
この構成によれば、１つの駆動素子に対して複数の半導体発光素子をスタック構造できるので、構造の小型化（シュリンク化）を図ることができる。
また、複数の前記半導体発光素子は、互いに発光波長が異なる発光素子であってもよい。具体的には、複数の前記半導体発光素子は、赤色ＬＥＤ素子、緑色ＬＥＤ素子および青色ＬＥＤ素子を含んでいてもよい。その場合、前記赤色ＬＥＤ素子、前記緑色ＬＥＤ素子および前記青色ＬＥＤ素子それぞれの前記第１ｎ側電極が、共通の前記第２ｎ側電極に接続されていることが好ましい。
そして、本発明の発光素子ユニットを、カソード端子およびアノード端子を有するベース基板で支持し、その周囲を樹脂ケースで取り囲むことにより、本発明の発光素子パッケージを構成することができる。
本発明の第１実施形態に係るＬＥＤパッケージの模式的な斜視図である。 図１に示すＬＥＤパッケージの断面図であって、図１のＡ−Ａ切断面における断面を示す。 図２に示すＬＥＤチップの底面図およびダイオードチップの平面図である。 図２に示すＬＥＤ素子ユニットの製造工程の一部を示す断面図であって、図２と同じ位置での切断面を示す。 図４Ａの次の工程を示す図である。 図４Ｂの次の工程を示す図である。 図４Ｃの次の工程を示す図である。 図４Ｄの次の工程を示す図である。 図４Ｅの次の工程を示す図である。 図４Ｆの次の工程を示す図である。 図４Ｇの次の工程を示す図である。 図４Ｈの次の工程を示す図である。 図２のダイオードチップの変形例を示す図である。 図２のカソード端子およびアノード端子の変形例を示す図である。 図３のｎ側ビアおよびｐ側ビアの変形例を示す図である。 図２のＬＥＤチップおよびダイオードチップの変形例を示す図であって、図８（ａ）がダイオードチップの平面図、図８（ｂ）がＬＥＤチップの底面図をそれぞれ示す。 図８のダイオードチップの底面図である。 図２のＬＥＤチップおよびダイオードチップの変形例を示す図であって、図８（ａ）がダイオードチップの平面図、図８（ｂ）がＬＥＤチップの底面図をそれぞれ示す。 本発明の第２実施形態に係るＬＥＤ素子ユニットの模式的な断面図である。 本発明の第３実施形態に係るＬＥＤ素子ユニットの模式図であって、図１２（ａ）が全体の平面図、図１２（ｂ）がＬＥＤドライバの平面図、図１２（ｃ）がＬＥＤチップの底面図をそれぞれ示す。 図１２（ａ）に示すＬＥＤ素子ユニットの断面図であって、図１２（ａ）のＢ−Ｂ切断面における断面を示す。 図１２（ａ）に示すＬＥＤ素子ユニットの断面図であって、図１２（ａ）のＣ−Ｃ切断面における断面を示す。 ＬＥＤパッケージを搭載したＬＥＤランプの概略構成図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係るＬＥＤパッケージの模式的な斜視図である。
ＬＥＤパッケージ１は、たとえば、信号機、電光掲示板、液晶ディスプレイのバックライト、自動車および自転車のランプ等の各種照明、電子写真式プリンタの感光用光源などに用いられる。
ＬＥＤパッケージ１は、ベース基板２と、ベース基板２上に取り付けられた樹脂ケース３とを備えている。
ベース基板２は、端部に凸条４を有する絶縁性基板５の凸条４に対して、凹条６，７を有する金属製のカソード端子８およびアノード端子９を嵌合させることにより、全体として長方形板状に形成したものである。カソード端子８およびアノード端子９はそれぞれ、ベース基板２の長手方向の各端部を形成している。
樹脂ケース３は、ベース基板２の中央部を取り囲むように、ベース基板２の周縁に沿う四角環を形成する壁状に形成されている。壁状の樹脂ケース３の４つの内面１０（ベース基板２の中央部側の面）は、互いに対向する一対の面がそれぞれ、ベース基板２の表面から頂部へ向かって広がるテーパー面とされている。内面１０は、リフレクタ（反射板）として機能する。
そして、樹脂ケース３に取り囲まれたベース基板２の中央部に、発光素子ユニットとしてのＬＥＤ素子ユニット１１が搭載されている。ＬＥＤ素子ユニット１１で発生した光は、樹脂パッケージの開放面１２（ベース基板２とは反対側の面）から放射される。樹脂ケース３で取り囲まれた部分には、図２に示すように、ＬＥＤ素子ユニット１１を覆うように、透光性樹脂６６が注入されていてもよい。具体的には、樹脂ケース３の下部にダイオードチップ１５を覆うように白色樹脂６６Ａが注入され、樹脂ケース３の上部にＬＥＤチップ１４を覆うように波長変換樹脂６６Ｂが注入されていることが好ましい。ＬＥＤチップ１４の下方に白色樹脂６６Ａを設けることにより、光の吸収を抑え、発光高率を高めることができる。なお、波長変換樹脂６６Ｂは、レンズ形状を有していてもよく、白色樹脂６６Ａは、たとえば、図２に一点鎖線で示すように、その周囲の部分が中央の部分に比べて厚くなるように湾曲して形成されていてもよい。すなわち、白色樹脂６６Ａは、ダイオードチップ１５を覆う部分が相対的に薄く、樹脂ケース３との接触部分が相対的に厚くてもよい。
図２は、図１に示すＬＥＤパッケージの断面図であって、図１のＡ−Ａ切断面における断面を示す。また、図３は、図２に示すＬＥＤチップの底面図およびダイオードチップの平面図である。
ベース基板２の中央部には、ＬＥＤ素子ユニット１１が設けられている。
ＬＥＤ素子ユニット１１は、半導体発光素子としてのＬＥＤチップ１４と、当該ＬＥＤチップ１４を支持する支持素子としてのダイオードチップ１５とを備えている。
ＬＥＤチップ１４は、透明基板としてのサファイア基板１６の一主面にIII族窒化物半導体層からなる発光ダイオード構造（ＬＥＤ層１７）を形成したものである。
ＬＥＤ層１７の表面１８には、第１ｎ側電極としてのＬＥＤカソード電極１９および第１ｐ側電極としてのＬＥＤアノード電極２０が形成されている。ＬＥＤカソード電極１９およびＬＥＤアノード電極２０は、Ａｕからなるバンプ状に形成されており、互いに隣接して設けられている。なお、以下で説明において、「ｎ側」および「ｐ側」とは、ＬＥＤチップ１４のカソード側（ｎ側）およびアノード側（ｐ側）を基準としている。
ＬＥＤ層１７から発生した光は、サファイア基板１６を透過して樹脂パッケージの開放面１２から放射される（図１参照）。
ダイオードチップ１５は、表面２１および裏面２２を有する導電性基板としてのｐ型シリコン基板２３（たとえば、ｐ型不純物濃度が１×１０19ｃｍ-3程度）を備えている
。ｐ型シリコン基板２３におけるＬＥＤチップ１４との対向面（表面２１）側の表層部には、ｎ+型領域２４（たとえば、ｎ型不純物濃度が１×１０20ｃｍ-3程度）が形成されている。ｎ+型領域２４は、ｐ型シリコン基板２３において、たとえば、平面視四角状の島としてフローティングされた領域である。
これにより、ｐ型シリコン基板２３には、ｎ+型領域２４と、当該ｎ+型領域２４を除くｐ型領域２５とが形成され、これらｎ+型領域２４とｐ型領域２５とのｐｎ接合を有するツェナーダイオードの構造が形成されている。このような構造を有するツェナーダイオードは、ｎ+型領域２４とｐ型領域２５との濃度関係によって定まるツェナー電圧を有している。当該ツェナーダイオードに所定の逆方向電圧が加わると、ｎ+型領域２４とｐ型領域２５との界面でツェナー降伏が起こる。すなわちダイオードチップ１５は、ＬＥＤチップ１４の保護素子として機能する。したがって、ＬＥＤチップ１４およびダイオードチップ１５は、互いに協働して保護回路を有する発光素子回路を構成している。
また、ｐ型シリコン基板２３の表層部には、ｐ型領域２５よりも高いｐ型不純物濃度を有するｐ+型コンタクト領域２６（たとえば、ｐ型不純物濃度が１×１０20ｃｍ-3程度）が形成されている。ｐ+型コンタクト領域２６は、ｎ+型領域２４と同様に、たとえば、平面視四角状の島としてフローティングされた領域であり、ｎ+型領域２４に隣接して形成されている。
ｐ型シリコン基板２３の表面２１には、ＳｉＯ2からなる表面保護膜２７が形成されている。
表面保護膜２７上には、第２ｎ側電極としてのダイオードアノード電極２８および第２ｐ側電極としてのダイオードカソード電極２９が形成されている。
ダイオードアノード電極２８は、Ａｌからなるｎ側配線３０と、Ａｕからなるｎ側バンプ３１とを備えている。
ｎ側配線３０は、ｐ+型コンタクト領域２６の直上に位置し、表面保護膜２７を貫通してｐ+型コンタクト領域２６に接続されたｎ側コンタクト部３２と、平面視において当該ｎ側コンタクト部３２からｎ+型領域２４とは反対側に引き出されたｎ側引出し部３３とを一体的に有している。Ａｌからなるｎ側引出し部３３は、ｐ+型コンタクト領域２６とｎ側ビア４１（後述）とを接続する中継配線として機能するとともに、ダイオードチップ１５の表面上において光の反射板として機能する。したがって、ｎ側引出し部３３の面積を大きくするほど光の反射面積が大きくなるので、光の反射率を向上させることができる。なお、ダイオードチップ１５の側面に、たとえば、絶縁膜を設けた上で、さらに反射膜を形成し、反射率をさらに向上させるようにしてもよい。
ｎ側バンプ３１は、ｎ側配線３０のｎ側コンタクト部３２上に接合されており、ｐ+型コンタクト領域２６の直上に配置されている。
ダイオードカソード電極２９は、Ａｌからなるｐ側配線３４と、Ａｕからなるｐ側バンプ３５とを備えている。
ｐ側配線３４は、ｎ+型領域２４の直上に位置し、表面保護膜２７を貫通してｎ+型領域２４に接続されたｐ側コンタクト部３６と、平面視において当該ｐ側コンタクト部３６からｐ+型コンタクト領域２６とは反対側に引き出されたｐ側引出し部３７とを一体的に有している。Ａｌからなるｐ側引出し部３７は、ｎ+型領域２４とｐ側ビア４２（後述）とを接続する中継配線として機能するとともに、ダイオードチップ１５の表面上において光の反射板として機能する。したがって、ｐ側引出し部３７の面積を大きくするほど光の反射面積が大きくなるので、光の反射率を向上させることができる。
ｐ側バンプ３５は、ｐ側配線３４のｐ側コンタクト部３６上に接合されており、ｎ+型領域２４の直上に配置されている。
ｐ型シリコン基板２３には、その裏面２２から表面保護膜２７を貫通し、ｎ側配線３０およびｐ側配線３４それぞれに達するｎ側ビアホール３８およびｐ側ビアホール３９が形成されている。ｎ側ビアホール３８およびｐ側ビアホール３９は、たとえば、平面視四角状に形成されている。
また、ｎ側ビアホール３８は、ｐ+型コンタクト領域２６に接触しないようにｐ+型コンタクト領域２６の側方を通過し、平面視においてｎ側引出し部３３に重なる位置に配置されている。また、ｐ側ビアホール３９は、ｎ+型領域２４に接触しないようにｎ+型領域２４の側方を通過し、平面視においてｐ側引出し部３７に重なる位置に配置されている。具体的には、ｎ側ビアホール３８およびｐ側ビアホール３９は、ｎ+型領域２４およびｐ+型コンタクト領域２６とともに同一直線（図３の一点鎖線Ｌ）上に、平面視で重ならないように配置されている。
これにより、ｎ側ビアホール３８とｐ+型コンタクト領域２６との間、およびｐ側ビアホール３９とｎ+型領域２４との間には、それぞれ一定の間隔が設けられている。
ｎ側ビアホール３８およびｐ側ビアホール３９の内面ならびにｐ型シリコン基板２３の裏面２２には、ＳｉＯ2からなる絶縁膜４０が一体的に形成されている。
そして、ｎ側ビアホール３８およびｐ側ビアホール３９における絶縁膜４０の内側を埋め尽くすように、Ｃｕからなるｎ側ビア４１およびｐ側ビア４２が形成されている。ｎ側ビア４１はｎ側引出し部３３に接続され、ｐ側ビア４２はｐ側引出し部３７に接続されることとなる。また、ｎ側ビア４１およびｐ側ビア４２は、ｐ型シリコン基板２３の表面２１から裏面２２へ向かう方向に径が徐々に小さくなるテーパービアであってもよい。
また、絶縁膜４０におけるｐ型シリコン基板２３の裏面２２上の部分には、ｎ側ビア４１からｐ型シリコン基板２３の裏面２２に沿って引き出されたｎ側アイランド４３が、ｎ側ビア４１と一体的に形成されている。このｎ側アイランド４３には、ｎ側外部電極としての半田からなるｎ側外部バンプ４４が接合されている。
また、絶縁膜４０におけるｐ型シリコン基板２３の裏面２２上の部分には、ｐ側ビア４２からｐ型シリコン基板２３の裏面２２に沿って引き出されたｐ側アイランド４５が、ｐ側ビア４２と一体的に形成されている。このｐ側アイランド４５には、ｐ側外部電極としての半田からなるｐ側外部バンプ４６が接合されている。
そして、ＬＥＤチップ１４は、バンプ状のＬＥＤカソード電極１９とｎ側バンプ３１（ダイオードアノード電極２８）、およびバンプ状のＬＥＤアノード電極２０とｐ側バンプ３５（ダイオードカソード電極２９）がそれぞれ接合されることにより、ＬＥＤ層１７の表面１８を下方に向けたフェイスダウン姿勢でダイオードチップ１５に下方から支持されている。これにより、ＬＥＤチップ１４およびダイオードチップ１５のスタック構造からなるＬＥＤ素子ユニット１１が構成されている。このＬＥＤ素子ユニット１１では、ｎ側外部バンプ４４およびｐ側外部バンプ４６に対して、ＬＥＤ層１７のＬＥＤカソード電極１９およびＬＥＤアノード電極２０と、ツェナーダイオードのｎ+型領域２４およびｐ型領域２５とが並列に接続されることとなる。
そして、ＬＥＤ素子ユニット１１は、ダイオードチップ１５のｎ側外部バンプ４４がカソード端子８における樹脂ケース３に対してベース基板２の中央部側にはみ出した部分に接続され、ｐ側外部バンプ４６がアノード端子９における樹脂ケース３に対してベース基板２の中央部側にはみ出した部分に接続されることにより、ベース基板２の中央部に配置されている。
ＬＥＤ素子ユニット１１のサファイア基板１６の天面５５と樹脂ケース３の開放面１２（頂部）との間には、ＬＥＤ素子ユニット１１がパッケージ化された状態において、適当なクリアランスＣが設けられている。
図４Ａ〜図４Ｉは、図２に示すＬＥＤ素子ユニットの製造工程の一部を工程順に示す断面図であって、図２と同じ位置での切断面を示す。
ＬＥＤ素子ユニット１１の製造は、ｐ型シリコン基板２３が個片に切り分けられる前のウエハ５６の状態で進められる。まず、図４Ａに示すように、公知のイオンインプランテーション技術により、ｐ型シリコン基板２３の表層部にｎ+型領域２４およびｐ+型コンタクト領域２６が形成される。次に、熱酸化により、ｐ型シリコン基板２３の表面２１に、ＳｉＯ2からなる表面保護膜２７が形成される。次に、公知のパターニング技術により表面保護膜２７がパターニングされ、ｎ+型領域２４およびｐ+型コンタクト領域２６を露出させる開口が表面保護膜２７に形成される。次に、スパッタ法により、表面保護膜２７上の全域にＡｌ層が堆積される。次に、公知のパターニング技術により、当該堆積したＡｌ層をパターニングすることにより、所定パターンのｎ側配線３０およびｐ側配線３４が形成される。
次に、図４Ｂに示すように、ｎ側配線３０およびｐ側配線３４に、Ａｕからなるｎ側バンプ３１およびｐ側バンプ３５が形成される。次に、ｐ型シリコン基板２３が裏面２２側から研削され、薄くされる。たとえば、７００μｍ厚のｐ型シリコン基板２３が、１３０μｍ厚程度にまで薄くされる。次に、ｐ型シリコン基板２３の裏面２２からｐ型シリコン基板２３および表面保護膜２７をエッチングすることにより、ｎ側配線３０およびｐ側配線３４それぞれに達するｎ側ビアホール３８およびｐ側ビアホール３９が形成される。
次に、図４Ｃに示すように、ＣＶＤ（Chemical Vapor Deposition）法により、ｎ側ビアホール３８およびｐ側ビアホール３９の内面、ならびにｐ型シリコン基板２３の裏面２２に、ＳｉＯ2からなる絶縁膜４０が形成される。
次に、図４Ｄに示すように、エッチングにより、当該絶縁膜４０におけるｎ側配線３０およびｐ側配線３４上の部分が選択的に除去される。
次に、絶縁膜４０上にＴｉからなるバリア膜（図示せず）が形成され、当該バリア膜上に、スパッタ法により、Ｃｕからなるシード膜（図示せず）が形成される。次に、図４Ｅに示すように、当該Ｃｕシード膜およびＴｉバリア膜上に、ｎ側アイランド４３およびｐ側アイランド４５を形成すべき部分に開口を有するレジスト１３が形成される。その後、レジスト１３の開口から露出するＣｕシード膜から、ｎ側ビアホール３８およびｐ側ビアホール３９内およびｐ型シリコン基板２３の裏面２２にＣｕをめっき成長させる。これにより、図４Ｅに示すように、ｎ側ビア４１、ｐ側ビア４２、ｎ側アイランド４３およびｐ側アイランド４５が同時に形成される。
次に、図４Ｆに示すように、レジスト１３が剥離され、レジスト１３が形成されていた部分に露出する余分なＣｕシード膜が除去される。続いて、ｎ側アイランド４３およびｐ側アイランド４５に、半田からなるｎ側外部バンプ４４およびｐ側外部バンプ４６が形成される。
次に、図４Ｇに示すように、ウエハ５８の状態のサファイア基板１６上にＬＥＤ層１７が形成されたＬＥＤウエハ５９に対して、サファイア基板１６からダイシングブレード５７が進出されることにより、各ＬＥＤチップ１４の周縁に沿って設定されたダイシングライン上でＬＥＤチップ１４が切断される。これにより、ウエハ５８が各ＬＥＤチップ１４に個片化される。
次に、図４Ｈに示すように、個片化された各ＬＥＤチップ１４のＬＥＤカソード電極１９およびＬＥＤアノード電極２０が、ｎ側バンプ３１およびｐ側バンプ３５に対して１対１で接合される。
次に、ｐ型シリコン基板２３の裏面２２側からダイシングブレード６０が進出されることにより、図４Ｉに示すように、各ダイオードチップ１５の周縁に沿って設定されたダイシングライン上でｐ型シリコン基板２３が切断される。これにより、ＬＥＤチップ１４およびダイオードチップ１５のスタック構造を有するＬＥＤ素子ユニット１１が得られる。
以上のように、このＬＥＤパッケージ１によれば、ＬＥＤチップ１４は、ＬＥＤ層１７の電極の形成面（表面１８）を下方に向けた、いわゆるフェイスダウン姿勢でダイオードチップ１５に接合されている。これにより、ＬＥＤチップ１４およびダイオードチップ１５をスタック構造にできるので、ＬＥＤ素子ユニット１１の小型化（シュリンク化）を図ることができる。
さらに、ＬＥＤチップ１４のＬＥＤカソード電極１９およびＬＥＤアノード電極２０それぞれに接合されたダイオードアノード電極２８およびダイオードカソード電極２９が、ｐ型シリコン基板２３を厚さ方向に貫通するｎ側ビア４１およびｐ側ビア４２によって、ｎ側外部バンプ４４およびｐ側外部バンプ４６にそれぞれ接続されている。
そして、ｎ側ビア４１およびｐ側ビア４２は、その側面が絶縁膜４０で覆われることによって、ｐ型シリコン基板２３に対して絶縁されている。そのため、ｎ側外部バンプ４４およびｐ側外部バンプ４６からビア（ｎ側ビア４１およびｐ側ビア４２）を介してＬＥＤチップ１４に電力を供給する際、ビア（ｎ側ビア４１およびｐ側ビア４２）とｐ型シリコン基板２３とが短絡することを防止することができる。その結果、ＬＥＤチップ１４に対して電力を正常に供給することができる。
また、ｎ側配線３０およびｐ側配線３４が、それぞれ引出し部（ｎ側引出し部３３およびｐ側引出し部３７）を有しており、当該引出し部３３，３７にｎ側ビア４１およびｐ側ビア４２が接続されている。これにより、引出し部３３，３７のパターンを適宜変更することにより、ｎ側ビア４１およびｐ側ビア４２の形成位置の自由度を広げることができる。
すなわち、この第１実施形態のように、ｎ側ビア４１およびｐ側ビア４２を、ｎ+型領域２４およびｐ+型コンタクト領域２６に接触しないように設けることができる。そのため、小型化されたＬＥＤ素子ユニット１１においても、ｎ+型領域２４およびｐ+型コンタクト領域２６が阻害されない。その結果、ｐ型シリコン基板２３に形成されたツェナーダイオードは、ＬＥＤチップ１４を過電流から保護する働きを十分に発揮することができる。
また、ＬＥＤチップ１４で発生した熱を、Ａｕ（熱伝導率が約３２０Ｗ／（ｍ・Ｋ））からなるｎ側バンプ３１およびｐ側バンプ３５、Ａｌ（熱伝導率が約２３６Ｗ／（ｍ・Ｋ））からなるｎ側配線３０およびｐ側配線３４、Ｃｕ（熱伝導率が約３９８Ｗ／（ｍ・Ｋ））からなり、ボンディングワイヤに比べて太いｎ側ビア４１およびｐ側ビア４２、ならびに半田（熱伝導率が約７０〜８０Ｗ／（ｍ・Ｋ））からなるｎ側外部バンプ４４およびｐ側外部バンプ４６を介して、ベース基板２に放散させることができるため、放熱性を向上させることができる。
また、図２において、ダイオードアノード電極２８およびダイオードカソード電極２９が、ベース基板２のカソード端子８およびアノード端子９それぞれに対してボンディングワイヤを利用して接続される構成であると、ダイオードチップ１５と当該ボンディングワイヤの熱膨張係数の違いによってボンディングワイヤが断線するおそれがある。これに対し、この実施形態の構成では、図２に示すように、ダイオードアノード電極２８およびダイオードカソード電極２９が、ベース基板２のカソード端子８およびアノード端子９それぞれに対してｎ側外部バンプ４４およびｐ側外部バンプ４６を利用して接続されている。これにより、上記ボンディングワイヤの断線等による接続不良の発生を低減することができる。
また、ダイオードチップ１５は、図５に示すような薄型チップであってもよい。この場合、ダイオードチップ１５の厚さを、たとえば、５０μｍ〜１００μｍとして、厚さ方向のｎ側ビア４１およびｐ側ビア４２の長さを短くすることができるので、ダイオードチップ１５の表面から裏面へ向かう方向への熱伝導性を向上させることができる。
また、ＬＥＤパッケージ１において、カソード端子８およびアノード端子９は、図６に示すように、それ自体が長方形板状に形成されたリード端子であってもよい。この場合、ｎ側外部バンプ４４およびｐ側外部バンプ４６が直接リード端子に接続されることとなるので、ＬＥＤパッケージ１の熱伝導性を向上させることができる。
また、ダイオードチップ１５において、ｎ側ビア４１およびｐ側ビア４２は、できるだけ大きな径で形成されていることが好ましく、また、図７に示すように、ダイオードチップ１５に複数本形成されていてもよい。これにより、ダイオードチップ１５の表面から裏面へ向かう方向への熱伝導性を向上させることができる。
また、ＬＥＤ素子ユニット１１では、ダイオードチップ１５は、複数のＬＥＤチップ１４に接続されるように設けられていてもよい。この場合、ｎ側配線３０およびｐ型配線３４は、図８に示すように、各ＬＥＤチップ１４に対して１つずつ設けられていてもよい。この場合、ｎ側アイランド４３およびｐ側アイランド４５は、図９に示すように、各ｎ側配線３０および各ｐ側配線３４に接続されたｎ側ビア４１およびｐ側ビア４２を一括して接続するように設けられていてもよいし、各ｎ側ビア４１および各ｐ側ビア４２に対して１つずつ設けられていてもよい。また、ｎ側配線３０およびｐ型配線３４は、図１０に示すように、全てのＬＥＤチップ１４の共通の配線として設けられていてもよい。この場合、ｎ側バンプ３１およびｐ側バンプ３５は、各ＬＥＤチップ１４に対して１つずつ設けられていてもよい。また、より多くのＬＥＤチップ１４を用いる場合には、多層配線を用いるようにしてもよい。
＜第２実施形態＞
図１１は、本発明の第２実施形態に係るＬＥＤ素子ユニットの模式的な断面図である。なお、図１１において、前述の図２に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。
第２実施形態のＬＥＤ素子ユニット６１では、表面保護膜２７の上に、ＳｉＯ2からなる第１層間絶縁膜６２および第２層間絶縁膜６３が順に積層されている。
ｎ側配線３０およびｐ側配線３４は、第２層間絶縁膜６３の表面から第２層間絶縁膜６３、第１層間絶縁膜６２および表面保護膜２７を貫通して、ｎ+型領域２４およびｐ+型コンタクト領域２６にそれぞれ接続されている。
ｎ側配線３０のｎ側引出し部３３は、その引出し方向を横切る方向に沿って分断されている。第１層間絶縁膜６２上には、当該分断されたｎ側引出し部３３の間に跨るように、ポリシリコンからなる抵抗素子６４が形成されている。
抵抗素子６４は、分断された各ｎ側引出し部３３に対して、プラグ６５により接続されている。これにより、抵抗素子６４は、ｎ側配線３０におけるｎ側ビア４１の接続位置とｎ側バンプ３１の接続位置（ｎ側コンタクト部３２の位置）との間に直列に接続されることになる。
第２実施形態のＬＥＤ素子ユニット６１によっても、第１実施形態のＬＥＤ素子ユニット６１と同様の作用効果を発現することができる。
さらに、ＬＥＤ素子ユニット６１では、抵抗素子６４がｎ側配線３０に直列に接続されているので、当該抵抗素子６４の抵抗値を適切に設定することにより、ＬＥＤチップ１４に流れる電流を、当該ＬＥＤチップ１４の定格電流に良好に制御することができる。
なお、この第２実施形態では、第１層間絶縁膜６２を省略し、抵抗素子６４を表面保護膜２７上に形成してもよい。
＜第３実施形態＞
図１２は、本発明の第３実施形態に係るＬＥＤ素子ユニットの模式図であって、図１２（ａ）が全体の平面図、図１２（ｂ）がＬＥＤドライバの平面図、図１２（ｃ）がＬＥＤチップの底面図をそれぞれ示す。図１３は、図１２（ａ）に示すＬＥＤ素子ユニットの断面図であって、図１２（ａ）のＢ−Ｂ切断面における断面を示す。図１４は、図１２（ａ）に示すＬＥＤ素子ユニットの断面図であって、図１２（ａ）のＣ−Ｃ切断面における断面を示す。なお、図１２（ａ）〜（ｃ）、図１３および図１４において、前述の図２および図３に示す各部に対応する部分には、それらの各部と同一の参照符号を付している。また、以下では、同一の参照符号を付した部分についての詳細な説明を省略する。
第３実施形態のＬＥＤ素子ユニット８１は、複数のＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂと、これら複数のＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂを一括して支持する駆動素子としてのＬＥＤドライバ８３とを備えている。
複数のＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂは、互いに発光波長が異なる、赤色ＬＥＤチップ８２Ｒ（発光波長が６１５ｎｍ〜６６５ｎｍ）、緑色ＬＥＤチップ８２Ｇ（発光波長が５１５ｎｍ〜５４０ｎｍ）および青色ＬＥＤチップ８２Ｂ（発光波長が４４５ｎｍ〜４８０ｎｍ）である。なお、緑色ＬＥＤチップ８２Ｇは、サファイア基板１６に代えて、ＳｉＣ基板４７を有しており、このＳｉＣ基板４７の一主面にＬＥＤ層１７を形成したものである。また、赤色ＬＥＤチップ８２Ｒは、サファイア基板１６に代えて、ＧａＡｓ基板４８を有しており、このＧａＡｓ基板４８の一主面にＬＥＤ層１７を形成したものである。
ＬＥＤドライバ８３は、個々のＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂを駆動させる駆動ＩＣ８４（駆動回路）が形成されたシリコン基板８５を有している。シリコン基板８５の表面８６には、ＳｉＯ2からなる表面保護膜９０が形成されている。
表面保護膜９０上には、第２ｎ側電極としてのカソード電極８８および第２ｐ側電極としてのアノード電極８９Ｒ，８９Ｇ，８９Ｂが互いに隣接して形成されている。カソード電極８８は、３つのＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂに対して共通の電極となっている。一方、アノード電極８９Ｒ，８９Ｇ，８９Ｂは、各ＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂに対して一つずつ合計３対設けられている。
アノード電極８９Ｒ，８９Ｇ，８９Ｂは、それぞれ各ＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂに対して一つずつ設けられた、アノード配線９４Ｒ，９４Ｇ，９４Ｂとアノードバンプ９５Ｒ，９５Ｇ，９５Ｂとを備えている。
各アノード配線９４Ｒ，９４Ｇ，９４Ｂは、アノードバンプ９５Ｒ，９５Ｇ，９５Ｂがコンタクトされるアノードコンタクト部９６Ｒ，９６Ｇ，９６Ｂと、平面視において当該アノードコンタクト部９６Ｒ，９６Ｇ，９６Ｂからカソード電極８８とは反対側に引き出されたアノード引出し部９７Ｒ，９７Ｇ，９７Ｂとを一体的に有している。
シリコン基板８５には、その裏面８７から表面保護膜９０を貫通し、カソード電極８８およびアノード配線９４Ｒ，９４Ｇ，９４Ｂそれぞれに達するカソードビアホール９８およびアノードビアホール９９Ｒ，９９Ｇ，９９Ｂが形成されている。カソードビアホール９８およびアノードビアホール９９Ｒ，９９Ｇ，９９Ｂは、たとえば、平面視四角状に形成されている。また、カソードビアホール９８は、共通のカソード電極８８に対して一つ設けられている。一方、アノードビアホール９９Ｒ，９９Ｇ，９９Ｂは、各ＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂに対して一つずつ合計３つ設けられている。
また、アノードビアホール９９Ｒ，９９Ｇ，９９Ｂは、平面視においてアノード引出し部９７Ｒ，９７Ｇ，９７Ｂに重なる位置に配置されている。
カソードビアホール９８およびアノードビアホール９９Ｒ，９９Ｇ，９９Ｂの内面ならびにシリコン基板８５の裏面８７には、ＳｉＯ2からなる絶縁膜１００が一体的に形成されている。
そして、カソードビアホール９８およびアノードビアホール９９Ｒ，９９Ｇ，９９Ｂにおける絶縁膜１００の内側を埋め尽くすように、Ｃｕからなるカソードビア１０１およびアノードビア１０２Ｒ，１０２Ｇ，１０２Ｂが形成されている。カソードビア１０１はカソード電極８８に接続され、アノードビア１０２Ｒ，１０２Ｇ，１０２Ｂはアノード引出し部９７Ｒ，９７Ｇ，９７Ｂに接続されることとなる。
また、絶縁膜１００におけるシリコン基板８５の裏面８７上の部分には、カソードビア１０１からシリコン基板８５の裏面８７に沿って引き出されたカソードアイランド１０３が、カソードビア１０１と一体的に形成されている。このカソードアイランド１０３には、カソード外部電極としての半田からなるカソード外部バンプ１０４が接合されている。
また、絶縁膜１００におけるシリコン基板８５の裏面８７上の部分には、アノードビア１０２Ｒ，１０２Ｇ，１０２Ｂからシリコン基板８５の裏面８７に沿って引き出されたアノードアイランド１０５Ｒ，１０５Ｇ，１０５Ｂが、アノードビア１０２Ｒ，１０２Ｇ，１０２Ｂと一体的に形成されている。このアノードアイランド１０５Ｒ，１０５Ｇ，１０５Ｂには、アノード外部電極としての半田からなるアノード外部バンプ１０６Ｒ，１０６Ｇ，１０６Ｂが接合されている。
そして、赤色ＬＥＤチップ８２Ｒ、緑色ＬＥＤチップ８２Ｇおよび青色ＬＥＤチップ８２Ｂは、バンプ状のＬＥＤカソード電極１９とカソード電極８８、およびバンプ状のＬＥＤアノード電極２０とアノードバンプ９５Ｒ，９５Ｇ，９５Ｂがそれぞれ接合されることにより、ＬＥＤ層１７の表面１８を下方に向けたフェイスダウン姿勢でＬＥＤドライバ８３に下方から支持されている（図１２（ａ）および図１３）。
以上のように、このＬＥＤ素子ユニット８１によれば、複数のＬＥＤチップ（赤色ＬＥＤチップ８２Ｒ、緑色ＬＥＤチップ８２Ｇおよび青色ＬＥＤチップ８２Ｂ）は、ＬＥＤ層１７の電極の形成面（表面１８）を下方に向けた、いわゆるフェイスダウン姿勢でＬＥＤドライバ８３に接合されている。これにより、ＬＥＤチップ８２Ｒ，８２Ｇ，８２ＢおよびＬＥＤドライバ８３をスタック構造にできるので、ＬＥＤ素子ユニット８１の小型化（シュリンク化）を図ることができる。
さらに、各ＬＥＤチップ８２Ｒ，８２Ｇ，８２ＢのＬＥＤカソード電極１９およびＬＥＤアノード電極２０それぞれに接合されたカソード電極８８およびアノード電極８９Ｒ，８９Ｇ，８９Ｂが、シリコン基板８５を厚さ方向に貫通するカソードビア１０１およびアノードビア１０２Ｒ，１０２Ｇ，１０２Ｂによって、カソード外部バンプ１０４およびアノード外部バンプ１０６Ｒ，１０６Ｇ，１０６Ｂにそれぞれ接続されている。
そして、カソードビア１０１およびアノードビア１０２Ｒ，１０２Ｇ，１０２Ｂは、その側面が絶縁膜１００で覆われることによって、シリコン基板８５に対して絶縁されている。そのため、カソード外部バンプ１０４およびアノード外部バンプ１０６Ｒ，１０６Ｇ，１０６Ｂからビア（カソードビア１０１およびアノードビア１０２Ｒ，１０２Ｇ，１０２Ｂ）を介してＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂに電力を供給する際、ビア（カソードビア１０１およびアノードビア１０２Ｒ，１０２Ｇ，１０２Ｂ）とシリコン基板８５とが短絡することを防止することができる。その結果、ＬＥＤチップ８２Ｒ，８２Ｇ，８２Ｂに対して電力を正常に供給することができる。
以上、本発明の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
たとえば、ＬＥＤチップとともにスタック構造される素子としては、前述の第１〜第３実施形態に例示した素子（ダイオードチップ１５、ＬＥＤドライバ８３）に限らず、可変抵抗素子などであってもよい。
また、各ビアの側面を被覆する絶縁膜４０，１００は、ＳｉＯ2に限らず、ＳｉＮなどであってもよい。
また、前述の第１および第２実施形態では、カソード側（ｎ側）およびアノード側（ｐ側）の両方にｐ型シリコン基板２３を貫通するビア（ｎ側ビア４１およびｐ側ビア４２）を形成したが、一方を省略することもできる。
また、第１〜第３実施形態においては、各半導体領域の導電型を反転した構成が採用されてもよい。すなわち、ダイオードチップ１５において、ｎ型（第１導電型）の領域がｐ型（第２導電型）の領域であり、かつ、ｐ型の領域がｎ型の領域である構成が採用されてもよい。
また、第２ｎ側電極２８とｎ側外部バンプ４４とを接続する配線、第２ｐ側電極２９とｐ側外部バンプ４６とを接続する配線、カソード電極８８とカソード外部バンプ１０４とを接続する配線等は、それぞれシリコン基板２３，８５を貫通するビアでなくてもよい。たとえば、第１実施形態のＬＥＤ素子ユニット１１のダイオードチップ１５において、シリコン基板２３の側面に沿って形成された配線等であってもよい。
また、第１実施形態では、ＬＥＤ素子ユニット１１がベース基板２上に搭載された例を示したが、ＬＥＤ素子ユニット１１は、ｎ側外部バンプ４４およびｐ側外部バンプ４６をそれぞれリードフレームのリードに接続することにより、ベース基板２等を介さずにリードフレームに直接搭載されていてもよい。
また、第１〜第３実施形態で図示されたＬＥＤチップ１４，８２Ｒ，８２Ｇ，８２Ｂは模式的なものであり、これらのＬＥＤチップ１４，８２Ｒ，８２Ｇ，８２Ｂとしては、一般的な構造のＬＥＤ素子を用いることができる。
また、第１〜第３実施形態のＬＥＤパッケージ１またはＬＥＤ素子ユニット１１，６１，７１，８１単体の応用製品の一例としては、たとえば、ＬＥＤランプ、バックライト、７セグメント表示器、ドットマトリクス表示器等が挙げられる。ＬＥＤランプの構成の一例としては、図１５に示すように、基板６７上に、ＬＥＤパッケージ１が複数設置された構成（Ｒは抵抗であり、Ｃはキャパシタ）が挙げられる。図１５の構成では、ＬＥＤパッケージ１に代えてＬＥＤ素子ユニット１１，６１，７１，８１単体を設置してもよい。
本発明の実施形態は、本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の精神および範囲は添付の請求の範囲によってのみ限定される。
また、本発明の各実施形態において表した構成要素は、本発明の範囲で組み合わせることができる。
本出願は、２０１０年１２月２０日に日本国特許庁に提出された特願２０１０−２８３３６６号に対応しており、この出願の全開示はここに引用により組み込まれるものとする。
１・・・ＬＥＤパッケージ、２・・・ベース基板、３・・・樹脂ケース、８・・・カソード端子、９・・・アノード端子、１１・・・ＬＥＤ素子ユニット、１４ ＬＥＤチップ、１５・・・ダイオードチップ、１７・・・ＬＥＤ層、１８・・・（ＬＥＤ層の）表面、１９・・・ＬＥＤカソード電極、２０・・・ＬＥＤアノード電極、２１・・・（ｐ型シリコン基板の）表面、２２・・・（ｐ型シリコン基板の）裏面、２３・・・ｐ型シリコン基板、２４・・・ｎ+型領域、２５・・・ｐ型領域、２６・・・ｐ+型コンタクト領域、２８・・・ダイオードアノード電極、２９・・・ダイオードカソード電極、３０・・・ｎ側配線、３１・・・ｎ側バンプ、３４・・・ｐ側配線、３５・・・ｐ側バンプ、４０・・・絶縁膜、４１・・・ｎ側ビア、４２・・・ｐ側ビア、４４・・・ｎ側外部バンプ、４６・・・ｐ側外部バンプ、６１・・・ＬＥＤ素子ユニット、６４・・・抵抗素子、８１・・・ＬＥＤ素子ユニット、８２Ｒ・・・赤色ＬＥＤチップ、８２Ｇ・・・緑色ＬＥＤチップ、８２Ｂ・・・青色ＬＥＤチップ、８３・・・ＬＥＤドライバ、８４・・・駆動ＩＣ、８５・・・シリコン基板、８６・・・（シリコン基板の）表面、８７・・・（シリコン基板の）裏面、８８・・・カソード電極、８９Ｒ，８９Ｇ，８９Ｂ・・・アノード電極、９４Ｒ，９４Ｇ，９４Ｂ・・・アノード配線、９５Ｒ，９５Ｇ，９５Ｂ・・・アノードバンプ、１００・・・絶縁膜、１０１・・・カソードビア、１０２Ｒ，１０２Ｇ，１０２Ｂ・・・アノードビア、１０５・・・カソード外部バンプ、１０６Ｒ，１０６Ｇ，１０６Ｂ・・・アノード外部バンプ

Claims (37)

  1. 表面および裏面を有し、当該裏面から光が取り出され、当該表面に第１ｎ側電極および第１ｐ側電極を有する半導体発光素子と、
    表面および裏面を有する導電性基板と、前記導電性基板の前記表面に形成された第２ｎ側電極および第２ｐ側電極とを有する支持素子とを含み、
    前記半導体発光素子は、前記第１ｎ側電極と前記第２ｎ側電極、および前記第１ｐ側電極と前記第２ｐ側電極がそれぞれ接合されることにより、前記表面を下方に向けたフェイスダウン姿勢で前記支持素子に支持されており、
    前記支持素子は、
    前記導電性基板の前記裏面に形成されたｎ側外部電極およびｐ側外部電極と、
    前記導電性基板を前記表面から前記裏面まで貫通し、前記第２ｎ側電極と前記ｎ側外部電極との間および／または前記第２ｐ側電極と前記ｐ側外部電極との間を電気的に接続する導電性のビアと、
    前記ビアと前記導電性基板との間に前記ビアの側面を覆うように形成された絶縁膜とを有する、発光素子ユニット。
  2. 前記ビアに接続された前記第２ｎ側電極および前記第２ｐ側電極は、
    前記導電性基板の前記表面に沿って敷設され、前記導電性基板および前記ビアそれぞれに接続された配線と、
    当該配線上に形成され、前記第１ｎ側電極または前記第１ｐ側電極に接合されたバンプとを含む、請求項１に記載の発光素子ユニット。
  3. 前記配線における前記ビアの接続位置と前記バンプとの接続位置との間に介挿された抵抗素子をさらに含む、請求項２に記載の発光素子ユニット。
  4. 前記バンプに接続された前記第１ｎ側電極および前記第１ｐ側電極が、前記バンプと同一の金属材料からなるバンプ状に形成されている、請求項２または３に記載の発光素子ユニット。
  5. 前記バンプが、Ａｕからなる、請求項２〜４のいずれか一項に記載の発光素子ユニット。
  6. 前記配線が、Ａｌからなる、請求項２〜５のいずれか一項に記載の発光素子ユニット。
  7. 前記導電性基板が、前記第２ｎ側電極が接続されたｐ型領域と、前記第２ｐ側電極が接続されたｎ型領域とを有し、
    前記支持素子が、当該ｎ型領域と当該ｐ型領域とのｐｎ接合を有するツェナーダイオードを含み、
    前記ビアは、前記第２ｎ側電極および前記第２ｐ側電極それぞれに接続されたｎ側ビアおよびｐ側ビアを含む、請求項１〜６のいずれか一項に記載の発光素子ユニット。
  8. 前記導電性基板が、前記ｐ型領域としてのｐ型半導体基板であり、
    前記ｎ型領域が、当該ｐ型半導体基板の表層部にフローティングされた領域である、請求項７に記載の発光素子ユニット。
  9. 前記ｐ側ビアが、フローティングされた前記ｎ型領域に接触しないように前記ｐ型半導体基板を貫通している、請求項８に記載の発光素子ユニット。
  10. 前記ｐ型半導体基板は、その表層部において前記ｎ型領域に隣接して形成され、前記第２ｎ側電極が接続されたｐ+型コンタクト領域を含み、
    前記ｐ側ビアが、前記ｎ型領域に対して前記ｐ+型コンタクト領域とは反対側に形成されており、
    前記ｎ側ビアが、前記ｐ+型コンタクト領域に対して前記ｎ型領域とは反対側に形成されている、請求項９に記載の発光素子ユニット。
  11. 前記ｎ側ビア、前記ｎ型領域、前記ｐ+型コンタクト領域および前記ｐ側ビアが、平面視において同一直線上に配置されている、請求項９または１０に記載の発光素子ユニット。
  12. 前記導電性基板が、複数の前記半導体発光素子をそれぞれ駆動させる駆動回路を有し、
    前記支持素子が、複数の前記半導体発光素子を支持する駆動素子を含み、
    前記ビアが、前記第２ｎ側電極および前記第２ｐ側電極それぞれに電気的に接続されている、請求項１〜６のいずれか一項に記載の発光素子ユニット。
  13. 複数の前記半導体発光素子が、互いに発光波長が異なる発光素子である、請求項１２に記載の発光素子ユニット。
  14. 複数の前記半導体発光素子が、赤色ＬＥＤ素子、緑色ＬＥＤ素子および青色ＬＥＤ素子を含む、請求項１２または１３に記載の発光素子ユニット。
  15. 前記赤色ＬＥＤ素子、前記緑色ＬＥＤ素子および前記青色ＬＥＤ素子それぞれの前記第１ｎ側電極が、共通の前記第２ｎ側電極に接続されている、請求項１４に記載の発光素子ユニット。
  16. 請求項１〜１５のいずれか一項に記載の発光素子ユニットと、
    前記発光素子ユニットを支持し、前記発光素子ユニットの前記ｎ側外部電極および前記ｐ側外部電極それぞれに電気的に接続されたカソード端子およびアノード端子を有するベース基板と、
    前記ベース基板上に形成され、前記発光素子ユニットを取り囲む樹脂ケースとを含む、発光素子パッケージ。
  17. 表面および裏面を有し、当該表面に第１ｎ側電極および第１ｐ側電極を有する半導体素子と、
    表面および裏面を有する導電性基板と、前記導電性基板の前記表面に形成された第２ｎ側電極および第２ｐ側電極とを有する支持素子とを含み、
    前記半導体素子は、前記第１ｎ側電極と前記第２ｎ側電極、および前記第１ｐ側電極と前記第２ｐ側電極がそれぞれ接合されることにより、前記表面を下方に向けたフェイスダウン姿勢で前記支持素子に支持されており、
    前記支持素子は、
    前記導電性基板の前記裏面に形成されたｎ側外部電極およびｐ側外部電極と、
    前記第２ｎ側電極と前記ｎ側外部電極との間および／または前記第２ｐ側電極と前記ｐ側外部電極との間を電気的に接続する配線と、
    前記配線と前記導電性基板との間に形成された絶縁膜とを有する、半導体装置。
  18. 前記配線は、前記導電性基板を前記表面から前記裏面まで貫通する導電性のビアを含む、請求項１７に記載の半導体装置。
  19. 前記導電性基板は、前記半導体素子を保護する素子を含む、請求項１７または１８に記載の半導体装置。
  20. カソード端子およびアノード端子を有するベース基板と、
    表面および裏面を有する導電性基板、前記導電性基板の前記表面に形成されたｎ側電極およびｐ側電極、および前記導電性基板の前記裏面に形成され、前記カソード端子および前記アノード端子にそれぞれ電気的に接続されるｎ側外部電極およびｐ側外部電極を有する支持素子と、
    表面および裏面を有し、当該裏面から光が取り出され、当該表面にカソード側電極およびアノード側電極を有しており、前記カソード側電極と前記ｎ側電極および前記アノード側電極と前記ｐ側電極がそれぞれ接合されることにより、前記表面を下方に向けたフェイスダウン姿勢で前記支持素子に支持されて、前記支持素子と協働して保護回路を有する発光素子回路を構成する半導体発光素子と、
    前記ベース基板の前記支持素子の搭載面側に形成され、前記支持素子および前記半導体発光素子を取り囲む樹脂ケースとを含む、表面実装型発光素子ユニット。
  21. 前記ｎ側電極および前記ｐ側電極は、
    前記導電性基板の前記表面に沿って敷設され、前記導電性基板に接続された配線と、
    当該配線上に形成され、前記カソード側電極または前記アノード側電極に接合されたバンプとを含む、請求項２０に記載の表面実装型発光素子ユニット。
  22. 前記配線における前記導電性基板の接続位置と前記バンプとの接続位置との間に介挿された抵抗素子をさらに含む、請求項２１に記載の表面実装型発光素子ユニット。
  23. 前記バンプに接続された前記カソード側電極および前記アノード側電極が、前記バンプと同一の金属材料からなるバンプ状に形成されている、請求項２２に記載の表面実装型発光素子ユニット。
  24. 前記バンプが、Ａｕからなる、請求項２２または２３に記載の表面実装型発光素子ユニット。
  25. 前記配線が、Ａｌからなる、請求項２１〜２４のいずれか一項に記載の表面実装型発光素子ユニット。
  26. 前記導電性基板が、前記ｎ側電極が接続されたｐ型領域と、前記ｐ側電極が接続されたｎ型領域とを有し、
    前記支持素子が、当該ｎ型領域と当該ｐ型領域とのｐｎ接合を有するツェナーダイオードを含む、請求項２０〜２５のいずれか一項に記載の表面実装型発光素子ユニット。
  27. 前記導電性基板が、前記ｐ型領域としてのｐ型半導体基板であり、
    前記ｎ型領域が、当該ｐ型半導体基板の表層部にフローティングされた領域である、請求項２６に記載の表面実装型発光素子ユニット。
  28. 前記導電性基板が、複数の前記半導体発光素子をそれぞれ駆動させる駆動回路を有し、
    前記支持素子が、複数の前記半導体発光素子を支持する駆動素子を含む、請求項２０〜２７のいずれか一項に記載の表面実装型発光素子ユニット。
  29. 複数の前記半導体発光素子が、互いに発光波長が異なる発光素子である、請求項２８に記載の表面実装型発光素子ユニット。
  30. 複数の前記半導体発光素子が、赤色ＬＥＤ素子、緑色ＬＥＤ素子および青色ＬＥＤ素子を含む、請求項２８または２９に記載の表面実装型発光素子ユニット。
  31. 前記赤色ＬＥＤ素子、前記緑色ＬＥＤ素子および前記青色ＬＥＤ素子それぞれの前記カソード側電極が、共通の前記ｎ側電極に接続されている、請求項３０に記載の表面実装型発光素子ユニット。
  32. 前記導電性基板は、前記導電性基板の前記表面から前記裏面まで貫通し、前記ｎ側電極と前記ｎ側外部電極との間および前記ｐ側電極と前記ｐ側外部電極との間をそれぞれ電気的に接続する、ｎ側ビアおよびｐ側ビアを含む、請求項２０〜３１のいずれか一項に記載の表面実装型発光素子ユニット。
  33. 前記ｐ側ビアが、フローティングされた前記ｎ型領域に接触しないように前記ｐ型半導体基板を貫通している、請求項２７に係る請求項３２に記載の表面実装型発光素子ユニット。
  34. 前記ｐ型半導体基板は、その表層部において前記ｎ型領域に隣接して形成され、前記ｎ側電極が接続されたｐ+型コンタクト領域を含み、
    前記ｐ側ビアが、前記ｎ型領域に対して前記ｐ+型コンタクト領域とは反対側に形成されており、
    前記ｎ側ビアが、前記ｐ+型コンタクト領域に対して前記ｎ型領域とは反対側に形成されている、請求項３３に記載の表面実装型発光素子ユニット。
  35. 前記ｎ側ビア、前記ｎ型領域、前記ｐ+型コンタクト領域および前記ｐ側ビアが、平面視において同一直線上に配置されている、請求項３４に記載の表面実装型発光素子ユニット。
  36. 少なくとも前記支持素子の少なくとも一部を覆うように前記樹脂ケース内に注入された白色樹脂と、
    前記樹脂ケース内において前記半導体発光素子の周囲に注入された波長変換樹脂とさらに含む、請求項２０に記載の表面実装型発光素子ユニット。
  37. 前記白色樹脂の厚さは、前記支持素子を覆う部分が相対的に薄く、前記樹脂ケースに接触する部分が相対的に厚い、請求項３６に記載の表面実装型発光素子ユニット。
JP2012549764A 2010-12-20 2011-12-15 発光素子ユニットおよび発光素子パッケージ Pending JPWO2012086517A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010283366 2010-12-20
JP2010283366 2010-12-20
PCT/JP2011/079055 WO2012086517A1 (ja) 2010-12-20 2011-12-15 発光素子ユニットおよび発光素子パッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016169535A Division JP6204551B2 (ja) 2010-12-20 2016-08-31 発光素子ユニットおよび発光素子パッケージ

Publications (1)

Publication Number Publication Date
JPWO2012086517A1 true JPWO2012086517A1 (ja) 2014-05-22

Family

ID=46313793

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012549764A Pending JPWO2012086517A1 (ja) 2010-12-20 2011-12-15 発光素子ユニットおよび発光素子パッケージ
JP2016169535A Active JP6204551B2 (ja) 2010-12-20 2016-08-31 発光素子ユニットおよび発光素子パッケージ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016169535A Active JP6204551B2 (ja) 2010-12-20 2016-08-31 発光素子ユニットおよび発光素子パッケージ

Country Status (3)

Country Link
US (2) US9153545B2 (ja)
JP (2) JPWO2012086517A1 (ja)
WO (1) WO2012086517A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653440B2 (en) * 2012-10-10 2017-05-16 Osram Opto Semiconductors Gmbh Optoelectronic component with integrated protection diode and method of producing same

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104508811B (zh) 2012-08-07 2017-09-22 皇家飞利浦有限公司 Led封装和制造方法
WO2014049154A2 (de) * 2012-09-27 2014-04-03 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement mit schutzschaltung
USD847102S1 (en) 2013-02-08 2019-04-30 Epistar Corporation Light emitting diode
TWD161897S (zh) 2013-02-08 2014-07-21 晶元光電股份有限公司 發光二極體之部分
US9673364B2 (en) * 2013-07-19 2017-06-06 Nichia Corporation Light emitting device and method of manufacturing the same
KR102123039B1 (ko) 2013-07-19 2020-06-15 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 그 제조 방법
FR3011381B1 (fr) * 2013-09-30 2017-12-08 Aledia Dispositif optoelectronique a diodes electroluminescentes
JP2015153844A (ja) * 2014-02-13 2015-08-24 日亜化学工業株式会社 発光装置
DE102014105188A1 (de) * 2014-04-11 2015-10-15 Osram Opto Semiconductors Gmbh Halbleiterchip, optoelektronisches Bauelement mit Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102014105734A1 (de) * 2014-04-23 2015-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
JP6519311B2 (ja) 2014-06-27 2019-05-29 日亜化学工業株式会社 発光装置
USD780134S1 (en) * 2014-06-30 2017-02-28 Citizen Electronics Co., Ltd. Light-emitting diode
TWI641285B (zh) 2014-07-14 2018-11-11 新世紀光電股份有限公司 發光模組與發光單元的製作方法
JP6413631B2 (ja) * 2014-10-28 2018-10-31 日亜化学工業株式会社 発光装置及び発光装置の製造方法
WO2016076637A1 (en) * 2014-11-12 2016-05-19 Seoul Viosys Co., Ltd. Light emitting device
USD778846S1 (en) * 2014-12-15 2017-02-14 Kingbright Electronics Co. Ltd. LED component
USD778847S1 (en) * 2014-12-15 2017-02-14 Kingbright Electronics Co. Ltd. LED component
JP6801950B2 (ja) * 2015-04-15 2020-12-16 ショット日本株式会社 貫通電極基板および半導体パッケージ
CN115188872A (zh) 2015-05-15 2022-10-14 日亚化学工业株式会社 配光构件的制造方法、发光装置的制造方法、配光构件及发光装置
US10923023B1 (en) * 2016-01-26 2021-02-16 Apple Inc. Stacked hybrid micro LED pixel architecture
USD774476S1 (en) * 2016-02-25 2016-12-20 Kingbright Electronics Co. Ltd. LED component
KR101743026B1 (ko) * 2016-04-26 2017-06-15 광주과학기술원 자외선 발광 다이오드 및 이의 제조방법
JP6850112B2 (ja) * 2016-11-28 2021-03-31 株式会社ディスコ Ｌｅｄ組み立て方法
JP7011143B2 (ja) * 2016-11-30 2022-01-26 日亜化学工業株式会社 発光装置の製造方法
JP2018142592A (ja) * 2017-02-27 2018-09-13 パナソニックＩｐマネジメント株式会社 光源モジュール、照明装置、および移動体
US10497845B2 (en) * 2017-03-27 2019-12-03 Seoul Semiconductor Co., Ltd. Display apparatus and method of manufacturing the same
FR3065321B1 (fr) * 2017-04-14 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
WO2018198508A1 (ja) * 2017-04-27 2018-11-01 株式会社村田製作所 弾性波装置、および、それを用いた高周波フロントエンド回路、通信装置
EP3422426A1 (en) * 2017-06-27 2019-01-02 Lumileds Holding B.V. Led device and a method of manufacturing the led device
US20190206752A1 (en) * 2017-12-29 2019-07-04 Texas Instruments Incorporated Integrated circuit packages with cavities and methods of manufacturing the same
JP7267683B2 (ja) * 2018-04-25 2023-05-02 シャープ株式会社 発光素子モジュール
CN108878468B (zh) * 2018-06-26 2021-02-26 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示面板、显示装置
CN109728023B (zh) * 2019-01-18 2021-01-22 京东方科技集团股份有限公司 背板、显示装置及制备方法
US11037915B2 (en) * 2019-02-14 2021-06-15 Facebook Technologies, Llc Integrated display devices
WO2021002158A1 (ja) 2019-07-04 2021-01-07 日亜化学工業株式会社 発光装置の製造方法及び発光モジュールの製造方法、並びに、発光装置及び発光モジュール
JP7339518B2 (ja) * 2019-09-18 2023-09-06 日亜化学工業株式会社 発光モジュールの製造方法
US11424214B1 (en) * 2019-10-10 2022-08-23 Meta Platforms Technologies, Llc Hybrid interconnect for laser bonding using nanoporous metal tips
EP4244892A1 (de) 2020-11-16 2023-09-20 TDK Electronics AG Siliziumsubstrat mit esd-schutzelement
KR102219252B1 (ko) * 2020-11-30 2021-02-24 한국광기술원 적층형 마이크로 led 패키지 및 그 제조 방법, 적층형 마이크로 led를 이용한 디스플레이 장치
KR102501887B1 (ko) * 2021-04-20 2023-02-20 베이징 신냉 일렉트로닉 테크놀로지 씨오.,엘티디 능동화소 ic를 포함하는 발광 소자 픽셀 패키지 및 그 패키징 방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017574A (ja) * 2001-06-28 2003-01-17 Sanken Electric Co Ltd 半導体装置及びこれに用いる保護回路
JP2006269756A (ja) * 2005-03-24 2006-10-05 Fujikura Ltd 発光素子ユニットとその製造方法、表示装置、照明装置及び交通信号機
JP2007103420A (ja) * 2005-09-30 2007-04-19 Mitsumi Electric Co Ltd 半導体装置
JPWO2005104248A1 (ja) * 2004-04-19 2007-08-30 松下電器産業株式会社 発光素子駆動用半導体チップ、発光装置及び照明装置
JP2008021987A (ja) * 2006-06-16 2008-01-31 Shinko Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法及び基板
JP2009065199A (ja) * 2008-11-17 2009-03-26 Toshiba Corp 発光装置
JP2009094319A (ja) * 2007-10-10 2009-04-30 Mitsubishi Chemicals Corp 発光装置
JP2009130237A (ja) * 2007-11-27 2009-06-11 Panasonic Corp 発光装置
WO2009123726A2 (en) * 2008-03-31 2009-10-08 Cree, Inc. Emission tuning methods and devices fabricated utilizing methods
JP2009277705A (ja) * 2008-05-12 2009-11-26 Koa Corp パッケージ発光部品およびその製造法
WO2009148483A1 (en) * 2008-06-05 2009-12-10 Cree, Inc. Solid state lighting component
JP2010182803A (ja) * 2009-02-04 2010-08-19 Seiwa Electric Mfg Co Ltd 発光装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6138962U (ja) * 1984-08-10 1986-03-11 三菱電機株式会社 Ｌｅｄ形表示灯
US6514782B1 (en) 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
JP2003060243A (ja) 2001-08-17 2003-02-28 Matsushita Electric Ind Co Ltd 複合発光素子
JP3655267B2 (ja) * 2002-07-17 2005-06-02 株式会社東芝 半導体発光装置
US6876008B2 (en) 2003-07-31 2005-04-05 Lumileds Lighting U.S., Llc Mount for semiconductor light emitting device
EP1795514A4 (en) 2004-08-18 2012-05-09 Tokuyama Corp CERAMIC SUBSTRATE FOR MOUNTING LIGHT-EMITTING DEVICE AND PRODUCTION METHOD THEREFOR
JP2007180096A (ja) * 2005-12-27 2007-07-12 Citizen Fine Tech Co Ltd 薄膜抵抗素子の製造方法
KR101314713B1 (ko) * 2006-06-16 2013-10-07 신꼬오덴기 고교 가부시키가이샤 반도체 장치, 그 제조 방법, 및 기판
JP2008085113A (ja) 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 発光装置
JP4840067B2 (ja) * 2006-10-11 2011-12-21 豊田合成株式会社 Ｌｅｄランプ装置
JP2008235792A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2008262993A (ja) * 2007-04-10 2008-10-30 Nikon Corp 表示装置
JP2008277409A (ja) 2007-04-26 2008-11-13 Matsushita Electric Ind Co Ltd 半導体発光装置の製造方法
US8878219B2 (en) * 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
JP2009289836A (ja) * 2008-05-27 2009-12-10 Oki Data Corp 発光素子アレイ、駆動制御装置、記録ヘッドおよび画像形成装置
US20100006864A1 (en) * 2008-07-11 2010-01-14 Philips Lumileds Lighting Company, Llc Implanted connectors in led submount for pec etching bias
KR20100097434A (ko) * 2009-02-26 2010-09-03 삼성전자주식회사 색 온도를 조절할 수 있는 발광 패키지 및 그 제조 방법, 상기 발광 패키지의 색 온도 조절 방법
JP2010267902A (ja) * 2009-05-18 2010-11-25 Toshiba Corp 半導体装置およびその製造方法
JP5358286B2 (ja) * 2009-05-19 2013-12-04 ルネサスエレクトロニクス株式会社 半導体装置
JP5381350B2 (ja) * 2009-06-03 2014-01-08 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017574A (ja) * 2001-06-28 2003-01-17 Sanken Electric Co Ltd 半導体装置及びこれに用いる保護回路
JPWO2005104248A1 (ja) * 2004-04-19 2007-08-30 松下電器産業株式会社 発光素子駆動用半導体チップ、発光装置及び照明装置
JP2006269756A (ja) * 2005-03-24 2006-10-05 Fujikura Ltd 発光素子ユニットとその製造方法、表示装置、照明装置及び交通信号機
JP2007103420A (ja) * 2005-09-30 2007-04-19 Mitsumi Electric Co Ltd 半導体装置
JP2008021987A (ja) * 2006-06-16 2008-01-31 Shinko Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法及び基板
JP2009094319A (ja) * 2007-10-10 2009-04-30 Mitsubishi Chemicals Corp 発光装置
JP2009130237A (ja) * 2007-11-27 2009-06-11 Panasonic Corp 発光装置
WO2009123726A2 (en) * 2008-03-31 2009-10-08 Cree, Inc. Emission tuning methods and devices fabricated utilizing methods
JP2009277705A (ja) * 2008-05-12 2009-11-26 Koa Corp パッケージ発光部品およびその製造法
WO2009148483A1 (en) * 2008-06-05 2009-12-10 Cree, Inc. Solid state lighting component
JP2009065199A (ja) * 2008-11-17 2009-03-26 Toshiba Corp 発光装置
JP2010182803A (ja) * 2009-02-04 2010-08-19 Seiwa Electric Mfg Co Ltd 発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653440B2 (en) * 2012-10-10 2017-05-16 Osram Opto Semiconductors Gmbh Optoelectronic component with integrated protection diode and method of producing same

Also Published As

Publication number Publication date
US9741640B2 (en) 2017-08-22
JP6204551B2 (ja) 2017-09-27
US9153545B2 (en) 2015-10-06
US20160013119A1 (en) 2016-01-14
US20130240922A1 (en) 2013-09-19
JP2016208056A (ja) 2016-12-08
WO2012086517A1 (ja) 2012-06-28

Similar Documents

Publication Publication Date Title
JP6204551B2 (ja) 発光素子ユニットおよび発光素子パッケージ
JP6038458B2 (ja) 紫外線発光素子パッケージ
JP5431936B2 (ja) 表面実装チップ
TWI480962B (zh) 發光二極體封裝以及發光二極體晶圓級封裝製程
KR101239857B1 (ko) 반도체 발광 소자 및 그 제조 방법
CN105531834B (zh) 具有esd保护的led芯片
TWI572054B (zh) 高亮度發光二極體結構與其製造方法
CN102263120A (zh) 半导体发光元件、发光装置、照明装置、显示装置、信号灯器和道路信息装置
US20130214247A1 (en) Ac led device and its manufacturing process for general lighting applications
KR20180055971A (ko) 다층 구조의 반사막을 구비한 반도체 발광 소자
JP7112596B2 (ja) 半導体発光デバイス
WO2013016355A1 (en) Monolithic multi-junction light emitting devices including multiple groups of light emitting diodes
JPH11354836A (ja) フルカラー半導体発光装置
JP2013140978A (ja) 半導体発光素子及びｌｅｄモジュール
TWI479652B (zh) 薄膜發光二極體裝置
CN115050732A (zh) 一种微集成显示式led芯片及其制作方法
US20220209088A1 (en) Light emitting device package
KR102215937B1 (ko) 반도체 발광소자
KR102161006B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20170045180A (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101886017B1 (ko) 개선된 광추출 효율을 가진 발광다이오드 및 그 제조방법
KR20160124718A (ko) 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
KR101806789B1 (ko) 반도체 발광소자
KR101806790B1 (ko) 반도체 발광소자
KR20160024370A (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160602