JP2008021987A - 半導体装置及び半導体装置の製造方法及び基板 - Google Patents

半導体装置及び半導体装置の製造方法及び基板 Download PDF

Info

Publication number
JP2008021987A
JP2008021987A JP2007157807A JP2007157807A JP2008021987A JP 2008021987 A JP2008021987 A JP 2008021987A JP 2007157807 A JP2007157807 A JP 2007157807A JP 2007157807 A JP2007157807 A JP 2007157807A JP 2008021987 A JP2008021987 A JP 2008021987A
Authority
JP
Japan
Prior art keywords
layer
substrate
electrode
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007157807A
Other languages
English (en)
Other versions
JP5394617B2 (ja
JP2008021987A5 (ja
Inventor
Hiroshi Murayama
啓 村山
Mitsutoshi Azuma
光敏 東
Naoyuki Koizumi
直幸 小泉
Yuichi Taguchi
裕一 田口
Akinori Shiraishi
晶紀 白石
Masahiro Haruhara
昌宏 春原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007157807A priority Critical patent/JP5394617B2/ja
Publication of JP2008021987A publication Critical patent/JP2008021987A/ja
Publication of JP2008021987A5 publication Critical patent/JP2008021987A5/ja
Application granted granted Critical
Publication of JP5394617B2 publication Critical patent/JP5394617B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】本発明は半導体装置の小型化及び省スペース化することを課題とする。
【解決手段】半導体装置１００は、半導体基板１０２の上面に発光素子１２０が実装されている。半導体基板１０２の不純物拡散領域には、導電型のＰ層１０４と、Ｐ層１０４に導電型のＮ型不純物が注入されて拡散されたＮ層１０６からなるツェナーダイオード（半導体素子）１０８が形成されている。半導体基板１０２は、シリコン（Ｓｉ）により形成されており、その表面には、絶縁層としての酸化膜１１２が形成されている。半導体基板１０２の上面側には、上面側配線層１１４Ａ，１１４Ｂが形成されている。発光素子１２０の電極１２２，１２４は、上面側配線層１１４Ａ，１１４Ｂを介して貫通電極１１０Ａ，１１０Ｂに接続されており、且つＰ層１０４とＮ層１０６は上面側配線層１１４Ａ，１１４Ｂを介して発光素子１２０に対して並列となるように接続されている。
【選択図】図３Ｂ

Description

本発明は半導体装置及び半導体装置の製造方法及び基板に係り、特に基板上に実装される素子と、該素子に接続される電子部品とを備えた半導体装置及び半導体装置の製造方法及び基板に関する。
例えばＬＥＤ（light emitting diode）などからなる発光素子を基板に実装する場合には、静電気による高電圧が発光素子に印加されることを防止するため、ツェナーダイオードを発光素子に接続して発光素子を保護している（例えば、特許文献１を参照）。
図１は、従来の半導体装置の一例を示す縦断面図である。図１に示されるように、半導体装置１０は、樹脂材またはセラミックスからなる基板１２上にツェナーダイオード１４を接着剤１５により固着し、そのツェナーダイオード１４の上面端子に発光素子(ＬＥＤ)１６を積み重ねた状態で半田バンプ１７により接続し、その後ツェナーダイオード１４及び発光素子１６を光透過性を有する樹脂材１８により封止する構成となっている。そして、ツェナーダイオード１４から引き出されたワイヤ２０が貫通電極２２に接続され、且つ貫通電極２２より下方に延在する端子２４が基板１２の下面より突出している。
特開２０００−７７７２２号公報
上記従来の構成では、基板１２上に発光素子１６よりも大きなツェナーダイオード１４を実装し、その上に発光素子１６を積み重ねる構成であるので、小型化を図ることが難しく、さらには、発光素子１６の外側にワイヤ２０を接続するスペースが必要であり、ツェナーダイオード１４の外側に貫通電極２２を配置することになるため、発光素子１６の大きさに比して設置スペース（面積）がかなり大きくなるという問題があった。
そこで、本発明は上記事情に鑑み、上記課題を解決した半導体装置及び半導体装置の製造方法及び基板を提供することを目的とする。
上記課題を解決するため、本発明は以下のような手段を有する。
本発明は、基板に電子部品が実装されてなる半導体装置であって、前記基板が半導体基板により形成され、前記半導体基板の不純物拡散領域に形成された半導体素子の領域が前記電子部品と電気的に接続されることにより、上記課題を解決するものである。
前記半導体素子は、少なくとも導電型の異なる２つの領域よりなることが望ましい。
前記半導体素子は、前記電子部品に所定以上の電圧が印加されることを防止するツェナーダイオードであることが望ましい。
前記半導体基板には、前記電子部品と電気的に接続される複数の貫通電極が形成され、前記複数の貫通電極は、前記電子部品の第１の電極に接続される第１の貫通電極と、前記電子部品の第２の電極に接続される第２の貫通電極と、を含むことが望ましい。
前記半導体素子の第１の領域が前記第１の電極に接続され、前記半導体素子の第２の領域が前記第２の電極に接続されているが望ましい。
前記半導体基板は、シリコン基板であることが望ましい。
前記電子部品は、光機能素子であることが望ましい。
前記電子部品は、光透過性を有する光透過面を有する封止構造体により前記基板上に封止されていることが望ましい。
基板上に電子部品が実装されてなる半導体装置の製造方法であって、前記基板を半導体基板により形成する工程と、前記半導体基板の不純物拡散領域に半導体素子を構成する領域を形成する工程と、前記半導体基板に前記半導体素子と電気的に接続される配線層を形成する工程と、前記配線層に前記電子部品を接続する工程と、を有することにより、上記課題を解決するものである。
前記半導体基板に前記電子部品と電気的に接続される複数の貫通電極を形成する工程を有することが望ましい。
前記電子部品を光透過性を有する光透過部材により前記基板上に封止する工程を有することが望ましい。
本発明は、電子部品が実装される基板であって、半導体基板により形成されており、該半導体基板に導電型の異なる第１領域と第２領域とからなる半導体素子が形成されていることにより、上記課題を解決するものである。
本発明は、前記半導体基板を貫通する第１の貫通電極と第２の貫通電極とが形成され、前記第１の貫通電極は、前記電子部品の第１の電極に電気的に接続され、前記第２の貫通電極は、前記電子部品の第２の電極に電気的に接続されることにより、上記課題を解決するものである。
本発明は、前記半導体素子の第１の領域が、前記第１の貫通電極に接続され、前記半導体素子の第２の領域が、前記第２の貫通電極に接続されていることにより、上記課題を解決するものである。
本発明によれば、基板が半導体基板により形成され、半導体基板の不純物拡散領域に形成された半導体素子が電子部品と電気的に接続されるため、ツェナーダイオードを基板上に実装するように構成された従来のものよりも大幅に小型化及び省スペース化を図ることができる。
以下、図面を参照して本発明を実施するための最良の形態について説明する。
図２は本発明による半導体装置の実施例１を示す平面図である。図３Ａは図２中ＩＩＡ−ＩＩＡに沿う縦断面図である。図３Ｂは図２中ＩＩＢ−ＩＩＢに沿う縦断面図である。図２、図３Ａ及び図３Ｂに示されるように、半導体装置１００は、基板を構成する半導体基板１０２の上面にＬＥＤ（light emitting diode）などからなる発光素子（電子部品）１２０が実装されている。本実施例では、以下で発光素子１２０からなる光機能素子を半導体基板１０２上に搭載する構成について説明するが、高電圧の印加から保護されることが好ましい電子部品には、光機能素子の他にＩＣチップやＭＥＭＳ（Ｍｉｃｒｏ Ｅｉｅｃｔｏｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）等の各種の電子部品がある。よって、本発明においては、光機能素子に代えてこれらの電子部品を半導体基板１０２上に搭載する構成としても良いのは勿論である。
半導体基板１０２は、シリコン（Ｓｉ）により形成された基板であり、その不純物拡散領域には、導電型のＰ型不純物（例えば、ホウ素（Ｂ）など）が添加されたＰ層１０４と、Ｐ層１０４に導電型のＮ型不純物（例えば、アンチモン、ヒ素、リンなど）が注入されて拡散されたＮ層１０６とからなる半導体素子が形成されている。本実施例の半導体基板１０２は、全域が予めＰ型不純物を拡散された不純物拡散領域であり、そのＰ層１０４の一部にＮ層１０６がドーピングされることで半導体素子が形成されている。そして、Ｎ層１０６が形成される領域は、発光素子１２０が実装される実装面側（図３Ｂに示す上面側）のほぼ中央付近に形成されている。
半導体基板１０２では、上記Ｐ層１０４とＮ層１０６とからなるツェナーダイオード（半導体素子）１０８が形成されている。尚、本実施例において、ツェナーダイオード１０８の形成方法として、後述するイオン注入法によりＮ型不純物をイオン化して半導体基板１０２の不純物拡散領域にドーピングする方法が用いられる。
また、半導体基板１０２には、上面と下面との間を貫通する複数の貫通電極１１０が形成されている。この貫通電極１１０は、発光素子１２０の第１の電極(＋)１２２に接続される第１の貫通電極１１０Ａと、発光素子１２０の第２の電極(−)１２４に接続される第２の貫通電極１１０Ｂとを含むように形成されている。また、本実施例では、Ｎ層１０６を発光素子１２０が実装される領域の右側周縁部付近に形成しているため、貫通電極１１０Ａと貫通電極１１０Ｂとを近接させることが可能になる。
発光素子１２０の電極１２２，１２４は、半導体基板１０２上に形成された上面側配線層１１４Ａ，１１４Ｂに接続されるバンプ（例えばＡｕワイヤ接続によるＡｕバンプ）１１６，１１８上に設置され、発光素子１２０は、当該バンプ１１６，１１８及び上面側配線層１１４Ａ，１１４Ｂを介して上記貫通電極１１０（１１０Ａ，１１０Ｂ）と電気的に接続されている。
また、上記貫通電極１１０（１１０Ａ，１１０Ｂ）の下端は、半導体基板１０２の下面側に形成された下面側配線層１１４Ｃ，１１４Ｄに接続され、下面側配線層１１４Ｃ，１１４Ｄはマザーボード１４０上の半田バンプ１６０，１６２に接合される。
さらに、半導体基板１０２は、その表面に、絶縁層としての酸化膜（シリコン酸化膜）１１２が形成されている。この酸化膜１１２により、例えば当該半導体基板１０２と貫通電極１１０Ａ，１１０Ｂとの間や、半導体基板１０２と下面側配線層１１４Ｃ，１１４Ｄとの間は、絶縁されている。また、半導体基板１０２の上面側には、例えばＣｕ／Ｎｉ／Ａｕメッキ層よりなる上面側配線層１１４Ａ，１１４Ｂが形成されている。この、上面側配線層１１４Ａ，１１４Ｂは、貫通電極１１０Ａ，１１０Ｂの上端に電気的に接続される位置に形成されている。また、一方の上面側配線層１１４Ａは、発光素子１２０が実装される領域の下方に形成されたＮ層接続部１１３（図２中破線で示す円形部分）を介してＮ層１０６と電気的に接続され、他方の上面側配線層１１４Ｂは発光素子１２０が実装される領域の外側（図２、図３Ａでは左側に外れた位置）に形成されたＰ層接続部１１５（図２中破線で示す円形部分）を介してＰ層１０４と電気的に接続されている。
図４Ａ中破線で示されるように、発光素子１２０は、その下面に第１の電極(＋)１２２と第２の電極(−)１２４とが四角形状に形成されている。この電極１２２，１２４間には、発光素子１２０の内部に半導体による発光ダイオード（ＬＥＤ）が形成されている。
発光素子１２０の電極１２２，１２４は、バンプ１１６，１１８、上面側配線層１１４Ａ、１１４Ｂを介して貫通電極１１０Ａ，１１０Ｂに接続されており、且つツェナーダイオード１０８を形成するＰ層１０４とＮ層１０６は上面側配線層１１４Ａ，１１４Ｂを介して発光素子１２０の発光ダイオード（ＬＥＤ）に対して並列となるように接続されている（後述する図４Ｃ参照）。
図４Ｂ中、破線で示されるように、半導体基板１０２には、Ｎ層接続部１１３及びＮ層１０６がバンプ１１６，１１８間（貫通電極１１０Ａ，１１０Ｂ間）に位置するように形成されている。また、図４Ｂにおいて、半導体基板１０２には、Ｐ層１０４と上面側配線層１１４Ｂとを接続するＰ層接続部１１５がバンプ１１８（貫通電極１１０Ｂ）の側方に形成されている。そのため、半導体基板１０２において、Ｎ層接続部１１３とＰ層接続部１１５との間に半導体によるツェナーダイオード１０８が形成されており、Ｎ層接続部１１３とＰ層接続部１１５との距離や貫通電極１１０Ａ，１１０Ｂ間の距離によりツェナーダイオード１０８の特性が設定されている。
このツェナーダイオード１０８と発光素子１２０との接続関係を等価回路で示すと図４Ｃのような回路構成として表される。ツェナーダイオード１０８は、電子なだれ降伏領域において、逆電圧の限られた範囲で逆電流が急激に増加する特性を有している。従って、発光素子１２０の第１の電極１２２、第２の電極１２４を電源の＋側端子、−側端子と接続し、且つツェナーダイオード１０８のＮ層接続部１１３，Ｐ層接続部１１５を電源の＋側端子、−側端子と接続することにより、発光素子１２０に対して並列に接続されたツェナーダイオード１０８により電圧が安定化され、例えば、発光素子１２０に静電気などによる高電圧が印加されることが防止される。
図４Ｄに示されるように、マザーボード１４０には、半導体装置１００が実装される実装領域に接続端子１４４Ａ，１４４Ｂが形成され、さらに当該実装領域に隣接する部分に外部電源（図示せず）と接続される外部接続端子１４６Ａ，１４６Ｂが形成されている。この外部接続端子１４６Ａ，１４６Ｂは、接続端子１４４Ａ，１４４Ｂと接続されており、マザーボード１４０の上面に形成された絶縁層１４８のパターンによって露出される位置が任意の位置に設定される。
図３Ａ及び図３Ｂに示されるように、半導体基板１０２の発光素子１２０が接続される側の反対側(下面側)には、下面側配線層１１４Ｃ，１１４Ｄが形成されており、さらに当該下面側配線層１１４Ｃ，１１４Ｄに半田バンプ１６０，１６２が形成されている。尚、上面側配線層１１４Ａ，１１４Ｂは、バンプ１１６，１１８が接合される上面側にＡｕ層が形成されるようにＣｕ層上にＮｉ層とＡｕ層とが積層されている。
上記のように構成された半導体装置１００によれば、半導体基板１０２の不純物拡散領域に形成された半導体からなるツェナーダイオード１０８が発光素子１２０と電気的に接続されるため、ツェナーダイオードを基板上に実装するように構成された従来のもの（図１を参照）よりも大幅に小型化及び省スペース化を図ることが可能になる。
また、発光素子１２０は、半導体基板１０２の上面に接合された封止構造体１３０により封止される。この封止構造体１３０は、四角枠状の枠部１３４と、枠部１３４の上部開口を密閉するように接合される光透過面を有する透明なガラス板１３６とからなり、半導体基板１０２との間で密閉された内部空間１３２に発光素子１２０を収納する封止構造になっている。
本実施例において、後述するように、予め枠部１３４とガラス板１３６とを接合した状態のものを作成しおくことにより、封止構造体１３０は半導体基板１０２の上面に接合される。また、枠部１３４がガラス材により形成されている場合には、封止構造体１３０全体をガラスにより一体形成することになり、枠部１３４の下面を半導体基板１０２の上面に陽極接合することが可能になる。
また、封止構造体１３０の別の形成方法としては、半導体基板１０２の上面に形成された酸化膜１１２上に例えば、めっき法によりＣｕなどの金属材を四角枠状に積層して枠部１３４を形成し、枠部１３４の上面に平板形状のガラス板１３６を重ね合わせた状態で枠部１３４とガラス板１３６とを接合しても良い。
封止構造体１３０は、シリコンからなる半導体基板１０２に対してガラス枠１３４の下端が陽極接合により強固に接合されることにより、上記空間１３２を気密状態に封止することができる。そのため、発光素子１２０は、封止構造体１３０により塵埃などが発光面１２０Ａに付着しないように保護されており、発光面１２０Ａから発光された光は、ガラス板１３６を透過して上方に出射される。
上記半導体装置１００は、マザーボード１４０に実装されることで実装構造１５０を構成している。マザーボード１４０には、半導体装置１００が実装される実装領域に接続端子１４４Ａ，１４４Ｂが形成され、実装領域に隣接する部分には電源（図示せず）と接続される外部接続端子１４６Ａ，１４６Ｂが形成されている。また、接続端子１４４Ａ，１４４Ｂ及び外部接続端子１４６Ａ，１４６Ｂの周囲には、絶縁層１４８が形成されている。また、外部接続端子１４６Ａ，１４６Ｂは、接続端子１４４Ａ，１４４Ｂと接続されており、接続端子１４４Ａ，１４４Ｂには、半導体装置１００が半田バンプ１６０，１６２を介して実装される。
ここで、上記半導体装置１００及び実装構造１５０の製造方法の各工程について図５Ａ〜図５Ｎを参照して説明する。
図５Ａに示す工程(その１)では、半導体基板１０２に相当するシリコン基板２０２（例えば、厚さ７５０μｍ）を用意する。このシリコン基板２０２の内部は、全域にＰ型不純物が添加された拡散不純物領域（Ｐ層１０４に相当する）となっている。
図５Ｂに示す工程(その２)では、シリコン基板２０２の上面にイオン注入用レジスト膜２０４を形成し、さらにイオン注入用レジスト膜２０４の表面をパターニングしてイオン注入用レジスト膜２０４のイオン注入位置にイオン注入用の開口２０６を形成する。
図５Ｃに示す工程(その３)では、イオン注入装置（図示せず）によりＮ型不純物ガスをイオン化して高電界により加速されたイオンが上記開口２０６からシリコン基板２０２の表面に注入（ドープ）され、そのイオン注入部分が拡散されてＮ層１０６を形成する。
図５Ｄに示す工程(その４)では、上記イオン注入用レジスト膜２０４を除去した後、シリコン基板２０２の上面に窒化膜２０８を形成する。この窒化膜２０８は、イオン注入されたＮ層１０６の汚染防止及び酸化防止するための保護膜として形成される。さらに、窒化膜２０８にパターニング処理を施して貫通電極１１０を形成するための開口２１０を形成する。
図５Ｅに示す工程(その５)では、ドライエッチング処理により上記開口２１０の下方に貫通電極用の孔２２０を形成する。この孔２２０は、シリコン基板２０２の厚さより浅く形成される（例えば、深さ２００μｍ）。その後、シリコン基板２０２の下面をバックグラインダ処理により削除して薄くする。そして、バックグラインダ処理は、孔２２０の下端が下面側に露出し、且つシリコン基板２０２の厚さが半導体基板１０２の厚さになるまで行われる。
図５Ｆに示す工程(その６)では、シリコン基板２０２の下面及び孔２２０の内面に熱酸化によりＳｉＯ２（例えば、厚さ５０オングスローム）などの絶縁膜２２２（図３Ａ，図３Ｂに示す酸化膜１１２に相当する）を形成する。そして、メッキ法により少なくとも孔２２０の内部に給電層（図示せず）を形成する。
図５Ｇに示す工程(その７)では、給電層からの給電による電解めっきにより孔２２０の内部にＣｕめっき層２２４を析出させ、成長させることで孔２２０内に貫通電極１１０Ａ，１１０Ｂを形成する。この際、孔２２０のみ露出するようめっきレジスト（図示せず）を設ける。尚、このめっきレジストは、めっき後に除去する。
図５Ｈに示す工程(その８)では、例えば、ドライエッチングにより窒化膜２０８のイオン注入位置（Ｎ層１０６の位置）及び発光素子１２０が実装される実装領域の外側の位置（図５Ｈの左側端部上面）に開口２２８（接続部１１３，１１５を形成する部分に相当する）を形成する。
図５Ｉに示す工程(その９)では、シリコン基板２０２の上面及び下面にＣｕなどの導電層２４０（配線層１１４Ａ〜１１４Ｄに相当する）をめっき法などにより形成する。尚、導電層２４０の具体的な形成方法としては、例えば、窒化膜２０８及び貫通電極１１０Ａ，１１０Ｂの端部を上面側に露出させる。そして、窒化膜２０８及び貫通電極１１０Ａ，１１０Ｂ上端部の上面にＴｉ層及びＣｕ層をスパッタ法により積層して給電層（例えば、厚さ５００オングスローム）を形成する。この給電層は、シリコン基板２０２と結合しやすいＴｉ層を形成することによりＮ層１０６やＰ層１０４との密着性を高める作用も併せ持っている。そして、給電層の表面のうち配線層１１４Ａ〜１１４Ｄを除く領域をめっきレジストでマスキングし、マスキングされなかった部分に、給電層からの給電による電解めっきにより導電性金属（Ｃｕ,Ｎｉ，Ａｕなど）を積層（例えば、厚さ５μｍ）して所定パターン形状の導電層２４０を形成する。この後、導電層２４０を除く領域のめっきレジスト及び給電層を除去する。これで、前述した図３Ａ，図３Ｂに示す半導体基板１０２が得られる。
図５Ｊに示す工程(その１０)では、シリコン基板２０２の上面側の導電層２４０（上面側配線層１１４Ａ，１１４Ｂ）上にＡｕバンプ等からなるバンプ１１６，１１８を形成する。
図５Ｋに示す工程(その１１)では、発光素子１２０の電極１２２，１２４をシリコン基板２０２上のバンプ１１６，１１８に当接させ超音波接合する。尚、図示していないが、シリコン基板２０２は、複数の素子載置部が形成され、複数の発光素子１２０が所定間隔毎に実装されており、発光素子搭載後にダイシング工程により個片化し、個々の半導体素子１００を得る。また、ダイシング工程は、半導体基板１０２上に発光素子１２０が実装された半導体装置１００の状態で個片化しても良いし、あるいは、後述する封止構造体１３０による封止後でも良い。
図５Ｌに示す工程(その１２)では、枠部１３４（ガラスからなる）と光透過部であるガラス板１３６とが一体化された封止構造体１３０を半導体基板１０２上の周縁部分に枠部１３４が載置されるように位置決めする。
図５Ｍに示す工程(その１３)では、光透過性を有するガラスからなる封止構造体１３０を陽極接合によりシリコン基板２０２に接合して発光素子１２０を半導体基板１０２上に封止する。この陽極接合は、シリコン基板２０２とガラス（枠部１３４）との間に高電圧を印加し、シリコン基板２０２とガラスの温度を、例えば３００〜３５０℃程度に昇温して行う。尚、封止構造体１３０を形成するガラスは、耐熱性を有するホウ素が加えられたホウ珪酸ガラスが用いられており、陽極接合による接合が良好に行なえる。
このように、図２、図３Ａ、図３Ｂに示す半導体装置１００を効率よく製造することが可能になる。よって、従来のようにツェナーダイオードを基板上に実装するように構成されたものよりも大幅に小型化及び省スペース化を図ることが可能になった半導体装置１００が得られる。
図５Ｎに示す工程(その１４)では、シリコン基板２０２の下面側に形成された下面側配線層１１４Ｃ，１１４Ｄをマザーボード１４０の半田バンプ１６０，１６２に当接させた状態で半田バンプ１６０，１６２を加熱により溶融し接合する。これにより、半導体装置１００は、マザーボード１４０に実装され、図２、図３Ａ、図３Ｂに示す実装構造１５０が完成する。
このように、図５Ａ〜図５Ｎに示す上記各工程による製造方法によれば、半導体基板１０２の不純物拡散領域に形成された半導体からなるツェナーダイオード１０８が発光素子１２０と電気的に接続された半導体素子１００を製造することができると共に、この半導体素子１００がマザーボード１４０に実装された実装構造１５０を効率よく生産することが可能になる。
図６Ａは本発明による半導体装置の実施例２を示す縦断面図である。図６Ｂは図６Ａ中VIＢ−VIＢに沿う横断面図である。尚、図６Ａ及び図６Ｂにおいて、前述した実施例１のものと同一部分には、同一符号を付してその説明を省略する。
図６Ａ及び図６Ｂに示されるように、半導体装置２００は、半導体基板１０２の上面に発光素子１２０が実装され、半導体基板１０２には、導電型のＰ型不純物が添加されたＰ層１０４と、Ｐ層１０４に導電型のＮ型不純物が注入されて拡散されたＮ層１０６とが形成されている。Ｎ層１０６は、発光素子１２０が実装される実装面側（図６Ａに示す上面側）の右側周縁部付近に形成されている。
上記Ｐ層１０４とＮ層１０６とにより半導体からなるツェナーダイオード１０８が形成されている。尚、本実施例においても、前述したイオン注入法によりＮ型不純物をイオン化して半導体基板１０２の不純物拡散領域にドーピングする方法が用いられる。
また、半導体基板１０２の上面と下面との間を貫通する複数の貫通電極１１０は、発光素子１２０の第１の電極(＋)１２２に接続される第１の貫通電極１１０Ａと、発光素子１２０の第２の電極(−)１２４に接続される第２の貫通電極１１０Ｂとを含むように形成されている。また、本実施例では、Ｎ層１０６を発光素子１２０が実装される領域の右側周縁部付近に形成しているため、貫通電極１１０Ａと貫通電極１１０Ｂとを近接させることが可能になり、接続部１１３，１１５の距離、貫通電極１１０Ａと貫通電極１１０Ｂとの距離に応じた抵抗によりツェナーダイオード１０８の特性が設定される。
また、貫通電極１１０Ａは、図６Ａに示す断面部分において、貫通電極１１０Ｂと近接した位置と、貫通電極１１０Ｂから離間した位置の２箇所に形成されている。そのため、発光素子１２０の電極１２２とマザーボード１４０の接続端子１４４Ａとの接続を２箇所以上で行うことができ、電気的な接続を確実に行える。
また、半導体基板１０２の上面側に形成された上面側配線層１１４Ａ，１１４Ｂは、貫通電極１１０Ａ，１１０Ｂの上端に電気的に接続される位置に形成されている。また、一方の上面側配線層１１４Ａは、発光素子１２０が実装される領域の右側周縁部付近に形成されたＮ層接続部１１３を介してＮ層１０６と電気的に接続され、他方の上面側配線層１１４Ｂは発光素子１２０が実装される領域の外側（図６Ａでは左側に外れた位置）に形成されたＰ層接続部１１５を介してＰ層１０４と電気的に接続されている。
発光素子１２０の電極１２２，１２４は、上面側配線層１１４Ａ，１１４Ｂを介して貫通電極１１０Ａ，１１０Ｂに接続されており、且つＰ層１０４とＮ層１０６は上面側配線層１１４Ｂ，１１４Ａを介して発光素子１２０に対して並列となるように接続されている。このツェナーダイオード１０８と発光素子１２０との接続関係を等価回路で示すと前述した図４Ｃのような回路構成として表される。
従って、発光素子１２０の電極１２２，１２４を電源の＋側端子、−側端子と接続することにより、前述した実施例１と同様に、発光素子１２０に対して並列に接続されたツェナーダイオード１０８により電圧が安定化され、例えば、発光素子１２０に静電気などによる高電圧が印加されることが防止される。
また、発光素子１２０の電極１２２，１２４は、上面側配線層１１４Ａ，１１４Ｂに接続される例えばＡｕよりなるバンプ１１６、１１８上に設置され、発光素子１２０は、当該バンプ１１６，１１８及び上面側配線層１１４Ａ，１１４Ｂを介して上記貫通電極１１０（１１０Ａ，１１０Ｂ）と電気的に接続されている。
貫通電極１１０Ａ，１１０Ｂの下端は、発光素子１２０が接続される側の反対側(下面側)に形成された下面側配線層１１４Ｃ，１１４Ｄに接続されており、さらに当該下面側配線層１１４Ｃ，１１４Ｄは半田バンプ１６０，１６２を介してマザーボード１４０の接続端子１４４Ａ，１４４Ｂに接続されている。
半導体装置２００がマザーボード１４０に実装される実装構造２５０においては、前述した実施例１と同様、図４Ｃに示す等価回路のように、ツェナーダイオード１０８を形成するＰ層１０４とＮ層１０６が、発光素子１２０に対して並列となるようにマザーボード１４０の接続端子１４４Ａ，１４４Ｂに接続されている。このように、半導体装置２００によれば、半導体基板１０２に形成された半導体によるツェナーダイオード１０８が発光素子１２０と電気的に接続されるため、ツェナーダイオードを基板上に実装するように構成された従来のもの（図１を参照）よりも大幅に小型化及び省スペース化を図ることが可能になる。
また、発光素子１２０は、半導体基板１０２の上面に接合された封止構造体１３０により封止されており、半導体基板１０２と封止構造体１３０との間で密閉された内部空間１３２に発光素子１２０を収納する封止構造になっている。封止構造体１３０は、シリコンからなる半導体基板１０２に対してガラスからなる枠部１３４の下端が陽極接合により強固に接合されており、上記空間１３２を気密状態に封止することができる。そのため、発光素子１２０は、封止構造体１３０により塵埃などが発光面１２０Ａに付着しないように保護されており、発光面１２０Ａから発光された光は、ガラス板１３６を透過して上方に出射される。
図７Ａは本発明による半導体装置の実施例３を示す縦断面図である。図７Ｂは図７Ａ中ＶＩＩＢ−ＶＩＩＢに沿う横断面図である。尚、図７Ａ及び図７Ｂにおいて、前述した実施例１、２と同一部分には、同一符号を付してその説明を省略する。
図７Ａ及び図７Ｂに示されるように、実施例３の半導体装置３００においては、半導体基板１０２の上面中央付近にＮ層１０６及びＮ層接続部１１３が形成されている。そして、Ｎ層１０６が形成される領域は、発光素子１２０が実装される実装面側（図７Ａに示す上面側）であり、且つ電極１２２の左側周縁部に対向する付近に形成されている。
半導体装置３００がマザーボード１４０に実装される実装構造３５０においては、前述した実施例１と同様、図４Ｃに示す等価回路のように、ツェナーダイオード１０８を形成するＰ層１０４とＮ層１０６が、発光素子１２０に対して並列となるようにマザーボード１４０の接続端子１４４Ａ，１４４Ｂに接続されている。よって、発光素子１２０に対して並列に接続されたツェナーダイオード１０８により発光素子１２０への電圧が安定化され、例えば、発光素子１２０に静電気などによる高電圧が印加されることが防止される。
従って、実施例３の構成では、Ｎ層１０６が貫通電極１１０Ａと貫通電極１１０Ｂとの間に形成されており、且つＮ層１０６と電気的に接続されるＮ層接続部１１３と、Ｐ層１０４と電気的に接続されるＰ層接続部１１５とが互いに近接する位置に形成されている。その分、本実施例では、上記実施例１、２に対して貫通電極１１０Ａと貫通電極１１０Ｂとを離間させることが可能になり、この貫通電極１１０Ａ，１１０Ｂ間の離間距離によってツェナーダイオード１０８の抵抗値を異なる値に設定することが可能になる。
図８Ａは本発明による半導体装置の実施例４を示す縦断面図である。図８Ｂは図８Ａ中VIIIＢ−VIIIＢに沿う横断面図である。尚、図８Ａ及び図８Ｂにおいて、前述した実施例１〜３と同一部分には、同一符号を付してその説明を省略する。
図８Ａ及び図８Ｂに示されるように、実施例４の半導体装置４００においては、半導体基板１０２の上面中央付近にＮ層１０６及びＮ層接続部１１３が形成されている。そして、Ｎ層接続部１１３が形成された逆側の半導体基板１０２の下面中央付近にＰ層１０４のＰ層接続部１１５が形成されている。このＮ層接続部１１３とＰ層接続部１１５とは、同じ垂直直線上に位置するように設けられている。そのため、Ｐ層１０４は、貫通電極１１０Ｂを介さず、下面側のＰ層接続部１１５及び下面側配線層１１４Ｄ、半田バンプ１６２を介してマザーボード１４０の接続端子１４４Ｂに接続される。
半導体装置４００がマザーボード１４０に実装される実装構造４５０においては、前述した実施例１と同様、図４Ｃに示す等価回路のように、ツェナーダイオード１０８を形成するＰ層１０４とＮ層１０６が、発光素子１２０に対して並列となるようにマザーボード１４０の接続端子１４４Ａ，１４４Ｂに接続されている。よって、発光素子１２０に対して並列に接続されたツェナーダイオード１０８により発光素子１２０への電圧が安定化され、例えば、発光素子１２０に静電気などによる高電圧が印加されることが防止される。
本実施例では、前述した実施例３のようにＰ層接続部１１５または貫通電極１１０Ｂを発光素子１２０が実装される領域の外側に配置する必要が無くなるため、上記実施例３のものよりもコンパクトな構成になっており、設置スペースもより一層省スペース化されている。
図９Ａは本発明による半導体装置の実施例５を示す縦断面図である。図９Ｂは図９Ａ中IXＢ−IXＢに沿う横断面図である。尚、図９Ａ及び図９Ｂにおいて、前述した実施例１〜４と同一部分には、同一符号を付してその説明を省略する。
図９Ａ及び図９Ｂに示されるように、実施例５の半導体装置５００においては、上面にワイヤボンディングされるタイプの発光素子５２０が半導体基板１０２上に実装されている。発光素子５２０は、上面にワイヤ５３０，５４０の一端がボンディングされる電極５２２，５２４が形成されている。さらに、半導体基板１０２上には、ワイヤ５３０，５４０の他端がボンディングされる上面側配線層１１４Ａ，１１４Ｂと、Ｐ層１０４と電気的に接続されるＰ層接続部１１５が接続される上面側配線層１１４Ｅとが形成されている。
半導体装置５００がマザーボード１４０に実装される実装構造５５０においては、各上面側配線層１１４Ａ，１１４Ｂ，１１４Ｅは、夫々貫通電極１１０Ａ，１１０Ｂを介して半導体基板１０２の下面側の下面側配線層１１４Ｃ，１１４Ｄに接続され、半田バンプ１６０，１６２を介してマザーボード１４０の接続端子１４４Ａ，１４４Ｂに接続される。尚、半導体基板１０２の下面側に配された半田バンプ１６３は、半導体基板１０２の右端側を安定的に保持するものである。
また、発光素子５２０は、接着層５６０により半導体基板１０２上の固着されている。そして、Ｐ層１０４のＰ層接続部１１５は、貫通電極１１０Ｂを介して半導体基板１０２の下面側に配された下面側配線層１１４Ｄ、半田バンプ１６２を介してマザーボード１４０の接続端子１４４Ｂに接続される。また、Ｎ層１０６のＮ層接続部１１３は、貫通電極１１０Ａを介して半導体基板１０２の下面側に配された下面側配線層１１４Ｃに接続され、さらに半田バンプ１６０を介してマザーボード１４０の接続端子１４４Ａに接続される。これにより、Ｐ層１０４とＮ層１０６は、前述した実施例１と同様、図４Ｃに示す等価回路のように、発光素子５２０に対して並列となるようにマザーボード１４０の接続端子１４４Ａ，１４４Ｂに接続されている。よって、発光素子５２０に対して並列に接続されたツェナーダイオード１０８により発光素子５２０への電圧が安定化され、例えば、発光素子５２０に静電気などによる高電圧が印加されることが防止される。
図１０Ａは本発明による半導体装置の実施例６を示す縦断面図である。図１０Ｂは図１０Ａ中ＸＢ−ＸＢに沿う横断面図である。尚、図１０Ａ及び図１０Ｂにおいて、前述した実施例１〜５と同一部分には、同一符号を付してその説明を省略する。
図１０Ａ及び図１０Ｂに示されるように、実施例６の半導体装置６００においては、上面にＰ層のみワイヤボンディングされるタイプの発光素子６２０が半導体基板１０２上に実装されている。発光素子６２０は、上面にワイヤ６３０の一端がボンディングされる電極６２２が形成されている。また、ワイヤ６３０の一端が半導体基板１０２上の上面側配線層１１４Ｂにボンディングされている。このため、発光素子６２０の電極６２２は、ワイヤ６３０を介して半導体基板１０２上の上面側配線層１１４Ｂに接続され、さらに、貫通電極１１０Ｂを介して半導体基板１０２の下面側に配された下面側配線層１１４Ｄ、半田バンプ１６２を介してマザーボード１４０の接続端子１４４Ｂに接続される。
また、発光素子６２０の下面には、導電性接着層６４０により上面側配線層１１４Ａと接続される電極６２４が形成されている。この電極６２４は、上面側配線層１１４Ａを介してＮ層１０６と接続され、且つ貫通電極１１０Ａを介して半導体基板１０２の下面側に配された下面側配線層１１４Ｃに接続され、さらに半田バンプ１６０を介してマザーボード１４０の接続端子１４４Ａに接続される。
半導体装置６００がマザーボード１４０に実装される実装構造６５０においては、ツェナーダイオード１０８を形成するＰ層１０４とＮ層１０６は、前述した実施例１と同様、図４Ｃに示す等価回路のように、発光素子６２０に対して並列となるようにマザーボード１４０の接続端子１４４Ａ，１４４Ｂに接続されている。よって、発光素子６２０に対して並列に接続されたツェナーダイオード１０８により発光素子６２０への電圧が安定化され、例えば、発光素子６２０に静電気などによる高電圧が印加されることが防止される。
以上、本発明の好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
尚、上記実施例では、発光素子を半導体基板に実装する場合を例に挙げて説明したが、これに限らず、発光素子以外の光機能素子（例えば、受光素子、ＣＣＤなどの撮像素子など）あるいは光機能素子以外のＩＣチップやＭＥＭＳ（Ｍｉｃｒｏ Ｅｉｅｃｔｏｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）等の各種の電子部品を実装する構成のものにも適用できるのは勿論である。
また、上記実施例ではツェナーダイオードを半導体素子として半導体基板の不純物拡散領域に形成する場合を例示したが、これに限らず、ツェナーダイオード以外の素子（例えば、抵抗やキャパシタ等）を形成する構成のものにも適用できるのは勿論である。
また、上記実施例では、Ｎ型不純物をイオン化して半導体基板の不純物拡散領域にドーピングするイオン注入法を用いた方法について例示したが、これに限らず、例えば、熱拡散法によりＮ層を形成するようにしても良いのは勿論である。
また、上記実施例では、Ｎ型不純物を半導体基板のＰ型の不純物拡散領域にドーピングする方法について例示したが、これに限らず、例えば、Ｐ型不純物を半導体基板のＮ型の不純物拡散領域にドーピングする構成としても良いのは勿論である。
従来の半導体装置の一例を示す縦断面図である。 本発明による半導体装置の実施例１を示す平面図である。 図２中IIＡ−IIＡに沿う縦断面図である。 図２中IIＢ−IIＢに沿う縦断面図である。 発光素子１２０の電極パターンを示す平面図である。 半導体素子１０２の各接続部、Ｎ層、配線層の位置関係を示す平面図である。 ツェナーダイオード１０８と発光素子１２０との接続関係を等価回路で示す図である。 マザーボード１４０の平面図である。 実施例１の製造方法の工程（その１）を説明するための図である。 実施例１の製造方法の工程（その２）を説明するための図である。 実施例１の製造方法の工程（その３）を説明するための図である。 実施例１の製造方法の工程（その４）を説明するための図である。 実施例１の製造方法の工程（その５）を説明するための図である。 実施例１の製造方法の工程（その６）を説明するための図である。 実施例１の製造方法の工程（その７）を説明するための図である。 実施例１の製造方法の工程（その８）を説明するための図である。 実施例１の製造方法の工程（その９）を説明するための図である。 実施例１の製造方法の工程（その１０）を説明するための図である。 実施例１の製造方法の工程（その１１）を説明するための図である。 実施例１の製造方法の工程（その１２）を説明するための図である。 実施例１の製造方法の工程（その１３）を説明するための図である。 実施例１の製造方法の工程（その１４）を説明するための図である。 本発明による半導体装置の実施例２を示す縦断面図である。 図６Ａ中ＶIＢ−ＶIＢに沿う横断面図である。 本発明による半導体装置の実施例３を示す縦断面図である。 図７Ａ中ＶIIＢ−ＶIIＢに沿う横断面図である。 本発明による半導体装置の実施例４を示す縦断面図である。 図８Ａ中VIIIＢ−VIIIに沿う横断面図である。 本発明による半導体装置の実施例５を示す縦断面図である。 図９Ａ中IXＢ−IXＢに沿う横断面図である。 本発明による半導体装置の実施例６を示す縦断面図である。 図１０Ａ中ＸＢ−ＸＢに沿う横断面図である。
符号の説明
１００，２００，３００，４００，５００，６００ 半導体装置
１０２ 半導体基板
１０４ Ｐ層
１０６ Ｎ層
１０８ ツェナーダイオード
１１０，１１０Ａ，１１０Ｂ 貫通電極
１１３ Ｎ層接続部
１１４Ａ，１１４Ｂ，１１４Ｅ 上面側配線層
１１４Ｃ，１１４Ｄ 下面側配線層
１１５ Ｐ層接続部
１１６，１１８ バンプ
１２０，５２０，６２０ 発光素子
１２２ 第１の電極(＋)
１２４ 第２の電極(−)
１３０ 封止構造体
１３２ 内部空間
１３４ 枠部
１３６ ガラス板
１４０ マザーボード
１４４Ａ，１４４Ｂ 接続端子
１６０，１６２ 半田バンプ
１５０，２５０，３５０，４５０，５５０，６５０ 実装構造

Claims (14)

  1. 基板に電子部品が実装されてなる半導体装置であって、
    前記基板が半導体基板により形成され、前記半導体基板の不純物拡散領域に形成された半導体素子の領域が前記電子部品と電気的に接続されていることを特徴とする半導体装置。
  2. 前記半導体素子は、少なくとも導電型の異なる２つの領域よりなることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体素子は、前記電子部品に所定以上の電圧が印加されることを防止するツェナーダイオードであることを特徴とする請求項１に記載の半導体装置。
  4. 前記半導体基板には、前記電子部品と電気的に接続される複数の貫通電極が形成され、
    前記複数の貫通電極は、前記電子部品の第１の電極に接続される第１の貫通電極と、前記電子部品の第２の電極に接続される第２の貫通電極と、を含むことを特徴とする請求項１乃至３何れかに記載の半導体装置。
  5. 前記半導体素子の第１の領域が前記第１の電極に接続され、前記半導体素子の第２の領域が前記第２の電極に接続されていることを特徴とする請求項４に記載の半導体装置。
  6. 前記半導体基板は、シリコン基板であることを特徴とする請求項１乃至５の何れかに記載の半導体装置。
  7. 前記電子部品は、光機能素子であることを特徴とする請求項１乃至６の何れかに記載の半導体装置。
  8. 前記電子部品は、光透過性を有する光透過面を有する封止構造体により前記基板上に封止されていることを特徴とする請求項７に記載の半導体装置。
  9. 基板上に電子部品が実装されてなる半導体装置の製造方法であって、
    前記基板を半導体基板により形成する工程と、
    前記半導体基板の不純物拡散領域に半導体素子を構成する領域を形成する工程と、
    前記半導体基板に前記半導体素子と電気的に接続される配線層を形成する工程と、
    前記配線層に前記電子部品を接続する工程と、
    を有することを特徴とする半導体装置の製造方法。
  10. 前記半導体基板に前記電子部品と電気的に接続される複数の貫通電極を形成する工程を有することを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記電子部品を光透過性を有する光透過部材により前記基板上に封止する工程を有することを特徴とする請求項９または１０に記載の半導体装置の製造方法。
  12. 電子部品が実装される基板であって、
    半導体基板により形成されており、該半導体基板に導電型の異なる第１領域と第２領域とからなる半導体素子が形成されていることを特徴とする基板。
  13. 前記半導体基板を貫通する第１の貫通電極と第２の貫通電極とが形成され、
    前記第１の貫通電極は、前記電子部品の第１の電極に電気的に接続され、
    前記第２の貫通電極は、前記電子部品の第２の電極に電気的に接続されることを特徴とする請求項１２に記載の基板。
  14. 前記半導体素子の第１の領域は、前記第１の貫通電極に接続され、
    前記半導体素子の第２の領域は、前記第２の貫通電極に接続されていることを特徴とする請求項１３に記載の基板。
JP2007157807A 2006-06-16 2007-06-14 半導体装置及び半導体装置の製造方法及び基板 Active JP5394617B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007157807A JP5394617B2 (ja) 2006-06-16 2007-06-14 半導体装置及び半導体装置の製造方法及び基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006168166 2006-06-16
JP2006168166 2006-06-16
JP2007157807A JP5394617B2 (ja) 2006-06-16 2007-06-14 半導体装置及び半導体装置の製造方法及び基板

Publications (3)

Publication Number Publication Date
JP2008021987A true JP2008021987A (ja) 2008-01-31
JP2008021987A5 JP2008021987A5 (ja) 2010-07-08
JP5394617B2 JP5394617B2 (ja) 2014-01-22

Family

ID=39077692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007157807A Active JP5394617B2 (ja) 2006-06-16 2007-06-14 半導体装置及び半導体装置の製造方法及び基板

Country Status (1)

Country Link
JP (1) JP5394617B2 (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245263A (ja) * 2009-04-06 2010-10-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010278181A (ja) * 2009-05-28 2010-12-09 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
CN103270589A (zh) * 2010-12-23 2013-08-28 欧司朗光电半导体有限公司 用于制造电连接载体的方法
JP2013206986A (ja) * 2012-03-27 2013-10-07 Toppan Printing Co Ltd シリコンインターポーザ
US8598684B2 (en) 2009-04-06 2013-12-03 Shinko Electric Industries Co., Ltd. Semiconductor device, and method of manufacturing the same
WO2013187319A1 (ja) * 2012-06-12 2013-12-19 株式会社村田製作所 実装基板及び発光装置
JP2013258241A (ja) * 2012-06-12 2013-12-26 Murata Mfg Co Ltd 発光装置
JPWO2012086517A1 (ja) * 2010-12-20 2014-05-22 ローム株式会社 発光素子ユニットおよび発光素子パッケージ
JP2014515553A (ja) * 2011-05-19 2014-06-30 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス装置及びオプトエレクトロニクス装置の製造方法
WO2014181597A1 (ja) * 2013-05-08 2014-11-13 株式会社村田製作所 静電気保護素子および発光モジュール
JP2015073050A (ja) * 2013-10-04 2015-04-16 有限会社 ナプラ 配線基板及び電子デバイス
JP2015517740A (ja) * 2012-05-24 2015-06-22 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ 発光ダイオード装置
JP2015133487A (ja) * 2014-01-10 2015-07-23 立昌先進科技股▲分▼有限公司 小型ｓｍｄダイオードパッケージおよびその製造プロセス
JP2015524623A (ja) * 2012-08-07 2015-08-24 コーニンクレッカ フィリップス エヌ ヴェ Ｌｅｄパッケージ及びその製造方法
JP2015164170A (ja) * 2014-01-08 2015-09-10 ローム株式会社 チップ部品およびその製造方法、ならびに当該チップ部品を備えた回路アセンブリおよび電子機器
JP2015173300A (ja) * 2008-05-23 2015-10-01 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクスモジュール、オプトエレクトロニクスモジュール装置、およびオプトエレクトロニクスモジュールの製造方法
JP5838357B1 (ja) * 2015-01-13 2016-01-06 パナソニックＩｐマネジメント株式会社 発光装置及びその製造方法
JP5866561B1 (ja) * 2014-12-26 2016-02-17 パナソニックＩｐマネジメント株式会社 発光装置及びその製造方法
JP2016207683A (ja) * 2015-04-15 2016-12-08 エヌイーシー ショット コンポーネンツ株式会社 貫通電極基板および半導体パッケージ
JP2016213417A (ja) * 2015-05-13 2016-12-15 ローム株式会社 半導体発光装置
KR20170004724A (ko) * 2015-07-03 2017-01-11 엘지이노텍 주식회사 발광 소자 및 발광 모듈
JP2017517876A (ja) * 2014-04-11 2017-06-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体チップ、半導体チップを有するオプトエレクトロニクス装置、および、半導体チップの製造方法
JP2017217236A (ja) * 2016-06-08 2017-12-14 新光電気工業株式会社 光センサ、光センサの製造方法
JP2018018954A (ja) * 2016-07-28 2018-02-01 ローム株式会社 Ｌｅｄパッケージおよびその製造方法
WO2022244583A1 (ja) 2021-05-20 2022-11-24 スタンレー電気株式会社 半導体装置及び半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298035A (ja) * 1998-04-08 1999-10-29 Matsushita Electron Corp 半導体発光装置
JP2000012913A (ja) * 1998-06-19 2000-01-14 Matsushita Electron Corp 半導体発光装置に用いる静電気保護用ダイオード及びその製造方法
JP2003503855A (ja) * 1999-06-28 2003-01-28 インテル・コーポレーション インターポーザおよびその製造方法
WO2006008680A1 (en) * 2004-07-13 2006-01-26 Koninklijke Philips Electronics N.V. Electronic device comprising an esd device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298035A (ja) * 1998-04-08 1999-10-29 Matsushita Electron Corp 半導体発光装置
JP2000012913A (ja) * 1998-06-19 2000-01-14 Matsushita Electron Corp 半導体発光装置に用いる静電気保護用ダイオード及びその製造方法
JP2003503855A (ja) * 1999-06-28 2003-01-28 インテル・コーポレーション インターポーザおよびその製造方法
WO2006008680A1 (en) * 2004-07-13 2006-01-26 Koninklijke Philips Electronics N.V. Electronic device comprising an esd device

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015173300A (ja) * 2008-05-23 2015-10-01 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクスモジュール、オプトエレクトロニクスモジュール装置、およびオプトエレクトロニクスモジュールの製造方法
JP2010245263A (ja) * 2009-04-06 2010-10-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8598684B2 (en) 2009-04-06 2013-12-03 Shinko Electric Industries Co., Ltd. Semiconductor device, and method of manufacturing the same
JP2010278181A (ja) * 2009-05-28 2010-12-09 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US9741640B2 (en) 2010-12-20 2017-08-22 Rohm Co., Ltd. Semiconductor device
JP2016208056A (ja) * 2010-12-20 2016-12-08 ローム株式会社 発光素子ユニットおよび発光素子パッケージ
JPWO2012086517A1 (ja) * 2010-12-20 2014-05-22 ローム株式会社 発光素子ユニットおよび発光素子パッケージ
JP2014506004A (ja) * 2010-12-23 2014-03-06 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 電気端子支持体を製造する方法
CN103270589A (zh) * 2010-12-23 2013-08-28 欧司朗光电半导体有限公司 用于制造电连接载体的方法
JP2014515553A (ja) * 2011-05-19 2014-06-30 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス装置及びオプトエレクトロニクス装置の製造方法
US9281301B2 (en) 2011-05-19 2016-03-08 Osram Opto Semiconductors Gmbh Optoelectronic device and method for producing optoelectronic devices
JP2013206986A (ja) * 2012-03-27 2013-10-07 Toppan Printing Co Ltd シリコンインターポーザ
JP2015517740A (ja) * 2012-05-24 2015-06-22 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ 発光ダイオード装置
US9449958B2 (en) 2012-05-24 2016-09-20 Epcos Ag Light-emitting diode device
JP2013258241A (ja) * 2012-06-12 2013-12-26 Murata Mfg Co Ltd 発光装置
WO2013187319A1 (ja) * 2012-06-12 2013-12-19 株式会社村田製作所 実装基板及び発光装置
JP2015524623A (ja) * 2012-08-07 2015-08-24 コーニンクレッカ フィリップス エヌ ヴェ Ｌｅｄパッケージ及びその製造方法
JP2014220361A (ja) * 2013-05-08 2014-11-20 株式会社東芝 静電気保護素子および発光モジュール
WO2014181597A1 (ja) * 2013-05-08 2014-11-13 株式会社村田製作所 静電気保護素子および発光モジュール
JP2015073050A (ja) * 2013-10-04 2015-04-16 有限会社 ナプラ 配線基板及び電子デバイス
JP2015164170A (ja) * 2014-01-08 2015-09-10 ローム株式会社 チップ部品およびその製造方法、ならびに当該チップ部品を備えた回路アセンブリおよび電子機器
US10468362B2 (en) 2014-01-08 2019-11-05 Rohm Co., Ltd. Chip parts and method for manufacturing the same, circuit assembly having the chip parts and electronic device
US10867945B2 (en) 2014-01-08 2020-12-15 Rohm Co., Ltd. Chip parts and method for manufacturing the same, circuit assembly having the chip parts and electronic device
JP2015133487A (ja) * 2014-01-10 2015-07-23 立昌先進科技股▲分▼有限公司 小型ｓｍｄダイオードパッケージおよびその製造プロセス
US10424565B2 (en) 2014-04-11 2019-09-24 Osram Opto Semiconductor Gmbh Semiconductor chip for protecting against electrostatic discharges
JP2017517876A (ja) * 2014-04-11 2017-06-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体チップ、半導体チップを有するオプトエレクトロニクス装置、および、半導体チップの製造方法
JP2016127254A (ja) * 2014-12-26 2016-07-11 パナソニックＩｐマネジメント株式会社 発光装置及びその製造方法
JP5866561B1 (ja) * 2014-12-26 2016-02-17 パナソニックＩｐマネジメント株式会社 発光装置及びその製造方法
JP5838357B1 (ja) * 2015-01-13 2016-01-06 パナソニックＩｐマネジメント株式会社 発光装置及びその製造方法
JP2016127249A (ja) * 2015-01-13 2016-07-11 パナソニックＩｐマネジメント株式会社 発光装置及びその製造方法
JP2016207683A (ja) * 2015-04-15 2016-12-08 エヌイーシー ショット コンポーネンツ株式会社 貫通電極基板および半導体パッケージ
JP2016213417A (ja) * 2015-05-13 2016-12-15 ローム株式会社 半導体発光装置
WO2017007181A1 (ko) * 2015-07-03 2017-01-12 엘지이노텍 주식회사 발광 소자 및 발광 모듈
KR20170004724A (ko) * 2015-07-03 2017-01-11 엘지이노텍 주식회사 발광 소자 및 발광 모듈
US10270006B2 (en) 2015-07-03 2019-04-23 Lg Innotek Co., Ltd. Light emitting device and light emitting module
KR102412600B1 (ko) 2015-07-03 2022-06-23 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 발광 모듈
JP2017217236A (ja) * 2016-06-08 2017-12-14 新光電気工業株式会社 光センサ、光センサの製造方法
JP2018018954A (ja) * 2016-07-28 2018-02-01 ローム株式会社 Ｌｅｄパッケージおよびその製造方法
WO2022244583A1 (ja) 2021-05-20 2022-11-24 スタンレー電気株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP5394617B2 (ja) 2014-01-22

Similar Documents

Publication Publication Date Title
JP5394617B2 (ja) 半導体装置及び半導体装置の製造方法及び基板
TWI447935B (zh) 半導體裝置及其製造方法
TWI489662B (zh) 半導體發光裝置及其製造方法
EP2673813B1 (en) Semiconductor light emitting device
JP2016208056A (ja) 発光素子ユニットおよび発光素子パッケージ
TWI414082B (zh) 具有過電壓保護之發光二極體晶片
JP5813227B2 (ja) 電子デバイスの製造方法
CN103250247B (zh) 用于光电子半导体芯片的载体和半导体芯片
JP5813138B2 (ja) キャリア基板、および半導体チップの製造方法
TW201251109A (en) Semiconductor light emitting device and method for manufacturing same
CN102263120A (zh) 半导体发光元件、发光装置、照明装置、显示装置、信号灯器和道路信息装置
JP2006012868A (ja) 半導体発光素子用パッケージおよびそれを用いた半導体発光装置
US20100237379A1 (en) Light emitting device
TW201031021A (en) LED wafer package and its manufacturing method
US20130236997A1 (en) Method of fabricating light emitting device
US10062820B2 (en) Interposer
JP6551245B2 (ja) 発光装置の製造方法
KR100658936B1 (ko) 발광소자 패키지 및 그 제조방법
CN203787469U (zh) 发光结构
JP6622583B2 (ja) 配線基板および電子装置
JP2014067934A (ja) 実装基板の製造方法および実装基板
TWI425617B (zh) 發光二極體封裝結構及其製造方法
CN106663641B (zh) 电子部件
US20160285031A1 (en) Electronic Device
KR101414648B1 (ko) 발광 소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100525

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121210

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121217

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131017

R150 Certificate of patent or registration of utility model

Ref document number: 5394617

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150