JP2014506004A - 電気端子支持体を製造する方法 - Google Patents

電気端子支持体を製造する方法 Download PDF

Info

Publication number
JP2014506004A
JP2014506004A JP2013545231A JP2013545231A JP2014506004A JP 2014506004 A JP2014506004 A JP 2014506004A JP 2013545231 A JP2013545231 A JP 2013545231A JP 2013545231 A JP2013545231 A JP 2013545231A JP 2014506004 A JP2014506004 A JP 2014506004A
Authority
JP
Japan
Prior art keywords
layer
conductive material
useful layer
optoelectronic semiconductor
useful
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013545231A
Other languages
English (en)
Inventor
アンドレアス プルーセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2014506004A publication Critical patent/JP2014506004A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147Semiconductor insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本発明はオプトエレクトロニクス半導体本体のための電気端子支持体を製造する方法に関し、キャリア本体(11)と、キャリア本体(11)の外面(111)に位置された中間層(12)と、中間層(12)上に配置された使用層(13)を備えるキャリアアッセンブリ(1)を設け、少なくとも2つの開口(4)設け、これらは使用層(13)において使用層(13)の外面(131)を通り使用層(13)において横方向(L)に互いに間隔を空けてあり、開口は使用層(13)を垂直方向(V)に完全に貫いて延在し、開口(4)の側面(41)と使用層(13)の外面(131)とを電気的に絶縁し、導電材料(6)を少なくとも開口(4)に配置し、端子キャリア(100)の完成後に、導電材料(6)は、横方向(L)隣接する開口(4)の間に使用層(13)の外面(131)に沿った方向に進む途切れを備える。
【選択図】図1E

Description

電気端子支持体を製造する方法、およびオプトエレクトロニクス半導体コンポーネント、電気端子支持体ならびにオプトエレクトロニクス半導体コンポーネントを製造する方法を開示する。
達成すべき目的は、オプトエレクトロニクス半導体本体のための電気端子支持体を製造する方法を開示することにあり、製造された端子支持体への材料損傷が回避できる。
この方法の少なくとも1つの実施例によれば、第1のステップは、支持装置を設けることを含む。支持装置は、機械的に安定な支持体であっても良く、その外面には、例えば、コンポーネント部品が配置され、固定されていてもよい。言い換えれば、支持装置はそれ自体支持機能があり、安定な実装および/またはコンポーネント部品のための支持基板を構成している。支持装置はウェハーの形で具体化し得る。好ましくは、支持装置の横方向の大きさは、支持装置の垂直方向の大きさに比べ大きい。すなわち、支持装置の横方向の大きさは、例えば、支持装置の垂直方向の大きさの少なくとも5倍以上である。この文脈において、「横方向」とは支持装置の主延在方向に平行な方向を意味する。「垂直方向」とは支持装置の主延在方向に垂直な方向であり、すなわち例えば支持装置の厚さである。支持装置は支持体本体を有しており、中間層は支持体本体の外面に配置されている。さらに、有用層は、支持体本体とは反対側の中間層の外面に配置されている。この文脈において、「有用層」は、少なくともこの層は、完成した電気端子支持体にとどまっており、電気的および/または機械的な機能を実行することを意味する。例えば、電気端子支持体がオプトエレクトロニクスコンポーネントに組込まれた状態が該当する。
好ましくは、中間層の材料は、有用層の材料とは異なる。この場合、有用層の材料は中間層の材料と同等ではない。一例として、中間層は電気絶縁性を有する。有用層と中間層とは、少なくとも、その化学的特定および/または物理的特性の点で互いに異なり得る。
その方法の少なくとも1つの実施例において、次のステップは、互いに横方向に間隔を空けて配置された少なくとも2つの開口をキャリア本体とは反対側の有用層の外面を介して有用層に設けるステップを含み、前記開口は、有用層を垂直方向に完全に貫いて延在する。例えば、開口は、少なくとも1つの乾式化学エッチングプロセスおよび/または湿式化学エッチングプロセスにより有用層に対して設けられる。一例として、同じエッチング液を用いた場合の有用層と比較すると、中間層は、実質的にエッチングし易くない。この文脈において、「実質的にエッチングし易くない」とは、中間層にエッチング液を使用した場合、そのエッチング速度は、同じエッチング液を使用した有用層のエッチング速度の多くとも20%、好ましくは未満10%であることを意味する。言い換えれば、この場合、エッチングの間に有用層はエッチングが完了し、このエッチングプロセスは、中間層における材料特性および関連する低いまたはゼロのエッチング速度のために停止する。この場合、中間層は、エッチング停止層といえる。言い換えれば、このようにして有用層に開口を形成することは、有用層と中間層の間の高いエッチング選択性を有するエッチングプロセスと関連している。代替え的にまたは追加的に、中間層におけるエッチングプロセスを、エッチングの終点識別により中断または終了することもできる。特に、有用層と中間層とがほぼ同等または同一のエッチング速度を有する場合、これは有用である。なぜなら、この場合のエッチングプロセスは、必ずしも中間層内で自動的に、終了するとは限らず、むしろ外部的に事前に定義された方法で中断または終了しなければならない。このため、一例として、有用層並びに/もしくはエッチングプロセスに関連付けられた(エッチング)信号の減衰、または、中間層並びに/もしくはエッチングプロセスに関連付けられた(エッチング)信号の増加は、エッチングプロセスをタイムリーに中断および/または終了するのに使用することができる。
例えば、開口のそれぞれは、少なくとも1つの連続し、関連する側面および底面および底面の反対側に位置する開口を有している。底面は、中間層により完全に形成されることができ、側面は有用層により少なくとも所々に形成される。
少なくとも1つの実施例において、次のステップは、開口の電気絶縁性側面および支持体本体とは反対側の有用層の外面を含む。すなわち、開口の側面および支持体本体とは反対側の有用層の外面に直接電流が流れることはない。
その方法の少なくとも1つの実施例において、次のステップは、開口において少なくとも部分的に導電材料を配置するステップを含み、端子支持体が完成した後、前記導電材料は、横方向に隣接する開口の間で有用層の外面に沿った方向に少なくとも1つの途切れを有する。言い換えれば、横方向に隣接する開口は、導電材料によって互いに連続的に接続されてはいない。例えば、開口は完全に導電材料で満たされている。一例として、この途切れは、互いに横方向に隣接する複数開口に配置される導電材料同士を互いに絶縁する。
その方法の少なくとも1つの実施例において、第1のステップは、支持体本体と、支持体本体の外面に配置された中間層と、支持体本体とは反対側の中間層の外面には配置された有用層とを有する支持装置を設けるステップを含む。次のステップは、支持体本体とは反対側の有用層の外面を介して、互いに横方向に間隔をおいて配置された少なくとも2つの開口を有用層に設けることを含み、前記開口は、垂直方向に有用層を完全に貫いて延在する。さらなるステップは、開口の電気的に絶縁された側面と支持体本体とは反対側の有用層の外面とを含む。さらに、次のステップは導電材料を少なくとも所々開口に配置し、端子支持体の完成後、導電材料は、互いに横方向に隣接する複数開口の間で有用層の外面に沿った方向に少なくとも1つの途切れを有する。
この場合、ここで記載するような電気端子支持体を製造する方法は、とりわけ、オプトエレクトロニクスコンポーネントとの電気的コンタクトを後に行う役割を持ち得る支持体本体に開口を設けることは、支持体本体上または支持本体内の損傷に結びつく可能性があるという洞察に基づいている。もし開口が、エッチングプロセスにより支持体内に設けられるなら、例えば、エッチングプロセス等が支持体本体特に開口の底面の領域における材料損傷の原因となり得る。このような支持体本体は、後のオプトエレクトロニクスコンポーネントの一部にとどまることができるから、このようなオプトエレクトロニクスコンポーネントは、その支持体本体上にこのような損傷を受ける。一例として、これにより光オプトエレクトロニクスコンポーネントの動作中の光出力および/または負荷容量が減少してしまう原因となり得る。
支持体本体におけるかような材料損傷を避ける電気端子支持体を製造する方法を開示するために、ここに説明する方法は、次のコンセプトを使用している。とりわけ、支持体本体上にまず中間層を配置し、前記中間層上に有用層を配置するというコンセプトである。言い換えれば、中間層は、有用層と支持体本体の間に配置される。したがって、中間層は、支持体本体と有用層との間のバッファおよび/またはスペーサであり得る。
もし、開口がエッチング法により有用層に設けられたら、例えば、中間層は、エッチングプロセスを停止するエッチング停止部として機能する。言い換えれば、中間層は、エッチング終端(止まり穴終端(blind hole termination))として機能し、したがって、例えば、エッチング終了に起因する、開口の底面の領域においてあり得る損傷は、有用層においてではなく中間層においてのみエッチングプロセスによって起こる。言い換えれば、有用層における損傷は回避される。例えば、後のオプトエレクトロニクス半導体コンポーネントにおいて有用層を合体することを可能とするために、次のステップは開口の電気絶縁側面と、支持体本体とは反対側の有用層の外面とを含む。よって、後のオプトエレクトロニクス半導体コンポーネントの半導体本体は、外面に形成されることができ、半導体本体との電気的接触は、開口において配置される導電材料により可能である。
その方法の少なくとも1つの実施例と関連して、電気絶縁の前記プロセスは、少なくとも1つの熱酸化法により実行される。このような方法により、開口の側面と支持体本体とは反対側の有用層の外面とは、特に簡単に費用効果も良好に電気的に絶縁することができる。一例として、開口の側面と外面はこのため加熱され、したがって、一例として、有用層の材料は表面酸化している。
その方法の少なくとも1つの実施例に関して、電気絶縁の前記プロセスは、コーティング法により実施され、堆積層は、材料AlN、Al、SiO、Si、SrO、HfO、HfO、ZrO、ZrOのうちの少なくとも1つの材料から形成され、またはこれらの少なくとも1つの材料を含む。特に、電気絶縁層は、例えば化学蒸着(CVD)および/または原子層蒸着(ALD)により形成される。
少なくとも1つの実施例に関し、支持体本体はシリコンで形成され、中間層はシリコン酸化物および/またはシリコン窒化物で形成される。例えば、このような支持体本体は、非特許文献1に記載されており、その開示内容は、参照により本願明細書の開示内容に組込まれる。
少なくとも1つの実施例において、中間層は、材料SiO、Si4、SrO、HfO、HfO、ZrO、ZrOのうちの少なくとも1つの材料から形成され、またはこれらのうちの少なくとも1つの材料を含む。
その方法の少なくとも1つの実施例において、有用層は、材料Si、AlN、GaN、Ge、GaAsのうちの少なくとも1つの材料から形成され、またはこれらのうち少なくとも1つの材料を含む。一例として、有用層および支持体本体は同じ材料で形成され、例えばSiで形成される。この場合、このような支持装置は、特に費用対効果が高い。もし、有用層がGaNで形成されるなら、中間層および/または支持体本体は、例えばSiで形成されてもよい。GaNとSiとは熱膨張係数が互いに整合しており、これは有利であり、したがって、支持装置内では、例えば支持装置を加熱する間、支持装置内では引っ張り歪みおよび/または圧縮歪みが可能な限り低くなる。
サファイアは、同様に支持体本体および/または中間層の材料としてSiの代わりに適切である。例えば中間層は、同様に1つ以上の部分層から形成され、各部分層が、例えば、材料SiO、Si、SrO、HfO、HfO、ZrO、ZrO。のうちの1つから形成され、この場合、例えばSiOから形成されたさらなる中間層、が中間層の上に形成されてもよい。もし、有用層がGeで形成されるなら、例えば、支持体本体および/または中間層に適切な材料には、Ge、GaAs、サファイアが含まれる。この場合、熱酸化法の手段によるのではなく、少なくとも1つの電気絶縁層を少なくとも有用層の側面に堆積することにより、前記側面の電気絶縁のプロセスを達成することができる。
その方法の少なくとも1つの実施例に関連して、導電材料を融解した状態で開口へ導入し、次いで硬化させ、ここで導電材料は、材料Al、Zn、Cu、Ag、Si、Cd、Ga、In、Tl、Sn、Pb、Bi、Poのうち少なくとも1つで形成される、またはこれらの材料のうち少なくとも1つの材料を含む。一例として、このような導電材料の開口への導入は、非特許文献2にZnのケースとして記載されている。この記載内容は、参照により本願明細書に組込まれている。もし、導電材料が半導体材料で形成されているなら、半導体材料はドープされていてもよい。導電材料は同様に合金および/または導電性の金属ペーストであってもよい。もし導電材料が金属ペーストの形で存在する場合、金属ペーストの硬化は等温的に生じさせることができる。
その方法の少なくとも1つの実施例に関連して、導電材料を融解した状態で開口へ導入し、次いで硬化させ、ここで導電材料は、少なくとも1つの2成分系共融混合物を含む。一例として、2成分系共融混合物材料は、例えば、AuSn、AuSi、AuGe、AuSb、AlGeおよびAlZn等の合金を含む。
導電材料の所望の物理的特性および/または技術的特性は、有用層の熱膨張率に可能な限り正確に整合した高い電気伝導性ならびに熱的伝導性、および有用層への可能な限り良好な接着性である。付随する材料の選択のさらなる基準は、粘着性、表面張力、反応度、導電材料の酸化に対する脆弱性である。もし、有用層が導電材料とともに半導体コンポーネントの中に組込まれたら、高い電気伝導性ならびに熱的伝導性のおかげで、可能な限り効果的に、半導体コンポーネント内で電流が流れる際のエネルギー損失を避け、半導体コンポーネントからの電力損失分を消散させるという結果をもたらす。
表1は亜鉛およびアルミニュームの個々の物理的特性および/または技術的特性を示す。
Figure 2014506004
一例として、CuとAgは、高い電気的伝導性および高い熱的伝導性を有する。もし、導電材料がZn、Si、Cd、Ga、In、Tl、Sn、Pb、Bi、Po、AuSnで形成されていれば、導電材料は、低い融点を有し、、その結果、有用層は、しかし例えば開口の充填中における熱による損傷が可能な限り少なくなる。他方において、融点は十分高いので、したがって、有用層が後の半導体コンポーネントに組込まれたとき、例えばはんだプロセスの間、導電材料は溶けない。
その方法の少なくとも1つの実施例に関連して導電材料を、融解した状態で開口へ導入し、開口の領域における絶縁層は、追加的に金属層によってぬれる。絶縁層を金属層によってぬらす結果として、絶縁層上の導電材料のぬれ特性は、異なって改善されるように設定される。
金属層は、材料を充填することによりそのぬれ性に関して選択することができる。金属層を形成するためにスパッタリング、蒸発、ALD(原子層蒸着)等の物理的蒸着法または化学蒸着法を使用することができ、特に、蒸着法は、フォトリソグラフィーックパターン法の組み合わせを利用することができる。
金属層を形成するために可能な材料は、特に、NiまたはNbであり、Ti/Ni/Au、Cr/Pt/Au、Ti/TiN/Ni/Pd/AuorTaN/Pt/Au等の多層の組み合わせを、絶縁層をコーティングするために使用することができ、金属層の層列は,上記の例以外のものでも良い。一例として、多層の変形例において、各個別の層は特定の機能を実行できる。一例として、TiまたはCrは、サブストレートに関して接着性を強化するのに適しており、Ni、PdまたはPtは、ぬれ性機能のために適しており、Auは、多層の組み合わせの場合、下側の金属層の酸化や汚染を防ぐまたは少なくとも低減することを意図したぬらすことができる被覆に適している。開口を満たすためのAuSn融液の場合、特に、Ti/Pt/Auは金属層を形成するための有利な層列である。
少なくとも1つの実施例に関連して、導電材料は、導電性接着剤である。一例として、接着剤は、マトリックス材で形成され、金属粒子または他の導電粒子がマトリクス材に導入され、マトリックス材は、開口に充填された後、硬化する。
その方法の少なくとも1つの実施例において、硬化後に導電材料が有用層を越えて垂直方向に突出する。すなわち、導電材料が垂直方向に有用層から突出し、有用層の上に持ち上げられる。この場合、開口は、導電材料で過剰充填され、開口から現れた過剰の導電材料が支持体本体とは反対側の有用層の外面に直接接触することができる。
あるいは、開口は導電材料で一部のみ充填されることもできる。言い換えれば、開口は、このケースでは満杯より少なく充填される(underfilled)。すなわち、有用層は垂直方向に導電材料を越えて突出する。このような満杯より少ない充填は、有用層の垂直方向の大きさおよび/または中間層の垂直方向の大きさをそれぞれ小さく選ぶか、または有用層および/または中間層が選択的なエッチングプロセスにより導電材料のレベルを引き戻すことによって避けられるかまたは除去できる。
少なくとも1つの実施例に関して、次のステップにおいて、少なくとも1つの研磨停止層が支持体本体の反対側の有用層の外面に少なくとも一部に形成され、支持体本体とは反対側の導電材料の外面には少なくとも部分的に研磨停止層が存在せず、研磨停止層は、材料SiO、Si、SrO、HfO、HfO、ZrO、ZrOのうちの少なくとも1つの材料、またはこれらのうち少なくとも1つの材料を含む。一例として、研磨停止層は、露出した有用層の外面にのみ形成され、研磨停止層は、有用層の外面の平面図において、完全に導電材料を縁どりかつ囲むことができる。
一例として、研磨停止層が有用層の外面に形成された後、同様に導電材料は、研磨停止層を越えて垂直方向に突出する。言い換えれば、この場合、導電材料は、研磨停止層から垂直方向に突出する。開口を有用層の中に設ける前におよび/または導電材料を配置する前に、研磨停止層は少なくとも部分的に支持体本体とは反対側の有用層の外面に形成することができる。この文脈において、「研磨停止層」は、化学的ステップおよび/または機械的研磨ステップの使用により、研磨停止層は、除去することができおよび/または導電材料と比較してかなり不完全に研磨され、または全く研磨されないことを意味する。一例として、研磨ステップの使用後に、導電材料のみが材料除去の跡を有している。
さらに、上述の材料に基づいた研磨停止層は電気絶縁層としても機能することができる。言い換えれば、研磨停止層は、二重の機能を実行する。すなわち、研磨停止層は、電気絶縁効果を有し、化学的ステップおよび/または機械的研磨ステップを停止することができ、その意図は支持体本体とは反対側の有用層の外面の端において主として特に機械的損傷を防ぐことにある。この場合、追加的な研磨停止層の形成は、既存の絶縁層または研磨停止層に対して支持体本体とは反対側の有用層の外面のさらなる保護を構成するだけである。したがって、もし研磨停止層が二重の機能を実行すれば、さらなる研磨停止層を形成することを止めることができる。
少なくとも1つの実施例に関して、少なくとも1つの研磨ステップを少なくとも導電材料に対して適用後に、導電材料は研磨停止層を越えて垂直方向に突出はしない。一例として、この場合導電材料は、支持体本体とは反対方向の研磨停止層の外面とともに平面状の表面を形成する。半導体本体が後に研磨停止層および導電材料に形成された場合、電気的および/または機械的に半導体本体を導電材料に接続することに関する問題を回避することが可能であり、これは有利である。
少なくとも1つの実施例に関し、導電材料を配置した後、支持体本体は、中間層から除去される。一例として、支持体本体の除去は、高エネルギーレーザー光が例えば中間層に照射されることにより実行され、中間層は、少なくとも部分的にレーザー光により破壊される(レーザーリフトオフ法とも言われる)。同様に、少なくとも部分的に、中間層および/または支持体本体自体のエッチングおよび/または機械的研削を行うことにより、支持体本体を除去することが考えられる。支持体本体除去の後に依然残留する中間層の残留物をさらなる研磨により有用層から除去することも追加的に考えられる。支持体本体を除去した後、もし適切であれば中間層の削除も行い、その場合、完成した端子支持体においては、有用層のみが電気端子支持体の支持体材料として残る。
少なくとも1つの実施例に関し、オプトエレクトロニクス半導体本体とのコンタクトをつくるまえに、支持体本体を中間層から除去することはしない。すなわち、オプトエレクトロニクス半導体本体は、支持体本体が有用層から除去される前と、導電材料が開口を充填し、導電材料とオプトエレクトロニクス半導体本体との間の連続的なコンタクトが少なくとも部分的に形成された後に、支持装置と結合することができる。特に、コンタクト支持体(コンタクト面)の側の有用層の外面を介して、コンポーネント支持体に端子支持体を形成した後にのみ、オプトエレクトロニクス半導体本体を取り付けることも可能である。
少なくとも1つの実施例に関連して、導電材料を配置した後、支持体本体は、中間層から除去される。もし、有用層に加えて中間層に少なくとも部分的にエッチングがされていれば、例えば、端子支持体に対して横方向に互いに間隔を空けて開口を設けるために、残っている中間層が支持体本体の側の有用層の側面における端部絶縁に貢献し得る。この場合、支持体本体は、レーザーリフト法により再び除去され、支持体本体は、レーザーリフト法にアクセス可能な材料から形成され、特にあり得る中間層の残留物を除くために後続の乾式化学エッチングまたは湿式化学エッチングプロセスにより補完される。あるいは、支持体本体と中間層は、機械的研削により平面状に除去され、例えば、導電材料が露出し、残留する中間層との界面を形成するまで後続の乾式化学エッチングまたは湿式化学エッチングプロセスが中間層および/または支持体本体のあり得る残留物を除去するために使用できる。支持体本体と中間層はエッチングによってのみ除去することが可能であり、他の材料除去プロセスとの組み合わせは行わない。形成する界面は、特に、コンポーネント支持体および/またはコンタクト支持体に関して端子エリアとして使用可能である。
少なくとも1つの実施例に関し、電気端子支持体は、端子エリアを備え、コンタクト層は前記端子エリアに形成された。一例として、この場合、コンタクト層は、端子エリアの大部分にわたって延在している。この文脈においては、「大部分」とは、コンタクト層が端子エリアを覆い、その被覆領域が端子エリアの少なくとも50%以上の領域を占めており、特に少なくとも75%の領域を占めており、特に絶縁領域は、例えば絶縁ギャップの形で、コンタクト層を互いに電気絶縁された状態で形成された複数エリアまたは複数領域に分離する。この場合、複数の絶縁領域は、特に絶縁材料を備えている。この場合、コンタクト層は、例えば六角形または長方形のオプトエレクトロニクスコンポーネントの端子エリアで形成されてもよく、コンタクト層は、例えば絶縁ギャップで分離することにより、対称的におよび/または非対称的に形成されてもよい。
さらに、オプトエレクトロニクス半導体コンポーネントを製造する方法を開示する。
その方法の少なくとも1つの実施例に関して、第1のステップは、ここに記載される方法またはここに記載される複数の実施例により製造される電気端子支持体を備えることを含む。すなわち、ここに記載される電気端子支持体を製造する方法のために実施される特徴は、ここに記載されるオプトエレクトロニクス半導体コンポーネントを製造する方法においても開示されており、また逆も同様である。
その方法の少なくとも1つの実施例に関して、さらなるステップは、有用層の外面に、電磁放射を発生しまたは検出するのに適している少なくとも1つの活性ゾーンを備える少なくとも1つの半導体本体を配置するステップを含み、前記半導体本体は、導電材料と導電的に接続している。一例として、半導体本体は、少なくともそれぞれに2つの開口が割り当てられており、開口は横方向に隣接して配置され、開口内には導電材料が配置される。この場合、半導体本体は、支持体本体とは反対側の導電材料の外面に導電的に接続された電気的コンタクト位置を有することができる。
その方法の少なくとも1つの実施例に関し、さらなるステップは、有用層の外面に、電磁放射を発生し検出するのに適した少なくとも1つの活性ゾーンを備える少なくとも1つの半導体本体を配置するステップを含み、さらなる導電材料が前記活性ゾーンに突出している。この突出は、界面、特にオプトエレクトロニクス半導体本体下面との界面を導電的に形成し、かつ、例えばオプトエレクトロニクス半導体本体のn型導電領域を端子支持体の導電材料に接続する。
少なくとも1つの実施例に関し、半導体本体はIII属窒化物半導体材料に基づいている。この文脈においては、「III属窒化物半導体材料」とは、半導体本体は窒化物半導体材料を含み、または窒化物半導体材料からなり、好ましくはAlGaIn1−n−mN、ここで0≦m≦1、0≦n≦1かつm+n≦1であることを意味する。
少なくとも1つの実施例においては、半導体本体は、III族リン化物半導体材料に基づいている。この文脈においては、「III族リン化物半導体材料」とは、半導体本体は、リン化物半導体材料を含み、、好ましくはAlGaIn1−n−mPまたはAsGaIn1−n−mP、ここで0≦n≦1、0≦m≦1かつn+m≦1であることを意味する。この場合、この材料は、上記の式に従った数学的に正確な組成であることは必ずしも必要ない。むしろ、1つ以上のドーパントや追加の成分を含んでも良い。しかし、簡単のために上記の式は、たとえ、これらの成分が少量の他の物質に部分的に置き換えられる場合でも、結晶格子(Al、Ga、InまたはN、P、As、Sb)の本質的な成分のみを表記している。半導体本体は、特に、AlGaInP、AlGaInNまたはAlGaInAsまたは例えば、III属PおよびIII属Asベースの部分セルの積み重ね等のこれらの組み合わせからなる。
その方法の少なくとも1つの実施例に関連し、さらなる導電材料は、オプトエレクトロニクス半導体本体の活性ゾーンを貫通し、オプトエレクトロニクス半導体本体のドープされた領域は、電気端子支持体の導電材料に導電的に接続されている。この場合、さらなる導電材料がオプトエレクトロニクス半導体本体の下面とのさらなる界面を形成し、活性領域を貫通し、ドープされた領域と接続するように、さらなる導電材料は、オプトエレクトロニクス半導体本体を貫通する。この場合、ドープされた領域は、オプトエレクトロニクス半導体本体の、導電型がn型の領域またはp型の領域であってもよく、例えば、導電型がn型の領域は、導電型がp型の領域とは活性ゾーンにより分離されている。生じるさらなる界面は、電気端子支持体の導電材料と直接コンタクトしている。言い換えれば、オプトエレクトロニクス半導体本体のさらなる電気伝導材料は、電気端子支持体の導電材料とともに連続的な電気接続を形成している。さらなる導電材料は、この場合導電材料と同じ組成を有している。
少なくとも1つの実施例に関して、少なくとも1つの保護ダイオード構造が有用層に形成され、半導体本体と電気的に相互接続される。一例として、保護ダイオード構造は、有用層と一体となっている。例えば、支持体本体とは反対側の有用層の外面は、支持体本体とは反対側の保護ダイオード構造の外面とともに、平面状の表面を形成している。言い換えれば、保護ダイオード構造は、この場合、有用層から垂直方向に突出していない。
少なくとも1つの実施例に関して、少なくとも1つの保護ダイオード構造が有用層に形成され、半導体本体と電気的に相互接続されている。一例として、保護ダイオード構造は、有用層に一体化されており、この場合、支持体本体の側の有用層の外面は、支持体本体の側の保護ダイオード構造の外面とともに平面状の表面を形成している。このため、有用層を支持体本体とは反対側の中間層の外面に形成する前に、保護ダイオード構造は、支持体本体の側の有用層の外面に形成することが必要である。言い換えれば、保護ダイオード構造は、少なくとも有用層と中間層の界面を少なくとも部分的に形成しており、保護ダイオード構造は、有用層から反対の垂直方向に突出していない。保護ダイオード構造により、半導体本体は、静電放電から保護される。例えば、静電帯電のために生じ、活性ゾーンの順方向に対して逆方向に生じる電圧による電流は保護ダイオード構造を介して流れ去る。後のオプトエレクトロニクスコンポーネントにおける半導体本体への損傷はこのようにして回避できる。
さらに、電気端子支持体を開示する。
一例として、電気端子支持体は上記で述べた1つ以上の実施例で述べられたように、ここで述べた方法により製造することができる。すなわち、ここに、述べられた方法のために実施される特徴は、ここで記載される電気端子支持体に対しても開示され、また逆も同様である。
少なくとも1つの実施例に関して、電気端子支持体は、外面を有する少なくとも1つの有用層と、外面と反対側に位置するコンタクト面とを備える。コンタクト面は、有用層の外面の一部であり、このコンタクト面は、電気端子支持体の実装状態でのコンタクト支持体(例えば、プリント基板)の側である。言い換えれば、このコンタクト面は、電気端子支持体をコンタクト支持体の上に実装する機能を有し得る。例えば、このコンタクト面は、部分的に導電材料により形成されている。この場合、有用層の外面とコンタクト面は、互いに端子支持体の側面を介して接続されている。一例として、端子支持体の側面は、縦方向、すなわち電気端子支持体の主延在方向に対して垂直方向または横切る方向に伸びている。
少なくとも1つの実施例に関して、電気端子支持体は、有用層において互いに横方向に間隔を空けて配置された少なくとも2つの開口を備え、少なくとも2つの開口は、有用層の外面を介して有用層に形成される。
少なくとも1つの実施例に関して、電気端子支持体は、少なくとも部分的に開口において配置された導電材料を備え、開口は、外面から進んで有用層を完全に貫き、コンタクト面の方向に延在する。
開口の側面および有用層の外面は、電気絶縁の状態で具体化され、導電材料は横方向に隣接する複数開口の間に外面に沿って進む少なくとも1つの途切れを有する。
さらに、オプトエレクトロニクス半導体コンポーネントを開示する。
一例として、オプトエレクトロニクス半導体コンポーネントは、上記の1以上の実施例と併せてここで述べた方法により製造される得る。すなわち、ここで述べた方法のために実施する特徴は、ここに記載されたオプトエレクトロニクス半導体コンポーネントのためにも開示されており、その逆も同様である。
少なくとも1つの実施例に関して、オプトエレクトロニクス半導体コンポーネントは、実施例に記載された端子支持体を備える。すなわち、電気端子支持体のために実施された特徴は、ここに記載されたオプトエレクトロニクス半導体コンポーネントのためにも開示されており、その逆も同様である。
少なくとも1つの実施例に関して、オプトエレクトロニクス半導体コンポーネントは、有用層の外面に配置された少なくとも1つのオプトエレクトロニクス半導体本体を備えており、前記オプトエレクトロニクス半導体本体は、電磁放射を発生する、または検出する少なくとも1つの活性ゾーンを備える。
少なくとも1つの実施例に関して、オプトエレクトロニクス半導体コンポーネントは、有用層に形成され、半導体本体に電気的に相互接続される少なくとも1つの保護ダイオード構造を備える。
ここに記載された方法と、ここに記載された電気端子支持体と、ここに記載されたオプトエレクトロニクス半導体コンポーネントとを、例示的な実施形態と関連する図面に基づいてより詳しく以下に説明する。
ここで説明する方法により、ここで説明するオプトエレクトロニクス半導体コンポーネントの例示的な実施形態を製造するための個々の製造ステップを示す。 ここで説明する方法により、ここで説明するオプトエレクトロニクス半導体コンポーネントの例示的な実施形態を製造するための個々の製造ステップを示す。 ここで説明する方法により、ここで説明するオプトエレクトロニクス半導体コンポーネントの例示的な実施形態を製造するための個々の製造ステップを示す。 ここで説明する方法により、ここで説明するオプトエレクトロニクス半導体コンポーネントの例示的な実施形態を製造するための個々の製造ステップを示す。 ここで説明する方法により、ここで説明するオプトエレクトロニクス半導体コンポーネントの例示的な実施形態を製造するための個々の製造ステップを示す。 ここで説明する方法により、ここで説明するオプトエレクトロニクス半導体コンポーネントの例示的な実施形態を製造するための個々の製造ステップを示す。ここで説明する電気端子支持体の例示的な実施形態を備えるオプトエレクトロニクス半導体コンポーネントの例示的な実施形態の概略側面図を示す。 ここで説明するオプトエレクトロニクス半導体コンポーネントの例示的な実施形態を製造する個々の製造プロセスの概略を示す。 ここで説明するオプトエレクトロニクス半導体コンポーネントの例示的な実施形態を製造する個々の製造プロセスの概略を示す。 ここで説明するオプトエレクトロニクス半導体コンポーネントの例示的な実施形態を製造する個々の製造プロセスの概略を示す。 ここで説明するあり得るコンタクト層の例示的な実施形態を概略的に示す。 ここで説明するあり得るコンタクト層の例示的な実施形態を概略的に示す。 導電材料によりぬれ性を改善するために金属層とともに開口の領域内の絶縁層をコーティングする例示的な実施形態を概略的に示す。
例示的な実施形態および図面において、同じ構成要素または同じ機能の構成要素には、それぞれ同じ参照数字を付してある。図面に示した要素と、それらの互いのサイズの関係は原則的に正しい縮尺ではないものとみなされたい。むしろ、深く理解できるようにする目的で、個々の要素を、誇張した寸法で示してある。
図1Aは、概略側面図において支持装置1を示している。支持装置1は支持体本体11と、支持体本体11の外面111に配置された中間層12と、支持体本体11とは反対側の中間層12の外面121に配置された有用層13とを有する。特に、支持体本体11は、シリコンで形成することができ、中間層は、シリコン酸化物および/またはシリコン窒化物で形成することができる。有用層13はSi、N、GaN、Ge、GaAsのうち少なくとも1つの材料もしくはこれらの材料の少なくとも1つを含む成分で形成することができる。一例として、有用層13は、少なくとも30μmから多くとも250μmまでの厚さを有し、好ましくは少なくとも50μmから多くとも200μmまでの厚さを有する。この文脈において、「厚さ」とは、垂直方向Vにおける有用層13の占める大きさをいう。
さらに、図1Bの支持装置1の概略側面図で認識できるように、横方向Lに互いに間隔を空けて配置された開口4は、支持体本体11とは反対側の有用層13の外面131を介して有用層13に設けられ、開口4の側面41は、完全に有用層13により形成される。この場合、開口4は、例えば少なくとも1つの乾式化学エッチングプロセスおよび/または湿式化学エッチングプロセスにより有用層13に導入される。言い換えれば、エッチングは、エッチングの間、有用層13を貫いて垂直方向Vに実行され、エッチングプロセスは、中間層12で終了し、および/または中間層12の材料により止められる。すなわち、中間層12は、同じエッチング液を使用する有用層13と比較して、実質的にエッチングし易くはない。開口4の底面42は完全に中間層12により形成される。
さらに、図1Bで示されるように、保護ダイオード構造9は、有用層13内に形成される。この場合、外面131および保護ダイオード構造9の外面91は、平坦な表面を形成する。
さらに、図1Bは、熱酸化法5を示し、熱酸化法5により,少なくとも側面41と、支持体本体11とは反対側の有用層13の外面131とは電気的に絶縁されている。言い換えれば、外面131の酸化した場所と開口4の側面41との間で、直接、電流が流れたり導電的であることはない。
図1Cは、概略側面図において、どのように次のステップにおいて、導電材料6が導入されるか、例えば開口4に満たされるかを示す。ここで開口4は、導電材料6で過剰に満たされる。すなわち、導電材料6完全に開口を満たし、有用層13を越えて垂直方向Vに突出する。このため、導電材料6は、例えば、溶解させた状態でまたは開口4への電気分解プロセスにより導入される。開口4に導入された後、導電材料6は、開口4内で硬化することができる。一例として、開口4の充填の不足は、硬化の後、硬化の間、開口4における導電材料6の冷却の後、開口4における導電材料6の冷却の間の少なくとも1つ以上における、導電材料6の量の食い違いが原因となり得る。
もし充填の不足を有用層13を薄くすることにより取り除こうと試みるなら、有用層13の上部の端の電気絶縁が損傷を受け、有用層13の場合における動作上および/または安全上のリスクが半導体コンポーネントに組込まれてしまうことにつながり得る。過剰な充填やそれに続く除去は、例えば前記端を保護し、例えば有用層13の外面131に形成されたバリアおよび/または絶縁層21を保護する。このようなバリアおよび絶縁層21は、例えば、化学蒸着(CVD)および/または原子層蒸着(ALD)により形成され得る。同様に、中間層12により、開口4の端部絶縁を損なわずに導電材料6を局所的に露出させることおよび/または開くことにより、開口および/または電気端子を導電材料6で形作る。例えば、導電材料6は、Al、Zn、Cu、Ag、Si、Cd、Ga、In、Tl、Sn、Pb、Bi、Poのうち少なくとも1つの材料から形成され、またはこれらの材料のうち少なくとも1つを含む。導電材料として上記に列挙した材料以外に、導電材料は、特に、例えば、AuSn、AuSi、AuGe、AuSb、AlGe、AlZn等の2成分系共融混合物を含んでいてもよい。さらに、導電材料6には有用層13の外面131に沿って横方向Lに途切れUが存在していることが図1Cから推測することができる。すなわち、開口4と開口4に配置された導電材料6との間に電気導電接続は設けられていない。言い換えれば開口4に配置された導電材料6は、互いに電気的に絶縁されている。
図1Dは、概略側面図であり、次のステップにおいて、どのように研磨停止層7が外面131に形成されるかを示しており、支持体本体11とは反対側の導電材料6の外面61には、研磨停止層7が所々存在しない。この場合、図1Dには、研磨ステップが導電材料6に対してすでに実施されており、したがって、支持体本体11とは反対側の研磨停止層7の外面71と導電材料6の外面61は、平面状の表面を形成している。研磨停止層は、材料SiO、Si、SrO、HfO、HfO、ZrO、ZrOのう少なくとも1つから形成されており、またはこれらの材料のうち少なくとも1つを含む。
図1Eにおける概略側面図は、次のステップにおいて、どのようにして半導体本体8が研磨停止層7の外面71と導電材料6の外面61に形成されるかを示しており、半導体本体8は、電磁放射を発生するのに適した少なくとも1つの活性ゾーン81を備えている。一例として、半導体本体8は、III族窒化物半導体材料に基づいている。半導体本体8は、導電材料6に導電的に接続されている。このため、半導体本体8は、導電材料6の外面61を圧迫するコンタクト位置を有していてもよく、例えばコンタクト位置と直接接触していてもよい。特に、保護ダイオード構造9は半導体本体8と電気的に相互接続することができ、その結果、半導体本体8は静電放電に対して保護される。
図1Fにおける概略側面図は、支持体本体11と中間層12の両方が有用層13から除去され、支持体本体11と中間層12とを除去した後、電気端子支持体100を備えるオプトエレクトロニクス半導体コンポーネント200ができあがることを示している。一例として、中間層12への高エネルギーレーザー光の照射によりこの除去が実行され、、中間層12は、このレーザー光により少なくとも部分的に破壊される。一例として、依然として残っている中間層12の残留物は、少なくとも1つの化学的ステップおよび/または機械的研磨ステップにより有用層13から除去することができる。オプトエレクトロニクス半導体コンポーネント200は、外面131の反対側に位置するコンタクト面132を有する。このケースでは、コンタクト面132は、導電材料6の外面によって所々に形成されている。開口4は、外面131から始まり有用層13を完全に貫いてコンタクト面132の方向へ延在している。
図2Aの概略側面図は、ここに記載されるオプトエレクトロニクス半導体コンポーネント200の準備段階を示している。支持装置1は、とりわけ、横方向に互いに間隔をおいた状態で配置される開口4を有しており、前記開口は中間層12の中へ部分的に突出しており、開口4は、導電材料6により満たされている。オプトエレクトロニクス半導体本体8は、支持体本体11とは反対側の有用層131の外側面に配置されており、オプトエレクトロニクス半導体本体8の活性ゾーン81は、導電材料6により貫通されており、導電材料6は、オプトエレクトロニクス半導体本体8のドープされた領域に接続されている。
図2Bと図2Cの概略側面図は、支持体本体11の全体と、中間層12の少なくとも一部が有用層13から除去されることを示しており、この場合、導電材料6は、依然として一部存在する中間層12との界面を形成する。よって中間層12と導電材料6とから構成される界面は、端子エリア133を形成し、端子エリア133は、コンポーネント支持体への接続の役割を有することができる。端子エリア133は、導電材料で形成されており、例えばはんだで形成される。
図3Aおよび図3Bの概略平面図は、それぞれ端子エリア133(図2C参照)に形成されるコンタクト層134の例示的な実施形態を示している。端子エリア133は界面であり、この界面は導電材料6と中間層122とから形成される。2つの例示的な実施形態から分かるように、コンタクト層134は、六角形または長方形の形状で具体化することができ(丁度コンポ−ネントと同様に)、コンタクト層134は、対称的におよび/または非対称的に具体化することができる。この場合、コンタクト層134は、開口4の領域において導電材料6で満たされており、特に絶縁ギャップ10によって互いに分離されている。絶縁ギャップ10は絶縁材料から成ることができ、コンタクト層134が、互いに対して電気的に絶縁する領域および/またはエリアを有するように、絶縁ギャップ10はコンタクト層134を分離する。
図4の概略側面図は、例示的な実施形態において、追加的な金属層20を有する絶縁層21のコーティングを示している。金属層20によるコーティングは、開口4による領域において実行され、特に側面41および開口42の底面および開口の端領域において支持体本体11とは反対側の有用層131の外面で実行され、金属層は、平面図において輪状に具体化される。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
本特許出願は、独国特許出願第102010056056.1号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。

Claims (15)

  1. オプトエレクトロニクス半導体本体のための電気端子支持体(100)を製造する方法であって、
    − 支持体本体(11)と、前記支持体本体(11)の外面(111)に配置された中間層(12)と、前記支持体本体(11)とは反対側の前記中間層(12)の外面(121)に配置された有用層(13)とを有する支持装置(1)を設けるステップと、
    − 横方向(L)に互いに間隔を空けて配置された少なくとも2つの開口(4)を支持体本体(11)とは反対側の前記有用層(13)の外面(131)を介して前記有用層(13)の中に設けるステップであって、前記開口は垂直方向(V)に前記有用層(13)を完全に貫いて延在する、前記ステップと、
    − 前記開口(4)の側面(41)および前記支持体本体(11)とは反対側の前記有用層(13)の前記外面(131)を電気的に絶縁するステップと、
    − 導電材料(6)を少なくとも所々開口(4)に配置するステップと、を少なくとも備え、
    − 前記電気端子支持体(100)の完成後、前記導電材料(6)は、横方向(L)に隣接する開口(4)の間で前記有用層(13)の前記外面(131)に沿った方向に少なくとも1つの途切れ(U)を有する、
    方法。
  2. 前記支持体本体(11)は、シリコンで形成され、前記中間層(12)は、シリコン酸化物および/またはシリコン窒化物で形成される、
    請求項1に記載の方法。
  3. 前記有用層(13)は、少なくとも1つの材料で形成され、またはSi、N、GaN、Ge、GaAsのうち、少なくとも1つの材料を含む、
    請求項1または2に記載の方法。
  4. 電気絶縁の前記プロセスは、少なくとも1つの熱酸化法(5)により実行される、
    請求項1から3のいずれかに記載の方法。
  5. 前記導電材料(6)は、溶解した状態で前記開口(4)に導入され、次いで硬化し、
    − 前記導電材料(6)は、Al、Zn、Cu、Ag、Si、Cd、Ga、In、Tl、Sn、Pb、Bi、Poのうち少なくとも1つの材料で形成され、またはこれらのうち少なくとも1つの材料を含み
    および/または
    前記導電材料(6)は、少なくとも1つの2成分系共融混合物を含む
    請求項1から4のいずれかに記載の方法。
  6. 硬化後、前記導電材料(6)は、有用層(13)を越えて垂直方向(V)に突出する、
    請求項1から5のいずれかに記載の方法。
  7. 少なくとも1つの研磨停止層(7)は、前記支持体本体(11)の反対側の有用層(13)の外面(131)に少なくとも所々形成され、
    前記支持体本体(11)の反対側の前記導電材料(6)の外面(61)には研磨停止層(7)が少なくとも所々存在せず、前記研磨停止層(7)は、材料SiO、Si、SrO、HfO、HfO、ZrO、ZrOのうち少なくとも1つの材料で形成され、またはこれらの材料のうち少なくとも1つの材料を含む、
    請求項1から6のいずれかに記載の方法。
  8. 少なくとも1つの研磨ステップを少なくとも前記導電材料(6)に適用した後、前記導電材料(6)は、前記研磨停止層(7)を越えて垂直方向(V)突出することはない、
    請求項1から7のいずれかに記載の方法。
  9. 前記導電材料(6)を配置した後、前記支持体本体(11)は、前記中間層(12)から除去される、
    請求項1から8のいずれかに記載の方法。
  10. オプトエレクトロニクス半導体コンポーネント(200)を製造する方法であって、
    − 少なくとも1つの請求項1から9のいずれかに記載の方法により製造された、電気端子支持体(100)を備えるステップと、
    − 少なくとも1つのオプトエレクトロニクス半導体本体(8)を有用層(13)の外面(131)に配置するステップと、を少なくとも含み、
    前記オプトエレクトロニクス半導体本体(8)は、電磁放射を発生するまたは検出するのに適した、少なくとも1つの活性ゾーン(81)を備え、前記導電材料(6)に導電的に接続される、
    請求項1から9のいずれかに記載の方法。
  11. さらなる導電材料(60)が前記オプトエレクトロニクス半導体本体(8)の前記活性ゾーン(81)を貫通して、前記オプトエレクトロニクス半導体本体(8)のドープされた領域が前記電気端子支持体(100)の前記導電材料(6)に導電的に接続している、
    請求項1から10のいずれかに記載の方法。
  12. 少なくとも1つの保護ダイオード構造(9)が前記有用層(13)において形成され、前記半導体本体(8)と電気的に相互接続されている、
    請求項1から11のいずれかに記載の方法。
  13. 電気端子支持体(100)であって、
    − 外面(131)と前記外面(131)とは反対側に位置するコンタクト面(132)とを有する少なくとも1つの有用層(13)と、
    − 横方向(L)に互いに間隔をおいて有用層(13)に配置されている少なくとも2つの開口(4)であって、前記少なくとも2つの開口(4)が前記有用層(13)の外面(131)を介して前記有用層(13)の中に設けられる前記少なくとも2つの開口(4)と、
    − 少なくとも所々前記開口(4)において配置された導電材料(6)と、を備え、
    − 前記開口(4)は、前記外面(131)から前記コンタクト面(132)の方向へ進み前記有用層(13)を完全に貫いて延在しており,
    − 前記開口(4)の側面(41)および前記有用層(13)の外面(131)は、電気絶縁された状態で具体化され、
    − 前記導電材料(6)は、横方向(L)に隣接する開口(4)の間で前記有用層(13)の前記外面(131)に沿った方向に少なくとも1つの途切れ(U)を有する、
    電気端子支持体(100)。
  14. オプトエレクトロニクス半導体コンポーネント(200)であって、
    − 請求項13に記載の電気端子支持体(100)と、
    − 前記有用層(13)の外面(131)に配置された少なくとも1つのオプトエレクトロニクス半導体本体(8)とを備え、
    前記オプトエレクトロニクス半導体本体(8)は、電磁放射を生成または検出するのに適した少なくとも1つの活性ゾーン(81)を備える、
    オプトエレクトロニクス半導体コンポーネント(200)。
  15. オプトエレクトロニクス半導体コンポーネント(200)であって、少なくとも1つの保護ダイオード構造(9)が前記有用層(13)において形成され、前記半導体本体(8)と相互に電気的に接続している、
    請求項14に記載のオプトエレクトロニクス半導体コンポーネント(200)。
JP2013545231A 2010-12-23 2011-12-16 電気端子支持体を製造する方法 Withdrawn JP2014506004A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010056056.1 2010-12-23
DE102010056056A DE102010056056A1 (de) 2010-12-23 2010-12-23 Verfahren zur Herstellung eines elektrischen Anschlussträgers
PCT/EP2011/073136 WO2012084743A1 (de) 2010-12-23 2011-12-16 Verfahren zur herstellung eines elektrischen anschlussträgers

Publications (1)

Publication Number Publication Date
JP2014506004A true JP2014506004A (ja) 2014-03-06

Family

ID=45446009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013545231A Withdrawn JP2014506004A (ja) 2010-12-23 2011-12-16 電気端子支持体を製造する方法

Country Status (8)

Country Link
US (1) US9634155B2 (ja)
EP (1) EP2656384A1 (ja)
JP (1) JP2014506004A (ja)
KR (1) KR20130108444A (ja)
CN (1) CN103270589A (ja)
DE (1) DE102010056056A1 (ja)
TW (1) TWI488227B (ja)
WO (1) WO2012084743A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021987A (ja) * 2006-06-16 2008-01-31 Shinko Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法及び基板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020135069A1 (en) * 2000-11-03 2002-09-26 Wood Robert L. Electroplating methods for fabricating microelectronic interconnects
US7110629B2 (en) * 2002-07-22 2006-09-19 Applied Materials, Inc. Optical ready substrates
US7714345B2 (en) * 2003-04-30 2010-05-11 Cree, Inc. Light-emitting devices having coplanar electrical contacts adjacent to a substrate surface opposite an active region and methods of forming the same
KR101332771B1 (ko) * 2004-02-20 2013-11-25 오스람 옵토 세미컨덕터스 게엠베하 광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법
US7098070B2 (en) * 2004-11-16 2006-08-29 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with through via connections
US7772116B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
CN100452460C (zh) 2006-05-29 2009-01-14 金芃 通孔垂直结构的半导体芯片及其制造方法
US8183151B2 (en) * 2007-05-04 2012-05-22 Micron Technology, Inc. Methods of forming conductive vias through substrates, and structures and assemblies resulting therefrom
US8541865B2 (en) * 2007-10-25 2013-09-24 Nxp B.V. Semiconductor device with improved ESD protection
DE102008021402B4 (de) 2008-04-29 2023-08-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
US7939449B2 (en) * 2008-06-03 2011-05-10 Micron Technology, Inc. Methods of forming hybrid conductive vias including small dimension active surface ends and larger dimension back side ends
US7855455B2 (en) * 2008-09-26 2010-12-21 International Business Machines Corporation Lock and key through-via method for wafer level 3 D integration and structures produced
SE534510C2 (sv) * 2008-11-19 2011-09-13 Silex Microsystems Ab Funktionell inkapsling
DE102009006177A1 (de) * 2008-11-28 2010-06-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
US20100187694A1 (en) 2009-01-28 2010-07-29 Chen-Hua Yu Through-Silicon Via Sidewall Isolation Structure
US8258010B2 (en) * 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
DE102009022966A1 (de) * 2009-05-28 2010-12-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Halbleiterchips
US8866258B2 (en) * 2009-10-06 2014-10-21 Broadcom Corporation Interposer structure with passive component and method for fabricating same
US8298935B2 (en) * 2010-11-22 2012-10-30 United Microelectronics Corp. Dual damascene process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021987A (ja) * 2006-06-16 2008-01-31 Shinko Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法及び基板

Also Published As

Publication number Publication date
CN103270589A (zh) 2013-08-28
WO2012084743A1 (de) 2012-06-28
TWI488227B (zh) 2015-06-11
US20130341655A1 (en) 2013-12-26
DE102010056056A1 (de) 2012-06-28
KR20130108444A (ko) 2013-10-02
EP2656384A1 (de) 2013-10-30
US9634155B2 (en) 2017-04-25
TW201236064A (en) 2012-09-01

Similar Documents

Publication Publication Date Title
JP5810323B2 (ja) 発光装置
US9893238B2 (en) Light emitting device and method of manufacturing light emitting device
KR101709781B1 (ko) 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드
JP5944359B2 (ja) ガラス基板を有する半導体デバイスの製造方法
CN107924974B (zh) 光电子半导体器件及其制造方法
JP4602079B2 (ja) バリア層を含む発光ダイオードおよびその製造方法
KR20110082540A (ko) 광전 반도체 소자의 제조 방법 및 광전 반도체 소자
TWI475720B (zh) 半導體發光裝置的製造方法及半導體發光裝置
KR102234785B1 (ko) 복수의 광전자 반도체 칩을 제조하는 방법 및 광전자 반도체 칩
US20110249694A1 (en) Semiconductor device and method for manufacturing the same
US9117801B2 (en) Semiconductor devices having a glass substrate, and method for manufacturing thereof
US20170279020A1 (en) Light emitting device and method of fabricating the same
TW201316555A (zh) 發光二極體之高溫無金晶圓接合
KR101826950B1 (ko) 솔더 페이스트를 통해 접착된 발광 다이오드를 갖는 발광 다이오드 모듈 및 발광 다이오드
US11588088B2 (en) Optoelectronic component that dissipates heat
JP2014506004A (ja) 電気端子支持体を製造する方法
CN110494994A (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
TWI414093B (zh) 晶圓級封裝之方法
US10886428B2 (en) Method of manufacturing semiconductor element

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140430

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20140514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520