JP2015073050A - 配線基板及び電子デバイス - Google Patents
配線基板及び電子デバイス Download PDFInfo
- Publication number
- JP2015073050A JP2015073050A JP2013209052A JP2013209052A JP2015073050A JP 2015073050 A JP2015073050 A JP 2015073050A JP 2013209052 A JP2013209052 A JP 2013209052A JP 2013209052 A JP2013209052 A JP 2013209052A JP 2015073050 A JP2015073050 A JP 2015073050A
- Authority
- JP
- Japan
- Prior art keywords
- vertical conductor
- type semiconductor
- wiring board
- semiconductor substrate
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体基板1と、ツェナー・ダイオードZDと、対の電流経路を構成する第1縦導体31及び第2縦導体32とを含む。ツェナー・ダイオードZDは、N型半導体領域112及びP型半導体領域111が、半導体基板1によって構成され、PN接合113が半導体基板1の厚み方向に延びている。第1縦導体31及び第2縦導体32は、半導体基板1を厚み方向に貫通する。第1縦導体31はN型半導体領域112に接触しており、第2縦導体32はP型半導体領域111に接触している。
【選択図】図1
Description
絶縁層113、114は、絶縁膜51,52と同様に、SIO2膜とSiN膜の積層膜であってもよいし、Si微粒子と、液状の有機Si化合物とを含む絶縁ペーストを、半導体基板1の厚み方向に形成された溝又は孔等の内部に充填し、硬化させて形成したものであってもよい。
111 N型半導体領域
112 P型半導体領域
31 第1縦導体
32 第2縦導体
ZD ツェナー・ダイオード
Claims (3)
- 半導体基板と、ツェナー・ダイオードと、対の電流経路を構成する第1縦導体及び第2縦導体とを含む配線基板であって、
前記ツェナー・ダイオードは、N型半導体領域及びP型半導体領域が、前記半導体基板によって構成され、PN接合が前記半導体基板の厚み方向に延びており、
前記第1縦導体及び第2縦導体は、前記半導体基板を厚み方向に貫通し、その一方が前記N型半導体領域に接触し、他方がP型半導体領域に接触する、
配線基板。 - 請求項1に記載された配線基板であって、前記第1縦導体及び第2縦導体は、前記N型半導体領域又は前記P型半導体領域を貫通する、配線基板。
- 配線基板と、半導体デバイスとを含む電子デバイスであって、
前記配線基板は、請求項1又は2に記載されたものでなり、
前記半導体デバイスは、前記配線基板の上に搭載され、前記縦導体の一端と電気的に接続されている、
電子デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013209052A JP5836346B2 (ja) | 2013-10-04 | 2013-10-04 | 配線基板及び電子デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013209052A JP5836346B2 (ja) | 2013-10-04 | 2013-10-04 | 配線基板及び電子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015073050A true JP2015073050A (ja) | 2015-04-16 |
JP5836346B2 JP5836346B2 (ja) | 2015-12-24 |
Family
ID=53015214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013209052A Active JP5836346B2 (ja) | 2013-10-04 | 2013-10-04 | 配線基板及び電子デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5836346B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102019123600A1 (de) * | 2019-05-31 | 2020-12-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Abschirmstruktur für rückseitige substrat-durchkontaktierungen (tsvs) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007115986A (ja) * | 2005-10-21 | 2007-05-10 | Sharp Corp | 薄膜デバイス及びその製造方法 |
JP2007250561A (ja) * | 2004-04-12 | 2007-09-27 | Japan Science & Technology Agency | 半導体素子および半導体システム |
JP2008021987A (ja) * | 2006-06-16 | 2008-01-31 | Shinko Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法及び基板 |
JP2010212523A (ja) * | 2009-03-11 | 2010-09-24 | Mitsubishi Electric Corp | 半導体装置並びにその製造方法及び光半導体装置 |
JP2012502477A (ja) * | 2008-09-09 | 2012-01-26 | クゥアルコム・インコーポレイテッド | 3−d積層型デバイスのesd保護を可能にするシステム及び方法 |
-
2013
- 2013-10-04 JP JP2013209052A patent/JP5836346B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250561A (ja) * | 2004-04-12 | 2007-09-27 | Japan Science & Technology Agency | 半導体素子および半導体システム |
JP2007115986A (ja) * | 2005-10-21 | 2007-05-10 | Sharp Corp | 薄膜デバイス及びその製造方法 |
JP2008021987A (ja) * | 2006-06-16 | 2008-01-31 | Shinko Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法及び基板 |
JP2012502477A (ja) * | 2008-09-09 | 2012-01-26 | クゥアルコム・インコーポレイテッド | 3−d積層型デバイスのesd保護を可能にするシステム及び方法 |
JP2010212523A (ja) * | 2009-03-11 | 2010-09-24 | Mitsubishi Electric Corp | 半導体装置並びにその製造方法及び光半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102019123600A1 (de) * | 2019-05-31 | 2020-12-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Abschirmstruktur für rückseitige substrat-durchkontaktierungen (tsvs) |
DE102019123600B4 (de) * | 2019-05-31 | 2021-05-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Abschirmstruktur für rückseitige substrat-durchkontaktierungen (tsvs) |
Also Published As
Publication number | Publication date |
---|---|
JP5836346B2 (ja) | 2015-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11810893B2 (en) | Silicon interposer sandwich structure for ESD, EMC, and EMC shielding and protection | |
US10211190B2 (en) | Semiconductor packages having reduced stress | |
US10134683B2 (en) | Semiconductor device package and method of manufacturing the same | |
CN103208482B (zh) | 通孔组件模块及其形成方法 | |
JP2009277895A (ja) | シリコンインターポーザ及びその製造方法 | |
JP2015179848A (ja) | 3−d積層型デバイスのesd保護を可能にするシステム及び方法 | |
US9412708B2 (en) | Enhanced ESD protection of integrated circuit in 3DIC package | |
CN102157391A (zh) | 半导体器件和形成垂直互连的薄外形wlcsp的方法 | |
TWI414082B (zh) | 具有過電壓保護之發光二極體晶片 | |
US20140183755A1 (en) | Semiconductor package and fabrication method thereof | |
JP2010129958A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20160365296A1 (en) | Electronic Devices with Increased Creepage Distances | |
TWI491017B (zh) | 半導體封裝件及其製法 | |
KR101127237B1 (ko) | 반도체 집적회로 | |
CN103420322A (zh) | 晶片封装体及其形成方法 | |
JP5836346B2 (ja) | 配線基板及び電子デバイス | |
TWI529872B (zh) | 射頻裝置封裝及其製造方法 | |
CN105990166A (zh) | 晶圆键合方法 | |
US10236270B2 (en) | Interposer and semiconductor module for use in automotive applications | |
US20170117353A1 (en) | Circuit board and electronic device | |
US20120193746A1 (en) | Semiconductor chip and multi-chip package having the same | |
US20230042800A1 (en) | Electronic package and method of forming the same | |
KR20110030090A (ko) | 반도체 패키지 및 그 제조방법 | |
US9761535B1 (en) | Interposer, semiconductor package with the same and method for preparing a semiconductor package with the same | |
US10741644B2 (en) | Semiconductor devices with via structure and package structures comprising the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150716 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20150716 |
|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20150928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5836346 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |