WO2014181597A1 - 静電気保護素子および発光モジュール - Google Patents

静電気保護素子および発光モジュール Download PDF

Info

Publication number
WO2014181597A1
WO2014181597A1 PCT/JP2014/058720 JP2014058720W WO2014181597A1 WO 2014181597 A1 WO2014181597 A1 WO 2014181597A1 JP 2014058720 W JP2014058720 W JP 2014058720W WO 2014181597 A1 WO2014181597 A1 WO 2014181597A1
Authority
WO
WIPO (PCT)
Prior art keywords
protection element
electrostatic protection
external connection
main surface
land
Prior art date
Application number
PCT/JP2014/058720
Other languages
English (en)
French (fr)
Inventor
渡邊君則
佐藤誠一
渡辺俊哉
大川忠行
荒木聖人
山本悌二
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201480025922.6A priority Critical patent/CN105210179A/zh
Publication of WO2014181597A1 publication Critical patent/WO2014181597A1/ja
Priority to US14/936,256 priority patent/US20160079218A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the present invention relates to a light emitting module including a light emitting element such as an electrostatic protection element having an ESD protection function and an LED.
  • a light emitting module using such an LED includes an electrostatic protection element in order to prevent the electrostatic breakdown of the LED.
  • a light emitting module with an electrostatic protection function is formed by a structure in which an LED element is mounted on the surface of a base and a Zener diode is mounted on the back of the base.
  • a configuration in which a Zener diode, which is an electrostatic protection element, is built in the base body can be considered.
  • a substrate having a plane area comparable to that of the LED element is prepared.
  • a first external connection land and a second external connection land are formed on the back surface of the substrate, and a first mounting land and a second mounting land are formed on the surface of the substrate.
  • the first external connection land and the first mounting land are conductive, and the second external connection land and the second mounting land are conductive.
  • Each external connection terminal of the LED element is mounted on the first mounting land and the second mounting land, respectively.
  • a Zener diode for connecting the first external connection land and the second external connection land is formed by a semiconductor process. For example, by performing doping from the back side of the base, a pn junction structure is formed in a region extending from the back of the base to a predetermined depth.
  • the first external connection land and the first mounting land are electrically connected, and the second external connection land and the second mounting land are electrically connected, and the base is formed of a low resistance semiconductor.
  • a low-resistance semiconductor is used as the conductor, an insulating gap that insulates the first external connection land and the first mounting land from the second external connection land and the second mounting land must be formed in the base body.
  • the base is formed of a high-resistance semiconductor, and conductive vias that conduct the first external connection land and the first mounting land, and conductive vias that conduct the second external connection land and the second mounting land are formed.
  • a structure to be provided is conceivable.
  • the base is formed of a high-resistance semiconductor
  • a leakage current may flow between the first external connection land and the second external connection land. That is, the first external connection land and the second external connection land may not be insulated.
  • an object of the present invention is to provide an electrostatic protection element and a light emitting module that can more reliably suppress leakage current in a structure using a high resistance semiconductor substrate.
  • the electrostatic protection element of the present invention is characterized by the following configuration.
  • the electrostatic protection element includes a base body made of a semiconductor material and a diode portion.
  • the diode portion is formed on the first main surface side of the base body by a semiconductor process.
  • the base body has a resistivity at which a conductive inversion layer is formed by an externally applied voltage or heat treatment, and has a high concentration region having the following configuration.
  • the high concentration region has a shape extending from the first main surface to the inside of the base so as to surround the diode portion in plan view from the first main surface side, and has the same conductivity type as the base, Impurity concentration is high.
  • the diode part is divided by the high concentration region. Therefore, even if a current flows through the conductive type inversion layer due to, for example, solder adhering to one end face of the base, it is blocked in the high concentration region, and the current does not reach the diode portion. Therefore, generation of leakage current can be suppressed.
  • the electrostatic protection element of the present invention preferably has the following configuration.
  • the high concentration region includes at least one of an enclosing portion surrounding the diode portion and a first extending portion or a second extending portion.
  • the first extending portion is connected to the surrounding portion and has a shape that extends to both opposing ends of the first main surface.
  • the second extending portion is connected to the surrounding portion and has a shape that extends to each corner of the first main surface.
  • the high concentration region is an annular shape including the first external connection land and the second external connection land in plan view of the first main surface.
  • the width of the high concentration region becomes wider as the resistivity of the substrate becomes higher.
  • the electrostatic protection element of the present invention includes a first external connection land and a second external connection land. These lands are formed on the first main surface of the base body at a predetermined interval along the first direction of the first main surface. A diode portion is formed between the first external connection land and the second external connection land on the first main surface side of the base. The diode portion connects the first external connection land and the second external connection land.
  • the conductive inversion layer between the first external connection land and the diode portion is divided by the high concentration region.
  • the conductive inversion layer between the second external connection land and the diode portion is also divided by the high concentration region. Therefore, even if a current flows through the conductive type inversion layer due to, for example, solder adhering to one end face of the base, it is blocked in the high concentration region, and the current does not reach the diode portion. Therefore, generation of leakage current can be suppressed.
  • the electrostatic protection element of the present invention may have the following configuration.
  • the electrostatic protection element includes first and second mounting lands, and first and second via conductors.
  • the first and second mounting lands are formed on a second main surface facing the first main surface of the base.
  • the first via conductor connects the first external connection land and the first mounting land.
  • the second via conductor connects the second external connection land and the second mounting land.
  • an electronic component that should be protected from electrostatic charge can be mounted on the second main surface of the electrostatic protection element.
  • the light emitting module of the present invention includes the above-described electrostatic protection element and light emitting element.
  • the light emitting element has a first external terminal mounted on the first mounting land, and a second external terminal mounted on the second mounting land.
  • the light emitting element to be protected from electrostatic charge and the electrostatic protection element are integrally formed, and a small and thin light emitting module can be realized.
  • the current path by the conductive type inversion layer is interrupted, and the leakage current can be more reliably suppressed.
  • FIG. 1 is a configuration diagram of an electrostatic protection element according to a first embodiment of the present invention
  • FIG. 1 (A) is a side sectional view of the electrostatic protection element
  • FIG. 1 (B) is a first main surface side of a substrate
  • FIG. 1C is a plan view of the first main surface side of the electrostatic protection element
  • FIG. 1D is an equivalent circuit diagram.
  • the electrostatic protection element 10 includes a rectangular flat base 20, an insulating layer 21, external connection lands 22 and 23, a protective layer 24, a diode portion 30, and a high concentration region 40.
  • the base 20 is made of a high-resistance semiconductor.
  • high resistance means that the semiconductor characteristic is a resistivity at which a conductive inversion layer is formed on the surface of the application surface by external voltage application or heat treatment, and specific numerical examples In this case, the resistivity is several tens of ⁇ cm or more, and typically one having a resistivity of 100 ⁇ cm or more and up to about several k ⁇ cm.
  • the base 20 is made of, for example, a silicon substrate that is a p-type semiconductor with a small amount of doping.
  • the diode portion 30 and the high concentration region 40 are formed inside the first main surface side of the base body 20.
  • the diode unit 30 includes a first polarity unit 31, a second polarity unit 32, and a third polarity unit 33.
  • the first polar part 31 is formed on the first main surface side of the base body 20 with a predetermined depth.
  • the first polar part 31 has a conductivity type opposite to that of the base body 20. For example, if the base body 20 is p-type, the first polar part 31 is n-type.
  • the second polar part 32 and the third polar part 33 are formed in the first polar part 31.
  • the second polar part 32 and the third polar part 33 are exposed on the first main surface of the base body 20.
  • the second polar part 32 and the third polar part 33 are arranged adjacent to each other along the first direction in plan view of the base body 20.
  • the second polar part 32 and the third polar part 33 are of different conductivity types. For example, if the second polarity part 32 is p-type, the third polarity part 33 is n-type.
  • the diode unit 30 functions as a Zener diode.
  • the high concentration region 40 has an annular shape that includes the diode portion 30 when the base body 20 is viewed from a direction orthogonal to the first main surface, that is, when the base body 20 is viewed in plan. It is formed with.
  • the high concentration region 40 has the same conductivity type as that of the substrate 20, and has a different impurity content. For example, if the substrate 20 is p-type, the high-concentration region 40 is also p-type, and the high-concentration region 40 has a larger amount of impurities constituting the p-type semiconductor than the substrate 20.
  • the carrier concentration of the high concentration region 40 is about 1 ⁇ 10 17 cm ⁇ 3 .
  • the depth of the high concentration region 40 is preferably 0.5 ⁇ m or more.
  • the high concentration region 40 has a width set based on the resistivity of the substrate 20 and depends on the resistivity. For example, if the resistivity is 100 ⁇ cm, the high concentration region 40 may be 5 ⁇ m or more.
  • the insulating layer 21 is formed on the first main surface of the base body 20.
  • the insulating layer 21 is formed on substantially the entire first main surface of the base body 20 and has a shape in which at least a part of the second polar part 32 and the third polar part 33 is exposed.
  • the insulating layer 21 is made of a highly insulating material such as SiO 2 .
  • the external connection lands 22 and 23 are formed on the first main surface of the base body 20 covered with the insulating layer 21.
  • the external connection lands 22 and 23 are rectangular conductor lands in plan view.
  • the external connection lands 22 and 23 are arranged at intervals along the first direction of the base body 20.
  • the external connection land 22 is connected to the second polarity portion 32 through a through hole formed in the insulating layer 21.
  • the external connection land 23 is connected to the third polarity portion 33 through a through hole formed in the insulating layer.
  • the protective layer 24 is formed on the first main surface of the substrate 20 on which the external connection lands 22 and 23 are formed.
  • the protective layer 24 is formed on substantially the entire surface of the first main surface, and has a shape in which a region corresponding to the central portion of the external connection lands 22 and 23 is opened.
  • the protective layer 24 is formed of an insulating film or the like.
  • the electrostatic protection element 10 has a configuration in which a zener diode is connected between the external connection lands 22 and 23.
  • FIG. 2 is a diagram for explaining the function and effect of the electrostatic protection element according to the first embodiment of the present invention.
  • FIG. 2A is a side sectional view of the electrostatic protection element 10.
  • FIG. 2B is a side sectional view showing a state where the electrostatic protection element 10 is mounted on the substrate 901.
  • FIG. 2C is a bottom view of the base body 20 of the electrostatic protection element 10.
  • the substrate 20 having a high resistivity is realized by reducing the amount of impurities to be doped and further compensating and controlling the concentration of bipolar impurities. Therefore, when heat treatment is performed in a semiconductor process in which impurities are doped from the first main surface side in order to form the diode portion 30, the balance of impurity compensation is likely to be lost over substantially the entire first main surface. As a result, as shown in FIGS. 2A and 2B, the conductive inversion layer 200 is formed on the surface layer of the first main surface of the substrate 20.
  • the electrostatic protection element 10 is mounted on the substrate 901.
  • the electrostatic protection element 10 is disposed such that the first main surface faces the substrate 901.
  • the external connection land 22 of the electrostatic protection element 10 faces the land pattern 902 of the substrate 901 and is joined to the land pattern 902 by solder 921.
  • the external connection land 23 of the electrostatic protection element 10 faces the land pattern 903 of the substrate 901 and is joined to the land pattern 903 by solder 922.
  • solder 921 adheres to one end surface of the base 20 in the first direction due to excessive supply of solder.
  • the current applied via the land pattern 902 flows into the conductivity type inversion layer 200 via the solder 921.
  • the current propagates through the conductive inversion layer 200 and reaches the diode unit 30.
  • a leak current that flows from the land pattern 902 to the third polar part 33 of the diode part 30 is generated, as indicated by the dotted thick arrows in FIGS.
  • the high-concentration region 40 is formed so as to surround the diode portion 30 as in the electrostatic protection element 10 of the present embodiment, the high-concentration region 40 is originally a region where many impurities are doped.
  • the conductive inversion layer 200 is not formed in the high concentration region 40. Therefore, an electron barrier is formed at the boundary between the inner region (region having the diode portion 30) of the high concentration region 40 and the high concentration region 40 in plan view of the first main surface, and the outer region (base 20) of the high concentration region 40 is formed.
  • An electron barrier is also formed at the boundary between the high-concentration region 40 and the region on the end face side). That is, the conductivity type inversion layer 200 in the inner region of the high concentration region 40 and the conductivity type inversion layer 200 in the outer region of the high concentration region 40 are separated by the electron barrier.
  • FIG. 3 shows experimental results for explaining the leakage current suppressing effect of the electrostatic protection element according to the first embodiment of the present invention.
  • 3A shows the leakage current when the solder adheres to the end face of the substrate as shown in FIGS. 2A and 2B
  • FIG. 3B shows the solder adheres to the end face of the substrate 20.
  • the leakage current is shown when not.
  • the horizontal axis represents the width of the high concentration region (band-like high concentration region), and the vertical axis represents the magnitude of the leakage current.
  • the leakage current is 1.0 ⁇ 10 10 regardless of the resistivity of the base 20 and the state of the high concentration region (width, etc.). It is about ⁇ 11 to 1.0 ⁇ 10 ⁇ 10 [A].
  • the leakage current is about 1.0 ⁇ 10 ⁇ 11 to 1.0 ⁇ 10 ⁇ 10 [A]. That is, the state where the solder does not adhere to the end face of the base body 20 can be suppressed to the same extent.
  • the width of the high concentration region 40 should be 20 ⁇ m or more.
  • the leak current is about 1.0 ⁇ 10 ⁇ 11 to 1.0 ⁇ 10 ⁇ 10 [A]. That is, the state where the solder does not adhere to the end face of the base body 20 can be suppressed to the same extent.
  • the generation of leakage current can be suppressed.
  • production of a leak current can be reliably suppressed by setting the width
  • FIG. 4 is a diagram showing a manufacturing process of the electrostatic protection element according to the first embodiment of the present invention.
  • FIGS. 4A to 4F shows a side cross-sectional shape in each manufacturing process.
  • a base 20 made of a high-resistance semiconductor is prepared.
  • a p-type silicon single crystal substrate having a resistivity of 100 ⁇ cm or more is prepared as the base 20.
  • n-type impurities carriers
  • the first polar portion 31 is formed on the first main surface side of the base body 20.
  • p-type impurities are injected from the first main surface side of the substrate 20 at a carrier concentration of 1.0 ⁇ 10 17 cm ⁇ 3 , and as shown in FIG.
  • a second polarity portion 32 is formed in the region 31, and a high concentration region 40 is formed so as to surround the first polarity portion 31.
  • n-type impurities (carriers) are implanted from the first main surface side of the substrate 20 at a carrier concentration of 1.0 ⁇ 10 17 cm ⁇ 3 , and as shown in FIG.
  • a third polar part 33 is formed in the first electrode 31.
  • the diode part 30 is formed on the first main surface side of the base body 20.
  • the diode unit 30 is surrounded by an annular high concentration region 40.
  • an insulating layer 21 of SiO 2 is formed on the first main surface of the substrate 20.
  • a through hole 212 is formed.
  • external connection lands 22 and 23 are formed on the surface of the insulating layer 21 opposite to the base 20 by an electrode pattern or the like.
  • the external connection land 22 is formed in a shape that fills the through hole 211 and connects to the second polarity portion 32.
  • the external connection land 23 is formed in a shape that fills the through hole 212 and connects to the third polarity portion 33.
  • a protective layer 24 is formed of an insulating film or the like on the surface of the insulating layer 21 on which the external connection lands 22 and 23 are formed on the side opposite to the base 20. At this time, as shown in FIG. 4F, the protective layer 24 is arranged in a shape that opens the central region of the external connection lands 22 and 23.
  • the above-described electrostatic protection element 10 can be formed. Further, in the electrostatic protection element 10 of the present embodiment, the second polarity portion 32 and the high concentration region 40 have the same conductivity type, and therefore, as shown in FIG. Region 40 can be formed in one step. Thereby, an electrostatic protection element can be formed with a simpler manufacturing flow.
  • FIG. 5 is a side cross-sectional view showing the configuration of the light emitting module according to the first embodiment of the present invention.
  • the light emitting module 101 includes an electrostatic protection element 100 and a light emitting element 90.
  • the light emitting element 90 is, for example, an LED (light emitting diode) element.
  • the light emitting element 90 includes a main body 91 that emits light when current is supplied, and external terminals 92 and 93.
  • the structure of the light emitting element 90 is such that the external terminals 92 and 93 are arranged on the mounting surface of the main body 91, and the other structures are known, and thus the description thereof is omitted.
  • the light emitting element 90 emits light by a current supplied via the external terminals 92 and 93.
  • the electrostatic protection element 100 has a configuration in which mounting lands 220 and 230 and via conductors 221 and 231 are added to the above-described electrostatic protection element 10.
  • the mounting lands 220 and 230 are formed on the second main surface of the base 20, that is, the surface opposite to the first main surface of the base 20.
  • the mounting land 220 is disposed so that at least a part thereof faces the external connection land 22.
  • the mounting land 230 is disposed so that at least a part thereof faces the external connection land 23.
  • the external connection land 22 and the mounting land 220 are connected by a via conductor 221 that penetrates the base body 20 in the thickness direction (a direction orthogonal to both the first direction and the second direction).
  • the external connection land 23 and the mounting land 230 are connected by a via conductor 231 that penetrates the base body 20 in the thickness direction.
  • the electrostatic protection element 100 can mount electronic components on the second main surface. Then, by mounting the electrostatic protection element 100 on which the electronic component is mounted on another substrate (not shown), current and voltage from the external substrate can be supplied to the electronic component.
  • the light emitting element 90 is mounted on such an electrostatic protection element 100.
  • the external terminal 92 of the light emitting element 90 is joined to the mounting land 220 via the solder 923.
  • the external terminal 93 of the light emitting element 90 is joined to the mounting land 230 via the solder 924.
  • the light emitting element 90 is an LED
  • the light emitting element 90 emits light when a current is applied so that a forward bias is applied to the light emitting element 90.
  • a current flows through the diode unit 30 and an overcurrent can be prevented from flowing through the light emitting element 90. Thereby, damage to the light emitting element 90 can be prevented.
  • FIG. 6 is a diagram showing a manufacturing process of the light emitting module according to the first embodiment of the present invention.
  • FIGS. 6A to 6E shows a side cross-sectional shape in each manufacturing process.
  • through holes 222 and 232 that penetrate the base body 20 in the thickness direction are formed.
  • the through hole 222 is formed in a region where the formation region of the external connection land 22 and the formation region of the mounting land 220 overlap when the base body 20 is viewed in plan.
  • the through hole 232 is formed in a region where the formation region of the external connection land 23 and the formation region of the mounting land 230 overlap when the base body 20 is viewed in plan.
  • a conductor pattern 223 is formed on the wall surface of the through hole 222, and a conductor pattern 233 is formed on the wall surface of the through hole 232.
  • a via conductor 221 is formed by filling the through hole 222 with a conductor
  • a via conductor 231 is formed by filling the through hole 232 with a conductor.
  • external connection lands 22 and 23 are formed on the first main surface of the base 20, and mounting lands 220 and 230 are formed on the second main surface of the base 20.
  • a protective layer 24 is formed on the first main surface side of the substrate 20.
  • the light emitting element 90 is mounted on the second main surface side of the base body 20.
  • the external terminal 92 is joined to the mounting land 220 via the solder 923
  • the external terminal 93 is joined to the mounting land 230 via the solder 924.
  • the light emitting module 101 is formed by such a manufacturing method.
  • FIG. 7 is a configuration diagram of an electrostatic protection element according to the second embodiment of the present invention.
  • FIG. 7 is a plan view of the first main surface side of the base.
  • the electrostatic protection element 10A of the present embodiment is different from the electrostatic protection element 10 shown in the first embodiment in the shape of the high-concentration region 40A, and other configurations are shown in the first embodiment. The same as the electrostatic protection element 10. Therefore, only different parts will be described.
  • the high concentration region 40A of the electrostatic protection element 10A includes an annular portion 400A and a first extending portion 401A.
  • the shape of the annular portion 400A is the same as that of the high concentration region 40 shown in the first embodiment.
  • Each first extending portion 401A has a shape in which one end is connected to the annular portion 400A and the other end reaches both end faces in a second direction (a direction orthogonal to the first direction) when the base body 20 is viewed in plan view.
  • the conductivity-type inversion layer includes the region inside the annular portion 400A, the region on the one end surface side in the first direction of the base 20 outside the annular portion 400A, and the first direction of the base 20 outside the annular portion 400A. It is divided into a region on the other end face side.
  • FIG. 8 is a diagram for explaining the function and effect of the electrostatic protection element according to the second embodiment of the present invention.
  • FIG. 8A is a side cross-sectional view showing a state where the electrostatic protection element 10A is mounted on the substrate 901.
  • FIG. 8B is a bottom view of the base body 20 of the electrostatic protection element 10A.
  • the electrostatic protection element 10A is mounted on the substrate 901.
  • the solder 921 adheres to one end face of the base 20 in the first direction, and the solder 922 sticks to the other end face of the base 20 in the first direction.
  • the current applied via the land pattern 902 flows into the conductivity type inversion layer 200 via the solder 921.
  • the current applied through the land pattern 903 flows into the conductivity type inversion layer 200 through the solder 922.
  • the current propagates through the conductivity type inversion layer 200 and reaches the diode unit 30.
  • a leak current flowing from the land pattern 902 to the third polarity portion 33 of the diode portion 30 is generated, as indicated by the dotted thick arrow in FIG.
  • a leak current that flows from the land pattern 903 to the second polarity portion 32 of the diode portion 30 is generated.
  • a current propagates through the conductivity type inversion layer 200, and a leak current flows directly between the solders 921 and 922.
  • the high concentration region 40A is formed like the electrostatic protection element 10A of the present embodiment, the high concentration region is interposed via the solder 921 or the solder 922 as shown by the solid line thick arrow in FIG.
  • the current flowing into the conductivity type inversion layer 200 in the outer region of 40A is blocked by the electron barrier and does not propagate to the conductivity type inversion layer 200 in the inner region of the high concentration region 40A.
  • an electron barrier is formed between the solders 921 and 922 by the high concentration region 40A, and no leakage current flows between the solders 921 and 922.
  • the solder 921 for mounting the external connection land 22 adheres to one end surface of the base 20, and the solder 922 for mounting the external connection land 23 is the other end of the base 20. Even if it adheres to the end face, the generation of leakage current can be reliably suppressed.
  • FIG. 9 is a configuration diagram of an electrostatic protection element according to the third embodiment of the present invention.
  • FIG. 9 is a plan view of the first main surface side of the base body.
  • the electrostatic protection element 10B of the present embodiment is different from the electrostatic protection element 10 shown in the first embodiment in the shape of the high-concentration region 40B, and other configurations are shown in the first embodiment. The same as the electrostatic protection element 10. Therefore, only different parts will be described.
  • the high concentration region 40B of the electrostatic protection element 10B includes an annular portion 400B and a second extension portion 401B.
  • the shape of the annular portion 400B is the same as that of the high concentration region 40 shown in the first embodiment.
  • Each of the second extending portions 401B has a shape in which one end is connected to the annular portion 400B and the other end reaches each corner when the base 20 is viewed in plan.
  • the conductivity-type inversion layer includes a region inside the annular portion 400B, a region on one end face side in the first direction of the base 20 outside the annular portion 400B, and a first direction of the base 20 outside the annular portion 400B.
  • the region of the other end surface side of the substrate 20 is divided into a region on the one end surface side in the second direction of the base body 20 outside the annular portion 400B, and a region on the other end surface side in the second direction of the base member 20 outside the annular portion 400B. Is done.
  • FIG. 10 is a diagram for explaining the function and effect of the electrostatic protection element according to the third embodiment of the present invention.
  • FIG. 10 is a bottom view of the base body 20 of the electrostatic protection element 10B.
  • the land patterns 902B and 903B of the substrate shown in FIG. 10 are longer in the second direction than in the second direction of the electrostatic protection element 10B. This is because when the electrostatic protection element 10B is mounted on a circuit board (not shown), the external connection lands 22 and 23 are easily arranged on the land patterns 902B and 903B even if the mounting position is shifted.
  • solder 922 for mounting the external connection land 22 adheres to one end surface in the second direction.
  • the current propagates through the conductive type inversion layer 200 and reaches the diode unit 30.
  • a leak current that flows from the land pattern 902 to the third polarity portion 33 of the diode portion 30 is generated as indicated by the thick dotted arrow in FIG.
  • a leak current that flows from the land pattern 903 to the second polarity portion 32 of the diode portion 30 is generated.
  • a current propagates through the conductivity type inversion layer 200, and a leak current flows directly between the solders 921 and 922.
  • the current flowing into the conductivity type inversion layer 200 in the region is blocked by the electron barrier and does not propagate to the conductivity type inversion layer 200 in the inner region of the high concentration region 40B.
  • an electron barrier is formed between the solders 921 and 922 by the high concentration region 40B, and no leakage current flows between the solders 921 and 922.
  • no leakage current flows between the solder 921 attached to the end face in the first direction and the solder 922 attached to the end face in the second direction.
  • the solder 921 for mounting the external connection land 22 adheres to one end surface of the base 20 in the first direction, and the solder 922 for mounting the external connection land 23 becomes Even if it adheres to one end surface of the base 20 in the second direction, the generation of leakage current can be reliably suppressed.
  • FIG. 11 is a configuration diagram of an electrostatic protection element according to the fourth embodiment of the present invention.
  • FIG. 11 is a plan view of the first main surface side of the base body.
  • the electrostatic protection element 10C of this embodiment is different from the electrostatic protection element 10 shown in the first embodiment in the shape of the high-concentration region 40C, and other configurations are shown in the first embodiment. The same as the electrostatic protection element 10. Therefore, only different parts will be described.
  • the high-concentration region 40C is annular like the high-concentration region 40 shown in the first embodiment.
  • the high concentration region 40 ⁇ / b> C is formed in a shape surrounding not only the diode portion 30 but also the external connection lands 22 ⁇ / b> C and 23 ⁇ / b> C when the base body 20 is viewed in plan.
  • the high concentration region 40 ⁇ / b> C is disposed at a position separated by the gap GAP from the end side of the base body 20 in plan view.
  • the following effects can be obtained by adopting such a configuration. Since the high concentration region 40C contains many impurities, a conductive type inversion layer is not usually formed. However, when a voltage is applied via the external connection lands 22C and 23C, a conductive inversion layer may be generated.
  • the high concentration region 40C shown in the present embodiment is arranged at a position where it does not overlap with the external connection lands 22C and 23C in a plan view of the base 20. Therefore, even if a voltage is applied to the external connection lands 22C and 23C, a conductive inversion layer is not formed in the high concentration region 40C. Thereby, generation
  • the high concentration region 40C shown in the present embodiment is separated from the end side of the base 20, the solder does not directly adhere to the high concentration region 40C. Therefore, it is possible to prevent the occurrence of leakage current via the high concentration region 40C.
  • the configurations of the above-described embodiments are representative examples, and the configurations of the embodiments can be used in combination.
  • the structure of the second extending portion 402A shown in the third embodiment may be combined with the structure of the annular portion 400A and the first extending portion 401A shown in the second embodiment.
  • the high concentration region 40 shown in the first embodiment may be combined with the high concentration region 40C shown in the fourth embodiment. That is, the annular high concentration region may be doubled.
  • the electrostatic protection element 10 having the configuration of the first embodiment is used as the light emitting module.
  • the first embodiment is described using the electrostatic protection element having the configuration of the other embodiment.
  • the light emitting module may be configured by the same mounting manner as in FIG.
  • Electrostatic protective element 20 Base 21: Insulating layers 22, 23, 22C, 23C: External connection land 24: Protective layer 30: Diode portion 31: First polarity portion 32: Second Polar part 33: third polar part 40, 40A, 40B, 40C: high concentration region 400A: annular part 401A: first extension part 401B: second extension part 90: light emitting element 91: light emitting element body 92, 93: outside Terminal 101: Light emitting module 200: Conductive type inversion layer 220, 230: Mounting land 221, 231: Via conductor 222, 232: Through hole 223, 233: Conductor pattern 901: Substrate 902, 903: Land pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

静電気保護素子（１０）は、高抵抗の半導体材料からなる基体（２０）を備える。基体（２０）の第１主面には、第１方向に沿って間隔を空けて、外部接続用ランド（２２，２３）が形成されている。基体（２０）の第１主面には、半導体プロセスにより、ダイオード部（３０）が形成されている。ダイオード部（３０）は、第１方向に沿った、外部接続用ランド（２２，２３）の形成領域の間に形成されている。高濃度領域（４０）は、基体（２０）と同じ極性で、基体（２０）よりも不純物を多く含む領域である。高濃度領域（４０）は、基体（２０）を平面視して環状であり、ダイオード部（３０）を囲む形状で形成されている。

Description

静電気保護素子および発光モジュール
　本発明は、ＥＳＤ保護機能を有する静電気保護素子、ＬＥＤ等の発光素子を備えた発光モジュールに関する。
　現在、ＬＥＤを発光源とする発光モジュールが各種考案されている。通常、このようなＬＥＤを用いた発光モジュールは、ＬＥＤの静電破壊を防止するために、静電気保護素子を備えている。
　例えば、特許文献１では、基体の表面にＬＥＤ素子を実装し、基体の裏面にツェナーダイオードを実装する構造によって、静電気保護機能付きの発光モジュールを形成している。この構造では、発光モジュールを低背化することが難しい。そして、このような静電気保護機能付きの発光モジュールを低背化する方法として、静電気保護素子であるツェナーダイオードを基体に内蔵する構成が考えられる。
　具体的には、ＬＥＤ素子と同程度の平面面積からなる基体を用意する。基体の裏面に第１外部接続用ランドと第２外部接続用ランドを形成し、基体の表面に第１実装用ランドと第２実装用ランドを形成する。第１外部接続用ランドと第１実装用ランドは導通し、第２外部接続用ランドと第２実装用ランドは導通している。ＬＥＤ素子の各外部接続端子は、第１実装用ランドと第２実装用ランドにそれぞれ実装されている。
　基体内には、第１外部接続用ランドと第２外部接続用ランドとの間を接続するツェナーダイオードを半導体プロセスによって形成する。例えば、基体の裏面側からドーピングを行うことで、基体の裏面から所定深さに至る領域にｐｎ接合構造を形成する。
　このような構造においては、第１外部接続用ランドと第１実装用ランドを導通し、第２外部接続用ランドと第２実装用ランドを導通する構造として、基体を低抵抗半導体で形成する構造が考えられる。しかしながら、導通体として低抵抗半導体を用いる場合、第１外部接続用ランドおよび第１実装用ランドと第２外部接続用ランドおよび第２実装用ランドとを絶縁する絶縁ギャップを基体に形成しなければならないが、このような絶縁ギャップを形成することは困難である。
　したがって、基体を高抵抗半導体で形成し、第１外部接続用ランドと第１実装用ランドを導通する導電性ビアと、第２外部接続用ランドと第２実装用ランドを導通する導電性ビアを設ける構造が考えられる。
特開２００７－３６２３８号公報
　しかしながら、高抵抗半導体で基体を形成する場合であっても、第１外部接続用ランドと第２外部接続用ランドとの間にリーク電流が流れることがある。すなわち、第１外部接続用ランドと第２外部接続用ランドとが絶縁されていない状態になることがある。
　したがって、本発明の目的は、高抵抗半導体の基体を用いた構造において、リーク電流をより確実に抑制できる静電気保護素子および発光モジュールを提供することにある。
　この発明の静電気保護素子は、次の構成を特徴としている。静電気保護素子は、半導体材料からなる基体、およびダイオード部を備える。ダイオード部は、基体の第１主面側に半導体プロセスによって形成されている。
　さらに、基体は、外部から印加される電圧や熱処理によって導電型反転層が形成される抵抗率からなり、次の構成の高濃度領域を備える。高濃度領域は、基体を前記第１主面側から平面視して、ダイオード部を囲むように第１主面から基体の内部に延びる形状からなり、基体と同じ導電型であり、基体よりも不純物濃度が高い。
　この構成では、ダイオード部は高濃度領域によって分断されている。したがって、基体の一方端面に半田が付着する等によって、導電型反転層に電流が流れても、高濃度領域で遮断され、ダイオード部には当該電流が到達しない。したがって、リーク電流の発生を抑制できる。
　また、この発明の静電気保護素子は、次の構成であることが好ましい。高濃度領域は、ダイオード部を囲む包囲部と、第１伸長部または第２伸長部の少なくとも一方を備える。第１伸長部は、包囲部に接続し第１主面の対向する両端まで伸長する形状からなる。第２伸長部は、包囲部に接続し第１主面の各角部まで伸長する形状からなる。
　この構成では、基体における第１伸長部が伸長する方向と直交する方向の両端面に対して半田がそれぞれに付着して導電型反転層に電流が流れても、高濃度領域で遮断され、リーク電流の発生を抑制できる。すなわち、リーク電流の発生を、さらに確実に抑制することができる。
　また、この発明の静電気保護素子では、高濃度領域は、第１主面を平面視して、第１外部接続用ランドおよび第２外部接続用ランドを内包する環状である。
　この構成では、導電型反転層が形成されるような電圧が基体に印加されたり、熱処理が施されても、高濃度領域の表面に導電型反転層が生じない。これにより、リーク電流の発生を、さらに確実に抑制することができる。
　また、この発明の静電気保護素子では、基体の抵抗率が高くなるほど、高濃度領域の幅は広くなることが好ましい。
　この構成では、基体の抵抗率に応じて高濃度領域の幅を決定することで、リーク電流の発生を確実に抑制することができる。
　また、この発明の静電気保護素子では、第１外部接続用ランドおよび第２外部接続用ランドを備える。これらのランドは、基体の第１主面に、該第１主面の第１方向に沿って所定の間隔を空けて形成されている。そして、基体の第１主面側における第１外部接続用ランドと第２外部接続用ランドとの間に、ダイオード部が形成されている。ダイオード部は、第１外部接続用ランドと第２外部接続用ランドとを接続している。
　この構成では、第１外部接続用ランドとダイオード部との間の導電型反転層は高濃度領域によって分断されている。同様に、第２外部接続用ランドとダイオード部との間の導電型反転層も高濃度領域によって分断されている。したがって、基体の一方端面に半田が付着する等によって、導電型反転層に電流が流れても、高濃度領域で遮断され、ダイオード部には当該電流が到達しない。したがって、リーク電流の発生を抑制できる。
　また、この発明の静電気保護素子は、次の構成を備えていてもよい。静電気保護素子は、第１、第２実装用ランド、および、第１、第２ビア導体を備える。第１、第２実装用ランドは、基体の第１主面に対向する第２主面に形成されている。第１ビア導体は、第１外部接続用ランドと第１実装用ランドを接続する。第２ビア導体は、第２外部接続用ランドと第２実装用ランドを接続する。
　この構成では、静電気保護素子の第２主面に、静電気のチャージから保護すべき電子部品を実装することができる。
　また、この発明の発光モジュールは、上述の静電気保護素子と発光素子とを備える。発光素子は、第１実装用ランドに第１外部端子が実装され、第２実装用ランドに第２外部端子が実装されている。
　この構成では、静電気のチャージから保護すべき発光素子と静電気保護素子とが一体形成されており、小型で薄型の発光モジュールを実現することができる。
　この発明によれば、高抵抗半導体の基体を用いた構造において、導電型反転層による電流経路を遮断して、リーク電流をより確実に抑制できる。
本発明の第１の実施形態に係る静電気保護素子の構成図である。 本発明の第１の実施形態に係る静電気保護素子の作用効果を説明するための図である。 本発明の第１の実施形態に係る静電気保護素子のリーク電流抑制効果を説明するための実験結果である。 本発明の第１の実施形態に係る静電気保護素子の製造工程を示す図である。 本発明の第１の実施形態に係る発光モジュールの構成を示す側面断面図である。 本発明の第１の実施形態に係る発光モジュールの製造工程を示す図である。 本発明の第２の実施形態に係る静電気保護素子の構成図である。 本発明の第２の実施形態に係る静電気保護素子の作用効果を説明するための図である。 本発明の第３の実施形態に係る静電気保護素子の構成図である。 本発明の第３の実施形態に係る静電気保護素子の作用効果を説明するための図である。 本発明の第４の実施形態に係る静電気保護素子の構成図である。
　本発明の第１の実施形態に係る静電気保護素子および発光モジュールについて、図を参照して説明する。
　図１は本発明の第１の実施形態に係る静電気保護素子の構成図であり、図１（Ａ）は静電気保護素子の側面断面図、図１（Ｂ）は基体の第１主面側の平面図、図１（Ｃ）は静電気保護素子の第１主面側の平面図、図１（Ｄ）は等価回路図である。
　静電気保護素子１０は、矩形平板状の基体２０、絶縁層２１、外部接続用ランド２２，２３、保護層２４、ダイオード部３０、高濃度領域４０を備える。
　基体２０は、高抵抗の半導体からなる。ここで、高抵抗とは、半導体特性的には外部からの電圧印加や熱処理等により、その印加面の表面に導電型反転層が形成される抵抗率のものを示し、具体的な数値例をしては、抵抗率が数十Ωｃｍ以上のものを示し、代表的には１００Ωｃｍ以上で数ｋΩｃｍ程度までのものを示す。基体２０は、例えば、ドープ量の少ないｐ型半導体であるシリコン基板からなる。
　基体２０の第１主面側の内部には、図１（Ａ），（Ｂ）に示すように、ダイオード部３０と高濃度領域４０とが形成されている。ダイオード部３０は、第１極性部３１と第２極性部３２と第３極性部３３とを備える。
　第１極性部３１は、基体２０の第１主面側に所定の深さで形成されている。第１極性部３１は基体２０と逆の導電型からなる。例えば、基体２０がｐ型であれば、第１極性部３１はｎ型である。
　第２極性部３２および第３極性部３３は、第１極性部３１内に形成されている。第２極性部３２、第３極性部３３は、基体２０の第１主面に露出している。第２極性部３２、第３極性部３３は、基体２０を平面視した第１方向に沿って隣接して配置されている。第２極性部３２、第３極性部３３は、それぞれ異なる導電型からなる。例えば、第２極性部３２がｐ型であれば、第３極性部３３はｎ型である。
　このような構成により、第２極性部３２と第３極性部３３との間がｐｎ接合となる。したがって、これらの構成により、ダイオード部３０は、ツェナーダイオードとして機能する。
　高濃度領域４０は、図１（Ｂ）に示すように、基体２０を第１主面に直交する方向から視て、すなわち、基体２０を平面視して、ダイオード部３０を内包する環状の形状で形成されている。高濃度領域４０は、基体２０と同じ導電型からなり、不純物の含有量が異なる。例えば、基体２０がｐ型であれば、高濃度領域４０もｐ型であり、高濃度領域４０は、基体２０よりもｐ型半導体を構成する不純物量が多い。例えば、高濃度領域４０のキャリア濃度は、１×１０１７ｃｍ－３程度である。また、高濃度領域４０の深さは、０．５μｍ以上であることが好ましい。高濃度領域４０は、基体２０の抵抗率に基づいて設定された幅を有し、抵抗率によるが、例えば、抵抗率が１００Ωｃｍであれば５μｍ以上であるとよい。
　絶縁層２１は、基体２０の第１主面上に形成されている。絶縁層２１は、基体２０の第１主面の略全面に形成されており、第２極性部３２、第３極性部３３の少なくとも一部が露出する形状からなる。絶縁層２１は、高絶縁性材料、例えばＳｉＯ２によって形成されている。
　外部接続用ランド２２，２３は、絶縁層２１で覆われた基体２０の第１主面に形成されている。外部接続用ランド２２，２３は、平面視して矩形状の導体ランドである。外部接続用ランド２２，２３は、基体２０の第１方向に沿って間隔を空けて配置されている。外部接続用ランド２２は、絶縁層２１に形成された貫通孔を介して第２極性部３２に接続されている。外部接続用ランド２３は、絶縁層に形成された貫通孔を介して第３極性部３３に接続されている。
　保護層２４は、図１（Ａ），（Ｃ）に示すように、外部接続用ランド２２，２３が形成された基体２０の第１主面に形成されている。保護層２４は、第１主面の略全面に形成されており、外部接続用ランド２２，２３の中央部に対応する領域が開口する形状からなる。保護層２４は、絶縁性フィルム等によって形成されている。
　このような構成により、図１（Ｄ）に示すように、静電気保護素子１０は、外部接続用ランド２２，２３間に、ツェナーダイオードが接続された構成となる。
　このような構成の静電気保護素子１０では、次に示す作用効果を奏することができる。図２は本発明の第１の実施形態に係る静電気保護素子の作用効果を説明するための図である。図２（Ａ）は、静電気保護素子１０の側面断面図である。図２（Ｂ）は、静電気保護素子１０を基板９０１に実装した状態を示す側面断面図である。図２（Ｃ）は、静電気保護素子１０の基体２０の底面図である。
　抵抗率の高い基体２０は、言い換えれば、ドープされる不純物の量が少なく、さらに両極性の不純物濃度を補償制御しながら実現される。したがって、ダイオード部３０を形成しようとして、第１主面側から不純物をドーピングする半導体プロセスにおいて熱処理を施すと、第１主面の略全面に亘って、不純物補償の釣り合いが崩れやすい。これにより、図２（Ａ）、（Ｂ）に示すように、基体２０の第１主面の表層に導電型反転層２００が形成されてしまう。
　ここで、図２（Ｂ）に示すように、静電気保護素子１０を基板９０１に実装する。静電気保護素子１０は、第１主面が基板９０１に対向するように配置される。静電気保護素子１０の外部接続用ランド２２は、基板９０１のランドパターン９０２に対向し、当該ランドパターン９０２に対して半田９２１で接合されている。静電気保護素子１０の外部接続用ランド２３は、基板９０１のランドパターン９０３に対向し、当該ランドパターン９０３に対して半田９２２で接合されている。
　この際、図２（Ａ）に示すように、半田の供給過多により、半田９２１が基体２０の第１方向の一方端面に付着した場合を考える。この場合、ランドパターン９０２を介して印加された電流は、半田９２１を介して導電型反転層２００に流入する。
　ここで、本実施形態の静電気保護素子１０の高濃度領域４０が存在しない構成、すなわち従来の構成では、導電型反転層２００を電流が伝搬して、ダイオード部３０に達してしまう。これにより、図２（Ｂ），（Ｃ）の点線太矢印に示すように、ランドパターン９０２からダイオード部３０の第３極性部３３に流れるリーク電流が発生してしまう。
　しかしながら、本実施形態の静電気保護素子１０のように、ダイオード部３０を囲むように高濃度領域４０が形成されていると、当該高濃度領域４０は、元々多くの不純物がドーピングされている領域であり、高濃度領域４０には、導電型反転層２００が形成されない。したがって、第１主面を平面視した高濃度領域４０の内側領域（ダイオード部３０を有する領域）と高濃度領域４０との境界に電子障壁が形成され、高濃度領域４０の外側領域（基体２０の端面側の領域）と高濃度領域４０との境界にも電子障壁が形成される。すなわち、高濃度領域４０の内側領域の導電型反転層２００と、高濃度領域４０の外側領域の導電型反転層２００とが、電子障壁により分断される。
　これにより、図２（Ｂ），（Ｃ）の実線太矢印に示すように、半田９２１を介して高濃度領域４０の外側領域の導電型反転層２００に流入した電流は、当該電子障壁によって遮断され、高濃度領域４０の内側領域の導電型反転層２００に伝搬しない。これにより、リーク電流の発生を抑制することができる。
　図３は、本発明の第１の実施形態に係る静電気保護素子のリーク電流抑制効果を説明するための実験結果である。図３（Ａ）は、図２（Ａ），（Ｂ）に示すように、半田が基体の端面に付着した場合のリーク電流を示し、図３（Ｂ）は半田が基体２０の端面に付着していない場合のリーク電流を示す。横軸は、高濃度領域（帯状高濃度領域）の幅であり、縦軸はリーク電流の大きさを示す。
　図３（Ｂ）に示すように、半田の基体２０の端面への付着が無ければ、基体２０の抵抗率や高濃度領域の状態（幅等）によることなく、リーク電流は１．０×１０－１１～１．０×１０－１０［Ａ］程度である。
　一方、図３（Ａ）に示すように、半田の基体２０の端面への付着があった場合、基体２０の抵抗率が１００Ωｃｍであれば、高濃度領域４０の幅を５μｍ以上とすれば、リーク電流は、１．０×１０－１１～１．０×１０－１０［Ａ］程度となる。すなわち、半田の基体２０の端面への付着が無い状態を同じ程度に抑えられる。
　また、図３（Ａ）に示すように、半田の基体２０の端面への付着があった場合、基体２０の抵抗率が２．５ｋΩｃｍであれば、高濃度領域４０の幅を２０μｍ以上とすれば、リーク電流は、１．０×１０－１１～１．０×１０－１０［Ａ］程度となる。すなわち、半田の基体２０の端面への付着が無い状態を同じ程度に抑えられる。
　このように、本実施形態の静電気保護素子１０に示すように、高濃度領域４０を形成すれば、リーク電流の発生を抑制することができる。そして、基体２０の抵抗率に応じて高濃度領域４０の幅を適宜設定することで、リーク電流の発生を確実に抑制することができる。具体的には、基体２０の抵抗率が大きくなるにしたがって、高濃度領域４０の幅を広くすることで、リーク電流の発生を確実に抑制することができる。
　このような構成からなる静電気保護素子１０は、次に示す製造工程によって形成される。図４は、本発明の第１の実施形態に係る静電気保護素子の製造工程を示す図である。図４（Ａ）～（Ｆ）の各図は、各製造工程での側面断面形状を示している。
　まず、図４（Ａ）に示すように、高抵抗の半導体からなる基体２０を用意する。例えば、抵抗率が１００Ωｃｍ以上でｐ型のシリコン単結晶基板を、基体２０として用意する。
　次に、基体２０の第１主面側から、ｎ型不純物（キャリア）を注入する。これにより、図４（Ｂ）に示すように、基体２０の第１主面側に第１極性部３１を形成する。
　次に、基体２０の第１主面側から、ｐ型不純物（キャリア）を１．０×１０１７ｃｍ－３のキャリア濃度で注入し、図４（Ｃ）に示すように、第１極性部３１内に第２極性部３２を形成し、第１極性部３１を囲むように高濃度領域４０を形成する。次に、基体２０の第１主面側から、ｎ型不純物（キャリア）を１．０×１０１７ｃｍ－３のキャリア濃度で注入し、図４（Ｃ）に示すように、第１極性部３１内に第３極性部３３を形成する。これにより、基体２０の第１主面側に、ダイオード部３０が形成される。ダイオード部３０は、環状の高濃度領域４０に囲まれている。
　次に、図４（Ｄ）に示すように、基体２０の第１主面にＳｉＯ２の絶縁層２１を形成する。この際、図４（Ｄ）に示すように、絶縁層２１には、第２極性部３２の中央領域が外部に開口する貫通孔２１１と、第３極性部３３の中央領域が外部に開口する貫通孔２１２とを形成する。
　次に、図４（Ｅ）に示すように、絶縁層２１における基体２０と反対側の面に電極パターン等により、外部接続用ランド２２，２３を形成する。この際、図４（Ｅ）に示すように、外部接続用ランド２２は、貫通孔２１１を充填して第２極性部３２に接続する形状で形成される。また、図４（Ｅ）に示すように、外部接続用ランド２３は、貫通孔２１２を充填して第３極性部３３に接続する形状で形成される。
　次に、図４（Ｆ）に示すように、外部接続用ランド２２，２３が形成された絶縁層２１における基体２０と反対側の面に、絶縁性フィルム等により、保護層２４を形成する。この際、図４（Ｆ）に示すように、保護層２４は、外部接続用ランド２２，２３の中央領域を開口する形状で配置される。
　このような製造方法を用いることで、上述の静電気保護素子１０を形成することができる。さらに、本実施形態の静電気保護素子１０では、第２極性部３２と高濃度領域４０とが同じ導電型であるので、図４（Ｃ）に示すように、これら第２極性部３２と高濃度領域４０を１つの工程で形成することができる。これにより、より簡素な製造フローで静電気保護素子を形成することができる。
　このような静電気保護素子１０は、次に示すような発光モジュールに利用することができる。図５は、本発明の第１の実施形態に係る発光モジュールの構成を示す側面断面図である。
　発光モジュール１０１は、静電気保護素子１００と、発光素子９０を備える。発光素子９０は、例えばＬＥＤ（発光ダイオード）素子である。発光素子９０は、電流供給により発光する本体９１と、外部端子９２，９３を備える。発光素子９０の構造は、本体９１の実装面に外部端子９２，９３が配置されたものであり、他の構造は既知であるので、説明を省略する。発光素子９０は、外部端子９２，９３を介して供給される電流によって発光する。
　静電気保護素子１００は、上述の静電気保護素子１０に対して、実装用ランド２２０，２３０、ビア導体２２１，２３１を追加した構成からなる。
　実装用ランド２２０，２３０は、基体２０の第２主面、すなわち基体２０の第１主面と反対側の面に形成されている。実装用ランド２２０は、外部接続用ランド２２に対して、少なくとも一部が対向するように配置されている。実装用ランド２３０は、外部接続用ランド２３に対して、少なくとも一部が対向するように配置されている。
　外部接続用ランド２２と実装用ランド２２０は、基体２０を厚み方向（第１方向および第２方向の両方に直交する方向）に貫通するビア導体２２１によって、接続されている。外部接続用ランド２３と実装用ランド２３０は、基体２０を厚み方向に貫通するビア導体２３１によって、接続されている。
　このような構成により、静電気保護素子１００は、第２主面上に電子部品を実装することができる。そして、当該電子部品が実装された静電気保護素子１００を、他の基板（図示せず）に実装することで、外部基板からの電流や電圧を電子部品に供給することができる。
　そして、このような静電気保護素子１００に対して、発光素子９０を実装する。発光素子９０の外部端子９２は、半田９２３を介して実装用ランド２２０に接合される。発光素子９０の外部端子９３は、半田９２４を介して実装用ランド２３０に接合される。
　このような構成からなる発光モジュール１０１において、発光素子９０をＬＥＤとすると、当該発光素子９０に順方向バイアスが係るように電流を流せば、発光素子９０は発光する。そして、この発光モジュール１０１に対して、大きなバイアスが印加されると、ダイオード部３０に電流が流れて、発光素子９０に過電流が流れることを防止できる。これにより、発光素子９０の破損を防止できる。
　さらに、本実施形態の構成を用いることで、半田等が静電気保護素子１００の基体２０の端面に付着しても、リーク電流が殆ど発生しないので、安定して発光素子９０の電流供給を行うことができる。これにより、輝度低下等の問題が生じることを抑制できる。
　このような構成からなる発光モジュール１０１は、次に示す製造工程によって形成される。図６は、本発明の第１の実施形態に係る発光モジュールの製造工程を示す図である。図６（Ａ）～（Ｅ）の各図は、各製造工程での側面断面形状を示している。
　発光モジュール１０１の静電気保護素子１００における絶縁層２１を形成する工程までは、上述の静電気保護素子１０の製造工程と同じであるので、説明を省略する。
　上述のような製造方法により、図６（Ａ）に示すように、基体２０にダイオード部３０、高濃度領域４０、絶縁層２１が形成された構造体が実現される。
　次に、図６（Ｂ）に示すように、基体２０を厚み方向に貫通する貫通孔２２２，２３２を形成する。貫通孔２２２は、基体２０を平面視して外部接続用ランド２２の形成領域と実装用ランド２２０の形成領域とが重なる領域に形成されている。貫通孔２３２は、基体２０を平面視して外部接続用ランド２３の形成領域と実装用ランド２３０の形成領域とが重なる領域に形成されている。貫通孔２２２の壁面には導体パターン２２３が形成されており、貫通孔２３２の壁面には導体パターン２３３が形成されている。
　次に、図６（Ｃ）に示すように、貫通孔２２２を導体で充填することでビア導体２２１を形成し、貫通孔２３２を導体で充填することでビア導体２３１を形成する。さらに、基体２０の第１主面に外部接続用ランド２２，２３を形成し、基体２０の第２主面に実装用ランド２２０，２３０を形成する。
　次に、図６（Ｄ）に示すように、基体２０の第１主面側に保護層２４を形成する。
　次に、図６（Ｅ）に示すように、基体２０の第２主面側に、発光素子９０を実装する。発光素子９０は、外部端子９２が半田９２３を介して実装用ランド２２０に接合され、外部端子９３が半田９２４を介して実装用ランド２３０に接合される。
　このような製造方法により、発光モジュール１０１が形成される。
　次に、本発明の第２の実施形態に係る静電気保護素子について、図を参照して説明する。図７は、本発明の第２の実施形態に係る静電気保護素子の構成図である。図７は、基体の第１主面側の平面図である。
　本実施形態の静電気保護素子１０Ａは、第１の実施形態に示した静電気保護素子１０に対して、高濃度領域４０Ａの形状が異なるものであり、他の構成は第１の実施形態に示した静電気保護素子１０と同じである。したがって、異なる箇所のみを説明する。
　静電気保護素子１０Ａの高濃度領域４０Ａは、環状部４００Ａと第１伸長部４０１Ａを備える。環状部４００Ａの形状は、第１の実施形態に示した高濃度領域４０と同じである。第１伸長部４０１Ａは、二本ある。各第１伸長部４０１Ａは、一方端が環状部４００Ａに接続し、他方端が基体２０を平面視した第２方向（第１方向に直交する方向）の両端面に達する形状からなる。
　これにより、導電型反転層は、環状部４００Ａの内側の領域と、環状部４００Ａの外側で基体２０の第１方向の一方端面側の領域と、環状部４００Ａの外側で基体２０の第１方向の他方端面側の領域に、分断される。
　このような構成の静電気保護素子１０Ａでは、次に示す作用効果を奏することができる。図８は、本発明の第２の実施形態に係る静電気保護素子の作用効果を説明するための図である。図８（Ａ）は、静電気保護素子１０Ａを基板９０１に実装した状態を示す側面断面図である。図８（Ｂ）は、静電気保護素子１０Ａの基体２０の底面図である。
　図８（Ａ）に示すように、静電気保護素子１０Ａを基板９０１に実装する。この際、図８（Ａ）に示すように、半田の供給過多により、半田９２１が基体２０の第１方向の一方端面に付着し、半田９２２が基体２０の第１方向の他方端面に付着した場合を考える。この場合、ランドパターン９０２を介して印加された電流は、半田９２１を介して導電型反転層２００に流入する。もしくは、ランドパターン９０３を介して印加された電流は、半田９２２を介して導電型反転層２００に流入する。
　ここで、本実施形態の静電気保護素子１０Ａの高濃度領域４０Ａが存在しない構成、すなわち従来の構成では、導電型反転層２００を電流が伝搬して、ダイオード部３０に達してしまう。これにより、図８（Ｂ）の点線太矢印に示すように、ランドパターン９０２からダイオード部３０の第３極性部３３に流れるリーク電流が発生してしまう。また、ランドパターン９０３からダイオード部３０の第２極性部３２に流れるリーク電流が発生してしまう。また、導電型反転層２００を電流が伝搬して、半田９２１，９２２間に、リーク電流が直接流れてしまう。
　しかしながら、本実施形態の静電気保護素子１０Ａのように、高濃度領域４０Ａが形成されていると、図８（Ｂ）の実線太矢印に示すように、半田９２１または半田９２２を介して高濃度領域４０Ａの外側領域の導電型反転層２００に流入した電流は、当該電子障壁によって遮断され、高濃度領域４０Ａの内側領域の導電型反転層２００に伝搬しない。さらに、半田９２１，９２２間にも高濃度領域４０Ａによる電子障壁が形成され、半田９２１，９２２間に、リーク電流は流れない。
　このように、本実施形態の構成を用いれば、外部接続用ランド２２の実装用の半田９２１が基体２０の一方端面に付着し、外部接続用ランド２３の実装用の半田９２２が基体２０の他方端面に付着しても、リーク電流の発生を確実に抑制することができる。
　次に、本発明の第３の実施形態に係る静電気保護素子について、図を参照して説明する。図９は、本発明の第３の実施形態に係る静電気保護素子の構成図である。図９は、基体の第１主面側の平面図である。
　本実施形態の静電気保護素子１０Ｂは、第１の実施形態に示した静電気保護素子１０に対して、高濃度領域４０Ｂの形状が異なるものであり、他の構成は第１の実施形態に示した静電気保護素子１０と同じである。したがって、異なる箇所のみを説明する。
　静電気保護素子１０Ｂの高濃度領域４０Ｂは、環状部４００Ｂと第２伸長部４０１Ｂを備える。環状部４００Ｂの形状は、第１の実施形態に示した高濃度領域４０と同じである。第２伸長部４０１Ｂは四本ある。各第２伸長部４０１Ｂは、一方端が環状部４００Ｂに接続し、他方端が基体２０を平面視した各角部に達する形状からなる。
　これにより、導電型反転層は、環状部４００Ｂの内側の領域と、環状部４００Ｂの外側で基体２０の第１方向の一方端面側の領域と、環状部４００Ｂの外側で基体２０の第１方向の他方端面側の領域と、環状部４００Ｂの外側で基体２０の第２方向の一方端面側の領域と、環状部４００Ｂの外側で基体２０の第２方向の他方端面側の領域とに、分断される。
　このような構成の静電気保護素子１０Ｂでは、次に示す作用効果を奏することができる。図１０は、本発明の第３の実施形態に係る静電気保護素子の作用効果を説明するための図である。図１０は、静電気保護素子１０Ｂの基体２０の底面図である。
　図１０に示す基板のランドパターン９０２Ｂ，９０３Ｂは、第２方向に沿った長さが、静電気保護素子１０Ｂの第２方向の長さよりも長い。これは、静電気保護素子１０Ｂを回路基板（図示せず）に実装する場合に、実装位置がずれてもランドパターン９０２Ｂ，９０３Ｂ上に外部接続用ランド２２，２３が配置され易くするためである。
　このような場合、外部接続用ランド２２の実装用の半田９２２が第２方向の一端面に付着することも考えられる。
　ここで、本実施形態の静電気保護素子１０Ｂの高濃度領域４０Ｂが存在しない構成、すなわち従来の構成では、導電型反転層２００を電流が伝搬して、ダイオード部３０に達してしまう。これにより、図１０の点線太矢印に示すように、ランドパターン９０２からダイオード部３０の第３極性部３３に流れるリーク電流が発生してしまう。また、ランドパターン９０３からダイオード部３０の第２極性部３２に流れるリーク電流が発生してしまう。また、導電型反転層２００を電流が伝搬して、半田９２１，９２２間に、リーク電流が直接流れてしまう。
　しかしながら、本実施形態の静電気保護素子１０Ｂのように、高濃度領域４０Ｂが形成されていると、図１０の実線太矢印に示すように、半田９２１または半田９２２を介して高濃度領域４０Ｂの外側領域の導電型反転層２００に流入した電流は、当該電子障壁によって遮断され、高濃度領域４０Ｂの内側領域の導電型反転層２００に伝搬しない。さらに、半田９２１，９２２間にも高濃度領域４０Ｂによる電子障壁が形成され、半田９２１，９２２間に、リーク電流は流れない。特に、本実施形態の構成では、第１方向の端面に付着した半田９２１と第２方向の端面に付着した半田９２２との間でのリーク電流が流れない。
　このように、本実施形態の構成を用いれば、外部接続用ランド２２の実装用の半田９２１が基体２０の第１方向の一端面に付着し、外部接続用ランド２３の実装用の半田９２２が基体２０の第２方向の一端面に付着しても、リーク電流の発生を確実に抑制することができる。
　次に、本発明の第４の実施形態に係る静電気保護素子について、図を参照して説明する。図１１は、本発明の第４の実施形態に係る静電気保護素子の構成図である。図１１は、基体の第１主面側の平面図である。
　本実施形態の静電気保護素子１０Ｃは、第１の実施形態に示した静電気保護素子１０に対して、高濃度領域４０Ｃの形状が異なるものであり、他の構成は第１の実施形態に示した静電気保護素子１０と同じである。したがって、異なる箇所のみを説明する。
　高濃度領域４０Ｃは、第１の実施形態に示した高濃度領域４０と同様に、環状である。高濃度領域４０Ｃは、基体２０を平面視して、ダイオード部３０のみでなく外部接続用ランド２２Ｃ，２３Ｃを囲む形状で形成されている。この際、高濃度領域４０Ｃは、基体２０を平面視した端辺からギャップＧＡＰで離間する位置に配置されている。
　このような構成とすることで、次のような作用効果が得られる。高濃度領域４０Ｃは、多くの不純物を含んでいるため、通常は導電型反転層が形成されない。しかしながら、外部接続用ランド２２Ｃ，２３Ｃを介して電圧が印加されると、導電型反転層が発生する可能性がある。
　ここで、本実施形態に示す高濃度領域４０Ｃは、基体２０を平面視して、外部接続用ランド２２Ｃ，２３Ｃと重ならない位置に配置されている。したがって、外部接続用ランド２２Ｃ，２３Ｃに電圧が印加されても、高濃度領域４０Ｃに導電型反転層ができることはない。これにより、確実にリーク電流の発生を抑制することができる。
　さらに、本実施形態に示す高濃度領域４０Ｃは、基体２０の端辺から離間しているので、半田が高濃度領域４０Ｃに直接付着しない。したがって、高濃度領域４０Ｃを経由するリーク電流の発生を防止することもできる。
　なお、上述の各実施形態の構成は、それぞれ代表的な例であり、各実施形態の構成を組み合わせて利用することもできる。例えば、第２実施形態に示した環状部４００Ａと第１伸長部４０１Ａの構造に、第３実施形態に示した第２伸長部４０２Ａの構造を組み合わせてもよい。さらに、第１実施形態に示した高濃度領域４０と第４実施形態に示した高濃度領域４０Ｃを組み合わせてもよい。すなわち、環状の高濃度領域を二重にしてもよい。
　また、上述の説明では、発光モジュールとして、第１の実施形態の構成の静電気保護素子１０を用いる場合を示したが、他の実施形態の構成の静電気保護素子を用いて、第１の実施形態と同様の実装態様によって発光モジュールを構成してもよい。
１０，１０Ａ，１０Ｂ，１０Ｃ，１００：静電気保護素子
２０：基体
２１：絶縁層
２２，２３，２２Ｃ，２３Ｃ：外部接続用ランド
２４：保護層
３０：ダイオード部
３１：第１極性部
３２：第２極性部
３３：第３極性部
４０，４０Ａ，４０Ｂ，４０Ｃ：高濃度領域
４００Ａ：環状部
４０１Ａ：第１伸長部
４０１Ｂ：第２伸長部
９０：発光素子
９１：発光素子の本体
９２，９３：外部端子
１０１：発光モジュール
２００：導電型反転層
２２０，２３０：実装用ランド
２２１，２３１：ビア導体
２２２，２３２：貫通孔
２２３，２３３：導体パターン
９０１：基板
９０２，９０３：ランドパターン

Claims (7)

  1. 　半導体材料からなる基体と、
    　前記基体の第１主面側に半導体プロセスによって形成されたダイオード部と、
    　を備え、
    　前記基体は、外部から印加される電圧や熱処理によって導電型反転層が形成される抵抗率からなり、
    　前記基体を前記第１主面側から平面視して、前記ダイオード部を囲むように形成されており、前記第１主面から前記基体の内部に延びる形状であり、前記基体と同じ導電型からなり前記基体よりも不純物濃度の高い高濃度領域を備える、
    　静電気保護素子。
  2. 　前記高濃度領域は、
    　前記ダイオード部を囲む包囲部と、
    　該包囲部に接続し前記第１主面の対向する両端まで伸長する形状の第１伸長部、または、前記包囲部に接続し前記第１主面の各角部まで伸長する第２伸長部の少なくとも一方と、
    　を備える、請求項１に記載の静電気保護素子。
  3. 　前記高濃度領域は、前記第１主面を平面視して、前記第１外部接続用ランドおよび前記第２外部接続用ランドを内包する環状である、
    　請求項１または請求項２に記載の静電気保護素子。
  4. 　前記基体の抵抗率が高くなるほど、前記高濃度領域の幅は広くなる、
    　請求項１乃至請求項３のいずれか１項に記載の静電気保護素子。
  5. 　前記基体の前記第１主面に、該第１主面の第１方向に沿って所定の間隔を空けて形成された第１外部接続用ランドおよび第２外部接続用ランドを備え、
    　前記基体の前記第１主面側における前記第１外部接続用ランドと前記第２外部接続用ランドとの間に、前記ダイオード部が形成されている、
    　請求項１乃至請求項４のいずれか１項に記載の静電気保護素子。
  6. 　前記基体の前記第１主面に対向する第２主面に形成された第１実装用ランドおよび第２実装用ランドと、
    　前記第１外部接続用ランドと前記第１実装用ランドを接続する第１ビア導体と、
    　前記第２外部接続用ランドと前記第２実装用ランドを接続する第２ビア導体と、
    　を備えた、
    　請求項５に記載の静電気保護素子。
  7. 　請求項６に記載の静電気保護素子と、
    　前記第１実装用ランドに第１外部端子が実装され、前記第２実装用ランドに第２外部端子が実装された発光素子と、
    　を備える発光モジュール。
PCT/JP2014/058720 2013-05-08 2014-03-27 静電気保護素子および発光モジュール WO2014181597A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201480025922.6A CN105210179A (zh) 2013-05-08 2014-03-27 静电保护元件以及发光模块
US14/936,256 US20160079218A1 (en) 2013-05-08 2015-11-09 Electrostatic protection device and light-emitting module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013098349A JP2014220361A (ja) 2013-05-08 2013-05-08 静電気保護素子および発光モジュール
JP2013-098349 2013-05-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/936,256 Continuation US20160079218A1 (en) 2013-05-08 2015-11-09 Electrostatic protection device and light-emitting module

Publications (1)

Publication Number Publication Date
WO2014181597A1 true WO2014181597A1 (ja) 2014-11-13

Family

ID=51867083

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/058720 WO2014181597A1 (ja) 2013-05-08 2014-03-27 静電気保護素子および発光モジュール

Country Status (4)

Country Link
US (1) US20160079218A1 (ja)
JP (1) JP2014220361A (ja)
CN (1) CN105210179A (ja)
WO (1) WO2014181597A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022244583A1 (ja) * 2021-05-20 2022-11-24 スタンレー電気株式会社 半導体装置及び半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012913A (ja) * 1998-06-19 2000-01-14 Matsushita Electron Corp 半導体発光装置に用いる静電気保護用ダイオード及びその製造方法
JP2008021987A (ja) * 2006-06-16 2008-01-31 Shinko Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法及び基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225139A (ja) * 1988-03-04 1989-09-08 Oki Electric Ind Co Ltd 半導体装置
JPH03257960A (ja) * 1990-03-08 1991-11-18 Matsushita Electron Corp 半導体装置
US5773338A (en) * 1995-11-21 1998-06-30 Lucent Technologies Inc. Bipolar transistor with MOS-controlled protection for reverse-biased emitter-based junction
JP2001007349A (ja) * 1999-06-18 2001-01-12 Nec Corp 低電圧用ツェナーダイオード
KR101314713B1 (ko) * 2006-06-16 2013-10-07 신꼬오덴기 고교 가부시키가이샤 반도체 장치, 그 제조 방법, 및 기판
US20130075747A1 (en) * 2011-09-23 2013-03-28 Robert J. Purtell Esd protection using low leakage zener diodes formed with microwave radiation
US9704849B2 (en) * 2013-10-18 2017-07-11 Nxp Usa, Inc. Electrostatic discharge protection device structures and methods of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012913A (ja) * 1998-06-19 2000-01-14 Matsushita Electron Corp 半導体発光装置に用いる静電気保護用ダイオード及びその製造方法
JP2008021987A (ja) * 2006-06-16 2008-01-31 Shinko Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法及び基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022244583A1 (ja) * 2021-05-20 2022-11-24 スタンレー電気株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN105210179A (zh) 2015-12-30
US20160079218A1 (en) 2016-03-17
JP2014220361A (ja) 2014-11-20

Similar Documents

Publication Publication Date Title
KR101525715B1 (ko) 광전 반도체 칩을 위한 지지부 및 반도체 칩
TWI414082B (zh) 具有過電壓保護之發光二極體晶片
KR20110055477A (ko) 광전 소자
JP2010041042A5 (ja)
JP2007335440A (ja) 半導体装置の静電破壊保護方法及び静電破壊保護装置
US8633499B2 (en) Light emitting device
KR20130058728A (ko) 광전자 소자
US9240535B2 (en) Light-emitting-element mount substrate and LED device
JP2008091687A (ja) 半導体集積回路装置
WO2014181597A1 (ja) 静電気保護素子および発光モジュール
JP5359072B2 (ja) 半導体装置
JP2004055796A (ja) 半導体装置
TWI545719B (zh) 半導體裝置
JP2012049444A (ja) 保護回路および半導体装置
KR101020993B1 (ko) 발광소자 패키지 및 그 제조방법
JP2020043200A (ja) 半導体装置
JP2017533581A (ja) ダイオードを備える半導体デバイス及び静電放電保護デバイス
US7582537B2 (en) Zener diode and methods for fabricating and packaging same
KR101480537B1 (ko) 발광 다이오드 장치
US20160079240A1 (en) Semiconductor device
KR20170085055A (ko) 광전 반도체 소자 및 광전 반도체 소자를 포함하는 장치
JP6734736B2 (ja) チップダイオードおよび回路モジュール
JP2854900B2 (ja) 半導体装置
JP2014056994A (ja) 実装基板および発光装置
TWI615939B (zh) 靜電放電保護元件

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14794898

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14794898

Country of ref document: EP

Kind code of ref document: A1