JP2010245263A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010245263A JP2010245263A JP2009092014A JP2009092014A JP2010245263A JP 2010245263 A JP2010245263 A JP 2010245263A JP 2009092014 A JP2009092014 A JP 2009092014A JP 2009092014 A JP2009092014 A JP 2009092014A JP 2010245263 A JP2010245263 A JP 2010245263A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor substrate
- electrode
- silicon substrate
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体基板10と、それに形成された素子ZDと、半導体基板10を貫通するスルーホールTHと、半導体基板10の両面側及びスルーホールTHの内面に形成されて、素子ZDを被覆する絶縁層12とを備えた構造体を用意する工程と、スルーホールTH内に貫通電極20を形成する工程と、貫通電極20を被覆する第1バリア金属パターン層30を形成する工程と、絶縁層12に、素子ZDの接続部に到達するコンタクトホールCHを形成する工程と、コンタクトホールCH内の素子ZDの接続部の自然酸化膜を除去する工程と、第1バリア金属パターン層30に接続されると共に、コンタクトホールCHを通して素子ZDに接続される配線層40,40aを形成する工程とを含む。
【選択図】図6
Description
本発明の実施形態を説明する前に、本発明に関連する関連技術の問題点について説明する。図1及び図2は関連技術の半導体装置の製造方法を示す断面図である。
図3〜図6は本発明の第1実施形態の半導体装置の製造方法を示す断面図である。
図7〜図9は本発明の第2実施形態の半導体装置の製造方法を示す断面図である。第2実施形態では、ツェナーダイオードの代わりにトランジスタがシリコン基板に形成される。
第1、2実施形態では、シリコン基板10に素子としてツェナーダイオードZDやMOSトランジスタT1,T2を形成する例を説明したが、シリコン基板10に絶縁層を介してキャパシタを形成してもよい。キャパシタは、上部電極と下部電極によって誘電体層が挟まれ構造を有し、薄膜プロセスによって形成される。そして、上部電極の上面と下部電極の延在部の上面とが接続部となる。
Claims (10)
- 半導体基板と、
前記半導体基板に形成された素子と、
前記半導体基板を貫通して形成されたスルーホールと、
前記半導体基板の両面側及び前記スルーホールの内面に形成された絶縁層と、
前記スルーホール内に形成された貫通電極と、
前記絶縁層に形成され、前記素子の接続部に到達するコンタクトホールと、
前記半導体基板の両面側に形成され、前記貫通電極を被覆する第1バリア金属パターン層と、
前記半導体基板の少なくとも上面側に形成され、前記第1バリア金属パターン層に接続される第1配線層と、
前記半導体基板の少なくとも上面側に形成され、前記コンタクトホールを通して前記素子の接続部に接続されて前記第1配線層と同一層からなる第2配線層とを有することを特徴とする半導体装置。 - 前記素子は、ツェナーダイオード、トランジスタ又はキャパシタであることを特徴とする請求項1に記載の半導体装置。
- 前記第1配線層及び第2配線層は、最下に第2バリア金属パターン層をそれぞれ含むことを特徴とする請求項1に記載の半導体装置。
- 前記素子は、前記半導体基板の表層部に前記半導体基板と反対導電型の不純物拡散領域が形成されて構成されるツェナーダイオードであり、前記不純物拡散領域及び前記半導体基板の下面が前記接続部となっており、
前記コンタクトホールは前記半導体基板の両面側の前記絶縁層に形成されていることを特徴とする請求項1に記載の半導体装置。 - 前記貫通電極は銅から形成され、
前記第1バリア金属パターン層は、チタン層、下から順にチタン層/窒化チタン層、アルミニウム層、及びアルミニウム合金層のいずれかよりなることを特徴とする請求項1に記載の半導体装置。 - 半導体基板と、前記半導体基板に形成された素子と、前記半導体基板を貫通するスルーホールと、前記半導体基板の両面側及び前記スルーホールの内面に形成されて、前記素子を被覆する絶縁層とを備えた構造体を用意する工程と、
前記スルーホール内に貫通電極を形成する工程と、
前記半導体基板の両面側に、前記貫通電極を被覆する第1バリア金属パターン層をそれぞれ形成する工程と、
前記絶縁層に、前記素子の接続部に到達するコンタクトホールを形成する工程と、
前記コンタクトホール内の前記素子の接続部の自然酸化膜を除去する工程と、
前記半導体基板の少なくとも上面側に、前記第1バリア金属パターン層に接続されると共に、前記コンタクトホールを通して前記素子の接続部に接続される配線層を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記配線層は、最下に第2バリア金属パターン層を含んで形成されることを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記素子は、ツェナーダイオード、トランジスタ又はキャパシタであることを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記素子は、前記半導体基板の表層部に前記半導体基板と反対導電型の不純物拡散領域が形成されて構成されるツェナーダイオードであって、前記不純物拡散領域及び前記半導体基板の下面が前記接続部となっており、
前記コンタクトホールを形成する工程において、
前記コンタクトホールは前記半導体基板の両面側の前記絶縁層に形成されることを特徴とする請求項6に記載の半導体装置の製造方法。 - 前記貫通電極は銅から形成され、
前記第1バリア金属パターン層は、チタン層、下から順にチタン層/窒化チタン層、アルミニウム層、及びアルミニウム合金層のいずれかよりなることを特徴とする請求項6に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009092014A JP5419525B2 (ja) | 2009-04-06 | 2009-04-06 | 半導体装置及びその製造方法 |
US12/752,736 US8598684B2 (en) | 2009-04-06 | 2010-04-01 | Semiconductor device, and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009092014A JP5419525B2 (ja) | 2009-04-06 | 2009-04-06 | 半導体装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010245263A true JP2010245263A (ja) | 2010-10-28 |
JP2010245263A5 JP2010245263A5 (ja) | 2012-04-05 |
JP5419525B2 JP5419525B2 (ja) | 2014-02-19 |
Family
ID=43097963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009092014A Active JP5419525B2 (ja) | 2009-04-06 | 2009-04-06 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5419525B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012090292A1 (ja) * | 2010-12-28 | 2012-07-05 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
KR101278442B1 (ko) | 2012-01-19 | 2013-07-01 | 한국과학기술원 | 관통 실리콘 비아를 이용한 수동 이퀄라이저를 구비하는 인터포저, 그 제조 방법, 인터포저를 포함하는 적층 칩 패키지, 및 그 제조 방법 |
JP2015153978A (ja) * | 2014-02-18 | 2015-08-24 | キヤノン株式会社 | 貫通配線の作製方法 |
WO2015136821A1 (ja) * | 2014-03-12 | 2015-09-17 | 学校法人慶應義塾 | 積層半導体集積回路装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004047626A (ja) * | 2002-07-10 | 2004-02-12 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2005294582A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | 半導体装置の製造方法 |
JP2006278646A (ja) * | 2005-03-29 | 2006-10-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2008021987A (ja) * | 2006-06-16 | 2008-01-31 | Shinko Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法及び基板 |
-
2009
- 2009-04-06 JP JP2009092014A patent/JP5419525B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004047626A (ja) * | 2002-07-10 | 2004-02-12 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2005294582A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | 半導体装置の製造方法 |
JP2006278646A (ja) * | 2005-03-29 | 2006-10-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2008021987A (ja) * | 2006-06-16 | 2008-01-31 | Shinko Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法及び基板 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012090292A1 (ja) * | 2010-12-28 | 2012-07-05 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP5601380B2 (ja) * | 2010-12-28 | 2014-10-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US8916468B2 (en) | 2010-12-28 | 2014-12-23 | Fujitsu Semiconductor Limited | Semiconductor device fabrication method |
KR101278442B1 (ko) | 2012-01-19 | 2013-07-01 | 한국과학기술원 | 관통 실리콘 비아를 이용한 수동 이퀄라이저를 구비하는 인터포저, 그 제조 방법, 인터포저를 포함하는 적층 칩 패키지, 및 그 제조 방법 |
JP2015153978A (ja) * | 2014-02-18 | 2015-08-24 | キヤノン株式会社 | 貫通配線の作製方法 |
WO2015136821A1 (ja) * | 2014-03-12 | 2015-09-17 | 学校法人慶應義塾 | 積層半導体集積回路装置 |
JPWO2015136821A1 (ja) * | 2014-03-12 | 2017-04-06 | 株式会社ThruChip Japan | 積層半導体集積回路装置 |
KR101855607B1 (ko) * | 2014-03-12 | 2018-05-04 | 가부시키가이샤 트루칩 재팬 | 적층 반도체 집적 회로 장치 |
US9978717B2 (en) | 2014-03-12 | 2018-05-22 | Thruchip Japan Inc. | Multilayer semiconductor integrated circuit device |
Also Published As
Publication number | Publication date |
---|---|
JP5419525B2 (ja) | 2014-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6498089B2 (en) | Semiconductor integrated circuit device with moisture-proof ring and its manufacture method | |
US7932602B2 (en) | Metal sealed wafer level CSP | |
US7880256B2 (en) | Semiconductor device with passivation layer covering wiring layer | |
KR100785605B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5419547B2 (ja) | 半導体装置及びその製造方法 | |
JP5419525B2 (ja) | 半導体装置及びその製造方法 | |
JP4050876B2 (ja) | 半導体集積回路装置とその製造方法 | |
US8598684B2 (en) | Semiconductor device, and method of manufacturing the same | |
US20070164353A1 (en) | Semiconductor device and method for manufacturing the same | |
KR100469913B1 (ko) | 반도체소자의 제조방법 | |
US20050032320A1 (en) | Method for manufacturing a semiconductor device and a semiconductor device manufactured thereby | |
US6995055B2 (en) | Structure of a semiconductor integrated circuit and method of manufacturing the same | |
US20100019390A1 (en) | Semiconductor device, semiconductor chip, manufacturing methods thereof, and stack package | |
JP2006339558A (ja) | 半導体装置の製造方法 | |
JP2011044625A (ja) | 半導体装置、および半導体装置の製造方法 | |
US6204128B1 (en) | Method for fabricating semiconductor device | |
JP6367151B2 (ja) | 半導体装置の製造方法 | |
JP2008021935A (ja) | 電子デバイス及びその製造方法 | |
JP5220988B2 (ja) | 半導体装置 | |
JP3295393B2 (ja) | 半導体装置の製造方法 | |
JP2019021745A (ja) | 半導体装置及びその製造方法 | |
JP5566003B2 (ja) | 半導体装置およびその製造方法 | |
US7566594B2 (en) | Fabricating method of semiconductor device | |
JP3116889B2 (ja) | 半導体装置の製造方法 | |
KR100356828B1 (ko) | 반도체장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120215 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5419525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |