JP5431936B2 - 表面実装チップ - Google Patents

Description

発光ダイオード（ＬＥＤ）における進歩により、蛍光灯や白熱灯などの従来の光源に対する魅力的な代替のデバイスから光源が構築されるようになってきた。ＬＥＤベースの光源は、それら従来の光源と同等のあるいはそれら以上の省エネルギ効率を有する。さらに、ＬＥＤベースの光源は、それら従来の光源を遥かに超える寿命を有する。たとえば、蛍光灯は約１０，０００時間の寿命であるのに対し、ＬＥＤの寿命は１００，０００時間である。さらに、蛍光灯は、前兆なしで完全に機能しなくなる傾向がある。それに対し、ＬＥＤベースの光源は弱まる傾向があり、それゆえ、ユーザは完全に機能しなくなる前に十分な注意を受けることができる。

残念なことに、従来の光源に取って代わって用いるには、ＬＥＤにはいくつかの欠点がある。第１に、ＬＥＤは比較的狭いスペクトル幅の光を放ち、それゆえ、任意色を有すると思われる光源であり、異なった狭いスペクトル線を放つ多くのＬＥＤを一緒に組合せ、あるいは、ＬＥＤで励起されて所望の出力スペクトルを提供する１つあるいは複数の蛍光体でＬＥＤを覆わなければならない。

さらに、単一のＬＥＤは限られた光の出力しか有さない。高出力ＬＥＤですら最高で数ワットに限られる。さらに、上記のように、任意の出力スペクトルを提供するには多くのＬＥＤを単一の発光要素に組合さなければならない。それゆえ、どのスペクトル幅でも数ワット以上の出力を有する光源を提供するには、多くのＬＥＤを単一のユニットに組合さなければならない。

そのような複数のＬＥＤデバイスを提供するのに、通常、多くのＬＥＤダイがある種の基板に接続される。接続手順は、２つの大きなカテゴリに分類される。第１のカテゴリは、ダイの１つまたは複数の電極を基板の対応する電極に接続するワイヤボンドによる。この手順には多くの問題がある。第１に、ワイヤボンドは個々に行われなければならない。第２に、ワイヤボンドは壊れやすいので保護されなければならない。保護には、通常ダイとワイヤボンドを透明なカプセルに入れることを含む。残念ながら、カプセルは光の吸収を生ずる経年変化をする。さらに、カプセルはワイヤボンドに応力を生じさせ、早期の装置故障を引き起こしうる。さらに、カプセル化は、追加の組立て工程であり、追加コストを生ずる。さらに、カプセルが、デバイスに最高温度の制限を設けるようになることが多い。加えて、カプセルはＬＥＤ材料に応力を生じさせ、必要作動電圧を高くすることになる。第３に、ワイヤボンドは、ＬＥＤが放つ光の一部を遮断することが多く、それゆえ、光源の効率を低下させる。最後に、ワイヤボンドの破損は全体のデバイスの破損の重要な原因となることに注意しなければならない。

接続手順の第２のカテゴリは、基本的に、ワイヤボンドを避け、それゆえ、ワイヤボンドに付随する問題を回避する。この手順は、一般的にフリップチップ手順と呼ばれる。この手順では、透明基板上に多くの層を堆積することにより、ＬＥＤがその基板上に作製される。ＬＥＤを構築するのに必要な層は当該技術で周知であるので、それら層についてはここでは詳細に説明しない。本説明のためには、ＬＥＤが３つの主要な層、すなわち、通常基板に最初に堆積されるｎ層、光を発する活性層およびｐ層を有することに言及すれば充分である。ｎ層から活性層に電子が流入し、活性層で電子はｐ層から活性層に流入するホール（正孔）と結合する。

ＬＥＤに電力を供給するのに、電位がｎ層とｐ層間に供給される。しかし、ｎ層は多層の堆積に埋められる。この接続の問題に対処するのに２つの基本的な構成が用いられる。第１の構成では、ｎ型とｐ型の接続が、それらの層の外表面に存在する電極を通じて作成される。この種のデバイスは、後述の説明では「垂直デバイス」と呼ばれる。２番目のデバイスは「横デバイス」と呼ばれる。横デバイスでは、埋もれた層への接続は、当該層の上の層をエッチングして埋もれた層を外に曝すことにより提供される。上記で説明した例では、デバイスの一部においてｐ層と活性層が取り除かれ、下のｎ層を曝す。次に、曝された層に金属膜を堆積することによりｐ層への接続が提供される。ワイヤボンドを解して接続されるデバイスでは、ワイヤボンドの１つがこの金属膜に固定される。このデバイスは、曝されたメサから横方向に流れる電流が活性層に至るので、横デバイスと呼ばれる。フリップチップＬＥＤはこのような横デバイスの一例である。

フリップチップＬＥＤでは、ｎ層への接続は、デバイスのある範囲のｐ層と活性層とをエッチングしてｎ層を曝すことにより提供される。次に導体層を曝されたｎ層メサに堆積し、ｎ層へ接続するのに用いる。チップをプリント基板のような担体に載せるのに、ＬＥＤの頂部の接点がプリント基板のパッドと結合するようにチップを裏返す。それからチップをプリント基板に接合する。

フリップフラップＬＥＤはワイヤボンドに付随する問題を回避する一方、新たな問題を生ずる。第１に、チップはプリント基板あるいは同様なものに配置されなければならない。接点は非常に小さく、かつ、互いに接近しているので、この操作には高い精度が要求される。最終製品製造者は、経済的にこの種の高精度な配置をするのに必要な機器を有していないことがある。それゆえ、このようなＬＥＤデバイスは、別の担体にまとめられることが多く、その担体は、さらに分離されるパッドを有し、よって最終製品製作者がデバイスを置かなければならない精度を低減する、小さなプリント基板のようなものである。残念ながら、この解決策は、まとめられたデバイスのサイズを増大し、それゆえ、最終製品のＬＥＤの密度を制限する。さらに、この解決策は、ＬＥＤを個別に担体に接続しなければならないので、最終的なＬＥＤのコストを押し上げる。

第２に、フリップフラップチップを担体に接合することは、最終的プリント基板でも上記の中間的担体でも、ＬＥＤの層間のショート（短絡）に至りうる処理工程を含む。それらショートは、接合のときかデバイスの耐用期間中に起こる。ショートは、生産量を減じてＬＥＤのコストを増大させる。

第３に、ｎ型接点を提供するのに切り取られたメサは、ダイの表面積のかなりの部分を占める。メサが活性層を切り取るので、この面積は光を生じない。それゆえ、デバイスから出る単位面積当たりの全光量はかなり減じられる。

本発明は、回路デバイスと基部とを有するデバイスを含む。回路デバイスは、上層と底層とを含む複数の半導体層を含む。上層は頂部接点を有する上面を含み、底層は底面と底面上の底部接点とを含む。回路デバイスでは、動作するのに頂部接点と底部接点との間に電位差を生ずる必要がある。基部は、上基部面と底基部面とを有する基板を含む。上基部面は底層に接合され、底基部面は互いに電気的に絶縁される第１および第２底部電極を含む。底部接点は第１導体により第１底部電極に接続され、第２底部電極は第２導体により頂部接点に接続される。底層は表面に接合される絶縁層を含み、第２導体は絶縁層に接合される金属層を含み、絶縁層は第２導体と底層との接触を防ぐ。

本発明は、表面実装発光デバイスを構築するのに用いられ、表面実装発光デバイスは活性層と第１および第２半導体層を含み、活性層は第１半導体層と第２半導体層の間に配置される。第１半導体層は頂部接点を含む上面を有し、第２半導体層は底部接点を含む底面を有する。発光デバイスは、頂部接点と底部接点との間に印加された電位に応答してホールと電子とが結合したときに光を生ずる。

図１は、プリント基板に実装されたフリップチップＬＥＤ２０の断面図である。 図２は、本発明によるＬＥＤの一実施の形態の上面図である。 図３は、図２に示す線３−３での断面図である。 図４は、ＬＥＤ４０底面図である。 図５は、複数のＬＥＤを有するウエハの一部の上面図である。 図６は、図５に示す線６−６での断面図である。 図７は、多くのデバイス用の基部の一部の上面図である。 図８は、図７に示す線８−８での断面図である。 図９は、接合前の発光部と基部の一部の断面図である。 図１０は、発光部と基部を接合した後の発光部と基部の断面図である。 図１１は、発光部と基部を接合し基板を取り除いた後の発光部と基部の断面図である。 図１２は、本発明によるＬＥＤの別の実施の形態の上面図である。 図１３は、本発明によるＬＥＤの別の実施の形態の上面図である。 図１４は、図１３に示す線１４−１４での断面図である。 図１５は、本発明による基部ウエハの上面図である。 図１６は、図１５に示す線１６−１６での断面図である。 図１７は、ＬＥＤ２００の構成を有するＬＥＤが作製される様子を図示する。 図１８は、ＬＥＤ２００の構成を有するＬＥＤが作製される様子を図示する。 図１０は、ＬＥＤ２００の構成を有するＬＥＤが作製される様子を図示する。 図２０は、ＬＥＤ２００の構成を有するＬＥＤが作製される様子を図示する。 図２１は、結合されたウエハをカットする直前の結合されたウエハの一部の上面図である。 図２２は、本発明の別の実施の形態によるＬＥＤの断面図である。

本発明は、ＬＥＤを参照してより簡単に理解できるであろう。しかし、より詳細に説明されるように、本発明は、集積回路チップと実質的に同じ大きさの基部を有する多くの別の回路デバイスを構築するのに用いることができる。基部は上記で説明したサブマウントに類似した機能を果たすが、上記で説明した制限なしである。

本発明によるＬＥＤがその長所を発揮する方法は、図１を参照してより容易に理解できるであろう。図１は、プリント基板３１に実装されたフリップチップＬＥＤ２０の断面図である。ＬＥＤ２０は、上記のようにｎ層２２、活性層２３およびｐ層２４を堆積することにより透明基板２１上に作製される。反射電極２９がｐ層２４の上に堆積され、ｐ層２４に電流を広げる接点および活性層で生成され反射電極２９に向かう方向の光を反射するミラーの両方として作用する。反射電極２９は、プリント基板３１の対応する電極３２にはんだ２７で接続される。

上述したように、ｎ層２２に電気的接続を提供するために、符号２５にて示されるように重ねられた層にメサがエッチングされる。このメサに電極２６が堆積され、電極２８とはんだ３０とを介してプリント基板３１上の対応する電極３３に接続される。

メサ２５のサイズは、メサの上部の領域３４は光を生じず、よって光生成の観点からは無駄なスペースとなるので、できるだけ小さいことが好ましい。一方、メサ２５ははんだ３０を収容するのに十分な大きさでなければならない。その結果、典型的には、メサ２５はダイ表面積の３０パーセントであり、最大の光出力はそれだけ小さくなる。

また、図１に示す配置はｎ層２２に電流を分布させる観点からは最適ではないということに注意を要する。理想的には、ｎ型接点は活性領域２３中に均一な電流フローを提供する。しかし、図１に示す配置は、メサから近い領域にはメサからより離れた領域よりも、より多くの電流が流れるという不均一な電流フローを有する。

さらに、ＬＥＤ２０により生じた光は基板２１を通過して出て行かなければならない。基板２１の材料の選定はｎ層２２に用いられる材料の格子定数に拘束され、一方ｎ層２２に用いられる材料はＬＥＤ２０により生ずる所望の光学スペクトルにより決定される。

ここで、本発明によるＬＥＤを図解する図２〜４を参照する。図２はＬＥＤ４０の上面図であり、図３は図２に示す線３−３でのＬＥＤ４０の断面図であり、図４はＬＥＤ４０の底面図である。ＬＥＤ４０は、一体に結合される発光部５８と基部５９という２つの主要部を含む。ＬＥＤ４０は垂直デバイスであり、それゆえ、上述の横デバイスの問題は回避されていることに注意を要する。

発光部５８にはｎ層４１とｐ層４２が含まれ、これら２層４１、４２は、２層４１、４２から注入されたホールと電子が結合するときに光を放つ活性層４３を挟む。上述のように、これらのそれぞれの層は多くのサブ層を含んでもよいが、サブ層は本発明の焦点ではないので、それらの機能について本書では詳細には説明しない。電力が電極４５、４４を介してｎ層４１とｐ層４２の間に印加される。発光部５８を環境から保護するために、透明な絶縁層４９が発光部５８を完全にカプセル化するのに用いられる。

基部５９は、絶縁基板４８上にそして絶縁基板４８を通って多数の金属配線を提供するように示される。基部５９は、２つの機能を提供する。１つ目は、基部５９は電極４４、４５と、ＬＥＤ４０の底部の同一面内の接点５１、５２との間の接続を提供する。電極４４と接点５１との接続は鉛直方向に続く金属配線４６により提供され、金属配線４６は金属層５３を接点５１に接続する。金属層５３は電極４４に結合される。

電極４５と接点５２との接続は金属充填ビア４７により提供される。電極４５が金属充填ビアでもよいことに注意を要する。このビアは発光部５８を通って延在し、活性層４３およびｐ層４２から符号５７で示される絶縁材料の層で絶縁される。

基部５９は、ＬＥＤ４０への構造的サポートをも提供する。発光部５８は典型的には５μｍより薄い厚さである。それゆえ、発光部は、ＬＥＤ４０を多くの製品に取り付けるのに必要なハンドリングおよび結合操作に耐えるには壊れやす過ぎる。基部５９は典型的には１００μｍの厚さである。

さらに、基部５９は、ＬＥＤ４０をプリント基板などに表面実装できるように十分に大きな実装用パッドを提供する。以下にさらに詳細に説明するように、電極４５の断面はできるだけ小さいことが好ましい。それゆえ、電極４５、４７の位置合せには精度が要求される。以下にさらに詳細に説明するように、必要な精度は、分離した基部を用いることにより得られ、次に、分離した基部は低い精度でプリント基板に取り付けられる。

上述のように、電極４５のサイズはできるだけ小さく設定されるのが好ましい。電極４５により使われる発光部の部分は、ＬＥＤ４０の上面から出る光の影響のある量を発生しない。それゆえ、電極４５の断面を最小化すると、光出力の総計を最大化できる。しかし、電極４５は、いくつかの考慮すべき事項の１つにより定められる最小サイズよりは大きくなければならない。第１番目は、層４１−４３を通るビアの直径には、ビアを構築するのに用いられるエッチングシステムにより定められる最小サイズがある。一般に、ビアを開口するプロセスで決められる最大アスペクト比がある。このアスペクト比は典型的には１０：１より小さい。すなわち、ビアは直径の１０倍より大きな深さとすることはできない。この場合、ビアの深さは層４１−４３の厚さであり、上述のように典型的には５μｍより小さい。それゆえ、ビアは１μｍより小さくできる。

第２番目に考慮することは、電極４５の抵抗である。高出力ＬＥＤでは、電極４５は、顕著な電圧降下をすることなく３５０ｍＡより大きな電流を流せることが要求される。導体経路の抵抗はビアの断面積に反比例するので、要求される電流フロ−が電極４５の断面にもう一つの制限を与える。この制限は、銅や金などの導電性の高い金属を使うことで、ある程度克服できるが、ビアの断面積にはやはり下限がある。高電流の用途では、ビアは典型的には５０μｍより大きい。

本発明の一実施の形態によるＬＥＤが作成される様子を、ここでより詳細に説明する。上述のように、本発明によるＬＥＤは一体に結合された発光部と基部とでできているように示される。ここで、発光部が作製される様子を示す、図５および図６を参照する。図５は、複数のＬＥＤを有するウエハ６０の一部の上面図である。例としてＬＥＤは符号６８、６９で示される。図６は、図５の線６−６でのウエハ６０の一部の断面図である。

先ず、ｎ層７３、ｐ層７１および活性層７２が基板７５に堆積される。次に、金属層がｐ層の上に堆積され、ｐ電極６４となるようにパターン付けされる。この金属層は、はんだ付け性能や接着性など種々の機能を提供する複数のサブ層を含んでもよい。さらに、サブ層の材料を適当に選定することにより、高度に反射するミラーとして作用する電極とすることができる。このような構造は当該技術で知られており、本発明にとって重要ではないので、本書では詳細には説明しない。このような機能の詳細については、米国特許第６，５５２，３５９号、第５，５８５，６４８号、６，４９２，６６１号、第６，７９７，９８７号を参照できる。

次に、半導体の層をエッチングして境界領域６１とビア６２を作る。境界領域は種々のＬＥＤを互いに分離し、最終製品が分断されるときに最終的に使われるスクライブ線を含む。ビアは絶縁材料６６でライニングされる。境界領域も、符号６７で示されるように絶縁材でライニングされてもよい。境界領域のライニングはオプションである。このライニングは、境界領域に絶縁材料が入り込むのを防ぐのに必要になるマスキング工程を排除して作製工程を簡単化するために含まれる。絶縁材を堆積した後に、接合工程でより平らな表面が要求されるならば、発光部の上面は平らにされて基部への接合を容易にする。必要なら、化学機械研磨（ＣＭＰ）を用いてより平らな表面を提供できる。

ここで、上記で説明した基部の作製を図解する図７および図８を参照する。図７は、基部８０の一部の上面図であり、図８は図７に示す線８−８での断面図である。基部は、いかなる適切な基板８１にも構築できる。上に示した例では、基部は、基部の底面の電極への接続を形成する導体以外の電気部品を含まない。それゆえ、必要な構造的強度を有し、導体がその上に作製される表面を提供する、いかなる絶縁基板を用いてもよい。しかし、基部が回路要素を含む実施の形態を構築することもできる。この場合には、基板は含まれる回路要素の特性と回路要素を作るのに用いられる作製工程に依存する。たとえば、シリコン基板は、シリコンベースの回路要素を必要とする用途については好ましい選択肢である。

基部８０は、その上面と底面に電極を含み、電極は垂直に続く導体で接続される。垂直導体は、一般的には、基板８１の上面から底面に延在するビアをエッチングし、ビアを適当な導電性材料で充填することで作成する。基部８０の上面の電極は発光部の対応する電極との接続を提供する。一般的に、各ＬＥＤに対応してこれら２つの電極がある。これらの電極は符号８２と８３で示される。以下により詳細に説明するように、電極８３はＬＥＤのｎ層への接続を提供し、電極８２はｐ層への接続を提供する。基部の上面の電極間の領域を、オプションとして、符号８６および８７で示される絶縁材料で充填することもできる。電極８２と電極８３との間の領域を絶縁材で充填すると、符号８７で示されるその領域も充填される実施の形態は、同じ操作でその領域を充填できるので、簡単に構築できる。絶縁材を堆積した後、基部８０の上面を、オプションとして、ＣＭＰなどの工程を用いて平らにしてもよい。表面を平らにする必要があるかないかは、基部を発光部に結合する工程が平らでない面を許容できる程度に依存する。

上述のように、基部８０の上面の電極は底面の対応する電極に接続される。電極８２は金属充填ビア８８により電極８５に接続される。電極８３は、底面の電極８４に接続される金属充填ビア８９の上面であることが好ましい。底面の電極の形状をはっきりするために、これらの電極を図７に仮想的に示す。

一実施の形態では、基部は所望の厚さになされた従来のシリコンウエハから構築される。本実施の形態では、最初に反応性イオンエッチングによりビアホールがウエハを貫いてエッチングされる。熱酸素プロセスを用いて、ビアホールを含むシリコンウエハの外部に曝された表面全体に二酸化シリコンの絶縁層が形成される。少量の金属をビアホール表面に堆積して、そこからこの垂直ビア導体の厚さを増すのにめっきを用いることができる。ビアを金属で完全に充填することはできるが、必ずしも金属で完全に充填しなくてもよい。ビアホールのめっきに使用する代表的金属は銅である。めっき工程によりビアホール周辺が平らでない表面となるので、ウエハの両面をＣＭＰにて平らにする。ＣＭＰでは二酸化シリコンの絶縁層を除去しない。平らにした後、頂部と底部のパターン付金属層を二酸化シリコン層の上に堆積する。

また、ビアを金属で完全に充填する必要がないことも注意を要する。ビアの内部をライニングする十分な厚さを有する金属層は、基部の上面と底面の金属層間の垂直接続を提供するのに十分である。

発光部と基部とはウエハ段階で準備される。それからこれら２つの部分は互いに結合され、基部との電気接続を完成する処理をさらに発光部に施す。

ここで、上記の発光部と基部の一部の結合する直前の断面図である図９を参照する。符号６２で示されるビアが電極８３の端部の上方に位置するように、発光部を反転し位置決めする。発光部６０上の符号６４で示される電極は、基部の対応する電極８２に近接して位置する。

ここで、基部と発光部とを結合した後の両部の断面図である図１０を参照する。それぞれの電極は、他の部の対応する電極と結合される。どんな結合方法を用いてもよい。結合操作は、ウエハ段階で行うのが好ましい。当該技術分野でウエハスケール結合は周知であり、よって本書では詳細に説明しない。本説明のためには、熱圧縮結合を用いる技術が本発明の基部と発光部を結合するのに特に有用であることに言及すれば充分である。これらの技術には、それぞれの部分の対応する金属パッドが結合するように、２つの部分を互いに押し付けることと加熱することを含む。熱圧縮結合は、銅、金、アルミニウムから構築されたパッドに対して説明されてきている。さらに、絶縁材が酸化シリコンで構築されると、他の平らな絶縁材表面に並んで置かれる平らな面を有する絶縁材に対応する領域も用いることができる。最後に、結合される表面の１つが適切なはんだで覆われる結合技術を用いることもできる。

ここで、発光部と基部が結合されて基板７５が除去された後の発光部と基部の断面図である図１１を参照する。基板７５を除去する方法は、一般的に基板７５の組成に依存する。サファイア基板上のＧａＮベースのＬＥＤの場合には、サファイアではあまり吸収されずＧａＮでよく吸収される波長の光を発する光源でサファイア基板を通してＧａＮ層を照射することにより、ＧａＮ層から基板を分離する。光源からのエネルギはＧａＮとサファイアとの境界に集中し、サファイア表面に沿ってＧａを液化する。すると、サファイア基板はＧａＮ層から除去され、ＧａＮ層は基部に取り付いたままとなる。このようなプロセスは、レーザリフト法として知られており、米国特許第６，０７１，７９５号、第６，４２０，２４２号、第５，３３５，２６３号に説明されている。このプロセスは、発光部がＡｌＧａＡｓ、ＡｌＩｎＧａＰ、ＡｌＩｎＧａＮ、ＧａＡｓＰから構築されている場合に特に適している。そのようなデバイスの半導体部分は１０μｍより薄いことに注意を要する。

基板がＣＭＰで除去されると、図１１に示すように、ビアの端部を開放してｎ層７３の一部も除去される。上記のレーザリフト法で基板を除去すると、ビアの端部を塞いでいる絶縁材料を、付加的工程にて除去しなければならない。たとえば、層７３をマスキングしてエッチング材を塗布して絶縁材の端部を除去する。あるいは、ビアの端部の絶縁材を除去するのに、露出した層にＣＭＰを施してもよい。活性層やｐ層に対応する領域で無傷な絶縁層を取り去るいかなる適切な方法を用いることができる。

ｎ電極接続のためのビアが再度解放された後に、ＧａＮの絶縁されたビアホールに金属が堆積して、層７３と電極８３間の、符号９５で示される接続を完成する。境界領域の開口９６をオプションとして金属あるいは金属接続９５の堆積で用いたフォトレジスト層で充填することができる。一実施の形態では、境界領域の開口は、最終的メタライゼーションの間、開口したままにしておく。次に、透明な絶縁材の層を、層７３の上に堆積する。すると、その層を境界領域９６に充填し、図３に符号４９として示されるカプセル化層ができる。個別のダイスにするウエハのダイスを容易にするため、スクライブ線に沿った境界領域９６の一部をカプセル化せずに残すこともできる。

図３を再度参照する。電極４５はＬＥＤ４０の作動中、層４１に電子を供給し、電極４４はホールを提供する。問題になっている電流は、電子とホールが活性層４３の表面に均一に分布するように広がるのが理想的である。この目標は、電極４４が層４２の表面のほとんどを覆っているので、ホールが電極４４により層４２に入射されることで実質的には達せられる。対照的に、電極４５は層４１の表面の狭い部分しか覆っておらず、よって、層４１での電子の分布は実質的に所望したものよりは劣る。

本発明の一実施の形態では、この問題は複数の細いスポークを含む頂部電極を用いることで対処され、スポークは層４１の表面により均一に電流を分配する。ここで、本発明によるＬＥＤの別の実施の形態の上面図である、図１２を参照する。ＬＥＤ１００は、上記で説明した層４１に類似する上層１０１を有する。電極１０２は、層１０１の中央の金属充填ビア１０３により発光層に接続される。多数の細い電極１０２はビア１０３から外向きに延在し、層１０１の他の部分への直接的電流路を提供する。光は、層１０１を通過して発せられるので、スポークの寸法と数は、スポークの金属による反射と吸収で生ずる光のロスが最少となるように選定される。細い電極は放射状に配置されるが、電極が表面の大きな部分を遮断せず、電流を均一に広めるならば、他のパターンを用いることもできることに注意を要する。本発明の一実施の形態では、細い電極で覆われる発光面の面積は、発光面の２０パーセント未満である。

本発明の上記の実施の形態は、ｎ層が完成したチップの上面にあり、光が発せられる表面となる構成を用いてきた。この構成は、ｎ層を基板に最初に堆積し、ｐ型ドーパントが他の層へ拡散することに伴う問題を最小化する、ＬＥＤを作成する最も一般的な方法と同じである。

この構成はまた、多くの材料のシステムでｐ層は、ｎ層より非常に大きな抵抗率を有し、それゆえ、活性層での均一な電荷密度を与える電流分布はｐ層ではより重要な問題であるという見解を上手く利用する。上述のように、上記の実施の形態では、ｐ層は大きな底部電極と接触し、それゆえ、その層での不均一な電流に関する大きな問題はない。

しかし、本発明は、他のＬＥＤ構成にて用いることもできる。以下の説明を簡単にするため、そこを通って光が発せられる層をＬＥＤの上層とし、基部に接触する層を底層とする。これらの命名は特定の層のドーピングとは独立して用いられる。たとえば、ＬＥＤを作るのに用いられるある材料システムでは、ｐ層は大きな拡散問題なしで最初に堆積される。この場合、上層はｐ層となる。

本発明の上記の実施の形態では、ＬＥＤは活性層がｐ層とｎ層に挟まれた単純な３層のデバイスである。実際には、３層がそれぞれ異なった合金組成とドーピングレベルを有する複数の層からなり、光出力、抵抗接触、効率、電流分布などの特性を向上する。これらの構造は当該技術分野の当業者には周知である。

本発明の上記の実施の形態では、ＬＥＤは活性層がｐ層とｎ層に挟まれた単純な３層のデバイスである。この結果できる構造は、ｐ−ｉ−ｎダイオードと呼ばれることが多い。上述のように、多くの材料システムで、ｐ層は電流分布と抵抗の双方で問題を生ずる。この点において、ｎ層とｐ層は、電力を消費する抵抗とみなされ、この消費された電力は光を生じない。したがって、抵抗の大きな層は、低い効率および高い作動温度という結果となる。より複雑なＬＥＤ設計で、ｐ層の厚さを最小として、これらの問題を低減する試みがなされている。そのようなデバイスでは、デバイスの他の層は、より電流を広く分布させるｎ層である。そのようなＬＥＤは当該技術分野では周知であるので、本書では詳細に説明はしない。本発明の目的のためには、トンネルダイオード接合がＬＥＤ本体に導入され、ｐ層の遷移を生ずることに言及すれば充分である。すなわち、ＬＥＤはｎ−ｐ−ｉ−ｎ構造を有し、ここでｎ−ｐ接合は逆方向バイアスされたトンネルダイオードであり、ｐ層は比較的薄い。電流の分布機能はｎ層により達成されるので、ｐ層はかなり薄くてもよく、よって、ｐ層の材料の高抵抗に付随する問題は大幅に削減される。材料とドーピングの適切な選定のため、トンネル接合により生ずる損失は電流の広い分布とデバイスの低い抵抗における改良によって非常に弱められることが示される。

本発明の上記の実施の形態では、発光部の上層は、ＬＥＤの上面から底面までＬＥＤを貫いて延在する金属充填ビアにより基部の上面の対応する電極に接続され、電極は、次に基部の底面のパッドに接続される。しかし、ＬＥＤの上面を基部の底面の電極に接続する他のやり方を用いることもできる。

ここで、本発明によるＬＥＤの別の実施の形態を図解する図１３および図１４を参照する。図１３はＬＥＤ２００の上面図で、図１４は図１３の線１４−１４でのＬＥＤ２００の断面図である。ＬＥＤ２００は、発光部２１０と基部とを含み、それらはＬＥＤ４０に関して上記で説明したのと類似の機能を果たす。発光部２１０は、ｐ層２１３とｎ層２１１に挟まれた活性層２１２を含む。層２１３への電気的接触は電極２１７により提供され、電極２１７は層２１３の表面上に堆積される。層２１１への電気的接触は電極２１５により提供され、電極２１５は発光部が基部２２０に接合された後層２１１に堆積される。

基部２２０は、絶縁基板２２１上に堆積された多くの電極を含む。電極２２３、２２４は電極２１７、２１５を外部回路に接続する接点を提供する。電極２１４は、発光部２１０を基部２２０に接続する前に基板２２１上に堆積される。電極２１４は、２つの部分を一緒に結合し、層２１３を電極２２３に結合する電気経路の一部を提供する。この経路の残りの部分は、垂直導体２２２により与えられる。同様に、垂直導体２１８を用いて電極２１５と電極２２４間の接続を完成させる。

ＬＥＤ２００の構成を有するＬＥＤが作製される方法を、ここでさらに詳しく説明する。先ず、発光部ウエハに接合する準備ができた基部ウエハ２４０の一部を図示する、図１５および図１６を参照する。図１５はウエハ２４０の上面図で、図１６は図１５に示す線１６−１６でのウエハ２４０の断面図で、３つの基部要素２４１−２４３の一部を示す。ウエハ２４０は絶縁基板２５０上に構築される。符号２５２で示される深い溝は、先ずエッチングされて金属でコーティングされ、基板２５０の上面と底面との電気的接続を提供する。オプションとして、これらの溝を金属で完全に充填することもできる。これらの図で示される例では、溝は断面が矩形であるが、他の形状を用いることもできる。溝をエッチングした後、パターン付金属層２５１、２５７が基板２５０の上面と底面とに堆積され、各デバイスの基部に関する様々な電極を提供する。

発光部は図５および図６を参照して上記に説明したのと類似の方法で準備され、それゆえ、ここではその説明を繰り返さない。本例では、図５および図６で符号６２で示されるビアが作製されないことに言及すれば充分である。

ここで、ＬＥＤ２００の構成を有するＬＥＤが作製される方法を図示する図１７−２０を参照する。プロセスは、発光部を有するウエハを基部を有するウエハに結合することにより始まる。図１７は結合直前の２つのウエハを示し、そのとき２つのウエハは整列されるがまだ離れている。発光ウエハ２７０は、基板２７１に堆積されたp層２７３とｎ層２７２の間に挟まれた活性層２７４を含む。発光ウエハ２７０は、層２７２への電気的接続を提供するパターン付電極層２７５も含む。溝２７６は層２７２−２７５を貫いてエッチングされる。

２つのウエハは、電極２７５と電極２５１が各ＬＥＤで一緒に結合され、電極２５１の間のギャップが符号２７６で示される溝内に整列するようになされる。溝２５２の一部は符号２８１で示されるように各デバイスで電極２５１の一部の下になり、溝２５２がその位置で電極２５１と電気的接触をすることに注意を要する。溝２５２の残りの部分は電極２５１と接触せず、それゆえ、溝２５２とウエハで隣接するデバイスに対応する電極２５１との間には非接触のギャップ２８２がある。

ここで、図１８を参照する。ウエハが結合された後、基板２７１が取り除かれ、溝２７６は符号２７７で示されるＳｉＯ_２のような絶縁材で充填される。図１９に示すように絶縁材２７７に溝２７８がエッチングされる。その溝は、溝２５２の一部に重なる。溝２７８は、溝２５２の長さを伸ばし、あるいは、溝２５２の長さの一部だけを伸ばす。次に、図１９に示すように、パターン付電極２７９が層２７２の一部の上に堆積される。電極２７９は溝２７８内へも延在する。必要なら、透明材料の１つあるいは複数の追加層がウエハの上に付けられ、上面を保護する。図面を簡略化するため、これらの層は省略している。

作製プロセスの最終段階で、接合されたウエハをカットしてデバイスが個別化される。一実施の形態では、図２０に示すようにデバイスは線２８５に沿ってカットされる。このカットにより溝２５２は２つの垂直に続く電極２８７、２８８に分割される。電極２８７は図１４に示す電極２２２となり、電極２８８は図１４に示す電極２１８となる。

ここで、結合されたウエハをカットする直前の結合されたウエハの一部の上面図である、図２１を参照する。上述のように、電極２７９は、発光デバイスの上面に電流を広げる多数の直線状導体２９１を含む。

上記の実施例では、絶縁層が、底層を基部からデバイスの上層へ接続する垂直導体とショートすることを防止する。上述の例では、絶縁層は上層の上面まで延在している。しかし、絶縁層は上面のすべてにまで延在する必要はないことに注意を要する。本発明は、絶縁層が底層と活性層の一部を覆い、垂直導体がそれらの層の１つとショートしないようにする限り、機能する。

本発明を、ＬＥＤである発光デバイスに関して説明してきたが、基部に結合されるデバイスが別の集積回路あるいは回路要素である、本発明の実施の形態を構築することもできる。以下の説明を簡単化するため、集積回路という用語を、個々の回路要素からなるデバイスを含むものと定義する。本発明は、基部に実装されるデバイスがデバイスの上面の第１接点とデバイスの底面の第２接点を必要とし、デバイスがデバイスの上面に接続する導体とのショートを防止しなければならない１つあるいは複数の層を有する場合に、特に有用である。たとえば、ＶＣＳＥＬはそのような構造を有し、よって、基部と組み合わされて本発明に従い表面実装ＶＣＳＥＬを提供できる。

本発明によるデバイスの基部は最終的デバイスの領域とほぼ同じサイズの領域を有し、それゆえ、最終的デバイスは、従来の集積回路パッケージに実装されるダイやチップからなる集積回路デバイスより、互いに接近して置くことができることに、注意を要する。本発明は、基部が集積回路チップあるいはダイの上面の表面積の２倍より小さい、表面実装チップを提供するのに特に有用である。

本発明は、回路デバイスが、シリコンあるいはセラミック基板に実装されるＡｌＧａＡｓ、ＡｌＩｎＧａＰ、ＡｌＩｎＧａＮ、ＧａＡｓＰの族の材料から構築されるデバイスを構築するのに特に有用である。上述のように、ＧａＮデバイスの層は、レーザ照射を用いて下部のサファイア基板から分離される。さらに、シリコン基板は効率的な熱伝達を提供し、よって、高出力デバイスによく適合する。

本発明の上述の実施の形態は２つの電極、すなわち底面の１つと上面の１つを有する回路デバイスに向けられてきた。この場合、基部も２つの対応する電極を有し、それら電極は回路デバイスの電極に接続し、仕上げられたチップの底面のパッドを終端とする。しかし、２つより多くのデバイス電極を有し、基部の底面に２つより多くの導電パッドを有するデバイスも構築することができる。

上述の本発明の実施の形態は、ＬＥＤおよび基部層の上面の一層の電極を用いる。しかし、これらの電極の１つあるいは複数が複数の層を含む実施の形態を構築することもできる。さらに、複数の層は、層間の垂直接続により接続される異なった空間パターンを有する絶縁サブ層を含むこともできる。たとえば、このような層は、ＬＥＤがその表面に多数の接点を有し、対象接点の直下ではない基部の位置に経路をとらなければならない場合に有用である。

さらに、そのような層は、垂直導体が非常に大きな直径を有する場合に有用である。太い基部が使われると、垂直ビアの最小サイズはビアをカットするのに用いられるエッチングプロセスにより設定される。このようなプロセスでは、通常ビア直径をビア孔の深さの４分の１より大きく制限するエッチングされた孔のアスペクト比に制限を設けるので、ビアの上面のサイズは、かなり大きく、ＬＥＤの底部電極のサイズや配置に制限を必要とする。この問題は、基部の上面を、大きな金属充填ビアの端部を覆う小さなビアアを有する薄い絶縁層で覆うことにより軽減される。次に、所望のサイズと配置の電極をこの絶縁層の上に堆積する。

ここで、本発明の別の実施の形態によるＬＥＤの断面図である図２２を参照する。ＬＥＤ３００は、上述の発光部分と類似の発光部３１０を含む。層３１３への接続は、垂直導体３１２に接続された電極３１１により提供される。図面を単純化するため、垂直導体３１２が通り抜けるビア内の絶縁層は図面から省略する。垂直導体３１２は、層３１３への必要な容量の電気的接続を提供するのと一致するように、できるだけ小さな断面積を有するのが好ましい。

電極３１１は、金属充填ビア３２２により底部電極３２３に接続される。上述のように、ビアの最小直径は、ビアがエッチングされる層の厚さにより決まる。発光部３１０は通常基部３２０よりかなり薄い。例として、発光部３１０は１０μｍである。対照的に、基部３２０は最終部品の破壊を防止するのに充分な厚さを有し、よって、通常は、１００μｍより厚い厚さである。それゆえ、通常ビア３２２はビア３１２より遥かに太い。場合によっては、ビア３２２は、ビア３２２内の金属と短絡するのを防止するように電極３１４のサイズを制限しなければならないほどに太い。しかしながら、発光部の底面の電極をできるだけ大きくして発光部内での電流の広がりを最適化することが有利である。図２２に示す実施の形態では、絶縁層３２６により分離された２つのパターン付金属層を有する３層の頂部電極３２５を用いることで、この問題を解決している。頂部金属層はパターン付けされて電極３２８、３２９を提供する。電極３２８は、層３２９の小さなビアを通り抜けてビア３２２への接続を提供し、よって、電極３１４のサイズに影響のある制限を加えることなく、ビア３１２からビア３２２への移行を提供する。電極３２９は、電極３２５の底層にパターン付けされた電極３３１経由で、電極３１４と電極３３２との接続を提供する。

本発明の上述の実施の形態では、金属充填ビアを用いて垂直導体を実装する。しかし、垂直導体の他の形態を用いることもできる。たとえば、適切にドープされたシリコンを用いる垂直導体を用いることもできる。そのような構造は、当該技術分野で公知であるので、ここでは、詳細に説明しない。

上記の説明や添付の図面から当業者には、本発明の種々の改変が明らかとなるであろう。したがって、本発明は、添付の請求項の範囲によってのみ限定される。

Claims (12)

1. 回路デバイスと基部とを備えるデバイスであって：
   前記回路デバイスは上層と底層とを含む複数の半導体層を備え、前記上層は頂部接点を含む上面を備え、前記底層は底面と該底面上の底部接点とを備え、前記回路デバイスは作動するのに前記頂部接点と前記底部接点との間の電位差を必要とし；
   前記回路デバイスは、活性層と、前記上層としての第１半導体層と、前記底層としての第２半導体層とを備える発光デバイスを備え；
   前記活性層は、前記第１半導体層と前記第２半導体層の間に配置され、前記第１半導体層は前記頂部接点を備える上面を有し、前記第２半導体層は前記底部接点を備える底面を有し、前記発光デバイスは前記頂部接点と前記底部接点との間に印加された電位に応答してホールと電子が結合するときに光を生じ；
   前記発光デバイスは、前記第１半導体層の前記上面から前記第２半導体層の前記底面に延在する第１のビアを備え、
   前記底部接点は、前記底面の半分以上を覆う金属層を有し；
   前記回路デバイスは、ＡｌＧａＡｓ、ＡｌＩｎＧａＰ、ＡｌＩｎＧａＮあるいはＧａＡｓＰを備え；
   前記基部は、上基部面、底基部面、及び前記上基部面から前記底基部面に延在する第２のビアを有する基板を備え、前記基部は、前記上基部面に積層され、前記底部接点と接続される頂部電極を備え、前記底基部面は互いに電気的に絶縁される第１および第２底部電極を備え、前記頂部電極は第１導体により前記第１底部電極に接続され、前記第２底部電極は前記第２のビア内に形成された金属ビアを含む第２導体に接続され；
   前記底層の表面及び前記第１のビアの内側にはライニングされた第１の絶縁層が積層され、前記第２導体は前記第１の絶縁層に接する金属層を備え、前記上基部面には前記第２導体の金属層と前記頂部電極との間を充填する第２の絶縁層が形成され、前記第１及び第２の絶縁層は前記第２導体と前記第２半導体層の電気的接触を防止し；
   前記第１のビア内に、前記第１の絶縁層により前記第２半導体層および前記活性層から電気的に絶縁され、前記頂部接点と電気的に接続された金属層を備え、
   前記第２底部電極は、前記金属ビアと前記第１のビア内の金属層とを介して前記頂部接点と電気的に接続される、
   デバイス。
2. 前記基板はシリコンウエハあるいはセラミック材料を備える；
   請求項１のデバイス。
3. 前記発光デバイスはＬＥＤを備える；
   請求項１のデバイス。
4. 前記発光デバイスはレーザダイオードを備える；
   請求項１のデバイス。
5. 前記第１半導体層、前記活性層および前記第２半導体層は外表面を備え、前記絶縁層は前記外表面に積層される絶縁層を備える；
   請求項１のデバイス。
6. 前記頂部接点は、前記第１半導体層の２０パーセント未満を覆う；
   請求項１のデバイス。
7. 前記回路デバイスは１０μｍ未満の厚さである；
   請求項１のデバイス。
8. 前記底部接点は、５０パーセント以上の反射率を有するミラーを備える；
   請求項１のデバイス。
9. 前記基部は、前記回路デバイスの厚さの５倍以上の厚さである；
   請求項１のデバイス。
10. 前記第１導体は、前記基板の別の表面に積層される金属層を備える；
    請求項１のデバイス。
11. 前記第１導体は、前記頂部電極を前記第１底部電極に接続する金属ビアを備える；
    請求項２のデバイス。
12. 前記基部の前記底面は、前記第２半導体層の前記上面の面積の２倍未満の面積を有する；
    請求項１のデバイス。

Images