CN1189950C - 可表面粘着并具有覆晶封装结构的发光半导体装置 - Google Patents

可表面粘着并具有覆晶封装结构的发光半导体装置 Download PDF

Info

Publication number
CN1189950C
CN1189950C CNB011232579A CN01123257A CN1189950C CN 1189950 C CN1189950 C CN 1189950C CN B011232579 A CNB011232579 A CN B011232579A CN 01123257 A CN01123257 A CN 01123257A CN 1189950 C CN1189950 C CN 1189950C
Authority
CN
China
Prior art keywords
light
semiconductor device
electrode
packing structure
emitting semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011232579A
Other languages
English (en)
Other versions
CN1399352A (zh
Inventor
林明德
王冠儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EPISKY Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to CNB011232579A priority Critical patent/CN1189950C/zh
Publication of CN1399352A publication Critical patent/CN1399352A/zh
Application granted granted Critical
Publication of CN1189950C publication Critical patent/CN1189950C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明是一种发光半导体装置的封装结构,其特征在于将覆晶封装结构与表面粘着装置结合起来。此发光半导体装置的封装结构包括绝缘基板以及发光二极管,发光二极管则包括基板、形成于基板上并具有第一电极区域的第一型态半导体层、形成于第一型态半导体层上并具有第二电极区域的第二型态半导体层、形成在第一电极区域的第一电极、以及形成在第二电极区域的第二电极。本发明的特征在于利用覆晶的方式将发光二极管固接于绝缘基板之上,在绝缘基板的两侧端面上还设有两个电极层,以使本发明的发光半导体装置以表面粘着的方式安装。

Description

可表面粘着并具有覆晶封装 结构的发光半导体装置
                         技术领域
本发明是关于一种具有覆晶封装结构的发光半导体装置,尤其是指一种可表面粘着并具有覆晶封装结构的发光半导体装置。
                         背景技术
传统发光半导体装置的封装方式不外乎导线式(lead type)与晶片式(chiptype)两种。导线式发光半导体装置的封装结构即如图1所示,在图1中,发光半导体装置100包括发光二极管102、导线座基座105、以及导线座侧导线106,其中,导线座基座105又分成杯形基座105a与导线座导线105b两部分。将发光二极管102安装在杯形基座105a的凹处中后,再对杯形基座105a填充诸如环氧树脂(epoxy)的树脂层101,如此,即可将发光二极管102模封于树脂层101之中。然后,发光二极管102的N型电极与P型电极(图中未示出)则通过导线103分别连接至导线座基座105与导线座侧导线106,最后,发光二极管102,以及部分的导线座基座105与导线座侧导线106则会进一步被包覆在具保护作用的塑模材料104中。所以,传统的发光半导体装置皆需经过固晶、打线、与封胶等制造过程。
图2是用以示出公知发光二极管结构的示意图。
公知的发光二极管102可如图2所示,其是一种以氮化镓(GaN)为主的发光二极管。在图2中,发光二极管200包括蓝宝石(sapphire)基板201与层状结构,该层状结构至少包括沉积在蓝宝石基板201上的N型氮化镓半导体层202、以及沉积其上的P型氮化镓半导体层203。然后,利用蚀刻方式形成N型氮化镓半导体裸露表面206,并在其上设有N型电极205;在P型氮化镓半导体层203的表面上则形成有透明电极204;接着在透明电极204上确定出一P型电极区域(未示出),使该区域裸露出P型氮化镓半导体层,并于该区域的P型氮化镓半导体层203上形成P型电极207,并使其与透明电极204电连接,如此即完成整个公知的发光二极管晶粒的制造过程。
类似地,晶片式封装结构则如图3所示,在图3中,发光半导体装置300是以银胶将发光二极管晶粒303粘着固定于导线架302上,该导线架302设于绝缘基板301之上,接着,再连续进行焊线、封胶、剪切等制造步骤。其中,焊线步骤是将发光二极管晶粒303上的电极接点304以细金线305连接至导线架302上,而封胶步骤则是将导线架302置于框架(未示出)上预热,再将框架置于压模机上的构装模上,然后以环氧树脂(epoxy)充填并待硬化。经过封胶步骤之后,发光二极管晶粒303即被包覆在环氧树脂充填所形成的塑模306中。
由上述传统发光二极管装置的封装结构可知,不论是导线式或晶片式的封装结构,皆需要经过打线等封装步骤;而且,传统导线式发光二极管装置的封装方式不利于其尺寸的微型化,所以,需针对传统发光二极管装置的封装步骤提出可降低制造成本与封装性能的封装结构,以符合产业日新月异的需求。
                        发明内容
本发明的目的即是针对上述传统发光半导体装置提出的改良的封装结构,以提高发光半导体装置的效能并降低其制造成本。本发明的发光半导体装置包括绝缘基板以及发光二极管,发光二极管则包括基板、第一型态半导体层、第二型态半导体层、形成在第一电极区域的第一电极、以及形成在第二电极区域的第二电极;其中,第一型态半导体层是形成于基板上,且其表面设有第一电极区域,第二型态半导体层则形成于第一型态半导体层上,且不致覆盖第一电极区域,并在其表面上设有第二电极区域。绝缘基板的上表面上设有两个焊接隆起部,在所述两个焊接隆起部之间并形成有聚酰亚胺层,发光二极管的第一电极与第二电极是透过此两个焊接隆起部而分别接合于绝缘基板之上;而且,绝缘基板并设有两个电极层,此两个电极层被分别配置在绝缘基板的两侧端面上,且分别上下延伸至绝缘基板的上表面与下表面上,并且从绝缘基板上表面的两个电极层延伸并分别通过两个焊接隆起部而电连接于发光二极管的第一电极与第二电极。
经由上述的封装结构,本发明所提供的发光半导体装置兼具覆晶封装结构与表面粘着制程的优点;同时本发明采用的热膨胀系数与发光二极管相近,但热传导效能接近做为封装基材的金属材料基板,可使装置内部的材料应力减低,以获得较佳的元件稳定性并具备可在高功率下操作的特性。另外,由于采用背面出光,故可以减低因为电极造成的出光遮蔽效应,使得该装置可以有较高的光输出效率,故相对于传统发光半导体装置来说,本装置具有较佳的使用效能;而其采用表面粘着的装置安装方式则使本装置的后续步骤大为简化,而且达到封装微型化的要求。再者,采用本发明的封装方式,其材料成本也比传统封装材料低,故可达到降低发光半导体装置封装制造成本的目的。
                            附图说明
图1是用以示出具有导线式封装结构的传统发光二极管装置的剖面图;
图2是用以示出公知发光二极管结构的示意图;
图3是用以示出具有晶片式封装结构的传统发光二极管装置的剖面图;
图4是用以示出本发明的优选实施例中,具有覆晶封装结构并可表面粘着的发光半导体装置的剖面图;
图5是用以说明本发明的优选实施例中,该发光二极管的侧面为斜面的剖面图。
附图标记说明
100~发光半导体装置
101~树脂层
102~发光二极管
103~导线
104~塑模材料
105~导线座基座
105a~杯形基座
105b~导线座导线
106~导线座侧导线
200~发光二极管
201~蓝宝石基板
202~N型氮化镓半导体层
203~P型氮化镓半导体层
204~透明电极
205~N型电极
206~N型氮化镓半导体裸露表面
207~P型电极
300~发光半导体装置
301~绝缘基板
302~导线架
303~发光二极管晶粒
304~电极接点
305~金线
306~塑模
400~发光半导体装置
401~绝缘基板
402~发光二极管
403~蓝宝石基板
404~N型氮化镓半导体层
405~活性层
406~P型氮化镓半导体层
407~电极
408~透明电极
409~导电反射层
410~焊接隆起部
411~焊接隆起部
412~焊垫
415~聚酰亚胺层
420~电极层
421~电极层
430~斜面
                           具体实施方式
图4是用以显示本发明的优选实施例中,可表面粘着并具有覆晶封装结构的发光半导体装置的剖面图。
如图4所示,根据本发明的优选实施例,可表面粘着并具有覆晶封装结构的发光半导体装置400包括绝缘基板401以及发光二极管402。其中,绝缘基板401是陶瓷基板。发光二极管402则类似于图2的发光二极管200,其中包括有蓝宝石基板403、沉积在蓝宝石基板403上的N型氮化镓半导体层404、沉积在N型氮化镓半导体层404上的活性层405、以及沉积在活性层405上的P型氮化镓半导体层406。其中,活性层405的作用是用以发光,而N型氮化镓半导体层404与P型氮化镓半导体层406的化学组成是为四元素化合物半导体材料InxAlyGa1-x-yN,且摩尔分数x、y须满足0≤x≤1、0≤y≤1、与x+y=1的条件。N型氮化镓半导体层404上形成有电极407,而在P型氮化镓半导体层406上则形成有透明电极408,此外,透明电极408上形成有可导电的导电反射层409。另外,上述的蓝宝石403基板也可代之以氮化镓(GaN)、硅(Si)、砷化镓(GaAs)、氮化硼(BN)、磷化铟(InP)、磷化镓(GaP)、铟锡氧化物(ITO)、氧化锌(ZnO)、碳化硅(SiC)或钻石等材料制成的基板。
本发明的特征在于,发光二极管402是以覆晶(flip chip)的方式设置在绝缘基板401之上,其接合方式则是透过两个焊接隆起部(solder bump)410与411来完成。首先,将焊接隆起部410与411分别设置在绝缘基板401之上,然后,将发光二极管402的电极407与焊接隆起部410相接合而固定于绝缘基板401上,并将导电反射层409与焊接隆起部411相接合而固定于绝缘基板401上。绝缘基板401上还设有与焊接隆起部410相连接的焊垫412,以使电极407能透过焊接隆起部410与焊垫412而外接至负电压源。
本发明的另一特征在于在封装制程中,在绝缘基板401的上表面上涂覆具适当粘着性的聚酰亚胺(polyimide)层415,以做为发光二极管402和绝缘基板401的接合对位卡椎。因发光二极管402进行固接在绝缘基板401上的焊接隆起部410与411制造过程时,还有加热以接合的过程,该聚酰亚胺层415可以防止发光二极管402的电极407与导电反射层409相对于焊接隆起部410与411有所滑动而导致无法对准或短路。将聚酰亚胺层415涂布于绝缘基板401上两个焊接隆起部410与411之间,再将发光二极管402接合于其上,故在加热接合各电极与焊接隆起部时,发光二极管402不会滑动移位而可精确对准,而且,由于诸如发光二极管装置400的半导体元件皆日趋微型化,非常容易因制造过程的误差而造成正负电极的短路,而聚酰亚胺层415具有电气绝缘特性,即具有电性隔离电极407与导电反射层409的效果,如此一来,可以防止接合不良而造成的短路并减少元件的表面漏电流,使得所制造的发光半导体装置可因为具有较佳的电气特性,而增进其使用效能与寿命。
本发明的又一特征在于上述发光半导体装置400是利用表面粘着技术(Surface Mount Technology)装设于PCB板上的装置。其特点在于绝缘基板401设有两个电极层420与421,此两个电极层420与421被分别配置在绝缘基板401的两侧端面上,且分别上下延伸至绝缘基板401的上下表面上。其中,延伸于绝缘基板401上表面的电极层420接触连接于焊垫412,而另一延伸于绝缘基板401上表面的电极层421则接触连接于焊接隆起部411,如此,电极层420与421即可分别透过两个焊接隆起部410与411而电连接于发光二极管402的电极407与导电反射层409。
所以,本发明的一大优点在于其是具有精确定位卡椎的表面粘着元件[SMD(surface mounted device)],在上述优选实施例中,绝缘基板所采用的陶瓷材料基本上是公知的表面粘着技术所通用的基板材料(如传统表面粘着电阻元件所使用的),相对于公知发光半导体装置所使用的导线架与其它硅基板等,陶瓷基板具有成本极为低廉的优点。而且,上述实施例中所采用的陶瓷基板亦具有切割容易与材质坚固的优点。
而且,本发明是采用传统的陶瓷基板,再配合现已成熟的被动元件陶瓷基板表面粘着技术,可以达成封装成本少的要求;选用陶瓷基板的另一优点是陶瓷具有极佳的散热性,此特性对于元件的使用寿命与效能有相当大的助益;而且,针对接合过程,为防止因为元件的正负电极过于接近而容易造成短路,本发明还设置有作为隔离层的聚酰亚胺(polyimide)层,该层除了具有防止短路、降低元件表面漏电流的功能外,还具有在大量生产时,可以让元件有效精确定位的功能,且因该特殊结构-聚酰亚胺层(定位兼具防止电气短路的设计),可大幅改善批量生产时的制造效率,使得本发明可以比传统方式更有效、准确且低成本地达成发光半导体装置微型化的要求。
同时,由于采用的陶瓷基板的热膨胀系数与发光二极管相近,且热传导效能接近金属材料,如此可以使得装置内部具有较低的材料应力、较佳的元件稳定性以及可在高功率下操作的特性。特别是因为该优点,使得利用本发明所封装的元件,能在极恶劣的环境下(例如:沙漠)操作。而且,运用现有的表面粘着技术,将本发明的发光半导体装置装设于PCB板的焊垫(solderpaste)上时,可充分利用现有的表面粘着制造设备,相较于上述公知发光半导体装置必须以传统插件的封装方式来装设于PCB板上,本发明所提供的表面粘着发光半导体装置则具有制造过程简化的极大优点,使其整体制造成本也因此大为降低。
另外,上述的绝缘基板亦可采用玻璃基板、表面具有绝缘层的硅基板或具有金属与绝缘层多层混合堆叠结构所形成的硅基板。该硅基板的做法,可依不同的应用要求,选用不同的材料,制作不同的结构。最简单的,可以单是在该硅基板表面形成绝缘层;若要满足不同的应用,则可以在硅基板上,形成金属层和绝缘层混合交错的多层堆叠结构。该多层堆叠结构的制作方式,可以先在硅基板上形成金属层,接着再在该金属层上形成绝缘层;或是采用先在硅基板上形成绝缘层,接着在该绝缘层上形成金属层,然后再在该金属层上形成绝缘层的方式,重复上述的步骤,即可以形成多层结构。
该金属层的材料可选自铝,金,银,钛,镍,铂其中之一;而该绝缘层的材料是选自氧化硅(SiOx)、氮化硅(SiNx)、氮化钛(TiN)、氧化铝(Al2O3)、二氧化钛(TiO2)、氧化钮(Ta2O5)、TEOS(Tetra-Ethyl-Ortho-Silicate)、环氧树脂(epoxy)、聚酰亚胺(polyimide)其中之一。
本发明的另一优点是和图1所示的发光二极管102相比而具有较佳的亮度;发光二极管402为背面出光设计,其所发出的光和正面出光元件相比,背面出光的设计可以减低因为正面出光时,光受到正面N型电极、透明电极与P型电极的反射、吸收或阻挡,而造成的正面出光遮蔽效应。这个特征,使得背面出光的设计,可以获得较高的光输出效率。此是活性层405所发出的光线可朝上从蓝宝石403基板射出,减低了因为电极造成的出光遮蔽效应;而蓝宝石基板403在可见光波段因具有极佳的透光率,因此发光二极管402所产生光的大部分皆能有效地从蓝宝石基板403射出而获得极佳的光输出效率。此外,即如图4所示,在透明电极408之上所形成的导电反射层409则可选用金、铝、镍、钛、银、铬、铂等金属材料或氮化钛(TiN)、铟锡氧化物(ITO)、氧化锌(ZnO)等材料。配合发光元件的出光波长,选择恰当的材料,以单层、多层或混合多层的方式制作该元件发光波段的高反射层,其作用即在于有效反射活性层405朝绝缘基板401所发出的光线,并将这些光线反向射出蓝宝石基板403,如此可更大幅地增进发光半导体装置400的光输出效率,以提高其亮度。
在上述的实施例中,透明电极408加上配置在其上的导电反射层409也可代之以厚度较透明电极408厚的非透明电极,由于其厚度较厚,故可提供较佳的欧姆接触特性。
如图5所示,在上述实施例中,发光二极管402的侧面亦可为斜面430,如此,由活性层405所发出的光线在从发光二极管402侧面射出时较不易受到斜面430的全反射而造成出光能量的损失,即,尽可能让入射于斜面430的光线能直接透射出去,如此,配合上述的导电反射层409,即可使发光二极管402所产生的大部分光线皆能朝蓝宝石基板403或其两侧的方向射出。
此外,本发明所提供的发光二极管装置并不限定于只是采用蓝宝石基板的氮化镓系列的产品,也可应用于采用砷化镓(GaAs)、磷化铟(InP)、磷化镓(GaP)、碳化硅(SiC)、氮化镓(GaN)等基板的发光二极管装置。
以上是为了方便说明本发明的内容而针对实施例所做的描述,本发明并不局限于该实施例中。在未脱离本发明的思想下所做的任何变型,皆在本发明权利要求的范围之内。

Claims (19)

1.一种可表面粘着并具有覆晶封装结构的发光半导体装置,其包括:
绝缘基板;以及
发光二极管,其包括:
基板;
形成于所述基板上的第一型态半导体层,其表面设有第一电极区域;
形成于所述第一型态半导体层上、且不致覆盖所述第一电极区域的第二型态半导体层,其表面设有第二电极区域;
形成在所述第一电极区域的第一电极;以及
形成在所述第二电极区域的第二电极;
其中,所述绝缘基板的上表面上设有两个焊接隆起部,在所述两个焊接隆起部之间并形成有聚酰亚胺层,所述发光二极管的所述第一电极与所述第二电极是通过所述焊接隆起部而分别接合于所述绝缘基板之上;以及
所述绝缘基板还设有两个电极层,所述两个电极层分别配置在所述绝缘基板的两侧端面上,且分别上下延伸至所述绝缘基板的上表面与下表面上,从所述绝缘基板上表面的所述两个电极层延伸并分别通过所述两个焊接隆起部而电连接于所述发光二极管的所述第一电极与所述第二电极。
2.如权利要求1所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其特征在于,所述绝缘基板是陶瓷基板。
3.如权利要求1所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其特征在于,所述绝缘基板是玻璃基板。
4.如权利要求1所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其特征在于,所述绝缘基板是硅基板,其表面镀有绝缘层。
5.如权利要求1所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其特征在于,所述绝缘基板是硅基板,其表面镀有金属层,所述金属层上镀有绝缘层。
6.如权利要求1所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其特征在于,所述绝缘基板是硅基板,其表面镀有绝缘层,所述绝缘层上镀有金属层。
7.如权利要求5或6所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其特征在于,所述金属层的材料是选自铝、金、银、钛、镍、铂其中之一。
8.如权利要求4、5、6任一项所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其特征在于,所述绝缘层的材料是选自氧化硅、氮化硅、氮化钛、氧化铝、二氧化钛、氧化钽、TEOS、环氧树脂、聚酰亚胺其中之一。
9.如权利要求1所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其特征在于,所述发光二极管的基板材料可选自蓝宝石、氮化镓、硅、砷化镓、氮化硼、磷化铟、磷化镓、铟锡氧化物、氧化锌、碳化硅、钻石其中之一。
10.如权利要求1所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其特征在于,所述发光二极管的侧面为一斜面。
11.如权利要求1所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其特征在于,所述第二电极之上还设有具有反射光线效果的导电反射层。
12.如权利要求11所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其特征在于,所述导电反射层的材料可选用自金、铝、镍、钛、银、铬、铂其中之一。
13.如权利要求11所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其特征在于,所述导电反射层的材料可选用自氮化钛、铟锡氧化物、氧化锌其中之一。
14.如权利要求11所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其特征在于,所述导电反射层的材料可交互选自金、铝、镍、钛、银、铬、铂其中之一以及选自氮化钛、铟锡氧化物、氧化锌其中之一而形成多层的堆叠构造。
15.如权利要求1所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其特征在于,所述第二型态半导体层与所述第一型态半导体层的成分是四元素化合物半导体材料InxAlyGa1-x-yN,且摩尔分数x、y须满足0≤x≤1、0≤y≤1、与x+y=1的条件。
16.如权利要求1所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其特征在于,所述第二电极是透明电极。
17.如权利要求1所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其中,所述第二电极是非透明电极。
18.如权利要求1所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其特征在于,所述第一型态是指N型,而所述第二型态是指P型。
19.如权利要求1所述的可表面粘着并具有覆晶封装结构的发光半导体装置,其特征在于,所述第一型态是指P型,而所述第二型态是指N型。
CNB011232579A 2001-07-23 2001-07-23 可表面粘着并具有覆晶封装结构的发光半导体装置 Expired - Lifetime CN1189950C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB011232579A CN1189950C (zh) 2001-07-23 2001-07-23 可表面粘着并具有覆晶封装结构的发光半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB011232579A CN1189950C (zh) 2001-07-23 2001-07-23 可表面粘着并具有覆晶封装结构的发光半导体装置

Publications (2)

Publication Number Publication Date
CN1399352A CN1399352A (zh) 2003-02-26
CN1189950C true CN1189950C (zh) 2005-02-16

Family

ID=4665021

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011232579A Expired - Lifetime CN1189950C (zh) 2001-07-23 2001-07-23 可表面粘着并具有覆晶封装结构的发光半导体装置

Country Status (1)

Country Link
CN (1) CN1189950C (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100461470C (zh) * 2004-11-18 2009-02-11 晶元光电股份有限公司 半导体发光元件及其制作方法
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
CN101400197B (zh) * 2007-09-29 2011-06-22 亿光电子工业股份有限公司 具覆晶结构的发光二极管装置
CN101685840B (zh) * 2008-09-26 2011-11-30 宏齐科技股份有限公司 增加导电及散热面积的发光二极管封装结构及其制作方法
CN102054827B (zh) * 2009-10-30 2013-01-23 沈育浓 发光二极管晶元封装体及其封装方法
TWI449222B (zh) * 2010-10-05 2014-08-11 Yu Nung Shen A light emitting diode chip package and packaging method thereof
CN102610704A (zh) * 2011-01-20 2012-07-25 王琮淇 一种发光二极管芯片封装体及其封装方法
CN102610731A (zh) * 2011-01-20 2012-07-25 王琮淇 发光二极管元件及其制造方法
TW201236225A (en) * 2011-02-18 2012-09-01 Chi Mei Lighting Tech Corp Light-emitting diode device and method for manufacturing the same
TWI484672B (zh) * 2011-08-29 2015-05-11 Genesis Photonics Inc 發光二極體結構及其製造方法
CN104393137B (zh) * 2014-09-30 2017-08-25 厦门市三安光电科技有限公司 一种倒装发光器件及其制作方法
CN105428471A (zh) * 2015-11-12 2016-03-23 晶能光电(江西)有限公司 薄膜倒装led芯片及其制备方法以及白光led芯片
CN106299073B (zh) * 2016-09-30 2019-02-19 映瑞光电科技(上海)有限公司 发光二极管晶圆及其形成方法
CN108336190B (zh) * 2017-01-20 2020-05-05 展晶科技(深圳)有限公司 覆晶发光二极管及其制造方法

Also Published As

Publication number Publication date
CN1399352A (zh) 2003-02-26

Similar Documents

Publication Publication Date Title
EP2596948B1 (en) Method of making a semiconductor device
US6614058B2 (en) Light emitting semiconductor device with a surface-mounted and flip-chip package structure
JP5251038B2 (ja) 発光装置
CN1189950C (zh) 可表面粘着并具有覆晶封装结构的发光半导体装置
JP4142080B2 (ja) 発光素子デバイス
US20140061709A1 (en) Wafer level led package and method of fabricating the same
EP2704223A1 (en) Light emitting device and method for manufacturing the same
CN1855561A (zh) 发光二极管封装的制造方法
US9391247B2 (en) High power LEDs with non-polymer material lenses and methods of making the same
WO2011055249A2 (en) Silicone based reflective underfill and thermal coupler for flip chip led
TW200905907A (en) Package structure of compound semiconductor device and fabrication method thereof
JP2001168398A (ja) 発光ダイオード及び製造方法
CN1787242A (zh) 一种倒装led芯片的封装方法
JP4637160B2 (ja) 固体素子デバイスの製造方法
CN1702880A (zh) 半导体发光二极管(led)通孔倒扣焊芯片及生产工艺
CN1825640A (zh) 半导体发光元件组成
CN102646774A (zh) 发光二极管元件及其制作方法
CN201904368U (zh) 一种硅基板集成有功能电路的led表面贴装结构
JP4008943B2 (ja) 固体素子デバイスの製造方法
TWI565101B (zh) 發光二極體封裝體及其製造方法
JP4367299B2 (ja) 発光素子デバイス及び発光素子デバイスの製造方法
CN210743972U (zh) 光电元件封装支架和光电器件
US20220190216A1 (en) Diode package structure and manufacturing method thereof
KR100663912B1 (ko) 버퍼층과 이를 이용한 발광소자
JP5457325B6 (ja) 固体素子デバイス

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: JINGYUAN PHOTOELECTRIC CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LIAN YONG TECHNOLOGY CO., LTD.

CP03 Change of name, title or address

Address after: Hsinchu City, Taiwan, China

Patentee after: Jingyuan Optoelectronics Co., Ltd.

Address before: Hsinchu city of Taiwan Province

Patentee before: Lianyong Science and Technology Co., Ltd.

ASS Succession or assignment of patent right

Owner name: EPISKY (XIAMEN) CO., LTD.

Free format text: FORMER OWNER: JINGYUAN OPTOELECTRONICS CO., LTD.

Effective date: 20110420

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: HSINCHU CITY, TAIWAN, CHINA TO: 361101 NO. 99, XIANGXING ROAD, (XIANG'AN) INDUSTRIAL ZONE, XIAMEN TORCH HIGH-TECH. ZONE, FUJIAN PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20110420

Address after: 361101 No. 99 Xiang Xiang Road, Xiamen torch hi tech Zone (Xiangan), Fujian

Patentee after: EPISKY CORPORATION

Address before: Hsinchu City, Taiwan

Patentee before: Jingyuan Optoelectronics Co., Ltd.

CX01 Expiry of patent term

Granted publication date: 20050216

CX01 Expiry of patent term