JP6320517B2 - 耐放射線強化した超小型電子チップのパッケージング技術 - Google Patents

耐放射線強化した超小型電子チップのパッケージング技術 Download PDF

Info

Publication number
JP6320517B2
JP6320517B2 JP2016513948A JP2016513948A JP6320517B2 JP 6320517 B2 JP6320517 B2 JP 6320517B2 JP 2016513948 A JP2016513948 A JP 2016513948A JP 2016513948 A JP2016513948 A JP 2016513948A JP 6320517 B2 JP6320517 B2 JP 6320517B2
Authority
JP
Japan
Prior art keywords
high energy
composite
shielding
coating
wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016513948A
Other languages
English (en)
Other versions
JP2016518727A (ja
Inventor
カン，ジン・ホー
サウティ，ゴッドフレー
パク，チョル
ギボンズ，ルーク
ティボルト，シェイラ・エイ
ローサー，シャロン・イー
ブライアント，ロバート・ジー
Original Assignee
ナショナル・インスティチュート・オブ・エアロスペース・アソシエイツ
ザ・ユナイテッド・ステイツ・オブ・アメリカ・アズ・リプレゼンテッド・バイ・ジ・アドミニストレーター・オブ・ザ・ナショナル・エアロノーティクス・アンド・スペース・アドミニストレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナショナル・インスティチュート・オブ・エアロスペース・アソシエイツ, ザ・ユナイテッド・ステイツ・オブ・アメリカ・アズ・リプレゼンテッド・バイ・ジ・アドミニストレーター・オブ・ザ・ナショナル・エアロノーティクス・アンド・スペース・アドミニストレーション filed Critical ナショナル・インスティチュート・オブ・エアロスペース・アソシエイツ
Publication of JP2016518727A publication Critical patent/JP2016518727A/ja
Application granted granted Critical
Publication of JP6320517B2 publication Critical patent/JP6320517B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03831—Reworking, e.g. shaping involving a chemical process, e.g. etching the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Description

関連出願
関連する出願についての相互参照
[01]本出願は「耐放射線強化した超小型電子チップのパッケージング技術」と題する米国仮出願６１／８５５４８８号（２０１３年５月１６日提出）の利益について権利主張する。
連邦政府が後援する研究または開発についての陳述
[02]ここに記載された発明は、ＮＡＳＡの協力協定の下で研究を行う中で合衆国政府の従業員によって成され、公法９６-５１７（米国特許法第２０２条）の規定に従うものであり、合衆国政府によって（または合衆国政府のために）、政府の目的で、発明についての（または発明に対する）特許権使用料を何ら支払うことなく製造および使用することができる。米国特許法第２０２条に従って、協力協定の受領者は所有権を保持することを選択した。
[03]本発明は強化したチップのパッケージ技術に関し、特に高エネルギー放射線に対して強化したチップのパッケージ技術に関する。
[04]添付の参考文献一覧に挙げた全ての参考文献は参考として本明細書に取り込まれるが、しかしそれらの各々について、参考文献として取り込まれるそのような情報または陳述が本発明が特許を取得しようとしていることと一致しないと考えられる場合には、それらの陳述は明らかに出願人によってなされたものとは考えられない。以下の明細書中で括弧の中にある参考文献番号は、添付の参考文献一覧のものに当てはまる。
[05]高エネルギー放射線は宇宙環境の中の至る所に存在し、超小型電子デバイス（図１）における計算とメモリの機能不全を生じさせる場合がある［参考文献１］。加えて、超小型電子回路チップの集積度と密度が増大するのに伴って、非常に小さくなりつつあるトランジスタは破滅的な破壊機構に対していっそう脆弱になり、それは、重イオン、陽子、アルファ粒子および中性子のような高エネルギー放射線または高エネルギー粒子がデバイス構造物を通過するときに誘発される可能性がある。
[06]本発明は、宇宙探査や高い高度の飛行を行う際に高エネルギー放射線に対して航空電子工学デバイスを保護する、耐放射線強化したチップのパッケージング（パッケージ化）技術を提供する。ソフトエラーを修正するための新たな論理設計やゲート電荷を増大させるための物理的設計など、放射線損傷を低減するための幾つかの試みが行われてきた［参考文献２、３］。しかし、これらの方法は超小型電子チップの追加的な容積の増大を必要とし、そのために大きな電力消費を招き、デバイスのサイズと性能を制限する。従って、現行の方式の耐放射線強化したチップとは異なる設計と製造のために必要となる長い期間、増大するコストおよび市場の制限により、航空宇宙において用いられる特殊化したマイクロチップの実現は遅れている。あいにくと、これらの新たな機器構成であっても、放射線損傷に対して信頼できる保護は保証できない。他の方法は、パッケージング材料として放射線遮蔽材料を用いることである［参考文献４、５］。しかし、これらの方法は様々な放射線源に対する保護を行うことができない。加えて、複雑な加工工程のために、さらなる設備投資を行うことなくしては、半導体チップの製造におけるそれらの技術の使用は妨げられる。
[07]本発明の主な目的は、希土類元素とポリマーの複合材料からなる複数層の構造物で構成される効率的な遮蔽用パッケージであって、超小型電子回路チップのあらゆる構造物をアルファ粒子や中性子から高エネルギー電磁線までの様々な放射線源から保護するのに適用可能なパッケージを提供することである。
[08]本発明の目的は、現行の半導体チップのパッケージング加工に適用することができる、耐放射線強化したチップのパッケージング技術を提供することである。
[09]本発明の目的は、耐放射線強化したパッケージング材料を用いて製作されるセンサーや作動器のデバイスを提供することである。
[10]本発明の目的は、耐放射線強化したパッケージング材料を用いて製作されるマイクロプロセッサーやメモリチップを提供することである。
[11]本発明の目的は、耐放射線強化したパッケージング材料を用いて製作される電子部品や光電子部品を提供することである。
[12]本発明の目的は、耐放射線強化パッケージング技術によって保護される電子システムや電気システムを提供することである。
[13]最後に、本発明の目的は、上記の各目標を単純で費用対効果が高いやり方で達成することである。
[14]本発明の上記の目的とその他の目的、細目および利点は、添付する図面と共に読むことによって、以下の詳細な説明から明らかになるであろう。
[15]本発明は回路チップのための強化したチップパッケージを形成するための方法を提供することによって、これらの要求に対処する。最初に、回路チップがアルファ粒子遮蔽材料で被覆され、次いで、アルファ粒子遮蔽材料は高エネルギー粒子遮蔽複合材料で被覆され、次いで、高エネルギー粒子遮蔽複合材料は高エネルギー電磁波（ＥＭ波）遮蔽複合材料で被覆され、それにより被覆された回路チップが形成され、そして最後に、その被覆された回路チップ、アルファ粒子遮蔽材料、高エネルギー粒子遮蔽複合材料および高エネルギーＥＭ波遮蔽複合材料は、成形コンパウンドで封入される。必要であれば、配線の取り付けのために、アルファ粒子遮蔽材料のコーティングにエッチングによって穴が形成される。さらなる代替の態様は、高エネルギーＥＭ波遮蔽複合材料で被覆する工程の後に、配線の取り付けのために、アルファ粒子遮蔽材料のコーティング、高エネルギー粒子遮蔽複合材料および高エネルギーＥＭ波遮蔽複合材料にエッチングによって穴を形成することである。被覆された回路チップをスライスして複数のダイにすることができ、それらのダイの各々がパッドに取り付けられ、そして被覆された回路チップに配線が取り付けられる。アルファ粒子遮蔽材料は好ましくは純粋なポリイミドであり、より好ましくはシロキサンを含有するポリイミドである。高エネルギー粒子遮蔽複合材料は好ましくはガドリニウムとポリイミドの複合材料であり、より好ましくは、５重量％Ｇｄのガドリニウムとポリイミドの複合材料である。高エネルギー電磁波（ＥＭ波）遮蔽複合材料は好ましくは希土類元素であり、より好ましくは、導電性粒子との複合材料またはカーボンナノチューブとの複合材料の層状膜をさらに含んでいてもよい。あるいは、高エネルギーＥＭ波遮蔽複合材料には銀が注入されていてもよい。請求項１の方法に従って調製される回路チップのための強化したチップパッケージが開示される。
[16]本発明の主題とその利点についてのより完全な説明は以下の詳細な説明を参照して行われ、このとき添付図面が参照される。
[17]図１は超小型電子チップの放射線損傷を示す。 [18]図２ａは耐放射線強化した超小型電子チップのパッケージングの概略図である。 [19]図２ｂは耐放射線強化した超小型電子チップのパッケージングの概略図であり、これにおいては、配線がＬ１だけを通るようにするために、層Ｌ２と層Ｌ３がエッチング除去されている。 [20]図３ａは耐放射線強化したチップパッケージの加工工程の図解である。 [21]図３ｂはウエーハの段階の遮蔽のための加工工程を示す。 [22]図４はガドリニウムとポリイミドの複合材料のＸ線回折パターンを示す。 [23]図５はガドリニウムとポリイミドの複合材料の放射線遮蔽の効果を示す。
構成要素のリスト
[24] １０ 集積回路のダイ
[25] １２ アルファ粒子の遮蔽（Ｌ１）
[26] １４ 高エネルギー粒子（陽子、中性子など）の遮蔽（Ｌ２）
[27] １６ 高エネルギーＥＭの遮蔽（Ｌ３）
[28] １８ 絶縁用成形コンパウンド（Ｌ４）
[29] ２０ 配線
[30] ２２ はんだボール
[31] ２４ 耐放射線強化技術を用いたボールグリッドアレイのチップスケールパッケージ
[32] ２６ クロストークを最小限にするために修正した耐放射線強化技術を用いたボールグリッドアレイのチップスケールパッケージ。
[33]以下の詳細な説明は本発明を実施するための最良のものであると現在考えられている態様である。この説明は限定的な意味で解釈されるべきではなく、本発明の態様の一般的な原理を単に例示する目的でなされるものである。本発明の態様と様々な特徴およびその有利な細目を、添付図面において記載および／または例示するとともに以下の説明において示される非限定的な態様と実施例を参照して、さらに十分に説明する。図面で例示された態様は必ずしも一定の縮尺では描かれておらず、またここで明示されていなくても、一つの態様の特徴は他の態様においても当業者が認識するように用いることができる、ということを認識すべきである。周知の構成要素と技術についての説明は、本発明を不明確にすることを避けるために省かれるかもしれない。ここで用いられる各実施例は単に、本発明を実施するやり方についての理解を促進し、また当業者が本発明を実施することをさらに可能にすることを意図したものである。従って、ここで示される実施例と態様は本発明の範囲を限定するものと解釈すべきではなく、本発明の範囲は添付する特許請求の範囲によって明示される。さらに、幾つかの図面を通して同様の引用数字は同じ部分を示していることに留意されたい。
[34]図２ａに示す本発明の技術は複数層構造の希土類元素／ポリマー複合材料を用いていて、これはアルファ粒子や中性子から高エネルギー電磁線までの様々な放射線源からの保護を与えるためにあらゆる構造の超小型電子回路チップに適用できる。図２ａにおいてはボールグリッドアレイのチップスケールパッケージ２４が用いられているが、しかし本技術は限定的なものではなく、クワッドフラットパッケージ、スモールアウトラインパッケージ、薄型スモールアウトラインパッケージ、フリップチップパッケージ、デュアルインラインパッケージ、マルチチップモジュールパッケージ、フラットパックパッケージあるいはジグザグインラインパッケージなどの他のパッケージング技術にも適用することができる。
[35]好ましい方法は、回路チップを含めたデバイスを高性能のパッケージ絶縁体を用いて遮蔽することである。チップの表面上に配置したポリイミドのコーティングは約９ＭｅＶまでのエネルギーを有するアルファ粒子を止め、ガドリニウムやサマリウムのような希土類元素は高い高度の放射線、銀河宇宙線（ＧＣＲ）および太陽粒子事象（ＳＰＥ）に対する保護を与える。希土類元素であるＧｄ１５７の中性子吸収断面積は２．５９×１０５バーンであり、中性子吸収材として広くみなされているＢ１０の中性子吸収断面積（３．８４×１０３バーン）よりも二桁大きい。特に、Ｇｄ１５７は、中性子によって照射された回路における放射線によるソフトエラーの原因のうちの一つである、アルファ粒子の二次核分裂副生物を生じさせない。
[36]図３ａは耐放射線強化したチップパッケージングを製造するための工程または技術を示す。最初に、ウエーハの段階の遮蔽であるか、それともダイの段階の遮蔽であるかについて、遮蔽パッケージング方法を決定する。第二に、図２ａに示すようにアルファ粒子に対して保護するために、裸のウエーハまたはダイ１０（先行技術）の上にアルファ粒子遮蔽層（Ｌ１）１２を被覆する。ＧｄまたはＣＮＴを含むもの以外に純粋なポリイミドなどの任意のアルファ粒子遮蔽材料が満足のいくものであるが、より良好な接着性を得るために、シロキサンを含むポリイミドが好ましい。第三に、Ｌ１１２の上に高エネルギー粒子（陽子、中性子など）の遮蔽用複合材料（Ｌ２）１４を被覆する。第四に、Ｌ２１４の上に高エネルギー電磁波遮蔽複合材料（Ｌ３）１６を被覆する。第五に、必要であれば、配線２０のための穴を設けるために、被覆した各遮蔽層をエッチングする。図２ｂに示すように、クロストークを最小限にするために修正した耐放射線強化技術を用いたボールグリッドアレイのチップスケールパッケージ２６の上で、配線２０どうしの間で生じるクロストークの問題を最小限にするために、被覆したＬ２１４またはＬ３ １６をエッチングしてもよく、あるいは部分的に被覆してもよい。必要に応じてウエーハはスライスしてダイにされ、そしてデータ移動のための配線２０のために、リードフレームまたはパッドの上に取り付けられる。最後に、上述した複数層の遮蔽で被覆されたダイは、エポキシの成形コンパウンドのような適当な成形コンパウンド（Ｌ４）１８を用いて封入される。Ｌ４１８として慣用の成形コンパウンドを用いることができるが、しかし、より効率的な遮蔽のためには、Ｌ４１８として耐放射線強化した樹脂を用いてもよい。図３ｂはウエーハの段階の遮蔽のための加工工程を示す。
[37]ガドリニウムとポリイミドの複合材料は、チップを高エネルギー粒子から遮蔽する層（Ｌ２）１４のための好ましい候補になる材料である。ガドリニウム／ポリイミドは好ましくは現場重合によって調製される。図４はポリイミドのマトリックスの中に立方晶構造の酸化ガドリニウム（Ｇｄ２Ｏ３）があることを示している。
[38]図５は純粋なポリエチレン、純粋なポリイミド、ホウ化ポリイミド（３０重量％ｈＢＮ）および５重量％Ｇｄを含むポリイミド複合材料についての中性子断面積を示す。断面積はＬａＲＣ１ Ｃｉアメリシウム-ベリリウム中性子源（ポリエチレンのブロックによって減速されたもの）を用いて得られた。Ｇｄとポリイミドの複合材料は最も大きな中性子断面積を有し、このことがこの材料を好ましい遮蔽材料にしている。このＧｄ複合材料はポリエチレンと比較して３２４０％高い遮蔽効果を示し、これはＧｄの約４９７００バーンの大きな中性子吸収断面積によるものである。さらに、有効な遮蔽は低いＧｄ添加量（５重量％）において得られ、それによりこの材料は、ポリイミドのマトリックスを使用することによって生じる可撓性、加工性およびその他の望ましい性質を確実に保持できる。ｈＢＮを使用して同等の遮蔽を得るためには３０重量％の充填材量が必要となる。
[39]希土類元素の磁気特性は、チップの中への電磁波のさらなる伝播を効果的に遮断する。加えて、導電性の粒子またはカーボンナノチューブとの複合材料の追加の薄膜を積層することによって、導電性の表皮効果によりＥＭＩ遮蔽効果を高めることができる。純粋なポリイミドと比較して、１％のカーボンナノチューブとポリイミドの複合材料の薄膜は、１０ＧＨｚにおける遮蔽効果（３ｄＢ）において約４００％の増大を示した。銀を追加して注入すると、遮蔽効果は純粋なポリイミドと比較して約４８０％向上した。
[40]放射線実験設備においてメモリチップの耐放射線強化試験を行った。熱中性子源（中性子を減速するためにポリエチレンのブロックで囲んだＡ１Ｃｉ Ａｍ/Ｂｅ源）に隣接してメモリテスタを取り付け、このとき適当な遮蔽体を用いた。耐放射線強化した複合材料のコーティングを伴うか、またはこれを伴わない不揮発性フラッシュメモリチップ（ＮＡＮＤフラッシュ）をメモリテスタのホルダーに取り付け、そして中性子線に曝露する間にリアルタイムで特徴づけを行った。耐放射線強化した複合材料のコーティングが無い場合、５日間の曝露を行った際の故障率は１．１４×１０−７/ビット/時であった。ガドリニウムとポリイミドの複合材料の薄膜による遮蔽（約３７μｍの厚さ）を用いると、故障率は８．４９×１０−１１/ビット/時となり、故障において１０００００％の低減を示した。
[41]新規な複数層の構造は、それぞれの層が中性子、陽子、アルファ粒子および高エネルギー電磁線のようなそれぞれの放射線源に対して保護することができるように構成される。
[42]本発明は、宇宙特務飛行を含めたあらゆる飛行形態に適用できる知識、データおよび設計手段を提示する。さらに、耐放射線強化したパッケージング材料の使用は、輸送機関の性能の数量化のためにデータが得られるようにセンサーおよび／または器械を苛酷な環境の中に置くことを可能にする。この技術は希土類ナノ構造化ポリマー複合材料のチップスケールパッケージングを用いる放射線遮蔽を含むので、これはイオン化放射線の影響に対する危険管理にも寄与し、またこの開発技術の成果は、原子力利用システムや高質量マーズ入力システム（High Mass Mars Entry System）のような宇宙探査用車両システムに役立つ。さらに、この技術は原子力事故や核戦争による放射線シャワーに対して電子デバイスを保護する。
[43]明らかに、本発明の基本的な精神から逸脱することなく多くの修正を成しうる。従って、添付した特許請求の範囲の中で、本明細書に特に記載したこと以外について本発明を実施できることが、当業者には認識されよう。本明細書に記載して特許請求の範囲で明示している本発明の精神と範囲から逸脱することのない多くの改良、修正および付加は、当業者には明らかであろう。
参考文献一覧
［参考文献１］M. O'Bryan et al., IEEE NSRECIO Data workshop, July 2010
［参考文献２］S. Krishnamohan et al., IEEE International SOC Conference 2004, pp 227-230
［参考文献３］Q. Zhou et al., IEEE Trans. Comp. Des. Integ. Circ. Sys., 25, 155 (2006)
［参考文献４］M. Sono, US patent 4,661,837
［参考文献５］D Czajkowski et al., US patent 5,880,403
１０ 集積回路のダイ、 １２ アルファ粒子の遮蔽（Ｌ１）、 １４ 高エネルギー粒子（陽子、中性子など）の遮蔽（Ｌ２）、 １６ 高エネルギー電磁波の遮蔽（Ｌ３）、 １８ 絶縁用成形コンパウンド（Ｌ４）、 ２０ 配線、 ２２ はんだボール、 ２４ 耐放射線強化技術を用いたボールグリッドアレイのチップスケールパッケージ、 ２６ クロストークを最小限にするために修正した耐放射線強化技術を用いたボールグリッドアレイのチップスケールパッケージ。

Claims (12)

  1. 回路チップのための強化したチップパッケージを形成するための方法であって、次の各工程：
    回路チップを用意すること；
    回路チップをアルファ粒子遮蔽材料で被覆すること；
    アルファ粒子遮蔽材料を高エネルギー粒子遮蔽複合材料で被覆すること；
    高エネルギー粒子遮蔽複合材料を高エネルギー電磁波（ＥＭ波）遮蔽複合材料で被覆し、それにより被覆された回路チップを形成すること；および
    被覆された回路チップ、アルファ粒子遮蔽材料、高エネルギー粒子遮蔽複合材料および高エネルギーＥＭ波遮蔽複合材料を成形コンパウンドで封入すること；
    を含む、前記方法。
  2. アルファ粒子遮蔽材料で被覆する工程の後に、配線の取り付けのために、アルファ粒子遮蔽材料のコーティングにエッチングによって穴を形成することをさらに含む、請求項１に記載の方法。
  3. 高エネルギーＥＭ波遮蔽複合材料で被覆する工程の後に、次の各工程：
    配線の取り付けのために、アルファ粒子遮蔽材料のコーティング、高エネルギー粒子遮蔽複合材料および高エネルギーＥＭ波遮蔽複合材料にエッチングによって穴を形成すること；
    被覆された回路チップをスライスして複数のダイにすること；
    複数のダイの各々をパッドに取り付けること；および
    回路チップに少なくとも一つの配線を取り付けること；
    をさらに含む、請求項１に記載の方法。
  4. アルファ粒子遮蔽材料は純粋なポリイミドである、請求項１に記載の方法。
  5. アルファ粒子遮蔽材料はシロキサンを含有するポリイミドである、請求項１に記載の方法。
  6. 高エネルギー粒子遮蔽複合材料はガドリニウムとポリイミドの複合材料である、請求項１に記載の方法。
  7. 高エネルギー粒子遮蔽複合材料は５重量％Ｇｄのガドリニウムとポリイミドの複合材料である、請求項６に記載の方法。
  8. 高エネルギー電磁波（ＥＭ波）遮蔽複合材料は希土類元素である、請求項１に記載の方法。
  9. 高エネルギーＥＭ波遮蔽複合材料で被覆する工程は、導電性の粒子との複合材料の薄膜を積層することをさらに含む、請求項１に記載の方法。
  10. 高エネルギーＥＭ波遮蔽複合材料で被覆する工程は、カーボンナノチューブとの複合材料の薄膜を積層することをさらに含む、請求項１に記載の方法。
  11. 高エネルギーＥＭ波遮蔽複合材料で被覆する工程は、高エネルギーＥＭ波遮蔽複合材料に銀を注入することをさらに含む、請求項１に記載の方法。
  12. 請求項１に記載の方法に従って調製された、回路チップのための強化したチップパッケージ。
JP2016513948A 2013-05-16 2014-05-16 耐放射線強化した超小型電子チップのパッケージング技術 Expired - Fee Related JP6320517B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361855488P 2013-05-16 2013-05-16
US61/855,488 2013-05-16
PCT/US2014/000125 WO2015023312A2 (en) 2013-05-16 2014-05-16 Radiation hardened microelectronic chip packaging technology
US14/279,601 US10262951B2 (en) 2013-05-16 2014-05-16 Radiation hardened microelectronic chip packaging technology
US14/279,601 2014-05-16

Publications (2)

Publication Number Publication Date
JP2016518727A JP2016518727A (ja) 2016-06-23
JP6320517B2 true JP6320517B2 (ja) 2018-05-09

Family

ID=52468766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016513948A Expired - Fee Related JP6320517B2 (ja) 2013-05-16 2014-05-16 耐放射線強化した超小型電子チップのパッケージング技術

Country Status (5)

Country Link
US (1) US10262951B2 (ja)
JP (1) JP6320517B2 (ja)
KR (1) KR102168333B1 (ja)
CA (1) CA2912594A1 (ja)
WO (1) WO2015023312A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101843397B1 (ko) * 2016-08-03 2018-03-30 한국전자통신연구원 반도체 장치 및 반도체 패키지
US20230062160A1 (en) * 2021-08-30 2023-03-02 Micron Technology, Inc. Radiation protection for semiconductor devices and associated systems and methods
CN115799227B (zh) * 2023-01-10 2023-06-09 荣耀终端有限公司 裸芯片、芯片和电子设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4468411A (en) * 1982-04-05 1984-08-28 Motorola, Inc. Method for providing alpha particle protection for an integrated circuit die
EP0102525B1 (en) * 1982-08-23 1988-07-06 BURROUGHS CORPORATION (a Delaware corporation) Alpha-particle protection in integrated circuit packages
JPS59208862A (ja) 1983-05-13 1984-11-27 Hitachi Micro Comput Eng Ltd 半導体装置
JPS628097A (ja) 1985-07-04 1987-01-16 三菱重工業株式会社 樹脂系中性子吸収材料
US4960846A (en) * 1990-03-09 1990-10-02 Amoco Corporation Polyimide copolymers containing 4,4'-bis(p-aminophenoxy)biphenyl and siloxane diamine moieties
JPH05267504A (ja) 1992-03-18 1993-10-15 Shin Etsu Chem Co Ltd 樹脂組成物及びこの樹脂組成物で封止又は被覆した半導体装置
EP0602278B1 (de) * 1992-12-18 1998-03-11 Siemens Aktiengesellschaft Bipolarer Hochfrequenztransistor
US6261508B1 (en) * 1994-04-01 2001-07-17 Maxwell Electronic Components Group, Inc. Method for making a shielding composition
JP2877292B2 (ja) 1994-06-24 1999-03-31 三菱重工業株式会社 半導体容器及び半導体装置
US6319740B1 (en) * 1995-10-27 2001-11-20 Honeywell International Inc. Multilayer protective coating for integrated circuits and multichip modules and method of applying same
US5998867A (en) * 1996-02-23 1999-12-07 Honeywell Inc. Radiation enhanced chip encapsulant
JPH11354690A (ja) 1998-06-05 1999-12-24 Mitsubishi Electric Corp 半導体装置
CN1639866B (zh) * 2001-12-14 2010-04-28 莱尔德技术公司 包括有损耗的介质的电磁干扰屏蔽件
EP1594163A1 (en) 2004-05-03 2005-11-09 Commissariat A L'energie Atomique A screened electrical device and a process for manufacturing the same
JP5022652B2 (ja) 2006-08-07 2012-09-12 太陽誘電株式会社 回路モジュールの製造方法及び回路モジュール
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
CN101471329B (zh) * 2007-12-29 2012-06-20 清华大学 半导体封装件
US20100009165A1 (en) 2008-07-10 2010-01-14 Zyvex Performance Materials, Llc Multifunctional Nanomaterial-Containing Composites and Methods for the Production Thereof
US20130119316A1 (en) 2010-05-07 2013-05-16 National Institute Of Aerospace Associates Boron nitride and boron nitride nanotube materials for radiation shielding
EP2598329A1 (en) * 2010-07-26 2013-06-05 National Institute Of Aerospace Associates High kinetic energy penetrator shielding materials fabricated with boron nitride nanotubes
CN102127391B (zh) 2010-11-03 2014-12-10 北京航天万方科技有限公司 一种抗辐射复合材料及其配备方法
US8946874B2 (en) * 2011-01-25 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. IC in-process solution to reduce thermal neutrons soft error rate
US20130056641A1 (en) * 2011-09-01 2013-03-07 Massachusetts Institute Of Technology Solid-state neutron detector with gadolinium converter

Also Published As

Publication number Publication date
WO2015023312A3 (en) 2015-04-16
US20150069588A1 (en) 2015-03-12
KR20160009653A (ko) 2016-01-26
JP2016518727A (ja) 2016-06-23
KR102168333B1 (ko) 2020-10-22
US10262951B2 (en) 2019-04-16
WO2015023312A2 (en) 2015-02-19
CA2912594A1 (en) 2015-02-19

Similar Documents

Publication Publication Date Title
JP6372898B2 (ja) 磁気遮蔽集積回路パッケージ
US6962833B2 (en) Magnetic shield for integrated circuit packaging
JP4633878B2 (ja) 半導体素子の製造方法
US7829980B2 (en) Magnetoresistive device and method of packaging same
JP6320517B2 (ja) 耐放射線強化した超小型電子チップのパッケージング技術
KR20070001015A (ko) Ｍｒａｍ 칩의 자기 차폐
US20050077596A1 (en) Semiconductor component with electromagnetic shielding device
US10497651B2 (en) Electromagnetic interference shield within integrated circuit encapsulation using photonic bandgap structure
KR101223485B1 (ko) 복합 기능성 방열 입자와 이를 포함하는 구조체 및 필름, 및 그 제조방법
KR100326221B1 (ko) 반도체 장치
EP0029858B1 (en) Semiconductor device
US20190304923A1 (en) Shield to protect vias from electromagnetic interference
EP2997595B1 (en) Method of forming a radiation hardened microelectronic chip package
US10964632B2 (en) Semiconductor device
US7948065B1 (en) Integrated circuit having increased radiation hardness and reliability
US11887743B2 (en) Metal oxide impregnated conformal coatings for ionizing radiation shielding
KR101365859B1 (ko) 열 중성자 소프트 오류율을 감소시키기 위한 ｉｃ 제조 공정에서의 솔루션
KR102413152B1 (ko) 전자기파 및 방사선 차폐를 위한 박막 시트
US3492547A (en) Radiation hardened semiconductor device
US20230387079A1 (en) Radiation hardened semiconductor devices and packaging
CN117836938A (zh) 用于半导体装置的辐射保护及相关联系统及方法
KR102624903B1 (ko) 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법
JP2008270503A (ja) 半導体装置およびその製造方法
US8946663B2 (en) Soft error resistant circuitry
de Souza Fino et al. The Use of Advanced Silicon CMOS Transistor as Hardness-By-Design Technique to Improve Radiation Tolerance for Integrated Circuits Dedicated to Space Applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180403

R150 Certificate of patent or registration of utility model

Ref document number: 6320517

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees