JPWO2015060278A1 - 複合保護回路、複合保護素子および照明用ｌｅｄ素子 - Google Patents

複合保護回路、複合保護素子および照明用ｌｅｄ素子 Download PDF

Info

Publication number
JPWO2015060278A1
JPWO2015060278A1 JP2015543854A JP2015543854A JPWO2015060278A1 JP WO2015060278 A1 JPWO2015060278 A1 JP WO2015060278A1 JP 2015543854 A JP2015543854 A JP 2015543854A JP 2015543854 A JP2015543854 A JP 2015543854A JP WO2015060278 A1 JPWO2015060278 A1 JP WO2015060278A1
Authority
JP
Japan
Prior art keywords
circuit
composite
led
antifuse
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015543854A
Other languages
English (en)
Other versions
JP6070858B2 (ja
Inventor
宣夫 坂井
宣夫 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6070858B2 publication Critical patent/JP6070858B2/ja
Publication of JPWO2015060278A1 publication Critical patent/JPWO2015060278A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/50—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits
    • H05B45/54—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits in a series array of LEDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

ＬＥＤチップ（１）等の保護対象の回路に対して、ＥＳＤ保護素子であるツェナーダイオード（２）が並列接続され、このツェナーダイオード（２）に対してアンチヒューズ素子（３）が並列接続される。例えば、ＬＥＤパッケージ（Ｐ１〜Ｐｎ）は、ＬＥＤチップ（１）と、これに並列接続された複合保護素子（１０）を備える。複合保護素子（１０）は、ツェナーダイオード（２）とアンチヒューズ素子（３）とで構成される。ツェナーダイオード（２）は半導体基板に形成され、アンチヒューズ素子（３）は半導体基板の再配線層に形成される。

Description

本発明は、ＥＳＤに対する保護およびオープン故障に対する保護を行う複合保護回路、複合保護素子およびそれらを備えた照明用ＬＥＤ素子に関するものである。
例えば照明用のＬＥＤチップは一般的にＥＳＤ耐性が低く、輸送時等に生じるＥＳＤによってチップが破壊するおそれがある。その対策の１つとして、特許文献１に示されるように、ＬＥＤチップに対してツェナーダイオードのようなＥＳＤ保護素子を並列に接続する構造が提案される。
特開２０１０−２１２６７９号公報
ＥＳＤ保護素子としてのツェナーダイオードをＬＥＤチップに対して並列に接続した構造においては、ＬＥＤチップが何らかの理由でオープンモード故障すると、ツェナーダイオードに電流が流れる。ツェナーダイオードはＥＳＤのような一瞬の強電流が流れるだけであれば破壊しないが、上記ＬＥＤの故障により過電流が常時流れるような状況になるとツェナーダイオードは発熱し、破壊してしまう。
また、ＬＥＤ照明装置は、複数個のＬＥＤチップが直列接続され定電流駆動されるが、そのうちの１つのＬＥＤチップがオープンモード故障し、その結果、ＥＳＤ保護素子がオープンモード故障すると、直列接続した他のＬＥＤチップの全てが消灯してしまう。図１４（Ａ）（Ｂ）（Ｃ）はその例を示す回路図である。図１４（Ａ）（Ｂ）（Ｃ）において、Ｐ１・・・ＰｎはＬＥＤチップ１とともに、それに対して並列接続された、ＥＳＤ保護素子としてのツェナーダイオード２を備えたＬＥＤパッケージである。これらのＬＥＤパッケージが直列接続されてＬＥＤ照明装置の回路が構成される。通常は、図１４（Ａ）に示すように、全てのＬＥＤチップ１を通電するが、例えば図１４（Ｂ）に示すように、ＬＥＤパッケージＰ１のＬＥＤチップ１がオープンモード故障すれば、そのＬＥＤチップ１に並列接続されるツェナーダイオード２をバイパス電流が流れる。これにより、そのツェナーダイオード２が発熱し、オープンモード故障すると、図１４（Ｃ）に示すように、ＬＥＤパッケージＰ１のＬＥＤチップ１を含め、全てのＬＥＤチップ１の電流が遮断され、消灯する。
本発明の第１の目的は、ＥＳＤ保護機能を備えるとともにオープンモード故障を防止した複合保護回路および複合保護素子を提供することにある。
本発明の第２の目的は、ＥＳＤ保護機能および電流バイパス機能を備えた照明用ＬＥＤ素子を提供することにある。
本発明の複合保護回路は、保護対象の回路に対して並列接続されたＥＳＤ保護素子と、このＥＳＤ保護素子に対して並列接続されたアンチヒューズ素子とを備えたことを特徴とする。
本発明の複合保護素子は、保護対象の回路に対して並列接続されるＥＳＤ保護素子と、このＥＳＤ保護素子に対して並列接続されたアンチヒューズ素子とが単一のチップに構成されたことを特徴とする。
前記チップは半導体基板であり、前記ＥＳＤ保護素子は半導体基板に形成されたツェナーダイオードであり、前記アンチヒューズ素子は半導体基板の表面の再配線層に形成され、絶縁層の両面を電極層で挟んだ積層構造のアンチヒューズ素子であることが好ましい。
本発明の照明用ＬＥＤ素子は、上記複合保護素子と、この複合保護素子が接続された保護対象の回路である照明用ＬＥＤチップとで構成され、前記複合保護素子および前記照明用ＬＥＤチップが単一のパッケージに収納されることを特徴とする。
本発明の複合保護回路および複合保護素子によれば、保護対象回路をＥＳＤから保護するとともに、ＥＳＤ保護用の素子がオープンモード故障しても、保護対象回路をバイパスする電流経路が構成される。
また、保護対象回路だけでなく、アンチヒューズ素子もＥＳＤから保護することができる。
特に、保護対象の回路に対して並列接続されるＥＳＤ保護素子と、このＥＳＤ保護素子に対して並列接続されたアンチヒューズ素子とが単一のチップに構成されることにより、配線長さを短くすることができるため、アンチヒューズ素子をＥＳＤから保護することができる。それぞれディスクリート部品のＥＳＤ保護素子とアンチヒューズ素子とで複合保護回路を構成した場合、各素子間を接続する配線による抵抗成分や寄生インダクタンス成分が大きくなるため、アンチヒューズ素子の動作時の抵抗が大きくなって、その結果、アンチヒューズ素子がＥＳＤによって保護されない可能性がある。そこで、上記のとおり、ＥＳＤ保護素子とアンチヒューズ素子とが単一のチップに構成されることにより、アンチヒューズ素子をＥＳＤから保護できる。
また、ＥＳＤ保護素子とアンチヒューズ素子とが単一のチップに構成されることにより、ＥＳＤ保護素子の熱がアンチヒューズに伝わり、アンチヒューズを加熱することになるので、アンチヒューズをより効率的に動作させることができる。
また、本発明の照明用ＬＥＤ素子によれば、輸送中に、実装時に、または実装後の使用時に、ＥＳＤから保護され、複数の照明用ＬＥＤ素子が直列接続されて使用される場合に、あるＬＥＤ素子がオープンモード故障しても電流がバイパスされ、他の照明用ＬＥＤの消灯を防止できる。
図１は第１の実施形態に係るＬＥＤ照明装置の回路図である。 図２（Ａ）（Ｂ）（Ｃ）はＬＥＤ照明装置の動作時の電流経路の例を示す図である。 図３は第１の実施形態に係るＬＥＤ照明装置の回路基板の平面図である。 図４は第２の実施形態に係る複合保護素子を備えたＬＥＤ照明装置の回路図である。 図５（Ａ）は複合保護素子１０の平面図、図５（Ｂ）は図５（Ａ）におけるＡ−Ａ部分の断面図である。 図６は複合保護素子１０の回路図である。 図７は図５（Ｂ）に示した複合保護素子１０とは異なる構造の複合保護素子１０の断面図である。 図８は、アンチヒューズ素子の、絶縁状態から導通状態へと変化するメカニズムを示す模式断面図である。 図９（Ａ）は第２の実施形態に係る照明用ＬＥＤ素子２０２の平面図、図９（Ｂ）は照明用ＬＥＤ素子２０２の断面図である。 図１０は第３の実施形態に係るＬＥＤ照明装置に備えられる複合保護素子１０および１００の製造方法を示す図である。 図１１は第３の実施形態に係る複合保護素子１０および１００の製造方法を示す図であり、図１０に続く図である。 図１２は第３の実施形態に係るＬＥＤ照明装置の製造方法を示す図である。 図１３は第３の実施形態に係るＬＥＤ照明装置の別の製造方法を示す図である。 図１４（Ａ）（Ｂ）（Ｃ）は特許文献１に示されるＬＥＤパッケージを用いたＬＥＤ照明装置の動作時の電流経路の例を示す回路図である。
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付す。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。
《第１の実施形態》
図１は第１の実施形態に係る、複合保護回路を備えたＬＥＤ照明装置の回路図である。このＬＥＤ照明装置は、ＬＥＤチップ１、ツェナーダイオード２およびアンチヒューズ素子３の並列回路ＰＣ１・・・ＰＣｎを備え、それらの並列回路ＰＣ１・・・ＰＣｎが直列接続される。そしてこの直列回路に対して所定電流を供給する電源回路Ｅが設けられる。ＬＥＤチップ１は本発明に係る「保護対象の回路」である。複合保護素子１０は、ＥＳＤ保護素子としてのツェナーダイオード２とアンチヒューズ素子３とを備え、両者が並列接続される。アンチヒューズ素子３の構造は別の実施形態で後に示すが、端子間に所定値を超える電圧が印加されたときに、端子間が導通（短絡）する素子である。
図２（Ａ）（Ｂ）（Ｃ）は上記ＬＥＤ照明装置の動作時の電流経路の例を示す図である。ここで、ＬＥＤチップ１のフォワード電圧をVf、ツェナーダイオード２の降伏電圧をVbr、アンチヒューズ素子３のトリガー電圧をVtrで表すと、通常は、Vf < Vbr < Vtr の関係である。電源回路Ｅは、ＬＥＤチップ１に通電する電流が所定のフォワード電流Ifとなるように、全てのＬＥＤチップ１を定電流駆動する。この状態でのＬＥＤチップ１の両端電圧が上記フォワード電圧Vfである。上記電源回路Ｅを定電圧電源回路で構成する場合、その電源電圧をVdd、ＬＥＤパッケージの数をnで表すと、Vdd - (n - 1)*Vf > Vtr の関係とする。
例えば、ＬＥＤチップ１が1WのＬＥＤチップである場合、そのフォワード電圧Vfは、350mA通電時で3Vである。ツェナーダイオード２の降伏電圧Vbrは8Vである。アンチヒューズ素子３のトリガー電圧Vtrは20V、オン時の降下電圧は約1V（3Ω×350mA）である。
通常は、図２（Ａ）に示すように、全てのＬＥＤチップ１に定電流が流れて点灯する。
もし、並列回路ＰＣ１のＬＥＤチップ１がオープンモード故障すれば、そのＬＥＤチップ１に並列接続された複合保護素子１０の印加電圧はツェナーダイオード２の降伏電圧Vbrを上回るので、ツェナーダイオード２はオンする。また、Vbr < Vtr の関係であるので、このときアンチヒューズ素子３はオープンのままである。したがって、図２（Ｂ）に示すように、ツェナーダイオード２をバイパス電流が流れる。
その後、並列回路ＰＣ１のツェナーダイオード２が発熱によりオープンモード故障すれば、並列回路ＰＣ１のアンチヒューズ素子３の両端電圧はアンチヒューズ素子３のトリガー電圧Vtrを上回るので、アンチヒューズ素子３は導通（短絡）する。これにより、アンチヒューズ素子３がバイパス回路を構成し、並列回路ＰＣ１以外の並列回路に通電される。
図３は上記ＬＥＤ照明装置の回路基板の平面図である。このＬＥＤ照明装置の回路基板３００の上面には複数の照明用ＬＥＤ素子２０１および複数のアンチヒューズ素子３が実装される。但し、図３においては、照明用ＬＥＤ素子のカバーを取り除いた状態で示す。アルミナパッケージ１２はリードフレーム１１Ａ，１１Ｂと一体化され、アルミナパッケージ１２のキャビティ内においてリードフレーム１１Ａ上にＬＥＤチップ１およびツェナーダイオードチップ２がそれぞれダイボンディングされる。アルミナパッケージ１２のキャビティ内において、ＬＥＤチップ１はリードフレーム１１ＢにワイヤーＷを介してワイヤーボンディングされる。同様に、ツェナーダイオードチップ２はリードフレーム１１ＢにワイヤーＷを介してワイヤーボンディングされる。
アンチヒューズ素子３は回路基板３００に形成される導体パターンに接続されることにより、照明用ＬＥＤ素子２０１に並列接続される。このようにして、図１に示した複合保護回路を備えたＬＥＤ照明装置が構成される。
《第２の実施形態》
図４は第２の実施形態に係るＬＥＤ照明装置の回路図である。このＬＥＤ照明装置は、直列接続された複数のＬＥＤパッケージＰ１・・・Ｐｎおよびこの直列回路に対して所定電流を供給する電源回路Ｅで構成される。各ＬＥＤパッケージＰ１・・・Ｐｎは、ＬＥＤチップ１とこれに並列接続された複合保護素子１０とを備える。ＬＥＤチップ１は本発明に係る「保護対象の回路」である。複合保護素子１０は、ＥＳＤ保護素子としてのツェナーダイオード２とアンチヒューズ素子３とを備え、両者が並列接続される。
図５（Ａ）は複合保護素子１０の平面図、図５（Ｂ）は図５（Ａ）におけるＡ−Ａ部分の断面図である。複合保護素子１０はｐ型Ｓｉ基板（半導体基板）１１１に構成される。
図５（Ｂ）に示すように、ｐ型Ｓｉ基板１１１の表面にSiO2 膜１１２が形成され、このSiO2 膜１１２の開口部からｐ型Ｓｉ基板１１１にｐ＋拡散領域１１３およびｎ＋拡散領域１１４が形成される。SiO2 膜１１２の開口部にはAl電極１１５，１１６が形成される。この構造により、Al電極１１５−１１６間はツェナーダイオードとして作用する。
SiO2 膜１１２の表面には下部電極１１７、絶縁体層１１８、上部電極１１９がこの順に形成される。また、SiO2 膜１１２の表面には保護膜１２０が形成される。保護膜１２０には、Al電極１１５，１１６に導通するコンタクトホール１２１Ｈ，１２２Ｈが形成される。また、保護膜１２０には、上部電極１１９に導通するビアホール１２１Ｖおよび下部電極１１７に導通するビアホール１２２Ｖがそれぞれ形成される。
コンタクトホール１２１Ｈおよびビアホール１２１Ｖは外部電極１２１を介して接続される。同様に、コンタクトホール１２２Ｈおよびビアホール１２２Ｖは外部電極１２２を介して接続される。外部電極１２１，１２２の一部は保護膜１２０の開口ＡＰで露出する。ビアホール１２１Ｖ−１２２Ｖ間がアンチヒューズ素子として作用する。このようにして、Ｓｉ基板表面の再配線層にアンチヒューズ素子が構成される。
図５（Ａ）に表れるように、３つのビアホール１２１Ｖと１２２Ｖとの間に３つのアンチヒューズ素子が構成され、これらが並列接続された回路が構成される。このように、各アンチヒューズ素子の溶融部をスポット形状にすることで、トリガー電圧のばらつきを抑えることができる。また、複数のアンチヒューズ素子を並列接続することにより、オン抵抗値を下げることができ、オン状態での降下電圧を低減できる。
なお、図５（Ａ）、図５（Ｂ）に示した例では、１つの断面内で１つのアンチヒューズ素子部を構成したが、直列接続された複数のアンチヒューズ素子部（容量形成部）を構成してもよい。例えば、図５（Ｂ）において、下部電極１１７、上部電極１１９、および絶縁体層１１８によるアンチヒューズ素子部（容量形成部）と同様の層構造を、ビアホール１２２Ｖと下部電極１１７との間にも構成してもよい。また、ビアホール１２１Ｖと上部電極１１９との間に上記アンチヒューズ素子部（容量形成部）と同様の層構造を積み重ねてもよい。
図６は上記複合保護素子１０の回路図である。この複合保護素子１０はツェナーダイオード２とアンチヒューズ素子３の並列回路である。アンチヒューズ素子はキャパシタ構造であるので、ここではキャパシタの記号で表す。複合保護素子１０の２つの端子Ｔ１，Ｔ２は図５（Ａ）（Ｂ）に示した外部電極１２１，１２２の露出部に相当する。
図７は、図５（Ｂ）に示した複合保護素子１０とは異なる構造の複合保護素子の断面図である。図５（Ｂ）に示した複合保護素子１０は、Ｓｉ基板の表面側に２つの端子を備える水平構造の素子であったが、図７に示す複合保護素子１０は、Ｓｉ基板の表裏面側にそれぞれ端子を備える垂直構造の素子である。この複合保護素子１０は、ｐ型Ｓｉ基板１１１の裏面に裏面電極１２３が形成される。この裏面電極１２３と外部電極１２２との間にツェナーダイオード２およびアンチヒューズ素子３の並列回路が構成される。
図８は、上記アンチヒューズ素子の、絶縁状態から導通状態へと変化するメカニズムを示す模式断面図である。まず、初期状態では、下部電極１１７と上部電極１１９とは絶縁体層１１８を介して絶縁状態にある。
アンチヒューズ素子に、絶縁体層１１８の絶縁破壊電圧以上の電圧が印加されると、（ａ）に示すように、絶縁体層１１８の絶縁破壊箇所ＤＢが生じ、その部分に絶縁破壊による電流（短絡電流）が流れる。これにより絶縁破壊箇所ＤＢが発熱し、その熱で近傍の上部電極１１９に玉化部１１９Ｍが形成され、下部電極１１７に玉化部１１７Ｍが形成される。そして、絶縁体層１１８は玉化部１１９Ｍ，１１７Ｍの溶融熱により加熱されて、クラック２４が発生する。
その後、（ｃ）に示すように、絶縁破壊の進行に伴って短絡電流が大きくなって、短絡領域が拡大し、発熱量が増大することで、玉化部１１９Ｍ，１１７Ｍが成長する。
最終的に、（ｄ）に示すように、分断された絶縁体層１１８を巻き込むように、肥大化した玉化部１１９Ｍ，１１７Ｍ同士が溶着して一体化する。そして、接合部１１０を形成して導通状態となる。導通状態になると、短絡による発熱が抑えられて温度が低下し、低抵抗化する。そのため、その後は大電流がアンチヒューズ素子を介して流れるようになる。
なお、図５（Ａ）（Ｂ）および図７に示したように、ツェナーダイオードとアンチヒューズ素子とが単一のチップに構成されることにより、ツェナーダイオードの熱がアンチヒューズに伝わり、アンチヒューズを加熱することになるので、アンチヒューズをより効率的に動作させることができる。
図９（Ａ）は第２の実施形態に係る照明用ＬＥＤ素子２０２の平面図、図９（Ｂ）は照明用ＬＥＤ素子２０２の断面図である。但し、図９（Ａ）においては、カバー１３を取り除いた状態で示す。アルミナパッケージ１２はリードフレーム１１Ａ，１１Ｂと一体化され、アルミナパッケージ１２のキャビティ内においてリードフレーム１１Ａ上にＬＥＤチップ１および複合保護素子１０がそれぞれダイボンディングされる。この複合保護素子１０は、図７に示した垂直構造の素子である。アルミナパッケージ１２のキャビティ内において、ＬＥＤチップ１はリードフレーム１１ＢにワイヤーＷを介してワイヤーボンディングされる。同様に、複合保護素子１０はリードフレーム１１ＢにワイヤーＷを介してワイヤーボンディングされる。
図５（Ｂ）に示した水平構造の複合保護素子１０をアルミナパッケージ１２内に実装する場合は、リードフレーム１１Ａとは絶縁された独立のリードフレームを設け、この独立のリードフレームに複合保護素子１０をダイボンディングし、２本のワイヤーの一方をリードフレーム１１Ａに接続し、他方をリードフレーム１１Ｂに接続する。
図７に示した垂直構造の複合保護素子１０であれば、図９に示したとおり、複合保護素子１０とリードフレーム１１Ｂとを１本のワイヤーのみでボンディングすればいいので、ワイヤーの本数を少なくすることができる利点がある。そして、ワイヤーの本数を減らせる分、抵抗成分や寄生インダクタンス成分が抑制できる。そのため、ＥＳＤ保護時に保護対象に印加されるクランプ電圧を低減できる。また、アンチヒューズ素子の導通時の経路の抵抗が低減されて導体損失を軽減できる。
ＬＥＤチップ１は青色発光ダイオードであり、チップ表面に黄色蛍光体が塗布される。アルミナパッケージ１２の表面には透明カバー（レンズ）１３が接着される。
このようにして、複合保護素子を含めてパッケージ化された照明用ＬＥＤ素子２０２が得られる。
本実施形態によれば、図９に示したように、単一の複合保護素子１０を用いるだけでよいので、この複合保護素子１０をアルミナパッケージ１２内に実装し易い。また、アンチヒューズ素子部を再配線層に形成することによって、複合保護素子を薄型化できるので、ＬＥＤチップ１からの光が複合保護素子１０によって遮られないという効果がある。
なお、以上に示した各実施形態では、ツェナーダイオードをＥＳＤ保護素子として用いる例を示したが、ＥＳＤ保護素子としては、ツェナーダイオード以外に、所定の閾値電圧で導通する各種素子を用いてもよく、同様の作用効果を奏する。
《第３の実施形態》
第３の実施形態では、ＬＥＤ照明装置に備えられる複合保護素子の製造方法と、複合保護素子の基板への実装方法について示す。
図１０は第３の実施形態に係るＬＥＤ照明装置に備えられる複合保護素子１０および１００の製造方法を示す図である。
図１０の（ａ）（ｂ）（ｃ）は、複合保護素子の製造途中での断面図である。（ｃ）の工程は、図５（Ｂ）に示される複合保護素子１０に相当する。（ａ）の工程では、保護膜１２０が形成され、開口Ｈが形成される。続く（ｂ）の工程で、外部電極１２１，１２２が形成される。その後、（ｃ）の工程で開口ＡＰを形成することにより、複合保護素子１０が構成される。
図１１は、図１０に続く図である。図１１において（ａ）の工程で、Ti/Cu/Ti膜１２４がスパッタリング等で成膜される。このTi/Cu/Ti膜１２４の厚さは例えば0.1/1.0/0.1μｍである。続く（ｂ）の工程で、外部接続電極１２５が形成される。この外部接続電極１２５は例えばSn膜上にAu膜が形成されたAu/Snめっき膜である。このAu/Snめっき膜１２５の厚さは例えばトータルで10μｍである。その後、（ｃ）の工程でTi/Cu/Ti膜１２４がパターンニングされる。これにより、突出する外部接続電極１２５を備える複合保護素子１００が構成される。
図１２は第３の実施形態に係るＬＥＤ照明装置の製造方法を示す図である。特に、図１２は基板３００への上記複合保護素子１００の実装前と実装後の状態を示す図である。基板３００にはランド（表面電極）３０１が形成されている。ランド３００は例えばCu箔上にNiAuめっき膜が形成されたものである。
図１２（ａ）（ｂ）に示すように、ランド３０１に複合保護素子１００の外部接続電極１２５を300℃程度に加熱し、スクラブ法により接合する。または超音波接合法により接合する。これにより、AuSnの固溶体が形成されて接合される。
図１３は、基板３００への上記複合保護素子１００の別の実装方法を示す図である。基板３００のランド３０１は、Cu箔上にNiAuめっき膜が形成されたものである。図１３の（ａ）に示すように、ランド３０１上のフラックス３０２が塗布される。図１３の（ｂ）に示すように、基板３００上に複合保護素子１００を搭載し、300℃程度に加熱することにより、はんだを用いることなく実装する。
本実施形態によれば次のような効果を奏する。
保護膜１２０より外部接続電極１２５が突出しているので、基板３００のランドとの接触が可能となる。
外部接続電極１２５にAuSnをプリコートすることで、AuSn膜で基板側のランドと接合できる。そのため、はんだペーストが不要となる。
ＡＰ…開口
ＤＢ…絶縁破壊箇所
Ｅ…電源回路
Ｐ１〜Ｐｎ…ＬＥＤパッケージ
ＰＣ１〜ＰＣｎ…並列回路
Ｔ１，Ｔ２…端子
Ｗ…ワイヤー
１…ＬＥＤチップ
２…ツェナーダイオード
３…アンチヒューズ素子
１０…複合保護素子
１１Ａ，１１Ｂ…リードフレーム
１２…アルミナパッケージ
１３…カバー
２４…クラック
１００…複合保護素子
１１０…接合部
１１１…ｐ型Ｓｉ基板
１１２…SiO2 膜
１１３…ｐ＋拡散領域
１１４…ｎ＋拡散領域
１１５，１１６…Al電極
１１７…下部電極
１１８…絶縁体層
１１９…上部電極
１１９Ｍ，１１７Ｍ…玉化部
１２０…保護膜
１２１，１２２…外部電極
１２１Ｈ，１２２Ｈ…コンタクトホール
１２１Ｖ，１２２Ｖ…ビアホール
１２３…裏面電極
１２４…Ti/Cu/Ti膜
１２５…外部接続電極
２０１，２０２…照明用ＬＥＤ素子
３００…回路基板
３０１…ランド
３０２…フラックス
本発明の複合保護素子は、保護対象の回路に対して並列接続されたＥＳＤ保護素子と、このＥＳＤ保護素子に対して並列接続されたアンチヒューズ素子とを備え、前記ＥＳＤ保護素子と前記アンチヒューズ素子とが、単一のチップに構成された複合保護素子であって、前記チップは半導体基板であり、前記ＥＳＤ保護素子は前記半導体基板に形成されたツェナーダイオードであり、前記アンチヒューズ素子は前記半導体基板の表面に形成され、絶縁層の両面を電極層で挟んだ積層構造のアンチヒューズ素子である、ことを特徴とする。
本発明の複合保護回路は、上記複合保護素子を備えた回路である。

Claims (4)

  1. 保護対象の回路に対して並列接続されたＥＳＤ保護素子と、このＥＳＤ保護素子に対して並列接続されたアンチヒューズ素子とを備えた複合保護回路。
  2. 保護対象の回路に対して並列接続されるＥＳＤ保護素子と、このＥＳＤ保護素子に対して並列接続されたアンチヒューズ素子とが単一のチップに構成された複合保護素子。
  3. 前記チップは半導体基板であり、前記ＥＳＤ保護素子は前記半導体基板に形成されたツェナーダイオードであり、前記アンチヒューズ素子は前記半導体基板の表面の再配線層に形成され、絶縁層の両面を電極層で挟んだ積層構造のアンチヒューズ素子である、請求項２に記載の複合保護素子。
  4. 請求項２または３に記載の複合保護素子と、この複合保護素子が接続された保護対象の回路とで構成され、前記保護対象の回路は照明用ＬＥＤチップであり、前記複合保護素子および前記照明用ＬＥＤチップは単一のパッケージに収納されることを特徴とする、照明用ＬＥＤ素子。
JP2015543854A 2013-10-24 2014-10-21 複合保護回路、複合保護素子および照明用ｌｅｄ素子 Active JP6070858B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013220738 2013-10-24
JP2013220738 2013-10-24
PCT/JP2014/077895 WO2015060278A1 (ja) 2013-10-24 2014-10-21 複合保護回路、複合保護素子および照明用ｌｅｄ素子

Publications (2)

Publication Number Publication Date
JP6070858B2 JP6070858B2 (ja) 2017-02-01
JPWO2015060278A1 true JPWO2015060278A1 (ja) 2017-03-09

Family

ID=52992872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015543854A Active JP6070858B2 (ja) 2013-10-24 2014-10-21 複合保護回路、複合保護素子および照明用ｌｅｄ素子

Country Status (4)

Country Link
US (1) US10043786B2 (ja)
JP (1) JP6070858B2 (ja)
CN (1) CN205726580U (ja)
WO (1) WO2015060278A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20155964A (fi) * 2015-12-17 2017-06-18 Teknologian Tutkimuskeskus Vtt Oy Sähköinen komponentti, piiri, laite, komponentin valmistusmenetelmä ja toimintamenetelmä
WO2018173522A1 (ja) * 2017-03-22 2018-09-27 株式会社村田製作所 薄膜ｅｓｄ保護デバイス
CN209249442U (zh) * 2017-08-10 2019-08-13 株式会社村田制作所 Esd保护器件以及信号传输线路
JP7269510B2 (ja) * 2020-09-30 2023-05-09 日亜化学工業株式会社 発光装置
US11984437B2 (en) 2020-09-30 2024-05-14 Nichia Corporation Light-emitting device
DE102023126019A1 (de) 2022-09-28 2024-03-28 Nichia Corporation Antifuse-element und lichtemittierende vorrichtung

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341267A (en) * 1991-09-23 1994-08-23 Aptix Corporation Structures for electrostatic discharge protection of electrical and other components
US5369054A (en) * 1993-07-07 1994-11-29 Actel Corporation Circuits for ESD protection of metal-to-metal antifuses during processing
FR2738334A1 (fr) * 1995-09-05 1997-03-07 Motorola Semiconducteurs Dispositif allumeur a semiconducteur, pour declenchement pyrotechnique, et procede de formation d'un tel dispositif
DE19639279C2 (de) * 1996-09-25 2002-01-17 Daimlerchrysler Rail Systems Stromrichterschaltung
US6199484B1 (en) * 1997-01-06 2001-03-13 The Ensign-Bickford Company Voltage-protected semiconductor bridge igniter elements
JPH11251644A (ja) * 1998-02-27 1999-09-17 Matsushita Electron Corp 半導体発光装置
US6331763B1 (en) * 1998-04-15 2001-12-18 Tyco Electronics Corporation Devices and methods for protection of rechargeable elements
JP4159445B2 (ja) * 2003-10-23 2008-10-01 三菱電機株式会社 ダイオード直列冗長回路
DE102005008100B4 (de) * 2005-02-22 2007-03-08 Mitsubishi Denki K.K. Redundanzschaltung für in Reihe angeschlossene Dioden
JP2007200577A (ja) * 2006-01-23 2007-08-09 Sharp Corp 照明装置および液晶表示装置
TWI380433B (en) 2009-02-25 2012-12-21 Everlight Electronics Co Ltd Light emitting diode package
CN102341904A (zh) * 2009-03-02 2012-02-01 株式会社村田制作所 反熔丝元件
US8400064B2 (en) * 2009-09-09 2013-03-19 Koninklijke Philips Electronics N.V. Zener diode protection network in submount for LEDs connected in series
US8779676B2 (en) * 2011-08-31 2014-07-15 Osram Sylvania Inc. Driver circuit for dimmable solid state light source
DE102009047670B4 (de) * 2009-12-08 2020-07-30 Robert Bosch Gmbh Schaltungseinrichtung mit einem Halbleiter-Bauelement
JP2011124333A (ja) * 2009-12-09 2011-06-23 Tdk Corp Ｌｅｄ実装用基板
WO2011122182A1 (ja) * 2010-03-31 2011-10-06 株式会社村田製作所 アンチヒューズモジュール
JP2012169403A (ja) * 2011-02-14 2012-09-06 Stanley Electric Co Ltd 一方向性アンチヒューズ素子及びこれを用いた発光ダイオードユニット
CN105610312A (zh) * 2011-11-11 2016-05-25 台达电子企业管理（上海）有限公司 一种级联型变频器及功率单元

Also Published As

Publication number Publication date
JP6070858B2 (ja) 2017-02-01
US20160233201A1 (en) 2016-08-11
CN205726580U (zh) 2016-11-23
WO2015060278A1 (ja) 2015-04-30
US10043786B2 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
JP6070858B2 (ja) 複合保護回路、複合保護素子および照明用ｌｅｄ素子
JP5015433B2 (ja) Ｅｓｄ防護用の高速スイッチング・ダイオード内臓ｌｅｄチップ
US7683396B2 (en) High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts
JP5281612B2 (ja) 半導体発光装置及びその製造方法
US20060267040A1 (en) High-brightness LED with protective function of electrostatic discharge damage
US20130307014A1 (en) Semiconductor light emitting device
US20080210954A1 (en) Alternating Current Light Emitting Device
JP5813138B2 (ja) キャリア基板、および半導体チップの製造方法
JP4306247B2 (ja) 半導体発光装置
US7737551B2 (en) Semiconductor power module with SiC power diodes and method for its production
JP2011181576A (ja) 半導体発光素子及びそれを用いた半導体発光装置
JP2006128236A (ja) 光半導体モジュール
US8669580B2 (en) Scalable heat dissipating microelectronic integration platform (SHDMIP) for lighting solutions and method of manufacturing thereof
JP2002185049A (ja) フリップチップ発光ダイオードおよびフリップチップ静電放電保護チップをパッケージにおける電極にダイレクトボンディングする方法
JP5260755B2 (ja) 半導体チップのパッケージおよびこの製造方法
JPH10321915A (ja) 半導体発光素子
JP5659876B2 (ja) 半導体レーザ駆動装置の製造方法
JPH11103096A (ja) 半導体発光素子
JP2017535943A (ja) オプトエレクトロニクス半導体デバイスおよびオプトエレクトロニクス半導体デバイスを有する装置
JP2006512780A (ja) レーザダイオード構成素子、及び、相互に直列接続された多数のレーザダイオードインゴットを有する電子回路装置
JP2004200277A (ja) 複合発光素子
KR20170037907A (ko) 발광 장치
WO2015059499A2 (en) Led package and led module
KR101720285B1 (ko) 발광 장치
RD25 LUXEON® Reliability

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161219

R150 Certificate of patent or registration of utility model

Ref document number: 6070858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150