CN113517253A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN113517253A
CN113517253A CN202010577508.3A CN202010577508A CN113517253A CN 113517253 A CN113517253 A CN 113517253A CN 202010577508 A CN202010577508 A CN 202010577508A CN 113517253 A CN113517253 A CN 113517253A
Authority
CN
China
Prior art keywords
substrate
semiconductor chip
semiconductor package
semiconductor
solder ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010577508.3A
Other languages
English (en)
Inventor
杨吴德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN113517253A publication Critical patent/CN113517253A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体封装件，包括第一基板、第一半导体芯片、第二半导体芯片、第二基板、至少一个第一焊球、至少一个第二焊球以及至少一个第三焊球。第一半导体芯片设置在第一基板上。第二半导体芯片设置在第一半导体芯片上。第二基板设置在第二半导体芯片上。第一焊球垂直地设置于第一基板与第一半导体芯片之间。第二焊球垂直地设置于第二基板与第二半导体芯片之间。第三焊球垂直地设置于第一基板与第二基板之间。借此，即使在需要瞬间大电流的情形下，半导体封装件仍可良好地执行其功能。

Description

半导体封装件
技术领域
本发明内容是有关于一种半导体封装件。
背景技术
双芯片封装(dual-die packaging)技术被广泛地应用于将两个集成电路芯片封装于单一封装模块中，使得单一封装模块能够提供双倍的功能或数据存储容量。如动态随机存取存储(dynamic random access memory，DRAM)芯片的记忆芯片通常以此方式封装，以允许单一封装模块提供双倍的功能或数据存储容量。近年来，各种双芯片封装技术已被开发及利用于半导体产业中。
一般而言，金线常被广泛地应用于将电流从电源传输至DRAM芯片中。然而，当DRAM芯片于操作过程中(例如，高频率操作过程中)需要瞬间大电流时，在高频率操作下的金线会形成大的电阻，从而限制瞬间大电流的传输。如此一来，在DRAM芯片中将产生瞬间电压降，并最终导致芯片的误操作。因此，期望开发出一种具有改善的功能性的半导体装置以克服上述问题。
发明内容
本发明的目的是有关于一种在需要瞬间大电流的情形下，仍可良好地执行其功能的半导体封装件。
根据本发明一些实施方式，半导体封装件包括第一基板、第一半导体芯片、第二半导体芯片、第二基板、至少一个第一焊球、至少一个第二焊球以及至少一个第三焊球。第一半导体芯片设置在第一基板上。第二半导体芯片设置在第一半导体芯片上。第二基板第一焊球垂直地设置于第一基板与第一半导体芯片之间。设置在二半导体芯片上。第二焊球垂直地设置于第二基板与第二半导体芯片之间。第三焊球垂直地设置于第一基板与第二基板之间。
在本发明一些实施方式中，第一半导体芯片的功能性表面面对第一基板。
在本发明一些实施方式中，第二半导体芯片的功能性表面面对第二基板。
在本发明一些实施方式中，第一焊球的尺寸小于第三焊球的尺寸。
在本发明一些实施方式中，第二焊球的尺寸小于第三焊球的尺寸。
在本发明一些实施方式中，第三焊球的球高度大于第一半导体芯片与第二半导体芯片的总厚度、第一焊球的球高度以及第二焊球的球高度之总和。
在本发明一些实施方式中，第三焊球由第一基板延伸至第二基板。
在本发明一些实施方式中，第三焊球横向地与第一半导体芯片及第二半导体芯片隔开。
在本发明一些实施方式中，半导体封装件还包括至少一个第四焊球，设置于第一基板背对第三焊球的表面。
在本发明一些实施方式中，第四焊球与第三焊球电性连接。
在本发明一些实施方式中，半导体封装件还包括至少一个第一铜柱以及至少一个第二铜柱，其中第一铜柱垂直地延伸于第一焊球与第一半导体芯片之间，且第二铜柱垂直地延伸于第二焊球与第二半导体芯片之间。
在本发明一些实施方式中，半导体封装件还包括粘胶层，夹置于第一半导体芯片与第二半导体芯片之间。
在本发明一些实施方式中，半导体封装件还包括至少一个第一重分布层，垂直地延伸于第一半导体芯片与第一焊球之间。
在本发明一些实施方式中，半导体封装件还包括至少一个第二重分布层，垂直地延伸于第二半导体芯片与第二焊球之间。
在本发明一些实施方式中，半导体封装件还包括成型模料，封装第一半导体芯片与第二半导体芯片。
在本发明一些实施方式中，成型模料还封装第三焊球。
在本发明一些实施方式中，半导体封装件还包括至少一个基板贯穿导通结构(through-substrate via，TSV)，嵌入至第一基板中。
在本发明一些实施方式中，基板贯穿导通结构与第一焊球及第三焊球电性连接。
在本发明一些实施方式中，半导体封装件还包括至少一个基板贯穿导通结构，嵌入至第二基板中。
在本发明一些实施方式中，基板贯穿导通结构与第二焊球及第三焊球电性连接。
根据本发明上述实施方式，由于使用于传统的半导体封装件中的金线被取代为本发明中具有较大尺寸的第一焊球、第二焊球以及第三焊球，因此可避免由金线产生的大电阻以及其所造成的发生于半导体封装件中的瞬间电压降。因此，即使需要瞬间大电流，来自外部电子装置的电源供给仍可被稳定地提供至半导体封装件中。借此，即使在需要瞬间大电流的情形下，半导体封装件仍可良好地执行其功能。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，结合附图说明如下：
图1绘示根据本发明一实施方式的半导体封装件的侧视示意图。
主要附图标记说明：
100-半导体封装件，110-第一基板，112-表面，114-表面，120-第二基板，122-表面，130-第一半导体芯片，132-功能表面，140-第二半导体芯片，142-功能表面，150-第一焊球，160-第二焊球，170-第三焊球，180-第四焊球，190-第一导电结构，200-第二导电结构，210-粘合层，220-第一重分布层，230-第二重分布层，240-导电柱结构，242-第一铜柱，244-第二铜柱，250-成型模料，260-封装层，H1～H3-球高度，T1～T2-厚度，D1～D2-距离。
具体实施方式
以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的，因此不应用以限制本发明。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。另外，为了便于读者观看，附图中各元件的尺寸并非依实际比例绘示。
图1绘示根据本发明一实施方式的半导体封装件100的侧视示意图。半导体封装件100可包括第一基板110、第二基板120、第一半导体芯片130以及第二半导体芯片140。第一半导体芯片130设置在第一基板110上，而第二半导体芯片140设置在第一半导体芯片130上，且第二基板120设置在第二半导体芯片140上。换句话说，第一半导体芯片130及第二半导体芯片140垂直地共同堆叠并夹置于第一基板110与第二基板120之间。
半导体封装件100更可包括至少一个第一焊球150以及至少一个第二焊球160。在一些实施方式中，第一焊球150垂直地安装于第一基板110与第一半导体芯片130之间，以电性连接第一基板110与第一半导体芯片130。因此，第一半导体芯片130可通过第一焊球150及第一基板110进一步与外部电子装置(例如，电源)电性连接。在一些实施方式中，第二焊球160垂直地安装于第二基板120与第二半导体芯片140之间，以电性连接第二基板120与第二半导体芯片140。
为达到在半导体封装件100中进行的电性连接的目的，在一些实施方式中，第一半导体芯片130的功能表面132(例如，第一半导体芯片面对其重分布层220的表面)面向第一基板110，且第二半导体芯片140的功能表面142(例如，第二半导体芯片面对其重分布层230的表面)面向第二基板120。如此一来，第一焊球150及第二焊球160可分别在第一基板110与第一半导体芯片130之间以及在第二基板120与第二半导体芯片140之间进行电性连接。应了解到，本文中的“功能表面”是指具有例如是导电迹线、导电线或导电层的导电图案(例如，重分布层)。
半导体封装件100还包括垂直地安装于第一基板110与第二基板120之间的至少一个第三焊球170，以电性连接第一基板110与第二基板120。根据上述，第二半导体芯片140可通过第二焊球160及第三焊球170电性连接第一基板110，以进一步与外部电子装置(例如，电源)电性连接。如此一来，基于此电性连接的配置，包括第一半导体芯片130及第二半导体芯片140的双芯片封装得以被功能化。
由于使用于传统的半导体封装件中的金线被取代为本发明中具有较大尺寸的第一焊球、第二焊球以及第三焊球，因此可避免由金线产生的大电阻以及其所造成的发生于半导体封装件中的瞬间电压降。因此，即使需要瞬间大电流，来自外部电子装置的电源供给仍可被稳定地提供至半导体封装件中。
在一些实施方式中，第三焊球170由第一基板110延伸至第二基板120。更具体来说，第三焊球170由第一基板110的内表面112延伸至第二基板120的内表面122。换句话说，第一基板110的内表面112与第二基板120的内表面122之间的距离D1与第三焊球170的球高度H3实质上相同。第三焊球170的尺寸大于第一焊球150的尺寸以及第二焊球160的尺寸。在一些实施方式中，第三焊球170的球高度H3可取决于第一半导体芯片130与第二半导体芯片140的总厚度以及第一焊球150与第二焊球160的总球高度。举例来说，第三焊球170的球高度H3可与第一半导体芯片130的厚度T1、第二半导体芯片140的厚度T2、第一焊球150的球高度H1以及第二焊球160的球高度H2的总和实质上相同。借此，可避免半导体封装件100产生形变。
在一些实施方式中，第三焊球170与包括第一半导体芯片130与第二半导体芯片140的双芯片封装横向地间隔开来。在一些实施方式中，第三焊球170与第一半导体芯片130(或第二半导体芯片140)之间的距离D2在约200μm至约1000μm的范围中，以防止第三焊球170与第一半导体芯片130(或第二半导体芯片140)之间发生非预期的接触，并维持半导体封装件100的小尺寸。举例来说，若距离D2小于约200μm，第三焊球170可能意外地接触第一半导体芯片130(或第二半导体芯片140)；若距离D2大于约1000μm，可能导致半导体封装件100的尺寸难以减小。
在一些实施方式中，半导体封装件100还包括位于第一基板110背对第三焊球170的表面114上的至少一个第四焊球180。换句话说，第四焊球180被安装在第一基板110的外表面。在一些实施方式中，第四焊球180电性连接第一焊球150及第三焊球170，使得第一半导体芯片130及第二半导体芯片140可电性连接其他外部电子装置。
在一些实施方式中，第一焊球150、第二焊球160、第三焊球170及第四焊球180各自的数量可以是多个。举例来说，如图1所示，第一焊球150及第二焊球160各自的数量为四个，第三焊球170的数量为两个，且第四焊球180的数量为五个。然而，由于图1是半导体封装件100的侧视示意图，因此实际上总共可能存在更多的焊球。由第一半导体芯片130及第二半导体芯片140传输及/或传输至第一半导体芯片130及第二半导体芯片140的电流可随着第一焊球150以及第二焊球160各自的数量增加而变大，以加速半导体封装件100的操作。此外，由半导体封装件100的侧视图(例如，图1所示的侧视图)来看，焊球的位置设置可以是左右对称的，从而维持半导体封装件100的平衡。
在一些实施方式中，半导体封装件100还包括至少一个第一导电结构190以及至少一个第二导电结构200。第一导电结构190嵌入至第一基板110中(例如，基板贯穿导通结构(through-substrate via，TSV)延伸穿过第一基板110的整个厚度)，以连接第一焊球150以及第四焊球180，从而使得电流可在外部电子装置与第一半导体芯片130之间传输。第二导电结构200嵌入至第二基板120中(例如，基板贯穿导通结构延伸穿过第二基板120的整个厚度)，以连接第二焊球160以及第三焊球170，从而使电流可在外部电子装置与第二半导体芯片140之间传输。在一些实施方式中，第一导电结构190及第二导电结构200可各自包过相互连接的至少一个水平部及至少一个垂直部。
在一些实施方式中，半导体封装件100还包括夹置于第一半导体芯片130与第二半导体芯片140之间的粘合层210。粘合层210配置以将第一半导体芯片130粘合至第二半导体芯片140。举例来说，粘合层210将第一半导体芯片130背对功能表面132的表面粘合至第二半导体芯片140背对功能表面142的表面，使得第一半导体芯片130的功能表面132以及第二半导体芯片140的功能表面142可以分别面向第一基板110以及第二基板120，以进一步与第一基板110及第二基板120电性连接。
在一些实施方式中，半导体封装件100还包括至少一个第一重分布层220以及至少一个第二重分布层230。第一重分布层220设置在第一半导体芯片130的功能表面132上，并垂直地位于第一半导体芯片130与第一焊球150之间。第二重分布层230设置在第二半导体芯片140的功能表面142上，并垂直地位于第二半导体芯片140与第二焊球160之间。在一些实施方式中，半导体封装件100还包括位于第一重分布层220及第二重分布层230上的多个导电柱结构240(例如，铜柱)，使得第一焊球150及第二焊球160可安装于其上。举例来说，半导体封装件100包括在第一焊球150与第一半导体芯片130之间垂直地延伸的至少一个第一铜柱242及在第二焊球160与第二半导体芯片140之间垂直地延伸的至少一个第二铜柱244。
如前所述，第三焊球170的球高度H3可取决于第一半导体芯片130与第二半导体芯片140的总厚度以及第一焊球150与第二焊球160的总球高度的总和。在半导体封装件100还包括粘合层210、第一重分布层220、第二重分布层230以及导电柱结构240的实施方式中，第三焊球170的球高度H3更可以取决于粘合层210、第一重分布层220、第二重分布层230以及导电柱结构240的总厚度。
在一些实施方式中，半导体封装件100还包括封装第一半导体芯片130及第二半导体芯片140的成型模料250。在一些实施方式中，成型模料250还封装第二基板120、第一焊球150、第二焊球160以及第三焊球170。成型模料250配置以保护上述元件以避免其过度暴露于外界环境中。在一些实施方式中，半导体封装件100还包括设置在第一基板110的表面114的封装层260，且在该表面114上安装有第四焊球180。封装层260可保护第一导电结构190与第四焊球180的连接部分。因此，部分的第四焊球180嵌入至封装层260中。
根据本发明上述实施方式，通过第一焊球、第二焊球以及第三焊球的配置，可避免由金线产生的大电阻以及其所造成的发生于半导体封装件中的瞬间电压降，因此即使在需要瞬间大电流的情形下，半导体封装件仍可良好地执行其功能。
虽然本发明已以实施方式公开如上，然其并非用以限定本发明，任何所属领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定的为准。

Claims (20)

1.一种半导体封装件，其特征在于，包括：
第一基板；
第一半导体芯片，设置在所述第一基板上；
第二半导体芯片，设置在所述第一半导体芯片上；
第二基板，设置在所述二半导体芯片上；
至少一个第一焊球，垂直地设置于所述第一基板与所述第一半导体芯片之间；
至少一个第二焊球，垂直地设置于所述第二基板与所述第二半导体芯片之间；以及
至少一个第三焊球，垂直地设置于所述第一基板与所述第二基板之间。
2.如权利要求1所述的半导体封装件，其特征在于，所述第一半导体芯片的功能性表面面对所述第一基板。
3.如权利要求1所述的半导体封装件，其特征在于，所述第二半导体芯片的功能性表面面对所述第二基板。
4.如权利要求1所述的半导体封装件，其特征在于，所述第一焊球的尺寸小于所述第三焊球的尺寸。
5.如权利要求1所述的半导体封装件，其特征在于，所述第二焊球的尺寸小于所述第三焊球的尺寸。
6.如权利要求1所述的半导体封装件，其特征在于，所述第三焊球的球高度大于所述第一半导体芯片与所述第二半导体芯片的总厚度、所述第一焊球的球高度以及所述第二焊球的球高度的总和。
7.如权利要求1所述的半导体封装件，其特征在于，所述第三焊球由所述第一基板延伸至所述第二基板。
8.如权利要求1所述的半导体封装件，其特征在于，所述第三焊球横向地与所述第一半导体芯片及所述第二半导体芯片隔开。
9.如权利要求1所述的半导体封装件，其特征在于，还包括至少一个第四焊球，设置于所述第一基板背对所述第三焊球的表面。
10.如权利要求9所述的半导体封装件，其特征在于，所述第四焊球与所述第三焊球电性连接。
11.如权利要求9所述的半导体封装件，其特征在于，还包括至少一个第一铜柱以及至少一个第二铜柱，其中所述第一铜柱垂直地延伸于所述第一焊球与所述第一半导体芯片之间，且所述第二铜柱垂直地延伸于所述第二焊球与所述第二半导体芯片之间。
12.如权利要求1所述的半导体封装件，其特征在于，还包括粘胶层，夹置于所述第一半导体芯片与所述第二半导体芯片之间。
13.如权利要求1所述的半导体封装件，其特征在于，还包括至少一个第一重分布层，垂直地延伸于所述第一半导体芯片与所述第一焊球之间。
14.如权利要求1所述的半导体封装件，其特征在于，还包括至少一个第二重分布层，垂直地延伸于所述第二半导体芯片与所述第二焊球之间。
15.如权利要求1所述的半导体封装件，其特征在于，还包括成型模料，封装所述第一半导体芯片与所述第二半导体芯片。
16.如权利要求15所述的半导体封装件，其特征在于，所述成型模料还封装所述第三焊球。
17.如权利要求1所述的半导体封装件，其特征在于，还包括至少一个基板贯穿导通结构，嵌入至所述第一基板中。
18.如权利要求17所述的半导体封装件，其特征在于，所述基板贯穿导通结构与所述第一焊球及所述第三焊球电性连接。
19.如权利要求1所述的半导体封装件，其特征在于，还包括至少一个基板贯穿导通结构，嵌入至所述第二基板中。
20.如权利要求19所述的半导体封装件，其特征在于，所述基板贯穿导通结构与所述第二焊球及所述第三焊球电性连接。
CN202010577508.3A 2020-04-09 2020-06-23 半导体封装件 Pending CN113517253A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/845,045 2020-04-09
US16/845,045 US20210320085A1 (en) 2020-04-09 2020-04-09 Semiconductor package

Publications (1)

Publication Number Publication Date
CN113517253A true CN113517253A (zh) 2021-10-19

Family

ID=77911272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010577508.3A Pending CN113517253A (zh) 2020-04-09 2020-06-23 半导体封装件

Country Status (3)

Country Link
US (1) US20210320085A1 (zh)
CN (1) CN113517253A (zh)
TW (1) TWI732583B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040070083A1 (en) * 2002-10-15 2004-04-15 Huan-Ping Su Stacked flip-chip package
KR20080074654A (ko) * 2007-02-09 2008-08-13 주식회사 하이닉스반도체 적층 반도체 패키지
US20150303174A1 (en) * 2014-04-17 2015-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-Out Stacked System in Package (SIP) and the Methods of Making the Same
CN106104796A (zh) * 2014-03-31 2016-11-09 美光科技公司 具有改进热性能的堆叠式半导体裸片组合件及相关的系统及方法
TW201642409A (zh) * 2015-05-11 2016-12-01 高通公司 包含雙向熱電冷卻器的層疊封裝（ｐｏｐ）裝置
US20180114774A1 (en) * 2014-11-27 2018-04-26 Chengwei Wu Semiconductor Package
CN110718528A (zh) * 2018-07-13 2020-01-21 三星电子株式会社 半导体封装件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423401B (zh) * 2005-03-31 2014-01-11 Stats Chippac Ltd 在上側及下側具有暴露基底表面之半導體推疊封裝組件
TWI395319B (zh) * 2009-10-02 2013-05-01 Powertech Technology Inc 避免封裝堆疊接點斷裂之半導體組合構造
US8853853B2 (en) * 2011-07-27 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures
US20180114786A1 (en) * 2016-10-21 2018-04-26 Powertech Technology Inc. Method of forming package-on-package structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040070083A1 (en) * 2002-10-15 2004-04-15 Huan-Ping Su Stacked flip-chip package
TWI290365B (en) * 2002-10-15 2007-11-21 United Test Ct Inc Stacked flip-chip package
KR20080074654A (ko) * 2007-02-09 2008-08-13 주식회사 하이닉스반도체 적층 반도체 패키지
CN106104796A (zh) * 2014-03-31 2016-11-09 美光科技公司 具有改进热性能的堆叠式半导体裸片组合件及相关的系统及方法
US20150303174A1 (en) * 2014-04-17 2015-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-Out Stacked System in Package (SIP) and the Methods of Making the Same
US20180114774A1 (en) * 2014-11-27 2018-04-26 Chengwei Wu Semiconductor Package
TW201642409A (zh) * 2015-05-11 2016-12-01 高通公司 包含雙向熱電冷卻器的層疊封裝（ｐｏｐ）裝置
CN110718528A (zh) * 2018-07-13 2020-01-21 三星电子株式会社 半导体封装件

Also Published As

Publication number Publication date
US20210320085A1 (en) 2021-10-14
TW202139378A (zh) 2021-10-16
TWI732583B (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
US10410968B2 (en) Semiconductor package and method of manufacturing the same
US10361173B2 (en) Semiconductor package assemblies with system-on-chip (SOC) packages
US7446420B1 (en) Through silicon via chip stack package capable of facilitating chip selection during device operation
US7598617B2 (en) Stack package utilizing through vias and re-distribution lines
US10332830B2 (en) Semiconductor package assembly
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
KR101070913B1 (ko) 반도체 칩 적층 패키지
US8053881B2 (en) Semiconductor package and method for manufacturing the same
US20140246781A1 (en) Semiconductor device, method of forming a packaged chip device and chip package
CN102646663B (zh) 半导体封装件
US7652361B1 (en) Land patterns for a semiconductor stacking structure and method therefor
CN113517253A (zh) 半导体封装件
US11348893B2 (en) Semiconductor package
CN221783207U (zh) 一种芯片封装结构及电子设备
KR20120023972A (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
KR20080084300A (ko) 스택 패키지
CN117393534A (zh) 一种芯片封装结构及电子设备
CN114975330A (zh) 半导体封装
KR20080101209A (ko) 적층 반도체 패키지
KR100910223B1 (ko) 적층 반도체 패키지
KR20080074662A (ko) 스택 패키지
KR20090074494A (ko) 스택 패키지 및 그의 제조방법
KR20080010993A (ko) 적층 반도체 패키지
KR20100098893A (ko) 반도체 패키지
KR20060133805A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20211019