TW201642409A - 包含雙向熱電冷卻器的層疊封裝（ｐｏｐ）裝置 - Google Patents

包含雙向熱電冷卻器的層疊封裝（ｐｏｐ）裝置 Download PDF

Info

Publication number
TW201642409A
TW201642409A TW105114314A TW105114314A TW201642409A TW 201642409 A TW201642409 A TW 201642409A TW 105114314 A TW105114314 A TW 105114314A TW 105114314 A TW105114314 A TW 105114314A TW 201642409 A TW201642409 A TW 201642409A
Authority
TW
Taiwan
Prior art keywords
die
tec
package
temperature
bidirectional
Prior art date
Application number
TW105114314A
Other languages
English (en)
Other versions
TWI662665B (zh
Inventor
米托拉傑
朴熙俊
王鵬
賽迪梅迪
米托艾比特
Original Assignee
高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通公司 filed Critical 高通公司
Publication of TW201642409A publication Critical patent/TW201642409A/zh
Application granted granted Critical
Publication of TWI662665B publication Critical patent/TWI662665B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/02—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using thermoelectric elements, e.g. thermocouples
    • G01K7/04—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using thermoelectric elements, e.g. thermocouples the object to be measured not forming one of the thermoelectric materials
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G05D23/1906—Control of temperature characterised by the use of electric means using an analogue comparing device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Devices That Are Associated With Refrigeration Equipment (AREA)

Abstract

一種層疊封裝（PoP）裝置，包括：第一封裝；第二封裝；及雙向熱電冷卻器（TEC）。該第一封裝包括第一基板和耦合到第一基板的第一晶粒。第二封裝被耦合至第一封裝。第二封裝包括第二基板和耦合到第二基板的第二晶粒。TEC位於第一晶粒和第二基板之間。TEC被適配成在第一封裝和第二封裝之間動態地來回散熱。TEC被適配成在第一時間段中將來自第一晶粒的熱耗散到第二晶粒。TEC被進一步適配成在第二時間段中將來自第二晶粒的熱耗散到第一晶粒。TEC被適配成將來自第一晶粒的熱經由第二基板耗散到第二晶粒。

Description

包含雙向熱電冷卻器的層疊封裝(POP)裝置
各特徵涉及包括雙向熱電冷卻器（TEC）的層疊封裝（PoP）裝置。
圖1圖示了包括第一晶粒102和封裝基板106的積體裝置封裝100。封裝基板106包括介電層和複數個互連110。封裝基板106是層壓基板。複數個互連110包括跡線、焊盤及/或通孔。第一晶粒102經由第一組焊球112耦合到封裝基板106。封裝基板106經由第二組焊球116耦合到PCB 108。圖1亦圖示了耦合到晶粒102的散熱器120。黏合劑或熱介面材料可被用來將散熱器120耦合到晶粒102。如圖1所述，散熱器120被適配成將熱從晶粒102耗散到外部環境。注意，熱可以在各個方向上從晶粒耗散出來。
以上配置的一個缺陷是散熱器120是被動散熱裝置。因而，不存在對如何散熱的主動控制。亦即，使用散熱器120不允許動態的熱流控制。第二，散熱器120的使用只在單個晶粒被用於積體裝置封裝中時適用。當今的行動裝置及/或可穿戴裝置包括許多晶粒，並且因而是需要更多智慧熱及/或熱量耗散管理的更複雜配置。將散熱器置於包括若干晶粒的裝置中將不提供該裝置的有效的熱及/或熱量耗散管理。
因此，存在對包括若干晶粒的裝置以及該裝置的有效熱管理的需求，而同時滿足行動計算裝置及/或可穿戴計算設備的需求及/或要求。
各特徵涉及包括雙向熱電冷卻器（TEC）的層疊封裝（PoP）裝置。
第一示例提供一種層疊封裝（PoP）裝置，包括：第一封裝；及耦合至第一封裝的第二封裝。第一封裝包括第一基板和耦合到第一基板的第一晶粒。第二封裝包括第二基板和耦合到第二基板的第二晶粒。該層疊封裝（PoP）裝置亦包括位於第一晶粒和第二基板之間的雙向熱電冷卻器（TEC），其中雙向TEC被適配成在第一封裝和第二封裝之間動態地來回散熱。
第二示例提供一種層疊封裝（PoP）裝置，包括：第一封裝；及耦合至第一封裝的第二封裝。第一封裝包括第一基板和耦合到第一基板的第一晶粒。第二封裝包括第二基板和耦合到第二基板的第二晶粒。該層疊封裝（PoP）裝置亦包括位於第一晶粒和第二基板之間的雙向熱傳遞構件，其中該雙向熱傳遞構件被配置成在第一封裝和第二封裝之間動態地來回散熱。
第三示例提供一種用於對層疊封裝（PoP）裝置進行熱管理的方法。該方法接收第一晶粒的第一溫度讀數。該方法接收第二晶粒的第二溫度讀數。該方法決定第一晶粒的第一溫度讀數是否等於或大於第一晶粒的第一最大溫度。該方法決定第二晶粒的第二溫度讀數是否等於或大於第二晶粒的第二最大溫度。該方法在(i)第一溫度讀數等於或大於第一最大溫度並且(ii)第二溫度讀數小於第二最大溫度時將雙向熱電冷卻器（TEC）配置成將來自第一晶粒的熱耗散到第二晶粒。該方法在(i)第二溫度讀數等於或大於第二最大溫度並且(ii)第一溫度讀數小於第一最大溫度時將雙向熱電冷卻器（TEC）配置成將來自第二晶粒的熱耗散到第一晶粒。
第四示例提供一種包括用於執行對層疊封裝（PoP）裝置的熱管理的一或多數指令的處理器可讀儲存媒體，該指令在由至少一個處理電路執行時使該至少一個處理電路：決定第一晶粒的第一溫度讀數是否等於或大於第一晶粒的第一最大溫度；決定第二晶粒的第二溫度讀數是否等於或大於第二晶粒的第二最大溫度；在(i)第一溫度讀數等於或大於第一最大溫度並且(ii)第二溫度讀數小於第二最大溫度時將雙向熱電冷卻器（TEC）配置成將來自第一晶粒的熱耗散到第二晶粒；及在(i)第二溫度讀數等於或大於第二最大溫度並且(ii)第一溫度讀數小於第一最大溫度時將雙向熱電冷卻器（TEC）配置成將來自第二晶粒的熱耗散到第一晶粒。
在以下描述中，提供了具體細節以提供對本案的各態樣的透徹理解。然而，本領域一般技藝人士將理解，沒有該等具體細節亦可實踐該等態樣。例如，電路可能用方塊圖示出以避免使該等態樣湮沒在不必要的細節中。在其他實例中，公知的電路、結構和技術可能不被詳細示出以免模糊本案的該等態樣。
本案描述了一種層疊封裝（PoP）裝置，包括：第一封裝；第二封裝；及雙向熱電冷卻器（TEC）。第一封裝包括第一基板和耦合到第一基板的第一晶粒。第二封裝被耦合至第一封裝。第二封裝包括第二基板和耦合到第二基板的第二晶粒。雙向TEC位於第一晶粒和第二基板之間。雙向TEC被適配成在第一封裝和第二封裝之間動態地來回散熱。雙向TEC被適配成在第一時間段中將來自第一晶粒的熱量耗散到第二晶粒。雙向TEC被進一步適配成在第二時間段中將來自第二晶粒的熱量耗散到第一晶粒。雙向TEC被適配成將來自第一晶粒的熱量穿過第二基板耗散到第二晶粒。 包括雙向熱電冷卻器的示例性層疊封裝（PoP）裝置
圖2圖示了包括第一封裝202（例如，第一積體裝置封裝）、第二封裝204（例如，第二積體裝置封裝）以及熱電冷卻器（TEC）210的層疊封裝（PoP）裝置200的實例。
第一封裝202包括第一基板220、第一晶粒222、以及第一密封層224。第一封裝202亦可包括TEC 210。TEC 210耦合到第一晶粒222。黏合劑270（例如，導熱黏合劑）可被用來將TEC 210耦合到第一晶粒222。黏合劑270可以將TEC 210的第一表面（例如，底表面）耦合到第一晶粒222的背側。TEC 210可以是能夠在第一方向上（例如，在第一時段/訊框中）和第二方向上（例如，在第二時段/訊框中）散熱的雙向TEC，其中第二方向與第一方向相對。更具體而言，TEC 210可以是可被配置及/或適配成動態地（例如，在PoP裝置200的操作期間即時地）在第一封裝202和第二封裝204之間來回散熱的雙向TEC。TEC 210可以是雙向熱傳遞構件。TEC 210可以提供主動散熱（例如，主動熱傳遞構件）。TEC的各個示例至少在圖6-9中在下文進一步詳細圖示和描述。
第一基板220可以是封裝基板。第一基板220包括至少一個介電層226、若干互連227、第一阻焊層228、以及第二阻焊層229。第一阻焊層228在第一基板220的第一表面（例如，底表面）上。第二阻焊層229在第一基板220的第二表面（例如，頂表面）上。介電層226可包括核心層及/或預浸層。互連227可包括若干跡線、通孔及/或焊盤。互連227可位於介電層226中及/或介電層226的表面上。
互連是裝置（例如，積體裝置、積體裝置封裝、晶粒）及/或基底（例如，封裝基板、印刷電路板、仲介體）的允許或促成兩個點、元件及/或元件之間的電連接的元件或部件。在一些實現中，互連可以包括跡線、通孔、焊盤、柱、重分佈金屬層，及/或凸塊下金屬化（UBM）層。在一些實現中，互連是能夠為信號（例如，資料信號、接地信號、功率信號）提供電路徑的導電材料。互連可包括一個以上元件/部件。一組互連可包括一或多個互連。
第一晶粒222經由一組焊料225（例如，焊球）耦合（例如，安裝）到第一基板220。第一晶粒222可以是邏輯晶粒（例如，中央處理單元（CPU）、圖形處理單元（GPU））。第一晶粒222可以是倒裝晶片。在不同實現中，第一晶粒222可不同地耦合到第一基板220。例如，第一晶粒222可經由柱及/或焊料耦合到第一基板220。其他形式的互連可被用來將第一晶粒222耦合到第一基板220。
第一密封層224密封第一晶粒222的至少一部分。第一密封層224可包括模塑膠及/或環氧樹脂填料。第一密封層224可包括若干焊料230、232、234以及236（例如，焊球）。焊料230、232、234以及236可耦合到互連227。
第一封裝202經由一組焊球252耦合到印刷電路板（PCB）250（例如，安裝在其上）。該組焊球252耦合至互連227。然而，注意，第一封裝202可藉由使用其他構件（諸如面柵陣列（LGA）及/或針柵陣列（PGA））耦合到PCB 250。
第二封裝204包括第二基板240、第二晶粒242、以及第二密封層244。第二基板240可以是封裝基板。第二基板240包括至少一個介電層246、若干互連247、第一阻焊層248、以及第二阻焊層249。第一阻焊層248在第二基板240的第一表面（例如，底表面）上。第二阻焊層249在第二基板240的第二表面（例如，頂表面）上。介電層246可包括核心層及/或預浸層。互連247可包括若干跡線、通孔及/或焊盤。互連247可位於介電層246中及/或介電層246的表面上。
第二晶粒242經由一組焊球245耦合到第二基板240（例如，安裝在其上）。第二晶粒242可以是邏輯晶粒或記憶體晶粒。第二晶粒242可以是倒裝晶片。在不同實現中，第二晶粒242可不同地耦合到第二基板240。例如，第二晶粒242可經由柱及/或焊料耦合到第二基板240。其他形式的互連可被用來將第二晶粒242耦合到第二基板240。第二密封層244密封第二晶粒242的至少一部分。第二密封層244可包括模塑膠及/或環氧樹脂填料。
第二封裝204耦合到第一封裝202（例如，安裝在其上），以使得TEC 210處於第一封裝202和第二封裝204之間。如圖2所示，TEC 210位於第一晶粒222和第二基板240之間。黏合劑272（例如，導熱黏合劑）可被用來將TEC 210耦合到第二基板240。黏合劑272可將TEC 210的第二表面（例如，頂表面）耦合到第一阻焊層248。在一些實現中，黏合劑272可將TEC 210的第二表面耦合到介電層246。第二封裝204可耦合到第一封裝202，使得第二晶粒242的至少一部分與TEC 210及/或第一晶粒222垂直對準。第二封裝204可經由焊料230、232、234以及236電耦合到第一封裝202。焊料230、232、234以及236可耦合到互連247。
如前述，TEC 210可以是能夠在第一方向上（例如，在第一時段/訊框中）和第二方向上（例如，在第二時段/訊框中）散熱的雙向TEC，其中第二方向與第一方向相對。
圖3-4圖示了TEC 210可被如何適配及/或配置成散熱的實例。圖3圖示了TEC 210被適配成在第一時段期間將熱從第一封裝202耗散到第二封裝204。在第一時間段之時或期間，TEC 210被適配成將熱從第一晶粒222耗散到第二封裝204。從第一晶粒222耗散的熱可穿過TEC 210、第二基板240（其包括介電層246、互連247）、焊球245、第二晶粒242，及/或第二密封層244。因而，來自第一晶粒222的一些熱可以加熱第二晶粒242。
圖4圖示了TEC 210被適配成在第二時段期間將熱從第二封裝204耗散到第一封裝202。在第二時間段之時或期間，TEC 210被適配成將熱從第二晶粒242耗散到第一封裝202。從第二晶粒242耗散的熱可穿過焊球245、第二基板240（其包括介電層246、互連247）、TEC 210及/或第一晶粒222。因而，來自第二晶粒242的一些熱可以加熱第一晶粒222。
在一些實現中，TEC 210可被適配成在第一封裝202和第二封裝204之間來回（例如，在第一晶粒222和第二晶粒242之間來回）散熱，以提供最優晶粒效能，同時仍然在晶粒的熱限制內操作。例如，若第一晶粒222已到達其熱操作限制（例如，溫度操作限制），則TEC 210可被適配成及/或配置成將熱從第一晶粒222耗散且朝向第二晶粒242耗散（只要第二晶粒尚未達到其熱操作限制）。類似地，若第一晶粒222仍然在其熱操作限制內、但第二晶粒242達到其熱操作限制，則TEC 210可被適配成及/或配置成將熱從第二晶粒242耗散並朝向第一晶粒222耗散。因而，TEC 210可以是可被配置及/或適配成動態地（例如，在PoP裝置200的操作期間即時地）在第一封裝202和第二封裝204之間來回散熱的雙向TEC。裝置（例如，PoP裝置）中的TEC以及TEC可被如何配置、適配及/或控制以用於熱管理的各個示例在下文至少在圖6-12和16-18中更詳細地圖示和描述。
在一些實現中，TEC（例如，雙向TEC）可位於兩個晶粒之間。此種配置的示例在下文在圖21中圖示和描述。 包括雙向熱電冷卻器的示例性層疊封裝（PoP）裝置
圖5圖示了包括第一封裝502（例如，第一積體裝置封裝）、第二封裝204（例如，第二積體裝置封裝）以及熱電冷卻器（TEC）210的層疊封裝（PoP）裝置500的另一實例。在一些實現中，圖5的PoP裝置500類似於PoP裝置200，不同之處在於不同類型的互連被用來將第二封裝204電耦合到第一封裝502。
第一封裝502包括第一基板220、第一晶粒222、以及第一密封層224。第一封裝502亦可包括TEC 210。TEC 210耦合到第一晶粒222。黏合劑270（例如，導熱黏合劑）可被用來將TEC 210耦合到第一晶粒222。黏合劑270可以將TEC 210的第一表面（例如，底表面）耦合到第一晶粒222的背側。TEC 210可以是能夠在第一方向上（例如，在第一時段/訊框中）和第二方向上（例如，在第二時段/訊框中）散熱的雙向TEC，其中第二方向與第一方向相對。在一些實現中，如以上參考圖3-4描述的，TEC 210可以是可被配置及/或適配成動態地（例如，在PoP裝置200的操作期間即時地）在第一封裝502和第二封裝204之間來回散熱的雙向TEC。
第一密封層224密封第一晶粒222的至少一部分。第一密封層224可包括模塑膠及/或環氧樹脂填料。第一密封層224可包括若干通孔510。通孔510可以是穿透封裝通孔（TEV）或穿模通孔（TMV）。通孔510耦合到互連227。若干互連512被形成在第一密封層224中。互連512可以是重分佈互連。互連512耦合到通孔510。焊料520（例如，焊球）耦合到互連512和第二基板240。焊料520耦合到第二基板240的互連247。 示例性熱電冷卻器（TEC）
圖6圖示了熱電冷卻器（TEC）600的示例的剖面圖。TEC 600可被實現在本案中描述的任何封裝及/或層疊封裝（PoP）裝置中。例如，TEC 600可以是上述TEC 210。
TEC 600可以是雙向TEC。TEC 600可以是雙向熱傳遞構件。TEC 600包括N摻雜元件602（例如，N摻雜半導體）和P摻雜元件604（例如，P摻雜半導體）、載體606、互連612以及互連614。載體606可以是可任選的。TEC 600可包括若干N摻雜組件602和若干P摻雜組件604。TEC 600可包括若干互連612和若干互連614。互連612位於TEC 600的第一側（例如，底側）上。互連614位於TEC 600的第二側（例如，頂側）上。
N摻雜元件602經由互連耦合到P摻雜元件604。例如，互連614耦合到N摻雜元件602。N摻雜組件602耦合到互連612。互連612耦合到P摻雜組件604。P摻雜組件604耦合到另一互連614。以上模式被重複若干次以形成TEC 600。
在一些實現中，TEC 600可被配置成及/或適配成藉由提供穿過TEC 600的電流來在第一方向上和第二方向上散熱。穿過TEC 600的電流的不同極性可以不同地配置及/或適配TEC 600。例如，流過互連614、N摻雜元件602、互連612以及P摻雜元件604的第一電流（例如，具有第一極性的第一電流）可以配置TEC 600以使得熱從TEC 600的底側耗散到TEC 600的頂側。在此種情況下，TEC 600的底側是冷側，且TEC 600的頂側是熱側。
在第二電流（例如，具有第二極性的第一電流）流過P摻雜元件604、互連612、N摻雜組件602、以及互連614時，TEC 600可被配置成使得熱從TEC 600的頂側耗散到TEC 600的底側。在此種情況下，TEC 600的頂側是冷側，且TEC 600的底側是熱側。
因而，藉由改變經由TEC 600的電流的流向或極性（例如，正電流、負電流），TEC 600可被配置為雙向TEC，其可被適配成在TEC 600的頂側和底側之間來回地散熱。
圖7圖示了概念性TEC 600的傾斜視圖。TEC 600包括第一焊盤702（例如，第一端子）、第二焊盤704（例如，第二端子）、介電層712以及介電層714。第一焊盤702可耦合到互連（例如，互連614）或N摻雜元件（例如，N摻雜元件602）。第二焊盤704可耦合到互連或P摻雜元件（例如，P摻雜元件604）。介電層712和714包圍相應焊盤702和704以確保在焊盤702和704耦合到封裝的互連（例如，焊料）時沒有短路。
第一焊盤702和第二焊盤704可位於TEC 600的不同部分上。圖7圖示了第一焊盤702和第二焊盤704是TEC 600的第一側（例如，頂側）。然而，在一些實現中，第一焊盤702及/或第二焊盤704可以位於TEC 600的第二側（例如，底側）上。TEC 600可藉由使用一或多個黏合劑（例如，導熱黏合劑）來耦合到封裝（例如，封裝的晶粒、封裝的基板）。例如，第一黏合劑可耦合在TEC 600的第一側或第一表面上，且第二黏合劑可耦合在TEC 600的第二側或第二表面上。
在一些實現中，TEC可包括若干TEC。亦即，TEC可以是可個體地適配成及/或配置成在特定方向上散熱的TEC陣列。
圖8圖示了包括若干TEC的概念性TEC 800的傾斜視圖。TEC 800是TEC陣列。如圖8所示，TEC 800包括載體801、第一TEC 802、第二TEC 804、第三TEC 806、第四TEC 808、第五TEC 810以及第六TEC 812。載體801可被用來提供個體TEC的結構支撐。個體TEC（例如，TEC 802）可類似於TEC 600。TEC 800可被實現在本案中描述的封裝及/或PoP裝置中的任一者中。
TEC 800可被用來向一或多個晶粒提供散熱及/或向晶粒提供局部化散熱。例如，晶粒可包括熱點及/或冷點，且TEC 800可被用來只耗散來自晶粒上的特定熱點區域的熱量。
圖9圖示了TEC陣列可如何被配置及/或適配成散熱的實例。如圖9所示，TEC 800被配置以使得一些TEC在一個方向上散熱，而其他TEC在另一方向上散熱。另外，一些TEC可以是不活躍的。在TEC不活躍時，該TEC可仍然將熱從較熱側被動地傳導（例如，被動熱傳導）到較冷側。在圖9的實例中，TEC 802和TEC 812被配置及/或適配成將熱從TEC 800的頂側耗散到底側。TEC 806和TEC 808被配置及/或適配成將熱從TEC 800的底側耗散到頂側。TEC 804和TEC 810不活躍（關閉）。TEC 800可在（諸）晶粒處於操作中時基於（諸）晶粒的溫度（例如，局部化溫度）來被動態地不同地配置及/或適配。TEC 800可耦合到一個晶粒或若干晶粒。 包括熱電冷卻器的裝置的示例性配置
熱電冷卻器（TEC）可由裝置中的一或多個控制器來適配及/或配置。圖10圖示了一或多個熱電冷卻器（TEC）1000可被如何控制、配置及/或適配成散熱的配置的實例。該配置包括TEC 1000、TEC控制器1002、熱控制器1004、以及若干溫度感測器1006。TEC 1000可以是雙向熱傳遞裝置。
溫度感測器1006可包括針對第一晶粒（例如，邏輯晶粒）的至少一個溫度感測器和針對第二晶粒（例如，記憶體晶粒）的至少一個溫度感測器。溫度感測器1006可包括針對其他晶粒的其他感測器。溫度感測器1006可以與其相應晶粒分開，或其可被積體到其相應晶粒中。溫度感測器1006與熱控制器1004處於通訊中。溫度感測器1006可以將溫度讀數傳送給熱控制器1004。因而，熱控制器1004可以從溫度感測器1006接收溫度讀數。
熱控制器1004可以是分開的裝置、單元及/或晶粒。熱控制器1004可被配置成控制並調節TEC及/或晶粒的操作，使得晶粒在其操作溫度限度內操作。例如，熱控制器1004可以操作如何以及何時TEC活躍（打開）或不活躍（關閉）。熱控制器1004亦可藉由對晶粒施加效能限制來控制晶粒的效能。例如，熱控制器1004可以限制晶粒的時鐘速度以確保晶粒不會達到或超過其最大操作溫度。熱控制器1004可以經由TEC控制器1002來控制、配置，及/或適配TEC 1000。然而，在一些實現中，熱控制器1004可以直接控制、配置，及/或適配TEC 1000。在一些實現中，TEC控制器1002是熱控制器1004的一部分。熱控制器1004可以將信號及/或指令傳送給TEC控制器1002，使得TEC控制器1002可以控制、適配及/或配置TEC 1000。
TEC控制器1002可以藉由向一或多個TEC 1000傳送一或多個電流（例如，第一電流、第二電流）來控制、適配及/或配置一或多個TEC 1000。傳送給TEC的電流的屬性（例如，電流的極性）可以配置TEC如何散熱。例如，傳送給TEC的具有第一極性的第一電流（例如，正電流）可以將TEC配置成在第一方向上（例如，自底至頂）散熱。傳送給TEC的具有第二極性的第二電流（例如，負電流）可以將TEC配置成在與第一方向相對的第二方向上（例如，自頂至底）散熱。此外，不同安培的電流可被傳送給不同TEC 1000。例如，第一TEC可被傳送包括第一安培的第一電流，而第二TEC可被傳送包括第二安培的第二電流。
圖10進一步圖示了熱控制器1004可納入考慮以控制、適配及/或配置一或多個TEC 1000的一些變數。如圖10所示，熱控制器1004可以接收第一晶粒（例如，邏輯晶粒）的溫度的輸入，並將其與第一晶粒的限制溫度（例如，上限溫度）相比較。熱控制器1004可進一步對第一晶粒的溫度與第一晶粒的限制溫度之差（若有）進行加權，以控制、適配及/或配置與第一晶粒相關聯（例如，耦合到第一晶粒）的一或多個TEC 1000。
圖10亦圖示了熱控制器1004可以接收第二晶粒（例如，記憶體晶粒）的溫度的輸入，並將其與第二晶粒的限制溫度（例如，上限溫度）相比較。熱控制器1004可進一步對第二晶粒的溫度與第二晶粒的限制溫度之差（若有）進行加權，以控制、適配及/或配置與第一晶粒相關聯（例如，耦合到第一晶粒）的一或多個TEC 1000。
除了溫度及/或溫度限制之外，其他變數包括晶粒產生熱的速率、晶粒中溫度升高/降低的速率、至封裝的電源（例如，電池、插座電源），及/或正在利用多少晶粒（例如，晶粒的百分比利用率、時鐘速度）。該等變數可被不同地加權。
熱控制器1004可以將以上各個變數分開地、獨立地、同時地，及/或聯合地納入考慮。熱控制器1004可如何將晶粒的各個溫度納入考慮的示例在圖16-18中圖示和描述。
不同實現可以提供包括至少一個TEC的裝置的不同配置。圖11圖示了一或多個熱電冷卻器（TEC）1000可被如何控制、配置及/或適配成散熱的另一配置的實例。圖11的配置包括TEC 1000、第一晶粒1101、TEC控制器1102、熱控制器1104、至少一個第一溫度感測器1106、以及至少一個第二溫度感測器1108。
第一晶粒1101包括熱控制器1104和第一溫度感測器1106。第二溫度感測器1108可以將溫度讀數（例如，第二晶粒的溫度讀數）傳送給第一晶粒1101。更具體而言，第二溫度感測器1108可以將溫度讀數傳送給熱控制器1104。類似地，第一溫度感測器1106可以將溫度讀數（例如，第一晶粒1101的溫度讀數）傳送給熱控制器1104。因而，熱控制器1104可以接收來自第一溫度感測器1106和第二溫度感測器1108的溫度讀數。熱控制器1104可被配置成按與針對熱控制器1004所描述的相似方式來控制並調節TEC及/或晶粒的操作，使得晶粒在其操作溫度限度內操作。
第一晶粒1101和熱控制器1104可以將信號及/或指令傳送給TEC控制器1102，使得TEC控制器1102可以控制、適配及/或配置TEC 1000。TEC控制器1102可以藉由按與針對TEC控制器1002所描述的相似方式傳送電流來控制、適配及/或配置TEC 1000。
圖11進一步圖示了第一晶粒1201及/或熱控制器1104可納入考慮以控制、適配及/或配置一或多個TEC 1000的一些變數。圖11中的變數類似於圖10中描述的變數，不同之處在於各變數可被第一晶粒1201及/或熱控制器1104納入考慮。
圖12圖示了一或多個熱電冷卻器（TEC）1000可被如何控制、配置及/或適配成散熱的又一配置的實例。圖12的配置包括TEC 1000、第一晶粒1201、TEC控制器1202、熱控制器1104、至少一個第一溫度感測器1106、以及至少一個第二溫度感測器1108。圖12類似於圖11，不同之處在於TEC控制器1202被實現在第一晶粒1201中。因而，圖12的配置按與圖11的配置相似的方式來操作，不同之處在於除了TEC控制器1202在第一晶粒1201內操作。
圖12進一步圖示了第一晶粒1201及/或熱控制器1104可納入考慮以控制、適配及/或配置一或多個TEC 1000的一些變數。圖12中的變數類似於圖10中描述的變數，不同之處在於各變數可被第一晶粒1201及/或熱控制器1104納入考慮。
注意，不同實現可以提供以上TEC、TEC控制器、熱控制器和溫度感測器的不同配置及/或設計。 層疊封裝（PoP）裝置中的熱電冷卻器（TEC）的示例性連接
圖13-15圖示了層疊封裝（PoP）裝置中的熱電冷卻器（TEC）可如何電耦合到各個元件或裝置的各個實例。
圖13圖示了圖2的PoP裝置200。如圖13所示，第一晶粒222經由第一組互連1302耦合至印刷電路板（PCB）250。第一組互連1302可包括焊料（來自焊料225）、來自互連227的互連（例如，跡線、通孔、焊盤）、以及焊球（來自焊球252）。第一組互連1302可以提供第一晶粒222、電源（未圖示）、熱控制器（未圖示），或熱電冷卻器（TEC）控制器（未圖示）之間的電路徑。在一些實現中，熱控制器及/或TEC控制器可被實現在第一晶粒222中。
圖13亦圖示了熱電冷卻器（TEC）210經由第二組互連1304電耦合到PCB 250。第二組互連1304可耦合到如圖7中描述的TEC 210上的焊盤（例如，焊盤702、704）及/或端子。第二組互連1304可包括貫穿第一晶粒222的穿板通孔（TSV）、重分佈層、焊料（來自焊料225）、來自互連227的互連（例如，跡線、通孔、焊盤）、以及焊球（來自焊球252）。第二組互連1304可以提供TEC 210與TEC控制器（未圖示）之間的電路徑。
圖14圖示了TEC 210可如何電耦合到PoP裝置200中的不同元件及/或裝置。如圖14所示，第一晶粒222經由第一組互連1402電耦合至印刷電路板（PCB）250。第一組互連1402可包括焊料（來自焊料225）、來自互連227的互連（例如，跡線、通孔、焊盤）、以及焊球（來自焊球252）。第一組互連1402可以提供第一晶粒222、電源（未圖示）、熱控制器（未圖示），或熱電冷卻器（TEC）控制器（未圖示）之間的電路徑。在一些實現中，熱控制器及/或TEC控制器可被實現在第一晶粒222中。
圖14亦圖示了熱電冷卻器（TEC）210經由第二組互連1404電耦合到PCB 250。第二組互連1404可耦合到如7中描述的TEC 210上的焊盤（例如，焊盤702、704）及/或端子。第二組互連1404可包括來自互連247的互連、焊料234、來自互連227的互連（例如，跡線、通孔、焊盤）、以及焊球（來自焊球252）。第二組互連1404可以提供TEC 210與TEC控制器（未圖示）之間的電路徑。在這一實例中，第二組互連1404貫穿第二封裝204和第一封裝202兩者。
圖15圖示了圖5的PoP裝置200。如圖15所示，第一晶粒222經由第一組互連1502耦合至印刷電路板（PCB）250。第一組互連1502可包括焊料（來自焊料225）、來自互連227的互連（例如，跡線、通孔、焊盤）、以及焊球（來自焊球252）。第一組互連1502可以提供第一晶粒222、電源（未圖示）、熱控制器（未圖示），或熱電冷卻器（TEC）控制器（未圖示）之間的電路徑。在一些實現中，熱控制器及/或TEC控制器可被實現在第一晶粒222中。
圖15亦圖示了熱電冷卻器（TEC）210經由第二組互連1504電耦合到PCB 250。第二組互連1504可耦合到如7中描述的TEC 210上的焊盤（例如，焊盤702、704）及/或端子。第二組互連1504可包括來自互連512的互連（例如，重分佈互連）、來自通孔510的通孔（例如，穿模通孔（TMV）、穿透封裝通孔（TEV））、來自互連227的互連（例如，跡線、通孔、焊盤）以及焊球（來自焊球252）。第二組互連1504可以提供TEC 210與TEC控制器（未圖示）之間的電路徑。 熱電冷卻器（TEC）的操作可如何影響晶粒的溫度的示例性圖示
圖16圖示了熱電冷卻器（TEC）的操作可如何影響各個晶粒的溫度的三個曲線。圖16圖示了第一曲線1602、第二曲線1604、以及第三曲線1606。第一曲線1602是一時間段上第一晶粒的溫度讀數（例如，在第一晶粒222的操作期間）。第二曲線1604是一時間段上第二晶粒的溫度讀數（例如，在第二晶粒242的操作期間）。第三曲線1606是一時間段上傳送給熱電冷卻器（TEC）（例如，TEC 210）/由TEC接收到的電流讀數。
在時間段A期間，第一晶粒和第二晶粒兩者皆在操作。隨時間過去，第一晶粒和第二晶粒的溫度升高。因為第一晶粒和第二晶粒兩者皆具有相對小於其最大溫度（例如，最大操作溫度、第一最大溫度、第二最大溫度）的操作溫度，所以TEC不必操作/活躍。因而，沒有電流被傳送給TEC或TEC沒有接收到電流。
在時間段A的結束處，第二晶粒達到其最大操作溫度（例如，TDIE2）。然而，在時間段A的結束處，第一晶粒尚未達到其最大操作溫度（例如，TDIE1）。因而，熱可從第二晶粒朝第一晶粒耗散。電流（例如，具有第一極性的第一電流）被傳送給TEC並由TEC接收，這使得TEC將熱從第二晶粒耗散。第一極性可以是正極性。
在時間段B期間，在TEC被啟動之後且在TEC活躍時，第二晶粒的溫度開始下降，同時第一晶粒的溫度以更快的速率上升（由於來自第二晶粒的熱正被傳遞給第一晶粒）。因為第一晶粒在操作中，所以第一晶粒正在產生其自己的熱，同時，第一晶粒正接收來自第二晶粒的熱。
在時間段B的結束處，第一晶粒已達到其最大操作溫度，而第二晶粒現在低於其最大操作溫度。在此種情況下，熱可從第一晶粒耗散離開並朝第二晶粒耗散。具有不同極性的電流（例如，相對極性，第二極性）被傳遞給TEC且由TEC接收。第二極性可以是負極性。電流的新極性使得TEC將熱從第一晶粒耗散離開並朝第二晶粒耗散。
在時間段C期間，在TEC使用具有新極性的電流而活躍時，第一晶粒的溫度開始下降，同時第二晶粒的溫度開始上升（由於從第二晶粒產生的熱以及從第一晶粒傳遞的熱）。
在時間段C的結束處，第二晶粒已達到其最大操作溫度，而第一晶粒現在低於其最大操作溫度。被傳送給TEC且由TEC接收的電流現在被改變回另一極性（例如，第一極性，正極性），這使得TEC再次將熱耗散離開第二晶粒。
在時間段D期間，第二晶粒的溫度開始下降，同時第一晶粒的溫度上升。
因而，藉由改變傳送給TEC並由TEC接收的電流，晶粒的溫度可被動態地控制，而不必節流控制晶粒的效能。然而，在一些實現中，晶粒的熱管理及/或控制可經由限制晶粒的效能（例如，節流控制一或多個晶粒）與對至少一個TEC的使用的組合來達成。注意，不同實現可以使用具有不同值和極性的不同電流來啟動、配置以及適配TEC以進行散熱。
在描述了可如何經由使用至少一個TEC來達成晶粒的熱管理的示例之後，現在將在以下章節中描述用於包括至少一個TEC的晶粒的熱管理的若干方法。在一些實現中，晶粒的熱管理可包括限制一或多個晶粒的效能。 用於使用熱電冷卻器來對晶粒進行熱管理的方法的示例性流程圖
圖17圖示了用於使用至少一個熱電冷卻器（TEC）來對兩個或兩個以上晶粒進行熱管理的方法1700的示例性流程圖。方法1700可由TEC控制器及/或熱控制器執行。
TEC可以在方法1700之前活躍（例如，打開）或不活躍（關閉）。該方法接收（在1705處）第一晶粒的溫度（例如，第一溫度讀數，第二溫度讀數）和第二晶粒的溫度。第一晶粒可以是第一晶粒222。第二晶粒可以是第二晶粒242。溫度可以是來自第一晶粒的至少一個第一溫度感測器的溫度讀數以及來自第二晶粒的至少一個第二溫度感測器的溫度讀數。
該方法決定（在1710處）第一晶粒的溫度是否等於或大於第一晶粒的最大閾值操作溫度。例如，若第一晶粒的最大閾值操作溫度是100o F，則該方法決定第一晶粒的溫度是否等於或大於100o F。在第一晶粒存在多個溫度（例如，局部溫度）的情況下，該方法可作出若干判定。
在該方法決定（在1710處）第一晶粒的溫度不等於或大於第一晶粒的最大閾值操作溫度時，該方法繼續進行以決定（在1715處）第二晶粒的溫度是否等於或大於第二晶粒的最大閾值操作溫度。例如，若第二晶粒的最大閾值操作溫度是85o F，則該方法決定第二晶粒的溫度是否等於或大於85o F。在第二晶粒存在多個溫度（例如，局部溫度）的情況下，該方法可作出若干判定。
在該方法決定（在1715處）第二晶粒的溫度不等於或大於第二晶粒的最大閾值操作溫度時，該方法繼續進行以指令（在1720處）TEC不活躍（例如，關閉）。在一些實現中，指令TEC不活躍包括不向TEC傳送電流。若TEC已經不活躍，則沒有電流被傳送給TEC。該方法隨後繼續進行以決定（在1725處）是否繼續晶粒的熱管理。
然而，回頭參考1715，在該方法決定（在1715處）第二晶粒的溫度等於或大於第二晶粒的最大閾值操作溫度時，該方法繼續進行以（在1730處）將TEC配置及/或適配成將熱從第二晶粒耗散離開。在此種情況下，該方法可以將TEC配置及/或適配成在第一方向上（例如，離開第二晶粒的方向）朝第一晶粒散熱。這可包括將具有第一極性（例如，正極性）的第一電流發送給TEC。該方法隨後繼續進行以決定（在1725處）是否繼續晶粒的熱管理。
回頭參考1710，在該方法決定（在1710處）第一晶粒的溫度等於或大於第一晶粒的最大閾值操作溫度時，該方法繼續進行以決定（在1735處）第二晶粒的溫度是否等於或大於第二晶粒的最大閾值操作溫度。在第二晶粒存在多個溫度（例如，局部溫度）的情況下，該方法可作出若干判定。
在該方法決定（在1735處）第二晶粒的溫度等於或大於第二晶粒的最大閾值操作溫度時，該方法繼續進行以（在1740處）將TEC配置成不活躍（例如，關閉）。在此種情況下，第一晶粒和第二晶粒兩者皆具有大於其相應的最大閾值溫度的溫度，從而使用TEC將不具有生產效率。在此種情況下，節流控制一或多個晶粒的效能（例如，限制晶粒的時鐘速度）可被用來降低晶粒的溫度。在一些實現中，指令TEC不活躍包括不向TEC傳送電流。若TEC已經不活躍，則沒有電流被傳送給TEC。該方法隨後繼續進行以決定（在1725處）是否繼續晶粒的熱管理。
然而，回頭參考1735，在該方法決定（在1735處）第二晶粒的溫度不等於或大於第二晶粒的最大閾值操作溫度時，該方法繼續進行以（在1745處）將TEC配置及/或適配成將熱從第一晶粒耗散離開。在此種情況下，該方法可以將TEC配置及/或適配成在第二方向上（例如，離開第一晶粒的方向）朝第二晶粒散熱。這可包括將具有第二極性（例如，負極性）的第二電流發送給TEC。該方法隨後繼續進行以決定（在1725處）是否繼續晶粒的熱管理。
該方法決定（在1725處）是否繼續晶粒的熱管理。若是，該方法返回以接收（在1705處）第一晶粒的溫度和第二晶粒的溫度。
然而，在該方法決定（在1725處）不繼續晶粒的熱管理時，該方法繼續（在1745處）將TEC配置成不活躍（例如，關閉）。這可藉由中斷將任何電流傳送給TEC來達成。   用於使用熱電冷卻器及/或對晶粒的效能限制來對晶粒進行熱管理的方法的示例性流程圖
圖18圖示了用於使用至少一個熱電冷卻器（TEC）及/或對晶粒的效能限制來對兩個或兩個以上晶粒進行熱管理的另一方法1800的示例性流程圖。方法1800可由TEC控制器及/或熱控制器執行。
TEC可以在方法1800之前活躍（例如，打開）或不活躍（關閉）。該方法接收（在1805處）第一晶粒的溫度（例如，第一溫度讀數，第二溫度讀數）和第二晶粒的溫度。第一晶粒可以是第一晶粒222。第二晶粒可以是第二晶粒242。溫度可以是來自第一晶粒的至少一個第一溫度感測器的溫度讀數以及來自第二晶粒的至少一個第二溫度感測器的溫度讀數。
該方法決定（在1810處）第一晶粒的溫度是否等於或大於第一晶粒的最大閾值操作溫度，並且第二晶粒的溫度是否等於或大於第二晶粒的最大閾值操作溫度。在第一晶粒及/或第二晶粒存在多個溫度（例如，局部溫度）的情況下，該方法可作出若干判定。
在該方法決定（在1810處）第一晶粒的溫度等於或大於第一晶粒的最大閾值操作溫度並且第二晶粒的溫度等於或大於第二晶粒的最大閾值操作溫度時，該方法限制（在1815處）第一晶粒及/或第二晶粒的效能。在一些實現中，限制晶粒的效能可包括節流控制晶粒，諸如限制一或多個晶粒的最大時鐘速度。不同實現可以不同地限制晶粒的效能。例如，與第二晶粒的效能相比，第一晶粒的效能可被更多地限制。
該方法繼續進行以接收（在1805處）第一晶粒的溫度和第二晶粒的溫度。
然而，在該方法決定（在1810處）第一晶粒的溫度不等於或大於第一晶粒的最大閾值操作溫度並且第二晶粒的溫度不等於或大於第二晶粒的最大閾值操作溫度時，該方法可任選地移除或減少（在1820處）對第一晶粒及/或第二晶粒的效能的任何限制。
該方法決定（在1825處）第一晶粒的溫度是否等於或大於第一晶粒的最大閾值操作溫度，或者第二晶粒的溫度是否等於或大於第二晶粒的最大閾值操作溫度。在第一晶粒及/或第二晶粒存在多個溫度（例如，局部溫度）的情況下，該方法可作出若干判定。
在該方法決定（在1825處）第一晶粒的溫度等於或大於第一晶粒的最大閾值操作溫度或者第二晶粒的溫度等於或大於第二晶粒的最大閾值操作溫度時，該方法啟動（在1830處）熱電冷卻器（TEC）。這可包括向TEC發送電流。TEC可被啟動以將熱從第一晶粒耗散離開或從第二晶粒耗散離開。例如，在第一晶粒的溫度等於或大於第一晶粒的最大閾值操作溫度、但第二晶粒的溫度不等於或大於第二晶粒的最大閾值操作溫度時，TEC可被啟動以將熱從第一晶粒耗散離開。在第一晶粒的溫度不等於或大於第一晶粒的最大閾值操作溫度、但第二晶粒的溫度等於或大於第二晶粒的最大閾值操作溫度時，TEC可被啟動以將熱從第二晶粒耗散離開。TEC可被如何啟動的示例在圖17中圖示和描述。該方法隨後繼續進行以接收（在1805處）第一晶粒的溫度和第二晶粒的溫度。
在該方法決定（在1825處）第一晶粒的溫度不等於或大於第一晶粒的最大閾值操作溫度並且第二晶粒的溫度不等於或大於第二晶粒的最大閾值操作溫度時，該方法停用（在1835處）熱電冷卻器（TEC）。停用TEC可包括不向TEC傳送電流。在TEC已經不活躍時，沒有電流被傳送。注意，在一些實現中，可傳送相同電流或不同電流（例如，具有不同安培的電流）。在一些實現中，較強電流（例如，具有較大安培的電流）將比較弱電流（例如，具有較低安培的電流）提供更大的主動散熱。不同實現可以使用不同因素及/或變數來考慮電流的強度。此種因素及/或變數可包括封裝的功率源（例如，電池電源、插座電源）及/或晶粒的溫度變化的速率。
方法1800可被反覆運算若干次，直至晶粒的熱管理結束。 用於提供/製造包括雙向熱電冷卻器（TEC）的層疊封裝（PoP）裝置的示例性序列
在一些實現中，提供/製造包括至少一個雙向熱電冷卻器（TEC）的層疊封裝（PoP）裝置包括若干程序。圖19（包括圖19A-19B）圖示了用於提供/製造包括至少一個雙向熱電冷卻器（TEC）的PoP裝置的示例性序列。在一些實現中，圖19A-19C的序列可被用於提供/製造圖2-5的PoP裝置及/或本案中描述的其他PoP裝置。
應當注意，圖19A-19C的序列可以組合一或多個階段以簡化及/或闡明用於提供/製造包括雙向熱電冷卻器（TEC）的PoP裝置的序列。在一些實現中，各程序的次序可被改變或修改。
如圖19A所示的階段1圖示了提供基板1900之後的狀態。基板1900可以是封裝基板。基板1900可由供應者或製造者來製造或供應。基板1900包括至少一個介電層1902、一組互連1904（例如，跡線、通孔、焊盤）、第一阻焊層1906、以及第二阻焊層1908。介電層1902可包括核心層及/或預浸層。
階段2圖示了第一晶粒1910被耦合到（例如，安裝到）基板1900之後的狀態。第一晶粒1910經由一組焊料1912（例如，焊球）耦合到基板1900。不同的實現可以將第一晶粒1910不同地耦合至基板1900。在一些實現中，第一晶粒1910經由一組柱和焊料來耦合到基板1900。
階段3圖示了在基板1900和第一晶粒1910上提供（例如，形成）了密封層1920之後的狀態。密封層1920可以密封整個第一晶粒1910或僅第一晶粒1910的一部分。密封層1920可以是模塑膠及/或環氧樹脂填料。
階段4圖示了在密封層1920中形成至少一個腔1921之後的狀態。不同實現可以形成腔1921。在一些實現中，鐳射被用來形成腔1921。在一些實現中，密封層1920是光可圖案化層，且可使用光刻製程（例如，光蝕刻製程）以將密封層1920圖案化來形成腔1921。
階段5圖示了在密封層1920之中或之上形成了至少一個通孔1922和至少一個互連1924之後的狀態。鍍敷製程可被用來形成通孔1922和互連1924。互連1924可包括跡線及/或焊盤。互連1924可以是重分佈互連。通孔1922和互連1924可各自包括晶種金屬層和金屬層。
如圖19B所示的階段6圖示了在將熱電冷卻器（TEC）1940耦合（例如，安裝）到第一晶粒1910之後的狀態。在一些實現中，黏合劑（例如，導熱黏合劑）被用來將TEC 1940耦合到第一晶粒1910。TEC 1940可以是雙向TEC。TEC 1940包括焊盤及/或端子（例如，如圖7該）。TEC 1940可耦合到第一晶粒1910，使得TEC 1940的焊盤及/或端子耦合（例如，電耦合）到密封層1920上的互連（例如，重分佈互連、來自互連1924的互連）。階段6可圖示包括基板1900、第一晶粒1910以及密封層1920的第一封裝1950。第一封裝1950亦可包括TEC 1940。
階段7圖示了在第二封裝1960被耦合（例如，安裝）到第一封裝1950之後的狀態，從而使得TEC 1940處於第一封裝1950和第二封裝1960之間。第二封裝1960包括第二基板1970（例如，封裝基板）、第二晶粒1980、以及第二密封層1982。第二基板1970包括至少一個介電層1972和一組互連1974（例如，跡線、焊盤、通孔）。一組焊球1976可耦合到第二基板1970和來自第一封裝1950的互連（例如，互連1924）。第二晶粒1980經由一組焊料1984（例如，焊球）耦合（例如，安裝）到第二基板1970。如在階段7所示，TEC 1940位於第一晶粒1910和第二基板1970之間。在一些實現中，黏合劑（例如，導熱黏合劑）被用來將第二基板1970耦合到TEC 1940。
階段8圖示了在一組焊球1990被耦合到第一封裝1950之後的狀態。階段8可包括層疊封裝（PoP）裝置1994，其包括第一封裝1950、第二封裝1960以及TEC 1940。 用於提供/製造包括雙向熱電冷卻器（TEC）的層疊封裝（PoP）裝置的示例性方法
圖20圖示了用於提供/製造包括至少一個雙向熱電冷卻器（TEC）的層疊封裝（PoP）裝置的方法2000的示例性流程圖。在一些實現中，圖20的方法2000可被用於提供/製造圖2-5的PoP裝置及/或本案中描述的其他PoP裝置。
應當注意，圖20的流程圖可以組合一或多個步驟及/或程序以簡化及/或闡明用於提供/製造包括雙向TEC的PoP裝置的方法。在一些實現中，各程序的次序可被改變或修改。
該方法提供（在2005處）基板。該基板可以是封裝基板。該基板可由供應者或製造者來製造或供應。該基板包括至少一個介電層、一組互連（例如，跡線、通孔、焊盤）、第一阻焊層、以及第二阻焊層。介電層可包括核心層及/或預浸層。
該方法將第一晶粒耦合到該基板（在2010）。第一晶粒可經由一組焊料（例如，焊球）耦合（例如，安裝）到該基板。不同實現可以將第一晶粒不同地耦合至基板。在一些實現中，第一晶粒經由一組柱和焊料來耦合到基板。
該方法可任選地在基板和第一晶粒上提供（在2015）密封層。在一些實現中，提供密封層包括在基板和第一晶粒上形成密封層，使得密封層對整個第一晶粒或僅第一晶粒的一部分進行密封。密封層可以是模塑膠及/或環氧樹脂填料。
該方法在密封層之中和之上形成（在2020處）互連。在一些實現中，形成互連包括在密封層中形成腔以及在腔及/或密封層中形成互連。不同實現可以形成腔。在一些實現中，鐳射被用來形成腔。在一些實現中，密封層是光可圖案化層，且可使用光刻製程（例如，光蝕刻製程）以將密封層圖案化來形成腔。
形成互連可包括在密封層1920之中和之上形成至少一個通孔和至少一個互連。鍍敷製程可被用來形成通孔和互連。互連可包括跡線及/或焊盤。互連可以是重分佈互連。通孔和互連可各自包括晶種金屬層和金屬層。
該方法將熱電冷卻器（TEC）耦合（在2025）到第一晶粒。在一些實現中，黏合劑（例如，導熱黏合劑）被用來將TEC耦合（例如，安裝）到第一晶粒。TEC可以是雙向TEC。第一封裝可由第一基板、第一晶粒、密封層來限定。第一封裝亦可包括耦合到第一晶粒的TEC。
該方法將第二封裝耦合（在2030）到第一封裝，使得TEC處於第一封裝和第二封裝之間。第二封裝包括第二基板（例如，封裝基板）、第二晶粒、以及第二密封層。第二基板包括至少一個介電層和一組互連（例如，跡線、焊盤、通孔）。一組焊球可耦合到第二基板和來自第一封裝的互連。TEC位於（第一封裝的）第一晶粒與（第二封裝的）第二基板之間。在一些實現中，黏合劑（例如，導熱黏合劑）被用來將第二基板耦合到TEC。
該方法將一組焊球提供（在2035）到第一封裝。更具體地，該組焊球可耦合到第一封裝的第一基板。 包括雙向熱電冷卻器的示例性層疊封裝（PoP）裝置
圖21圖示了包括第一封裝2102（例如，第一積體裝置封裝）、第二封裝2104（例如，第二積體裝置封裝）、第一熱電冷卻器（TEC）2110以及第二TEC 2112的另一層疊封裝（PoP）裝置2100的實例。在一些實現中，第一熱電冷卻器（TEC）2110和第二TEC 2112可被配置為TEC的組裝件或陣列，如圖8-9中描述的。
第一封裝2102包括第一基板2120、第一晶粒2122（例如，第一邏輯晶粒）、第二晶粒2113（例如，第二邏輯晶粒）、以及第一密封層2124。第一基板2120包括至少一個介電層2126和一組互連2127。第一封裝2102亦可包括第一TEC 2110和第二TEC 2112。第一TEC 2110耦合到第一晶粒2122。第二TEC 2112耦合到第二晶粒2123。黏合劑（例如，導熱黏合劑）可被用來將TEC（例如，第一TEC 2110）耦合到第一晶粒（例如，晶粒2122）。
第二封裝2104耦合（例如，安裝）到第一封裝2102，使得第一TEC 2110和第二TEC 2112處於第一封裝2102和第二封裝2104之間。第二封裝2104包括第二基板2140、第一晶粒2142、發2143、第一密封層2144以及第三TEC 2150。第二基板2140包括至少一個介電層2146和一組互連2147。第一TEC 2110處於第一晶粒2122和第二基板2140之間。第二TEC 2112處於第二晶粒2123和第二基板2140之間。第三TEC 2150處於第一晶粒2142和第二晶粒2143之間。
第一TEC 2110可以是能夠在第一方向上（例如，在第一時段/訊框中）和第二方向上（例如，在第二時段/訊框中）散熱的雙向TEC，其中第二方向與第一方向相對。類似地，第二TEC 2112可以是能夠在第一方向上（例如，在第一時段/訊框中）和第二方向上（例如，在第二時段/訊框中）散熱的雙向TEC，其中第二方向與第一方向相對。第三TEC 2150可以是能夠在第一方向上（例如，在第一時段/訊框中）和第二方向上（例如，在第二時段/訊框中）散熱的雙向TEC，其中第二方向與第一方向相對。
在一些實現中，如在圖3-4中描述的，TEC 2110和2112可以是可被配置及/或適配成動態地（例如，在PoP裝置2100的操作期間即時地）在第一封裝2102和第二封裝2104之間來回散熱的雙向TEC。
在一些實現中，TEC 2110和2112可以是可被配置及/或適配成動態地（例如，在PoP裝置2100的操作期間即時地）在第一晶粒2122和第二晶粒2123之間來回散熱的雙向TEC。亦即，TEC 2110和2112可被配置成使得從第一晶粒2122耗散離開的熱可朝第二晶粒2123耗散。因而，在一些實現中，TEC 2110和2112可被配置成使得從第一晶粒2122經由第一TEC 2110、第二基板2140、第二TEC 2112向第二晶粒2123散熱。
在一些實現中，TEC 2110和2112可被配置成使得從第二晶粒2123耗散離開的熱可朝第一晶粒2122耗散。因而，在一些實現中，TEC 2110和2112可被配置成使得從第二晶粒2123經由第二TEC 2112、第二基板2140、第一TEC 2110向第一晶粒2122散熱。
在一些實現中，TEC 2150可以是可被配置及/或適配成動態地（例如，在PoP裝置2100的操作期間即時地）在第一晶粒2142和第二晶粒2143之間來回散熱的雙向TEC。亦即，例如，TEC 2150和2150可被配置成使得從第一晶粒2142耗散離開的熱可朝第二晶粒2143耗散。不同實現可以不同地配置TEC以達成PoP裝置2100中的晶粒的期望熱管理。 示例性電子設備
圖22圖示了可積體有前述積體裝置、半導體裝置、積體電路、晶粒、仲介體、封裝或層疊封裝（PoP）中的任一者的各種電子裝置。例如，行動電話裝置2202、膝上型電腦裝置2204以及固定位置終端裝置2206可包括如本文所述的積體裝置2200。積體裝置2200可以是例如本文描述的任何積體電路、晶粒、積體裝置、積體裝置封裝、積體電路裝置、層疊封裝裝置。圖22中所圖示的裝置2202、2204、2206僅是示例性的。其他電子裝置亦能以積體裝置2200為其特徵，此類電子裝置包括但不限於裝置（例如，電子裝置）群，該裝置群包括行動裝置、掌上型個人通訊系統（PCS）單元、可攜式資料單元（諸如個人數位助理）、有全球定位系統（GPS）功能的裝置、導航裝置、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單元（諸如儀錶讀取裝備）、通訊裝置、智慧型電話、平板電腦、電腦、可穿戴裝置、伺服器、路由器、機動車（例如，自主車輛）中實現的電子裝置，或者儲存或取得資料或電腦指令的任何其他裝置，或者其任何組合。
圖2、3、4、5、6、7、8、19、10、11、12、13、14、15、16、17、18、19A-19B、20、21及/或22中圖示的元件、步驟、特徵及/或功能之中的一或多個可以被重新安排及/或組合成單個元件、步驟、特徵或功能，或可以實施在數個元件、步驟，或功能中。亦可添加額外的元件、組件、步驟，及/或功能而不會脫離本案。亦應當注意，本案中的圖2、3、4、5、6、7、8、19、10、11、12、13、14、15、16、17、18、19A-19B、20、21及/或22及其相應描述不限於晶粒及/或IC。在一些實現中，圖2、3、4、5、6、7、8、19、10、11、12、13、14、15、16、17、18、19A-19B、20、21及/或22及其相應描述可被用於製造、建立、提供，及/或生產積體裝置。在一些實現中，一種裝置可包括晶粒、晶粒封裝、積體電路（IC）、積體裝置、積體裝置封裝、晶片、半導體裝置、層疊封裝（PoP）裝置，及/或仲介體。
用語「示例性」在本文中用於表示「用作示例、實例或圖示」。本文中描述為「示例性」的任何實現或態樣不必被解釋為優於或勝過本案的其他態樣。同樣，術語「態樣」不要求本案的所有態樣皆包括所論述的特徵、優點或操作模式。術語「耦合」在本文中被用於指兩個物件之間的直接或間接耦合。例如，若物件A實體地接觸物件B，且物件B接觸物件C，則物件A和C可仍被認為是彼此耦合的——即便其並非彼此直接實體接觸。
亦應注意，該等實施例可能是作為被圖示為流程圖、流程圖、結構圖，或方塊圖的程序來描述的。儘管流程圖可能會把諸操作描述為順序程序，但是該等操作中有許多操作能夠並行或併發地執行。另外，該等操作的次序可以被重新安排。程序在其操作完成時終止。程序可對應於方法、函數、規程、子常式、副程式等。當程序對應於函數時，其終止對應於該函數返回調用方函數或主函數。上述方法及/或程序中的任一者亦可以是儲存在電腦/處理器可讀儲存媒體中的可由至少一個處理電路、處理器、晶粒及/或控制器（例如，TEC控制器、熱控制器）執行的代碼。例如，晶粒、TEC控制器及/或熱控制器可包括可執行儲存在電腦/處理器可讀儲存媒體中的代碼的一或多個處理電路。電腦/處理器可讀儲存媒體可包括記憶體（例如，記憶體晶粒、邏輯晶粒中的記憶體、TEC控制器中的記憶體、熱控制器中的記憶體）。晶粒可被實現為倒裝晶片、晶片級封裝（WLP），及/或晶片規模封裝（CSP）。
本領域技藝人士將可進一步領會，結合本文中揭露的實施例描述的各種說明性邏輯區塊、模組、電路和演算法步驟可被實現為電子硬體、電腦軟體，或兩者的組合。為清楚地圖示硬體與軟體的這一可互換性，各種說明性元件、方塊、模組、電路、以及步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實現為硬體亦是軟體取決於具體應用和施加於整體系統的設計約束。
本文中所描述的本案的各種態樣可實現於不同設備及/或系統中而不會脫離本案。應注意，本案的以上各態樣僅是實例，且不應被解釋成限定本案。對本案的各態樣的描述意欲是說明性的，而非限定所附請求項的範圍。由此，本發明的教導可以現成地應用於其他類型的裝置，並且許多替換、修改和變形對於本領域技藝人士將是顯而易見的。
100‧‧‧積體裝置封裝
102‧‧‧第一晶粒
106‧‧‧封裝基板
108‧‧‧PCB
110‧‧‧互連
112‧‧‧第一組焊球
116‧‧‧第二組焊球
120‧‧‧散熱器
200‧‧‧層疊封裝（PoP）裝置
202‧‧‧第一封裝
204‧‧‧第二封裝
210‧‧‧TEC
220‧‧‧第一基板
222‧‧‧第一晶粒
224‧‧‧第一密封層
225‧‧‧焊料
226‧‧‧介電層
227‧‧‧互連
228‧‧‧第一阻焊層
229‧‧‧第二阻焊層
230‧‧‧焊料
232‧‧‧焊料
234‧‧‧焊料
236‧‧‧焊料
240‧‧‧第二基板
242‧‧‧第二晶粒
244‧‧‧第二密封層
245‧‧‧一組焊球
246‧‧‧介電層
247‧‧‧互連
248‧‧‧第一阻焊層
249‧‧‧第二阻焊層
250‧‧‧印刷電路板（PCB）
252‧‧‧焊球
270‧‧‧黏合劑
272‧‧‧黏合劑
500‧‧‧層疊封裝（PoP）裝置
502‧‧‧第一封裝
510‧‧‧通孔
512‧‧‧互連
520‧‧‧焊料
600‧‧‧熱電冷卻器（TEC）
602‧‧‧N摻雜元件
604‧‧‧P摻雜元件
606‧‧‧載體
612‧‧‧互連
614‧‧‧互連
702‧‧‧第一焊盤
704‧‧‧第二焊盤
712‧‧‧介電層
714‧‧‧介電層
800‧‧‧概念性TEC
801‧‧‧載體
802‧‧‧第一TEC
804‧‧‧第二TEC
806‧‧‧第三TEC
808‧‧‧第四TEC
810‧‧‧第五TEC
812‧‧‧第六TEC
1000‧‧‧熱電冷卻器（TEC）
1002‧‧‧TEC控制器
1004‧‧‧熱控制器
1006‧‧‧溫度感測器
1101‧‧‧第一晶粒
1102‧‧‧TEC控制器
1104‧‧‧熱控制器
1106‧‧‧第一溫度感測器
1108‧‧‧第二溫度感測器
1201‧‧‧第一晶粒
1202‧‧‧TEC控制器
1302‧‧‧第一組互連
1304‧‧‧第二組互連
1402‧‧‧第一組互連
1404‧‧‧第二組互連
1502‧‧‧第一組互連
1504‧‧‧第二組互連
1602‧‧‧第一曲線
1604‧‧‧第二曲線
1606‧‧‧第三曲線
1700‧‧‧方法
1705‧‧‧步驟
1710‧‧‧步驟
1715‧‧‧步驟
1720‧‧‧步驟
1725‧‧‧步驟
1730‧‧‧步驟
1735‧‧‧步驟
1740‧‧‧步驟
1745‧‧‧步驟
1750‧‧‧步驟
1805‧‧‧步驟
1810‧‧‧步驟
1815‧‧‧步驟
1820‧‧‧步驟
1825‧‧‧步驟
1830‧‧‧步驟
1835‧‧‧步驟
1900‧‧‧基板
1902‧‧‧介電層
1904‧‧‧一組互連
1906‧‧‧第一阻焊層
1908‧‧‧第二阻焊層
1910‧‧‧第一晶粒
1912‧‧‧一組焊料
1920‧‧‧密封層
1921‧‧‧腔
1922‧‧‧通孔
1924‧‧‧互連
1940‧‧‧熱電冷卻器（TEC）
1950‧‧‧第一封裝
1960‧‧‧第二封裝
1970‧‧‧第二基板
1972‧‧‧介電層
1974‧‧‧一組互連
1976‧‧‧一組焊球
1980‧‧‧第二晶粒
1982‧‧‧第二密封層
1984‧‧‧一組焊料
1990‧‧‧一組焊球
1994‧‧‧層疊封裝（PoP）裝置
2000‧‧‧方法
2005‧‧‧步驟
2010‧‧‧步驟
2015‧‧‧步驟
2020‧‧‧步驟
2025‧‧‧步驟
2030‧‧‧步驟
2035‧‧‧步驟
2100‧‧‧另一層疊封裝（PoP）裝置
2102‧‧‧第一封裝
2104‧‧‧第二封裝
2110‧‧‧第一TEC
2112‧‧‧第二TEC
2120‧‧‧第一基板
2122‧‧‧第一晶粒
2123‧‧‧第二晶粒
2124‧‧‧第一密封層
2126‧‧‧介電層
2127‧‧‧一組互連
2140‧‧‧第二基板
2142‧‧‧第一晶粒
2143‧‧‧第二晶粒
2144‧‧‧第一密封層
2146‧‧‧介電層
2147‧‧‧一組互連
2150‧‧‧第三TEC
2200‧‧‧積體裝置
2202‧‧‧裝置
2204‧‧‧裝置
2206‧‧‧裝置
在結合附圖理解下文闡述的詳細描述時，各種特徵、本質和優點會變得明顯，在附圖中，相像的元件符號貫穿始終作相應標識。
圖1圖示了積體裝置封裝。
圖2圖示了包括雙向熱電冷卻器（TEC）的層疊封裝（PoP）裝置的示例的剖面圖。
圖3圖示了包括雙向熱電冷卻器（TEC）的層疊封裝（PoP）裝置中的熱傳遞流的實例。
圖4圖示了包括雙向熱電冷卻器（TEC）的層疊封裝（PoP）裝置中的熱傳遞流的實例。
圖5圖示了包括雙向熱電冷卻器（TEC）的層疊封裝（PoP）裝置的另一示例的剖面圖。
圖6圖示了雙向熱電冷卻器的剖面圖。
圖7圖示了雙向熱電冷卻器的傾斜視圖。
圖8圖示了組裝雙向熱電冷卻器（TEC）的傾斜視圖。
圖9圖示了可如何配置包括若干雙向熱電冷卻器（TEC）的熱電冷卻器的實例。
圖10圖示了熱控制器可如何控制雙向熱電冷卻器（TEC）的配置。
圖11圖示了熱控制器可如何控制雙向熱電冷卻器（TEC）的另一配置。
圖12圖示了熱控制器可如何控制雙向熱電冷卻器（TEC）的又一配置。
圖13圖示了包括雙向熱電冷卻器（TEC）的層疊封裝（PoP）裝置的示例的剖面圖，其中突出顯示了若干示例性電路徑。
圖14圖示了包括雙向熱電冷卻器（TEC）的層疊封裝（PoP）裝置的示例的剖面圖，其中突出顯示了若干示例性電路徑。
圖15圖示了包括雙向熱電冷卻器（TEC）的層疊封裝（PoP）裝置的示例的剖面圖，其中突出顯示了若干示例性電路徑。
圖16圖示了若干溫度圖和TEC電流圖，以示出TEC的操作可如何影響層疊封裝（PoP）裝置中的若干晶粒的溫度。
圖17圖示了用於配置雙向熱電冷卻器（TEC）並控制層疊封裝（PoP）裝置中的晶粒的溫度的方法的示例性流程圖。
圖18圖示了用於配置雙向熱電冷卻器（TEC）並控制層疊封裝（PoP）裝置中的晶粒的溫度的方法的另一示例性流程圖。
圖19（包括圖19A-19B）圖示了用於製造包括雙向熱電冷卻器（TEC）的層疊封裝（PoP）裝置的示例性序列。
圖20圖示了用於製造包括雙向熱電冷卻器（TEC）的層疊封裝（PoP）裝置的方法的示例性流程圖。
圖21圖示了包括雙向熱電冷卻器（TEC）的層疊封裝（PoP）裝置的另一示例的剖面圖。
圖22圖示了可整合本文所描述的層疊封裝（PoP）裝置、積體裝置封裝、半導體裝置、晶粒、積體電路及/或PCB的各種電子設備。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
200‧‧‧層疊封裝(PoP)裝置
202‧‧‧第一封裝
204‧‧‧第二封裝
210‧‧‧TEC
220‧‧‧第一基板
222‧‧‧第一晶粒
224‧‧‧第一密封層
225‧‧‧焊料
226‧‧‧介電層
227‧‧‧互連
228‧‧‧第一阻焊層
229‧‧‧第二阻焊層
230‧‧‧焊料
232‧‧‧焊料
234‧‧‧焊料
236‧‧‧焊料
240‧‧‧第二基板
242‧‧‧第二晶粒
244‧‧‧第二密封層
245‧‧‧一組焊球
246‧‧‧介電層
247‧‧‧互連
248‧‧‧第一阻焊層
249‧‧‧第二阻焊層
250‧‧‧印刷電路板(PCB)
252‧‧‧焊球
270‧‧‧黏合劑
272‧‧‧黏合劑

Claims (30)

  1. 一種層疊封裝（PoP）裝置，包括： 一第一封裝，包括： 一第一基板；及 耦合至該第一基板的一第一晶粒； 耦合到該第一封裝的一第二封裝，該第二封裝包括： 一第二基板；及 耦合至該第二基板的一第二晶粒；及 位於該第一晶粒與該第二基板之間的一雙向熱電冷卻器（TEC），其中該雙向TEC被適配成在該第一封裝和該第二封裝之間動態地來回散熱。
  2. 如請求項1之PoP裝置，其中該雙向TEC被適配成在一第一時間段中將來自該第一晶粒的熱耗散到該第二晶粒。
  3. 如請求項2之PoP裝置，其中該雙向TEC被進一步適配成在一第二時間段中將來自該第二晶粒的熱耗散到該第一晶粒。
  4. 如請求項2之PoP裝置，其中該雙向TEC被適配成將來自該第一晶粒的熱經由該第二基板耗散到該第二晶粒。
  5. 如請求項1之PoP裝置，其中該雙向TEC經由一第一導熱黏合劑耦合到該第一晶粒。
  6. 如請求項1之PoP裝置，其中該雙向TEC是複數個熱電冷卻器（TEC）的一陣列。
  7. 如請求項1之PoP裝置，其中該雙向TEC經由包括該第一晶粒中的互連的複數個互連電耦合到一TEC控制器。
  8. 如請求項1之PoP裝置，其中該雙向TEC經由包括該第一密封層中的互連的複數個互連電耦合到一TEC控制器。
  9. 如請求項1之PoP裝置，其中該雙向TEC經由包括該第二基板中的互連的複數個互連電耦合到一TEC控制器。
  10. 如請求項1之PoP裝置，其中該第一晶粒是一第一邏輯晶粒且該第二晶粒是至少一第二邏輯晶粒或一記憶體晶粒中的一者。
  11. 如請求項1之PoP裝置，其中該第一封裝進一步包括耦合到該第一基板的一第三晶粒，其中該雙向TEC被進一步適配成在該第一晶粒和該第三晶粒之間動態地來回散熱。
  12. 如請求項1之PoP裝置，其中該第一封裝進一步包括耦合到該第一基板的一第三晶粒，其中該PoP裝置進一步包括一第二雙向TEC，其中該雙向TEC與該第二雙向TEC的組合被適配成在該第一晶粒和該第三晶粒之間動態地來回散熱。
  13. 如請求項1之PoP裝置，其中該PoP裝置被合併到從包括以下各項的一組中選擇的一裝置中：一音樂播放機、一視訊播放機、一娛樂單元、一導航裝置、一通訊裝置、一行動裝置、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴裝置、一膝上型電腦、一伺服器、以及一機動車中的一裝置，並且進一步包括該裝置。
  14. 一種層疊封裝（PoP）裝置，包括： 一第一封裝，包括： 一第一基板；及 耦合至該第一基板的一第一晶粒； 耦合到該第一封裝的一第二封裝，該第二封裝包括： 一第二基板；及 耦合至該第二基板的一第二晶粒；及 位於該第一晶粒與該第二基板之間的一雙向熱傳遞裝置，其中該雙向熱傳遞構件被配置成在該第一封裝和該第二封裝之間動態地來回散熱。
  15. 如請求項14之PoP裝置，其中該雙向熱傳遞構件被配置成在一第一時間段中將來自該第一晶粒的熱耗散到該第二晶粒。
  16. 如請求項15之PoP裝置，其中該雙向熱傳遞構件被進一步配置成在一第二時間段中將來自該第二晶粒的熱耗散到該第一晶粒。
  17. 如請求項15之PoP裝置，其中該雙向熱傳遞構件被配置成將來自該第一晶粒的熱經由該第二基板耗散到該第二晶粒。
  18. 如請求項14之PoP裝置，其中該雙向熱傳遞構件是複數個熱電冷卻器（TEC）的一陣列。
  19. 如請求項15之PoP裝置，其中該PoP裝置被合併到從包括以下各項的一組中選擇的一裝置中：一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴裝置、一膝上型電腦、一伺服器、以及一機動車中的一裝置，並且進一步包括該裝置。
  20. 一種用於對一層疊封裝（PoP）裝置進行熱管理的方法，包括： 接收一第一晶粒的一第一溫度讀數； 接收一第二晶粒的一第二溫度讀數； 決定該第一晶粒的該第一溫度讀數是否等於或大於該第一晶粒的一第一最大溫度； 決定該第二晶粒的該第二溫度讀數是否等於或大於該第二晶粒的一第二最大溫度； 在(i)該第一溫度讀數等於或大於該第一最大溫度並且(ii)該第二溫度讀數小於該第二最大溫度時，將一雙向熱電冷卻器（TEC）配置成將來自該第一晶粒的熱耗散到該第二晶粒；及 在(i)該第二溫度讀數等於或大於該第二最大溫度並且(ii)該第一溫度讀數小於該第一最大溫度時，將該雙向熱電冷卻器（TEC）配置成將來自該第二晶粒的熱耗散到該第一晶粒。
  21. 如請求項20之方法，其中將該雙向TEC配置成將來自該第一晶粒的熱耗散到該第二晶粒之步驟包括將一TEC控制器配置成向該雙向TEC發送一第一信號，其中該第一信號具有一第一極性。
  22. 如請求項21之方法，其中將該雙向TEC配置成將來自該第二晶粒的熱耗散到該第一晶粒之步驟包括將該TEC控制器配置成向該雙向TEC發送一第二信號，其中該第二信號具有與該第一極性相對的一第二極性。
  23. 如請求項20之方法，進一步包括在(i)該第一溫度讀數小於該第一最大溫度並且(ii)該第二溫度讀數小於該第二最大溫度時，將該雙向TEC配置成不活躍。
  24. 如請求項20之方法，其中接收該第一溫度讀數、接收該第二溫度讀數、決定該第一晶粒的該第一溫度讀數是否等於或大於該第一晶粒的一第一最大溫度、以及決定該第二晶粒的該第二溫度讀數是否等於或大於該第二晶粒的一第二最大溫度的該方法是由一熱控制器執行的。
  25. 如請求項24之方法，其中該熱控制器被實現在該PoP裝置的該第一晶粒中。
  26. 如請求項20之方法，其中接收該第一晶粒的該第一溫度讀數之步驟包括接收來自至少一個第一溫度感測器的至少一個第一溫度，並且其中接收該第二晶粒的該第二溫度讀數之步驟包括接收來自至少一個第二溫度感測器的至少一個第二溫度。
  27. 如請求項21之方法，進一步包括在(i)該第一溫度讀數等於或大於該第一最大溫度並且(ii)該第二溫度讀數等於或大於該第二最大溫度時，指令該第一晶粒降低一第一晶粒效能。
  28. 如請求項27之方法，進一步包括在(i)該第一溫度讀數等於或大於該第一最大溫度並且(ii)該第二溫度讀數等於或大於該第二最大溫度時，將該雙向TEC配置成不活躍。
  29. 如請求項21之方法，進一步包括在(i)該第一溫度讀數等於或大於該第一最大溫度並且(ii)該第二溫度讀數等於或大於該第二最大溫度時，指令該第二晶粒降低一第二晶粒效能。
  30. 一種包括用於執行一層疊封裝（PoP）裝置的熱管理的一或多數指令的處理器可讀儲存媒體，該等指令在由至少一個處理電路執行時使該至少一個處理電路： 接收一第一晶粒的一第一溫度讀數； 接收一第二晶粒的一第二溫度讀數； 決定該第一晶粒的第一溫度讀數是否等於或大於該第一晶粒的一第一最大溫度； 決定該第二晶粒的第二溫度讀數是否等於或大於該第二晶粒的一第二最大溫度； 在(i)該第一溫度讀數等於或大於該第一最大溫度並且(ii)該第二溫度讀數小於該第二最大溫度時，將一雙向熱電冷卻器（TEC）配置成將來自該第一晶粒的熱耗散到該第二晶粒；及 在(i)該第二溫度讀數等於或大於該第二最大溫度並且(ii)該第一溫度讀數小於該第一最大溫度時，將該雙向熱電冷卻器（TEC）配置成將來自該第二晶粒的熱耗散到該第一晶粒。
TW105114314A 2015-05-11 2016-05-09 包含雙向熱電冷卻器的層疊封裝（ｐｏｐ）裝置 TWI662665B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/709,276 2015-05-11
US14/709,276 US9746889B2 (en) 2015-05-11 2015-05-11 Package-on-package (PoP) device comprising bi-directional thermal electric cooler

Publications (2)

Publication Number Publication Date
TW201642409A true TW201642409A (zh) 2016-12-01
TWI662665B TWI662665B (zh) 2019-06-11

Family

ID=56027229

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105114314A TWI662665B (zh) 2015-05-11 2016-05-09 包含雙向熱電冷卻器的層疊封裝（ｐｏｐ）裝置

Country Status (9)

Country Link
US (1) US9746889B2 (zh)
EP (1) EP3295481A1 (zh)
JP (1) JP6783798B2 (zh)
KR (1) KR102513960B1 (zh)
CN (1) CN107534038B (zh)
BR (1) BR112017024277B1 (zh)
CA (1) CA2981824A1 (zh)
TW (1) TWI662665B (zh)
WO (1) WO2016183099A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI732583B (zh) * 2020-04-09 2021-07-01 南亞科技股份有限公司 半導體封裝件
TWI743449B (zh) * 2018-03-26 2021-10-21 美商雷森公司 單晶微波積體電路（ｍｍｉｃ）冷卻結構
TWI788317B (zh) * 2017-06-16 2023-01-01 日月光半導體製造股份有限公司 半導體裝置封裝

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418926B1 (en) * 2015-05-18 2016-08-16 Micron Technology, Inc. Package-on-package semiconductor assemblies and methods of manufacturing the same
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10177131B2 (en) 2016-03-02 2019-01-08 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing the same
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
CN107579061B (zh) 2016-07-04 2020-01-07 晟碟信息科技（上海）有限公司 包含互连的叠加封装体的半导体装置
US10424559B2 (en) * 2016-12-22 2019-09-24 Intel Corporation Thermal management of molded packages
CN108695284A (zh) * 2017-04-07 2018-10-23 晟碟信息科技（上海）有限公司 包括纵向集成半导体封装体组的半导体设备
US10438930B2 (en) * 2017-06-30 2019-10-08 Intel Corporation Package on package thermal transfer systems and methods
EP3688801A4 (en) * 2017-09-28 2021-05-05 INTEL Corporation PACKAGE ON ACTIVE SILICON SEMICONDUCTOR HOUSING
US10692793B2 (en) * 2018-03-02 2020-06-23 Micron Technology, Inc. Electronic device with a package-level thermal regulator mechanism and associated systems, devices, and methods
US10834853B2 (en) 2018-03-02 2020-11-10 Micron Technology, Inc. Electronic device with a card-level thermal regulator mechanism and associated systems, devices, and methods
US10916488B2 (en) 2018-06-29 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having thermal conductive pattern surrounding the semiconductor die
US11137809B2 (en) * 2018-12-20 2021-10-05 Advanced Micro Devices, Inc. Runtime localized cooling of high-performance processors
US11658095B2 (en) * 2019-03-29 2023-05-23 Intel Corporation Bump integrated thermoelectric cooler
US12007170B2 (en) 2019-08-06 2024-06-11 Intel Corporation Thermal management in integrated circuit packages
US11784108B2 (en) 2019-08-06 2023-10-10 Intel Corporation Thermal management in integrated circuit packages
US20210043543A1 (en) * 2019-08-06 2021-02-11 Intel Corporation Thermal management in integrated circuit packages
US11830787B2 (en) 2019-08-06 2023-11-28 Intel Corporation Thermal management in integrated circuit packages
EP3772750A1 (en) * 2019-08-07 2021-02-10 Infineon Technologies AG Semiconductor module arrangement
US20210066273A1 (en) * 2019-08-30 2021-03-04 Intel Corporation Laser ablation-based surface property modification and contamination removal
KR20220017022A (ko) 2020-08-03 2022-02-11 삼성전자주식회사 반도체 패키지
CN111883496A (zh) * 2020-08-31 2020-11-03 中国电子科技集团公司第五十八研究所 基于圆片重构工艺的三维堆叠封装散热结构及其制作方法
US11765862B2 (en) * 2020-09-29 2023-09-19 Baidu Usa Llc Thermal management system for electronic components with thermoelectric element
KR20220071399A (ko) 2020-11-24 2022-05-31 삼성전자주식회사 반도체 모듈
WO2023047407A1 (en) * 2021-09-24 2023-03-30 Pandiyarasan Veluswamy Smart jacket for all weather conditions
US12050788B2 (en) * 2022-05-17 2024-07-30 Western Digital Technologies, Inc. Accelerated cooling in storage devices

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4817543B2 (ja) * 2001-07-02 2011-11-16 富士通セミコンダクター株式会社 積層型マルチチップ半導体装置
TW549573U (en) 2002-11-27 2003-08-21 Via Tech Inc IC package for a multi-chip module
US7034394B2 (en) 2003-10-08 2006-04-25 Intel Corporation Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
KR100629679B1 (ko) * 2004-07-01 2006-09-29 삼성전자주식회사 열전 냉각 소자를 갖는 반도체 칩 패키지
JP2006295119A (ja) * 2005-03-17 2006-10-26 Matsushita Electric Ind Co Ltd 積層型半導体装置
US20060243315A1 (en) * 2005-04-29 2006-11-02 Chrysler Gregory M Gap-filling in electronic assemblies including a TEC structure
JP2007115812A (ja) * 2005-10-19 2007-05-10 Seiko Epson Corp ペルチェモジュール及び電子機器
US20090071525A1 (en) 2007-09-17 2009-03-19 Lucent Technologies, Inc. Cooling Hot-Spots by Lateral Active Heat Transport
US8598700B2 (en) * 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices
US9070662B2 (en) * 2009-03-05 2015-06-30 Volterra Semiconductor Corporation Chip-scale packaging with protective heat spreader
FR2951871B1 (fr) 2009-10-23 2011-12-16 St Microelectronics Sa Plaque d'interface entre circuits integres
TWI441305B (zh) * 2010-12-21 2014-06-11 Ind Tech Res Inst 半導體裝置
KR101928005B1 (ko) * 2011-12-01 2019-03-13 삼성전자주식회사 열전 냉각 패키지 및 이의 열관리 방법
US9006956B2 (en) * 2012-05-09 2015-04-14 Qualcomm Incorporated Piezoelectric active cooling device
US9625186B2 (en) * 2013-08-29 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Cooling system for 3D IC
KR20150027583A (ko) * 2013-09-04 2015-03-12 삼성전자주식회사 열전 소자를 갖는 반도체 소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788317B (zh) * 2017-06-16 2023-01-01 日月光半導體製造股份有限公司 半導體裝置封裝
TWI743449B (zh) * 2018-03-26 2021-10-21 美商雷森公司 單晶微波積體電路（ｍｍｉｃ）冷卻結構
TWI732583B (zh) * 2020-04-09 2021-07-01 南亞科技股份有限公司 半導體封裝件
CN113517253A (zh) * 2020-04-09 2021-10-19 南亚科技股份有限公司 半导体封装件

Also Published As

Publication number Publication date
BR112017024277B1 (pt) 2022-12-13
EP3295481A1 (en) 2018-03-21
CN107534038A (zh) 2018-01-02
JP2018514951A (ja) 2018-06-07
US9746889B2 (en) 2017-08-29
JP6783798B2 (ja) 2020-11-11
CN107534038B (zh) 2021-01-01
KR102513960B1 (ko) 2023-03-23
WO2016183099A1 (en) 2016-11-17
BR112017024277A2 (pt) 2018-07-24
CA2981824A1 (en) 2016-11-17
KR20180005179A (ko) 2018-01-15
TWI662665B (zh) 2019-06-11
US20160334845A1 (en) 2016-11-17

Similar Documents

Publication Publication Date Title
TWI662665B (zh) 包含雙向熱電冷卻器的層疊封裝（ｐｏｐ）裝置
US9269646B2 (en) Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same
US10014279B2 (en) Methods of forming 3-D integrated semiconductor devices having intermediate heat spreading capabilities
US9129958B2 (en) 3D integrated circuit package with window interposer
TW201438186A (zh) 用於直接層疊式整合裝置的雙基板功率分配和熱解決方案
US20190004573A1 (en) Methods of direct cooling of packaged devices and structures formed thereby
US8587134B2 (en) Semiconductor packages
US20190172821A1 (en) In-package photonics integration and assembly architecture
US11640929B2 (en) Thermal management solutions for cored substrates
WO2017209874A1 (en) Top-side connector interface for processor packaging
WO2017111993A1 (en) Connector interface for processor packaging
JP2012504322A (ja) チップ内能動的熱伝達システムを備えた半導体デバイス
KR20210071818A (ko) 재구성된 웨이퍼 조립체
JP2023507050A (ja) 積層ボトムダイの冷却を改善する熱伝導スラグ／アクティブダイ
US20140319681A1 (en) Semiconductor package including solder ball
US12087682B2 (en) Power delivery structures
US11769752B2 (en) Stacked semiconductor die assemblies with substrate heat sinks and associated systems and methods
TW201701370A (zh) 倒裝晶片封裝
KR20240060599A (ko) 전기 습윤 디바이스를 포함하는 전자 디바이스