JP6783798B2 - 双方向熱電冷却器を備えるパッケージオンパッケージ（ＰｏＰ）デバイス - Google Patents

双方向熱電冷却器を備えるパッケージオンパッケージ（ＰｏＰ）デバイス Download PDF

Info

Publication number
JP6783798B2
JP6783798B2 JP2017558417A JP2017558417A JP6783798B2 JP 6783798 B2 JP6783798 B2 JP 6783798B2 JP 2017558417 A JP2017558417 A JP 2017558417A JP 2017558417 A JP2017558417 A JP 2017558417A JP 6783798 B2 JP6783798 B2 JP 6783798B2
Authority
JP
Japan
Prior art keywords
die
package
tec
temperature
thermoelectric cooler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017558417A
Other languages
English (en)
Other versions
JP2018514951A (ja
JP2018514951A5 (ja
Inventor
ラジャット・ミッタル
ヒ・ジュン・パク
ペン・ワン
メヘディ・サエイディ
アルピト・ミッタル
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2018514951A publication Critical patent/JP2018514951A/ja
Publication of JP2018514951A5 publication Critical patent/JP2018514951A5/ja
Application granted granted Critical
Publication of JP6783798B2 publication Critical patent/JP6783798B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/02—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using thermoelectric elements, e.g. thermocouples
    • G01K7/04—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using thermoelectric elements, e.g. thermocouples the object to be measured not forming one of the thermoelectric materials
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G05D23/1906—Control of temperature characterised by the use of electric means using an analogue comparing device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Devices That Are Associated With Refrigeration Equipment (AREA)

Description

関連出願の相互参照
本出願は、内容全体が参照により本明細書に組み込まれる、２０１５年５月１１日に米国特許商標庁に出願した、米国特許出願第１４／７０９２７６号の優先権を主張する。
様々な特徴は、双方向熱電冷却器（ＴＥＣ）を含むパッケージオンパッケージ（ＰｏＰ）デバイスに関する。
図１は、第１のダイ１０２およびパッケージ基板１０６を含む集積デバイスパッケージ１００を示す。パッケージ基板１０６は、誘電体層および複数の相互接続１１０を含む。パッケージ基板１０６は積層基板である。複数の相互接続１１０は、トレース、パッド、および／またはビアを含む。第１のダイ１０２は、はんだボールの第１のセット１１２を通してパッケージ基板１０６に結合される。パッケージ基板１０６は、はんだボールの第２のセット１１６を通してＰＣＢ１０８に結合される。図１はまた、ダイ１０２に結合されたヒートスプレッダ１２０を示す。接着剤または熱界面材料を使用して、ヒートスプレッダ１２０をダイ１０２に結合することができる。図１に示すように、ヒートスプレッダ１２０は、熱をダイ１０２から外部環境へと放散させる（ｄｉｓｓｉｐａｔｅ ａｗａｙ）ように適合されている。熱はダイから様々な方向に放散され得ることに留意されたい。
上記構成の１つの欠点は、ヒートスプレッダ１２０が受動的な熱放散デバイスであることである。したがって、熱がどのように放散されるかは、能動的には制御されない。すなわち、ヒートスプレッダ１２０を使用することで熱流を動的に制御することはできない。第２に、ヒートスプレッダ１２０の使用は、集積デバイスパッケージ内で単一のダイが使用される場合にのみ適用可能である。今日のモバイルデバイスおよび／またはウェアラブルデバイスは、多くのダイを含み、したがって、より多くのインテリジェントな温度および／または熱放散管理を必要とする、より複雑な構成になっている。複数のダイを含むデバイス内にヒートスプレッダを配置することではデバイスの効率的な温度および／または熱放散管理は可能にならない。
したがって、モバイルコンピューティングデバイスおよび／またはウェアラブルコンピューティングデバイスの必要および／または要件を同時に満たしながら、複数のダイおよびデバイスの効率的な温度管理を含むデバイスが求められている。
様々な特徴は、双方向熱電冷却器（ＴＥＣ）を含むパッケージオンパッケージ（ＰｏＰ）デバイスに関する。
第１の実施例は、第１のパッケージと、第１のパッケージに結合されている第２のパッケージとを含むパッケージオンパッケージ（ＰｏＰ）デバイスを提供する。第１のパッケージは、第１の基板と、第１の基板に結合されている第１のダイとを含む。第２のパッケージは、第２の基板と、第２の基板に結合されている第２のダイとを含む。パッケージオンパッケージ（ＰｏＰ）デバイスはまた、第１のダイと第２の基板との間に位置する双方向熱電冷却器（ＴＥＣ）をも含み、双方向ＴＥＣは、第１のパッケージと第２のパッケージとの間で行き来して（ｂａｃｋ ａｎｄ ｆｏｒｔｈ ｂｅｔｗｅｅｎ）動的に熱を放散させるように適合されている。
第２の実施例は、第１のパッケージと、第１のパッケージに結合されている第２のパッケージとを含むパッケージオンパッケージ（ＰｏＰ）デバイスを提供する。第１のパッケージは、第１の基板と、第１の基板に結合されている第１のダイとを含む。第２のパッケージは、第２の基板と、第２の基板に結合されている第２のダイとを含む。パッケージオンパッケージ（ＰｏＰ）デバイスはまた、第１のダイと第２の基板との間に位置する双方向熱伝達手段をも含み、双方向熱伝達手段は、第１のパッケージと第２のパッケージとの間で行き来して動的に熱を放散させるように適合されている。
第３の実施例は、パッケージオンパッケージ（ＰｏＰ）デバイスの温度管理のための方法を提供する。方法は、第１のダイの第１の温度読み値を受信する。方法は、第２のダイの第２の温度読み値を受信する。方法は、第１のダイの第１の温度読み値が、第１のダイの第１の最大温度以上であるか否かを判定する。方法は、第２のダイの第２の温度読み値が、第２のダイの第２の最大温度以上であるか否かを判定する。方法は、（ｉ）第１の温度読み値が第１の最大温度以上であり、かつ（ｉｉ）第２の温度読み値が第２の最大温度未満である場合に、第１のダイから第２のダイへと熱を放散させるように、双方向熱電冷却器（ＴＥＣ）を構成する。方法は、（ｉ）第２の温度読み値が第２の最大温度以上であり、かつ（ｉｉ）第１の温度読み値が第１の最大温度未満である場合に、第２のダイから第１のダイへと熱を放散させるように、双方向熱電冷却器（ＴＥＣ）を構成する。
第４の実施例は、パッケージオンパッケージ（ＰｏＰ）デバイスの温度管理を実施するための１つまたは複数の命令を含むプロセッサ可読記憶媒体を提供し、命令は、少なくとも１つの処理回路によって実行されると、少なくとも１つの処理回路に、第１のダイの第１の温度読み値が、第１のダイの第１の最大温度以上であるか否かを判定させ、第２のダイの第２の温度読み値が、第２のダイの第２の最大温度以上であるか否かを判定させ、（ｉ）第１の温度読み値が第１の最大温度以上であり、かつ（ｉｉ）第２の温度読み値が第２の最大温度未満である場合に、第１のダイから第２のダイへと熱を放散させるように、双方向熱電冷却器（ＴＥＣ）を構成させ、（ｉ）第２の温度読み値が第２の最大温度以上であり、かつ（ｉｉ）第１の温度読み値が第１の最大温度未満である場合に、第２のダイから第１のダイへと熱を放散させるように、双方向熱電冷却器（ＴＥＣ）を構成させる。
様々な特徴、性質、および利点は、同様の参照符号が全体にわたって対応して識別する図面と併せて読まれると、以下に記載する詳細な説明から明らかになり得る。
集積デバイスパッケージを示す図である。 双方向熱電冷却器（ＴＥＣ）を含むパッケージオンパッケージ（ＰｏＰ）デバイスの一例の断面図である。 双方向熱電冷却器（ＴＥＣ）を含むパッケージオンパッケージ（ＰｏＰ）デバイス内の熱伝達の流れの一例を示す図である。 双方向熱電冷却器（ＴＥＣ）を含むパッケージオンパッケージ（ＰｏＰ）デバイス内の熱伝達の流れの一例を示す図である。 双方向熱電冷却器（ＴＥＣ）を含むパッケージオンパッケージ（ＰｏＰ）デバイスの別の例の断面図である。 双方向熱電冷却器の断面図である。 双方向熱電冷却器の斜視図である。 組み立て双方向熱電冷却器（ＴＥＣ）の斜視図である。 複数の双方向熱電冷却器（ＴＥＣ）備える熱電冷却器を構成することができる方法の一例を示す図である。 温度制御装置によって双方向熱電冷却器（ＴＥＣ）を制御することができる方法の一構成を示す図である。 温度制御装置によって双方向熱電冷却器（ＴＥＣ）を制御することができる方法の別の構成を示す図である。 熱コントローラによって双方向熱電冷却器（ＴＥＣ）を制御することができる方法の別の構成を示す図である。 いくつかの例示的な電気経路が強調されている、双方向熱電冷却器（ＴＥＣ）を含むパッケージオンパッケージ（ＰｏＰ）デバイスの一例の断面図である。 いくつかの例示的な電気経路が強調されている、双方向熱電冷却器（ＴＥＣ）を含むパッケージオンパッケージ（ＰｏＰ）デバイスの一例の断面図である。 いくつかの例示的な電気経路が強調されている、双方向熱電冷却器（ＴＥＣ）を含むパッケージオンパッケージ（ＰｏＰ）デバイスの一例の断面図である。 ＴＥＣの動作がパッケージオンパッケージ（ＰｏＰ）デバイス内のいくつかのダイの温度にどのように影響を与え得るかを示す、いくつかの温度グラフおよびＴＥＣ電流グラフの図である。 双方向熱電冷却器（ＴＥＣ）を構成し、パッケージオンパッケージ（ＰｏＰ）デバイス内のダイの温度を制御するための方法の例示的な流れ図である。 双方向熱電冷却器（ＴＥＣ）を構成し、パッケージオンパッケージ（ＰｏＰ）デバイス内のダイの温度を制御するための方法の別の例示的な流れ図である。 双方向熱電冷却器（ＴＥＣ）を含むパッケージオンパッケージ（ＰｏＰ）デバイスを作製するための例示的なシーケンスを示す図である。 双方向熱電冷却器（ＴＥＣ）を含むパッケージオンパッケージ（ＰｏＰ）デバイスを作製するための例示的なシーケンスを示す図である。 双方向熱電冷却器（ＴＥＣ）を含むパッケージオンパッケージ（ＰｏＰ）デバイスを作製するための方法の例示的な流れ図である。 双方向熱電冷却器（ＴＥＣ）を含むパッケージオンパッケージ（ＰｏＰ）デバイスの別の例の断面図である。 本明細書に記載のパッケージオンパッケージ（ＰｏＰ）デバイス、集積デバイスパッケージ、半導体デバイス、ダイ、集積回路、および／またはＰＣＢを統合し得る様々な電子デバイスを示す図である。
以下の説明では、本開示の様々な態様を完全に理解できるように、具体的な詳細が与えられる。しかしながら、各態様がこれらの具体的な詳細なしに実施されてもよいことが、当業者には理解されよう。たとえば、回路は、不必要な詳細で態様を不明瞭にすることを避けるために、ブロック図で示されることがある。他の事例では、周知の回路、構造、および技法は、本開示の態様を不明瞭にしないために、詳細には示されないことがある。
本開示は、第１のパッケージと、第２のパッケージと、双方向熱電冷却器（ＴＥＣ）とを含むパッケージオンパッケージ（ＰｏＰ）デバイスを説明する。第１のパッケージは、第１の基板と、第１の基板に結合されている第１のダイとを含む。第２のパッケージは、第１のパッケージに結合される。第２のパッケージは、第２の基板と、第２の基板に結合されている第２のダイとを含む。双方向ＴＥＣは、第１のダイと第２の基板との間に位置する。双方向ＴＥＣは、第１のパッケージと第２のパッケージとの間で行き来して動的に熱を放散させるように適合されている。双方向ＴＥＣは、第１の期間においては第１のダイから第２のダイへと熱を放散させるように適合されている。双方向ＴＥＣは、第２の期間においては第２のダイから第１のダイへと熱を放散させるようにさらに適合されている。双方向ＴＥＣは、第２の基板を通じて第１のダイから第２のダイへと熱を放散させるように適合されている。
双方向熱電冷却器を備える例示的なパッケージオンパッケージ（ＰｏＰ）デバイス
図２は、第１のパッケージ２０２（たとえば、第１の集積デバイスパッケージ）と、第２のパッケージ２０４（たとえば、第２の集積デバイスパッケージ）と、熱電冷却器（ＴＥＣ）２１０とを含む、パッケージオンパッケージ（ＰｏＰ）デバイス２００の一例を示す。
第１のパッケージ２０２は、第１の基板２２０、第１のダイ２２２、および第１の封止層２２４を含む。第１のパッケージ２０２はＴＥＣ２１０も含むことができる。ＴＥＣ２１０は、第１のダイ２２２に結合される。接着剤２７０（たとえば、熱伝導性接着剤）を使用して、ＴＥＣ２１０を第１のダイ２２２に結合することができる。接着剤２７０は、ＴＥＣ２１０の第１の表面（たとえば、底面）を、第１のダイ２２２の裏面に結合することができる。ＴＥＣ２１０は、（たとえば、第１の期間／フレームにおいて）第１の方向および（たとえば、第２の期間／フレームにおいて）第２の方向に熱を放散させることが可能な双方向ＴＥＣとすることができ、第２の方向は第１の方向とは反対である。より具体的には、ＴＥＣ２１０は、第１のパッケージ２０２と第２のパッケージ２０４との間で行き来して動的に（たとえば、ＰｏＰデバイス２００の動作中にリアルタイムで）熱を放散させるように構成および／または適合することができる双方向ＴＥＣとすることができる。ＴＥＣ２１０は、双方向熱伝達手段であってもよい。ＴＥＣ２１０は、能動的な熱放散（たとえば、能動的な熱伝達手段）をもたらすことができる。ＴＥＣの様々な例は、少なくとも図６〜図９において下記に詳細に示し、説明する。
第１の基板２２０はパッケージ基板であり得る。第１の基板２２０は、少なくとも１つの誘電体層２２６と、複数の相互接続２２７と、第１のはんだレジスト層２２８と、第２のはんだレジスト層２２９とを含む。第１のはんだレジスト層２２８は、第１の基板２２０の第１の表面（たとえば、底面）上にある。第２のはんだレジスト層２２９は、第１の基板２２０の第２の表面（たとえば、上面）上にある。誘電体層２２６は、コア層および／またはプリプレグ層を含むことができる。相互接続２２７は、複数のトレース、ビア、および／またはパッドを含んでもよい。相互接続２２７は、誘電体層２２６内および／または誘電体層２２６の表面上に位置してもよい。
相互接続は、２つの地点、要素、および／または構成要素の間の電気的接続を可能にし、または容易にする、デバイス（たとえば、集積デバイス、集積デバイスパッケージ、ダイ）および／または基部（たとえば、パッケージ基板、プリント回路板、インターポーザ）の要素または構成要素である。いくつかの実装形態では、相互接続は、トレース、ビア、パッド、ピラー、再配線金属層、および／またはアンダーバンプメタライゼーション（ＵＢＭ）層を含み得る。いくつかの実装形態では、相互接続は、信号（たとえば、データ信号、グラウンド信号、電源信号）のための電気的経路を提供することが可能である導電性材料である。相互接続は複数の要素／構成要素を含み得る。相互接続のセットは１つまたは複数の相互接続を含み得る。
第１のダイ２２２は、はんだ（たとえば、はんだボール）のセット２２５を通じて第１の基板２２０に結合（たとえば、取り付け）される。第１のダイ２２２は、論理ダイ（たとえば、中央処理装置（ＣＰＵ）、グラフィック処理装置（ＧＰＵ））であってもよい。第１のダイ２２２は、フリップチップであってもよい。第１のダイ２２２は、異なる実装形態において別様に第１の基板２２０に結合されてもよい。たとえば、第１のダイ２２２は、ピラーおよび／またははんだを通じて第１の基板２２０に結合されてもよい。他の形態の相互接続を使用して、第１のダイ２２２を第１の基板２２０に結合してもよい。
第１の封止層２２４は第１のダイ２２２の少なくとも一部分を封止する。封止層２２４はモールドおよび／またはエポキシ充填を含んでもよい。第１の封止層２２４は、複数のはんだ２３０、２３２、２３４、および２３６（たとえば、はんだボール）を含むことができる。はんだ２３０、２３２、２３４、および２３６は、相互接続２２７に結合することができる。
第１のパッケージ２０２は、はんだボールのセット２５２を通じてプリント回路板（ＰＣＢ）２５０に結合（たとえば、取り付け）される。はんだボールのセット２５２は、相互接続２２７に結合されている。しかしながら、第１のパッケージ２０２は、ランドグリッドアレイ（ＬＧＡ）および／またはピングリッドアレイ（ＰＧＡ）のような他の手段を使用することによってＰＣＢ２５０に結合されてもよいことに留意されたい。
第２のパッケージ２０４は、第２の基板２４０、第２のダイ２４２、および第２の封止層２４４を含む。第２の基板２４０はパッケージ基板であり得る。第２の基板２４０は、少なくとも１つの誘電体層２４６と、複数の相互接続２４７と、第１のはんだレジスト層２４８と、第２のはんだレジスト層２４９とを含む。第１のはんだレジスト層２４８は、第２の基板２４０の第１の表面（たとえば、底面）上にある。第２のはんだレジスト層２４９は、第２の基板２４０の第２の表面（たとえば、上面）上にある。誘電体層２４６は、コア層および／またはプリプレグ層を含むことができる。相互接続２４７は、複数のトレース、ビア、および／またはパッドを含んでもよい。相互接続２４７は、誘電体層２４６内および／または誘電体層２４６の表面上に位置してもよい。
第２のダイ２４２は、はんだボールのセット２４５を通じて第２の基板２４０に結合（たとえば、取り付け）される。第２のダイ２４２は論理ダイおよび／またはメモリダイであってもよい。第２のダイ２４２は、フリップチップであってもよい。第２のダイ２４２は、異なる実装形態において別様に第２の基板２４０に結合されてもよい。たとえば、第２のダイ２４２は、ピラーおよび／またははんだを通じて第２の基板２４０に結合されてもよい。他の形態の相互接続を使用して、第２のダイ２４２を第２の基板２４０に結合してもよい。第２の封止層２４４は第２のダイ２４２の少なくとも一部分を封止する。第２の封止層２４４はモールドおよび／またはエポキシ充填を含んでもよい。
第２のパッケージ２０４は、ＴＥＣ２１０が第１のパッケージ２０２と第２のパッケージ２０４との間にあるように、第１のパッケージ２０２に結合（たとえば、取り付け）される。図２に示すように、ＴＥＣ２１０は、第１のダイ２２２と第２の基板２４０との間に位置する。接着剤２７２（たとえば、熱伝導性接着剤）を使用して、ＴＥＣ２１０を第２の基板２４０に結合することができる。接着剤２７２は、ＴＥＣ２１０の第２の表面（たとえば、上面）を、第１のはんだレジスト層２４８に結合することができる。いくつかの実装形態において、接着剤２７２は、ＴＥＣ２１０の第２の表面を誘電体層２４６に結合してもよい。第２のパッケージ２０４は、第２のダイ２４２の少なくとも一部分が、ＴＥＣ２１０および／または第１のダイ２２２と垂直に位置合わせされるように、第１のパッケージ２０２に結合することができる。第２のパッケージ２０４は、はんだ２３０、２３２、２３４、および２３６を通じて第１のパッケージ２０２に電気的に結合することができる。はんだ２３０、２３２、２３４、および２３６は、相互接続２４７に結合することができる。
上述したように、ＴＥＣ２１０は、（たとえば、第１の期間／フレームにおいて）第１の方向および（たとえば、第２の期間／フレームにおいて）第２の方向に熱を放散させることが可能な双方向ＴＥＣとすることができ、第２の方向は第１の方向とは反対である。
図３〜図４は、ＴＥＣ２１０が熱を放散させるように適合および／または構成することができる方法の例を示す。図３は、第１の期間の間に第１のパッケージ２０２から第２のパッケージ２０４へと熱を放散させるように適合されているＴＥＣ２１０を示す。第１の期間においてまたはその間に、ＴＥＣ２１０は、第１のダイ２２２から第２のパッケージ２０４へと熱を放散させるように適合されている。第１のダイ２２２から放散される熱は、ＴＥＣ２１０、第２の基板２４０（誘電体層２４６、相互接続２４７を含む）、はんだボール２４５、第２のダイ２４２、および／または第２の封止層２４４を通過することができる。したがって、第１のダイ２２２からの熱の一部が、第２のダイ２４２を加熱することができる。
図４は、第２の期間の間に第２のパッケージ２０４から第１のパッケージ２０２へと熱を放散させるように適合されているＴＥＣ２１０を示す。第２の期間においてまたはその間に、ＴＥＣ２１０は、第２のダイ２４２から第１のパッケージ２０２へと熱を放散させるように適合されている。第２のダイ２４２から放散される熱は、はんだボール２４５、第２の基板２４０（誘電体層２４６、相互接続２４７を含む）、ＴＥＣ２１０、および／または、第１のダイ２２２を通過することができる。したがって、第２のダイ２４２からの熱の一部が、第１のダイ２２２を加熱することができる。
いくつかの実装形態において、ＴＥＣ２１０は、依然としてダイの温度限界内で動作しながら最適な性能をもたらすために、第１のパッケージ２０２と第２のパッケージ２０４との間で行き来して（たとえば、第１のダイ２２２と第２のダイ２４２との間で行き来して）熱を放散させるように適合することができる。たとえば、第１のダイ２２２がその熱的動作限界（たとえば、温度動作限界）に達した場合、ＴＥＣ２１０は、第１のダイ２２２から、第２のダイ２４２に向けて（第２のダイがその熱的動作限界に達していない限り）熱を放散させるように適合および／または構成することができる。同様に、第１のダイ２２２が依然としてその熱的動作限界内にあるが、第２のダイ２４２がその熱的動作限界に達した場合、ＴＥＣ２１０は、第２のダイ２４２から、第１のダイ２２２に向けて熱を放散させるように適合および／または構成することができる。したがって、ＴＥＣ２１０は、第１のパッケージ２０２と第２のパッケージ２０４との間で行き来して動的に（たとえば、ＰｏＰデバイス２００の動作中にリアルタイムで）熱を放散させるように構成および／または適合することができる双方向ＴＥＣとすることができる。デバイス（たとえば、ＰｏＰデバイス）内のＴＥＣ、および、ＴＥＣを温度管理のために構成、適合、および／または制御することができる方法の様々な例を、少なくとも図６〜図１２および図１６〜図１８において下記に詳細に示し、説明する。
いくつかの実装形態において、ＴＥＣ（たとえば、双方向ＴＥＣ）は、２つのダイの間に位置することができる。そのような構成の一例は、図２１において下記に示し、説明されている。
双方向熱電冷却器を備える例示的なパッケージオンパッケージ（ＰｏＰ）デバイス
図５は、第１のパッケージ５０２（たとえば、第１の集積デバイスパッケージ）と、第２のパッケージ２０４（たとえば、第２の集積デバイスパッケージ）と、熱電冷却器（ＴＥＣ）２１０とを含む、別のパッケージオンパッケージ（ＰｏＰ）デバイス５００の一例を示す。いくつかの実装形態において、図５のＰｏＰデバイス５００はＰｏＰデバイス２００と同様であるが、第２のパッケージ２０４を第１のパッケージ５０２に電気的に結合するために、異なるタイプの相互接続が使用されている点が異なっている。
第１のパッケージ５０２は、第１の基板２２０、第１のダイ２２２、および第１の封止層２２４を含む。第１のパッケージ５０２はＴＥＣ２１０も含むことができる。ＴＥＣ２１０は、第１のダイ２２２に結合される。接着剤２７０（たとえば、熱伝導性接着剤）を使用して、ＴＥＣ２１０を第１のダイ２２２に結合することができる。接着剤２７０は、ＴＥＣ２１０の第１の表面（たとえば、底面）を、第１のダイ２２２の裏面に結合することができる。ＴＥＣ２１０は、（たとえば、第１の期間／フレームにおいて）第１の方向および（たとえば、第２の期間／フレームにおいて）第２の方向に熱を放散させることが可能な双方向ＴＥＣとすることができ、第２の方向は第１の方向とは反対である。いくつかの実装形態において、ＴＥＣ２１０は、図３〜図４について上述したように、第１のパッケージ５０２と第２のパッケージ２０４との間で行き来して動的に（たとえば、ＰｏＰデバイス２００の動作中にリアルタイムで）熱を放散させるように構成および／または適合することができる双方向ＴＥＣとすることができる。
第１の封止層２２４は第１のダイ２２２の少なくとも一部分を封止する。封止層２２４はモールドおよび／またはエポキシ充填を含んでもよい。第１の封止層２２４は複数のビア５１０を含むことができる。ビア５１０は、封止貫通ビア（ＴＥＶ）またはモールド貫通ビア（ＴＭＶ）であってもよい。ビア５１０は、相互接続２２７に結合される。複数の相互接続５１２が、第１の封止層２２４内に形成される。相互接続５１２は、再配線相互接続であってもよい。相互接続５１２は、ビア５１０に結合される。はんだ５２０（たとえば、はんだボール）が、相互接続５１２および第２の基板２４０に結合される。はんだ５２０は、第２の基板２４０の相互接続２４７に結合される。
例示的な熱電冷却器（ＴＥＣ）
図６は、熱電冷却器（ＴＥＣ）６００の一例の断面図である。ＴＥＣ６００は、本開示において説明されている任意のパッケージおよび／またはパッケージオンパッケージ（ＰｏＰ）デバイス内に実装することができる。たとえば、ＴＥＣ６００は、上述したＴＥＣ２１０であってもよい。
ＴＥＣ６００は、双方向ＴＥＣとすることができる。ＴＥＣ６００は、双方向熱伝達手段であってもよい。ＴＥＣ６００は、Ｎドープ構成要素６０２（たとえば、Ｎドープ半導体）と、Ｐドープ構成要素６０４（たとえば、Ｐドープ半導体）と、キャリア６０６と、相互接続６１２と、相互接続６１４とを含む。キャリア６０６は、任意選択とすることができる。ＴＥＣ６００は、複数のＮドープ構成要素６０２および複数のＰドープ構成要素６０４を含むことができる。ＴＥＣ６００は、複数の相互接続６１２および複数の相互接続６１４を含むことができる。相互接続６１２は、ＴＥＣ６００の第１の面（たとえば、底面）上に位置する。相互接続６１４は、ＴＥＣ６００の第２の面（たとえば、上面）上に位置する。
Ｎドープ構成要素６０２は、相互接続を通じてＰドープ構成要素６０４に結合される。たとえば、相互接続６１４は、Ｎドープ構成要素６０２に結合される。Ｎドープ構成要素６０２は、相互接続６１２に結合される。相互接続６１２は、Ｐドープ構成要素６０４に結合される。Ｐドープ構成要素６０４は、別の相互接続６１４に結合される。上記パターンが数回繰り返されて、ＴＥＣ６００を形成することができる。
いくつかの実装形態において、ＴＥＣ６００は、ＴＥＣ６００を通じて電流を与えることによって、第１の方向および第２の方向において熱を放散させるように構成および／または適合することができる。ＴＥＣ６００を通る電流の異なる極性によって、ＴＥＣ６００を別様に構成および／または適合することができる。たとえば、相互接続６１４からＮドープ構成要素６０２、相互接続６１２、およびＰドープ構成要素６０４を流れる第１の電流（たとえば、第１の極性を有する第１の電流）は、ＴＥＣ６００の底面からＴＥＣ６００の上面へと熱を放散させるように、ＴＥＣ６００を構成することができる。そのような場合、ＴＥＣ６００の底面は低温側であり、ＴＥＣ６００の上面は高温側である。
第２の電流（たとえば、第２の極性を有する第１の電流）がＰドープ構成要素６０４から相互接続６１２、Ｎドープ構成要素６０２、および相互接続６１４を流れるとき、ＴＥＣ６００の上面からＴＥＣ６００の底面へと熱を放散させるように、ＴＥＣ６００を構成することができる。そのような場合、ＴＥＣ６００の上面は低温側であり、ＴＥＣ６００の底面は高温側である。
したがって、ＴＥＣ６００を通る電流の流れまたは極性（たとえば、正電流、負電流）を変化させることによって、ＴＥＣ６００は、ＴＥＣ６００の上面と底面との間で行き来して熱を放散させるように適合することができる双方向ＴＥＣとして構成することができる。
図７は、概念的なＴＥＣ６００の斜視図を示す。ＴＥＣ６００は、第１のパッド７０２（たとえば、第１の端子）と、第２のパッド７０４（たとえば、第２の端子）と、誘電体層７１２と、誘電体層７１４とを含む。第１のパッド７０２は、相互接続（たとえば、相互接続６１４）またはＮドープ構成要素（たとえば、Ｎドープ構成要素６０２）に結合することができる。第２のパッド７０４は、相互接続またはＰドープ構成要素（たとえば、Ｐドープ構成要素６０４）に結合することができる。誘電体層７１２および７１４は、パッド７０２および７０４がパッケージの相互接続（たとえば、はんだ）に結合されるときに短絡がないことを保証するために、それぞれのパッド７０２および７０４を取り囲む。
第１のパッド７０２および第２のパッド７０４は、ＴＥＣ６００の異なる位置に位置することができる。図７は、第１のパッド７０２および第２のパッド７０４が、ＴＥＣ６００の第１の面（たとえば、上面）にあることを示している。しかしながら、いくつかの実装形態において、第１のパッド７０２および／または第２のパッド７０４は、ＴＥＣ６００の第２の面（たとえば、底面）に位置してもよい。ＴＥＣ６００は、１つまたは複数の接着剤（たとえば、熱伝導性接着剤）を使用することによって、パッケージ（たとえば、パッケージのダイ、パッケージの基板）に結合することができる。たとえば、第１の接着剤がＴＥＣ６００の第１の面または第１の表面に結合することができ、第２の接着剤がＴＥＣ６００の第２の面または第２の表面に結合することができる。
いくつかの実装形態では、ＴＥＣは複数のＴＥＣを含んでもよい。すなわち、ＴＥＣは、特定の方向に熱を放散させるように個々に適合および／または構成することができるＴＥＣのアレイであってもよい。
図８は、複数のＴＥＣを含む概念的なＴＥＣ８００の斜視図を示す。ＴＥＣ８００は、ＴＥＣのアレイである。図８に示すように、ＴＥＣ８００は、キャリア８０１と、第１のＴＥＣ８０２と、第２のＴＥＣ８０４と、第３のＴＥＣ８０６と、第４のＴＥＣ８０８と、第５のＴＥＣ８１０と、第６のＴＥＣ８１２とを含む。キャリア８０１は、個々のＴＥＣに対する構造的支持をもたらすために使用することができる。個々のＴＥＣ（たとえば、ＴＥＣ８０２）は、ＴＥＣ６００と同様であってもよい。ＴＥＣ８００は、本開示において説明されているパッケージおよび／またはＰｏＰデバイスのいずれかの中に実装することができる。
ＴＥＣ８００は、１つまたは複数のダイの熱放散および／またはダイの局所的な熱放散をもたらすために使用することができる。たとえば、ダイは、ホットスポットおよび／またはクールスポットを含む場合があり、ＴＥＣ８００を使用して、ダイ上の特定のホットスポット領域のみから熱を放散させることができる。
図９は、ＴＥＣのアレイを、熱を放散させるように構成および／または適合させることができる方法の一例を示す。図９に示すように、ＴＥＣ８００は、いくつかのＴＥＣが１つの方向において熱を放散させ、一方で他のＴＥＣが別の方向において熱を放散させるように構成される。加えて、いくつかのＴＥＣは非アクティブであってもよい。ＴＥＣが非アクティブであるとき、ＴＥＣは依然として、より高温の面からより低温の面へと受動的に熱を伝導することができる（たとえば、受動的熱伝導）。図９の例において、ＴＥＣ８０２およびＴＥＣ８１２は、ＴＥＣ８００の上面から底面へと熱を放散させるように構成および／または適合されている。ＴＥＣ８０６およびＴＥＣ８０８は、ＴＥＣ８００の底面から上面へと熱を放散させるように構成および／または適合されている。ＴＥＣ８０４およびＴＥＣ８１０は非アクティブ（オフ）である。ＴＥＣ８００は動的に、ダイが動作しているときに、ダイの温度（たとえば、局所的温度）に基づいて別様に構成および／または適合することができる。ＴＥＣ８００は、１つのダイまたは複数のダイに結合されてもよい。
熱電冷却器を備えるデバイスの例示的な構成
熱電冷却器（ＴＥＣ）は、デバイス内の１つまたは複数のコントローラによって適合および／または構成することができる。図１０は、１つまたは複数の熱電冷却器（ＴＥＣ）１０００を、熱を放散させるように制御、構成および／または適合することができる方法の構成の一例を示す。構成は、ＴＥＣ１０００と、ＴＥＣコントローラ１００２と、熱コントローラ１００４と、複数の温度センサ１００６とを含む。ＴＥＣ１０００は、双方向熱伝達手段であってもよい。
温度センサ１００６は、第１のダイ（たとえば、論理ダイ）のための少なくとも１つの温度センサ、および、第２のダイ（たとえば、メモリダイ）のための少なくとも１つの温度センサを含むことができる。温度センサ１００６は、他のダイのための他のセンサを含んでもよい。温度センサ１００６は、それらのそれぞれのダイとは別個のものであってもよく、または、それらのそれぞれのダイに一体化されてもよい。温度センサ１００６は、熱コントローラ１００４と通信している。温度センサ１００６は、熱コントローラ１００４に温度読み値を送信することができる。したがって、熱コントローラ１００４は、温度センサ１００６から温度読み値を受信することができる。
熱コントローラ１００４は、別個のデバイス、ユニット、および／またはダイであってもよい。熱コントローラ１００４は、ダイがそれらの動作温度限界内で動作するように、ＴＥＣおよび／またはダイの動作を制御および調整するように構成することができる。たとえば、熱コントローラ１００４は、ＴＥＣがどのように、および、いつ、アクティブ（オン）または非アクティブ（オフ）であるかを操作することができる。熱コントローラ１００４はまた、ダイに性能限界を課すことによって、ダイの性能を制御することもできる。たとえば、熱コントローラ１００４は、ダイがその最大動作温度に達するかまたは超えないことを保証するために、ダイのクロック速度を制限することができる。熱コントローラ１００４は、ＴＥＣコントローラ１００２を通じてＴＥＣ１０００を制御、構成、および／または適合させることができる。しかしながら、熱コントローラ１００４は、いくつかの実装形態において、ＴＥＣ１０００を直接的に制御、構成、および／または適合させてもよい。いくつかの実装形態では、ＴＥＣコントローラ１００２は、熱コントローラ１００４の一部分である。熱コントローラ１００４は、ＴＥＣコントローラ１００２がＴＥＣ１０００を制御、適合および／または構成することができるように、ＴＥＣコントローラ１００２に信号および／または命令を送信することができる。
ＴＥＣコントローラ１００２は、１つまたは複数のＴＥＣ１０００に１つまたは複数の電流（たとえば、第１の電流、第２の電流）を送ることによって、１つまたは複数のＴＥＣ１０００を制御、適合および／または構成することができる。ＴＥＣに送られる電流の特性（たとえば、電流の極性）によって、ＴＥＣがどのように熱を放散させるかを構成することができる。たとえば、ＴＥＣに送られる第１の極性を有する第１の電流（たとえば、正電流）は、第１の方向において（たとえば、下から上に）熱を放散させるように、ＴＥＣを構成することができる。ＴＥＣに送られる第２の極性を有する第２の電流（たとえば、負電流）は、第１の方向とは反対の第２の方向において（たとえば、上から下に）熱を放散させるように、ＴＥＣを構成することができる。その上、異なるアンペア数の電流が、異なるＴＥＣ１０００に送られてもよい。たとえば、第１のＴＥＣは、第１のアンペア数を含む第１の電流を送られてもよく、一方で、第２のＴＥＣは、第２のアンペア数を含む第２の電流を送られてもよい。
図１０は、１つまたは複数のＴＥＣ１０００を制御、適合および／または構成するために熱コントローラ１００４が考慮に入れることができる変数のいくつかをさらに示す。図１０に示すように、熱コントローラ１００４は、第１のダイ（たとえば、論理ダイ）の温度の入力を受信し、この温度を、第１のダイの限界温度（たとえば、上限温度）と比較することができる。熱コントローラ１００４はさらに、第１のダイと関連付けられる（たとえば、結合されている）１つまたは複数のＴＥＣ１０００を制御、適合および／または構成するために、第１のダイの温度と、第１のダイの限界温度との間の差（ある場合）を重み付けすることができる。
図１０はまた、熱コントローラ１００４が、第２のダイ（たとえば、メモリダイ）の温度の入力を受信し、この温度を、第２のダイの限界温度（たとえば、上限温度）と比較することができることも示している。熱コントローラ１００４はさらに、第１のダイと関連付けられる（たとえば、結合されている）１つまたは複数のＴＥＣ１０００を制御、適合および／または構成するために、第２のダイの温度と、第２のダイの限界温度との間の差（ある場合）を重み付けすることができる。
温度および／または温度限界に加えて、他の変数は、ダイによって熱が生成されている速度、ダイ内で温度が増大／低減している速度、パッケージの電力源（たとえば、バッテリ、プラグイン電源）、および／または、利用されているダイの数（たとえば、ダイの利用率、クロック速度）を含む。これらの変数には、異なる重みを付けることができる。
熱コントローラ１００４は、上記の様々な変数を別個に、独立して、同時に、かつ／またはともに考慮に入れることができる。熱コントローラ１００４がダイの様々な温度を考慮に入れることができる方法が、図１６〜図１８に示され、記載されている。
異なる実装形態が、少なくとも１つのＴＥＣを含むデバイスの異なる構成を提供することができる。図１１は、１つまたは複数の熱電冷却器（ＴＥＣ）１０００を、熱を放散させるように制御、構成および／または適合することができる方法の構成の別の例を示す。図１１の構成は、ＴＥＣ１０００と、第１のダイ１１０１と、ＴＥＣコントローラ１１０２と、熱コントローラ１１０４と、少なくとも１つの第１の温度センサ１１０６と、少なくとも１つの第２の温度センサ１１０８とを含む。
第１のダイ１１０１は、熱コントローラ１１０４と、第１の温度センサ１１０６とを含む。第２の温度センサ１１０８は、第１のダイ１１０１に温度読み値（たとえば、第２のダイの温度読み値）を送信することができる。より具体的には、第２の温度センサ１１０８は、熱コントローラ１１０４に温度読み値を送信することができる。同様に、第１の温度センサ１１０６は、熱コントローラ１１０４に温度読み値（たとえば、第１のダイ１１０１の温度読み値）を送信することができる。したがって、熱コントローラ１１０４は、第１の温度センサ１１０６および第２の温度センサ１１０８から温度読み値を受信することができる。熱コントローラ１１０４は、熱コントローラ１００４について説明したのと同様に、ダイがそれらの動作温度限界内で動作するように、ＴＥＣおよび／またはダイの動作を制御および調整するように構成することができる。
第１のダイ１１０１および熱コントローラ１１０４は、ＴＥＣコントローラ１１０２がＴＥＣ１０００を制御、適合および／または構成することができるように、ＴＥＣコントローラ１１０２に信号および／または命令を送信することができる。ＴＥＣコントローラ１１０２は、ＴＥＣコントローラ１００２について説明したのと同様に、電流を送ることによって、ＴＥＣ１０００を制御、適合および／または構成することができる。
図１１はまた、１つまたは複数のＴＥＣ１０００を制御、適合および／または構成するために第１のダイ１２０１および／または熱コントローラ１１０４が考慮に入れることができる変数のいくつかをも示す。図１１の変数は図１０に示す変数と同様であるが、第１のダイ１２０１および／または熱コントローラ１１０４によって変数を考慮に入れることができる点が異なっている。
図１２は、１つまたは複数の熱電冷却器（ＴＥＣ）１０００を、熱を放散させるように制御、構成および／または適合することができる方法の構成の別の例を示す。図１２の構成は、ＴＥＣ１０００と、第１のダイ１２０１と、ＴＥＣコントローラ１２０２と、熱コントローラ１１０４と、少なくとも１つの第１の温度センサ１１０６と、少なくとも１つの第２の温度センサ１１０８とを含む。図１２は図１１と同様であるが、ＴＥＣコントローラ１２０２が第１のダイ１２０１内に実装されている点が異なっている。したがって、図１２の構成は、図１１の構成と同様に動作するが、図１１とは異なり、ＴＥＣコントローラ１２０２は第１のダイ１２０１内で動作する。
図１２はまた、１つまたは複数のＴＥＣ１０００を制御、適合および／または構成するために第１のダイ１２０１および／または熱コントローラ１１０４が考慮に入れることができる変数のいくつかをも示す。図１２の変数は図１０に示す変数と同様であるが、第１のダイ１２０１および／または熱コントローラ１１０４によって変数を考慮に入れることができる点が異なっている。
異なる実装形態が、上記ＴＥＣ、ＴＥＣコントローラ、熱コントローラ、および温度センサの異なる構成および／または設計を提供することができることに留意されたい。
パッケージオンパッケージ（ＰｏＰ）デバイス内の熱電冷却器（ＴＥＣ）の例示的な接続
図１３〜図１５は、パッケージオンパッケージ（ＰｏＰ）デバイス内の熱電冷却器（ＴＥＣ）が様々なデバイスまたは構成要素に電気的に結合することができる方法の様々な例を示している。
図１３は、図２のＰｏＰデバイス２００を示す。図１３に示すように、第１のダイ２２２は、相互接続の第１のセット１３０２を通じてプリント回路基板（ＰＣＢ）２５０に電気的に結合されている。相互接続の第１のセット１３０２は、はんだ（はんだ２２５からのもの）、相互接続２２７からの相互接続（たとえば、トレース、ビア、パッド）、およびはんだボール（はんだボール２５２からのもの）を含んでもよい。相互接続の第１のセット１３０２は、第１のダイ２２２と、電源（図示せず）、熱コントローラ（図示せず）、または熱電冷却器（ＴＥＣ）コントローラ（図示せず）との間の電気経路を提供することができる。いくつかの実装形態において、熱コントローラおよび／またはＴＥＣコントローラは、第１のダイ２２２内に実装されてもよい。
図１３はまた、熱電冷却器（ＴＥＣ）２１０が相互接続の第２のセット１３０４を通じてＰＣＢ２５０に電気的に結合されていることをも示している。相互接続の第２のセット１３０４は、図７に示すように、ＴＥＣ２１０上のパッド（たとえば、パッド７０２、７０４）および／または端子に結合することができる。相互接続の第２のセット１３０４は、第１のダイ２２２をトラバースする基板貫通ビア（ＴＳＶ）、再配線層、はんだ（はんだ２２５からのもの）、相互接続２２７からの相互接続（たとえば、トレース、ビア、パッド）、およびはんだボール（はんだボール２５２からのもの）を含んでもよい。相互接続の第２のセット１３０４は、ＴＥＣ２１０とＴＥＣコントローラ（図示せず）との間の電気経路を提供することができる。
図１４は、ＴＥＣ２１０を、ＰｏＰデバイス２００内の異なる構成要素および／またはデバイスに電気的に結合することができる方法を示す。図１４に示すように、第１のダイ２２２は、相互接続の第１のセット１４０２を通じてプリント回路基板（ＰＣＢ）２５０に電気的に結合されている。相互接続の第１のセット１４０２は、はんだ（はんだ２２５からのもの）、相互接続２２７からの相互接続（たとえば、トレース、ビア、パッド）、およびはんだボール（はんだボール２５２からのもの）を含んでもよい。相互接続の第１のセット１４０２は、第１のダイ２２２と、電源（図示せず）、熱コントローラ（図示せず）、または熱電冷却器（ＴＥＣ）コントローラ（図示せず）との間の電気経路を提供することができる。いくつかの実装形態において、熱コントローラおよび／またはＴＥＣコントローラは、第１のダイ２２２内に実装されてもよい。
図１４はまた、熱電冷却器（ＴＥＣ）２１０が相互接続の第２のセット１４０４を通じてＰＣＢ２５０に電気的に結合されていることをも示している。相互接続の第２のセット１４０４は、図７に示すように、ＴＥＣ２１０上のパッド（たとえば、パッド７０２、７０４）および／または端子に結合することができる。相互接続の第２のセット１４０４は、相互接続２４７からの相互接続、はんだ２３４、相互接続２２７からの相互接続（たとえば、トレース、ビア、パッド）、およびはんだボール（はんだボール２５２からのもの）を含んでもよい。相互接続の第２のセット１４０４は、ＴＥＣ２１０とＴＥＣコントローラ（図示せず）との間の電気経路を提供することができる。この例では、相互接続の第２のセット１４０４は、第２のパッケージ２０４と第１のパッケージ２０２の両方をトラバースする。
図１５は、図５のＰｏＰデバイス２００を示す。図１５に示すように、第１のダイ２２２は、相互接続の第１のセット１５０２を通じてプリント回路基板（ＰＣＢ）２５０に電気的に結合されている。相互接続の第１のセット１５０２は、はんだ（はんだ２２５からのもの）、相互接続２２７からの相互接続（たとえば、トレース、ビア、パッド）、およびはんだボール（はんだボール２５２からのもの）を含んでもよい。相互接続の第１のセット１５０２は、第１のダイ２２２と、電源（図示せず）、熱コントローラ（図示せず）、または熱電冷却器（ＴＥＣ）コントローラ（図示せず）との間の電気経路を提供することができる。いくつかの実装形態において、熱コントローラおよび／またはＴＥＣコントローラは、第１のダイ２２２内に実装されてもよい。
図１５はまた、熱電冷却器（ＴＥＣ）２１０が相互接続の第２のセット１５０４を通じてＰＣＢ２５０に電気的に結合されていることをも示している。相互接続の第２のセット１５０４は、図７に示すように、ＴＥＣ２１０上のパッド（たとえば、パッド７０２、７０４）および／または端子に結合することができる。相互接続の第２のセット１５０４は、相互接続５１２からの相互接続（たとえば、再配線相互接続）、ビア５１０からのビア（たとえば、モールド貫通ビア（ＴＭＶ）、封止貫通ビア（ＴＥＶ））、相互接続２２７からの相互接続（たとえば、トレース、ビア、パッド）、およびはんだボール（はんだボール２５２からのもの）を含んでもよい。相互接続の第２のセット１５０４は、ＴＥＣ２１０とＴＥＣコントローラ（図示せず）との間の電気経路を提供することができる。
熱電冷却器（ＴＥＣ）の動作がダイの温度にどのように影響を与え得るかについての例示的な解説
図１６は、熱電冷却器（ＴＥＣ）の動作がダイの温度にどのように影響を与え得るかについての３つのグラフを示している。図１６は、第１のグラフ１６０２と、第２のグラフ１６０４と、第３のグラフ１６０６とを示す。第１のグラフ１６０２は、一定の期間にわたる第１のダイの（たとえば、第１のダイ２２２の動作中の）温度読み値である。第２のグラフ１６０４は、一定の期間にわたる第２のダイの（たとえば、第２のダイ２４２の動作中の）温度読み値である。第３のグラフ１６０６は、一定の期間にわたって熱電冷却器（ＴＥＣ）（たとえば、ＴＥＣ２１０）に送られ／によって受け取られる電流読み値である。
期間Ａの間、第１のダイと第２のダイの両方が動作している。時間が経過するにつれて、第１のダイおよび第２のダイの温度は増大する。第１のダイと第２のダイの両方が、それぞれそれらの最大温度（たとえば、最大動作温度、第１の最大温度、第２の最大温度）よりも低い動作温度を有するため、ＴＥＣは動作する／アクティブである必要はない。したがって、電流はＴＥＣに送られず、または、ＴＥＣによって受け取られない。
期間Ａの終わりに、第２のダイがその最大動作温度（たとえば、ＴＤＩＥ２）に達している。一方で、期間Ａの終わりに、第１のダイはその最大動作温度（たとえば、ＴＤＩＥ１）に達していない。したがって、第２のダイから、第１のダイへと熱を放散させることができる。電流（たとえば、第１の極性を有する第１の電流）がＴＥＣに送られ、ＴＥＣによって受け取られ、それによって、ＴＥＣは、第２のダイから熱を放散させられる。第１の極性は、正の極性であってもよい。
期間Ｂの間、すなわち、ＴＥＣが起動された後で、かつ、ＴＥＣがアクティブである間、第２のダイの温度は低減し始め、一方で、第１のダイの温度は、より速い速度で増大する（第２のダイからの熱が第１のダイに伝達されていることに起因する）。第１のダイは動作しているため、第１のダイはそれ自体の熱を生成しており、一方で同時に、第１のダイは第２のダイからの熱を受け取っている。
期間Ｂの終わりに、第１のダイはその最大動作温度に達しており、一方で第２のダイはこの時点で、その最大動作温度を下回っている。この場合、第１のダイから第２のダイに向けて熱を放散させることができる。異なる極性（たとえば、反対の極性、第２の極性）を有する電流がＴＥＣに送られ、ＴＥＣによって受け取られる。第２の極性は、負の極性であってもよい。電流の新たな極性によって、ＴＥＣは、第１のダイから第２のダイに向けて熱を放散させられる。
期間Ｃの間、すなわち、新たな極性を有する電流によってＴＥＣがアクティブである間、第１のダイの温度は低減し始め、一方で、第２のダイの温度は増大し始める（第２のダイから生成されている熱および第１のダイから伝達されている熱に起因する）。
期間Ｃの終わりに、第２のダイはその最大動作温度に達しており、一方で第１のダイはこの時点で、その最大動作温度を下回っている。ＴＥＣに送られ、ＴＥＣによって受け取られる電流はこの時点で、もう一方の極性（たとえば、第１の極性、正の極性）に戻って変化しており、これによって、ＴＥＣは、再び第２のダイから熱を放散させられる。
期間Ｄの間、第２のダイの温度は低減し始め、一方で第１のダイの温度は増大する。
したがって、ＴＥＣに送られ、ＴＥＣによって受け取られる電流を変化させることによって、ダイの性能をスロットル調整する必要なしに、ダイの温度を動的に制御することができる。しかしながら、いくつかの実装形態において、ダイの温度管理および／または制御は、ダイの性能を制限すること（たとえば、１つまたは複数のダイをスロットル調整すること）と、少なくとも１つのＴＥＣを使用することとを組み合わせることによって達成されてもよい。熱を放散させるようにＴＥＣを起動、構成および適合させるために、異なる実装形態が、異なる値および極性を有する異なる電流を使用してもよいことに留意されたい。
少なくとも１つのＴＥＣを使用することによってダイの温度管理を達成することができる方法の一例を説明してきたが、ここで、少なくとも１つのＴＥＣを含むダイの温度管理のためのいくつかの方法を、次のセクションにおいて説明する。いくつかの実装形態において、ダイの温度管理は、１つまたは複数のダイの性能を制限することを含むことができる。
熱電冷却器を使用することによるダイの温度管理のための方法の例示的な流れ図
図１７は、少なくとも１つの熱電冷却器（ＴＥＣ）を使用することによる、２つ以上のダイの温度管理のための方法１７００の例示的な流れ図を示す。方法１７００は、ＴＥＣコントローラおよび／または熱コントローラによって実施することができる。
ＴＥＣは、方法１７００の前はアクティブ（たとえば、オン）であってもよく、または、非アクティブ（オフ）であってもよい。方法は、（１７０５において）第１のダイの温度（たとえば、第１の温度読み値、第２の温度読み値）および第２のダイの温度を受信する。第１のダイは、第１のダイ２２２であってもよい。第２のダイは、第２のダイ２４２であってもよい。温度は、第１のダイの少なくとも１つの第１の温度センサからの温度読み値、および、第２のダイの少なくとも１つの第２の温度センサからの温度読み値であってもよい。
方法は、（１７１０において）第１のダイの温度が、第１のダイの最大閾値動作温度以上であるか否かを判定する。たとえば、第１のダイの最大閾値動作温度が１００ｏＦである場合、方法は、第１のダイの温度が１００ｏＦ以上であるか否かを判定する。第１のダイの複数の温度（たとえば、局所的な温度）がある場合、方法は、複数回の判定を行うことができる。
（１７１０において）第１のダイの温度が第１のダイの最大閾値動作温度以上でないと方法が判定すると、方法は進んで、（１７１５において）第２のダイの温度が第２のダイの最大閾値動作温度以上であるか否かを判定する。たとえば、第２のダイの最大閾値動作温度が８５ｏＦである場合、方法は、第２のダイの温度が８５ｏＦ以上であるか否かを判定する。第２のダイの複数の温度（たとえば、局所的な温度）がある場合、方法は、複数回の判定を行うことができる。
（１７１５において）第２のダイの温度が第２のダイの最大閾値動作温度以上でないと方法が判定すると、方法は進んで、（１７２０において）ＴＥＣに非アクティブ（たとえば、オフ）になるように命令する。いくつかの実装形態において、ＴＥＣに非アクティブになるように命令することは、ＴＥＣに電流を送らないことを含む。ＴＥＣがすでに非アクティブである場合、ＴＥＣに電流は送られていない。方法はその後進んで、（１７２５において）ダイの温度管理を継続するべきか否かを判定する。
一方、１７１５に戻って参照して、（１７１５において）第２のダイの温度が第２のダイの最大閾値動作温度以上であると方法が判定すると、方法は進んで、（１７３０において）第２のダイから熱を放散させるように、ＴＥＣを構成および／または適合させる。そのような場合、方法は、第１の方向において（たとえば、第２のダイから向かう方向）、第１のダイに向けて熱を放散させるように、ＴＥＣを構成および／または適合させることができる。これは、ＴＥＣに第１の極性（たとえば、正の極性）を有する第１の電流を送ることを含むことができる。方法はその後進んで、（１７２５において）ダイの温度管理を継続するべきか否かを判定する。
１７１０に戻って参照して、（１７１０において）第１のダイの温度が第１のダイの最大閾値動作温度以上であると方法が判定すると、方法は進んで、（１７３５において）第２のダイの温度が第２のダイの最大閾値動作温度以上であるか否かを判定する。第２のダイの複数の温度（たとえば、局所的な温度）がある場合、方法は、複数回の判定を行うことができる。
（１７３５において）第２のダイの温度が第２のダイの最大閾値動作温度以上であると方法が判定すると、方法は進んで、（１７４０において）非アクティブ（たとえば、オフ）になるようにＴＥＣを構成する。この場合、第１のダイと第２のダイの両方が、それらのそれぞれの最大閾値温度よりも高い温度を有し、ＴＥＣを使用することは生産的ではない。そのような場合、１つまたは複数のダイの性能のスロットル調整（たとえば、ダイのクロック速度の制限）を使用して、ダイの温度を低減することができる。いくつかの実装形態において、ＴＥＣに非アクティブになるように命令することは、ＴＥＣに電流を送らないことを含む。ＴＥＣがすでに非アクティブである場合、ＴＥＣに電流は送られていない。方法はその後進んで、（１７２５において）ダイの温度管理を継続するべきか否かを判定する。
一方、１７３５に戻って参照して、（１７３５において）第２のダイの温度が第２のダイの最大閾値動作温度以上でないと方法が判定すると、方法は進んで、（１７４５において）第１のダイから熱を放散させるように、ＴＥＣを構成および／または適合させる。そのような場合、方法は、第２の方向において（たとえば、第１のダイから向かう方向）、第２のダイに向けて熱を放散させるように、ＴＥＣを構成および／または適合させることができる。これは、ＴＥＣに第２の極性（たとえば、負の極性）を有する第２の電流を送ることを含むことができる。方法はその後進んで、（１７２５において）ダイの温度管理を継続するべきか否かを判定する。
方法はその後進んで、（１７２５において）ダイの温度管理を継続するべきか否かを判定する。そうである場合、方法は戻って、（１７０５において）第１のダイの温度および第２のダイの温度を受信する。
一方、（１７２５において）ダイの温度管理を継続しないように方法が判定するとき、方法は進んで、（１７４５において）非アクティブ（たとえば、オフ）になるようにＴＥＣを構成する。これは、ＴＥＣに何らかの電流を送るのを中断することによって達成することができる。
熱電冷却器および／またはダイに対する性能制限を使用することによるダイの温度管理のための方法の例示的な流れ図
図１８は、少なくとも１つの熱電冷却器（ＴＥＣ）および／またはダイに対する性能制限を使用することによる、２つ以上のダイの温度管理のための別の方法１８００の例示的な流れ図を示す。方法１８００は、ＴＥＣコントローラおよび／または熱コントローラによって実施することができる。
ＴＥＣは、方法１８００の前はアクティブ（たとえば、オン）であってもよく、または、非アクティブ（オフ）であってもよい。方法は、（１８０５において）第１のダイの温度（たとえば、第１の温度読み値、第２の温度読み値）および第２のダイの温度を受信する。第１のダイは、第１のダイ２２２であってもよい。第２のダイは、第２のダイ２４２であってもよい。温度は、第１のダイの少なくとも１つの第１の温度センサからの温度読み値、および、第２のダイの少なくとも１つの第２の温度センサからの温度読み値であってもよい。
方法は、（１８１０において）第１のダイの温度が第１のダイの最大閾値動作温度以上であるか否か、および、第２のダイの温度が第２のダイの最大閾値動作温度以上であるか否かを判定する。第１のダイおよび／または第２のダイの複数の温度（たとえば、局所的な温度）がある場合、方法は、複数回の判定を行うことができる。
（１８１０において）第１のダイの温度が第１のダイの最大閾値動作温度以上であり、かつ、第２のダイの温度が第２のダイの最大閾値動作温度以上であると方法が判定すると、方法は、（１８１５において）第１のダイおよび／または第２のダイの性能を制限する。いくつかの実装形態において、ダイの性能を制限することは、１つまたは複数のダイの最大クロック速度を制限するなど、ダイをスロットル調整することを含むことができる。異なる実装形態が、ダイの性能を別様に制限してもよい。たとえば、第１のダイの性能は、第２のダイの性能よりも大きく制限されてもよい。
方法はその後進んで、（１８０５において）第１のダイの温度および第２のダイの温度を受信する。
一方、（１８１０において）第１のダイの温度が第１のダイの最大閾値動作温度以上でなく、かつ、第２のダイの温度が第２のダイの最大閾値動作温度以上でないと方法が判定すると、方法は任意選択的に、（１８２０において）第１のダイおよび／または第２のダイの性能に対する任意の制限を除去または低減することができる。
方法は、（１８２５において）第１のダイの温度が第１のダイの最大閾値動作温度以上であるか否か、または、第２のダイの温度が第２のダイの最大閾値動作温度以上であるか否かを判定する。第１のダイおよび／または第２のダイの複数の温度（たとえば、局所的な温度）がある場合、方法は、複数回の判定を行うことができる。
（１８２５において）第１のダイの温度が第１のダイの最大閾値動作温度以上であるか、または、第２のダイの温度が第２のダイの最大閾値動作温度以上であると方法が判定すると、方法は、（１８３０において）熱電冷却器（ＴＥＣ）を起動する。これは、ＴＥＣに電流を送ることを含むことができる。ＴＥＣは、第１のダイから熱を放散させるか、または、第２のダイから熱を放散させるかのいずれかのために、起動することができる。たとえば、第１のダイの温度が第１のダイの最大閾値動作温度以上であり、第２のダイの温度が第２のダイの最大閾値動作温度以上でないとき、ＴＥＣは、第１のダイから熱を放散させるために起動することができる。第１のダイの温度が第１のダイの最大閾値動作温度以上でなく、第２のダイの温度が第２のダイの最大閾値動作温度以上であるとき、ＴＥＣは、第２のダイから熱を放散させるために起動することができる。ＴＥＣを起動することができる方法の一例は、図１７に示し、説明されている。方法はその後進んで、（１８０５において）第１のダイの温度および第２のダイの温度を受信する。
（１８２５において）第１のダイの温度が第１のダイの最大閾値動作温度以上でなく、かつ、第２のダイの温度が第２のダイの最大閾値動作温度以上でないと方法が判定すると、方法は、（１８３５において）熱電冷却器（ＴＥＣ）を機能停止する。ＴＥＣを機能停止することは、ＴＥＣに電流を送らないことを含むことができる。ＴＥＣがすでに非アクティブであるときも、電流は送られない。いくつかの実装形態において、同じ電流または異なる電流（たとえば、アンペア数の異なる電流）が送られてもよいことに留意されたい。いくつかの実装形態において、より強い電流（たとえば、アンペア数のより大きい電流）は、より弱い電流（たとえば、アンペア数のより小さい電流）よりも大きな能動的熱放散をもたらす。異なる実装形態が、電流の強度を考慮するために異なる係数および／または変数を使用してもよい。そのような係数および／または変数は、パッケージの電源（たとえば、バッテリ電力、プラグイン電力）および／またはダイの温度変化の速度を含んでもよい。
１８００の方法は、ダイの温度管理が終了するまで、複数回繰り返されてもよい。
０双方向熱電冷却器（ＴＥＣ）を備えるパッケージオンパッケージ（ＰｏＰ）デバイスを提供／作製するための例示的なシーケンス
いくつかの実装形態において、少なくとも１つの双方向熱電冷却器（ＴＥＣ）を含むパッケージオンパッケージ（ＰｏＰ）デバイスを提供／作製することは、複数のプロセスを含む。図１９（図１９Ａ〜図１９Ｂを含む）は、少なくとも１つの双方向熱電冷却器（ＴＥＣ）を含むＰｏＰデバイスを提供／作製するための例示的なシーケンスを示す。いくつかの実装形態において、図１９Ａ〜図１９Ｂのシーケンスは、図２〜図５のＰｏＰデバイスおよび／または本開示で説明する他のＰｏＰデバイスを提供／作製するために使用されてもよい。
図１９Ａ〜図１９Ｂのシーケンスは、双方向熱電冷却器（ＴＥＣ）を含むＰｏＰデバイスを提供／作製するためのシーケンスを単純にする、および／または明確にするために、１つまたは複数の段階を組み合わせることができることに留意されたい。いくつかの実装形態において、プロセスの順序は、変更または修正されてもよい。
図１９Ａに示されるように、段階１は、基板１９００が提供された後の状態を示す。基板１９００はパッケージ基板であり得る。基板１９００は、供給元または製造元によって作製または供給されてもよい。基板１９００は、少なくとも１つの誘電体層１９０２と、相互接続（たとえば、トレース、ビア、パッド）のセット１９０４と、第１のはんだレジスト層１９０６と、第２のはんだレジスト層１９０８とを含む。誘電体層１９０２は、コア層および／またはプリプレグ層を含むことができる。
段階２は、第１のダイ１９１０が基板１９００に結合（たとえば、取り付け）された後の状態を示す。第１のダイ１９１０は、はんだ（たとえば、はんだボール）のセット１９１２を通じて基板１９００に結合される。異なる実装形態が、第１のダイ１９１０を基板１９００に別様に結合してもよい。いくつかの実装形態では、第１のダイ１９１０は、ピラーおよびはんだのセットを通じて基板１９００に結合される。
段階３は、封止層１９２０が基板１９００および第１のダイ１９１０上に設けられた（たとえば、形成された）後の状態を示す。封止層１９２０は、第１のダイ１９１０全体または第１のダイ１９１０の一部分のみを封止することができる。封止層１９２０はモールドおよび／またはエポキシ充填であってもよい。
段階４は、少なくとも１つの空洞１９２１が封止層１９２０内に形成された後の状態を示す。様々な実装形態が空洞１９２１を形成してもよい。いくつかの実装形態では、空洞１９２１を形成するためにレーザが使用される。いくつかの実装形態において、封止層１９２０は、光パターン化可能な層であり、空洞１９２１は、封止層１９２０をパターニングするためにフォトリソグラフィプロセス（たとえば、フォトエッチングプロセス）を使用することによって形成することができる。
段階５は、少なくとも１つのビア１９２２および少なくとも１つの相互接続１９２４が封止層１９２０の中および上に形成された後の状態を示す。めっきプロセスを使用して、ビア１９２２および相互接続１９２４を形成することができる。相互接続１９２４は、トレースおよび／またはパッドを含んでもよい。相互接続１９２４は、再配線相互接続であってもよい。ビア１９２２および相互接続１９２４は各々、シード金属層および金属層を含むことができる。
図１９Ｂに示すように、段階６は、熱電冷却器（ＴＥＣ）１９４０が第１のダイ１９１０に結合（たとえば、取り付け）された後の状態を示す。いくつかの実装形態において、ＴＥＣ１９４０を第１のダイ１９１０に結合するのに接着剤（たとえば、熱伝導性接着剤）が使用される。ＴＥＣ１９４０は、双方向ＴＥＣとすることができる。ＴＥＣ１９４０は、パッドおよび／または端子（たとえば、図７に記載のもの）を含む。ＴＥＣ１９４０は、ＴＥＣ１９４０のパッドおよび／または端子が封止層１９２０上の相互接続（たとえば、再配線相互接続、相互接続１９２４からの相互接続）に結合（たとえば、電気的に結合）されるように、第１のダイ１９１０に結合することができる。段階６は、基板１９００と、第１のダイ１９１０と、封止層１９２０とを含む第１のパッケージ１９５０を示し得る。第１のパッケージ１９５０はＴＥＣ１９４０も含むことができる。
段階７は、ＴＥＣ１９４０が第１のパッケージ１９５０と第２のパッケージ１９６０との間にあるように、第２のパッケージ１９６０が第１のパッケージ１９５０に結合（たとえば、取り付け）された後の状態を示す。第２のパッケージ１９６０は、第２の基板１９７０（たとえば、パッケージ基板）、第２のダイ１９８０、および第２の封止層１９８２を含む。第２の基板１９７０は、少なくとも１つの誘電体層１９７２と、相互接続（たとえば、トレース、パッド、ビア）のセット１９７４とを含む。はんだボールのセット１９７６を、第２の基板１９７０および第１のパッケージ１９５０からの相互接続（たとえば、相互接続１９２４）に結合することができる。第２のダイ１９８０は、はんだ（たとえば、はんだボール）のセット１９８４を通じて第２の基板１９７０に結合（たとえば、取り付け）される。段階７に示すように、ＴＥＣ１９４０は、第１のダイ１９１０と第２の基板１９７０との間に位置する。いくつかの実装形態において、第２の基板１９７０をＴＥＣ１９４０に結合するのに接着剤（たとえば、熱伝導性接着剤）が使用される。
段階８は、はんだボールのセット１９９０が第１のパッケージ１９５０に結合された後の状態を示す。段階８は、第１のパッケージ１９５０と、第２のパッケージ１９６０と、ＴＥＣ１９４０とを含むパッケージオンパッケージ（ＰｏＰ）デバイス１９９４を含むことができる。
双方向熱電冷却器（ＴＥＣ）を備えるパッケージオンパッケージ（ＰｏＰ）デバイスを提供／作製するための例示的な方法
図２０は、少なくとも１つの双方向熱電冷却器（ＴＥＣ）を含むパッケージオンパッケージ（ＰｏＰ）デバイスを提供／作製するための方法２０００の例示的な流れ図を示す。いくつかの実装形態において、図２０の方法２０００は、図２〜図５のＰｏＰデバイスおよび／または本開示で説明する他のＰｏＰデバイスを提供／作製するために使用されてもよい。
図２０の流れ図は、双方向ＴＥＣを含むＰｏＰデバイスを提供するための方法を単純化するおよび／または明確にするために、１つまたは複数のステップおよび／またはプロセスを組み合わせてもよいことに留意されたい。いくつかの実装形態において、プロセスの順序は、変更または修正されてもよい。
方法は、（２００５において）基板を提供する。基板はパッケージ基板であり得る。基板は、供給元または製造元によって作製または供給されてもよい。基板は、少なくとも１つの誘電体層と、相互接続（たとえば、トレース、ビア、パッド）のセットと、第１のはんだレジスト層と、第２のはんだレジスト層とを含む。誘電体層は、コア層および／またはプリプレグ層を含むことができる。
方法は、（２０１０において）第１のダイを基板に結合する。第１のダイは、はんだ（たとえば、はんだボール）のセットを通じて基板に結合（たとえば、取り付け）することができる。異なる実装形態は、第１のダイを基板に別様に結合してもよい。いくつかの実装形態では、第１のダイは、ピラーおよびはんだのセットを通じて基板に結合される。
方法は、任意選択的に、（２０１５において）基板および／または第１のダイ上に封止層を設ける。いくつかの実装形態において、封止層を設けることは、封止層が第１のダイ全体または第１のダイの一部分のみを封止するように、基板および第１のダイ上に封止層を形成することを含む。封止層はモールドおよび／またはエポキシ充填であってもよい。
方法は、（２０２０において）封止層の中および上に相互接続を形成する。いくつかの実装形態において、相互接続を形成することは、封止層内に空洞を形成することと、空洞および／または封止層内に相互接続を形成することとを含む。様々な実装形態が、空洞を形成してもよい。いくつかの実装形態では、空洞を形成するためにレーザが使用される。いくつかの実装形態において、封止層は、光パターン化可能な層であり、空洞は、封止層をパターニングするためにフォトリソグラフィプロセス（たとえば、フォトエッチングプロセス）を使用することによって形成することができる。
相互接続を形成することは、少なくとも１つのビアおよび少なくとも１つの相互接続を、封止層１９２０の中および上に形成することを含むことができる。めっきプロセスを使用して、ビアおよび相互接続を形成することができる。相互接続は、トレースおよび／またはパッドを含んでもよい。相互接続は、再配線相互接続であってもよい。ビアおよび相互接続は各々、シード金属層および金属層を含むことができる。
方法は、（２０２５において）熱電冷却器（ＴＥＣ）を第１のダイに結合する。いくつかの実装形態において、ＴＥＣを第１のダイに結合（たとえば、取り付け）するのに接着剤（たとえば、熱伝導性接着剤）が使用される。ＴＥＣは、双方向ＴＥＣとすることができる。第１のパッケージは、第１の基板、第１のダイ、封止層によって画定することができる。第１のパッケージはまた、第１のダイに結合されているＴＥＣをも含むことができる。
方法は、（２０３０において）ＴＥＣが第１のパッケージと第２のパッケージとの間にあるように、第２のパッケージを第１のパッケージに結合する。第２のパッケージは、第２の基板（たとえば、パッケージ基板）、第２のダイ、および第２の封止層を含む。第２の基板は、少なくとも１つの誘電体層と、相互接続（たとえば、トレース、パッド、ビア）のセットとを含む。はんだボールのセットを、第２の基板および第１のパッケージからの相互接続に結合することができる。ＴＥＣは、第１のダイ（第１のパッケージの）および第２の基板（第２のパッケージの）との間に位置する。いくつかの実装形態において、第２の基板をＴＥＣに結合するのに接着剤（たとえば、熱伝導性接着剤）が使用される。
方法は、（２０３５において）はんだボールのセットを第１のパッケージに提供する。より具体的には、はんだボールのセットを、第１のパッケージの第１の基板に結合することができる。
双方向熱電冷却器を備える例示的なパッケージオンパッケージ（ＰｏＰ）デバイス
図２１は、第１のパッケージ２１０２（たとえば、第１の集積デバイスパッケージ）と、第２のパッケージ２１０４（たとえば、第２の集積デバイスパッケージ）と、第１の熱電冷却器（ＴＥＣ）２１１０と、第２のＴＥＣ２１１２とを含む、別のパッケージオンパッケージ（ＰｏＰ）デバイス２１００の一例を示す。いくつかの実装形態において、第１の熱電冷却器（ＴＥＣ）２１１０および第２のＴＥＣ２１１２は、図８〜図９に記載されているように、ＴＥＣのアセンブリまたはアレイとして構成されてもよい。
第１のパッケージ２１０２は、第１の基板２１２０と、第１のダイ２１２２（たとえば、第１の論理ダイ）と、第２のダイ２１２３（たとえば、第２の論理ダイ）と、第１の封止層２１２４とを含む。第１の基板２１２０は、少なくとも１つの誘電体層２１２６と、相互接続のセット２１２７とを含む。第１のパッケージ２１０２はまた、第１のＴＥＣ２１１０および第２のＴＥＣ２１１２をも含むことができる。第１のＴＥＣ２１１０は、第１のダイ２１２２に結合される。第２のＴＥＣ２１１２は、第２のダイ２１２３に結合される。接着剤（たとえば、熱伝導性接着剤）を使用して、ＴＥＣ（たとえば、第１のＴＥＣ２１１０）を第１のダイ（たとえば、ダイ２１２２）に結合することができる。
第２のパッケージ２１０４は、第１のＴＥＣ２１１０および第２のＴＥＣ２１１２が第１のパッケージ２１０２と第２のパッケージ２１０４との間にあるように、第１のパッケージ２１０２に結合（たとえば、取り付け）される。第２のパッケージ２１０４は、第２の基板２１４０と、第１のダイ２１４２と、第２のダイ２１４３と、第１の封止層２１４４と、第３のＴＥＣ２１５０とを含む。第２の基板２１４０は、少なくとも１つの誘電体層２１４６と、相互接続のセット２１４７とを含む。第１のＴＥＣ２１１０は、第１のダイ２１２２と第２の基板２１４０との間にある。第２のＴＥＣ２１１２は、第２のダイ２１２３と第２の基板２１４０との間にある。第３のＴＥＣ２１５０は、第１のダイ２１４２と第２のダイ２１４３との間にある。
第１のＴＥＣ２１１０は、（たとえば、第１の期間／フレームにおいて）第１の方向および（たとえば、第２の期間／フレームにおいて）第２の方向に熱を放散させることが可能な双方向ＴＥＣとすることができ、第２の方向は第１の方向とは反対である。同様に、第２のＴＥＣ２１１２は、（たとえば、第１の期間／フレームにおいて）第１の方向および（たとえば、第２の期間／フレームにおいて）第２の方向に熱を放散させることが可能な双方向ＴＥＣとすることができ、第２の方向は第１の方向とは反対である。第３のＴＥＣ２１５０は、（たとえば、第１の期間／フレームにおいて）第１の方向および（たとえば、第２の期間／フレームにおいて）第２の方向に熱を放散させることが可能な双方向ＴＥＣとすることができ、第２の方向は第１の方向とは反対である。
いくつかの実装形態において、ＴＥＣ２１１０および２１１２は、図３〜図４について説明したように、第１のパッケージ２１０２と第２のパッケージ２１０４との間で行き来して動的に（たとえば、ＰｏＰデバイス２１００の動作中にリアルタイムで）熱を放散させるように構成および／または適合することができる双方向ＴＥＣとすることができる。
いくつかの実装形態において、ＴＥＣ２１１０および２１１２は、第１のダイ２１２２と第２のダイ２１２３との間で行き来して動的に（たとえば、ＰｏＰデバイス２１００の動作中にリアルタイムで）熱を放散させるように構成および／または適合することができる双方向ＴＥＣとすることができる。すなわち、ＴＥＣ２１１０および２１１２は、第１のダイ２１２２から放散される熱を、第２のダイ２１２３に向けて放散させることができるように構成することができる。したがって、いくつかの実装形態において、ＴＥＣ２１１０および２１１２は、熱が第１のダイ２１２２から第１のＴＥＣ２１１０を通じて、第２の基板２１４０、第２のＴＥＣ２１１２、および第２のダイ２１２３へと放散させるように構成することができる。
いくつかの実装形態において、ＴＥＣ２１１０および２１１２は、第２のダイ２１２３から放散される熱を、第１のダイ２１２２に向けて放散させることができるように構成することができる。したがって、いくつかの実装形態において、ＴＥＣ２１１０および２１１２は、熱が第２のダイ２１２３から第２のＴＥＣ２１１２を通じて、第２の基板２１４０、第１のＴＥＣ２１１０、および第１のダイ２１２２へと放散させるように構成することができる。
いくつかの実装形態において、ＴＥＣ２１５０は、第１のダイ２１４２と第２のダイ２１４３との間で行き来して動的に（たとえば、ＰｏＰデバイス２１００の動作中にリアルタイムで）熱を放散させるように構成および／または適合することができる双方向ＴＥＣとすることができる。すなわち、たとえば、ＴＥＣ２１５０は、第１のダイ２１４２から放散される熱を、第２のダイ２１４３に向けて放散させることができるように構成することができる。ＰｏＰデバイス２１００内のダイの所望の温度管理を達成するために、異なる実装形態がＴＥＣを別様に構成してもよい。
例示的な電子デバイス
図２２は、上述の集積デバイス、半導体デバイス、集積回路、ダイ、インターポーザ、パッケージ、またはパッケージオンパッケージ（ＰｏＰ）のいずれかと統合され得る様々な電子デバイスを示す。たとえば、モバイル電話デバイス２２０２、ラップトップコンピュータデバイス２２０４、および固定位置端末デバイス２２０６が、本明細書で説明する集積デバイス２２００を含んでもよい。集積デバイス２２００は、たとえば、本明細書で説明した集積回路、ダイ、集積デバイス、集積デバイスパッケージ、集積回路デバイス、パッケージオンパッケージデバイスのうちのいずれかとすることができる。図２２に示すデバイス２２０２、２２０４、２２０６は例にすぎない。また、他の電子デバイスは、限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、全地球測位システム（ＧＰＳ）対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、コンピュータ、ウェアラブルデバイス、サーバ、ルータ、自動車車両（たとえば、自律走行車両）内に実装された電子デバイス、またはデータもしくはコンピュータ命令を記憶し、もしくは取り出す任意の他のデバイス、あるいはそれらの任意の組合せを含むデバイス（たとえば、電子デバイス）のグループを含む集積デバイス２２００を特徴とする場合がある。
図２、図３、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１７、図１８、図１９Ａ〜図１９Ｂ、図２０、図２１、および／または図２２に示される構成要素、ステップ、特徴および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴もしくは機能として再構成されおよび／もしくは組み合わせられ、またはいくつかの構成要素、ステップ、もしくは機能として具現化されてもよい。追加の要素、構成要素、ステップ、および／または機能も、本開示から逸脱することなく追加され得る。本開示における図２、図３、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１７、図１８、図１９Ａ〜図１９Ｂ、図２０、図２１、および／または図２２と、それに対応する説明とは、ダイおよび／またはＩＣに限定されないことにも留意されたい。いくつかの実装形態では、図２、図３、図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１７、図１８、図１９Ａ〜図１９Ｂ、図２０、図２１、および／または図２２と、それに対応する説明とは、集積デバイスの製造、作成、提供、および／または生産のために用いられてもよい。いくつかの実装形態では、デバイスは、ダイ、ダイパッケージ、集積回路（ＩＣ）、集積デバイス、集積デバイスパッケージ、ウエハ、半導体デバイス、パッケージオンパッケージ（ＰｏＰ）デバイス、および／またはインターポーザを含む場合がある。
「例示的な」という単語は、本明細書では、「例、実例、または例証として機能する」を意味するために使用される。本明細書で「例示的」として説明されている任意の実装形態または態様は、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、議論された特徴、利点、または動作モードを含むことを必要としない。「結合された」という用語は、本明細書では、２つの物体間の直接または間接的な結合を指すために使用されている。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体ＡおよびＣは、それらが互いに直接物理的に接触しない場合であっても、依然として互いに結合されると見なされてよい。
また、実施形態は、フローチャート、流れ図、構造線図またはブロック図として描かれているプロセスとして記述され得ることに留意されたい。フローチャートは、動作を逐次プロセスとして説明し得るが、動作の多くは、並列にまたは同時に実行され得る。加えて、動作の順序は並べ替えられ得る。プロセスは、その動作が完了したとき、終了する。プロセスは、方法、関数、プロシージャ、サブルーチン、サブプログラムなどに対応する場合がある。プロセスが関数に対応する場合、その終了は呼出し関数またはメイン関数への関数の戻りに対応する。上記方法および／またはプロセスのいずれかはまた、少なくとも１つの処理回路、プロセッサ、ダイおよび／またはコントローラ（たとえば、ＴＥＣコントローラ、熱コントローラ）によって実行することができる、コンピュータ／プロセッサ可読記憶媒体内に記憶されているコードであってもよい。たとえば、ダイ、ＴＥＣコントローラ、および／または熱コントローラは、コンピュータ／プロセッサ可読記憶媒体内に記憶されているコードを実行することができる１つまたは複数の処理回路を含んでもよい。コンピュータ／プロセッサ可読記憶媒体は、メモリ（たとえば、メモリだい、論理ダイ内のメモリ、ＴＥＣコントローラ内のメモリ、熱コントローラ内のメモリ）を含んでもよい。ダイは、フリップチップ、ウェハレベルパッケージ（ＷＬＰ）、および／またはチップスケールパッケージ（ＣＳＰ）として実装されてもよい。
当業者であれば、本明細書で開示された実施形態に関連して説明された様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、またはその両方の組合せとして実装され得ることをさらに理解するであろう。ハードウェアおよびソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップについて、上記では概してそれらの機能に関して説明した。そのような機能がハードウェアとして実装されるか、またはソフトウェアとして実装されるかは、特定の適用例およびシステム全体に課される設計制約に依存する。
本明細書で説明した本開示の様々な特徴は、本開示から逸脱することなく様々なデバイスおよび／またはシステムにおいて実装され得る。本開示の上記の態様は例にすぎず、本開示を限定するものとして解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示的であることを意図しており、特許請求の範囲を限定することを意図していない。したがって、本教示は、他のタイプの装置に容易に適用されてよく、多くの代替形態、変更形態、および変形形態が当業者には明らかであろう。
１００ 集積デバイスパッケージ
１０２ 第１のダイ
１０６ パッケージ基板
１０８ ＰＣＢ
１１０ 相互接続
１１２ はんだボールの第１のセット
１１６ はんだボールの第２のセット
２００ パッケージオンパッケージ（ＰｏＰ）デバイス
２０２ 第１のパッケージ
２０４ 第２のパッケージ
２１０ 熱電冷却器（ＴＥＣ）
２２０ 第１の基板
２２２ 第１のダイ
２２４ 第１の封止層
２２６ 誘電体層
２２７ 相互接続
２２８ 第１のはんだレジスト層
２２９ 第２のはんだレジスト層
２３０ はんだ
２３２ はんだ
２３４ はんだ
２３６ はんだ
２４０ 第２の基板
２４２ 第２のダイ
２４４ 第２の封止層
２４６ 誘電体層
２４７ 相互接続
２４８ 第１のはんだレジスト層
２４９ 第２のはんだレジスト層
２５０ プリント回路基板（ＰＣＢ）
２５２ はんだボールのセット
２７０ 接着剤
２７２ 接着剤
５００ ＰｏＰデバイス
５０２ 第１のパッケージ
５１０ ビア
５１２ 相互接続
５２０ はんだ
６００ ＴＥＣ
６０２ Ｎドープ構成要素
６０４ Ｐドープ構成要素
６０６ キャリア
６１２ 相互接続
６１４ 相互接続
７０２ 第１のパッド
７０４ 第２のパッド
７１２ 誘電体層
７１４ 誘電体層
８００ ＴＥＣ
８０１ キャリア
８０２ 第１のＴＥＣ
８０４ 第２のＴＥＣ
８０６ 第３のＴＥＣ
８０８ 第４のＴＥＣ
８１０ 第５のＴＥＣ
８１２ 第６のＴＥＣ
１０００ 熱電冷却器（ＴＥＣ）
１００２ ＴＥＣコントローラ
１００４ 熱コントローラ
１００６ 温度センサ
１１０１ 第１のダイ
１１０２ ＴＥＣコントローラ
１１０４ 熱コントローラ
１１０６ 第１の温度センサ
１１０８ 第２の温度センサ
１２０１ 第１のダイ
１２０２ ＴＥＣコントローラ
１３０２ 相互接続の第１のセット
１３０４ 相互接続の第２のセット
１４０２ 相互接続の第１のセット
１４０４ 相互接続の第２のセット
１５０２ 相互接続の第１のセット
１５０４ 相互接続の第２のセット
１６０２ 第１のグラフ
１６０４ 第２のグラフ
１６０６ 第３のグラフ
１７００ 方法
１８００ 方法
１９００ 基板
１９０２ 誘電体層
１９０４ 相互接続のセット
１９０６ 第１のはんだレジスト層
１９０８ 第２のはんだレジスト層
１９１０ 第１のダイ
１９１２ はんだのセット
１９２０ 封止層
１９２１ 空洞
１９２２ ビア
１９２４ 相互接続
１９４０ 熱電冷却器（ＴＥＣ）
１９５０ 第１のパッケージ
１９６０ 第２のパッケージ
１９７０ 第２の基板
１９７２ 誘電体層
１９７４ 相互接続のセット
１９７６ はんだボールのセット
１９８０ 第２のダイ
１９８２ 第２の封止層
１９８４ はんだのセット
１９９０ はんだボールのセット
１９９４ パッケージオンパッケージ（ＰｏＰ）デバイス
２０００ 方法
２１００ パッケージオンパッケージ（ＰｏＰ）デバイス
２１０２ 第１のパッケージ
２１０４ 第２のパッケージ
２１１０ 第１の熱電冷却器（ＴＥＣ）
２１１２ 第２のＴＥＣ
２１２２ 第１のダイ
２１２３ 第２のダイ
２１２４ 第１の封止層
２１２６ 誘電体層
２１２７ 相互接続のセット
２１４０ 第２の基板
２１４２ 第１のダイ
２１４３ 第２のダイ
２１４４ 第１の封止層
２１５０ 第３のＴＥＣ
２１４６ 誘電体層
２１４７ 相互接続のセット
２２００ 集積デバイス
２２０２ モバイル電話デバイス
２２０４ ラップトップコンピュータデバイス
２２０６ 固定位置端末デバイス

Claims (14)

  1. 第１のパッケージであって、
    第１の基板と、
    前記第１の基板に結合されている第１のダイと
    を備える、第１のパッケージと、
    前記第１のパッケージに結合されている第２のパッケージであって、
    第２の基板と、
    前記第２の基板に結合されている第２のダイと
    を備える、第２のパッケージと、
    前記第１のダイと前記第２の基板との間に位置する双方向熱電冷却器とを備え、前記双方向熱電冷却器は、前記第１のパッケージと前記第２のパッケージとの間で行き来して動的に熱を放散させるように構成されており、前記双方向熱電冷却器は、
    （ｉ）前記第１のダイの第１の温度読み値が前記第１のダイの第１の最大温度以上であり、かつ（ｉｉ）前記第２のダイの第２の温度読み値が前記第２のダイの第２の最大温度未満である場合に、前記第１のダイから前記第２のダイへと熱を放散させ、
    （ｉ）前記第２の温度読み値が前記第２の最大温度以上であり、かつ（ｉｉ）前記第１の温度読み値が前記第１の最大温度未満である場合に、前記第２のダイから前記第１のダイへと熱を放散させるように構成されている、パッケージオンパッケージデバイス。
  2. 前記双方向熱電冷却器は、前記第１のダイから前記第２の基板を通じて前記第２のダイへと熱を放散させるように構成されている、請求項１に記載のパッケージオンパッケージデバイス。
  3. 前記双方向熱電冷却器は、第１の熱伝導性接着剤によって前記第１のダイに結合されている、請求項１に記載のパッケージオンパッケージデバイス。
  4. 前記双方向熱電冷却器は、複数の熱電冷却器からなるアレイである、請求項１に記載のパッケージオンパッケージデバイス。
  5. 前記双方向熱電冷却器は、前記第１のダイまたは第１の封止層または前記第２の基板内の相互接続を含む複数の相互接続を通じて熱電冷却器コントローラに電気的に結合されている、請求項１に記載のパッケージオンパッケージデバイス。
  6. 前記第１のダイは第１の論理ダイであり、前記第２のダイは、少なくとも第２の論理ダイまたはメモリダイのうちの一つである、請求項１に記載のパッケージオンパッケージデバイス。
  7. 前記第１のパッケージは、前記第１の基板に結合されている第３のダイをさらに備え、前記双方向熱電冷却器は、前記第１のダイと前記第３のダイとの間で行き来して動的に熱を放散させるようにさらに構成されている、請求項１に記載のパッケージオンパッケージデバイス。
  8. 前記第１のパッケージは、前記第１の基板に結合されている第３のダイをさらに備え、前記パッケージオンパッケージデバイスは、第２の双方向熱電冷却器をさらに備え、前記双方向熱電冷却器と前記第２の双方向熱電冷却器との組合せは、前記第１のダイと前記第３のダイとの間で行き来して動的に熱を放散させるように構成されている、請求項１に記載のパッケージオンパッケージデバイス。
  9. パッケージオンパッケージデバイスの温度管理のための方法であって、
    第１のダイの第１の温度読み値を受信するステップと、
    第２のダイの第２の温度読み値を受信するステップと、
    前記第１のダイの前記第１の温度読み値が、前記第１のダイの第１の最大温度以上であるか否かを判定するステップと、
    前記第２のダイの前記第２の温度読み値が、前記第２のダイの第２の最大温度以上であるか否かを判定するステップと、
    （ｉ）前記第１の温度読み値が前記第１の最大温度以上であり、かつ（ｉｉ）前記第２の温度読み値が前記第２の最大温度未満である場合に、前記第１のダイから前記第２のダイへと熱を放散させるように、双方向熱電冷却器を構成するステップと、
    （ｉ）前記第２の温度読み値が前記第２の最大温度以上であり、かつ（ｉｉ）前記第１の温度読み値が前記第１の最大温度未満である場合に、前記第２のダイから前記第１のダイへと熱を放散させるように、前記双方向熱電冷却器を構成するステップとを含む方法。
  10. 前記第１のダイから前記第２のダイへと熱を放散させるように前記双方向熱電冷却器を構成するステップは、前記双方向熱電冷却器に第１の信号を送信するように熱電冷却器コントローラを構成するステップを含み、前記第１の信号は第１の極性を有し、
    前記第２のダイから前記第１のダイへと熱を放散させるように前記双方向熱電冷却器を構成するステップは、前記双方向熱電冷却器に第２の信号を送信するように前記熱電冷却器コントローラを構成するステップを含み、前記第２の信号は、前記第１の極性と反対の第２の極性を有する、請求項９に記載の方法。
  11. （ｉ）前記第１の温度読み値が前記第１の最大温度未満であり、かつ（ｉｉ）前記第２の温度読み値が前記第２の最大温度未満である場合に、非アクティブになるように前記双方向熱電冷却器を構成するステップをさらに含む請求項９に記載の方法。
  12. （ｉ）前記第１の温度読み値が前記第１の最大温度以上であり、かつ（ｉｉ）前記第２の温度読み値が前記第２の最大温度以上である場合に、第１のダイの性能を低減するように前記第１のダイに命令するステップと、
    （ｉ）前記第１の温度読み値が前記第１の最大温度以上であり、かつ（ｉｉ）前記第２の温度読み値が前記第２の最大温度以上である場合に、非アクティブになるように前記双方向熱電冷却器を構成するステップとをさらに含む請求項１０に記載の方法。
  13. （ｉ）前記第１の温度読み値が前記第１の最大温度以上であり、かつ（ｉｉ）前記第２の温度読み値が前記第２の最大温度以上である場合に、第２のダイの性能を低減するように前記第２のダイに命令するステップをさらに含む、請求項１０に記載の方法。
  14. パッケージオンパッケージデバイスの温度管理を実施するための一つまたは複数の命令を含む非一時的プロセッサ可読記憶媒体であって、前記命令は、少なくとも一つの処理回路によって実行されると、前記少なくとも一つの処理回路に請求項９から１３のいずれか一項に記載の方法を行わせる、非一時的プロセッサ可読記憶媒体。
JP2017558417A 2015-05-11 2016-05-10 双方向熱電冷却器を備えるパッケージオンパッケージ（ＰｏＰ）デバイス Active JP6783798B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/709,276 US9746889B2 (en) 2015-05-11 2015-05-11 Package-on-package (PoP) device comprising bi-directional thermal electric cooler
US14/709,276 2015-05-11
PCT/US2016/031671 WO2016183099A1 (en) 2015-05-11 2016-05-10 Package-on-package (pop) device comprising bi-directional thermal electric cooler

Publications (3)

Publication Number Publication Date
JP2018514951A JP2018514951A (ja) 2018-06-07
JP2018514951A5 JP2018514951A5 (ja) 2019-06-06
JP6783798B2 true JP6783798B2 (ja) 2020-11-11

Family

ID=56027229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017558417A Active JP6783798B2 (ja) 2015-05-11 2016-05-10 双方向熱電冷却器を備えるパッケージオンパッケージ（ＰｏＰ）デバイス

Country Status (9)

Country Link
US (1) US9746889B2 (ja)
EP (1) EP3295481A1 (ja)
JP (1) JP6783798B2 (ja)
KR (1) KR102513960B1 (ja)
CN (1) CN107534038B (ja)
BR (1) BR112017024277B1 (ja)
CA (1) CA2981824A1 (ja)
TW (1) TWI662665B (ja)
WO (1) WO2016183099A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418926B1 (en) * 2015-05-18 2016-08-16 Micron Technology, Inc. Package-on-package semiconductor assemblies and methods of manufacturing the same
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10177131B2 (en) * 2016-03-02 2019-01-08 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing the same
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
CN107579061B (zh) 2016-07-04 2020-01-07 晟碟信息科技（上海）有限公司 包含互连的叠加封装体的半导体装置
US10424559B2 (en) * 2016-12-22 2019-09-24 Intel Corporation Thermal management of molded packages
CN108695284A (zh) * 2017-04-07 2018-10-23 晟碟信息科技（上海）有限公司 包括纵向集成半导体封装体组的半导体设备
CN109148397B (zh) * 2017-06-16 2023-02-28 日月光半导体制造股份有限公司 半导体装置封装
US10438930B2 (en) * 2017-06-30 2019-10-08 Intel Corporation Package on package thermal transfer systems and methods
WO2019066859A1 (en) * 2017-09-28 2019-04-04 Intel Corporation BOX ON ACTIVE SILICON SEMICONDUCTOR BOXES
US10692793B2 (en) * 2018-03-02 2020-06-23 Micron Technology, Inc. Electronic device with a package-level thermal regulator mechanism and associated systems, devices, and methods
US10834853B2 (en) 2018-03-02 2020-11-10 Micron Technology, Inc. Electronic device with a card-level thermal regulator mechanism and associated systems, devices, and methods
US11152279B2 (en) * 2018-03-26 2021-10-19 Raytheon Company Monolithic microwave integrated circuit (MMIC) cooling structure
US10916488B2 (en) * 2018-06-29 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having thermal conductive pattern surrounding the semiconductor die
US11137809B2 (en) * 2018-12-20 2021-10-05 Advanced Micro Devices, Inc. Runtime localized cooling of high-performance processors
US11658095B2 (en) * 2019-03-29 2023-05-23 Intel Corporation Bump integrated thermoelectric cooler
US11784108B2 (en) 2019-08-06 2023-10-10 Intel Corporation Thermal management in integrated circuit packages
US11830787B2 (en) 2019-08-06 2023-11-28 Intel Corporation Thermal management in integrated circuit packages
US20210043543A1 (en) * 2019-08-06 2021-02-11 Intel Corporation Thermal management in integrated circuit packages
US12007170B2 (en) 2019-08-06 2024-06-11 Intel Corporation Thermal management in integrated circuit packages
EP3772750A1 (en) * 2019-08-07 2021-02-10 Infineon Technologies AG Semiconductor module arrangement
US20210066273A1 (en) * 2019-08-30 2021-03-04 Intel Corporation Laser ablation-based surface property modification and contamination removal
US20210320085A1 (en) * 2020-04-09 2021-10-14 Nanya Technology Corporation Semiconductor package
KR20220017022A (ko) * 2020-08-03 2022-02-11 삼성전자주식회사 반도체 패키지
US11765862B2 (en) * 2020-09-29 2023-09-19 Baidu Usa Llc Thermal management system for electronic components with thermoelectric element
KR20220071399A (ko) 2020-11-24 2022-05-31 삼성전자주식회사 반도체 모듈
WO2023047407A1 (en) * 2021-09-24 2023-03-30 Pandiyarasan Veluswamy Smart jacket for all weather conditions
US12050788B2 (en) * 2022-05-17 2024-07-30 Western Digital Technologies, Inc. Accelerated cooling in storage devices

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4817543B2 (ja) * 2001-07-02 2011-11-16 富士通セミコンダクター株式会社 積層型マルチチップ半導体装置
TW549573U (en) 2002-11-27 2003-08-21 Via Tech Inc IC package for a multi-chip module
US7034394B2 (en) 2003-10-08 2006-04-25 Intel Corporation Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
KR100629679B1 (ko) * 2004-07-01 2006-09-29 삼성전자주식회사 열전 냉각 소자를 갖는 반도체 칩 패키지
JP2006295119A (ja) * 2005-03-17 2006-10-26 Matsushita Electric Ind Co Ltd 積層型半導体装置
US20060243315A1 (en) * 2005-04-29 2006-11-02 Chrysler Gregory M Gap-filling in electronic assemblies including a TEC structure
JP2007115812A (ja) * 2005-10-19 2007-05-10 Seiko Epson Corp ペルチェモジュール及び電子機器
US20090071525A1 (en) 2007-09-17 2009-03-19 Lucent Technologies, Inc. Cooling Hot-Spots by Lateral Active Heat Transport
US8598700B2 (en) * 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices
US9070662B2 (en) * 2009-03-05 2015-06-30 Volterra Semiconductor Corporation Chip-scale packaging with protective heat spreader
FR2951871B1 (fr) 2009-10-23 2011-12-16 St Microelectronics Sa Plaque d'interface entre circuits integres
TWI441305B (zh) 2010-12-21 2014-06-11 Ind Tech Res Inst 半導體裝置
KR101928005B1 (ko) * 2011-12-01 2019-03-13 삼성전자주식회사 열전 냉각 패키지 및 이의 열관리 방법
US9006956B2 (en) * 2012-05-09 2015-04-14 Qualcomm Incorporated Piezoelectric active cooling device
US9625186B2 (en) * 2013-08-29 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Cooling system for 3D IC
KR20150027583A (ko) * 2013-09-04 2015-03-12 삼성전자주식회사 열전 소자를 갖는 반도체 소자

Also Published As

Publication number Publication date
WO2016183099A1 (en) 2016-11-17
JP2018514951A (ja) 2018-06-07
TWI662665B (zh) 2019-06-11
EP3295481A1 (en) 2018-03-21
BR112017024277A2 (pt) 2018-07-24
BR112017024277B1 (pt) 2022-12-13
KR102513960B1 (ko) 2023-03-23
US20160334845A1 (en) 2016-11-17
CA2981824A1 (en) 2016-11-17
CN107534038A (zh) 2018-01-02
US9746889B2 (en) 2017-08-29
CN107534038B (zh) 2021-01-01
TW201642409A (zh) 2016-12-01
KR20180005179A (ko) 2018-01-15

Similar Documents

Publication Publication Date Title
JP6783798B2 (ja) 双方向熱電冷却器を備えるパッケージオンパッケージ（ＰｏＰ）デバイス
US10068852B2 (en) Integrated circuit package with embedded bridge
US10242976B2 (en) In-package photonics integration and assembly architecture
US9620484B2 (en) Semiconductor package devices including interposer openings for heat transfer member
US20180352649A1 (en) Connector interface for processor packaging
US10943851B1 (en) Reconstituted wafer assembly
US11658095B2 (en) Bump integrated thermoelectric cooler
TW201438186A (zh) 用於直接層疊式整合裝置的雙基板功率分配和熱解決方案
KR20090100895A (ko) 반도체 패키지 제조 방법
US20160043056A1 (en) Die assembly on thin dielectric sheet
US20200194330A1 (en) Thermal bump networks for integrated circuit device assemblies
TW201336003A (zh) 具有集成插槽的系統級封裝及用於製造其的方法
US11735495B2 (en) Active package cooling structures using molded substrate packaging technology
WO2017034589A1 (en) Multi-die package
US20140319681A1 (en) Semiconductor package including solder ball
US20220397726A1 (en) Heat dissipation structures for optical communication devices
US11742270B2 (en) Landing pad apparatus for through-silicon-vias
US12087682B2 (en) Power delivery structures
US20220077064A1 (en) Semiconductor package and method of manufacturing the same
Kim et al. State of The Art in Semiconductor Package for Mobile Devices

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200923

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201022

R150 Certificate of patent or registration of utility model

Ref document number: 6783798

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250