KR20100098893A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20100098893A
KR20100098893A KR1020090017592A KR20090017592A KR20100098893A KR 20100098893 A KR20100098893 A KR 20100098893A KR 1020090017592 A KR1020090017592 A KR 1020090017592A KR 20090017592 A KR20090017592 A KR 20090017592A KR 20100098893 A KR20100098893 A KR 20100098893A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
semiconductor
semiconductor package
connection member
Prior art date
Application number
KR1020090017592A
Other languages
English (en)
Inventor
김지은
김성철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090017592A priority Critical patent/KR20100098893A/ko
Publication of KR20100098893A publication Critical patent/KR20100098893A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명에 따른 반도체 패키지는, 기판과, 상기 기판 상에 부착된 반도체 칩과, 상기 반도체 칩과 기판 간을 연결하는 접속 부재와, 상기 반도체 칩 및 접속 부재를 포함하는 기판의 일면을 밀봉하는 몰딩부 및 상기 몰딩부 내에 형성된 냉각부를 포함한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 몰딩부 내부에 냉각부를 갖는 반도체 패키지에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전 되고 있다. 예컨대, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장 작업의 효율성 및 실장 후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
또한, 전기·전자 제품의 소형화와 더불어 고 성능화가 요구됨에 따라, 고용량의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다.
고용량의 반도체 모듈을 제공하기 위한 방법으로서는 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다.
그러나, 이와 같은 메모리 칩의 고집적화는 정밀한 미세 선 폭을 요구하는 등, 고난도의 기술과 많은 개발 시간을 필요로 한다. 따라서, 고용량의 반도체 모 듈을 제공하기 위한 다른 방법으로서 스택(Stack) 기술이 제안되었다.
상기와 같은 스택 기술은 일반적으로 스택 된 2개의 칩을 하나의 패키지 내에 내장시키는 방법과 패키징 된 2개의 단품의 패키지를 스택하는 방법이 있다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 전술한 종래 기술의 경우에는, 고속, 고용량이라는 시장의 요구에 대응하여 고용량의 반도체 모듈을 제공하기 위해 점점 많은 수의 반도체 칩들이 스택됨에 따라 반도체 패키지 내에서 각 반도체 칩들이 동작할 때 발생하는 열도 점차 증가하게 된다.
더욱이, 상기와 같은 반도체 칩의 동작시 발생하는 열이 방출되거나 냉각되지 못할 경우, 반도체 칩에서 손실이 발생하게 되고, 결국 전체 패키지의 신뢰성이 저하되게 된다.
본 발명은 반도체 칩의 동작시 발생하는 열을 용이하게 방출하여 반도체 칩의 손실을 방지한 반도체 패키지를 제공한다.
또한, 본 발명은 상기와 같이 반도체 칩의 손실을 방지하여 전체 패키지의 신뢰성 저하를 방지한 반도체 패키지를 제공한다.
본 발명의 실시예에 따른 반도체 패키지는, 기판; 상기 기판 상에 부착된 반도체 칩; 상기 반도체 칩과 기판 간을 연결하는 접속 부재; 상기 반도체 칩 및 접속 부재를 포함하는 기판의 일면을 밀봉하는 몰딩부; 및 상기 몰딩부 내에 형성된 냉각부;를 포함한다.
상기 몰딩부 내에 형성되며, 상기 냉각부와 연결되는 입/출구를 더 포함한다.
상기 입/출구와 연결된 냉각기를 더 포함한다.
상기 냉각부는 상기 반도체 칩을 둘러싸도록 형성된 것을 특징으로 한다.
상기 냉각부는 내부에 유입된 냉각액을 더 포함한다.
상기 냉각액은 물, 에탄올 및 암모니아 중 어느 하나를 포함한다.
또한, 본 발명의 실시예에 따른 반도체 패키지는, 기판; 상기 기판 상에 서로 이격해서 부착된 적어도 둘 이상의 반도체 칩; 상기 반도체 칩과 기판 간을 연결하는 접속 부재; 상기 반도체 칩 및 접속 부재를 포함하는 기판의 일면을 밀봉하는 몰딩부; 및 상기 몰딩부 내의 각 반도체 칩들 사이 및 상기 각 반도체 칩들을 둘러싸도록 형성된 냉각부;를 포함한다.
본 발명은 반도체 패키지의 몰딩부 내의 공간에 반도체 칩을 감싸도록 냉각용 통로를 형성하여 반도체 패키지가 형성됨으로써, 반도체 칩 동작시 발생하는 열을 반도체 패키지 자체 내에서 용이하게 방출시킬 수 있다.
따라서, 본 발명은 열에 의한 반도체 칩의 손실을 방지할 수 있으므로, 전체 패키지의 신뢰성 저하를 방지할 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도이고, 도 2는 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 평면도로서, 이를 설명하면 다음과 같다.
도 1 및 도 2에 도시된 바와 같이 본 발명의 실시예에 따른 반도체 패키지(100)는, 기판(102), 반도체 칩(106), 접속 부재(110), 제2반도체 칩(112), 제2접속 부재(116), 몰딩부(118), 냉각부(120) 및 외부 접속 단자(124)를 포함한다.
기판(102)은 상면의 중앙 및 가장자리에 배치된 다수의 본드핑거(104)를 포함한다.
또한, 이러한 기판(102)은 하면에 배치되며, 상면에 배치된 다수의 본드핑거(104)와 전기적으로 연결되는 다수의 볼 랜드(도시안됨)를 포함한다.
반도체 칩(106)은 이러한 기판(102)의 상면에 접착제(도시안됨)를 매개로 부착된다.
또한, 반도체 칩(106)은 상면에 배치된 다수의 본딩패드(108)를 포함한다.
접속 부재(110)는 이러한 반도체 칩(106)의 본딩패드(108)와 기판(102)의 본드핑거(104) 간을 전기적으로 연결시키며, 이러한 반도체 칩(106)의 본딩패드(108)와 기판(102)의 본드핑거(104) 간을 전기적으로 연결시키는 접속 부재(110)는 예를 들면 금속와이어를 포함한다.
몰딩부(118)는 반도체 칩(106)을 외부의 스트레스로부터 보호하기 위해, 반도체 칩(106), 및 접속 부재(110)를 포함하는 기판(102)의 상면을 밀봉하며, 이때, 이러한 몰딩부(118)는 EMC(Epoxy Molding Compound)를 포함한다.
냉각부(120)는 이러한 몰딩부(118) 내에 형성된다.
여기서, 이러한 몰딩부(118) 내에 형성된 냉각부(120)는, 반도체 칩(106)을 둘러싸도록 형성된다.
이때, 반도체 칩(106)을 둘러싸도록 형성된 냉각부(120)는 서로 상호 연결된다.
부가하여, 이러한 냉각부(120)는 열 방출 능력을 향상시키기 위해 내부에 유입되어 흐르는 냉각액(122)을 더 포함할 수 있으며, 이러한 냉각액(122)은 예를 들면 물, 에탄올 및 암모니아 중 어느 하나의 물질을 포함할 수 있다.
또한, 본 발명의 실시예에 따른 반도체 패키지(100)는 몰딩부(118) 내에 형성되며, 냉각부(120)와 연결되는 입/출구(126)를 더 포함할 수 있으며, 이때, 이러한 냉각부(120)와 연결되는 입/출구(126)는 반도체 패키지(100)의 외부에 설치된 냉각기(도시안됨)가 연결된다.
외부 접속 단자(124)는 기판(102) 하면의 볼 랜드에 실장수단으로서 다수 개 부착되며, 이러한 볼 랜드에 실장수단으로서 다수 부착된 외부 접속 단자(124)는 예를 들면 솔더 볼을 포함한다.
도 3 및 도 4에 도시된 바와 같이 본 발명의 실시예에 따른 반도체 패키지(200)는, 기판(102), 제1반도체 칩(106), 제1접속 부재(110), 제2반도체 칩(112), 제2접속 부재(116), 몰딩부(118), 냉각부(120) 및 외부 접속 단자(124)를 포함한다.
기판(102)은 상면의 중앙 및 가장자리에 배치된 다수의 본드핑거(104)를 포함한다.
또한, 이러한 기판(102)은 하면에 배치되며, 상면에 배치된 다수의 본드핑거(104)와 전기적으로 연결되는 다수의 볼 랜드(도시안됨)를 포함한다.
제1반도체 칩(106)은 이러한 기판(102)의 상면에 접착제(도시안됨)를 매개로 부착된다.
또한, 제1반도체 칩(106)은 상면에 배치된 다수의 제1본딩패드(108)를 포함한다.
제1접속 부재(110)는 이러한 제1반도체 칩(106)의 제1본딩패드(108)와 기판(102)의 본드핑거(104) 간을 전기적으로 연결시키며, 이러한 제1반도체 칩(106)의 제1본딩패드(108)와 기판(102)의 본드핑거(104) 간을 전기적으로 연결시키는 제1접속 부재(110)는 예를 들면 금속와이어를 포함한다.
제2반도체 칩(112)은 상면에 배치된 다수의 제2본딩패드(114)를 포함하며, 적어도 하나 이상 이루어진다.
또한, 제2반도체 칩(112)은 기판(102) 상에 부착되며, 이때, 적어도 하나 이상 이루어진 제2반도체 칩(112)은, 제1반도체 칩(106)과 이격되도록 기판(102) 상에 부착된다.
게다가, 이러한 적어도 하나 이상 이루어진 제2반도체 칩(112)은 제1반도체 칩(106)과 이격되도록 기판(102) 상에 부착됨과 아울러, 플래나(Planar) 타입의 수평 스택 방식으로 배치된다.
즉, 적어도 하나 이상 이루어진 제2반도체 칩(112)과 제1반도체 칩(106) 간은 수직 방향이 아닌 수평 방향으로 스택되는 배치 구조를 갖는다.
제2접속 부재(116)는 이러한 제2반도체 칩(112)의 제2본딩패드(114)와 기판(102)의 본드핑거(104) 간을 전기적으로 연결시키며, 이러한 제2반도체 칩(112)의 제2본딩패드(114)와 기판(102)의 본드핑거(104) 간을 전기적으로 연결시키는 제2접속 부재(116)는 예를 들면 금속와이어를 포함한다.
한편, 제1접속 부재(110) 및 제2접속 부재(116)는 전술한 금속와이어 이외에, 범프를 포함할 수 있으며, 이때, 제1반도체 칩(106) 및 제2반도체 칩(112)은 각각 플립 칩 본딩 방식으로 기판(102)에 부착되어, 범프를 매개로 기판(102)과 전기적으로 접속된다.
몰딩부(118)는 제1반도체 칩(106) 및 제2반도체 칩(112)을 외부의 스트레스로부터 보호하기 위해, 제1반도체 칩(106), 제2반도체 칩(112), 제1접속 부재(110) 및 제2접속 부재(116)를 포함하는 기판(102)의 상면을 밀봉하며, 이때, 이러한 몰딩부(118)는 EMC(Epoxy Molding Compound)를 포함한다.
냉각부(120)는 이러한 몰딩부(118) 내에 형성된다.
여기서, 이러한 몰딩부(118) 내에 형성된 냉각부(120)는, 각 반도체 칩들(106, 112), 즉, 제1반도체 칩(106) 및 제2반도체 칩(112)을 둘러싸도록 형성된다.
이때, 각 반도체 칩(106, 112)을 둘러싸도록 형성된 각각의 냉각부(120)는 서로 상호 연결된다.
부가하여, 이러한 냉각부(120)는 열 방출 능력을 향상시키기 위해 내부에 유입되어 흐르는 냉각액(122)을 더 포함할 수 있으며, 이러한 냉각액(122)은 예를 들면 물, 에탄올 및 암모니아 중 어느 하나의 물질을 포함할 수 있다.
이 경우, 본 발명은 수직 방향이 아닌 수형 방향으로 스택되는 배치 구조를 갖는 제1반도체 칩(106)과 제2반도체 칩(112) 사이에 냉각용 냉각부(120)가 형성됨으로써, 각각의 반도체 칩(106, 112)에 대해 발생하는 열을 효율적으로 방출하는 것이 가능하다.
외부 접속 단자(124)는 기판(102) 하면의 볼 랜드에 실장수단으로서 다수 개 부착되며, 이러한 볼 랜드에 실장수단으로서 다수 부착된 외부 접속 단자(124)는 예를 들면 솔더 볼을 포함한다.
전술한 바와 같이 본 발명은, 반도체 패키지의 몰딩부 내의 공간에 반도체 칩을 감싸도록 냉각용 통로를 형성하여 반도체 패키지가 형성됨으로써, 반도체 칩 동작시 발생하는 열을 반도체 패키지 자체 내에서 용이하게 방출시킬 수 있다.
따라서, 본 발명은 열에 의한 반도체 칩의 손실을 방지할 수 있으므로, 전체 패키지의 신뢰성 저하를 방지할 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 평면도.
도 3은 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도.
도 4는 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 평면도.

Claims (7)

  1. 기판;
    상기 기판 상에 부착된 반도체 칩;
    상기 반도체 칩과 기판 간을 연결하는 접속 부재;
    상기 반도체 칩 및 접속 부재를 포함하는 기판의 일면을 밀봉하는 몰딩부; 및
    상기 몰딩부 내에 형성된 냉각부;
    를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 몰딩부 내에 형성되며, 상기 냉각부와 연결되는 입/출구를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 입/출구와 연결된 냉각기를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 냉각부는 상기 반도체 칩을 둘러싸도록 형성된 것을 특징으로 하는 반 도체 패키지.
  5. 제 1 항에 있어서,
    상기 냉각부는 내부에 유입된 냉각액을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제 5 항에 있어서,
    상기 냉각액은 물, 에탄올 및 암모니아 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 기판;
    상기 기판 상에 서로 이격해서 부착된 적어도 둘 이상의 반도체 칩;
    상기 반도체 칩과 기판 간을 연결하는 접속 부재;
    상기 반도체 칩 및 접속 부재를 포함하는 기판의 일면을 밀봉하는 몰딩부; 및
    상기 몰딩부 내의 각 반도체 칩들 사이 및 상기 각 반도체 칩들을 둘러싸도록 형성된 냉각부;
    를 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020090017592A 2009-03-02 2009-03-02 반도체 패키지 KR20100098893A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090017592A KR20100098893A (ko) 2009-03-02 2009-03-02 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090017592A KR20100098893A (ko) 2009-03-02 2009-03-02 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20100098893A true KR20100098893A (ko) 2010-09-10

Family

ID=43005510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090017592A KR20100098893A (ko) 2009-03-02 2009-03-02 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20100098893A (ko)

Similar Documents

Publication Publication Date Title
US8164172B2 (en) Integrated circuit package in package system
US10096534B2 (en) Thermal performance of logic chip in a package-on-package structure
KR101563630B1 (ko) 반도체 패키지
KR20090004584A (ko) 반도체 패키지 및 그 제조 방법
US8334171B2 (en) Package system with a shielded inverted internal stacking module and method of manufacture thereof
US20070209834A1 (en) Integrated circuit leaded stacked package system
KR101219086B1 (ko) 패키지 모듈
KR20100020766A (ko) 스택 패키지
KR20090088271A (ko) 스택 패키지
KR20090022771A (ko) 스택 패키지
KR101111921B1 (ko) 반도체 패키지
KR100743649B1 (ko) 멀티 칩 패키지
KR20080067891A (ko) 멀티 칩 패키지
KR20100098893A (ko) 반도체 패키지
KR20090077580A (ko) 멀티 칩 패키지
KR20120023972A (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
KR20080084300A (ko) 스택 패키지
KR20080020372A (ko) 듀얼 다이 패키지
KR20080074662A (ko) 스택 패키지
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
KR20100098894A (ko) 반도체 패키지
KR100650770B1 (ko) 플립 칩 더블 다이 패키지
CN113517253A (zh) 半导体封装件
KR20070088046A (ko) 멀티 칩 패키지
KR20080101209A (ko) 적층 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid