CN101997004B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101997004B
CN101997004B CN201010248821.9A CN201010248821A CN101997004B CN 101997004 B CN101997004 B CN 101997004B CN 201010248821 A CN201010248821 A CN 201010248821A CN 101997004 B CN101997004 B CN 101997004B
Authority
CN
China
Prior art keywords
electrode layer
layer
film
grid
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010248821.9A
Other languages
English (en)
Other versions
CN101997004A (zh
Inventor
木村肇
大原宏树
鹿山昌代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201410665794.3A priority Critical patent/CN104538437B/zh
Publication of CN101997004A publication Critical patent/CN101997004A/zh
Application granted granted Critical
Publication of CN101997004B publication Critical patent/CN101997004B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

一种半导体器件及其制造方法。半导体器件包括具有第一薄膜晶体管的像素部分和具有第二薄膜晶体管的驱动器电路。第一薄膜晶体管和第二薄膜晶体管中的每个都包括栅电极层、栅极绝缘层、半导体层、源电极层，及漏电极层。第一薄膜晶体管的每个层都具有光透射性质。第一薄膜晶体管的栅电极层、源电极层及漏电极层的材料不同于第二晶体管的那些，并且第二薄膜晶体管的电阻每个都小于第一薄膜晶体管的电阻。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件、显示器件、它们的制造方法，或者使用半导体器件或显示器件的方法。特别地，本发明涉及包括光透射的半导体层的液晶显示器件、它的制造方法，或者使用液晶显示器件的方法。
背景技术
近年来，平板显示(例如液晶显示(LCD))已经得到了广泛使用。特别地，在每个像素中都含有薄膜晶体管的有源矩阵LCD已经被经常使用了。此外，其中源极驱动器(信号线驱动电路)和栅极驱动器(扫描线驱动器电路)中的一个或两者被形成于与像素部分相同的基板上的显示器件已经进行了开发。作为薄膜晶体管，包含作为半导体层的非晶硅或多晶硅(多晶态硅)的薄膜晶体管已经得到了广泛使用。
取代此类硅材料，光透射的金属氧化物已经吸引了注意力。例如，人们已经预期了将In-Ga-Zn-O基氧化物等用作显示器件(例如液晶显示)中所需要的半导体材料。特别地，人们已经考虑将In-Ga-Zn-O基氧化物等应用于薄膜晶体管的沟道层。此外，通过将光透射的电极用作栅电极、源电极或漏电极来提高孔径率(apertureratio)的技术已经得到了研究(参见参考文献1和2)。[参考文献]
参考文献1：日本公开专利申请No.2007-123700
参考文献2：日本公开专利申请No.2007-081362
发明内容
通常，在其中源极驱动器和栅极驱动器中的一个或两者作为用于控制像素部分内的薄膜晶体管的驱动器电路部分形成于与像素部分相同的基板之上的显示器件中，象从FPC端子等引出的电源线或信号线那样的引线布线，或者用于将元件连接到不同元件的布线(wiring)(例如，用于将薄膜晶体管连接到不同的薄膜晶体管的布线)直接从用于栅电极和源电极(漏电极)的导电层延伸出并且形成于相同的岛内。因此，用于将薄膜晶体管的栅极连接到不同的薄膜晶体管的栅极的布线(该布线称为栅极布线)使用与薄膜晶体管的栅电极相同的层结构和材料来形成；用于将薄膜晶体管的源极连接到不同的薄膜晶体管的源极的布线(该布线称为源极布线)使用与薄膜晶体管的源电极相同的层结构和材料来形成；以及在很多情况下，象电源线或信号线那样的引线布线使用与栅极布线或源极布线相同的层结构和材料来形成。因此，在栅电极和源电极(漏电极)使用光透射材料来形成的情形中，象电源线或信号线那样的引线布线、在驱动器电路部分中的栅极布线和源极布线，以及在像素部分中的栅极布线和源极布线往往使用光透射材料以与栅电极和源电极(漏电极)的形成方式相似的方式来形成。
但是，通常，光透射的导电材料(例如氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铟锡锌(ITZO))具有高于具有光阻挡性质和发射性的导电材料(例如铝(Al)、钼(Mo)、钛(Ti)、钨(W)、钕(Nd)、铜(Cu)或银(Ag))的电阻值。因此，当象从FPC端子等引出的电源线或信号线那样的引线布线或者在驱动器电路部分中的布线使用光透射的导电材料来形成时，布线电阻则增大。特别地，由于驱动器电路部分需要高速运行，当布线电阻增大时，通过布线传输的信号的波形失真，这损害了驱动器电路部分的高速运行。因此，要供应精确的电压和电流是困难，使得像素部分难以执行正常的显示和运行。
相反，在驱动器电路部分内的栅电极和源电极(漏电极)使用光阻挡材料来形成并且栅极布线和源极布线同样使用光阻挡导电材料形成的情形中，布线的电导率得到了提高。因此，要抑制象从FPC端子等引出的电源线或信号线那样的引线布线的布线电阻的增大以及在驱动器电路部分内的信号波形的失真是可能的。此外，通过使用光透射的材料来形成像素部分中的栅电极和源电极(漏电极)，孔径率能够得以提高并且功率消耗能够得以降低。
另外，就显示性能而言，高存储电容和较高的孔径率是像素所需要的。各自具有高孔径率的像素提高了光利用效率，以致能够实现电能节约及显示器件的小型化。近年来，已经使像素的尺寸变得更小了并且更高分辨率的图像已经成了需求。但是，像素尺寸的减小引起了在一个像素内的形成薄膜晶体管和布线的大区域，以致降低了像素的孔径率。因此，为了在规定尺寸的每个像素中获得高的孔径率，有必要有效地布置为像素的电路结构所需的电路元件。
此外，含有光透射的半导体层的薄膜晶体管倾向为常态导通的而薄膜晶体管的阈值电压是不稳定的；因而，要执行高速运行是困难的，特别是在驱动器电路部分中。
本发明的一个实施例的目的是降低半导体器件的制造成本。
本发明的一个实施例的目的是提高像素部分的孔径率。
本发明的一个实施例的目的是使像素部分具有较高的分辨率。
本发明的一个实施例的目的是提高驱动器电路部分的运行速度。
本发明的一个实施例的目的是提高半导体器件的可靠性。
本发明的一个实施例是包含具有第一薄膜晶体管的像素部分和具有第二薄膜晶体管的驱动器电路部分的半导体器件，或者是该半导体器件的制造方法。第一薄膜晶体管的栅电极(也称为栅电极层)、源电极(也称为源电极层)和漏电极(也称为漏电极层)具有光透射性质。第二薄膜晶体管的栅电极层的电阻值比第一薄膜晶体管的栅电极层的电阻值低。第二薄膜晶体管的源电极层的电阻值比第一薄膜晶体管的源电极层的电阻值低。第二薄膜晶体管的漏电极层的电阻值比第一薄膜晶体管的漏电极层的电阻值低。
将由InMO3(ZnO)m(m＞0)所表示的材料的薄膜形成作为本说明书中所使用的氧化物半导体，并且形成包含作为氧化物半导体层的薄膜的薄膜晶体管。注意，M表示选自Ga、Fe、Ni、Mn或Co中的一个或多个金属元素。举例来说，M可以是Ga或者可以是Ga和不同于Ga的以上金属元素，例如，M可以是Ga和Ni或者Ga和Fe。此外，在氧化物半导体中，在某些情况下，过渡金属元素(例如Fe或Ni)或者过渡金属的氧化物被包含作为除了作为M所包含的金属元素之外的杂质元素。在本说明书中，在其组成分子式由InMO3(ZnO)m(m＞0)表示的氧化物半导体层当中，包括作为M的Ga的氧化物半导体被称为In-Ga-Zn-O基氧化物半导体，而In-Ga-Zn-O基氧化物半导体的薄膜则被称为In-Ga-Zn-O基非单晶膜。
作为用于氧化物半导体层的金属氧化物，下列金属氧化物中除了以上金属氧化物之外的任一种都能够被使用：In-Sn-Zn-O基金属氧化物、In-Al-Zn-O基金属氧化物、Sn-Ga-Zn-O基金属氧化物、Al-Ga-Zn-O基金属氧化物、Sn-Al-Zn-O基金属氧化物、In-Zn-O基金属氧化物、Sn-Zn-O基金属氧化物、Al-Zn-O基金属氧化物、In-O基金属氧化物、Sn-O基金属氧化物，以及Zn-O基金属氧化物。氧化硅可以包含于使用以上金属氧化物所形成的氧化物半导体层内。
氧化物半导体优选是含有In的氧化物半导体，更优选的是含有In和Ga的氧化物半导体。脱水或脱氢在获取i型(本征的)氧化物半导体层方面是有效的。
注意，在本说明书中，半导体器件涉及能够通过利用半导体的性质来起作用的所有器件，并且显示器件、半导体电路及电子器件全部都是半导体器件。
在本发明的一个实施例中，驱动器电路的运行速度以及像素部分的孔径率能够得以提高。另外，在本发明的一个实施例中，能够降低制造步骤数，从而能够降低制造成本。此外，在本发明的一个实施例中，像素部分能够具有较高的分辨率。而且，在本发明的一个实施例中，半导体器件的可靠性能够得以提高。
附图说明
在附图中：
图1A是根据本发明的一个实施例的半导体器件的顶视图，而图1B和1C是半导体器件的横截面图；
图2A是根据本发明的一个实施例的半导体器件的顶视图，而图2B和2C是半导体器件的横截面图；
图3A到3D是示出一种制造根据本发明的一个实施例的半导体器件的方法的横截面图；
图4A到4D是示出一种制造根据本发明的一个实施例的半导体器件的方法的横截面图；
图5A到5D是示出一种制造根据本发明的一个实施例的半导体器件的方法的横截面图；
图6A到6D是示出一种制造根据本发明的一个实施例的半导体器件的方法的横截面图；
图7A到7C是示出一种制造根据本发明的一个实施例的半导体器件的方法的横截面图；
图8A到8C是示出一种制造根据本发明的一个实施例的半导体器件的方法的横截面图；
图9A到9D是示出一种制造根据本发明的一个实施例的半导体器件的方法的横截面图；
图10A到10D是示出一种制造根据本发明的一个实施例的半导体器件的方法的横截面图；
图11A到11D是示出一种制造根据本发明的一个实施例的半导体器件的方法的横截面图；
图12A到12E是示出一种制造根据本发明的一个实施例的半导体器件的方法的横截面图；
图13A是根据本发明的一个实施例的半导体器件的顶视图，而图13B是半导体器件的横截面图；
图14A是根据本发明的一个实施例的半导体器件的顶视图，而图14B是半导体器件的横截面图；
图15A是根据本发明的一个实施例的半导体器件的顶视图，而图15B是半导体器件的横截面图；
图16A-1到16B-2示出了能够在本发明的一个实施例中使用的多色调掩模(multi-tone mask)；
图17A是根据本发明的一个实施例的半导体器件的顶视图，而图17B是半导体器件的横截面图；
图18是根据本发明的一个实施例的半导体器件的横截面图；
图19是根据本发明的一个实施例的半导体器件的横截面图；
图20A到20C是根据本发明的一个实施例的半导体器件的横截面图；
图21A是根据本发明的一个实施例的半导体器件的顶视图，而图21B是半导体器件的横截面图；
图22A和22B是根据本发明的一个实施例的半导体器件的电路图；
图23A和23B示出了包含根据本发明的一个实施例的显示器件的电子器件；
图24示出了包含根据本发明的一个实施例的显示器件的电子器件；
图25A、25B、25C、25E及25F是根据本发明的一个实施例的半导体器件的电路图，而图25D和25G是半导体器件的时序图；
图26A、26B、26C、26D、26E及26G是根据本发明的一个实施例的半导体器件的电路图，而图26F和26H是半导体器件的时序图；
图27A到27F示出了根据本发明的一个实施例的半导体器件的显示元件的电位；
图28A到28C示出了根据本发明的一个实施例的半导体器件的显示屏；
图29A到29B示出了包含根据本发明的一个实施例的显示器件的电子器件；
图30A到30B示出了包含根据本发明的一个实施例的显示器件的电子器件；
图31A到31B示出了包含根据本发明的一个实施例的显示器件的电子器件；以及
图32A是根据本发明的一个实施例的半导体器件的顶视图，而图32B是半导体器件的横截面图。
具体实施方式
以下，本发明的实施例将参考附图来描述。注意，本发明能够以不同的方式来实现并且本领域技术人员应当容易意识到本发明的模式和细节在不脱离本发明的精神和范围的情况下能够以不同的方式来改变。因此，本发明不应该被看作是限制于下列实施例的描述。注意，在以下所描述的结构中，相同的部分或者具有相似功能的部分由不同附图中的共同的参考标记表示，并且其详细描述将会被省略。
(实施例1)
在本实施例中描述了根据本发明的一个实施例的半导体器件。
根据本发明的一个实施例的半导体器件的结构参考图1A到1C和图2A到2C来描述。图1A是示出本实施例的半导体器件的实例(特别地，示出驱动器电路部分)的顶视图。在图1B中的横截面A-B是沿着图1A中的线A-B截取的横截面图。在图1C中的横截面C-D是沿着图1A中的线C-D截取的横截面图。图2A是示出本实施例的半导体器件的实例(特别地，示出像素部分)的顶视图。在图2B中的横截面E-F是沿着图2A中的线E-F截取的横截面图。在图2C中的横截面G-H是沿着图2A中的线G-H截取的横截面图。
如在图1A到1C和图2A到2C中所示出的，本实施例的半导体器件具有其中将包含第一薄膜晶体管的驱动器电路和包含第二薄膜晶体管的像素部分形成于相同的基板之上的结构。下面描述在图1A到1C和图2A到2C中所示出的半导体器件。
图1A到1C示出了驱动器电路部分的一部分。在图1A到1C中所示出的驱动器电路部分包括在第一方向上所提供的栅极布线和存储电容器线路，在与第一方向不同的第二方向上所提供的以致于与栅极布线和存储电容器线路相交的源极布线，以及在栅极布线与源极布线彼此相交的部分的周围所提供的薄膜晶体管。图2A到2C示出了像素部分的一部分。在图2A到2C中所示出的像素部分包括在第一方向上所提供的栅极布线和存储电容器线路，在第二方向上所提供的以致于与栅极布线和存储电容器线路相交的源极布线，以及在栅极布线和源极布线彼此相交的部分的周围所提供的薄膜晶体管。
在图1A到1C中的驱动器电路内所提供的薄膜晶体管130A是沟道刻蚀的薄膜晶体管。在具有绝缘表面的基板101之上，薄膜晶体管130A包括具有栅电极层或栅极布线的作用的导电层107a和110a的叠层；具有栅极绝缘层的作用的绝缘膜111，包含沟道形成区的半导体层113a，以及具有源电极层或源极布线的作用的导电层119a和120a的叠层；以及具有漏电极层的作用的导电层119b和120b的叠层。
导电层110a被提供于导电层107a的一部分之上。导电层110a的面积是小于导电层107a的面积。另外，导电层110b被提供于导电层107b的一部分之上。导电层110b的面积小于导电层107b的面积。换句话说，导电层107a的末端部分从导电层110a的末端部分突出，并且导电层107b的末端部分从导电层110b的末端部分突出。此外，导电层107a的面积和导电层107b的面积分别大于导电层110a的面积和导电层110b的面积。
导电层120a被提供于导电膜119a的一部分之上。导电层120a的面积小于导电层119a的面积。另外，导电层120b被提供于导电层119b的一部分之上。导电层120b的面积小于导电层119b的面积。换句话说，导电层119a的末端部分从导电层120a的末端部分突出，并且导电层119b的末端部分从导电层120b的末端部分突出。此外，导电层119a的面积和导电层119b的面积分别大于导电层120a的面积和导电层120b的面积。
例如，对于导电层110a、120a及120b，优选使用金属材料以便降低布线的布线电阻。
在驱动器电路部分中的栅极布线使用导电层107a和导电层110a的叠层来形成。与薄膜晶体管的源电极层或漏电极层电连接的源极布线使用导电层119a和导电层120a的叠层或者导电层119b和导电层120b的叠层来形成。换句话说，薄膜晶体管的栅电极层使用导电层107a和导电层110a的叠层包含于栅极布线内的部分来形成，并且源电极层或漏电极层使用导电层119a和导电层120a的叠层包含于源极布线内的部分或者导电层119b和导电层120b的叠层的一部分来形成。
注意，在本说明书中，当明确描述为“X与Y连接”时，其中就包括X与Y电连接的情形，X与Y在功能上连接的情形，以及X与Y直接连接的情形。在此，X和Y中的每一个都是对象(例如，器件、元件、电路、布线、电极、端子、导电膜，或层)。因此，可以将另一元件插入具有附图及正文中所示出的连接关系的元件之间，但并不限于预定的连接关系，例如，在附图及正文中所示出的连接关系。
注意，例如“第一”、“第二”及“第三”那样的词语用于区分各种元件、构件、区域、层、面积等。因此，词语例如“第一”、“第二”及“第三”并不限制元件、构件、区域、层、面积等的顺序和数量。此外，例如，词语“第一”能够用词语“第二”、“第三”等来替代。
另外，如在图1A到1C中所示出的，在驱动器电路中所提供的薄膜晶体管130A能够包括含有在沟道形成区之上的导电层400a和导电层401a的第二栅电极层(也称为背栅电极层)。当背栅电极层与下栅电极层电连接并且具有与下栅电极层相同的电位时，能够将栅极电压施加于在下栅电极层与背栅电极层之间所提供的半导体层的上侧和下侧。此外，当下栅电极层和背栅电极层具有不同的电位时，例如，当背栅电极层的电位为固定电位(例如接地电位(也称为GND)或0V)时，能够控制TFT的电特性，例如，阈值电压等。换句话说，当导电层107a和导电层110a的叠层起着第一栅电极层的作用并且导电层400a和导电层401a的叠层起着第二栅电极层的作用时，薄膜晶体管130A能够用作具有四个端子的薄膜晶体管。
此外，在图1A到1C中所示出的驱动器电路部分包括在导电层400a与半导体层113a、导电层119a、导电层119b、导电层120a及导电层120b之间的绝缘层123。
例如，绝缘层123能够使用单层绝缘膜或绝缘膜叠层来形成。
此外，能够在绝缘层123与半导体层113a之间提供氧化物绝缘层。随着氧化物绝缘膜的提供，半导体层的载流子浓度能够被降低。
在具有绝缘表面的基板101之上，在图2A到2C所示出的像素内的薄膜晶体管130B包括具有栅电极层或栅极布线的作用的导电层107e、栅极绝缘层、含有沟道形成区的半导体层113e、具有源电极层或源极布线的作用的导电层119h，以及具有漏电极层的作用的导电层119e。
导电层107e、半导体层113e、导电层119e，以及导电层119h能够使用光透射材料来形成。因此，整个薄膜晶体管130B都能够使用光透射材料来形成。
注意，在本说明书中，光透射层(膜)涉及可见光的透射率为75～100％的层(膜)。在该层(膜)具有导电性的情形中，该层(膜)也称为光透射导电层(膜)。另外，相对可见光具有半透明性的导电膜可以使用于用于栅电极层、源电极层、漏电极层、像素电极、不同的电极或不同的布线的金属氧化物。相对可见光的半透明性涉及50～75％的透射率。
例如，氧化物半导体能够使用于半导体层113a或半导体层113e。至于氧化物半导体，在其中热处理在例如氮气或稀有气体(例如，氩气或氦气)的惰性气体的气氛中或者在降低的压力之下执行的情形中，通过热处理将氧化物半导体层改变成缺氧型氧化物半导体层以致于成为低电阻的氧化物半导体层，即，n型(例如n-型)氧化物半导体层。之后，通过形成与氧化物半导体层接触的氧化物绝缘膜从而使氧化物半导体层处于过氧状态下，能够将氧化物半导体层改变成高电阻的氧化物半导体层，即，i型氧化物半导体层。因而，制造包含具有有利的电特性的高度可靠的薄膜晶体管的半导体器件是可能的。
在脱水或脱氢中，热处理在高于或等于350℃(优选高于或等于400℃)的并且低于基板的应变点的温度下于例如氮气或稀有气体(例如，氩气或氦气)的惰性气体的气氛中或者在降低的压力下执行，从而减少例如包含于氧化物半导体层中的湿气的杂质。
用于脱水或脱氢的热处理执行于以下热处理条件下：即使在高达450℃下对脱水的或脱氢的氧化物半导体层执行TDS，也没有检测到在大约300℃的两个水峰值或至少一个水峰值。因此，即使TDS在高达450℃下执行于含有该脱水的或脱氢的氧化物半导体层的薄膜晶体管上，也至少没有检测到在大约300℃的水峰值。
另外，重要的是当温度从在氧化物半导体层上执行脱水或脱氢的加热温度T降下来时，在没有将氧化物半导体层暴露于空气的情况下，不要通过使用用来脱水或脱氢的炉子将水或氢混合入氧化物半导体层内。当薄膜晶体管使用通过脱水或脱氢将氧化物半导体层改变成低电阻的氧化物半导体层(即，n型(例如，n-型)氧化物半导体层)并且然后通过将低电阻的氧化物半导体层改变成高电阻的氧化物半导体层以致成为i型半导体层所获得的氧化物半导体层来形成时，薄膜晶体管的阈值电压能够是正电压，从而能够实现所谓的常态断开的开关元件。优选的是在薄膜晶体管中形成具有正的阈值电压的并且尽可能地接近0V的沟道的显示器件。注意，如果薄膜晶体管的阈值电压是负的，则薄膜晶体管倾向于是常态导通的；换句话说，即使在栅极电压为0V时，电流也在源电极层和漏电极层之间流过。在有源矩阵显示器件中，包含于电路内的薄膜晶体管的电特性是重要的并且会影响显示器件的性能。在薄膜晶体管的电特性当中，阈值电压(Vth)是尤其重要的。当阈值电压即使在场效应迁移率为高时也是高的或者是负的时，要控制电路是困难的。在薄膜晶体管具有高阈值电压以及其阈值电压的大绝对值的情形中，薄膜晶体管不能执行作为TFT的开关功能并且当TFT在低电压下驱动时可能为负载。在n沟道薄膜晶体管的情形中，最好是形成沟道并且在将正电压施加为栅极电压之后漏电流流过。其中如果不提高驱动电压则没有形成沟道的薄膜晶体管以及其中形成了沟道的并且即使在施加负电压时也有漏电流流过的薄膜晶体管不适合于在电路中使用的薄膜晶体管。
另外，其中温度降低到加热温度T之下的气体气氛可以变换为与其中温度升高到加热温度T的气体气氛不同的气体气氛。例如，在氧化物半导体层没有暴露于空气的情况下，冷却在以高纯度的氧气或高纯度的N2O气体填充用于脱水或脱氢的炉子的同时执行。[0046]通过脱水或脱氢的热处理减少了例如包含于膜中的湿气的杂质之后随着在不含有湿气(具有-40℃或更低的露点，优选为-60℃或更低)的气氛中缓慢冷却(或冷却)的氧化物半导体膜的使用，薄膜晶体管的电特性得到了提高并且能够大量生产的高性能的薄膜晶体管得以实现。
在本说明书中，在例如氮气或稀有气体(例如，氩气或氦气)的惰性气体的气氛中的或者在降低的压力之下的热处理被称为用于脱水或脱氢的热处理。在本说明书中，为了方便起见，脱水或脱氢不仅涉及H2的消除而且涉及H、OH等的消除。
在热处理在例如氮气或稀有气体(例如，氩气或氦气)的惰性气体的气氛中或者在降低的压力之下执行的情形中，通过热处理将氧化物半导体层改变成缺氧型氧化物半导体层以致成为低电阻的氧化物半导体层，即，n型(例如，n-型)氧化物半导体层。之后，与源电极层重叠的区域被形成为缺氧区域的高电阻源区(也称为HRS区)，并且与漏电极层重叠的区域被形成为缺氧区域的高电阻漏区(也称为HRD区)。例如，在图1A到1C所示出的薄膜晶体管中，高电阻源区能够形成于与导电层119a重叠的半导体层113a的区域内，以及高电阻漏区能够形成于与导电层119b重叠的半导体层113a的区域内。此外，在图2A到2C所示出的薄膜晶体管中，高电阻源区能够形成于与导电层119e重叠的半导体层113e的区域内，以及高电阻漏区能够形成于与导电层119h重叠的半导体层113e的区域内。
高电阻源区或高电阻漏区的载流子浓度高于或等于1×1017/cm3并且至少高于沟道形成区的载流子浓度(低于1×1017/cm3)。注意，在本说明书中的载流子浓度是由室温下的霍尔效应(Hall effect)测量所获得的载流子浓度。
此外，低电阻源区(也称为LRS区)和低电阻漏区(也称为LRD区)可以形成于氧化物半导体层与使用金属材料形成的漏电极层之间。低电阻漏区的载流子浓度高于高电阻漏区(HRD区)的载流子浓度，例如，高于或等于1×1020/cm3并且低于或等于1×1021/cm3。在本实施例的半导体器件中，图1B所示出的导电层119a对应于低电阻源区，而图1B所示出的导电层119b对应于低电阻漏区。
然后，沟道形成区通过使脱水的或脱氢的氧化物半导体层的至少一部分处于过氧状态以致成为电阻较高的氧化物半导体层(即，i型氧化物半导体层)的方式来形成。注意，对于使得脱水的或脱氢的氧化物半导体层的一部分处于过氧状态的处理，使用了下列方法中的任一种：通过溅射来沉积与脱水的或脱氢的氧化物半导体层接触的氧化物绝缘膜；氧化物绝缘膜沉积之后的热处理；在氧化物绝缘膜沉积之后于含有氧气的气氛中的热处理；在氧化物绝缘膜沉积之后于惰性气体气氛中的热处理之后的在氧气气氛中的冷却处理；以及在氧化物绝缘膜沉积之后于惰性气体气氛内的热处理之后于超干燥的气体(具有-40℃或更低的露点，优选为-60℃或更低)中的冷却处理。
此外，能够选择性地使脱水的或脱氢的氧化物半导体层的至少一部分(与栅电极重叠的部分(也称为栅电极层))处于过氧状态以致成为高电阻的氧化物半导体层，即，i型氧化物半导体层。因而，能够形成沟道形成区。例如，沟道形成区能够以这样的方式来形成：将使用Ti等的金属电极形成的源电极层和漏电极层形成于脱水的或脱氢的氧化物半导体层上并与之接触并且选择性地使没有与源电极层和漏电极层中的至少一个重叠的暴露区域处于过氧状态。在选择性地使暴露区域处于过氧状态的情形中，形成了与源电极层重叠的高电阻源区以及与漏电极层重叠的高电阻漏区，并且沟道形成区形成于高电阻源区与高电阻漏区之间。也就是，沟道形成区以自对准的方式形成于源电极层与漏电极层之间。
因而，要制造包含具有有利的电特性的高度可靠的薄膜晶体管的半导体器件是可能的。
注意，通过在与漏电极层(和源电极层)重叠的氧化物半导体层中形成高电阻漏区，能够提高驱动器电路形成时的可靠性。特别地，通过形成高电阻漏区，能够使用其中电导率能够经由高电阻漏区从漏电极层到沟道形成区逐步变化的结构。因此，在操作在漏电极层与布线连接以供应高电源电位VDD的情况下执行的情形中，高电阻漏区用作缓冲区并且即使高电场施加于栅电极层与漏电极层之间高电场也不施加于局部上，使得薄膜晶体管的耐受电压能够得以提高。
另外，通过在与漏电极层(及源电极层)重叠的氧化物半导体层内形成高电阻漏区(或高电阻源区)，能够减小沟道形成区内在形成驱动器电路时的漏电流的大小。特别地，通过形成高电阻漏区(或者高电阻源区)，薄膜晶体管的在漏电极层和源电极层之间流过的漏电流依次流过漏电极层、在漏电极层一侧之上的高电阻漏区、沟道形成区、在源电极层一侧之上的高电阻源区，及源电极层。在这种情况下，在沟道形成区中，从在漏电极层一侧之上的低电阻漏区流到沟道形成区的漏电流在薄膜晶体管为截止时能够被局限于沟道形成区与具有高电阻的栅极绝缘层之间的界面附近。因而，在背沟道部分(沟道形成区的表面与栅电极层分离开的部分)内的漏电流的大小能够得以减小。
此外，与源电极层重叠的高电阻源区以及与漏电极层重叠的高电阻漏区被形成以致于与部分栅电极层重叠，使得在漏电极层的末端部分的附近的电场强度能够得以更有效地降低。
与像素部分中的薄膜晶体管130B的栅电极层电连接的栅极布线使用导电层107e来形成。与像素部分中的薄膜晶体管130B的源电极层或漏电极层电连接的源极布线使用导电层119e或导电层119h来形成。换句话说，薄膜晶体管130B的栅电极层使用导电层107e用于栅极布线的部分来形成，而薄膜晶体管130B的源电极层或漏电极层则使用导电层119e或导电层119h各自用于源极布线的部分来形成。
注意，能够考虑将具有栅电极层的作用的布线连接至具有栅极布线的作用的布线(或者起着栅极布线的作用的布线的层中的至少一个)。作为选择，能够形成栅极布线的层中的至少一个以具有比栅极布线的其它层更大的面积，并且能够考虑使具有较大面积的区域的一部分起着栅电极层的作用。
作为选择，能够考虑使栅极布线的至少一部分起着栅电极层或部分栅电极层的作用。作为选择，在起着像素部分中的栅电极层或部分栅电极层的作用并且主要起着薄膜晶体管的栅电极层或部分栅电极层的作用的导电层之上，能够考虑设置主要起着驱动器电路部分中的栅极布线或部分栅极布线的作用的导电层。
能够考虑将具有源极布线的作用并且包括像素部分中的薄膜晶体管的源电极层的布线连接至具有源极布线的作用并且包括驱动器电路部分中的薄膜晶体管的源电极层的布线(或者具有栅极布线的作用并且包括驱动器电路部分中的薄膜晶体管的源电极层的布线的层中的至少一个)。也就是，能够考虑使源极布线在驱动器电路部分中的部分起着驱动器电路部分中的源电极层或者像素部分中的部分源电极层的作用。作为选择，在主要起着像素部分中的源电极层或部分源电极层的作用的导电层之上，能够考虑设置主要起着驱动器电路部分中的源极布线或部分源极布线的作用的导电层。
另外，在像素部分中所提供的薄膜晶体管130B能够包括含有在沟道形成区之上的导电层400e的第二栅电极层(也称为背栅电极层)。当背栅电极层电连接至下栅电极层并且具有与下栅电极层相同的电位时，能够将栅极电压施加于在下栅电极层和背栅电极层之间所提供的半导体层的上侧和下侧。此外，当下栅电极层和背栅电极层具有不同的电位时，例如，当背栅电极层的电位为固定电位(例如GND或0V)时，TFT的电特性(例如，阈值电压等)能够得以控制。
另外，在图2A到2C中所示出的像素部分包括使用起着下电极的作用的导电层107g形成的存储电容器，具有作为栅极绝缘层的作用并用作电介质的绝缘膜111，以及起着上电极的作用的导电层119g。存储电容器线路使用导电层107g和导电层119g来形成。此外，绝缘层123被提供于导电层400e与导电层113e及导电层119h和119e之间。由于绝缘层122相似于图1B中的绝缘层123，因而其描述被省略。
由于导电层107g和119g使用光透射材料来形成，因而导电层107g和119g之一的至少一部分区域能够具有电容器布线或部分电容器布线的作用，并且导电层107g和119g中的另一个的部分区域能够起着电容器电极或部分电容器电极的作用。注意，虽然图2A到2C示出了将电容器提供于像素部分内的情形，但是本实施例并不限制于此。能够将电容器提供于驱动器电路部分中。例如，在导电层107g和119g之一的至少一部分区域是其中光透射导电层与电阻值比光透射层的电阻值低的导电层重叠的区域并且电阻值比光透射层的电阻值低的导电层是光阻挡的导电层的情形中，导电层107g和119g之一的至少部分区域优选起着驱动器电路部分中的电容器布线或部分电容器布线的作用。此外，在其中没有提供光阻挡的导电层而是提供了光透射的导电层的区域中，导电层107g和119g中的另一个的部分区域优选起着像素部分中的电容器电极或部分电容器电极的作用。
另外，在本实施例的半导体器件中，能够考虑将具有电容器电极的作用的布线连接至起着电容器布线的作用的布线(或者起着电容器布线的作用的布线的层中的至少一个)。作为选择，能够使电容器布线的层中的至少一个形成以具有比电容器布线的其它层大的面积，以及能够考虑使具有较大面积的区域的一部分起着电容器电极的作用。此外，能够考虑形成光透射的导电层以具有比光阻挡的导电层大的面积并且能够考虑使导电层具有较大面积的区域的一部分起着电容器电极的作用。此外，能够考虑使像素部分中的电容器布线的至少一部分起着电容器电极或电容器电极的一部分的作用。作为选择，能够考虑使电容器布线的层中的至少一个起着电容器电极的作用。作为选择，能够考虑使光透射的导电层的一部分起着电容器电极的作用。作为选择，在主要起着像素部分中的电容器电极或电容器电极的一部分的作用的导电层之上，能够考虑提供主要起着驱动器电路部分中的电容器布线或电容器布线的一部分的作用的导电层。
另外，在光阻挡的导电层或光透射的导电层中的部分区域(主要是在光阻挡的导电层中的区域)能够起着驱动器电路部分中的从FPC引出的电容器布线或电容器布线的一部分的作用，而另一部分区域(仅包括光透射导电层的区域)能够起着像素部分中的电容器电极或电容器电极的一部分的作用。最好是光阻挡的导电层与光透射的导电层彼此重叠的区域起着从FPC引出的电容器布线或电容器布线的一部分的作用，因为该区域具有高电导率(具有低电阻值)并且在某些情况下包括光阻挡的导电层。作为选择，最好是在没有提供光阻挡的导电层的区域中的光透射的导电层起着像素部分中的电容器电极或电容器电极的一部分的作用。
注意，在将薄膜晶体管形成于栅极布线之上的情形中，薄膜晶体管的尺寸取决于薄膜晶体管的栅极布线的宽度。但是，在本实施例中，由于薄膜晶体管形成于像素中，因而能够使薄膜晶体管的尺寸变得更大。注意，本实施例并不限制于此。例如，如同在图32A和32B中所示出的，能够形成宽度比栅极布线的宽度大的薄膜晶体管。通过使薄膜晶体管变得更大，能够充分地增大其电流供应能力，并且能够缩短信号到像素的写入时间。因此，能够提供高清晰度的显示器件。
存储电容器部分包括起着下电极的作用的光透射的导电层，同时绝缘膜用作作为电介质使用的电极绝缘膜。因此，通过使用如上所述的光透射的导电层来形成存储电容器部分，能够提高孔径率。另外，通过使用光透射的导电层来形成存储电容器部分，能够使存储电容器部分变大，使得像素电极的电位即使薄膜晶体管截止了也能够容易地保持。此外，能够降低馈通电位。
如上所述，在图1A到1C和图2A到2C所示出的半导体器件中，将各自包括薄膜晶体管的驱动器电路部分和像素部分形成于相同的基板之上。像素部分中的薄膜晶体管的栅电极层和源电极层使用光透射的导电层来形成。像素部分中的薄膜晶体管的半导体层使用光透射的半导体材料来形成。驱动器电路部分中的薄膜晶体管的栅电极层和源电极层使用电阻值比光透射的导电层的电阻值小的导电层来形成。通过这种结构，像素部分中的孔径率能够得以提高；能够实现较高的分辨率；信号波形的失真由驱动器电路部分中的布线电阻的减小而得以抑制；功率消耗能够得以降低；以及操作速度能够得以提高。此外，半导体器件变得越大，则布线电阻对半导体器件的影响就越大。因此，本实施例中的半导体器件的结构在半导体器件变大时同样是优选的。
作为选择，在图1A到1C和图2A到2C所示出的半导体器件中，像素部分内的存储电容器的电极和布线能够使用光透射的导电层来形成。通过这种结构，孔径率能够得以提高，并且即使在存储电容器的面积变大的情形中也能够抑制孔径率的降低。
作为选择，在图1A到1C和图2A到2C所示出的半导体器件中，像素部分内的引线布线(例如电源线或信号线)、栅极布线，以及源极布线能够使用光透射的导电层来形成，并且驱动器电路部分内的引线布线(例如电源线或信号线)、栅极布线，以及源极布线能够使用电阻值比光透射导电层的电阻值小的导电层来形成。通过这种结构，信号波形的失真得以抑制，功率消耗能够得以降低，并且操作速度能够得以提高。
作为选择，在图1A到1C和图2A到2C中所示出的半导体器件能够包括与像素部分中的薄膜晶体管的沟道形成区重叠的光透射的导电层，以及使用电阻值比光透射的导电材料的电阻值小的导电材料形成的并且与驱动器电路部分中的薄膜晶体管的沟道形成区重叠的导电层。在像素部分和驱动器电路部分中提供的导电层(与沟道形成区重叠的导电层)能够起着在像素部分和驱动器电路部分中提供的薄膜晶体管的第二电极(背栅电极层)的作用。不一定要提供导电层；但是，当提供了背栅电极层时，薄膜晶体管的阈值电压能够得以控制并且薄膜晶体管的可靠性能够得以提高。
然后，用于制造本实施例的半导体器件的方法的实例参考图3A到3D、图4A到4D、图5A到5D、图6A到6D、图7A到7C、图8A到8C、图9A到9D、图10A到10D、图11A到11D及图12A到12E来描述。图3A到3D、图5A到5D、图7A到7C、图9A到9D及图10A到10D每一个都示出了沿着图1A中的线A-B所截取的横截面。图4A到4D、图6A到6D、图8A到8C、图11A到11D及图12A 到12E每一个都示出了沿着图2A中的线E-F所截取的横截面。图3A到3D、图5A到5D、图7A到7C、图9A到9D及图10A到10D示出了源极布线部分301、薄膜晶体管部分302及栅极布线部分303。图4A到4D、图6A 到6D、图8A到8C、图11A到11D及图12A到12E示出了源极布线部分331、薄膜晶体管部分332、栅极布线部分333及存储电容器部分334。注意，在图3A到3D、图4A到4D、图5A到5D、图6A到6D、图7A到7C、图8A到8C、图9A到9D、图10A到10D、图11A到11D及图12A 到12E所示出的制造方法中，例如，使用多色调掩模；但是，本实施例并不限制于此。
首先，如图3A和图4A所示的，导电膜102和导电膜103通过溅射堆叠于基板101之上。这些步骤能够依次执行并且顺序的溅射能够使用多腔室来执行。通过依次形成导电膜102和导电膜103，产量得到了提高并且能够抑制杂质或灰尘的污染。
基板101优选使用具有高透射率的材料来形成。例如，能够使用玻璃基板、塑料基板、丙烯酸基板、陶瓷基板等。
最好是导电膜102的透射率足够高。此外，导电膜102的透射率优选高于导电膜103的透射率。
导电膜102能够使用具有相对可见光的光透射性质的导电材料来形成，例如，能够使用In-Sn-Zn-O基金属氧化物、In-Al-Zn-O基金属氧化物、Sn-Ga-Zn-O基金属氧化物、Al-Ga-Zn-O基金属氧化物、Sn-Al-Zn-O基金属氧化物、In-Zn-O基金属氧化物、Sn-Zn-O基金属氧化物、Al-Zn-O基金属氧化物、In-O基金属氧化物、Sn-O基金属氧化物、Zn-O基金属氧化物。金属氧化物能够通过例如溅射、真空蒸发(例如，电子束沉积)、电弧放电离子电镀或喷射法来形成。另外，在使用溅射的情形中，沉积可以使用含有2～10wt％的SiO2的靶来执行，并且抑制结晶的SiOx(x＞0)可以包含于光透射的导电膜中。因而，当用于脱水或脱氢的热处理在后面的步骤中执行时，金属氧化物的结晶得到了抑制。作为选择，导电膜102可以通过堆叠包含任意以上材料的多层膜来形成。在分层结构的情形中，最好是多层膜中的每一层的透射率都足够高。
最好是导电膜103的电阻值足够低并且导电膜103的电导率是足够高的。另外，导电膜102的电阻值优选小于导电膜103的电阻值。由于导电膜102起着导电层的作用，导电膜102的电阻值优选小于绝缘层的电阻值。
导电膜103能够使用以下材料通过溅射或真空蒸发来形成以具有单层结构或分层结构：金属材料，例如钼、钛、铬、钽、钨、铝、铜、钕或钪，或者包含以上金属作为主要成分的合金材料。另外，在形成导电膜103使之具有分层结构的情形中，可以包括光透射的导电膜作为多层膜中的任一层。
注意，在将导电膜103形成于导电膜102之上的情形中，这两层膜在某些情况下相互起反应。例如，在导电膜102的顶表面(与导电膜103接触的表面)使用ITO形成以及导电膜103的底表面(与导电膜102接触的表面)使用铝形成的情形中，在某些情况下会在它们之间发生化学反应。因此，为了避免该化学反应，优选将高熔点的材料用于导电膜103的底表面(与导电膜102接触的表面)。例如，作为高熔点的材料，能够使用钼(Mo)、钛(Ti)、钨(W)、钕(Nd)等。最好是通过使用在使用高熔点材料形成的膜之上的具有低电阻值的材料将导电膜103形成为多层膜。作为具有低电阻值的材料，能够使用铝(Al)、铜(Cu)、银(Ag)等。例如，在形成导电膜103使之具有分层结构的情形中，能够使用作为第一层的钼(Mo)、作为第二层的铝(Al)以及作为第三层的钼(Mo)的叠层，或者作为第一层的钼(Mo)、作为第二层的含有少量钕(Nd)的铝(Al)以及作为第三层的钼(Mo)的叠层。
虽然没有示出，但是能够将氧化硅、氮化硅、氧氮化硅等形成于结构101与作为基膜的导电膜102之间。通过形成在基板101与光透射的导电膜之间的基膜，能够抑制来自基板101的可移动离子的扩散、杂质等进入元件，从而能够防止元件特性的退化。
然后，如图3B和图4B所示，在导电膜103之上，在驱动器电路部分内形成了厚度大的抗蚀剂掩模106a和106b并且在像素部分内形成了厚度比抗蚀剂掩模106a和106b小的抗蚀剂掩模106e、106f及106g。例如，抗蚀剂掩模106a、106b、106e、106f及106g能够使用多色调掩模来形成。通过使用多色调掩模，能够形成具有厚度不同的区域的抗蚀剂掩模。通过使用多色调掩模，所用光掩模的数量和制造步骤数得到了减少。在本实施例中，多色调掩模能够用于形成导电膜102和导电膜103的图形的步骤中以及用于形成起着栅电极层的作用的光透射的导电膜的步骤中。
多色调掩模是能够多级光强度(典型为三级光强度)暴光的掩模，从而形成暴露区、半暴露区及未暴露区。通过使用多色调掩模，具有多种厚度(典型为两种厚度)的抗蚀剂掩模能够通过一次曝光及显影(development)过程来形成。因此，通过使用多色调掩模，能够减少光掩模的数量。
图16A-1和16B-1示出了典型的多色调掩模的横截面。图16A-1示出了灰色调掩模180，而图16B-1示出了半色调掩模185。
在图16A-1中所示出的灰色调掩模180包括使用光阻挡层形成于光透射基板181之上的光阻挡部分182，以及提供有阻挡层的图形的衍射光栅部分183。
衍射光栅部分183具有按小于或等于曝光所使用的光的分辨极限的间隔提供的狭缝、斑点、网格等，从而控制透射的光量。注意，在衍射光栅部分183提供的狭缝、斑点或网格可以周期性地或非周期性地提供。
作为光透射的基板181，能够使用石英等。在光阻挡部分182和衍射光栅部分183中所包含的光阻挡层可以使用金属膜来形成，并且优选使用铬、氧化铬等来形成。
在灰色调掩模180由用于曝光的光所照射的情形中，如图16A-2所示，与光阻挡部分182重叠的区域的透射率是0％，而既不提供光阻挡部分182也不提供衍射光栅部分183的区域的透射率是100％。此外，衍射光栅部分183的透射率为大约10～70％，其中该透射率能够通过衍射光栅的狭缝、斑点或网格的间距等来调整。
图16B-1中所示出的半色调掩模185包括使用半透光层形成于光透射基板186上的半透光部分187，以及使用光阻挡层形成的光阻挡部分188。
半透光部分187能够使用MoSiN层、MoSi层、MoSiO层、MoSiON层、CrSi层等来形成。光阻挡的部分188可以使用与灰色调掩模的光阻挡层的金属膜相似的金属膜来形成，并且优选使用铬、氧化铬等来形成。
在半色调掩模185由用于曝光的光所照射的情形中，如图16B-2所示，与光阻挡部分188重叠的区域的透射率是0％，而既不提供光阻挡部分188也不提供半透光部分187的区域的透射率是100％。此外，半透光部分187的透射率为大约10～70％，其中该透射率能够通过所要使用的材料的种类、厚度等来调整。
通过执行使用多色调掩模的曝光和显影，能够形成具有厚度不同的区域的抗蚀剂掩模。另外，能够形成具有不同厚度的抗蚀剂掩模。
然后，如图3C和图4C所示，使用抗蚀剂掩模106a、106b、106e、106f及106g来执行刻蚀。通过刻蚀，选择性地去除导电膜102和导电膜103，从而能够形成导电层107a、108a、107b、108b、107e、108e、107f、108f、107g及108g。
然后，如图3D和图4D所示，灰化执行于抗蚀剂掩模106a、106b、106e、106f及106g上。例如，可以执行其中使用氧等离子体的灰化等。当通过灰化使抗蚀剂掩模106a和106b减少(小型化)时，形成了抗蚀剂掩模109a和109b并且使导电层108a和108b的某些暴露。此外，通过这种灰化处理，像素部分中厚度小的抗蚀剂掩模106e、106f及106g被去除，并且使导电层108e、108f及108g暴露。以这种方式，通过使用多色调掩模形成的抗蚀剂掩模的使用，没有再另外使用抗蚀剂掩模，从而能够简化步骤。
然后，如图5A和图6A所示，刻蚀使用抗蚀剂掩模109a和109b来执行。从而，去除了部分导电层108a；形成了导电膜110a；形成了通过去除部分导电层108b所获得的导电层110b；并且去除了导电层108e、108f及108g。之后，去除抗蚀剂掩模109a和109b。通过去除部分导电层108a，使部分导电层107a暴露。通过去除部分导电层108b，使部分导电层107b暴露。通过去除导电层108e，使导电层107e暴露。通过去除导电层108f，使导电层107f暴露。通过去除导电层108g，使导电层107g暴露。
注意，如图5A所示，通过使用由抗蚀剂掩模106a和106b的减少(小型化)所获得的抗蚀剂掩模109a和109b的刻蚀，导电层108a和108b的外围部分(导电层108a和108b内从抗蚀剂掩模109a和109b中所暴露的区域)被同时刻蚀。换句话说，导电层107a的末端部分从导电层108a(110a)的末端部分突出，并且导电层107b的末端部分从导电层108b(110b)的末端部分突出。此外，导电层107a的面积和导电层107b的面积分别大于导电层110a的面积和导电层110b的面积。而且，导电层110a和110b以及导电层107a和107b包括导电层110a和导电层107a彼此重叠的区域，导电层110b和导电层107b彼此重叠的区域，导电层110a和导电层107a彼此没有重叠的区域，以及导电层110b和导电层107b彼此没有重叠的区域被提供。
当光阻挡导电层被去除时，在某些情况下同样去除了光透射导电层的一部分(例如，与光阻挡导电层接触的表面部分)。光阻挡导电层对光透射导电层的选择性在刻蚀中确定着去除多少光透射导电层。因此，例如，在以光阻挡导电层覆盖的区域中的光透射导电层的厚度通常大于在不以光阻挡导电层覆盖的区域中的光透射导电层的厚度。
在只有光阻挡导电层由湿法刻蚀所去除而光透射导电层被留下的情形中，使用了具有光阻挡导电层对光透射导电层的高选择性的刻蚀溶液。在作为第一层的钼(Mo)、作为第二层的铝(Al)及作为第三层的钼(Mo)的叠层，或者作为第一层的钼(Mo)、作为第二层的含有少量钕(Nd)的铝(Al)及作为第三层的钼(Mo)的叠层被用作光阻挡导电层的情形中，能够使用例如磷酸、硝酸、乙酸及水的混合酸。通过这种混合酸使用，能够获得均匀且有利的向前锥形化的形状。以这种方式，除了覆盖率由于锥形化形状的改进之外，在湿法刻蚀为其中执行刻蚀剂刻蚀、纯水漂洗以及干燥的简单过程时还能够获得高产量。因而，湿法刻蚀适合用于刻蚀光阻挡导电层。
然后，如图5B和图6B所示，形成了覆盖导电层107a、107b、107e、107f和及107g以及导电层110a和110b的并且起着栅极绝缘层的作用的绝缘膜111。
可以形成绝缘膜111使之具有单层结构或包含多层膜的分层结构。在包含多层膜的分层结构的情形中，最好是所有膜都具有足够高的透射率。特别地，在像素部分中，最好是所有膜都具有足够高的透射率。
将覆盖光透射导电层和光阻挡导电层的绝缘膜111形成到大约50～500nm的厚度。绝缘膜111通过溅射或者多种CVD(例如等离子体增强型CVD)来形成以具有含有硅的氧化物或硅的氮化物的膜的单层结构，或其分层结构。特别地，绝缘膜111通过使用含有氧化硅的膜、含有氧氮化硅的膜，或含有氮氧化硅的膜的单层，或者通过适当地堆叠这些膜来形成。
绝缘膜111优选使用光透射材料或者具有高透射率的材料来形成。特别地，绝缘膜111优选使用具有比导电层107a、107b、107e、107f和107g高的透射率的材料来形成。因此，绝缘膜111的透射率优选高于或等于导电层107a、107b、107e、107f和107g的透射率。这是因为，为了增加光利用效率，在某些情况下形成绝缘膜111使之具有大的面积并且较高的透射率是优选的。特别地，在像素部分中，最好是绝缘膜111和导电层107e、107f及107g使用光透射材料来形成。
然后，将半导体膜112形成于绝缘膜111之上。
可以形成半导体膜112使之具有单层结构或包含多层膜的分层结构。在包含多层膜的分层结构的情形中，最好是所有膜都具有足够高的透射率。同样地，尤其是在像素部分中，最好是所有膜都具有足够高的透射率。半导体膜112优选使用光透射材料或具有高透射率的材料来形成。例如，半导体膜112能够使用氧化物半导体来形成。作为氧化物半导体，使用下列氧化物半导体膜中的任一种：In-Ga-Zn-O基非单晶膜、In-Sn-Zn-O基氧化物半导体膜、In-Al-Zn-O基氧化物半导体膜、Sn-Ga-Zn-O基氧化物半导体膜、Al-Ga-Zn-O基氧化物半导体膜、Sn-Al-Zn-O基氧化物半导体膜、In-Zn-O基氧化物半导体膜、Sn-Zn-O基氧化物半导体膜、Al-Zn-O基氧化物半导体膜、In-O基氧化物半导体膜、Sn-O基氧化物半导体膜以及Zn-O基氧化物半导体膜。在本实施例中，半导体膜112通过使用In-Ga-Zn-O基氧化物半导体靶的溅射来形成。作为选择，氧化物半导体膜能够通过在稀有气体(典型为氩气)气氛、氧气气氛或者包括稀有气体(典型为氩气)和氧气的气氛中的溅射来形成。另外，在使用溅射的情形中，沉积使用含有2～10wt％的SiO2的靶来执行，并且抑制结晶的SiOx(x＞0)包含于氧化物半导体膜中。因而，结晶能够得以抑制。
注意，在半导体膜112通过溅射形成之前，在绝缘膜111的表面上的灰尘优选通过其中引入氩气并生成等离子体的反向溅射来去除。反向溅射涉及如下方法，在该方法中，在不对靶一侧施加电压的情况下，RF功率源被用来在氩气气氛中对基板一侧施加电压并且等离子体产生于基板附近从而修改了基板表面。注意，氮气、氦气、氧气等可以被用来代替氩气气氛。
用于减少杂质(例如水分)的热处理(用于脱水或脱氢的热处理)能够执行于氧化物半导体膜上。热处理引起了薄膜晶体管的电特性的改进以及可靠性的改进。例如，用于脱水或脱氢的热处理优选在高于或等于350℃且低于基板的应变点下执行，优选高于或等于400℃且低于基板的应变点。在此，在将基板放置于作为一种热处理装置的电炉内并且对氧化物半导体膜的热处理在氮气气氛中执行之后，最好是通过防止将基板暴露于空气来防止将水或氢混合到氧化物半导体膜内。此外，从氧化物半导体膜经受脱水或脱氢的加热温度T到低至足以防止水再次进入的温度都使用相同的炉子；特别地，缓慢冷却被执行于氮气气氛中直到温度从加热温度T下降了100℃或更多。而且，并不限于氮气气氛，脱水或脱氢也能够执行于稀有气体气氛(例如，氦气、氖气或氩气)中或者执行于降低的压力之下。
注意，在热处理中，最好是在氮气或稀有气体(例如氦气、氖气或氩气)中不包含水、氢气等。例如，在热处理装置内所引入的氮气或稀有气体(例如氦气、氖气或氩气)的纯度优选为6N(99.9999％)或更高，更优选为7N(99.99999％)或更高(即，杂质浓度优选为1ppm或更低，更优选为0.1ppm或更低)。
另外，导电层107a、107b、107e、107f及107g的透射率优选高于或等于半导体膜112的透射率。这是因为导电层107a、107b、107e、107f及107g在某些情况下被大面积地使用并且具有较大面积的膜优选具有较高的透射率以便提高光利用效率并以较高的孔径率来降低功率消耗。这也是因为导电层107a、107b、107e、107f及107g被使用于栅极布线部分、源极布线部分、薄膜晶体管部分，以及存储电容器部分。
此外，绝缘膜111的透射率优选高于半导体膜112的透射率。这是因为绝缘膜111在某些情况下被使用于与半导体膜112相比更大的面积中并且具有较大面积的薄膜优选具有更高的透射率以便提高光利用效率。
然后，将抗蚀剂掩模(没有示出)形成于半导体膜112之上。然后，使用抗蚀剂掩模来执行刻蚀使得被处理成期望形状的半导体层113a和113e(也称为岛状半导体层)得以形成，如图5C和图6C所示。作为刻蚀，能够使用稀释至0.05％的氢氟酸、盐酸等。
半导体层113a和113e能够起着薄膜晶体管的半导体层(有源层)或者薄膜晶体管的某些半导体层(有源层)的作用。作为选择，半导体层113a和113e能够起着电容器或某些电容器的作用。作为选择，半导体层113a和113e能够起着用于在布线的相交部分减少寄生电容的膜的作用。
然后，如图5D和6D所示，导电膜114和导电膜115通过溅射来堆叠以致覆盖半导体层113a、半导体层113e及绝缘膜111。这些步骤能够依次执行并且顺序的溅射能够使用多腔室来执行。通过依次形成导电膜114和导电膜115，产量得到了提高并且由杂质或灰尘的污染能够得以抑制。
最好是导电膜114的透射率足够高。此外，导电膜114的透射率优选高于导电膜115的透射率。
能够形成导电膜114使之具有包含能够用于在图3A和3B以及图4A和4B中所示出的导电膜102的一种或多种材料的单层结构或分层结构。
导电膜114优选使用与导电膜102的材料基本相同的材料来形成。基本相同的材料是主要成分的元素相同的材料。就杂质来说，所含元素的种类和浓度在某些情况下彼此是不同的。当导电膜114以这种方式使用与导电膜102的材料基本相同的材料通过溅射或蒸发来形成时，存在的优点是材料能够在导电膜114和102之间共用。当材料能够共用时，则能够使用相同的制造装置。
导电膜114的电阻值优选高于导电膜115的电阻值。
能够形成导电膜115使之具有包含能够用于在图3A和3B以及图4A和4B中所示出的导电膜103的一种或多种材料的单层结构或分层结构。
此外，导电膜115优选使用与导电膜103所使用的材料不同的材料来形成。作为选择，优选形成导电膜115使之具有与光阻挡导电膜的结构不同的分层结构。
注意，在将导电膜115形成于导电膜114之上的情形中，这两种膜在某些情况下彼此起反应。例如，在导电膜114的顶表面(与导电膜115接触的表面)使用ITO形成以及导电膜115的底表面(与导电膜114接触的表面)使用铝形成的情形中，在某些情况下它们之间会发生化学反应。因此，为了避免该化学反应，高熔点的材料优选使用于导电膜115的底表面(与导电膜114接触的表面)。例如，作为高熔点的材料，能够使用钼(Mo)、钛(Ti)、钨(W)、钕(Nd)等。最好是通过使用在使用高熔点材料形成的膜之上的具有低电阻值的材料将导电膜115形成为多层膜。作为具有低电阻值的材料，能够使用铝(Al)、铜(Cu)、银(Ag)等。该材料具有光阻挡性质和反射性。
然后，如图7A和图8A所示，抗蚀剂掩模118a、118b、118e、118g及118h形成于导电膜115之上。抗蚀剂掩模118a、118b、118e、118g及118h是使用多色调掩模获得的具有厚度不同的区域的抗蚀剂掩模。在驱动器电路部分所提供的抗蚀剂掩模118a和118b的厚度大于在像素部分所提供的抗蚀剂掩模118e、118g及118h的厚度。
然后，如图7B和图8B所示，导电膜114和导电膜115使用抗蚀剂掩模118a、118b、118e、118g及118h来刻蚀。通过刻蚀，能够形成导电层119a、120a、119b、120b、119e、120e、119g、120g、119h及120h。此外，还能够刻蚀在半导体层113a和113e中的某些沟道形成区。
然后，如图7C和图8C所示，在抗蚀剂掩模118a、118b、118e、118g及118h上执行灰化。例如，可以执行其中使用氧等离子体的灰化等。当通过灰化使抗蚀剂掩模118a和118b减少(小型化)时，抗蚀剂掩模121a和121b得到了形成并且使导电层120a和120b中的某些暴露。此外，通过这种灰化处理，像素部分中厚度小的抗蚀剂掩模118e、118g及118h被去除，并且使导电层120e、120g及120h暴露。以这种方式，通过使用多色调掩模形成的抗蚀剂掩模的使用，没有再另外使用抗蚀剂掩模，从而能够简化步骤。
然后，如图9A和图11A所示，导电层120a、120b、120e、120g及120h使用抗蚀剂掩模121a和121b来刻蚀。因而，通过去除导电层120a和120b中的某些所获得的导电层104a和104b得到了形成，并且使导电层119a和119b中的某些暴露。注意，导电层119a的末端部分从导电层104a的末端部分突出，以及导电层119b的末端部分从导电层104b的末端部分突出。通过去除导电层120e、120g及120h，使导电层119e、119g及110h暴露。在刻蚀之后，抗蚀剂掩模121a和121b得到了去除。
通过以上步骤，能够形成在图1A到1C中示出的薄膜晶体管130A以及在图2A到2C中示出的薄膜晶体管130B和电容器131，并且薄膜晶体管130B和电容器131能够具有光透射性质。此外，在像素部分中的源极布线部分和栅极布线部分能够具有光透射性质。
注意，刻蚀的条件可以适当设置使得下半导体层113a和113e得以留下。作为半导体层113a和113e的材料以及导电层119a、119b、119e、119g及119h的材料中的每一种，优选使用具有高刻蚀选择性的材料。例如，可以将含有Sn的金属氧化物材料(例如，SnZnOx(x＞0)或SnGaZnOx(x＞0))用作半导体层的材料中的每一种，并且可以将ITO等用作导电层119a、119b、119e、119g及119h的材料的每一种。在将光阻挡导电层去除时，光透射导电层的一部分(例如，与光阻挡导电层接触的表面部分)在某些情况下也被去除了。因此，例如，导电层119a和119b的厚度通常大于导电层119e、119g及119h的厚度。
然后，如图9B和图11B所示，绝缘层123形成于薄膜晶体管130A和130B以及电容器131之上。能够形成绝缘层123使之具有单层结构或分层结构。在形成绝缘层123使之具有分层结构时，每个膜的透射率优选是足够高的。绝缘层123起着保护薄膜晶体管免于杂质等的膜的作用。此外，绝缘层123能够起着用于平滑因薄膜晶体管、电容器、布线等所致的不均匀性以及用于使其上形成了薄膜晶体管、电容器、布线等的表面变平的膜的作用。
特别地，由于能够使像素部分中的薄膜晶体管130B和电容器131形成为光透射元件，因而要通过平滑因薄膜晶体管130B、电容器131、布线等所致的不均匀性来使其中形成了这些元件的上部分变平以便使用其中这些元件被形成为显示区的区域是有利的。
绝缘层123优选使用含有氮化硅的膜来形成。氮化硅膜是优选的，因为它在阻挡杂质方面是高效的。作为选择，绝缘层123优选使用包含有机材料的膜来形成。作为有机材料，丙烯酸树脂、聚酰亚胺、聚酰胺等是优选的。由于使不均匀性变平的高功能性，该有机材料是优选的。因此，在形成绝缘层123使之具有氮化硅膜和有机材料膜的分层结构的情形中，最好是在下侧面上提供氮化硅膜并且在上侧面上提供包含有机材料的膜。
此外，例如，在绝缘层123形成之前，能够形成氧化物绝缘膜使之与半导体层113a和半导体层113e接触。通过提供氧化物绝缘膜，能够降低半导体层的载流子浓度。
在这种情况下，氧化物绝缘膜具有至少1nm或更大的厚度并且适当时能够通过没有将杂质(例如水或氢)混合到氧化物绝缘膜内的方法(例如溅射)来形成。沉积时的基板温度为室温～300℃。氧化硅膜能够通过在稀有气体(典型为氩气)气氛、氧气气氛或包含稀有气体(典型为氩气)和氧气的气氛中的溅射来沉积。此外，能够将氧化硅靶或硅靶用作靶。例如，氧化硅能够使用硅靶在包含氧气和氮气的气氛中通过溅射来沉积。被形成为与电阻通过脱水或脱氢而降低的氧化物半导体层接触的氧化物绝缘膜使用不含有杂质(例如水、氢离子、或OH-)并且阻挡此类杂质由外部进入的无机绝缘膜(典型为氧化硅膜、氮氧化硅膜、氧化铝膜或氧氮化铝膜)来形成。
然后，热处理(优选在200～400℃，例如，250～350℃)可以在惰性气体气氛或氧气气氛中执行。通过加热处理，当在半导体层113a和半导体层113e中的凹槽与氧化物绝缘膜接触时应用加热。
通过以上步骤，用于脱水或脱氢的热处理在沉积之后执行于氧化物半导体膜上以降低电阻，并且然后，将氧化物半导体膜改变成高电阻源区或高电阻漏区以及选择性地使得高电阻漏区的一部分处于过氧状态。由此，与栅电极层重叠的沟道形成区成为本征的，并且与源电极层重叠的高电阻源区以及与漏电极层重叠的高电阻漏区以自对准的方式形成。此外，整个氧化物半导体层成为本征的并用作包含沟道形成区的氧化物半导体层。
然后，如图9C和图11C所示，导电膜206和导电膜207通过溅射堆叠于绝缘层123之上。这些步骤能够依次执行并且顺序的溅射能够使用多腔室来执行。通过依次形成导电膜206和导电膜207，产量得到了提高并且能够抑制杂质或灰尘的污染。
最好是导电膜206的透射率足够高。此外，导电膜206的透射率优选高于导电膜207的透射率。
能够形成导电膜206使之具有包含能够用于在图3A和3B及图4A和4B中所示出的导电膜102的一种或多种材料的单层结构或分层结构。
导电膜206优选使用与导电膜102和导电膜114的材料基本相同的材料来形成。基本相同的材料是主要成分的元素相同的材料。例如，就杂质而言，所含元素的种类和浓度在某些情况下基本不同。当导电膜206以这种方式使用与导电膜102和导电膜114的材料基本相同的材料通过溅射或蒸发形成时，存在的优点是材料能够在导电膜206、102及114当中共用。当材料能够共用时，则能够使用相同的制造装置，制造步骤能够顺利地进行，并且能够提高产量，这引起了成本的降低。
最好是导电膜207的电阻值足够低并且导电膜207的电导率足够高。另外，导电膜206的电阻值优选高于导电膜207的电阻值。
能够形成导电膜207使之具有包含能够用于在图3A和3B及图4A和4B中所示出的导电膜103的一种或多种材料的单层结构或分层结构。此外，导电膜206优选使用与导电膜207所使用的材料不同的材料来形成。作为选择，优选形成导电膜207使之具有与光阻挡导电膜的结构不同的分层结构。这是因为，在制造步骤中，导电膜206和导电膜207的温度在许多情况下是彼此不同。通常，导电膜207倾向于具有较高的温度。优选形成导电膜207使之具有使用具有低布线电阻的材料形成的层的单层结构或分层结构。导电膜206优选使用光透射材料形成。
注意，在将导电膜207形成于导电膜206之上的情形中，这两种膜在某些情况下彼此起反应。例如，在导电膜206的顶表面(与导电膜207接触的表面)使用ITO形成并且导电膜207的底表面(与导电膜206接触的表面)使用铝形成的情形中，在某些情况下它们之间会发生化学反应。因此，为了避免该化学反应，优选将高熔点材料使用于导电膜207的底表面(与导电膜206接触的表面)。例如，作为高熔点材料，能够使用钼(Mo)、钛(Ti)、钨(W)、钕(Nd)等。最好是通过使用在使用高熔点材料形成的膜之上的具有低电阻值的材料将导电膜207形成为多层膜。作为具有低电阻值的材料，能够使用铝(Al)、铜(Cu)、银(Ag)等。该材料具有光阻挡性质和反射性。
然后，如图9D和图11D所示，将抗蚀剂掩模300a和300e形成于导电膜207之上。抗蚀剂掩模300a和300e是使用多色调掩模获得的具有厚度不同的区域的抗蚀剂掩模。在驱动器电路部分提供的抗蚀剂掩模300a的厚度大于在像素部分提供的抗蚀剂掩模300e的厚度。
然后，如图10A和图12A所示，导电膜206和导电膜207使用抗蚀剂掩模300a和300e来刻蚀。通过刻蚀，能够形成导电层400a和400e及导电层105a和105e。
然后，如图10B和图12B所示，在抗蚀剂掩模300a和300e上执行灰化。例如，可以执行其中使用氧等离子体的灰化等。当通过灰化使抗蚀剂掩模300a减少(小型化)时，抗蚀剂掩模116a得到了形成并且使导电层105a的一部分暴露。此外，通过这种灰化处理，像素部分中厚度小的抗蚀剂掩模300e被去除，并且使导电层105e暴露。以这种方式，通过使用多色调掩模形成的抗蚀剂掩模的使用，没有再另外使用抗蚀剂掩模，从而能够简化步骤。
然后，如图10C和图12C所示，导电层105a使用抗蚀剂掩模116a来刻蚀。因而，通过去除导电层105a的一部分所获得的导电层401a得到了形成，并且使导电层400a的一部分暴露。此外，还去除了导电层105e并且使导电层400e暴露。注意，导电层400a的末端部分从导电层401a的末端部分突出。而且，导电层400a和401a的面积彼此很大地不同。也就是，导电层400a的面积大于导电层401a的面积。在刻蚀之后，抗蚀剂掩模116a被去除。
然后，如图10D和图12D所示，将绝缘层208形成于导电层400a和400e及导电层401a之上。能够形成导电层208使之具有单层结构或分层结构。在形成绝缘层208使之具有分层结构时，每个膜的透射率优选是足够高的。绝缘层208能够起着用于平滑因导电层400a和400e及导电层401a所致的不均匀性并用于使表面变平的的膜的作用。也就是，绝缘层208能够起着平面化膜的作用。绝缘层208优选使用含有氮化硅的膜来形成。氮化硅膜是优选的，因为它在阻挡杂质方面是高效的。作为选择，绝缘层208优选使用包含有机材料的膜来形成。作为有机材料，丙烯酸树脂、聚酰亚胺、聚酰胺等是优选的。由于使不均匀性变平的高功能性，此类有机材料是优选的。因此，在形成绝缘层208使之具有氮化硅膜和有机材料膜的分层结构的情形中，最好是在下侧面上提供氮化硅膜并在上侧面上提供包含有机材料的膜。
注意，绝缘层123和绝缘层208中的每一个都能够具有滤色器的作用。在将滤色器提供于基板101之上时，则在相对基板上不一定要提供滤色器。因此，用于调整两个基板的位置的余地是非必要的，这能够促进面板的制造。
然后，将抗蚀剂掩模形成于绝缘层208之上。当刻蚀使用抗蚀剂掩模来执行时，绝缘层123和绝缘层208中的某些被去除从而形成接触孔117。
然后，如图12E所示，将导电膜形成于绝缘层123之上以及形成于接触孔117中，并且将抗蚀剂形成于导电膜之上。当刻蚀使用抗蚀剂掩模来执行时，导电膜的部分被去除从而形成导电层124e、124g及124h。能够形成导电膜使之具有单层结构或分层结构。当形成导电膜使之具有分层结构时，每个膜的透射率优选是足够高的。
导电层124e、124g及124h能够起着像素电极的作用。作为选择，导电层124e、124g 及124h能够起着电容器电极的作用。因此，最好是导电层124e、124g及124h使用光透射材料或具有高透射率的材料来形成。
导电层124e、124g及124h能够穿过接触孔117连接至源极布线、源电极层、栅极布线、栅电极层、像素电极、电容器布线、电容器电极等。因此，导电层124e、124g及124h能够起着使导体彼此相连的布线的作用。
导电层124e、124g及124h优选使用与导电膜102的材料基本相同的材料来形成。作为选择，导电层124e、124g及124h优选使用与导电膜114的材料基本相同的材料来形成。作为选择，导电层124e、124g及124h优选使用与导电膜206的材料基本相同的材料来形成。当导电层124e、124g及124h以这种方式使用与导电膜102、114或206的材料基本相同的材料通过溅射或蒸发来形成时，存在的优点是材料能够共用。当材料能够共用时，则能够使用相同的制造装置，制造步骤能够顺利地进行，并且能够提高产量，这引起了成本的降低。
通过在图3A到3D、图4A到4D、图5A到5D、图6A到6D、图7A到7C、图8A 到8C、图9A 到9D、图10A到10D、图11A到11D及图12A到12E中所示出的步骤，在驱动器电路部分中的薄膜晶体管130A和在像素部分中的薄膜晶体管130B能够通过使用6个掩模分别地形成于相同的基板之上。此外，电容器131能够形成于相同的基板之上。按矩阵来排布薄膜晶体管130B和电容器131使它们对应于个体像素。因而，能够获得用于制造有源矩阵显示器件的基板之一。在本说明书中，为了方便起见，将此类基板称为有源矩阵基板。
通过在图3A到3D、图4A到4D、图5A到5D、图6A到6D、图7A到7C、图8A到8C、图9A到9D、图10A到10D、图11A到11D及图12A到12E中示出的用于制造半导体器件的方法，使光透射导电膜形成；将电阻值比光透射导电膜的电阻值小的导电膜堆叠于光透射导电膜之上；并且使用多色调掩模来选择性地刻蚀叠层膜以致形成在使用光透射导电膜与电阻值比光透射导电膜的电阻值小的导电膜的叠层形成的驱动器电路部分中的薄膜晶体管的栅电极层、源电极层或漏电极层，以及在使用光透射导电膜形成的像素部分中的薄膜晶体管的栅电极层、源电极层或漏电极层。因而，在不增加掩模数量的情况下，结构不同的栅电极层、源电极层或漏电极层能够分别形成于驱动器电路部分和像素部分中。因此，能够减少制造步骤数，从而能够降低制造成本。
通过在图3A到3D、图4A到4D、图5A到5D、图6A到6D、图7A到7C、图8A到8C、图9A到9D、图10A到10D、图11A到11D及图12A到12E中示出的用于制造半导体器件的方法，使光透射导电膜形成；将电阻值比光透射导电膜的电阻值小的导电膜堆叠于光透射导电膜之上；并且使用多色调掩模来选择性地刻蚀叠层膜以致能够形成在使用光透射导电膜与电阻值比光透射导电膜的电阻值小的导电膜的叠层形成的驱动器电路部分中的薄膜晶体管的栅极布线、源极布线或不同引线布线，以及在使用光透射导电膜形成的像素部分中的薄膜晶体管的栅极布线、源极布线或不同引线布线。因而，在不增加掩模数量的情况下，结构不同的栅极布线、源极布线或其它引线布线能够分别形成于驱动器电路部分和像素部分中。因此，能够减少制造步骤数，从而能够降低制造成本。
通过在图3A到3D、图4A到4D、图5A到5D、图6A到6D、图7A到7C、图8A到8C、图9A到9D、图10A到10D、图11A到11D及图12A到12E中示出的用于制造半导体器件的方法，使用光透射导电层和电介质层形成的存储电容器能够在与像素部分内的薄膜晶体管相同的步骤中形成。因而，在不增加掩模数量的情况下，薄膜晶体管和存储电容器能够分别形成于像素部分中。因此，能够减少制造步骤数，从而能够降低制造成本。
通过在图3A到3D、图4A到4D、图5A到5D、图6A到6D、图7A到7C、图8A到8C、图9A到9D、图10A到10D、图11A到11D及图12A到12E中示出的用于制造半导体器件的方法，将电阻值比光透射导电膜的电阻值小的导电膜堆叠于光透射导电膜之上；并且例如，使用多色调掩模来选择性地刻蚀叠层膜以致能够形成与在使用光透射导电膜与电阻值比光透射导电膜的电阻值小的导电膜的叠层形成的驱动器电路部分中的薄膜晶体管的沟道形成区重叠的导电层，以及与在使用光透射导电膜形成的像素部分中的薄膜晶体管的沟道形成区重叠的导电层。与薄膜晶体管的沟道形成区重叠的导电层能够起着薄膜晶体管的背栅电极层的作用。通过在图3A到3D、图4A到4D、图5A到5D、图6A到6D、图7A到7C、图8A到8C、图9A到9D、图10A到10D、图11A到11D及图12A到12E中示出的用于制造半导体器件的方法，在不增加掩模数量的情况下，结构不同的导电层能够分别形成于驱动器电路部分和像素部分中。因此，能够减少制造步骤数，从而能够降低制造成本。
然后，包括与图2A到2C中的像素部分不同的像素部分的半导体器件的结构的实例参考图13A和13B来描述。图13A是本实施例的半导体器件的顶视图，而图13B是沿着图13A中的线J-K所截取的横截面图。图13A和13B不同于图2A到2C，在图13A和13B中存储电容器部分的下电极的面积变得更大并且存储电容器部分的上电极是像素电极124。存储电容器部分的尺寸优选比像素间距大70％或更多或者80％或更多。在以下描述中，由于除了存储电容器部分和存储电容器布线以外，图13A和13B中的结构与图2A到2C中的结构是相同的，因而省略了其详细描述。
通过该结构，透射率能够得以增大，因为在形成源极布线、源电极层及漏电极层时不需要形成存储电容器部分的上电极。另外，能够形成具有高透射率的大的存储电容器部分。通过形成大的存储电容器部分，即使薄膜晶体管截止了，像素电极的电位也容易保持。此外，能够降低馈通电位。而且，即使形成了大的存储电容器部分，也能够增大孔径率并且能够降低功率消耗。而且，由于绝缘膜具有两个层，因而能够防止绝缘膜中因针孔等所致的层间短路，能够减小电容器布线的不均匀性，并且能够抑制液晶的取向无序。
然后，与图2A到2C中的结构不同的半导体器件的结构的实例参考图14A和14B来描述。图14A是本实施例的半导体器件的顶视图，而图14B是沿着图14A中的线K-L截取的横截面图。图14A和14B不同于图2A到2C，在图14A和14B中存储电容器部分的下电极变得更大，电容器布线、栅极布线及源极布线使用光透射导电层来形成，并且存储电容器部分的上电极变得更大。存储电容器部分的尺寸优选比像素间距大70％或更多或者80％或更多。在下列描述中，由于除了存储电容器部分之外，在图14A和14B中的结构与在图2A到2C中的结构是相同的，因而省略了其详细描述。
通过该结构，能够抑制因布线电阻所致的信号波形失真和电压下降，因为电容器布线能够使用具有低电阻值和高电导率的材料形成。另外，即使由因像素电极中的接触孔所致的不均匀性引起了液晶的取向无序，光泄漏也能够由电容器布线中的光阻挡导电层所防止。此外，通过形成大的存储电容器，即使薄膜晶体管截止了，像素电极的电位也容易保持。而且，还能够降低馈通电位。而且，即使形成了大的存储电容器，也能够增大孔径率并且能够降低功率消耗。
然后，与图2A到2C中的结构不同的半导体器件的结构的实例参考图15A和15B来描述。图15A是本实施例的半导体器件的顶视图，而图15B是沿着图15A中的线M-N截取的横截面图。图15A和15B不同于图2A到2C，在图15A和15B中起着存储电容器部分的下电极的作用的光透射导电层变得更大并且起着存储电容器部分的上电极的作用的光透射导电层变得更大。存储电容器部分的尺寸优选比像素间距大70％或更多或者80％或更多。在下列描述中，由于除了存储电容器部分之外，在图15A和15B中的结构与在图2A到2C中的结构是相同的，因而省略了其详细描述。
通过该结构，能够形成具有高透射率的大的存储电容器。通过形成大的存储电容器，即使薄膜晶体管截止了，像素电极的电位也容易保持。此外，还能够降低馈通电位。而且，即使形成了大的存储电容器，也能够增大孔径率并且能够降低功率消耗。
本实施例能够与任何其它实施例自由结合。
(实施例2)
根据本发明的一个实施例，形成了薄膜晶体管，并且具有显示功能的半导体器件(也称为显示器件)能够使用像素部分中的薄膜晶体管和驱动器电路中的薄膜晶体管来制造。此外，当将包含薄膜晶体管的部分或整个驱动器电路形成于包含薄膜晶体管的像素部分的基板之上时，能够获得面板上系统(system-on-panel)。
显示器件包括显示元件。作为显示元件，能够使用液晶元件(也称为液晶显示元件)或发光元件(也称为发光显示元件)。发光元件在其范畴中包括其亮度由电流或电压控制的元件，并且特别地包括无机电致发光(EL)元件、有机EL元件等。此外，能够使用对比度通过电作用来改变的显示媒介，例如电子墨水。
另外，显示器件包括其中密封有显示元件的面板，以及其中将含有控制器的IC等安装于面板上的模块。此外，与在显示器件的制造过程中完成显示元件之前的一个实施例对应的元件基板设置有用于给多个像素中的每一个像素的显示元件供应电流的装置(means)。特别地，元件基板可以处于其中仅形成了显示器件的像素电极的状态，在用作像素电极的导电膜形成之后并且在导电膜刻蚀以致形成像素电极之前的状态，或者任何其它状态。
注意，在本说明书中的显示器件涉及图像显示器件或光源(包括发光器件)。此外，显示器件在其范畴中包括下列模块：包括例如柔性印制电路(FPC)、带式自动焊接(TAB)带或带式载体封装(TCP)那样的连接器的模块；具有在其末端提供有印制布线板的TAB带或TCP的模块；以及具有通过玻璃上芯片(COG)方法直接安装于显示元件上的集成电路(IC)的模块。
作为半导体器件的一个实施例的液晶显示面板的外观和横截面参考图17A和17B来描述。图17A是其中薄膜晶体管4010和4011及液晶元件4013由密封剂4005密封于第一基板4001与第二基板4006之间的面板的平面图。图17B是沿着图17A中的线Q-R截取的横截面图。
注意，在图17A和17B所示的薄膜晶体管4010和4011的每一个中，使栅电极层的末端部分、栅极绝缘层、半导体层、源电极层及漏电极层锥形化。以这种方式，通过使层的末端部分锥形化，能够提高其上形成层的以及与层接触的覆盖率，能够防止断连，并且能够提供半导体器件的产量。注意，本实施例并不限制于这种结构。栅电极层的末端部分、栅极绝缘层、半导体层、源电极层或漏电极层并不一定要锥形化。作为选择，可以使一个或多个层锥形化。
提供密封剂4005以便使其包围设置于第一基板4001之上的像素部分4002、信号线驱动器电路4003及扫描线驱动器电路4004。将第二基板4006设置于像素部分4002、信号线驱动器电路及扫描线驱动器电路4004之上。因而，像素部分4002、信号线驱动器电路4003及扫描线驱动器电路4004与液晶4008由第一基板4001、密封剂4005及第二基板4006密封在一起。注意，在本实施例中，描述了其中将像素部分4002、信号线驱动器电路4003及扫描线驱动器电路4004形成于第一基板4001之上的实例：但是，信号线驱动器电路4003或扫描线驱动器电路4004可以通过使用包含单晶半导体或多晶半导体的薄膜晶体管形成于分开来准备的基板之上使得被附着到第一基板4001上。图17A和17B示出了使用氧化物半导体在像素部分4002、信号线驱动器电路4003及扫描线驱动器电路4004中形成的薄膜晶体管的实例。
在第一基板4001之上所提供的像素部分4002、信号线驱动器电路4003及扫描线驱动器电路4004包括多个薄膜晶体管。图17B示出了包含于像素部分4002中的薄膜晶体管4010以及包含于信号线驱动器电路4003中的薄膜晶体管4011。薄膜晶体管4010和4011对应于使用n型半导体层形成的薄膜晶体管。虽然存储电容器部分没有在像素部分4002中示出，但是能够形成在图2A到2C、图13A和13B、图14A和14B及图15A和15B中所示出的存储电容器部分。
如以上所描述的，在驱动器电路部分中，与薄膜晶体管的栅电极层电连接的并且包括栅电极层的栅极布线通过按以下顺序堆叠光透射导电层和具有高电导率的光阻挡导电层来形成，以及与薄膜晶体管的源电极层或漏电极层电连接的并且包括源电极层的源极布线通过按以下顺序叠层光透射导电层和具有高电导率的光阻挡导电层来形成。在像素部分中，与薄膜晶体管的栅电极层电连接的并且包括栅电极层的栅极布线只是使用光透射导电层来形成，以及与薄膜晶体管的源电极层或漏电极层电连接的并且包括源电极层的源极布线只是使用光透射导电层来形成。换句话说，与薄膜晶体管的栅电极层电连接的并且包括像素部分中的栅电极层的栅极布线使用光透射导电层包含于与薄膜晶体管的栅电极层电连接的栅极布线中的部分来形成并且包括驱动器电路部分中的栅电极层；以及与薄膜晶体管的源电极层或漏电极层电连接的并且包括像素部分中的源电极层的源极布线使用光透射导电层包含于与薄膜晶体管的源电极层或漏电极层电连接的源极布线中的部分来形成并且包括驱动器电路部分中的源电极层。
在像素部分中，包括栅电极层的栅极布线、包括源电极层的源极布线以及背栅极每个都通过按以下顺序堆叠光透射导电层和具有高电导率的光阻挡导电层来形成，从而降低了布线电阻并且能够降低功率消耗。此外，由于在将背栅极提供于像素部分中时光阻挡导电膜被用作包含于背栅极中的导电膜之一，因而能够使像素间的空间遮蔽光。也就是，能够在没有使用黑底(black matrix)的情况下使像素之间的空间遮蔽光。
通过使用以上所描述的光透射导电层来在像素部分中形成存储电容器部分，能够提高孔径率。另外，通过使用光透射导电层形成存储电容器部分，能够使存储电容器部分变大，从而即使薄膜晶体管截止了也能够容易地保持像素电极的电位。
另外，参考标记4013表示液晶元件。包含于液晶元件4012中的像素电极4030通过布线4040电连接至薄膜晶体管4010。液晶元件4013的反电极4031形成于第二基板4006上。像素电极4030、反电极4031及液晶4008彼此重叠的部分对应于液晶元件4013。
注意，第一基板4001和第二基板4006每个都能够使用玻璃、金属(典型为不锈钢)、陶瓷或塑料来形成。作为塑料，能够使用玻璃纤维增强型塑料(FRP)板、聚(氟乙烯)(PVF)膜、聚酯膜或丙烯酸树脂膜。作为选择，能够使用具有其中铝箔夹在PVF膜或聚酯膜之间的结构的薄片。
提供球形间隔4035以便控制像素电极4030与反电极4031之间的距离(单元间隙)。注意，可以使用通过选择性刻蚀绝缘膜获得的间隔。
给独立形成的信号线驱动器电路4003、扫描线驱动器电路4004或像素部分4002供应的多种信号和电位通过引线布线4014和4015由FPC 4018所供应。
在本实施例中，连接端子电极4016使用与包含于液晶元件4013中的像素电极4030相同的导电膜来形成。此外，引线布线4015使用与布线4040相同的导电膜来形成。
连接端子电极4016通过各向异性的导电膜4019电连接至FPC4018的端子。
注意，虽然没有示出，但是在本实施例中所示出的液晶显示器件可以包括取向膜。作为选择，可以使用显出蓝相的没有使用取向膜的液晶。蓝相是液晶相之一，它在胆甾液晶的温度升高时正好产生于胆甾相改变成各向同性的相态之前。由于蓝相产生于狭窄的温度范围之内，因而将含有5wt％或更多的手性剂的液晶组合物用于液晶4008以便提高温度范围。包含显出蓝相的液晶和手性剂的液晶组合物具有1msec或更小的短响应时间并且在光学上是各向异性的；因而，取向处理并不是必要的并且视角相关性是小的。
注意，除了透射式液晶显示器件之外，本实施例还能够应用于透反式液晶显示器件。
在液晶显示器件的实例中，偏振器被提供于基板的外表面上(在观察者一侧上)，并且将用于显示元件的着色层(滤色器)和电极层顺序提供于基板的内表面上；但是，偏振器可以提供于基板的内表面上。偏振器和着色层的分层结构并不限于本实施例中的这种并且可以依赖偏振器和着色层的材料或者制造过程的条件适当地设置。此外，还可以提供用作黑底的光阻挡膜，除了在显示部分中以外。
导电层4050被提供于绝缘层4021的一部分之上以致于与驱动器电路的薄膜晶体管4011中的氧化物半导体层的沟道形成区重叠。提供导电层4050以致使其与氧化物半导体层的沟道形成区重叠，由此能够减小薄膜晶体管4011的阈值电压在BT测试前后的变化量。此外，导电层4050的电位可以是与薄膜晶体管4011的栅电极层的电位相同的或不同的。导电层4050还能够起着第二栅电极层的作用。作为选择，导电层4050的电位可以是GND或0V，或者导电层4050可以处于浮置状态。注意，导电层4060可以使用光透射的导电材料来形成以致于与像素部分中的薄膜晶体管4010的氧化物半导体层的沟道形成区重叠。
绝缘层4021被形成为平面化绝缘膜。绝缘层4021可以使用与在实施例1中所描述的平面化绝缘层454的材料和方法相同的材料和方法来形成，并且能够使用具有耐热性的有机材料，例如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺或环氧树脂。不同于此类有机材料，有可能使用低介电常数的材料(低k值材料)、硅氧烷基树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。注意，绝缘层4021可以通过堆叠使用这些材料形成的多个绝缘膜来形成。
注意，硅氧烷基树脂对应于使用硅氧烷基材料作为起始材料形成的含有Si-O-Si键的树脂。硅氧烷基树脂可以包括作为取代基的有机基团(例如，烷基团或芳基团)或氟代基团。此外，有机基团可以包括氟代基团。
对形成绝缘层4021的方法没有特别限制。绝缘层4021能够视材料而定通过方法(例如溅射、SOG法、旋涂法、浸渍法、喷涂法、液滴释放法(例如，喷墨法、丝网印刷、或胶版印刷))或工具(例如刮刀、辊涂器、幕涂器或刀涂器)来形成。绝缘层4021的烘焙步骤还用作半导体层的退火，由此能够有效地制造半导体器件。
像素电极4030和反电极4031每个都能够使用光透射的导电材料形成，例如含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锡(ITO)、氧化铟锌，或其中添加了氧化硅的氧化铟锡。
作为选择，包含导电高分子的导电组合物(也称为导电聚合物)能够使用于像素电极4030和反电极4031。使用导电组合物形成的像素电极优选具有低于或等于10000欧姆每方块的薄层电阻以及波长为550nm时高于或等于70％的透射率。薄层电阻优选较低。此外，包含于导电组合物中的导电高分子的电阻率优选低于或等于0.1Ω·cm。
作为导电高分子，能够使用所谓的π电子共轭的导电高分子。实例是聚苯胺及其衍生物、聚吡咯及其衍生物、聚噻吩及其衍生物，这些材料中的至少两种的共聚物等。
此外，将多种信号和电位从FPC 4018供应到单独形成的信号线驱动器电路4003、扫描线驱动器电路4004或像素部分4002。
连接端子电极4016使用与包含于液晶元件4013中的像素电极4030相同的导电膜来形成。引线布线4015使用与薄膜晶体管4010和4011的源电极层和漏电极层相同的导电膜来形成。
连接端子电极4016通过各向异性的导电膜4019电连接至FPC4018的端子。
图17A和17B示出了其中信号线驱动器电路4003单独形成并安装于第一基板4001上的实例；但是，本实施例并不限制于这种结构。扫描线驱动器电路可以单独形成和安装，或者只是信号线驱动器电路的一部分或扫描线驱动器电路的一部分可以单独形成和安装。
图18示出了通过使用由本说明书中所公开的制造方法制造的TFT基板2600而形成为半导体器件的液晶显示模块的实例。
图18示出了液晶显示模块的实例，在该实例中TFT基板2600和反基板2601用密封剂2602来固定，以及将包括TFT等的像素部分2603、包括液晶层的显示器件2604及着色层2605提供于基板之间以形成显示区。着色层2605是进行颜色显示所必需的。在RGB系统中，将与颜色红、绿及蓝对应的着色层提供给像素。将偏振器2606和2607及扩散板2613提供于TFT基板2600和反基板2601之外。光源包括冷阴极荧光灯2610和反射器2611。电路板2612由柔性布线板2609连接至TFT基板2600的布线电路部分2608并且包括外部电路，例如控制电路或电源电路。偏振器和液晶层可以按推迟板处于它们之间的方式堆叠。
作为液晶显示模块，能够使用TN(扭曲向列)模式、IPS(共面切换)模式、FFS(边缘场切换)模式、MVA(多畴垂直取向)模式、PVA(图形化垂直取向)模式、ASM(轴对称取向微单元)模式、OCB(光学补偿双折射)模式、FLC(铁电液晶)模式、AFLC(反铁电液晶)模式等。
通过以上步骤，能够将高度可靠的液晶显示面板制造为半导体器件。
本实施例适当时能够与在其它实施例中所描述的任意结构结合。
(实施例3)
在本实施例中，电子纸的实例被描述为半导体器件的一个实施例。
半导体器件可以使用于其中电子墨水由与开关元件电连接的元件所驱动的电子纸。电子纸也被称为电泳显示器件(电泳显示)并且具有以下优点：与普通纸水平相同的可读性，比其它显示器件低的功率消耗，以及厚度和重量的减小。
电泳显示能够具有各种模式。电泳显示包含分散于溶剂或溶质中的多个微囊体，每个微囊体包含带正电的第一粒子和带负电的第二粒子。通过将电场施加于微囊体，微囊体内的粒子在相反的方向上移动并且只显示聚集于一侧的粒子的颜色。注意，第一粒子和第二粒子包含颜料并且没有电场时不移动。此外，第一粒子和第二粒子具有不同的颜色(可以是无色的)。
以这种方式，电泳显示利用了所谓的介电泳效应，其中具有高介电常数的物质通过该介电泳效应移动到高电场区。注意电泳显示不需要在液晶显示器件中所需的偏振器。
其中以上微囊体分散于溶剂内的溶液被称为电子墨水。该电子墨水能够打印于玻璃、塑料、布料、纸张等的表面上。此外，彩色显示能够以滤色器或含有颜料的粒子来实现。
当使多个上述微囊体适当地排列于有源矩阵基板之上以致于被夹在两个电极之间时，有源矩阵显示器件得到了完成，并且能够通过给微囊体施加电场来执行显示。例如，能够使用包括实施例1中的薄膜晶体管的有源矩阵基板。
注意，在微囊体中的第一粒子和第二粒子每一种都可以使用导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料及磁泳材料之一、或任意这些材料的复合材料中的一种形成。
图19示出了作为半导体器件的实例的有源矩阵电子纸。在半导体器件中所使用的薄膜晶体管581能够通过与实施例1中所描述的薄膜晶体管的方式相似的方式来形成并且是包含氧化物半导体层的高度可靠的薄膜晶体管。
图19中的电子纸是使用扭曲球体显示系统的显示器件的实例。扭曲球体显示系统涉及以下方法：将每个都具有黑色和白色的球形粒子提供于作为用于显示元件的电极层的第一电极层和第二电极层之间，并且使电位差产生于第一电极层和第二电极层之间以便控制球形粒子的取向，从而执行显示。
形成于基板580之上的薄膜晶体管581是底栅薄膜晶体管并且以与氧化物半导体层接触的绝缘膜586和与绝缘膜586接触的绝缘膜585来覆盖。密封于基板580和基板596之间的薄膜晶体管581的源电极层或漏电极层穿过形成于绝缘膜585中的开口与第一电极层587接触，由此使薄膜晶体管581电连接至第一电极层587。球形粒子589被提供在第一电极层587与形成于基板596上的第二电极层588之间。球形粒子589每个都包括黑色区590a、白色区590b，以及以在黑色区590a和白色区590b周围的液体填充的空腔594。在球形粒子589周围的空间以填充剂595(例如树脂)填充(参见图19)。注意，覆盖薄膜晶体管581的绝缘膜585可以具有单层结构或分层结构。第一电极层587对应于像素电极，而第二电极层588对应于公共电极。第二电极层588电连接至在与薄膜晶体管581相同的基板之上所提供的公共电位线。通过使用公共连接部分，第二电极层588和公共电位线能够通过在基板580和596之间所提供的导电粒子相互电连接。
注意，在图19所示的薄膜晶体管581中，栅电极层、栅极绝缘层、半导体层、源电极层及漏电极层的末端部分被锥形化。以这种方式，通过锥形化层的末端部分，能够提高其上形成层的以及与层接触的覆盖率，能够防止断连，并且能够提供半导体器件的产量。注意，本实施例并不限制于这种结构。栅电极层、栅极绝缘层、半导体层、源电极层或漏电极层的末端部分并不一定要锥形化。作为选择，可以使一个或多个层锥形化。
有可能使用电泳元件替代使用扭曲球体的元件。使用了具有大约10～200μm的直径的微囊体，在该微囊体中包裹有透明的液体、带正电的白色微粒，以及带负电的黑色微粒。在提供于第一电极层和第二电极层之间的微囊体中，当电场由第一电极层和第二电极层所施加时，白色微粒和黑色微粒在相反方向上移动，从而能够显示白色或黑色。利用这种原理的显示元件是电泳显示元件，并且包括电泳显示元件的器件通常称为电子纸。电泳显示元件具有比液晶显示元件高的反射率；因而，辅助光是不必要的，功率消耗是低的，并且显示部分即使在昏暗的环境中也能够辨别。另外，即使在不给显示部分供电时，已经显示了一次的图像也能够得以保持。因而，即使具有显示功能的半导体器件(可以简称为显示器件或包含显示器件的半导体器件)与电源断开也能够保持所显示的图像。
通过以上步骤，能够将高度可靠的电子纸制造为半导体器件。
本实施例能够与其它实施例中所描述的任意结构适当地组合。
(实施例4)
在本实施例中，发光显示器件的实例作为半导体器件来描述。在此，将利用电致发光的发光元件描述为包含于显示器件中的显示元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物来分类。一般地，前者称为有机EL元件，而后者则称为无机EL元件。
在有机EL元件中，通过给发光元件施加电压，使电子和空穴从一对电极注入含有发光有机化合物的层中，并且电流流过。这些载流子(电子和空穴)再结合，使得发光有机化合物发光。由于这种机制，发光元件被称为电流激发式发光元件。
无机EL元件根据其元件结构分类为分散型无机EL元件和薄膜无机EL元件。分散型无机EL元件具有其中发光材料的粒子分散于粘结剂内的发光层，并且其发光机制是利用施主能级和受主能级的施主-受主再结合型发光。薄膜无机EL元件具有其中将发光层置入电介质层之间的结构，其中所述电介质层还被置入电极之间，并且其发光机制是利用金属粒子的内核层电子跃迁的局部型发光。注意，在此将有机EL元件用作发光元件。
其次，发光元件的结构参考图20A到20C来描述。在此，像素的截面结构使用n沟道驱动TFT作为实例来描述。在图20A到20C的半导体器件中所使用的TFT 7001、7011及7021能够通过与在任意上述实施例中描述的薄膜晶体管的方式相似的方式来形成。
为了从发光元件中引出光，阳极和阴极中的至少一个是透明的。在此，词语“透明的”指的是至少在发射光的波长下的透射率是足够高的。作为引出光的方法，有将光从与其中形成了薄膜晶体管和发光元件的基板相对的一侧引出的顶发射法(顶引出法)，将光从基板一侧引出的底发射法(底引出法)，将光从基板一侧和与基板相对的一侧两侧引出的双发射法(双引出法)等。
顶发射型发光元件参考图20A来描述。
图20A是光从发光元件702发射到阳极705一侧时像素的横截面图。在此，发光元件702形成于与驱动TFT 701电连接的光透射导电层707之上，以及发光层704和阳极705按此顺序堆叠于阴极703之上。作为阴极703，能够使用具有低逸出功并反射光的导电膜。例如，阴极703优选使用Ca、Al、Mg-Ag、Al-Li等来形成。发光层704可以使用单个层或堆叠的多个层来形成。在发光层704使用多个层来形成的情形中，电子注入层、电子传输层、发光层、空穴传输层及空穴注入层按此顺序优选堆叠于阴极703之上；但是，不必说，并不一定要形成所有这些层。阳极705使用光透射的导电材料形成。例如，可以使用如下的光透射导电材料，例如含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锡(ITO)、氧化铟锌，或者其中添加了氧化硅的氧化铟锡。
其中发光层704夹在阴极703和阳极705之间的结构能够被称为发光元件702。在图20A所示的像素的情形中，光如箭头所指示的那样从发光元件702发射到阳极705一侧。发光元件702的结构可以是微腔结构。因此，有可能选择待引出的波长，从而能够提高颜色纯度。注意，在那种情况下，包含于发光元件702中的层的厚度根据要引出的波长来设置。此外，电极优选使用具有预定反射率的材料来形成。
含有氮化硅、氧化硅等的绝缘层可以形成于阳极705之上。因此，能够抑制发光元件的退化。
然后，底发射型发光元件参考图20B来描述。
图20B是光从发光元件712发射到阴极713一侧时像素的横截面图。在此，发光元件712的阴极713形成于与驱动TFT 711电连接的光透射导电膜717之上，以及发光层714和阳极715按此顺序堆叠于阴极713之上。注意，当阴极715具有光透射性质时，可以形成光阻挡膜716以致使之覆盖阳极715。作为阴极713，如同在图20A的情形中，能够使用具有低逸出功的导电材料。注意，阴极7013的厚度被设置以使光透射穿过其中(优选为大约5～30nm)。例如，能够将厚度大约20nm的铝膜用于阴极713。发光层714可以使用单个层或堆叠的多个层形成，如同在图20A中。阳极715不一定要透射光，但是可以使用光透射的导电材料来形成，如同在图20A的情形中。光阻挡的膜716能够使用反射光的金属等来形成；但是，本实施例并不限制于此。注意，当光阻挡膜716具有反射光的功能时，光引出效率能够得以提高。
其中发光层714夹在阴极713和阳极715之间的结构能够被称为发光元件712。在图20B所示的像素的情形中，光如同箭头指示的那样从发光元件712发射到阴极713一侧。发光元件712的结构可以是微腔结构。此外，可以将绝缘层形成于阳极715之上。
然后，双发射型发光元件使用图20C来描述。
在图20C中，发光元件722的阴极723形成于与驱动TFT 721电连接的光透射导电膜727，以及发光层724和阳极725按此顺序堆叠于阴极723之上。作为阴极723，如同在图20A的情形中，能够使用具有低逸出功的导电材料。阴极7023的厚度被设置以使光透射穿过其中。例如，能够将20nm厚的铝膜用于阴极723。如同在图20A的情形中，发光层724可以使用单个层或堆叠的多个层来形成。如同在图20A中，阳极725能够使用光透射导电材料来形成。
其中光发射层724夹在阴极723和阳极725之间的结构能够被称为发光元件722。在图20C所示的像素的情形中，光如同箭头指示的那样从发光元件722发射到阳极725一侧和阴极723一侧。发光元件722的结构可以是微腔结构。此外，可以将绝缘层形成于阳极725之上。
注意，尽管有机EL元件在此被描述为发光元件，但是能够将无机EL元件提供为发光元件。在此描述了其中控制发光元件的驱动的薄膜晶体管(用于驱动发光元件的TFT)电连接至发光元件的实例；但是，可以使用其中电流控制的TFT被连接于驱动TFT和发光元件之间的结构。
注意，在本实施例中的半导体器件的结构并不限制于图20A到20C所示的结构，并且能够以各种方式来修改。
然后，与半导体器件的一个实施例对应的发光显示面板(也称为发光面板)的外观和横截面参考图21A和21B来描述。图21A是其中将形成于第一基板4501之上的薄膜晶体管4509和4510及发光元件4511以密封剂4505密封于第一基板4501和第二基板4506之间的面板的顶视图。图21B是沿着图21A中的线S-T截取的横截面图。
提供密封剂4505以致使其包围提供于第一基板4501之上的像素部分4502、信号线驱动器电路4503a和4503b，以及扫描线驱动器电路4504a和4504b。另外，将第二基板4506提供于像素部分4502、信号线驱动器电路4503a和4503b，以及扫描线驱动器电路4504a和4504b之上。换句话说，像素部分4502、信号线驱动器电路4503a和4503b，以及扫描线驱动器电路4504a和4504b连同填充剂4507由第一基板4501、密封剂4505及第二基板4506密封在一起。最好是面板由具有高气密性的且引起较少脱气的保护膜(例如，附着膜或紫外光固化树脂膜)或覆盖材料所封装(密封)，从而以这种方式使面板不暴露于外部空气。
此外，在第一基板4501之上所提供的像素部分4502、信号线驱动器电路4503a和4503b，以及扫描线驱动器电路4504a和4504b每个都包括多个薄膜晶体管，并且在图21B中示出了包含于像素部分4502内的薄膜晶体管4510和包含于信号线驱动器电路4503a内的薄膜晶体管4509。
作为每个薄膜晶体管4509和4510，能够使用实施例1到3中的任意薄膜晶体管。注意，在本实施例中，薄膜晶体管4509和4510是n沟道薄膜晶体管。
此外，参考标记4511表示发光元件。作为发光元件4511的像素电极的第一电极层4517电连接至薄膜晶体管4510的源电极层或漏电极层。注意，尽管发光元件4511具有第一电极层4517、第二电极层4512、电致发光层4513及第三电极层4514的分层结构，但是发光元件4511的结构并不限制于本实施例中所描述的结构。以上结构能够根据其中将光从发光元件4511引出的方向等适当地改变。
隔离物4520使用有机树脂膜、无机绝缘膜或有机聚硅氧烷来形成。特别优选的是隔离物4520使用光敏材料来形成以具有在第一电极层4517之上的开口以致使开口的侧壁形成为具有连续曲率的斜面。
电致发光层4513可以使用单个层或堆叠的多个层来形成。
保护膜可以形成于第三电极层4514和隔离物4520之上以便防止氧气、氢气、水、二氧化碳等进入发光元件4511。作为保护膜，能够使用氮化硅膜、氮氧化硅膜、DLC膜等。
另外，将多种信号从FPC 4518a和4518b供应到信号线驱动器电路4503a和4503b、扫描线驱动器电路4504a和4504b、像素部分4502等。
在本实施例中，连接端子电极4515使用与发光元件4511的第一电极层4517相同的导电膜来形成，以及端子电极4516使用与薄膜晶体管4509和4510的源电极层和漏电极层相同的导电膜来形成。
连接端子电极4515通过各向异性的导电膜4519电连接至FPC4518a的端子。
位于将光从发光元件4511引出的方向上的基板需要具有相对可见光的光透射性质。作为具有相对可见光的光透射性质的基板，能够使用玻璃板、塑料板、聚酯膜、丙烯酸树脂膜等。
此外，象惰性气体(例如氮气或氩气)一样，紫外光固化树脂或热固性树脂也能够用作填充剂4507。例如，能够使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅树脂、PVB(聚乙烯醇缩丁醛)、EVA(乙烯醋酸乙烯酯)等。在本实施例中，描述了其中将氮气用作填充剂的实例。
若需要，可以在发光元件的发光表面上适当地提供光学膜，例如偏振器、圆形偏振器(包括椭圆形偏振器)、推迟板(1/4波片或半波片)或滤色片。此外，抗反射处理可以执行在表面上。例如，能够执行其中反射光能够由表面上的凸起和凹陷所漫射从而能够降低眩光的防眩光处理。
信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b可以使用分别准备于基板之上的单晶半导体或多晶半导体来形成。作为选择，只有信号线驱动器电路或某些信号线驱动器电路，或者只有扫描线驱动器电路或某些扫描线驱动器电路可以分别地形成及安装。本实施例并不限制于在图21A和21B中所示出的结构。
通过以上步骤，能够制造高性能的发光显示器件(显示面板)。
然后，描述其中能够应用数字时间比灰度驱动的像素的结构和操作。图22A和22B每个都示出了其中能够应用数字时间比灰度驱动的像素结构的实例。在此，一个像素包括两个n沟道薄膜晶体管，其中每个n沟道薄膜晶体管都具有用于沟道形成区的氧化物半导体层(In-Ga-Zn-O基非单晶膜)。
在图22A中，像素6400包括开关薄膜晶体管6401、用于驱动发光元件的薄膜晶体管6402(以下称为驱动薄膜晶体管6402)、发光元件6404及电容器6403。开关薄膜晶体管6401的栅极与扫描线6406连接。开关薄膜晶体管6401的第一电极(源电极层和漏电极层之一)与信号线6405连接。开关薄膜晶体管6401的第二电极(源电极层和漏电极层中的另一个)与驱动薄膜晶体管6402的栅极连接。驱动薄膜晶体管6402的栅极通过电容器6403连接至电源线6407。驱动薄膜晶体管6402的第一电极与电源线6407连接。驱动薄膜晶体管6402的第二电极与发光元件6404的第一电极(像素电极)连接。发光元件6404的第二电极与公共电极6408对应。
注意，作为发光元件6404的第二电极(在公共电极6408一侧)与第一电极(在电源线6407一侧)的电位的关系，可以将电位之一设置高于另一个。在发光显示器件中，在高电位和低电位之间的电位差被施加于发光元件6404并且电流流到了发光元件6404，从而使发光元件6404发光。因此，设置每个电位使得高电位和低电位之间的电位差高于或等于发光元件6404的阈值电压。
注意，可以将驱动薄膜晶体管6402的栅极电容用作电容器6403的替代，从而能够去除电容器6403。驱动薄膜晶体管6402的栅极电容可以用沟道区和栅电极层来形成。
在此，在电压输入式电压驱动法的情形中，视频信号被输入到驱动薄膜晶体管6402的栅极使得驱动薄膜晶体管6402充分导通或截止。也就是，驱动薄膜晶体管6402在线性区内工作。
另外，通过使输入信号变化，模拟灰度驱动能够使用图22A所示的像素结构来执行。例如，当使用模拟视频信号时，与视频信号对应的电流能够被供应给发光元件6404并且模拟灰度驱动能够得以执行。视频信号优选是驱动模拟晶体管6402用来工作于饱和区的信号。
此外，电源线6407的电位可以用脉冲的方式来改变。在这种情况下，最好是使用图22B中所示出的结构。
此外，在图22A内的结构中，给定像素中的发光元件6404的第二电极的电位通常与另一像素中的第二电极的电位(公共电极6408的电位)相同；作为选择，可以为每个像素图形化阴极并使之与驱动晶体管连接。
注意，所公开的发明的一个实施例并没有被看作限制于图22A和22B中所示出的像素结构。例如，可以将开关、电阻器、电容器、薄膜晶体管、逻辑电路等添加到图22A和22B所示的像素中。
注意，本实施例能够与任意其它实施例适当地结合。
(实施例5)
半导体器件能够应用于电子纸。电子纸能够使用于在数据显示的全部领域中的电子器件。例如，电子纸可以使用于电子图书阅读器(电子书阅读器)、招贴(poster)、交通工具(例如火车)内的广告、各种卡(例如信用卡)内的显示部分等。此类电子器件的实例示出于图23A和23B及图24中。
图23A示出了使用电子纸形成的招贴2631。在广告媒介为打印纸张的情形中，广告通过手工替换；但是，通过使用电子纸，广告显示能够在短时间内改变。此外，稳定的图像能够在没有显示缺陷的情况下获得。注意，招贴可以无线地传输和接收数据。
图23B示出了交通工具(例如火车)内的广告2632。在广告媒介为纸张的情形中，广告通过手工替换；但是，通过使用电子纸，广告显示能够在短时间内以较少的人力来改变。此外，稳定的图像能够在没有显示缺陷的情况下获得。注意，招贴可以无线地传输和接收数据。
图24示出了电子图书阅读器2700。例如，电子图书阅读器2700包括两个外壳2701和2703。外壳2701和2703彼此以铰链2711作为轴来结合使得电子图书阅读器2700能够以铰链2711作为轴来打开及合上。通过这种结构，电子图书阅读器2700能够象纸质图书一样操作。
显示部分2705合并于外壳2701内，并且显示部分2707合并于外壳2703内。显示部分2705和2707可以显示一个图像或不同的图像。在显示部分2705和2707显示不同图像的情形中，例如，右侧的显示部分(图24中的显示部分2705)能够显示文字而左侧的显示部分(图24中的显示部分2707)能够显示图像。
图24示出了其中外壳2701包括操作部分等的实例。例如，外壳2701包括电源开关2721、操作键2723、扬声器2725等。通过操作键2723，能够翻转页面。注意，可以将键盘、指向装置等提供于其上提供了显示部分的外壳表面上。此外，可以将外部连接端子(例如，耳机端子、USB端子，或能够与多种线缆(例如USB线)连接的端子)，记录媒介插入部分等提供于外壳的背表面或侧表面上。此外，电子图书阅读器2700可以起着电子词典的作用。
此外，电子图书阅读器2700可以无线地传输和接收数据。通过无线通信，所希望的图书数据等能够从电子图书服务器上购买并下载。
本实施例能够与任意其它实施例适当地结合。
(实施例6)
在本实施例中，描述了能够用于液晶显示器件的像素的结构和工作。注意，作为本实施例中的液晶元件的工作模式，能够使用TN(扭曲向列)模式、IPS(共面切换)模式、FFS(边缘场切换)模式，MVA(多畴垂直取向)模式、PVA(图形化垂直取向)模式、ASM(轴对称取向微单元)模式、OCB(光学补偿双折射)模式、FLC(铁电液晶)模式、AFLC(反铁电液晶)模式等。
图25A示出了能够用于液晶显示器件的像素结构的实例。像素5080包括晶体管5081、液晶元件5082及电容器5083。晶体管5081的栅极与布线5085电连接。晶体管5081的第一端子与布线5084电连接。晶体管5081的第二端子与液晶元件5082的第一端子电连接。液晶元件5082的二端子与布线5087电连接。电容器5083的第一端子与液晶元件5082的第一端子电连接。电容器5083的第二端子与布线5086电连接。注意，薄膜晶体管的第一端子是源极和漏极之一，而薄膜晶体管的第二端子则是源极和漏极中的另一个。也就是，当薄膜晶体管的第一端是源极时，薄膜晶体管的第二端子则为漏极。类似地，当薄膜晶体管的第一端子是漏极时，薄膜晶体管的第二端子则为源极。
布线5084能够用作信号线。信号线是用于将从像素外部输入的信号电压传输到像素5080的布线。布线5085能够用作扫描线。扫描线是用于控制晶体管5081的导通/截止的布线。布线5086能够用作电容器线。电容器线是用于将预定电压施加到电容器5083的第二端子的布线。晶体管5081能够用作开关。电容器5083能够用作存储电容器。存储电容器是用来将信号电压连续施加于液晶元件5802(即使在开关断开时)的电容器。布线5087能够用作反电极。反电极是用于将预定电压施加到液晶元件5082的第二端子的布线。注意，每个布线的功能并不限制于此，并且每个布线都能够具有多种功能。例如，通过改变施加于电容器线的电压，能够调整施加于液晶元件的电压。注意，只要晶体管5081被用作开关而晶体管5081既可以是p沟道晶体管也可以是n沟道晶体管则是可接受的。
图25B示出了能够用于液晶显示器件的像素结构的实例。图25B中所示出的像素结构实例与图25A中的像素结构实例是相同的，除了布线5087被去除了并且液晶元件5082的第二端子和电容器5083的第二端子相互电连接以外。图25B中所示出的像素结构实例能够特别使用于使用水平电场模式(包括IPS模式和FFS模式)的液晶元件的情形中。这是因为在水平电场模式的液晶元件中，液晶元件5082的第二端子和电容器5083的第二端子能够形成于相同的基板之上，从而容易使液晶元件5082的第二端子与电容器5083的第二端子彼此电连接。使用图25B所示的像素结构，布线5087能够被去除，从而能够简化制造过程并且能够降低制造成本。
能够将多个在图25A或图25B中所示出的像素结构排列于矩阵内。因而，形成了液晶显示器件的显示部分，并且能够显示多个图像。图25C示出了在将多个图25A所示的像素结构排列于矩阵内的情形中的电路结构。图25C是示出在包含于显示部分内的多个像素当中的四个像素的电路图。排列于第i列和第j行(i和j每个都是自然数)的像素被表示为像素5080_i，j，并且布线5084_i、布线5085_j及布线5086_j与像素5080_i，j电连接。类似地，布线5084_i+1、布线5085_j及布线_j与像素5080_i+1，j电连接。类似地，布线5084_i、布线5085_j+1及布线5086_j+1与像素5080_i，j+1电连接。类似地，布线5084_i+1、布线5085_j+1及布线5086_j+1与像素5080_i+1，j+1电连接。注意，每个布线都能够与相同行或相同列的多个像素共同使用。在图25C所示的像素结构中，布线5087是由所有像素共同使用的反电极；因此，布线5087不由自然数i或j来指示。注意，由于同样能够使用图25B中的像素结构，因而布线5087即使在提供了布线5087的结构中也并不是必需的并且在例如另一布线用作布线5087时能够被去除。
图25C中的像素结构能够由多种方法来驱动。特别地，当像素由称为AC驱动的方法所驱动时，液晶元件的退化(老化)能够得以抑制。图25D是施加于图25C中的像素结构内的每个布线的电压在执行点反转驱动(是一种AC驱动)的情况下的时序图。通过点反转驱动，在执行AC驱动时看到的闪烁能够得以抑制。
在图25C中的像素结构内，在与布线5085_j电连接的像素中的开关在一个帧周期内的第j个栅极选择期中被选择(于导通状态下)并且在其它周期中没有被选择(于断开状态)。然后，第(j+1)个栅极选择期在第j个栅极选择期之后提供。通过以这种方式执行顺序扫描，所有像素在一个帧周期内被依次选择。在图25D的时序图中，像素中的开关在电压电平为高(高电平)时被选择，而开关在电压电平为低(低电平)时没有被选择。注意，这是其中每个像素内的薄膜晶体管都是n沟道晶体管的情形。在使用p沟道薄膜晶体管的情形中，电压和选择状态之间的关系是与使用n沟道薄膜晶体管的情形中的电压和选择状态之间的关系相反的。
在图25D所示的时序图中，在第k帧(k是自然数)的第j个栅极选择期内，将正信号电压施加于用作信号线的布线5084_i，而将负信号电压施加于布线5084_i+1。然后，在第k帧的第(j+1)个栅极选择期内，将负信号电压施加于布线5084_i，而将正信号电压施加于布线5084_i+1。之后，将极性每个栅极选择期都反转的信号交替供应给信号线。因此，在第k帧中，将正信号电压施加于像素5080_i，j和5080_i+1，j+1，而将负信号电压施加于像素5080_i+1，j和5080_i，j+1。然后，在第(k+1)帧中，极性与第k帧写入的信号电压的极性相反的信号电压被写到每个像素。因此，在第(k+1)帧中，将正信号电压施加于像素5080_i+1，j和5080_i，j+1，而将负信号电压施加于像素5080_i，j和5080_i+1，j+1。以这种方式，点反转驱动是其中极性在相邻像素之间不同的信号电压于同一帧内施加并且像素的信号电压的极性每一帧都反转的驱动方法。通过点反转驱动，在液晶显示元件的退化得到了抑制的同时，当要显示的图像的整体或部分均匀时所看到的闪烁也能够得以抑制。注意，给包括布线5086_j和5086_j+1的所有布线5086施加的电压能够是固定电压。注意，尽管在时序图中只示出了布线5084的信号电压的极性，但是信号电压在所示的极性中实际上能够具有多个电平。注意，在此描述了其中极性每一点(每一像素)都反转的情形；但是，本实施例并不限制于此，并且极性能够每多个像素进行反转。例如，要写入的信号电压的极性每两个栅极选择期就反转，从而能够降低在写入信号电压中所消耗的功率。作为选择，极性能够每列反转(源极线反转)或者每行反转(栅极线反转)。
注意，固定电压可以在一个帧周期内被施加于像素5080中的电容器5083的第二端子。在此，由于施加于用作扫描线的布线5085的电压的电平在一个帧周期的大部分时间内都是低电平，这意味着给布线5085施加了基本上恒定的电压；因此，像素5080中的电容器5083的第二端子可以与布线5085连接。图25E示出了能够用于液晶显示器件的像素结构的实例。与图25C中的像素结构相比较，图25中的像素结构的特征在于布线5086被去除了并且像素5080中的电容器5083的第二端子与前一行中的布线5085相互电连接。特别地，在图25E所示的范围中，像素5080_i，j+1和5080_i+1，j+1中的电容器5083的第二端子与布线5085_j电连接。通过以这种方式使像素5080中的电容器5083的第二端子与前一行中的布线5085相互电连接，能够去除布线5086，从而能够增加像素的孔径率。注意，电容器5083的第二端子可以连接至另一行而非前一行中的布线5085。注意，图25E中的像素结构能够通过与图25C中的像素结构的驱动方法相似的驱动方法来驱动。
注意，施加于用作信号线的布线5084的电压能够通过使用电容器5083以及与电容器5083的第二端子电连接的布线来降低。像素结构及其驱动方法参考图25F和25G来描述。与图25A中的像素结构相比较，图25F中的像素结构的特征在于每一像素都提供两个布线5086，并且在相邻的像素中，一个布线电连接至电容器5083的每隔一个端子以及另一布线电连接至像素5080中的电容器5083的剩下的每隔一个端子。注意，两个布线5086被称为布线5086-1和布线5086-2。特别地，在图25F所示的范围中，像素5080_i，j中的电容器5083的第二端子与布线5086-1_j电连接；像素5080_i+1，j中的电容器5083的第二端子与布线5086-2_j电连接；像素5080_i，j+1中的电容器5083的第二端子与布线5086-2_j+1电连接；以及素5080_i+1，j+1中的电容器5083的第二端子与布线5086-1_j+1电连接。
例如，当如图25G所示的那样在第k帧内将正信号电压写到像素5080_i，j时，导体-1_j在第j个栅极选择期内变成了低电平，并且在第j个栅极选择期之后改变为高电平。然后，使布线5086-1_j在一个帧周期内保持于高电平，以及在负信号电压于第(k+1)帧的第j个栅极选择期内写入之后，布线5086-1_j改变到高电平。以这种方式，与电容器5083的第二端子电连接的布线的电压在正信号电压写到像素之后于正方向上改变，使得施加于液晶元件的电压能够在正方向上改变预定的电平。也就是，写到像素的信号电压能够降低预定的电平，从而能够降低在信号写入中所消耗的功率。注意，当负信号电压在第j个栅极选择期内写入时，与电容器5083的第二端子电连接的布线的电压在负信号电压写到像素之后于负方向上改变。因而，施加于液晶元件的电压能够在负方向上改变预定的电平，并且写到像素的信号电压能够如同正极性的情形那样降低。换句话说，作为与电容器5083的第二端子电连接的布线，优选将不同的布线用于施加了正信号电压的像素以及在同一帧的同一行中的施加了负信号电压的像素。图25F示出了其中布线5086-1电连接至第k帧内施加了正信号电压的像素以及布线5086-2电连接至第k帧内施加了负信号电压的像素的实例。注意，这只是实例，以及例如，在使用其中写入正信号电压的像素和写入负信号电压的像素每隔一个像素出现的驱动方法的情形中，最好是执行每两个像素交替与布线5086-1和5086-2的电连接。此外，在将同一极性的信号电压写到一行中的所有像素(栅极线反转)的情形中，可以每行提供一个布线5086。换句话说，在图25C中的像素结构内，能够使用用来如同参考图25F和25G所描述的那样降低写到像素的信号电压的驱动方法。
然后，特别是在其中液晶元件的模式是垂直取向(VA)模式(典型为MVA模式和PVA模式)的情形中优选使用的像素结构和驱动方法。VA模式具有以下优点，例如在制造中没有摩擦步骤，在黑色显示时几乎没有光泄漏，以及低驱动电压，但是存在当屏幕从斜角来观看时图像质量被降低(视角较窄)的问题。为了加宽VA模式中的视角，如图26A和26B所示的其中一个像素包括多个子像素的像素结构是有效的。在图26A和26B中示出的像素结构是其中像素5080包括两个子像素(子像素5080-1和子像素5080-2)的情形的实例。注意，一个像素中的子像素数量并没有限制于两个并且能够是其它数量。视角能够随着子像素数变大而进一步加宽。多个子像素能够具有相同的电路结构。在此，所有子像素都具有在图25A中所示出的电路结构。注意，第一子像素5080-1包括薄膜晶体管5081-1、液晶元件5082-1，以及电容器5083-1。每个元件的连接关系都是与图25A中的电路结构的连接关系相同的。类似地，第二子像素5080-2包括晶体管5081-2、液晶元件5082-2，以及电容器5083-2。每个元件的连接关系都是与图25A中的电路结构的连接关系相同的。
图26A中的像素结构包括，对于两个子像素包含于一个像素中的情形，用作扫描线的两个布线5085(布线5085-1和布线5085-2)、用作信号线的一个布线5084，以及用作电容器线的一个布线5086。当信号线和电容器线以这种方式在两个子像素之间共用时，孔径率能够得以提高。此外，由于能够简化信号线驱动器电路，因而能够降低制造成本。而且，由于能够减少液晶面板和驱动器电路IC之间的连接数，因而产量能够得以提高。图26B中的像素结构包括，对于两个子像素包含于一个像素中的情形，用作扫描线的一个布线5085、用作信号线的两个布线5084(布线5084-1和布线5084-2)，并且用作电容器线的一个布线5086。当扫描线和电容器线以这种方式在两个子像素之间共用时，孔径率能够得以提高。此外，由于能够减少扫描线的总数，因而甚至在高清晰度的液晶面板中也能够充分增加每个栅极线选择期的长度，并且能够将适当的信号电压写到每个像素。
图26C和26D示出了其中在图26B中的像素结构内的液晶元件用像素电极的形状来代替并且每个元件的电连接示意性地示出的实例。在图26C和26D中，电极5088-1表示第一像素电极，以及电极5088-2表示第二像素电极。在图26C中，第一像素电极5088-1对应于图26B中的液晶元件5082-1的第一端子，以及第二像素电极5088-2对应于图26B中的液晶元件5082-2的第一端子。也就是，第一像素电极5088-1与薄膜晶体管5081-1的源极和漏极之一电连接，以及第二像素电极5088-2与薄膜晶体管5081-2的源极和漏极之一电连接。同时，在图26D中，像素电极和薄膜晶体管之间的连接关系与图26C中的像素电极和薄膜晶体管之间的连接关系相反。也就是，第一像素电极5088-1与薄膜晶体管5081-2的源极和漏极之一电连接，以及第二像素电极5088-2与薄膜晶体管5081-1的源极和漏极之一电连接。
通过将在图26C和图26D中所示出的多个像素结构交替地排列于矩阵中，能够获得特别的有利影响。图26E和26F示出了像素结构及其驱动方法的实例。在图26E中的像素结构内，与像素5080_i，j和5080_i+1，j+1对应的部分具有图26C所示的结构，以及与像素5080_i+1，j和5080_i，j+1对应的部分具有图26D所示的结构。在这种结构中，通过执行象图26F所示的时序图一样的驱动，在第k帧的第j个栅极选择期内，正信号电压被写到像素5080_i，j中的第一像素电极以及像素5080_i+1，j中的第二像素电极，并且负信号电压被写到像素5080_i，j中的第二像素电极以及像素5080_i+1，j中的第一像素电极。在第k帧的第(j+1)个栅极选择期内，正信号电压被写到像素5080_i，j+1中的第二像素电极以及像素5080_i+1，j+1中的第一像素电极，并且负信号电压被写到像素5080_i，j+1中的第一像素电极以及像素5080_i+1，j+1中的第二像素电极。在第(k+1)帧中，信号电压的极性在每个像素中反转。因而，施加于信号线的电压的极性在一个帧周期内能够是相同的然而点反转驱动对应的驱动在包含子像素的像素结构中实现。因此，在将信号电压写到像素中所消耗的功率能够急剧降低。注意，施加于包括布线5086_j和5086_j+1的所有布线5086的电压能够是固定电压。
此外，通过在图26G和26H中所示出的像素结构和驱动方法，能够降低写到像素的信号电压的电平。在该结构中，与在每个像素中所包含的多个子像素电连接的电容器线在子像素之间是不同的。也就是，通过使用图26G和26H所示的像素结构和驱动方法，具有相同极性的电压在同一帧内写到其中的子像素共用同一行的电容器线，以及具有不同极性的电压在同一帧内写到其中的子像素使用同一行的不同电容器线。然后，当在每个行中的写入被终结时，电容器线的电压在其中正信号电压所要写到的子像素中于正方向上改变，以及在其中负信号电压所要写到的子像素中于负方向上改变。因而，写到像素的信号电压的电平能够得以降低。特别地，在每个行中提供了用作电容器线的两个布线5086(布线5086-1和5086-2)。像素5080_i，j中的第一像素电极与布线5086-1_j通过电容器相互电连接。像素5080_i，j中的第二像素电极与布线5086-2_j通过电容器相互电连接。像素5080_i+1，j中的第一像素电极与布线5086-2_j通过电容器相互电连接。像素5080_i+1，j中的第二像素电极与布线5086-1_j通过电容器相互电连接。像素5080_i，j+1中的第一像素电极与布线5086-2_j+1通过电容器相互电连接。像素5080_i，j1中的第二像素电极与布线5086-1_j+1通过电容器相互电连接。像素5080_i+1，j+1中的第一像素电极与布线5086-1_j+1通过电容器相互电连接。像素5080_i+1，j+1中的第二像素电极与布线5086-2_j+1通过电容器相互电连接。注意，这只是实例，以及例如，在使用其中写入正信号电压的像素和写入负信号电压的像素每隔一个像素出现的驱动方法的情形中，最好是执行每两个像素交替与布线5086-1和5086-2的电连接。此外，在将同一极性的信号电压写到一行中的所有像素(栅极线反转)的情形中，可以每行提供一个布线5086。换句话说，在图26E中的像素结构内，能够使用用来如同参考图26G和26H所描述的那样降低写到像素的信号电压的驱动方法。
(实施例7)
然后，描述显示器件的另一结构实例及驱动方法。在本实施例中，描述了使用包括其对于信号写入的亮度响应缓慢(响应时间长)的显示元件的显示器件的情形。在本实施例中，液晶元件被描述为响应时间长的显示元件的实例。在本实施例中，液晶元件被示出为响应时间长的显示元件的实例。但是，本实施例中的显示元件并不限制于此，并且能够使用其对信号写入的亮度响应缓慢的多种显示元件。
在一般的液晶显示器件中，对信号写入的亮度响应是缓慢的，并且有时即使在将信号电压连续施加于液晶元件时也要占用多于一个帧周期来完成响应。活动图像不能够由此类显示元件来精确显示。此外，在有源矩阵驱动的情形中，用于将信号写到一个液晶元件的时间只是通过按照扫描线的数量来划分信号写入周期(一个帧周期或一个子帧周期)所获得的一个时段(一个扫描线选择期)，以及液晶元件在很多情况下不能够在如此短的时间内响应。因此，液晶元件的大部分响应在不执行信号写入期间的时段内执行。在此，液晶元件的介电常数根据液晶元件的透射率来改变，以及在不执行信号写入期间的时段内的液晶元件的响应意味着液晶元件的介电常数在其中没有与液晶元件的外部交换电荷的状态(处于恒定电荷状态)下改变。换句话说，在公式：电荷＝(电容)×(电压)中，电容在其中电荷恒定的状态下改变。因此，施加于液晶元件的电压从信号写入的电压根据液晶元件的响应来改变。因此，在其中对信号写入的亮度响应缓慢的液晶元件通过有源矩阵驱动来驱动的情形中，施加于液晶元件的电压在理论上不能达到信号写入中的电压。
在本实施例的显示器件中，对信号写入中的信号电平(使用校正信号)预先校正使得显示元件能够在一个信号写入周期之内达到期望亮度。因而，以上问题能够得以解决。在此，由于液晶元件的响应时间随着信号电平变高而变得更短，因而液晶元件的响应时间通过写入校正信号还能够更短。用来添加该校正信号的驱动方法被称为过度驱动(overdrive)。通过本实施例中的过度驱动，即使在信号写入周期短于到显示器件的图像信号输入周期(输入图像信号周期Tin)时，也根据信号写入周期来校正信号电平，使得显示元件在信号写入周期之内能够达到期望亮度。其中信号写入周期短于输入图像信号周期Tin的情形是，例如，其中将一个原始图像划分为多个子图像并且在一个帧周期内依次显示多个子图像的情形。
然后，校正由有源矩阵驱动所驱动的显示器件内的信号写入中的信号电平的实例参考图27A和27B来描述。图27A是示意性示出在一个显示元件内的信号写入中的信号电平的时间变化(timechange)的图表，其中时间为水平轴以及信号写入中的信号电平为垂直轴。图27B是图表示意性示出了一个显示元件内的显示电平的时间变化，其中时间为水平轴以及显示电平为垂直轴。注意，当显示元件为液晶元件时，在信号写入中的信号电平能够是电压，并且显示电平能够是液晶元件的透射率。在以下描述中，图27A中的垂直轴被看作电压，而图27B中的垂直轴则被看作透射率。注意，在本实施例的过度驱动中，信号电平可以不同于电压(例如，可以是占空比或电流)。注意，在本实施例的过度驱动中，显示电平可以不同于透射率(例如，可以是亮度或电流)。液晶元件被划分为两种模式：其中在电压为0时显示黑色的常黑模式(例如，VA模式和IPS模式)，以及其中在电压为0时显示白色的常白模式(例如，TN模式和OCB模式)。在图27B中所示出的图表对应于该两种模式。在常黑模式中透射率在图表的上部增加，而在常白模式中透射率在图表的下部增加。也就是，本实施例中的液晶模式可以是常黑模式也可以是常白模式。注意，信号写入的时序由点线表示于时间轴上，并且信号写入执行之后直到下一信号写入执行之前的时段被称为保留期Fi。在本实施例中，i是整数并且用于表示每个保留期的指标。在图27A和27B中，i是0～2；但是i能够是不同于0～2的整数(仅示出了i为0～2的情形)。注意，在保留期Fi中，用于实现与图像信号对应的亮度的透射率由Ti表示以及用于在恒定状态下提供透射率Ti的电压由Vi表示。在图27A中，短划线5101表示在不执行过度驱动的情形中施加于液晶元件的电压的时间变化，以及实线5102表示在执行了本实施例的过度驱动的的情形中施加于液晶元件的电压的时间变化。类似地，在图27B中，短划线5103表示在不执行过度驱动的情形中液晶元件的透射率的时间变化，以及实线5104表示在执行了本实施例的过度驱动的情形中液晶元件的透射率的时间变化。注意，保留期Fi结束时在期望透射率Ti和实际透射率之间的差别被称为误差αi。
假定，在图27A所示的图表中，短划线5101和实线5102两者都表示其中期望电压V0在保留期F0内施加的情形；以及在图27B所示的图表中，短划线5103和实线5104两者都表示其中获得了期望透射率T0的情形。在不执行过度驱动的情形中，期望电压V1如短划线5101所示的那样在保留期F1开始时施加。如同上文已经描述的，信号写入时段比保留期短很多，并且液晶元件在保留期大部分时间内处于恒定电荷状态下。因此，在保留期F1内施加于液晶元件的电压随同透射率的变化而变化并且在保留期F1结束时大大不同于期望电压V1。在这种情况下，在图27B的图表中的短划线5103大大不同于期望的透射率T1。因此，无法执行图像信号的精确显示，从而降低了图像质量。另一方面，在其中执行了本实施例的过度驱动的情形中，在保留期F1开始时将高于期望电压V1的电压V1’施加于液晶元件，如实线5102所示的。也就是，在保留期F1开始时将从期望电压V1校正来的电压V1’施加于液晶元件使得在保留期F1结束时施加于液晶元件的电压接近于预期到了在保留期F1内施加于液晶元件的电压的逐渐变化的期望电压V1。因而，能够将期望电压V1精确地施加于液晶元件。在这种情况下，如由图27B的图表中的实线5104所示的，能够在保留期F1结束时获得期望透射率T1。换句话说，能够实现液晶元件在信号写入周期之内的响应，尽管液晶元件在保留期的大部分时间内处于恒定电荷状态。然后，在保留期F2中，描述了其中期望电压V2小于V1的情形。同样在那种情况下，如同在保留期F1中，从期望电压V2校正来的电压V2’可以在保留期F2开始时施加于液晶元件使得在保留期F2结束时施加于液晶元件的电压接近于预期到了在保留期F2内施加于液晶元件的电压的逐渐变化的期望电压V2。因而，如由图27B的图表中的实线5104所示的，能够在保留期F2结束时获得期望透射率T2。注意，在其中Vi高于Vi-1(如同在保留期F1内那样)的情形中，所校正的电压Vi’优选被校正以致大于期望电压Vi。此外，当Vi小于Vi-1(如同在保留期F2内那样)时，校正电压Vi’优选被校正以致小于期望电压Vi。注意，具体的校正值能够通过预先测量液晶元件的相应特性来获得。作为实现器件中的过度驱动的方法，能够使用其中制定校正公式并使之包含于逻辑电路的方法，其中校正值作为查找表存储于存储器中并在必要时被读取的方法等。
注意，对在器件中的对本实施例中的过度驱动于器件中的实现有着几个限制。例如，电压校正必须执行于源极驱动器的额定电压的范围内。也就是，在其中期望电压原本是高的并且理想的校正电压超过了源极驱动器的额定电压的情形中，并非所有的校正都能够执行。该情形中的问题参考图27C和27D来描述。如同图27A中那样，图27C是其中将在一个液晶元件内的电压的时间变化示意性地示出为实线5105的图表，该图表以时间为水平轴及电压为垂直轴。如同图27B中那样，图27D是其中将一个液晶元件的透射率的时间变化示意性地示出为实线5106的图表，该图表以时间为水平轴及透射率为垂直轴。注意，由于其它参考标记与图27A和27B中的那些相似，因而省略了其描述。图27C和27D示出了其中因为用于在保留期F1内实现期望透射率T1的校正电压V1’超过了源极驱动器的额定电压而不能执行充分校正的状态；因而必须给出V1’＝V1。在这种情况下，透射率在保留期F1结束时从期望透射率T1偏离了误差α1。注意，只有在期望电压原本为高时误差α1才增大；因此，因误差α1出现所致的图像质量降低在很多情况下处于容许的范围内。但是，随着误差α1增大，用于电压校正的算法的误差也会增大。换句话说，在电压校正的算法中，当假定期望透射率在保留期结束时获得的时候，即使误差α1增大，电压校正也以误差α1小为基础来执行。因此，误差在下列保留期F2内包含于校正中；因而，误差α2也增大。此外，在误差α2增大的情形中，例如，下列误差α3进一步增大，并且误差增大，这导致了图像质量显著下降。在本实施例的过度驱动中，为了防止误差象这样增大，当校正电压Vi’在保留期Fi，内超过源极驱动器的额定电压时，则估计在保留期Fi结束时的误差αi，并且在保留期Fi+1内的校正电压能够考虑到误差αi的大小来调整。因而，即使在误差αi增大时，也能够使误差αi对误差αi+1的影响最小化，从而能够防止误差增大。其中在本实施例的过度驱动中使误差α2最小化的实例参考图27E和27F描述。在图27E的图表中，实线5107表示在其中在图27C的图表内的校正电压V2’被进一步调整为校正电压V2”的情况下电压的时间变化。图27F的图表示出了在其中电压根据图27E的图形来校正的情形下透射率的时间变化。在图27D的图形中的实线5106指出了过度校正(在误差大的情况下的校正)由校正电压V2’所引起。另一方面，在图27F的图形中的实线5108指出了过度校正由考虑到误差α1而调整的校正电压V2 ”所抑制并且误差α2进行了最小化。注意，具体的校正值能够从预先测量液晶元件的响应特性中得出。作为在器件中实现过度驱动的方法，能够使用其中制定校正公式并使之包含于逻辑电路的方法，其中校正值作为查找表存储于存储器中并在必要时被读取的方法等。此外，该方法能够独立于计算校正电压Vi’的部分来添加或者也能够被包含于计算校正电压Vi’的部分。注意，考虑到误差αi-1而调整的校正电压Vi”的校正量(与期望电压Vi之差)优选小于Vi’的校正量。也就是，|Vi”’-Vi|＜|Vi’-Vi|是优选的。
注意，由于理想的校正电压超过源极驱动器的额定电压而引起的误差αi随着信号写入周期变短而增大。这是因为液晶元件的响应时间随着信号写入周期变短而需要变短，从而更高的校正电压是必要的。此外，作为所需要的校正电压的增大的结果，校正电压更频繁地超过源极驱动器的额定电压，从而使大的误差αi更频繁地发生。因此，可以说本实施例中的过度驱动随着信号写入周期变短而变得更有效了。特别地，在本实施例中的过度驱动在执行下列驱动方法的情形中是显著有效的：例如，其中将一个原始图像划分成多个子图像并且使多个子图像在一个帧周期内依次显示的驱动方法，其中从多个图像中检测出图像的运行并且生成该多个图像的中间图像并将其插入该多个图像之间(所谓的运动补偿帧率加倍)的驱动方法，以及其中结合了这些驱动方法的驱动方法。
注意，除了以上所描述的上限之外，源极驱动器的额定电压还具有下限。下限的实例是其中不能够施加小于电压0的电压的情形。在这种情况下，由于理想的校正电压不能够作为以上所描述的上限来应用，因而误差αi增大了。但是，同样在那种情况下，在保留期Fi结束时的误差αi被估计，并且在保留期Fi+1内的校正电压能够考虑到误差αi的大小通过与上述方法相似的方式来调整。注意，在小于电压0的电压(负电压)能够作为源极驱动器的额定电压来应用的情况下，负电压可以作为校正电压施加于液晶元件。因而，能够调整在保留期Fi结束时施加于液晶元件的电压以致使其接近预期到了因恒定电荷状态所致的电位变化的期望电压Vi。
注意，为了抑制液晶元件的退化，用来使施加于液晶元件的电压的极性周期性反转的所谓的反转驱动能够结合过度驱动来执行。也就是，在本实施例中的过度驱动包括其中过度驱动与反转驱动同时执行的情形。例如，在其中信号写入周期的长度是输入图像信号周期Tin的长度的一半的情况下，当用于反转极性的周期的长度与输入图像信号周期Tin的周期长度相同或基本相同时，则两组正信号写入和两组负信号写入交替执行。以这种方式使用于反转极性的周期的长度变得比信号写入周期的长度大，从而能够降低像素充电和放电的频率。因而，能够降低功率消耗。注意，当使用于反转极性的周期变得过长时，其中因极性差异所致的亮度差被认作闪烁的缺陷在某些情况下出现；因此，最好是用于反转极性的周期的长度与输入图像信号周期Tin的长度基本相同或者比它小。
(实施例8)
然后，描述显示器件的另一种结构实例和驱动方法。在本实施例中，描述了用来基于多个输入图像在显示器件之内生成用于内插入从显示器件外部输入的图像(输入图像)的运动中的图像并且依次显示所生成的图像(生成图像)和输入图像的方法。注意，当用于插入输入图像的运动中的图像是生成图像时，能够使活动图像的运动变得流畅，并且能够抑制活动图像的质量由于因保持驱动所致的残像等的降低。在此，活动图像的内插在下文描述。理想地，活动图像的显示通过实时地控制每个图像的亮度来实现；但是，图像的实时单独控制具有如下问题，例如数量巨大的控制电路，用于布线的空间，以及数量巨大的输入图像数据。因而，要实现图像的单独控制是困难的。因此，对于显示器件的活动图像显示，在某一周期内依次显示多个静止图像使得显示呈现为活动图像。使周期(在本实施例中，称为输入图像信号周期并由Tin表示)标准化，例如，在NTSC中为1/60秒以及在PAL中为1/50秒。该周期没有引起CRT内的活动图像显示的问题，其中CRT是瞬动显示(impulsive display)器件。但是，在保持型显示器件中，当符合这些标准的活动图像不作改变地显示时，则出现其中显示由于因保持驱动(保持模糊)所致的残像等而变模糊的缺陷。由于保持模糊由在因人眼跟踪所致的无意识运动内插与保持型显示之间差异所看出，保持模糊能够通过使输入图像信号周期短于在常规标准中的周期(通过进行较近于像素的实时单独控制的控制)来降低。但是，要减小输入图像信号周期的长度是困难的，因为需要改变标准并且增加数据的数量。但是，用于内插入输入图像的运动中的图像响应于标准化的输入图像信号在显示器件之内生成，并且显示在生成图像内插输入图像的同时执行，从而能够在不改变标准或不增加数据量的情况下降低了保持模糊。使图像信号响应于输入图像信号生成于显示器件之内以内插入输入图像的运动中的操作被称为活动图像内插。
通过在本实施例中的用于内插活动图像的方法，能够降低运动模糊。用于内插活动图像方法在本实施例中能够包括图像生成方法和图像显示方法。此外，通过将不同的图像生成方法和/或不同的图像显示方法使用于具有特定图形的运动，能够有效地降低运动模糊。图28A和28B是示意图，每个都示出了在本实施例中用于内插活动图像的方法的实例。图28A和28B每个都通过使用水平方向的位置来示出了处理每个图像的时序，以时间为水平轴。表示为“输入”的部分指示了输入图像信号输入的时序。在此，关注于作为时间上相邻的两个图像的图像5121和5122。输入图像按周期Tin的间隔输入。注意，一个周期Tin的长度在某些情况下称为一帧或一个帧周期。表示为“生成”的部分指示了新图像从输入图像信号中生成的时序。在此，关注于作为基于图像5121和5122生成的生成图像的图像5123。表示为“显示”的部分指示了图像在显示器件中显示的时序。注意，不同于所关注图像的图像仅由短划线来表示，并且通过以与所关注图像的方式相似的方式处理此类图像，能够实现在本实施例中用于内插活动图像的方法的实例。
在本实施例内用于内插活动图像的方法的实例中，如图28A所示，基于时间上相邻的两个输入图像生成的生成图像在显示了一个图像之后直到显示另一图像之前显示一段时间，从而能够执行活动图像内插。在这种情况下，显示图像的显示周期优选为输入图像的输入周期的一半。注意，显示周期并不限制于此并且能够是各种显示周期。例如，在其中显示周期长度短于输入周期长度的一半的情况下，活动图像能够更流畅地显示。作为选择，在其中显示周期长度长于输入周期长度的一半的情况下，能够降低功率消耗。注意，在此，图像基于时间上相邻的两个输入图像来生成；但是，用作基础的输入图像的数量并不限制于两个而能够是其它数量。例如，当图像基于时间上相邻三个(可以多于三个)输入图像来生成时，与其中图像基于两个输入图像来生成的情形相比能够获得精度更高的生成图像。注意，图像5121的显示时序是与图像5122的输入时序相同的，也就是，显示时序比输入时序晚一帧。但是，在本实施例的内插活动图像的方法中的显示时序并不限制于此并且能够是各种显示时序。例如，能够使显示时序相对输入时序延迟大于一帧。因而，能够使作为生成图像的图像5123的显示时序延迟，这使得有足够的时间来生成图像5123并且引起了功率消耗及制造成本的降低。注意，当使显示时序相对输入时序长时间延后时，用于保持输入图像的时段则变得更长，并且为保持输入图像所需的存储器容量被增加。因此，显示时序相对输入时序优选延迟大约一到两帧。
在此，描述了基于图5121和5122生成的图像5123的具体生成方法的实例。有必要检测输入图像的运动以便内插活动图像。在本实施例中，能够使用被称为块匹配法的方法以便检测输入图像的运动。注意，本实施例并不限制于此，并且能够使用多种方法(例如，用于获得图像数据差异的方法或者使用傅立叶变换的方法)。在块匹配法中，首先，将一个输入图像的图像数据(在此为图像5121的图像数据)存储于数据存储装置(例如，存储器电路，例如半导体存储器或RAM)内。然后，将下一帧中的图像(在此为图像5122)划分成多个区域。注意，所划分区域能够具有如图28A所示的相同的矩形形状；但是，所划分区域并不限制于它们并且能够具有多种形状(例如，形状或尺寸根据图像来变化)。之后，在每个划分区域中，使数据与存储于数据存储装置中的前一帧内的图像数据(在此为图像5121的图像数据)比较，从而搜索图像数据彼此相似的区域。图28A的实例示出了搜索图像5121以找出数据与图像5122中的区域5124的数据相似的区域，并且找到了区域5126。注意，搜索范围在图像5121的搜索时优选受到限制。在图28A的实例中，比区域5124近似大四倍的区域5125被设置为搜索范围。通过使搜索范围变得比这更大，即使在高速运动的活动图像中也能够增加检测精度。注意，在过度宽的范围内的搜索需要大量的时间，这使得难以实现运动的检测。因而，区域5125优选比区域5124的面积大近似2～6倍。之后，获得作为运动向量5127的在所搜区域5126和图像5122中的区域5124之间的位置差异。运行向量5127表示区域5124中的图像数据在一个帧周期内的运动。然后，为了生成示出运动的中间状态的图像，生成通过在不改变其方向的情况下改变运动向量的尺寸所获得的图像生成向量5128，并且根据图像生成向量5128来移动在图像5121的区域5126中所包含的图像数据，从而生成在图像5123的区域5129中的图像数据。通过对图像5122的整个区域进行一系列的处理，能够生成图像5123。然后，通过依次显示输入图像5121、生成图像5123以及输入图像5122，能够内插活动图像。注意，在图像5121和5122之间，对象5130在图像中的位置是不同的(即，对象活动了)。在生成图像5123中，对象位于图像5121和5122之间的中点。通过显示该图像，能够使活动图像的运动变得流畅，并且能够降低因残像等所致的活动图像的模糊。
注意，图像生成向量5128的尺寸能够根据图像5123的显示时序来确定。在图28A的实例中，由于图像5123的显示时序是图像5121和5122的显示时序之间的中点(1/2)，图像生成向量5128的尺寸是运动向量5127的尺寸的一半。作为选择，例如，当显示时序是图像5121和5122的显示时序之间的1/3时，图像生成向量5128的尺寸能够是1/3，以及当显示时序是图像5121和5122的显示时序之间的2/3时，尺寸能够是2/3。
注意，在其中新图像通过移动具有不同运动向量的多个区域以这种方式生成的情况下，其中已经将一个区域移动到作为另一区域的目的地的区域的部分或者没有任何区域被移动到其上的部分在某些情况下生成(即，重叠或空白在某些情况下出现)。对于这样的部分，数据能够被补偿。作为用于补偿重叠部分的方法，能够使用，例如，用来均分重叠数据的方法；用来使数据按与运动向量的方向等相应的优先顺序排列的，并且将高优先的数据用作生成图像中的数据的方法；或者用来使颜色和亮度之一按优先顺序排列并且使颜色和亮度中的另一个均分的方法。作为用于补偿空白部分的方法，能够使用其中将图像5121或图像5122的部分的图像数据在不作修改的情况下用作生成图像的数据的方法，用来均分图像5121或图像5122的部分的图像数据的方法等。然后，生成图像5123根据图像生成向量5128的尺寸来显示，从而能够使活动图像的运动变得流畅，并且能够抑制活动图像的质量由于因保持驱动所致的残像等的下降。
在本实施例中用于内插活动图像的方法的另一个实例内，如图28B所示，当基于时间上相邻的两个输入图像生成的生成图像在显示了一个图像之后直到显示另一图像之前显示一段时间时，每个显示图像都被划分成待显示的多个子图像。因而，能够内插活动图像。这种情形除了较短的图像显示周期这优点之外还能够具有按规则的间隔显示暗图像的优点(在使显示方法更接近于瞬动显示时的优点)。也就是，活动图像因残像等所致的模糊与其中使图像显示周期的长度正好为图像输入周期长度的一半的情形相比能够得到进一步降低。在图28B的实例中，“输入”和“生成”可以相似于在图28A的实例中的处理；因此，省略了其描述。对于在图28B的实例中的“显示”，一个输入图像和/或一个生成图像能够被划分成待显示的多个子图像。特别地，如图28B所示，图像5121被划分成子图像5121a和5121b并且子图像5121a和5121b被依次显示以致于使人眼觉察出图像5121被显示了；将图像5123被划分成子图像5123a和5123b并且依次显示子图像5123a和5123b以致于使人眼觉察到图像5123被显示了；以及将图像5122划分成子图像5122a和5122b并且依次显示子图像5122a和5122b以致于使人眼觉察到图像5122被显示了。也就是，能够使显示方法更接近于瞬动显示然而由人眼所觉察到的图像与在图28A的实例中的图像相似，从而能够进一步降低活动图像因残像等所致的模糊。注意，在图28B中子图像的划分数量是2；但是，子图像的划分数量并不限制于此并且能够是其它数量。注意，在图28B中子图像按规则的间隔(1/2)显示；但是，显示子图像的时序并不限制于此并且能够是各种时序。例如，当使显示暗的子图像5121b、5122b及5123b的时序变得更早(特别地，时序为1/4到1/2)时，能够使显示方法更接近于瞬动显示，从而能够进一步降低活动图像因残像等所致的模糊。作为选择，当使显示暗的子图像的时序延迟(特别地，时序为1/2到3/4)时，能够增大用于显示亮图像的时长，从而能够增大显示效率并且能够降低功率消耗。
在本实施例中用于内插活动图像的方法的另一实例是其中检测在图像中移动的对象的形状并且由移动对象的形状而定来执行不同的处理的实例。图28C示出了如同在图28B的实例中那样的显示时序以及其中显示移动字符(也称为卷动文本、字幕、说明等)的情形。注意，由于词语“输入”和“生成”可以与图28B中的那些相似，因而它们没有在图28C中示出。由保持驱动而起的活动图像的模糊量在某些情况下随着移动对象的性质而变化。特别地，当字符在很多情况下被移动时，模糊可显著地看出。这是因为眼睛跟踪移动字符以阅读字符，从而使保持模糊容易发生。此外，由于字符在很多情况下具有清晰的轮廓，因而因保持模糊所致的模糊在某些情况下被进一步加强了。也就是，确定图像中所移动的对象是否是字符并且在对象是字符时执行特别的处理，这在降低保持模糊方面是有效的。特别地，当对在图像中移动的对象执行边缘检测、图形检测等并且确定对象是字符时，即使在通过对一个图像的划分所生成的子图像上也执行运动补偿使得运动的中间状态得以显示。因而，能够使运动变得流畅。在对象被确定不是字符的情形中，当如图28B中所示出的那样通过划分一个图像来生成子图像时，子图像能够在不改变移动对象的位置的情况下显示。图28C的实例示出了其中使已确定为字符的区域5131向上移动的情形，并且区域5131的位置在子图像5121a和5121b之间是不同的。类似地，区域5131的位置在子图像5123a和5123b之间和在子图像5122a和5122b之间是不同的。因而，能够使其中特别容易看出保持模糊的字符运动变得比通过普通的运动补偿帧率加倍的字符运动更流畅，从而能够进一步降低活动图像因残像等所致的模糊。
(实施例9)
半导体器件能够使用于多种电子器件(包括游戏机)中。电子器件的实例是电视机(也称为电视或电视接收器)、计算机的监视器等、照相机(例如数码相机或数码摄像机)、数码相框、手持式移动电话(也称为移动电话或移动通话装置)、便携式游戏机、便携式信息终端、音频再现设备、大型游戏机(例如弹球机)等。
图29A示出了电视机的实例。在电视机9600中，显示部分9603合并于外壳9601内。显示部分9603能够显示图像。在此，外壳9601由支座9605所支撑。
电视机9600能够以外壳9601的操作开关或者单独的遥控器9610来操作。频道和音量能够以遥控器9610的操作键9609来控制，从而能够控制显示部分9603上的图像显示。此外，可以给遥控器9610提供用于显示自遥控器9610输出的数据的显示部分9607。
注意，电视机9600包括接收器、调制解调器等。通过接收器，能够接收通用的电视广播。此外，当电视机通过调制解调器连接到有线的或无线的通信网络时，能够执行单向(从发射器到接收器)或双向(在发射器和接收器之间或者在接收器之间)数据通信。
图29B示出了数码相框的实例。例如，在数码相框9700中，显示部分9703合并于外壳9701内。显示部分9703能够显示多种图像。例如，显示部分9703能够显示用数码相机等拍摄的图像的数据并且在某种意义上能够起着与普通相框的功能相似的功能。
注意，数码相框9700包括操作部分、外部连接端子(例如，USB端子或者能够连接多种线缆(例如USB线)的端子)、记录媒介插入部分等。尽管这些元件可以提供于其上提供了显示部分的表面上，最好是将它们提供于侧面或背面上因为数码相框的设计得到了改善。例如，存储用数码相机拍摄的图像的数据的存储器被插入数码相框的记录媒体插入部分中，使得图像数据能够被传输并显示于显示部分9703上。
作为选择，数码相框9700可以无线地传输和接收数据。通过无线通信，能够传输并显示所期望的图像数据。
图30A是便携式游戏机，该便携式游戏机包括通过连接部分9893相互连接的两个外壳9881和9891从而能够打开或合拢便携式游戏机。显示部分9882和显示部分9883分别被合并于外壳9881和9891内。另外，在图30A中所示出的便携式游戏机还包括扬声器部分9884、记录媒介插入部分9886、LED灯9890、输入装置(操作键9885、连接端子9887、传感器9888(具有测量力量、位移、位置、速度、加速度、角速度、旋转数、距离、光、液体、磁性、温度化学物质、声音、时间、硬度、电场、电流、电压、电功率、放射线、流速、湿度、斜率、振动、气味，或红外线的功能)，以及麦克风9889)等。不必说，便携式游戏机的结构并不限制于此并且可以使用至少提供半导体器件的其它结构。便携式游戏机能够适当地包括其它附件。在图30A中示出的便携式游戏机具有读取记录媒介中所存储的程序或数据以将它显示于显示部分上的功能，以及通过无线通信与另一便携式游戏机共享信息的功能。注意，在图30A中所示出的便携式游戏机的功能并不限制于以上所描述的那些，并且便携式游戏机能够具有多种功能。
图30B示出了自动贩卖机的实例，该自动贩卖机是大型的游戏机。在自动贩卖机9900中，显示部分9903被合并于外壳9901中。另外，自动贩卖机9900此外包括操作装置(例如启动杆或停止开关)、投币口、扬声器等。不必说，自动贩卖机9900的结构并不限制于此并且可以使用至少提供了半导体器件的其它结构。自动贩卖机9900能够适当地包括其它附件。
图31A示出了移动电话的实例。移动电话1000包括合并于外壳1001内的显示部分1002、操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
在图31A所示出的移动电话1000中，当人用他的/她的手指等触摸显示部分1002时能够输入数据。另外，当人用他/她的手指等触摸显示部分1002时能够执行操作，例如打电话以及写邮件。
显示部分1002主要具有三种屏幕模式。第一种模式是主要用于显示图像的显示模式。第二种模式是主要用于输入数据(例如文本)的输入模式。第三种模式是其中结合了显示模式和输入模式这两种模式的显示-输入模式。
例如，在打电话或写邮件的情况下，为显示部分1002选择主要用于输入文本的文本输入模式使得显示于屏幕上的文本能够被输入。在这种情况下，最好是将键盘或数字按钮显示于显示器件1002的屏幕的基本上全部面积上。
通过将包括用于检测倾角的传感器(例如陀螺仪或加速度传感器)的检测器件提供于移动电话1000之内，在显示部分1002的屏幕上的显示能够通过确定移动电话1000的取向(移动电话1000是水平放置还是垂直放置)来自动地改变。
此外，屏幕模式由于触摸显示部分1002或操作外壳1001的操作按钮1003而改变。作为选择，屏幕模式可以根据显示于显示部分1002上的图像的种类而改变。例如，当在显示部分上所显示的图像的信号是活动图像数据的信号时，屏幕模式则改变成显示模式。当信号是文本数据的信号时，屏幕模式则改变成输入模式。
此外，在输入模式中，当通过触摸显示部分1002的输入在一定时间内没有被执行然而由显示部分1002中的光学传感器所检测的信号被检测到时，屏幕模式则可能被控制以致于由输入模式变成显示模式。
显示部分1002能够同样起着图像传感器的作用。例如，掌纹、指纹等的图像在显示部分1002用手掌或手指来触摸时被获取，从而能够执行鉴定。此外，通过在显示部分中使用发射近红外光的背光或发射近红外光的感测光源，能够获取手指静脉、手掌静脉等图像。
图31B示出了移动电话的实例。图31B中的移动电话包括在外壳9411中的具有显示部分9412和操作按钮9413的显示部分9410，以及在外壳9401中的通信器件9400，该通信器件9400具有操作按钮9402、外部输入端子9403、麦克风9404、扬声器9405，以及在接收到电话呼叫时会发光的发光部分9406。具有显示功能的显示器件9410能够与具有电话功能的通信器件9400分离或连接，在由箭头表示的两个方向上。因而，显示器件9410和通信器件9400能够沿着它们的短边或长边相互连接。作为选择，在只需要显示功能的情况下，显示器件9410从通信器件9400上分离出并且单独使用。图像或输入数据能够通过无线或有线的通信在各自具有可充电电池的通信器件9400和显示器件9410之间发送和接收。
注意，本实施例能够与任意其它实施例适当地结合。
本申请基于在2009年8月7日提交日本专利局的日本专利申请编号2009-184323，其全部内容通过引用的方式并入本文。

Claims (22)

1.一种半导体器件，包括：
包括在基板之上的第一薄膜晶体管的像素部分；以及
包括在所述基板之上的第二薄膜晶体管的驱动器电路部分，
所述第一薄膜晶体管包括：
第一栅电极层；
在所述第一栅电极层之上的第一栅极绝缘层；
在所述第一栅极绝缘层之上的第一半导体层；以及
在所述第一半导体层之上的第一源电极层和第一漏电极层，
所述第二薄膜晶体管包括：
第二栅电极层；
在所述第二栅电极层之上的第二栅极绝缘层；
在所述第二栅极绝缘层之上的第二半导体层；以及
在所述第二半导体层之上的第二源电极层和第二漏电极层，
其中所述第一栅电极层、所述第一栅极绝缘层、所述第一半导体层、所述第一源电极层，以及所述第一漏电极层中的每个都具有光透射性质，
其中所述第一栅电极层的材料不同于所述第二栅电极层的材料，
其中所述第二栅电极层的电阻小于所述第一栅电极层的电阻，
其中所述第一源电极层和所述第一漏电极层的材料不同于所述第二源电极层和所述第二漏电极层的材料，以及
其中所述第二源电极层和所述第二漏电极层的电阻小于所述第一源电极层和所述第一漏电极层的电阻。
2.根据权利要求1所述的半导体器件，其中所述第二源电极层和所述第二漏电极层包含金属材料。
3.根据权利要求1所述的半导体器件，还包括在所述基板之上的电容器部分，
其中所述电容器部分包括电容器布线和与所述电容器布线重叠的电容器电极，以及
其中所述电容器布线和所述电容器电极中的每个都具有光透射性质。
4.根据权利要求1所述的半导体器件，
其中所述半导体器件还包括在所述第二半导体层之上的绝缘层，以及
其中提供于所述绝缘层之上的并且与所述第二半导体层重叠的导电层。
5.根据权利要求4所述的半导体器件，
其中所述导电层的材料不同于所述第一栅电极层的材料，以及
其中所述导电层的电阻小于所述第一栅电极层的电阻。
6.根据权利要求1所述的半导体器件，其中所述第二半导体层中的与所述第二源电极层和所述第二漏电极层重叠的第一区域的电阻小于所述第二半导体层中的不同于所述第一区域的第二区域的电阻。
7.一种半导体器件，包括：
包括在基板之上的第一薄膜晶体管的像素部分；以及
包括在所述基板之上的第二薄膜晶体管的驱动器电路部分，
所述第一薄膜晶体管包括：
第一栅电极层；
在所述第一栅电极层之上的第一栅极绝缘层；
在所述第一栅极绝缘层之上的第一半导体层；以及
在所述第一半导体层之上的第一源电极层和第一漏电极层，
所述第二薄膜晶体管包括：
第二栅电极层；
在所述第二栅电极层之上的第二栅极绝缘层；
在所述第二栅极绝缘层之上的第二半导体层；以及
在所述第二半导体层之上的第二源电极层和第二漏电极层，
其中所述第一栅电极层、所述第一栅极绝缘层、所述第一半导体层、所述第一源电极层，以及所述第一漏电极层中的每个都具有光透射性质，
其中所述第一栅电极层的材料不同于所述第二栅电极层的材料，
其中所述第二栅电极层的电阻小于所述第一栅电极层的电阻，
其中所述第一源电极层和所述第一漏电极层的材料不同于所述第二源电极层和所述第二漏电极层的材料，
其中所述第二源电极层和所述第二漏电极层的电阻小于所述第一源电极层和所述第一漏电极层的电阻，以及
其中所述第一半导体层包括氧化物半导体。
8.根据权利要求7所述的半导体器件，其中所述第二源电极层和所述第二漏电极层包含金属材料。
9.根据权利要求7所述的半导体器件，还包括在所述基板之上的电容器部分，
其中所述电容器部分包括电容器布线和与所述电容器布线重叠的电容器电极，以及
其中所述电容器布线和所述电容器电极中的每个都具有光透射性质。
10.根据权利要求7所述的半导体器件，
其中所述半导体器件还包括在所述第二半导体层之上的绝缘层，以及
其中提供于所述绝缘层之上的并且与所述第二半导体层重叠的导电层。
11.根据权利要求10所述的半导体器件，
其中所述导电层的材料不同于所述第一栅电极层的材料，以及
其中所述导电层的电阻小于所述第一栅电极层的电阻。
12.根据权利要求7所述的半导体器件，其中所述第二半导体层中的与所述第二源电极层和所述第二漏电极层重叠的第一区域的电阻小于所述第二半导体层中的不同于所述第一区域的第二区域的电阻。
13.一种半导体器件，包括：
包括在基板之上的第一薄膜晶体管的像素部分；以及
包括在所述基板之上的第二薄膜晶体管的驱动器电路部分，
所述第一薄膜晶体管包括：
第一栅电极层；
在所述第一栅电极层之上的第一栅极绝缘层；
在所述第一栅极绝缘层之上的第一半导体层；以及
在所述第一半导体层之上的第一源电极层和第一漏电极层，
所述第二薄膜晶体管包括：
第二栅电极层；
在所述第二栅电极层之上的第二栅极绝缘层；
在所述第二栅极绝缘层之上的第二半导体层；以及
在所述第二半导体层之上的第二源电极层和第二漏电极层，
其中所述第一栅电极层、所述第一栅极绝缘层、所述第一半导体层、所述第一源电极层，以及所述第一漏电极层中的每个都具有光透射性质，
其中所述第一栅电极层的材料不同于所述第二栅电极层的材料，
其中所述第二栅电极层的电阻小于所述第一栅电极层的电阻，
其中所述第一源电极层和所述第一漏电极层的材料不同于所述第二源电极层和所述第二漏电极层的材料，
其中所述第二源电极层和所述第二漏电极层的电阻小于所述第一源电极层和所述第一漏电极层的电阻，以及
其中所述第二半导体层包括氧化物半导体。
14.根据权利要求13所述的半导体器件，其中所述第二源电极层和所述第二漏电极层包含金属材料。
15.根据权利要求13所述的半导体器件，还包括在所述基板之上的电容器部分，
其中所述电容器部分包括电容器布线和与所述电容器布线重叠的电容器电极，以及
其中所述电容器布线和所述电容器电极中的每个都具有光透射性质。
16.根据权利要求13所述的半导体器件，
其中所述半导体器件还包括在所述第二半导体层之上的绝缘层，以及
其中提供于所述绝缘层之上的并且与所述第二半导体层重叠的导电层。
17.根据权利要求16所述的半导体器件，
其中所述导电层的材料不同于所述第一栅电极层的材料，以及
其中所述导电层的电阻小于所述第一栅电极层的电阻。
18.根据权利要求13所述的半导体器件，其中所述第二半导体层中的与所述第二源电极层和所述第二漏电极层重叠的第一区域的电阻小于所述第二半导体层中的不同于所述第一区域的第二区域的电阻。
19.一种用于制造半导体器件的方法，所述半导体器件包括含有第一薄膜晶体管的像素部分和含有第二薄膜晶体管的驱动器电路部分，所述方法包括以下步骤：
在基板之上形成第一光透射导电膜；
在所述第一光透射导电膜之上形成第二导电膜，其中所述第二导电膜的电阻小于所述第一光透射导电膜的电阻；
在所述第二导电膜之上形成包括第一区域和厚度小于所述第一区域的厚度的第二区域的第一抗蚀剂掩模；
通过使用所述第一抗蚀剂掩模来刻蚀使得在所述像素部分中的所述第一光透射导电膜的一部分和所述第二导电膜、以及在所述驱动器电路部分中的所述第一光透射导电膜的一部分和所述第二导电膜的一部分被去除，由此形成所述第一薄膜晶体管的第一栅电极层和所述第二薄膜晶体管的第二栅电极层；
形成在所述第一栅电极层之上的第一栅极绝缘膜和在所述第二栅电极层之上的第二栅极绝缘膜；
形成在所述第一栅极绝缘膜之上的第一半导体层和在所述第二栅极绝缘膜之上的第二半导体层；
在所述第一半导体层和所述第二半导体层之上形成第三光透射导电膜；
在所述第三光透射导电膜之上形成第四导电膜，其中所述第四导电膜的电阻小于所述第三光透射导电膜的电阻；
在所述第四导电膜之上形成包括第三区域和厚度小于所述第三区域的厚度的第四区域的第二抗蚀剂掩模；以及
通过使用所述第二抗蚀剂掩模来刻蚀使得在所述像素部分中的所述第四导电膜和所述第三光透射导电膜的一部分、以及在所述驱动器电路部分中的所述第三光透射导电膜的一部分和所述第四导电膜的一部分被去除，由此形成在所述第一栅极绝缘膜之上的第一源电极层和第一漏电极层，以及在所述第二栅极绝缘膜之上的第二源电极层和第二漏电极层。
20.根据权利要求19所述的用于制造半导体器件的方法，其中所述第一抗蚀剂掩模和所述第二抗蚀剂掩模使用多色调掩模形成。
21.根据权利要求19所述的用于制造半导体器件的方法，还包括以下步骤：
形成在所述第一源电极层、所述第一漏电极层、所述第二源电极层和所述第二漏电极层之上的绝缘层；
在所述绝缘层之上形成第五光透射导电膜；
在所述第五光透射导电膜之上形成第六导电膜，其中所述第六导电膜的电阻小于所述第五光透射导电膜的电阻；
在所述第六导电膜之上形成包括第五区域和厚度小于所述第五区域的厚度的第六区域的第三抗蚀剂掩模；以及
通过使用所述第三抗蚀剂掩模来刻蚀使得在所述像素部分中的所述第五光透射导电膜的一部分和所述第六导电膜、以及在所述驱动器电路部分中的所述第六导电膜的一部分和所述第五光透射导电膜的一部分被去除，由此形成与所述第一薄膜晶体管的第一沟道形成区重叠的第一导电层和与所述第二薄膜晶体管的第二沟道形成区重叠的第二导电层。
22.根据权利要求21所述的用于制造半导体器件的方法，其中所述第三抗蚀剂掩模使用多色调掩模形成。
CN201010248821.9A 2009-08-07 2010-08-06 半导体器件及其制造方法 Active CN101997004B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410665794.3A CN104538437B (zh) 2009-08-07 2010-08-06 半导体器件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009184323 2009-08-07
JP2009-184323 2009-08-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410665794.3A Division CN104538437B (zh) 2009-08-07 2010-08-06 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN101997004A CN101997004A (zh) 2011-03-30
CN101997004B true CN101997004B (zh) 2014-12-24

Family

ID=43534148

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410665794.3A Active CN104538437B (zh) 2009-08-07 2010-08-06 半导体器件及其制造方法
CN201010248821.9A Active CN101997004B (zh) 2009-08-07 2010-08-06 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410665794.3A Active CN104538437B (zh) 2009-08-07 2010-08-06 半导体器件及其制造方法

Country Status (5)

Country Link
US (4) US8324626B2 (zh)
JP (13) JP5378321B2 (zh)
KR (8) KR101689725B1 (zh)
CN (2) CN104538437B (zh)
TW (6) TWI650848B (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5642447B2 (ja) 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
TWI650848B (zh) * 2009-08-07 2019-02-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
EP2494595A4 (en) * 2009-10-30 2015-08-26 Semiconductor Energy Lab SEMICONDUCTOR DEVICE
KR101899375B1 (ko) * 2011-01-28 2018-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012153473A1 (en) 2011-05-06 2012-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8922464B2 (en) * 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
US8779799B2 (en) * 2011-05-19 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Logic circuit
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
WO2013038646A1 (ja) * 2011-09-16 2013-03-21 シャープ株式会社 薄膜トランジスタ基板及びそれを用いた表示装置
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5979627B2 (ja) * 2011-12-12 2016-08-24 パナソニック液晶ディスプレイ株式会社 表示パネル、及び表示装置
JP2013206919A (ja) * 2012-03-27 2013-10-07 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
US9048148B2 (en) * 2012-04-28 2015-06-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method of manufacturing TFT array using multi-tone mask
US20130299838A1 (en) * 2012-05-08 2013-11-14 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor array substrate and manufacturing method for the same
CN102683277A (zh) * 2012-05-08 2012-09-19 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102343715B1 (ko) 2012-07-20 2021-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN102769040B (zh) * 2012-07-25 2015-03-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI467301B (zh) * 2012-10-24 2015-01-01 Au Optronics Corp 顯示面板
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6231284B2 (ja) * 2013-02-21 2017-11-15 クラリオン株式会社 撮像装置
JP6244134B2 (ja) * 2013-08-02 2017-12-06 富士フイルム株式会社 パターン形成方法、及び、電子デバイスの製造方法
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
CN103676356B (zh) 2013-12-10 2016-04-27 京东方科技集团股份有限公司 显示装置
KR102326408B1 (ko) * 2014-02-24 2021-11-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
TWI790911B (zh) * 2014-07-03 2023-01-21 晶元光電股份有限公司 光電元件
KR20170109237A (ko) * 2015-02-04 2017-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
JP6441771B2 (ja) * 2015-08-27 2018-12-19 クラリオン株式会社 撮像装置
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
CN107018289B (zh) * 2016-01-22 2021-01-19 松下知识产权经营株式会社 摄像装置
CN107134264B (zh) 2016-02-26 2020-08-14 瀚宇彩晶股份有限公司 驱动电路和显示装置
KR101845907B1 (ko) * 2016-02-26 2018-04-06 피에스아이 주식회사 초소형 led 모듈을 포함하는 디스플레이 장치
CN108701432B (zh) * 2016-02-26 2021-02-26 夏普株式会社 显示面板用基板的制造方法
TWI588811B (zh) * 2016-02-26 2017-06-21 瀚宇彩晶股份有限公司 驅動電路和顯示裝置
KR102509088B1 (ko) * 2016-03-14 2023-03-10 삼성디스플레이 주식회사 표시 장치
CN112133710A (zh) * 2016-04-08 2020-12-25 群创光电股份有限公司 显示设备
KR102378976B1 (ko) 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
CN117279467A (zh) 2016-10-07 2023-12-22 株式会社半导体能源研究所 玻璃衬底的清洗方法、半导体装置的制造方法及玻璃衬底
CN106648277B (zh) 2016-11-11 2019-05-03 京东方科技集团股份有限公司 电子装置及其制造方法和操作方法、电子复写系统
JP6935055B2 (ja) * 2017-07-21 2021-09-15 天馬微電子有限公司 Ｏｌｅｄ表示装置、その回路、及びその製造方法
US11257722B2 (en) 2017-07-31 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide containing gallium indium and zinc
JP7002339B2 (ja) 2018-01-12 2022-01-20 株式会社三社電機製作所 電気機器
JP2019032557A (ja) * 2018-11-06 2019-02-28 株式会社ジャパンディスプレイ 表示装置
CN109377932B (zh) * 2018-12-26 2022-08-16 厦门天马微电子有限公司 显示面板及显示装置
CN117397045A (zh) * 2021-05-13 2024-01-12 株式会社半导体能源研究所 半导体装置、显示装置及半导体装置的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法
WO2009093722A1 (en) * 2008-01-23 2009-07-30 Canon Kabushiki Kaisha Thin film transistor and method of producing same

Family Cites Families (201)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP3407695B2 (ja) * 1991-11-29 2003-05-19 セイコーエプソン株式会社 液晶表示装置およびアクティブマトリクス基板
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2518510B2 (ja) 1993-04-22 1996-07-24 日本電気株式会社 薄膜トランジスタアレイ
KR940025014U (ko) 1993-04-27 1994-11-17 이장근 방음 문
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH08274336A (ja) * 1995-03-30 1996-10-18 Toshiba Corp 多結晶半導体薄膜トランジスタ及びその製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW494266B (en) * 1996-05-13 2002-07-11 Nanya Technology Corp Manufacturing method of thin film transistor liquid crystal display
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
GB9919913D0 (en) * 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2004088122A (ja) * 1999-09-16 2004-03-18 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
CN1375113A (zh) 1999-09-16 2002-10-16 松下电器产业株式会社 薄膜晶体管及其制造方法
JP2001281698A (ja) 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
WO2002009187A2 (en) * 2000-07-24 2002-01-31 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002107762A (ja) * 2000-10-02 2002-04-10 Sharp Corp 液晶用マトリクス基板の製造方法
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4429576B2 (ja) * 2001-09-10 2010-03-10 株式会社半導体エネルギー研究所 半導体装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003161957A (ja) * 2001-11-26 2003-06-06 Toshiba Corp 液晶表示装置及びその製造方法
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7205570B2 (en) 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
US7253868B2 (en) * 2002-08-21 2007-08-07 Samsung Electronics Co., Ltd. Liquid crystal display device comprising a plurality of spacers having compression ratios gradually increasing as advancing from a center to left and right edges of display region
DE60336441D1 (de) * 2002-09-02 2011-05-05 Samsung Electronics Co Ltd Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
GB0229699D0 (en) 2002-12-19 2003-01-29 Koninkl Philips Electronics Nv Liquid crystal displays
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004343018A (ja) * 2003-03-20 2004-12-02 Fujitsu Ltd 半導体装置及びその製造方法
US7238963B2 (en) 2003-04-28 2007-07-03 Tpo Displays Corp. Self-aligned LDD thin-film transistor and method of fabricating the same
US7145209B2 (en) 2003-05-20 2006-12-05 Tpo Displays Corp. Thin film transistor and fabrication method thereof
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR100968566B1 (ko) * 2003-07-24 2010-07-08 삼성전자주식회사 액정 표시 장치 및 이에 포함된 표시판의 제조 방법
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI247430B (en) 2003-10-06 2006-01-11 Toppoly Optoelectronics Corp Thin film transistor and its manufacturing method
US20050074914A1 (en) 2003-10-06 2005-04-07 Toppoly Optoelectronics Corp. Semiconductor device and method of fabrication the same
KR101012491B1 (ko) * 2003-12-04 2011-02-08 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP4221314B2 (ja) * 2004-02-10 2009-02-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20050258488A1 (en) 2004-04-27 2005-11-24 Toppoly Optoelectronics Corp. Serially connected thin film transistors and fabrication methods thereof
US7056773B2 (en) * 2004-04-28 2006-06-06 International Business Machines Corporation Backgated FinFET having different oxide thicknesses
KR101086477B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP5152448B2 (ja) 2004-09-21 2013-02-27 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP4959931B2 (ja) 2004-09-29 2012-06-27 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2399989C2 (ru) * 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101096718B1 (ko) 2004-12-24 2011-12-22 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판의 제조 방법
KR101107269B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US7410352B2 (en) * 2005-04-13 2008-08-12 The Boeing Company Multi-ring system for fuselage barrel formation
US7600135B2 (en) * 2005-04-14 2009-10-06 Mips Technologies, Inc. Apparatus and method for software specified power management performance using low power virtual threads
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4954495B2 (ja) 2005-04-27 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100961072B1 (ko) * 2005-06-09 2010-06-01 엘지디스플레이 주식회사 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법과이를 이용한 이미지 센싱 방법
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR20070000025A (ko) * 2005-06-24 2007-01-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101225440B1 (ko) 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR100770128B1 (ko) * 2005-07-26 2007-10-24 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4732080B2 (ja) * 2005-09-06 2011-07-27 キヤノン株式会社 発光素子
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP4753373B2 (ja) 2005-09-16 2011-08-24 株式会社半導体エネルギー研究所 表示装置及び表示装置の駆動方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP4537929B2 (ja) * 2005-10-04 2010-09-08 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置および液晶表示装置の製造方法
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5105811B2 (ja) * 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
JP5291874B2 (ja) * 2005-10-18 2013-09-18 株式会社半導体エネルギー研究所 半導体装置、シフトレジスタ、表示装置
JP5416881B2 (ja) * 2005-10-18 2014-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007121788A (ja) 2005-10-31 2007-05-17 Hitachi Displays Ltd アクティブマトリクス基板およびそれを用いた液晶表示装置
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
CN101577282A (zh) * 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
KR100732849B1 (ko) * 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
US7821613B2 (en) * 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US7607851B2 (en) * 2006-04-11 2009-10-27 Amron Scott L Fountain toothbrush
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
TWI298544B (en) * 2006-04-21 2008-07-01 Innolux Display Corp Method of fabricating a liquid crystal display
JP2007294672A (ja) 2006-04-25 2007-11-08 Mitsubishi Electric Corp 配線基板、表示装置及びそれらの製造方法
JP4926169B2 (ja) * 2006-04-27 2012-05-09 株式会社アルバック 複合表示装置の製造方法
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI299574B (en) * 2006-05-12 2008-08-01 Innolux Display Corp Method for fabricating transflective liquid crystal display
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2006261705A (ja) 2006-06-23 2006-09-28 Sharp Corp 薄膜トランジスタ及びその製造方法
TW200805667A (en) * 2006-07-07 2008-01-16 Au Optronics Corp A display panel structure having a circuit element and a method of manufacture
US20080033882A1 (en) * 2006-08-01 2008-02-07 Computer Associates Think, Inc. System and method for on-site electronic software distribution
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008066443A (ja) 2006-09-06 2008-03-21 Mitsubishi Electric Corp 半導体装置およびそれを備える液晶表示装置
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP4746021B2 (ja) 2006-10-13 2011-08-10 株式会社神戸製鋼所 薄膜トランジスタ基板の製造方法、および表示デバイス
WO2008047726A1 (en) 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Thin film transistor substrate and display device
JP2008124266A (ja) * 2006-11-13 2008-05-29 Hitachi Displays Ltd 表示装置および表示装置の製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100877153B1 (ko) * 2007-01-09 2009-01-09 한국전자통신연구원 전자소자용 ＺｎＯ 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터
JP4616359B2 (ja) * 2007-01-09 2011-01-19 韓國電子通信研究院 電子素子用ＺｎＯ半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4420032B2 (ja) 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
JP4967807B2 (ja) 2007-05-22 2012-07-04 セイコーエプソン株式会社 反射型電気光学装置および投射型表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101536101B1 (ko) * 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
KR101576813B1 (ko) 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
US20090072225A1 (en) * 2007-09-18 2009-03-19 Electronics And Telecommunications Research Institute Flat panel display device having organic thin film transistor and manufacturing method thereof
WO2009038111A1 (ja) * 2007-09-21 2009-03-26 Sony Corporation 表示装置及び表示装置の製造方法
JP5567770B2 (ja) 2007-09-21 2014-08-06 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP5561899B2 (ja) 2007-10-19 2014-07-30 キヤノン株式会社 表示装置の製造方法
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP5380037B2 (ja) * 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
TW200921226A (en) 2007-11-06 2009-05-16 Wintek Corp Panel structure and manufacture method thereof
KR101446249B1 (ko) 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5372776B2 (ja) 2007-12-25 2013-12-18 出光興産株式会社 酸化物半導体電界効果型トランジスタ及びその製造方法
JP2009177149A (ja) 2007-12-26 2009-08-06 Konica Minolta Holdings Inc 金属酸化物半導体とその製造方法および薄膜トランジスタ
KR100976459B1 (ko) * 2007-12-27 2010-08-17 삼성모바일디스플레이주식회사 박막 트랜지스터 및 제조방법 및 그를 구비하는평판표시장치
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
US7749820B2 (en) 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
KR101499239B1 (ko) * 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
TWI650848B (zh) * 2009-08-07 2019-02-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法
WO2009093722A1 (en) * 2008-01-23 2009-07-30 Canon Kabushiki Kaisha Thin film transistor and method of producing same

Also Published As

Publication number Publication date
US9171867B2 (en) 2015-10-27
JP2023103275A (ja) 2023-07-26
JP6576497B2 (ja) 2019-09-18
KR20110015377A (ko) 2011-02-15
TWI830077B (zh) 2024-01-21
JP7123227B2 (ja) 2022-08-22
JP2022002310A (ja) 2022-01-06
JP7434643B2 (ja) 2024-02-20
KR20190014565A (ko) 2019-02-12
KR20180043760A (ko) 2018-04-30
JP5378321B2 (ja) 2013-12-25
JP6148784B2 (ja) 2017-06-14
JP5814418B2 (ja) 2015-11-17
JP2022176938A (ja) 2022-11-30
US8759132B2 (en) 2014-06-24
TWI626731B (zh) 2018-06-11
CN104538437B (zh) 2018-01-26
KR101690215B1 (ko) 2016-12-27
TW202209633A (zh) 2022-03-01
JP2017103463A (ja) 2017-06-08
JP2020170845A (ja) 2020-10-15
JP2019083319A (ja) 2019-05-30
JP2018120231A (ja) 2018-08-02
CN104538437A (zh) 2015-04-22
KR102455525B1 (ko) 2022-10-18
TWI746064B (zh) 2021-11-11
JP2011054951A (ja) 2011-03-17
JP6302981B2 (ja) 2018-03-28
KR20210071910A (ko) 2021-06-16
JP2016028432A (ja) 2016-02-25
US20110031498A1 (en) 2011-02-10
KR20200044770A (ko) 2020-04-29
US9954005B2 (en) 2018-04-24
TW201828454A (zh) 2018-08-01
CN101997004A (zh) 2011-03-30
US20160035758A1 (en) 2016-02-04
JP2014060405A (ja) 2014-04-03
TW201133790A (en) 2011-10-01
TWI700810B (zh) 2020-08-01
KR101824696B1 (ko) 2018-02-01
TW202042372A (zh) 2020-11-16
TWI529914B (zh) 2016-04-11
TW201921644A (zh) 2019-06-01
TWI650848B (zh) 2019-02-11
US20130095588A1 (en) 2013-04-18
JP5535385B2 (ja) 2014-07-02
US20140302622A1 (en) 2014-10-09
KR101689725B1 (ko) 2016-12-26
KR20220140689A (ko) 2022-10-18
JP2016122843A (ja) 2016-07-07
KR20160150087A (ko) 2016-12-28
JP2017078850A (ja) 2017-04-27
JP2014197682A (ja) 2014-10-16
KR20150091290A (ko) 2015-08-10
US8324626B2 (en) 2012-12-04
JP7269423B2 (ja) 2023-05-08
JP6109269B2 (ja) 2017-04-05
TW201618278A (zh) 2016-05-16
KR101946361B1 (ko) 2019-02-11

Similar Documents

Publication Publication Date Title
CN101997004B (zh) 半导体器件及其制造方法
CN102160104B (zh) 半导体装置
CN102473733B (zh) 半导体装置以及制造半导体装置的方法
CN101713897B (zh) 显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant