WO2005074033A1 - Ｓｏｉウェーハの製造方法 - Google Patents

Ｓｏｉウェーハの製造方法 Download PDF

Info

Publication number
WO2005074033A1
WO2005074033A1 PCT/JP2005/001226 JP2005001226W WO2005074033A1 WO 2005074033 A1 WO2005074033 A1 WO 2005074033A1 JP 2005001226 W JP2005001226 W JP 2005001226W WO 2005074033 A1 WO2005074033 A1 WO 2005074033A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
layer
active layer
oxygen ion
soi
Prior art date
Application number
PCT/JP2005/001226
Other languages
English (en)
French (fr)
Inventor
Etsuro Morita
Akihiko Endo
Original Assignee
Sumco Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corporation filed Critical Sumco Corporation
Priority to JP2005517519A priority Critical patent/JP4828230B2/ja
Priority to US10/587,725 priority patent/US7867877B2/en
Priority to EP05709452A priority patent/EP1710836A4/en
Publication of WO2005074033A1 publication Critical patent/WO2005074033A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Definitions

  • the present invention relates to a method for manufacturing SOI (Silicon On Insulator) -18, and more particularly, to a method for manufacturing SOI-18 by a bonding method.
  • SOI Silicon On Insulator
  • SOI wafers have advantages over conventional silicon wafers, such as separation between devices, reduction of parasitic capacitance between devices and substrate, and the possibility of three-dimensional structure, and are used in high-speed, low-power LSIs.
  • As a method for manufacturing an SOI wafer there is a bonding method in which an oxide film is formed, two silicon wafers are bonded, and then ground and polished to form an SOI layer.
  • the bonding method includes a smart cut method (registered trademark).
  • a high-concentration impurity layer is oxidized, and the oxide film is removed with an HF solution to produce an SII wafer.
  • Patent Document 2 proposes the following technology. That is, in the production of SOI wafers by the smart cut method, first, the wafer surface after peeling is oxidized to form an oxide film. Then, the oxide film is removed using an HF aqueous solution. Thereafter, a heat treatment is performed in a reducing atmosphere containing hydrogen to flatten the surface. [0005] In general, when performing SOI thin film fabrication, it is required that the uniformity of the in-plane film thickness be 5 to 10% or less. Failure to do so will have a significant effect on the electrical characteristics (eg, switching time variations) of the transistors formed in the SOI layer.
  • Patent Document 1 JP-A-9-116125
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2000-124092
  • an object of the present invention is to provide a method for manufacturing an SOI wafer, which can achieve in-plane uniformity of the thickness of the thin SOI layer in the SOI wafer.
  • the present invention relates to a method of forming a bonded wafer by bonding an active layer wafer to a supporting wafer via an insulating film, and thereafter reducing the thickness of the active layer wafer.
  • a method for manufacturing an S ⁇ I wafer by performing oxygen ion implantation on the active layer wafer and forming an oxygen ion implanted layer on the active layer wafer. Process, and then heat treatment in a reducing atmosphere to reduce oxygen in the vicinity of the surface layer of the oxygen-implanted wafer by out-diffusion, and then attach the active-layer wafer to the supporting wafer via the insulating film.
  • the process of forming and bonding the wafer Then, the process of grinding the portion of the wafer for the active layer of the shell containing the shellfish to leave a portion of the wafer for the active layer on the surface side of the oxygen ion implanted layer by grinding the portion of the wafer for the active layer of the oxygen ion implanted layer. Exposing the oxygen ion-implanted layer by polishing or etching a part thereof, and then oxidizing the bonded wafer to form an oxide film having a predetermined thickness on the exposed surface of the oxygen ion-implanted layer; Thereafter, a step of removing the oxide film is provided.
  • the thickness of the insulating film (eg, oxide film) formed between the active layer wafer and the supporting wafer is not limited.
  • the acceleration voltage and dose of oxygen ions implanted into the active layer wafer are not limited. These conditions are appropriately selected depending on the target thickness of the SOI layer. Grinding of the wafer for the active layer of the bonded wafer is performed by mechanical processing. This grinding leaves a portion of the active layer wafer on the surface side of the oxygen ion implanted layer. The thickness of a part of the remaining active layer wafer is not limited.
  • an alkaline etching solution is used.
  • the oxidation treatment is performed, for example, in an oxidizing atmosphere.
  • the processing temperature is not limited. For example
  • the thickness of the oxide film to be oxidized is not limited.
  • Subsequent removal of the oxide film may be performed by cleaning with an HF solution, or may be performed by etching with hydrogen gas, Ar gas, or annealing using a gas containing HF.
  • the SOI wafer After removing the oxide film, for example, the SOI wafer is immersed in a mixed solution of an organic acid and hydrofluoric acid to remove particles and metal impurities adhering to the surface of the SOI wafer.
  • an oxygen ion implanted layer is formed at a predetermined depth of the active layer.
  • the wafer for the active layer is bonded to the supporting wafer via the insulating film to form a bonded wafer.
  • a part of the active layer wafer (about 5 xm in thickness) is left on the surface side of the oxygen ion implanted layer.
  • only a part of the remaining active layer material is polished.
  • etching is performed using an alkaline etching solution. Thereby, the oxygen ion implantation layer is exposed.
  • oxygen ions are implanted uniformly in the plane (can be implanted). Therefore, the exposed oxygen ion implanted layer is formed to have a uniform and substantially uniform thickness in the plane. Therefore, thereafter, an oxide film having a predetermined thickness is formed on the exposed surface of the oxygen ion implanted layer by an oxidation treatment. Then, by removing this oxide film, the oxygen ion implanted layer is also removed at the same time. As a result, the SOI layer can be made thinner and the thickness can be made uniform.
  • the present invention provides a method for forming an ion-implanted layer on a wafer for an active layer by implanting hydrogen or a rare gas element into the wafer for an active layer via an insulating film.
  • the layered wafer is bonded to the supporting wafer via an insulating film to form a bonded wafer, and then the bonded wafer is heat-treated and bonded with the ion-implanted layer as a boundary.
  • An SOI wafer manufacturing method includes a step of forming an oxide film having a predetermined thickness on an exposed surface of an ion-implanted layer, and a step of subsequently removing the oxide film.
  • the surface layer portion of the wafer which is shallower than the oxygen ion implantation region becomes the SOI layer. For this reason, it is necessary to heat the substrate at the time of implantation to 400 to 600 ° C in order to suppress the implantation damage at the time of implantation.
  • the surface layer is polished or etched, there is no need to consider implantation damage and control of the substrate temperature is not required.
  • an ion-implanted layer is formed on a wafer for an active layer (for example, a wafer in which an oxide film is formed on a silicon wafer).
  • the active layer wafer is bonded to a supporting wafer (eg, a silicon wafer) via an insulating film.
  • a bonded wafer having an insulating film interposed at the bonding interface is formed.
  • the bonded wafer is heat-treated at a set temperature (for example, approximately 500 ° C.).
  • a set temperature for example, approximately 500 ° C.
  • heat treatment is performed at a high temperature of 1100 ° C or more to strengthen the bonding of the bonding surfaces.
  • the atmosphere at this time is not limited to a reducing atmosphere or an oxidizing atmosphere. This heat treatment turns the implanted oxygen layer into a Si ⁇ layer, making it a layer more suitable for stopping polishing.
  • the thickness of the S ⁇ I layer can be made uniform and the thickness thereof can be made uniform.
  • an alkaline solution containing abrasive grains eg, silica
  • abrasive grains eg, silica
  • examples of the alkaline solution include an inorganic alkaline solution (KOH, NaOH, etc.), an organic alkaline solution, and a mixed solution thereof.
  • a part of the active layer wafer is polished while supplying an abrasive having an abrasive (silica) concentration of 1% by weight or less.
  • the abrasive has an abrasive concentration of 1% by weight or less. Therefore, it has a chemical polishing action that is almost equal to the mechanical polishing action force S by the abrasive grains.
  • a part (Si layer) of the active layer wafer on the surface side of the SOI wafer is polished by the chemical polishing action of the alkaline solution.
  • the alkaline solution is used for etching Si / SiO.
  • the Si layer which is a part of the active layer wafer, can be efficiently polished.
  • alkaline etching solution for example, KOH is used.
  • a part of the active layer ⁇ ⁇ 18 is alkali-etched. Etching using a chilling solution.
  • the alkaline etchant has a lower etching rate than the acidic etchant, but has a higher selectivity of silicon and silicon oxide etch rates. Thereby, only a part of the active layer wafer is etched to expose the oxygen ion implanted layer.
  • an oxygen ion implanted layer is formed on an active layer wafer in a manufacturing method of S ⁇ I ⁇ ⁇ 18 by a bonding method.
  • a bonded wafer is produced, and this is ground while leaving a part of the active layer wafer.
  • only a part of the active layer wafer is polished while supplying an abrasive having an abrasive concentration of 1% by weight or less to expose the oxygen ion implanted layer.
  • oxygen ions are uniformly implanted in the plane.
  • an oxidation treatment is performed to form an oxide film, which is removed together with the oxygen ion implanted layer.
  • the SOI layer is made thinner and its thickness is made uniform.
  • FIG. 1 is a flowchart showing a method for manufacturing an SOI layer A by a bonding method according to a first embodiment of the present invention.
  • FIG. 2 is a flowchart showing a method for manufacturing an SII wafer by a smart cut method according to a second embodiment of the present invention.
  • a method of manufacturing the SOI wafer 11 by the bonding method will be described with reference to FIG.
  • Fig. 1A two silicon wafers each having a diameter of 200mm prepared from a silicon ingot grown by the CZ method and doped with boron are prepared. Of these silicon wafers, one is an active layer wafer 21 (specific resistance of 110 ⁇ 'cm), and the other is a supporting wafer 22 (specific resistance of 10-20 ⁇ -cm).
  • the active layer wafer 21 is set in a vacuum chamber of the ion implantation apparatus. Then, from the surface of the active layer wafer 21, the accelerating voltage is 170 keV, and the dose is in the range of 5.0E16 5.0E17atoms / cm 2 , and more preferably, the dose is 1.0E17 ⁇ 3.0E17atoms / cm 2 . Inject oxygen ions. Oxygen ions are implanted from the surface of the active layer wafer 21 to a position at a predetermined depth. As a result, the oxygen ion implanted layer 13 is formed at a depth of about 3000 A from the surface of the active layer wafer 21.
  • heat treatment is performed in a reducing atmosphere to remove oxygen near the surface layer of the oxygen implanted wafer. Reduce by diffusion. Use argon as the atmosphere, at a temperature of 1100 ° C or more, for approximately 2 hours.
  • an oxide film (BOX layer) 12 is formed on the surface of the silicon wafer to be the active layer wafer 21.
  • the oxidation film 12 is formed by charging a silicon wafer into an oxidation furnace and heating the silicon wafer at a temperature of 1000 ° C. for 4 hours. At this time, the thickness of oxide film 12 formed is 1500A. This step may be performed before the oxygen ion implantation step.
  • the active layer wafer 21 is bonded to the supporting wafer 22 with the surface into which oxygen ions are implanted (the surface of the oxide film 12) as a bonding surface.
  • the bonding with the insulating film (oxide film 12) interposed at the bonding interface was performed. Form 10 is formed.
  • the bonding wafer 10 is subjected to a bonding heat treatment for firmly bonding the active layer wafer 21 and the supporting wafer 22.
  • the heat treatment is performed in an oxidizing gas atmosphere at 1100 ° C or more for approximately 2 hours.
  • some of the implanted oxygen ions are changed to oxygen precipitates (Si ⁇ ), which are then subjected to polishing or etching.
  • the bonding (for the active layer of the wafer 10) and the wafer 21 are separated by a predetermined thickness from the surface thereof (the surface opposite to the bonding surface). Just grind. Then, a part (about 5 ⁇ m in thickness) of the active layer wafer 21 is left on the surface side of the oxygen ion implanted layer 13.
  • an abrasive containing abrasive grains having an abrasive grain (silica) concentration of 1% by weight or less while supplying an abrasive containing abrasive grains having an abrasive grain (silica) concentration of 1% by weight or less, using a general polishing apparatus (not shown). ) Grinded bonding ⁇ Polish the surface of the wafer 10.
  • an abrasive an alkaline solution having an abrasive concentration of 1% by weight or less is used.
  • the alkaline solution is an organic alkaline solution containing amine as a main component (for example, piperazine, ethylenediamine, etc.).
  • a part (Si layer) of the active layer wafer 21 is polished by the chemical polishing action of the alkaline solution.
  • the alkaline solution has a high etching rate ratio between Si and Si ⁇ . others
  • the Si is polished to expose the oxygen ion implanted layer 13.
  • the oxygen ion implanted layer 13 is hardly polished because chemical polishing with an alkaline solution does not act.
  • the oxygen ion implanted layer 13 is formed uniformly in the plane of the SOI wafer 11. As a result, the oxygen ion implanted layer 13 uniformly formed in the plane is exposed.
  • a part of the active layer wafer 21 may be etched using an alkaline etching solution.
  • the bonded wafer A after grinding is immersed in an alkaline etching solution (liquid temperature of 85 ° C.) in which K ⁇ H is dissolved in pure water (DIW).
  • the alkaline etchant contains 10% by weight of K ⁇ H.
  • 0.1% by weight of hydrogen peroxide (H 2 O) is added to this etching solution.
  • H 2 O hydrogen peroxide
  • the etching rate ratio of 222 becomes 300 or more, and the oxide film (SiO 2) is hardly melted. Therefore, When the etching is performed using the alkaline etching solution, a part of the active layer wafer 21 remaining by the grinding is removed. Then, the surface of the oxygen ion implanted layer 13 is exposed.
  • the shellfish divination wafer 10 is subjected to a wet oxidation treatment at 950 ° C. for 0.5 hour in an oxidizing atmosphere.
  • a wet oxidation treatment at 950 ° C. for 0.5 hour in an oxidizing atmosphere.
  • an oxide film 15 having a predetermined thickness is formed on the exposed surface of the oxygen ion implanted layer 13.
  • this oxide film 15 is subjected to, for example, HF etching (HF solution composition 10
  • the thickness of the SOI layer 16 exposed after the removal of the oxide film is made uniform in the plane and thinned.
  • the above series of steps may be performed a plurality of times. This allows the SOI layer 16 to be made thinner while maintaining the flattened roughness. In other words, when the margin of the SOI layer 16 is large, the process of forming the oxide film 15 by oxidizing and then removing the oxide film 15 by, for example, HF etching is repeated, so that the SOI layer 16 becomes more It is thinned.
  • the shellfish fortune telling machine 10 is washed by the following treatment.
  • an aqueous ozone solution with an ozone concentration of 5 pm an aqueous solution containing 0.06% by weight of citric acid as an organic acid in pure water, and an aqueous solution containing 0.05% by weight of hydrofluoric acid
  • the resultant is immersed in an aqueous solution obtained by adding 0.6% by weight of an organic acid, citric acid, to pure water, and finally, in a dissolved ozone aqueous solution having an ozone concentration of 5 ppm at room temperature.
  • the time is 5 minutes each and the temperature is room temperature.
  • metal impurities or particles are removed from the surface of the shellfish fortune-telling machine 10.
  • heat treatment is carried out at a temperature of 1200 ° C for 1 hour in an argon gas atmosphere.
  • the oxygen ion implanted layer 13 is formed by uniformly implanting ions in the plane of the active layer wafer 21 with a uniform depth. Then, polishing is performed until the oxygen ion implanted layer 13 is exposed. Thereafter, an oxidation treatment is performed to form an oxide film 15, which is removed together with the oxygen ion implanted layer 13, so that the S ⁇ I layer 16 is made thinner and the film thickness is made uniform. it can.
  • the thickness of the S ⁇ I layer 16 thus formed can be controlled from 200 A to 700 A. The variation in the in-plane film thickness distribution for each film thickness is within 5%.
  • Example 2 Next, as a second embodiment of the present invention, a method for manufacturing the SOI wafer 111 by the smart cut method will be described with reference to FIG.
  • two 200 mm silicon wafers grown by the CZ method and sliced from a silicon ingot doped with boron are prepared.
  • One of these silicon wafers is used as an active layer wafer 121, and the other is used as a supporting wafer 122.
  • an oxide film 112 is formed on the surface of the silicon wafer to be the wafer 121 for the active layer.
  • the oxide film 112 is formed by charging a silicon wafer into an oxidation furnace and heating it to a temperature of 1000 ° C. for 4 hours. At this time, the thickness of oxide film 112 formed is 1500A.
  • the active layer wafer 121 on which the oxide film 112 is formed is set in a vacuum chamber of the ion implantation apparatus. Then, as shown in FIG. 2C, hydrogen ions having an acceleration voltage of 50 keV and a dose of 5.0E17 atoms / cm 2 are implanted from the surface of the active layer wafer 121 via the oxide film 112. Hydrogen ions are implanted from the surface of the active layer wafer 121 to a position at a predetermined depth. As a result, the hydrogen ion implanted layer 114 is formed at a predetermined depth position (about 450 OA) of the active layer wafer 121.
  • a wafer 121 for active layer into which hydrogen ions have been implanted is used as a bonding surface with the surface into which the ions have been implanted (the surface of oxide film 112) as a bonding surface. ⁇ ⁇ Paste it on AHA122. As a result, a bonded wafer 110 having an oxide film 112 interposed at the bonded interface is formed.
  • the bonded wafers 110 are subjected to a peeling heat treatment in a heat treatment chamber.
  • the temperature inside the heat treatment chamber is maintained at about 500 ° C. in a nitrogen gas atmosphere for 30 minutes.
  • oxygen is applied to the peeled surface 117 of the SOI wafer 111 after peeling. Injection.
  • an oxygen ion implanted layer 113 is formed at a depth of about 500 A from the separation surface 117 of the SOI wafer 111 (between the separation surface 117 and the oxide film 112).
  • a bonding strengthening heat treatment for firmly bonding the active layer wafer 121 and the supporting wafer 122 of the SI wafer 111 is performed.
  • the heat treatment is performed in an Ar gas atmosphere at a temperature of 1100 ° C. or more for approximately 2 hours.
  • the surface of the SII wafer 111 is polished while supplying an abrasive having an abrasive concentration of 1% by weight or less, and the surface of the oxygen ion implanted layer 113 is polished.
  • a part of the active layer layer 8 is etched using an alkaline etching solution. The method of polishing and etching a part of the active layer wafer is the same as that of the first embodiment.
  • the SOI wafer 111 is subjected to a wet oxidation treatment at 650 ° C. for one hour in an oxidizing atmosphere.
  • a wet oxidation treatment at 650 ° C. for one hour in an oxidizing atmosphere.
  • an oxide film 115 having a predetermined thickness is formed on the exposed surface of the oxygen ion implanted layer 113.
  • the oxide film 115 is removed by, for example, HF etching.
  • the thickness of the SOI layer 116 is reduced and made uniform.
  • the S ⁇ I layer in the SOI wafer produced by the shellfish divination method and the smart cut method is made thinner, and the thickness thereof is made uniform. Is possible.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

　平面内でその膜厚が均一な薄膜のＳＯＩ層を得ることができるＳＯＩウェーハの製造方法を提供する。この製造方法は、まず活性層用ウェーハに酸素イオン注入層を形成する。これを埋め込み酸化膜を介して支持用ウェーハに貼り合わせる。貼り合わせウェーバの活性層用ウェーハ側を研削し、その一部を残す。残された活性層用ウェーハの表面側を、研磨またはＫＯＨエッチングにより除去し、酸素イオン注入層を露出させる。この酸素イオン注入層では酸素イオンが面内で均一な深さに注入されている。この後、酸化処理して酸素イオン注入層の露出面に酸化膜を形成する。さらに、この酸化膜を酸素イオン注入層とともにＨＦ液により除去する。残された活性層用ウェーハ部分が薄膜のＳＯＩ層となる。

Description

明 細 書
SOIゥヱーハの製造方法
技術分野
[0001] 本発明は、 SOI (Silicon On Insulator)ゥヱ一八の製造方法、詳しくは貼り合わ せ法による S〇Iゥヱ一八の製造方法に関する。
本願は、 2004年 1月 30日に出願された特願 2004—24851号に対し優先権を主 張し、その内容をここに援用する。
背景技術
[0002] SOIゥヱーハは、従来のシリコンゥヱーハに比べ、素子間の分離、素子と基板間の 寄生容量の低減、 3次元構造が可能といった優越性があり、高速'低消費電力の LSI に使用されている。 SOIゥヱーハの製造方法には、酸化膜を形成し二枚のシリコンゥ エーハを結合させたのち研削、研磨して SOI層を形成する貼り合わせ法がある。また 、この貼り合わせ法には、スマートカット法（登録商標）が含まれている。
[0003] また、上記 SOIゥエーハの製造方法において、近年 SOI層の薄膜化および膜厚の 均一化が求められている。現状スマートカットの薄膜化には CMP (Chemical Mec hanical Polishing)が使われている力 ゥヱーハ全面を高精度に均一に研磨する ことが困難なため要求に対応できない。 S〇I層の薄膜化'均一化技術として、例えば 特許文献 1に記載のものが提案されている。すなわち、支持ゥエーハに酸化膜を形 成する一方、活性層用ゥエーハ表面に熱拡散法やイオン注入法でボロンなどの高濃 度不純物層を形成し、これらを貼り合わせる。次いで、活性層用ゥエーハ側を研削し 、研削にて残ったシリコン部分をエッチングして高濃度不純物層を露出させる。さらに
、高濃度不純物層を酸化し、この酸化膜を HF液で除去することにより、 S〇Iゥエーハ を作製する方法である。
[0004] また、特許文献 2には、以下の技術が提案されている。すなわち、スマートカット法 による SOIゥエーハの作製にあって、まず剥離後のゥエーハ表面を酸化処理して酸 化膜を形成する。そして、 HF水溶液を用いてこの酸化膜を除去する。この後、水素 を含む還元性雰囲気下で熱処理して、その表面を平坦ィ匕する方法である。 [0005] 通常、 SOIの薄膜ィ匕に際しては、面内の膜厚の均一性が 5— 10%以下であること が求められる。これを満たさないと、 SOI層に形成するトランジスタの電気的特性 (例 えばスイッチング時間のばらつき）に大きな影響を与えてしまう。
[0006] し力、しながら、上記特許文献 1に記載の技術では、研削面に残るシリコンをエツチン グする場合、そのエッチング液の Siに対するエッチングレートと高濃度不純物層に対 するそれとの差が大きくない。したがって、研削後の Si面をエッチングすると、高濃度 不純物層をもエッチングすることがあり、その高濃度不純物層の面内での厚さ均一性 は得らなレ、。よって、 SOI層の膜厚については面内での均一性を保持できないことと なる。
[0007] また、特許文献 2に記載の技術では、水素ガスのエッチング効果を利用して平坦ィ匕 処理を行う。しかしながら、この水素ァニールまたはアルゴンガスァニールに際しては 、縦型炉を使用するため、ガス流の不均一性のため、その S〇Iゥエー八の中心と外 周端部とではガスによるエッチングレートの制御が難しい。このため、エッチングムラ が生じやすくなり、このエッチングムラにより、 SOI層の膜厚が不均一となる。
特許文献 1 :特開平 9 - 116125号公報
特許文献 2：特開 2000 - 124092号公報
発明の開示
発明が解決しょうとする課題
[0008] そこで、この発明は、 SOIゥエーハにおいて、薄膜の SOI層でのその厚さの面内均 一性を達成することができる SOIゥエーハの製造方法を提供することを目的とする。 課題を解決するための手段
[0009] この目的を達成するため、本発明は、活性層用ゥエーハを絶縁膜を介して支持用ゥ ヱーハに貼り合わせて貼り合わせゥヱーハを形成し、この後、活性層用ゥヱーハ側を 薄膜化することにより S〇Iゥヱーハを製造する S〇Iゥヱ一八の製造方法であって、活 性層用ゥエーハに酸素イオンを注入して、活性層用ゥエー八に酸素イオン注入層を 形成する工程と、次に還元雰囲気中で熱処理することで、酸素注入ゥエーハの表面 層近傍の酸素を外方拡散により低減する工程と、次いで、活性層用ゥエーハを絶縁 膜を介して支持用ゥエーハに貼り合わせて貼り合わせゥエーハを形成する工程と、次 に、貝占り合わせゥエーハの活性層用ゥエーハ部分を研削することにより、酸素イオン 注入層の表面側に活性層用ゥエーハの一部を残す工程と、この後、残された活性層 用ゥヱーハの一部を研磨またはエッチングすることにより酸素イオン注入層を露出さ せる工程と、次いで、貼り合わせゥエーハを酸化処理して酸素イオン注入層の露出面 に所定厚さの酸化膜を形成する工程と、この後、この酸化膜を除去する工程とを含む S〇Iゥヱーハの製造方法である。
[0010] 活性層用ゥエーハと支持用ゥエーハとの間に形成される絶縁膜 (例えば酸化膜)の 厚さは限定されない。
また、活性層用ゥエーハに注入される酸素イオンの注入加速電圧、ドーズ量は限定 されなレ、。これらの条件は、 SOI層の目標膜厚により適宜選択される。貼り合わせゥェ ーハの活性層用ゥエーハの研削は機械式の加工で実施される。この研削により酸素 イオン注入層の表面側に活性層用ゥエーハの一部を残す。残される活性層用ゥエー ハの一部の膜厚は限定されない。
エッチングでは、アルカリ性エッチング液を使用する。
酸化処理は、例えば酸化性雰囲気で行う。その処理温度は限定されない。例えば
、 600°C— 1000°Cの酸化性雰囲気で処理される。酸化処理される酸化膜の厚さも 限定されない。
この後の酸化膜除去は、 HF液による洗浄でもよいし、または、水素ガスや、 Arガス 、または HFを含むガスを使ったァニールによるエッチングを用いてもよい。
酸化膜を除去した後に、例えば、有機酸とフッ酸との混合液に SOIゥエーハを浸漬 して、 SOIゥヱーハの表面に付着するパーティクルおよび金属不純物を除去する。
[0011] この S〇Iゥエー八の製造方法にあっては、活性層用ゥエー八の所定深さ位置に酸 素イオン注入層を形成する。次いで、活性層用ゥエーハを絶縁膜を介して支持用ゥ ヱーハに貼り合わせて貼り合わせゥヱーハを形成する。この後、貼り合わせゥヱ一八 の活性層用ゥエーハ部分を研削することにより、酸素イオン注入層の表面側に活性 層用ゥエーハの一部（膜厚略 5 x m)を残す。そして、残された活性層用ゥエー八の 一部のみを研磨する。または、アルカリエッチング液でエッチングする。これにより、酸 素イオン注入層が露出する。 貝占り合わせゥヱーハの酸素イオン注入層では、その面内において均一に酸素ィォ ンが注入されている（注入することができる）。よって、露出した酸素イオン注入層は、 面内において均一にかつ略均一の厚さに形成されている。したがって、この後、酸化 処理により酸素イオン注入層の露出面に所定厚さの酸化膜を形成する。そして、この 酸化膜を除去することにより、酸素イオン注入層も同時に除去される。この結果、 SOI 層を薄膜ィ匕できるとともに、その膜厚を均一化することができる。
[0012] また、本発明は、活性層用ゥエー八に絶縁膜を介して水素または希ガス元素をィォ ン注入して、この活性層用ゥエーハにイオン注入層を形成し、次いで、この活性層用 ゥエーハを絶縁膜を介して支持用ゥエーハに貼り合わせて貼り合わせゥエーハを形 成し、この後、この貼り合わせゥヱーハを熱処理して、イオン注入層を境界として貼り 合わせゥヱ一八の一部を剥離して SOIゥヱーハを製造する SOIゥヱーハの製造方法 であって、剥離後の SOIゥエー八の剥離面から酸素イオンを注入し、剥離面と上記絶 縁膜との間に酸素イオン注入層を形成する工程と、次に、剥離面から酸素イオン注 入層までの活性層用ゥエーハの一部を研磨またはエッチングして酸素イオン注入層 を露出させる工程と、次いで、この SOIゥヱーハを酸化処理して酸素イオン注入層の 露出面に所定厚さの酸化膜を形成する工程と、この後、この酸化膜を除去する工程 とを含む SOIゥエーハの製造方法である。
この場合、酸素イオン注入領域より浅いゥエーハ表層部分は SOI層になる。このた め、注入時の注入損傷を抑制するために注入時の基板温度を 400— 600°Cに加熱 する必要がある。し力 ながら本発明では、表層部分は研磨またはエッチングされる ため、注入損傷を考慮する必要がなく基板温度制御は不要となる。
[0013] この S〇Iゥヱ一八の製造方法にあっては、まず活性層用ゥヱーハ（例えばシリコンゥ エーハに酸化膜を形成したゥエーハ）にイオン注入層を形成する。次いで、この活性 層用ゥエーハを、絶縁膜を介して支持用ゥエーハ（例えばシリコンゥェーハ）に貼り合 わせる。活性層用ゥエーハと支持用ゥエーハとが貼り合わされた結果、貼り合わせ界 面に絶縁膜が介在された貼り合わせゥエー八が形成される。この後、この貼り合わせ ゥエーハを設定温度（例えば略 500°C)にて熱処理する。この結果、イオン注入層を 境界として貼り合わせゥヱーハが全面にて完全に剥離する。この後、 S〇Iゥヱーハの 剥離面に所定条件の酸素イオンを注入する。これにより、所定深さ位置に酸素イオン 注入層が形成される。
次に貼り合せ面の結合を強化するために 1100°C以上の高温で熱処理を行う。この 際の雰囲気は、還元雰囲気、酸化性雰囲気に限定されない。この熱処理により注入 酸素層が Si〇層となり、より研磨ストップに適した層となる。
2
この後、酸素イオン注入層までを研磨してイオン注入層を露出させる。これにより、
S〇I層を薄膜ィ匕するとともに、その厚さを均一化することができる。
[0014] 本発明の SOIゥエーハの製造方法においては、砥粒濃度が 1重量％以下の研磨 剤を供給しながら、上記活性層用ゥエー八の一部を研磨することが好ましい。
研磨剤としては、砥粒 (例えばシリカ）濃度力^重量％以下の砥粒を含むアルカリ性 溶液を使用する。アルカリ性溶液としては、無機アルカリ溶液 (KOH、 NaOH等）、有 機アルカリ溶液またはこれらの混合溶液などがある。
[0015] この SOIゥエーハの製造方法にあっては、砥粒 (シリカ）濃度が 1重量％以下の研磨 剤を供給しながら、上記活性層用ゥエーハの一部を研磨する。
研磨剤は、砥粒濃度が 1重量％以下である。よって、砥粒による機械的な研磨作用 力 Sほとんどなぐ化学的な研磨作用を有する。
アルカリ性溶液による化学的な研磨作用により、 SOIゥエーハの表面側の活性層用 ゥエーハの一部（Si層）が研磨される。アルカリ性溶液は、 Si/SiO のエッチングレ
2
ート比が高い。このため、活性層用ゥエーハの一部である Si層を効率よく研磨するこ とができる。
この後、 s環が研磨されて、酸素イオン注入層が露出する。酸素イオン注入層には
、アルカリ性溶液による化学的な研磨が作用しない。このため、酸素イオン注入層は 、ほとんど研磨されない。この結果、酸素イオン注入層を均一に露出させることができ る。
[0016] さらに、本発明の S〇Iゥヱーハの製造方法においては、アルカリ性エッチング液を 使用して、上記活性層用ゥヱーハの一部をエッチングすることが好ましい。
アルカリ性エッチング液は、例えば、 KOHが使用される。
[0017] この S〇Iゥヱ一八の製造方法にあっては、活性層用ゥヱ一八の一部をアルカリエツ チング液を使用してエッチングする。アルカリ性エッチング液は、酸性エッチング液よ りもエッチング速度が遅いが、シリコンとシリコン酸化物のエッチングレートの選択比 が大きい。これにより、活性層用ゥエーハの一部のみをエッチングして、酸素イオン注 入層を露出させることができる。
発明の効果
[0018] 以上の説明の通り、この発明によれば、貼り合わせ法による S〇Iゥヱ一八の製造方 法において、活性層用ゥエーハに酸素イオン注入層を形成する。次いで、貼り合わ せゥヱーハが作製し、これを活性層用ゥヱーハの一部を残して研削する。この後、砥 粒濃度力 1重量％以下の研磨剤を供給しながら活性層用ゥエーハの一部のみを研 磨して、酸素イオン注入層を露出させる。このとき、面内に酸素イオンが均一に注入 されている。この後、酸化処理して酸化膜を形成し、これを酸素イオン注入層とともに 除去する。これにより、 SOI層が薄膜化されるとともに、その膜厚が均一化される。 また、スマートカット法の SOIゥヱーハにおいても、酸素イオンを注入することにより SOI層の薄膜化および均一化が可能となる。
図面の簡単な説明
[0019] [図 1]図 1は、この発明の第一の実施形態に係る貼り合わせ法による SOIゥエー八の 製造方法を示すフロー図である。
[図 2]図 2は、この発明の第二の実施形態に係るスマートカット法による S〇Iゥヱーハ の製造方法を示すフロー図である。
符号の説明
[0020] 10、 110 貝占り合わせゥエーハ
11、 111 S〇Iゥェーハ
12、 112 酸化膜 (BOX層）
13、 113 酸素イオン注入層
15、 115 酸化膜
16、 116 S〇I層
21 , 121 活性層用ゥエーハ
22、 122 支持用ゥエーハ 発明を実施するための最良の形態
[0021] 以下、この発明の実施形態について、図面を参照して説明する。
実施例 1
[0022] まず、貼り合わせ法による SOIゥヱーハ 11の製造方法について、図 1を参照して説 明する。最初に、図 1の Aに示すように、 CZ法により育成され、ボロンがドーパントとさ れたシリコンインゴットからスライスした直径 200mmシリコンゥエーハを 2枚準備する。 これらのシリコンゥエーハのうち、一方を活性層用ゥエーハ 21 (比抵抗 1一 10 Ω ' cm) とし、他方を支持用ゥエーハ 22 (比抵抗 10— 20 Ω - cm)とする。
[0023] 次いで、図 1の Bに示すように、活性層用ゥエーハ 21を、イオン注入装置の真空チ ヤンバの中にセットする。そして、活性層用ゥヱーハ 21の表面から加速電圧 = 170ke V、ドーズ量 = 5. 0E16 5. 0E17atoms/cm2の範囲、より好ましくはドーズ量 = 1. 0E17— 3. 0E17atoms/cm2の条件で酸素イオンを注入する。酸素イオンは、 活性層用ゥエーハ 21の表面から所定深さの位置まで注入される。この結果、活性層 用ゥエーハ 21の表面より約 3000Aの深さ位置に酸素イオン注入層 13が形成される 次に還元雰囲気中で熱処理することで、酸素注入ゥエーハの表面層近傍の酸素を 外方拡散により低減させる。雰囲気としてアルゴンを用レ、、温度 1100°C以上、略 2時 間とする。この熱処理によって、酸素イオン注入を起因とした最終 SOIゥヱーハでの S OI層中の酸素析出物の発生が抑制され、結晶欠陥の少ない SOIゥエーハを製造す ること力 S可言 となる。
[0024] この後、図 1の Cに示すように、活性層用ゥヱーハ 21となるシリコンゥエーハの表面 に酸化膜 (BOX層） 12を形成する。酸ィ匕膜 12の形成は、酸化炉内にシリコンゥエー ハを装入し、これを 4時間、温度 1000°Cで加熱することにより行われる。このとき、形 成される酸化膜 12の厚さは 1500Aである。なお、この工程は上記酸素イオン注入 工程の前に行ってもよい。
[0025] 次に、図 1の Dに示すように、活性層用ゥエーハ 21を、酸素イオンが注入された面（ 酸化膜 12表面）を貼り合わせ面として、支持用ゥエーハ 22に貼り合わせる。この結果 、図 1の Eに示すように、貼り合わせ界面に絶縁膜 (酸化膜 12)が介在された貼り合わ せゥヱーハ 10が形成される。
[0026] この後、貼り合わせゥエーハ 10について、その活性層用ゥエーハ 21と、支持用ゥェ ーハ 22とを強固に結合するための貼り合わせ熱処理を行う。熱処理の条件は、酸化 性ガス雰囲気中で 1100°C以上、略 2時間とする。以上の熱処理を施すことで、注入 酸素イオンの一部は酸素析出物（Si〇 )に変化し、その後研磨またはエッチングの
2
選択性を高めることができる。
[0027] 次に、図 1の Fに示すように、研削装置を用いて貼り合わせゥエーハ 10の活性層用 ゥエーハ 21をその表面 (貼り合わせ面とは反対側の面）から所定の厚さ分だけ研削 する。そして、酸素イオン注入層 13の表面側に活性層用ゥエーハ 21の一部（膜厚略 5 μ m)を残す。
[0028] そして、図 1の Gに示すように、砥粒（シリカ）濃度が 1重量％以下の砥粒を含む研 磨剤を供給しながら、一般の研磨装置を使用して（図示せず)研削された貼り合わせ ゥエーハ 10の表面を研磨する。研磨剤としては、砥粒濃度が 1重量％以下であるァ ルカリ性溶液を使用する。アルカリ性溶液は、有機アルカリ溶液でありアミンを主成分 としたもの（例えば、ピぺラジン、エチレンジァミン等）を使用する。
[0029] アルカリ性溶液による化学的な研磨作用により、活性層用ゥエーハ 21の一部（Si層 )が研磨される。アルカリ性溶液は、 Siと Si〇 とのエッチングレート比が高い。このた
2
め、活性層用ゥエーハ 21の一部である S漏を効率よく研磨することができる。
[0030] この後、 Siが研磨されて、酸素イオン注入層 13が露出する。酸素イオン注入層 13 は、アルカリ性溶液による化学的な研磨が作用せずにほとんど研磨されない。なお、 酸素イオン注入層 13は、 SOIゥエーハ 11の面内に均一に形成されている。この結果 、面内に均一に形成された酸素イオン注入層 13が露出する。
[0031] または、アルカリ性エッチング液を使用して、活性層用ゥヱーハ 21の一部をエッチ ングすることも可能である。具体的には、 K〇Hを純水（DIW)に溶力 たアルカリ性 エッチング液 (液温 85°C)に、研削後の貼り合わせゥエーハ 10を浸積する。なお、ァ ルカリ性エッチング液は 10重量％の K〇Hを含んでいる。また、このエッチング液中 には 0. 1重量％の過酸化水素（H O )が添加されている。これにより、 SiZSiO の
2 2 2 エッチングレート比が 300以上となり、酸化膜（SiO )は溶損しにくい。したがって、こ のアルカリ性エッチング液を使用してエッチングすると、上記研削で残った活性層用 ゥエーハ 21の一部が除去される。そして、酸素イオン注入層 13の表面が露出する。
[0032] そして、この後、図 1の Hに示すように、貝占り合わせゥヱーハ 10について、酸化性雰 囲気中で、温度を 950°C、 0. 5時間のウエット酸化処理を行う。この結果、酸素イオン 注入層 13の露出面に所定厚さの酸化膜 15が形成される。
[0033] 次に、図 1の Iに示すように、この酸化膜 15を例えば HFエッチング（HF液組成 10
%、温度 20°C)により除去する。これにより、酸化膜除去後露出した SOI層 16の厚さ が面内にて均一化され、かつ薄膜化される。
[0034] 上記一連の工程（酸化処理および HFエッチング）は、複数回行ってもょレ、。これに より、平坦化された粗さを維持したままで、 SOI層 16の薄膜化がより可能である。すな わち、 SOI層 16の取り代が大きい場合は、酸化処理して酸化膜 15を形成した後、例 えば HFエッチングにより酸化膜 15を除去する工程を繰り返すことにより、 SOI層 16 がより薄膜化される。
[0035] 次に、貝占り合わせゥエーハ 10を以下の処理により洗浄する。まず、オゾン濃度が 5ρ pmの溶存オゾン水溶液に、次に、純水に対して有機酸としてクェン酸を 0. 06重量 %混合した水溶液に、そして、フッ酸を 0. 05重量％添加した水溶液に、この後、純 水に対して有機酸であるクェン酸を 0. 6重量％添加した水溶液に、最後に、オゾン 濃度が 5ppmの室温の溶存オゾン水溶液にそれぞれ浸漬する。時間は各 5分、温度 は室温である。これにより、貝占り合わせゥエーハ 10の表面から金属不純物またはパー ティクルが除去される。洗浄後、アルゴンガス雰囲気中で温度 1200°C、 1時間保持し て熱処理をする。以上の工程により、 SOIゥエーハ 11を完成させる。
[0036] 以上の結果、酸素イオン注入層 13は、活性層用ゥエーハ 21の面内に均一にかつ 均一深さでイオン注入されて形成されている。そして、酸素イオン注入層 13を露出さ せるまで研磨する。この後、酸化処理をして酸化膜 15を形成し、これを酸素イオン注 入層 13とともに除去すれば、 S〇I層 16が薄膜化されるととともに、膜厚を均一化する こと力 Sできる。このようにして形成された S〇I層 16の膜厚は 200 Aから 700 Aでコント ロールできる。それぞれの膜厚で面内の膜厚分布のばらつきは、 5%以内となる。 実施例 2 [0037] 次に、本発明の第二の実施形態として、スマートカット法による SOIゥヱーハ 111の 製造方法について、図 2を参照して説明する。
[0038] まず、図 2の Aに示すように、 CZ法により育成され、ボロンがドーパントとされたシリ コンインゴットからスライスした 200mmシリコンゥエーハを 2枚準備する。これらのシリ コンゥエーハを、一方を活性層用ゥエーハ 121として、他方を支持用ゥエーハ 122と する。
[0039] そして、図 2の Bに示すように、活性層用ゥエーハ 121となるシリコンゥエーハの表面 に酸化膜 112を形成する。酸化膜 112の形成は、酸化炉内にシリコンゥエーハを装 入し、これを 4時間、温度 1000°Cに加熱することにより行われる。このとき、形成され る酸化膜 112の厚さは 1500Aである。
[0040] 次に、酸化膜 112が形成された活性層用ゥエーハ 121を、イオン注入装置の真空 チャンバの中にセットする。そして、図 2の Cに示すように、活性層用ゥエーハ 121の 表面より酸化膜 112を介して加速電圧 = 50keV、ドーズ量 = 5. 0E17atoms/cm2 の水素イオンを注入する。水素イオンは、活性層用ゥエーハ 121の表面から所定深 さの位置まで注入される。この結果、活性層用ゥエーハ 121の所定深さ位置 (約 450 OA)に水素イオン注入層 114が形成される。
[0041] 次に、図 2の Dに示すように、水素イオンが注入された活性層用ゥエーハ 121を、そ のイオンが注入された面（酸化膜 112表面）を貼り合わせ面として、支持用ゥエーハ 1 22に貼り合わせる。この結果、貼り合わせ界面に酸化膜 112が介在された貼り合わ せゥヱーハ 110が形成される。
[0042] 図 2の Eに示すように、貼り合わせゥエーハ 110を熱処理室において剥離熱処理を 施す。このとき、熱処理室内は、温度が略 500°Cで窒素ガス雰囲気に 30分保持され る。
[0043] すると、貼り合わせゥヱーハ 110は、水素イオン注入層 114において希ガス（水素ガ ス）のバブルが形成され、このバブルが形成された水素イオン注入層 114を境界とし て、貝占り合わせゥエーハ 110の一部（活性層用ゥエーハ 121の一部）が剥離する。こ れにより、図 2の Fに示すように、 S〇Iゥヱーハ 111が形成される。
[0044] 次に、図 2の Gに示すように、剥離後の SOIゥヱーハ 111の剥離面 117に酸素ィォ ンを注入する。このときの注入の条件は、カロ速電圧 = 40keV、ドーズ量 = 5· 0E16 一 5. 0E17atoms/cm2の範囲、より好ましくはドーズ量 = 1. 0E17— 3. 0E17ato ms/cm2である。これにより SOIゥエーハ 111の剥離面 117より約 500 Aの深さ位置 (剥離面 117と酸化膜 112との間）に酸素イオン注入層 113が形成される。
[0045] この後、 S〇Iゥエーハ 111の活性層用ゥエーハ 121と、支持用ゥエーハ 122とを強 固に結合するための貼り合わせ強化熱処理を行う。熱処理の条件は、 Arガス雰囲気 中で 1100°C以上、略 2時間の条件で行う。
[0046] 次に、図 2の Hに示すように、 S〇Iゥヱーハ 111の表面を、砥粒濃度が 1重量％以 下の研磨剤を供給しながら研磨し、酸素イオン注入層 113の表面を露出させる。また は、アルカリ性エッチング液を使用して、活性層用ゥエー八の一部をエッチングする。 活性層用ゥエーハの一部の研磨およびエッチングの方法は上記第一の実施形態と 同じである。
[0047] そして、この後、図 2の Iに示すように、 SOIゥヱーハ 111について、酸化性雰囲気 中で、温度を 650°C、 1時間のウエット酸化処理を行う。この結果、酸素イオン注入層 113の露出面に所定厚さの酸化膜 115が形成される。
[0048] そして、図 2の Jに示すように、この酸化膜 115を例えば HFエッチングにより除去す る。これにより、 SOI層 116の厚さが薄膜化され、かつ均一化される。
[0049] 最後に、 SOI層 116の表面のパーティクル除去を行レ、、アルゴンガス雰囲気での熱 処理を行って、 SOIゥエーハ 111を完成させる。
[0050] スマートカット法による SOIゥヱーハ 111の製造方法において、本発明の SOIゥエー ハの製造方法により製造された SOI層 116 (膜厚 500A)の均一性を確認する実験 を実施した。また、酸素イオン注入の有無および CMP研磨 Z研磨布による研磨 (砥 粒レス）の条件を変えて実験を行レ、比較した。この結果を表 1に示す。
[0051] [表 1] 酸素イオン注入層 薄膜化手法 S O I層のばらつき 値 （最大一最小） 比較例 1 なし C M P > 1 0 0 A 比較例 2 あり CMP > 1 0 0 A 比較例 3 なし 研磨布 （砥粒レス） > 1 0 O A 本発明 あり 研磨布 （砥粒レス） 2 O A
[0052] この表 1の結果により、通常の CMP研磨による SOIゥヱーハの製造方法よりも本発 明による SOIゥヱーハの製造方法の方力 SOI層 116の均一化が改善されてレ、るこ とが確認された。
[0053] 以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態に限定 されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、お よびその他の変更が可能である。本発明は前述した説明によって限定されることはな く、添付のクレームの範囲によってのみ限定される。
産業上の利用の可能性
[0054] 本発明の SOIゥヱ一八の製造方法によれば、貝占り合わせ法およびスマートカット法 により作製された SOIゥヱーハにおける S〇I層を薄膜化するとともに、その膜厚の均 一化が可能となる。

Claims

請求の範囲
[1] 活性層用ゥエーハを絶縁膜を介して支持用ゥエー八に貼り合わせて貼り合わせゥェ ーハを形成し、この後、前記活性層用ゥエーハ側を薄膜化することにより SOIゥエー ハを製造する S〇Iゥヱーハの製造方法であって、
前記活性層用ゥエーハに酸素イオンを注入して、前記活性層用ゥエーハに酸素ィ オン注入層を形成する工程と、
前記酸素イオン注入層が形成された前記活性層用ゥエーハを還元雰囲気中で熱 処理することで、前記活性層用ゥエーハの表面層近傍の酸素を外方拡散により低減 する工程と、
前記活性層用ゥエーハを前記絶縁膜を介して前記支持用ゥエーハに貼り合わせて 貼り合わせゥエーハを形成する工程と、
前記貼り合わせゥエーハの前記活性層用ゥエーハ部分を研削することにより、酸素 イオン注入層の表面側に前記活性層用ゥエーハの一部を残す工程と、
残された前記活性層用ゥエーハの一部を研磨またはエッチングすることにより前記 酸素イオン注入層を露出させる工程と、
前記貼り合わせゥエーハを酸化処理して前記酸素イオン注入層の露出面に所定厚 さの酸化膜を形成する工程と、
前記酸化膜を除去する工程と
を含む SOIゥヱ一八の製造方法。
[2] 活性層用ゥエー八に絶縁膜を介して水素または希ガス元素をイオン注入して、前記 活性層用ゥエーハにイオン注入層を形成し、次いで、前記活性層用ゥエーハを絶縁 膜を介して支持用ゥエーハに貼り合わせて貼り合わせゥエーハを形成し、この後、前 記貼り合わせゥエーハを熱処理して、前記イオン注入層を境界として前記貼り合わせ ゥヱーハの一部を剥離して S〇Iゥヱーハを製造する S〇Iゥヱ一八の製造方法であつ て、
剥離後の前記 SOIゥエーハの剥離面から酸素イオンを注入し、前記剥離面と前記 絶縁膜との間に酸素イオン注入層を形成する工程と、
前記剥離面から前記酸素イオン注入層までの前記活性層用ゥエーハの一部を研 磨またはエッチングして酸素イオン注入層を露出させる工程と、
前記 SOIゥエーハを酸化処理して前記酸素イオン注入層の露出面に所定厚さの酸 化膜を形成する工程と、
前記酸化膜を除去する工程と
を含む SOIゥヱ一八の製造方法。
[3] 前記酸素イオン注入層を形成する工程は、酸素ドーズ量が 5. 0E16— 5. 0E17at omsZcm2の範囲である請求項 1に記載の S〇Iゥヱーハ製造方法。
[4] 前記酸素イオン注入層を形成する工程は、酸素ドーズ量が 5. 0E16— 5. 0E17at omsZcm2の範囲である請求項 2に記載の S〇Iゥヱーハ製造方法。
[5] 前記酸素イオン注入層を露出させる工程は、砥粒濃度が 1重量％以下の研磨剤を 供給しながら前記活性層用ゥエーハの一部を研磨する請求項 1または請求項 3に記 載の S〇Iゥヱ一八の製造方法。
[6] 前記酸素イオン注入層を露出させる工程は、アルカリ性エッチング液を使用して前 記上記活性層用ゥエーハの一部をエッチングする請求項 1または請求項 3に記載の
SOIゥヱーハの製造方法。
[7] 前記酸素イオン注入層を露出させる工程は、砥粒濃度が 1重量％以下の研磨剤を 供給しながら前記活性層用ゥエーハの一部を研磨する請求項 2または請求項 4に記 載の SOIゥヱーハの製造方法。
[8] 前記酸素イオン注入層を露出させる工程は、アルカリ性エッチング液を使用して前 記上記活性層用ゥエーハの一部をエッチングする請求項 2または請求項 4に記載の
SOIゥヱーハの製造方法。
PCT/JP2005/001226 2004-01-30 2005-01-28 Ｓｏｉウェーハの製造方法 WO2005074033A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005517519A JP4828230B2 (ja) 2004-01-30 2005-01-28 Ｓｏｉウェーハの製造方法
US10/587,725 US7867877B2 (en) 2004-01-30 2005-01-28 Method for manufacturing SOI wafer
EP05709452A EP1710836A4 (en) 2004-01-30 2005-01-28 METHOD FOR PRODUCING AN SOI WATER

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-024851 2004-01-30
JP2004024851 2004-01-30

Publications (1)

Publication Number Publication Date
WO2005074033A1 true WO2005074033A1 (ja) 2005-08-11

Family

ID=34823955

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/001226 WO2005074033A1 (ja) 2004-01-30 2005-01-28 Ｓｏｉウェーハの製造方法

Country Status (4)

Country Link
US (1) US7867877B2 (ja)
EP (1) EP1710836A4 (ja)
JP (1) JP4828230B2 (ja)
WO (1) WO2005074033A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008004591A1 (fr) * 2006-07-04 2008-01-10 Sumco Corporation Procédé de production d'une tranche liée
EP1914799A1 (en) * 2005-07-29 2008-04-23 Shanghai Simgui Technology Co., Ltd Method for manufacturing silicon on insulator
JP2008258304A (ja) * 2007-04-03 2008-10-23 Sumco Corp 半導体基板の製造方法
WO2009031392A1 (ja) * 2007-09-07 2009-03-12 Sumco Corporation 貼り合わせウェーハの製造方法
JP2009176860A (ja) * 2008-01-23 2009-08-06 Sumco Corp 貼り合わせウェーハの製造方法
JP2009253237A (ja) * 2008-04-11 2009-10-29 Sumco Corp 貼り合わせウェーハの製造方法
JP2010003852A (ja) * 2008-06-19 2010-01-07 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP2010045148A (ja) * 2008-08-12 2010-02-25 Sumco Corp 貼り合わせウェーハの製造方法
JP2010067919A (ja) * 2008-09-12 2010-03-25 Sumco Corp 貼り合わせシリコンウェーハの製造方法
US7718509B2 (en) 2008-06-03 2010-05-18 Sumco Corporation Method for producing bonded wafer
US7955874B2 (en) 2008-12-25 2011-06-07 Sumco Corporation Method of producing bonded silicon wafer

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法
DE602006017906D1 (de) * 2006-12-26 2010-12-09 Soitec Silicon On Insulator Verfahren zum herstellen einer halbleiter-auf-isolator-struktur
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
EP2075830A3 (en) * 2007-10-11 2011-01-19 Sumco Corporation Method for producing bonded wafer
JP2009135453A (ja) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
US7767583B2 (en) * 2008-03-04 2010-08-03 Varian Semiconductor Equipment Associates, Inc. Method to improve uniformity of chemical mechanical polishing planarization
TWI476820B (zh) * 2008-05-02 2015-03-11 Varian Semiconductor Equipment 改良化學機械研磨平坦化之均勻度的方法
JP2009272471A (ja) * 2008-05-08 2009-11-19 Sumco Corp 貼り合わせウェーハの製造方法
JP5524453B2 (ja) * 2008-05-15 2014-06-18 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハのエッチング方法及びエッチング装置
JP2010135538A (ja) * 2008-12-04 2010-06-17 Sumco Corp 貼り合わせウェーハの製造方法
WO2010150671A1 (en) * 2009-06-24 2010-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP6107709B2 (ja) * 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6036732B2 (ja) * 2014-03-18 2016-11-30 信越半導体株式会社 貼り合わせウェーハの製造方法
US11232974B2 (en) * 2018-11-30 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication method of metal-free SOI wafer
US20230066183A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company Ltd. Method of fabricating a semiconductor structure and semiconductor structure obtained therefrom

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228061A (ja) 1989-03-01 1990-09-11 Nippon Telegr & Teleph Corp <Ntt> Ｓｏｉ基板の製造方法
JPH04115511A (ja) 1990-09-05 1992-04-16 Fujitsu Ltd Ｓｏｉ基板の製造方法
JPH05129258A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 半導体ウエハの製造方法および半導体集積回路装置の製造方法
WO1993020584A1 (de) 1992-04-01 1993-10-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum herstellen einer monokristallinen siliziumschicht auf einem vergrabenen dielektrikum
JPH1140512A (ja) 1997-07-22 1999-02-12 Komatsu Denshi Kinzoku Kk 半導体基板の製造方法
JPH11145074A (ja) * 1997-11-11 1999-05-28 Denso Corp 半導体基板の製造方法
US6506665B1 (en) 1997-12-26 2003-01-14 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
WO2004010505A1 (ja) 2002-07-18 2004-01-29 Shin-Etsu Handotai Co.,Ltd. Ｓｏｉウェーハおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472533A (en) 1987-09-11 1989-03-17 Nippon Telegraph & Telephone Manufacture of single crystal semiconductor substrate
JP2535596B2 (ja) 1988-08-25 1996-09-18 株式会社東芝 積層構造半導体基板および半導体装置
JPH04206766A (ja) * 1990-11-30 1992-07-28 Hitachi Ltd 半導体装置の製造方法
JPH07226433A (ja) * 1993-12-17 1995-08-22 Sony Corp 半導体装置の製造方法
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JP2930194B2 (ja) 1995-08-17 1999-08-03 信越半導体株式会社 Ｓｏｉウェーハ及びその製造方法
JP4144047B2 (ja) 1997-08-20 2008-09-03 株式会社デンソー 半導体基板の製造方法
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US7084046B2 (en) * 2001-11-29 2006-08-01 Shin-Etsu Handotai Co., Ltd. Method of fabricating SOI wafer
JP4110801B2 (ja) 2002-03-04 2008-07-02 株式会社Ｓｕｍｃｏ 半導体ウェーハの研磨方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02228061A (ja) 1989-03-01 1990-09-11 Nippon Telegr & Teleph Corp <Ntt> Ｓｏｉ基板の製造方法
JPH04115511A (ja) 1990-09-05 1992-04-16 Fujitsu Ltd Ｓｏｉ基板の製造方法
JPH05129258A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 半導体ウエハの製造方法および半導体集積回路装置の製造方法
WO1993020584A1 (de) 1992-04-01 1993-10-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum herstellen einer monokristallinen siliziumschicht auf einem vergrabenen dielektrikum
JPH1140512A (ja) 1997-07-22 1999-02-12 Komatsu Denshi Kinzoku Kk 半導体基板の製造方法
JPH11145074A (ja) * 1997-11-11 1999-05-28 Denso Corp 半導体基板の製造方法
US6506665B1 (en) 1997-12-26 2003-01-14 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
WO2004010505A1 (ja) 2002-07-18 2004-01-29 Shin-Etsu Handotai Co.,Ltd. Ｓｏｉウェーハおよびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1710836A4

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1914799A4 (en) * 2005-07-29 2010-03-17 Shanghai Simgui Technology Co METHOD FOR PRODUCING SILICON ON ISOLATOR
EP1914799A1 (en) * 2005-07-29 2008-04-23 Shanghai Simgui Technology Co., Ltd Method for manufacturing silicon on insulator
JP2008016534A (ja) * 2006-07-04 2008-01-24 Sumco Corp 貼り合わせウェーハの製造方法
US8048769B2 (en) 2006-07-04 2011-11-01 Sumco Corporation Method for producing bonded wafer
WO2008004591A1 (fr) * 2006-07-04 2008-01-10 Sumco Corporation Procédé de production d'une tranche liée
JP2008258304A (ja) * 2007-04-03 2008-10-23 Sumco Corp 半導体基板の製造方法
US7855132B2 (en) 2007-04-03 2010-12-21 Sumco Corporation Method of manufacturing bonded wafer
KR100982584B1 (ko) * 2007-04-03 2010-09-15 가부시키가이샤 사무코 반도체 기판의 제조 방법
JP2009065039A (ja) * 2007-09-07 2009-03-26 Sumco Corp 貼り合わせウェーハの製造方法
US8003494B2 (en) 2007-09-07 2011-08-23 Sumco Corporation Method for producing a bonded wafer
WO2009031392A1 (ja) * 2007-09-07 2009-03-12 Sumco Corporation 貼り合わせウェーハの製造方法
JP2009176860A (ja) * 2008-01-23 2009-08-06 Sumco Corp 貼り合わせウェーハの製造方法
JP2009253237A (ja) * 2008-04-11 2009-10-29 Sumco Corp 貼り合わせウェーハの製造方法
US7718509B2 (en) 2008-06-03 2010-05-18 Sumco Corporation Method for producing bonded wafer
KR101076068B1 (ko) 2008-06-03 2011-10-21 가부시키가이샤 사무코 접합 웨이퍼의 제조방법
JP2010003852A (ja) * 2008-06-19 2010-01-07 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP2010045148A (ja) * 2008-08-12 2010-02-25 Sumco Corp 貼り合わせウェーハの製造方法
JP2010067919A (ja) * 2008-09-12 2010-03-25 Sumco Corp 貼り合わせシリコンウェーハの製造方法
US7927957B2 (en) 2008-09-12 2011-04-19 Sumco Corporation Method for producing bonded silicon wafer
US7955874B2 (en) 2008-12-25 2011-06-07 Sumco Corporation Method of producing bonded silicon wafer

Also Published As

Publication number Publication date
US20070161199A1 (en) 2007-07-12
JPWO2005074033A1 (ja) 2007-09-13
EP1710836A4 (en) 2010-08-18
US7867877B2 (en) 2011-01-11
JP4828230B2 (ja) 2011-11-30
EP1710836A1 (en) 2006-10-11

Similar Documents

Publication Publication Date Title
WO2005074033A1 (ja) Ｓｏｉウェーハの製造方法
US7713842B2 (en) Method for producing bonded wafer
EP1635396B1 (en) Laminated semiconductor substrate and process for producing the same
JPWO2005022610A1 (ja) 貼り合わせウェーハの製造方法
US7582540B2 (en) Method for manufacturing SOI wafer
US8048769B2 (en) Method for producing bonded wafer
US9773694B2 (en) Method for manufacturing bonded wafer
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
WO2015136834A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP5261960B2 (ja) 半導体基板の製造方法
WO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
WO2005067053A1 (ja) Soiウェーハの作製方法
JP5865057B2 (ja) 半導体基板の再生方法、及びｓｏｉ基板の作製方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
KR101032564B1 (ko) 접합 웨이퍼의 제조 방법
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2005079109A (ja) 貼合せｓｏｉウェーハの製造方法及び該方法により製造された貼合せｓｏｉウェーハ
JP2000196048A (ja) Ｓｏｉウェ―ハの製造方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法
JP2009111347A (ja) 貼り合わせウェーハの製造方法
JP2003309253A (ja) Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005517519

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2007161199

Country of ref document: US

Ref document number: 10587725

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 2005709452

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2005709452

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10587725

Country of ref document: US