TWI512835B - 薄膜電晶體及其製造方法 - Google Patents

薄膜電晶體及其製造方法 Download PDF

Info

Publication number
TWI512835B
TWI512835B TW099144779A TW99144779A TWI512835B TW I512835 B TWI512835 B TW I512835B TW 099144779 A TW099144779 A TW 099144779A TW 99144779 A TW99144779 A TW 99144779A TW I512835 B TWI512835 B TW I512835B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor layer
semiconductor
insulating layer
wiring
Prior art date
Application number
TW099144779A
Other languages
English (en)
Other versions
TW201137992A (en
Inventor
Shinya Sasagawa
Akihiro Ishizuka
Shinobu Furukawa
Motomu Kurata
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201137992A publication Critical patent/TW201137992A/zh
Application granted granted Critical
Publication of TWI512835B publication Critical patent/TWI512835B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

薄膜電晶體及其製造方法
本發明關於薄膜電晶體及其製造方法。此外，本發明關於顯示裝置和電子裝置，它們包括薄膜電晶體，並且可對其應用薄膜電晶體的製造方法。
近年來，各包括具有絕緣表面的基底(例如玻璃基底)之上的半導體薄膜(厚度為大約數奈米至數百奈米)的薄膜電晶體(TFT)已經引起關注。例如，作為例如液晶顯示裝置等顯示裝置的開關元件的TFT的發展得到促進。對於這類TFT，主要使用非晶半導體或多晶半導體。另外，其中使用微晶半導體的TFT也是已知的(例如專利文獻1)。在顯示裝置中，安裝的TFT的開關特性對顯示質量、功率消耗等等具有影響。
確定TFT的開關特性的參數之一是電流的通/斷比。電流的通/斷比可通過增加通態電流而減小斷態電流來增加。
在本說明書中，“通/斷比”指的是電晶體中的通態電流與斷態電流的比率。注意，“斷態電流”指的是在TFT關斷時的汲極電流，而“通態電流”指的是當TFT導通時在源極與汲極之間流動的電流。此外，在本說明書中，“汲極電流”指的是在源極與汲極之間流動的電流。
作為斷態電流的路徑，可給出通過半導體層從源電極和汲電極其中之一到其中另一個的路徑。這個斷態電流可通過提供與半導體層的側壁接觸的側壁絕緣層來減小(例如專利文獻2)。
但是，僅通過實現高通/斷比無法獲得有利的TFT。例如，減小光誘導泄漏電流也是重要的。在這裏，光誘導泄漏電流指的是因光到達TFT的半導體層時的光伏效應而引起的在源極與汲極之間流動的電流。具體來說，由於用作液晶顯示裝置的像素電晶體的TFT接收來自基底側的背光的光線，所以光誘導泄漏電流應當充分小。為此，用於防護TFT的半導體層免於遇到光線的技術已經有許多發展(例如參見專利文獻3)。
[參考文獻]
[專利文獻]
[專利文獻1] Japanese Published Patent Application No. 2009-044134
[專利文獻2] Japanese Published Patent Application No. H01-117068
[專利文獻3] Japanese Published Patent Application No. H10-020298
本發明的實施例的一個目的是提供一種TFT，它具有高通/斷比，並且其光誘導泄漏電流很小。
此外，本發明的實施例的一個目的是提供一種用於易於製造具有高通/斷比並且其光誘導泄漏電流很小的TFT的方法。
本發明的一個實施例是一種TFT，其中至少通道形成區包括結晶半導體，通過使該結晶半導體與閘電極完全重疊來防護其免於遇到光線，並且側壁絕緣層設置在結晶半導體的至少側表面上。
本發明的一個實施例是一種TFT，包括：第一佈線層；絕緣層，設置成使得覆蓋第一佈線層；第一半導體層，之間隔著絕緣層定位在第一佈線層之上，並且與第一佈線層完全重疊；第二半導體層，設置在第一半導體層之上並且與其接觸，而且具有比第一半導體層更低的載流子遷移率；雜質半導體層，設置成與第二半導體層接觸；側壁絕緣層，設置成使得覆蓋第一半導體層的至少側壁；以及第二佈線層，設置成至少與雜質半導體層接觸。
本發明的一個實施例是一種TFT，包括：第一佈線層；絕緣層，設置成使得覆蓋第一佈線層；第一半導體層，之間隔著絕緣層定位在第一佈線層之上，並且與第一佈線層完全重疊；第二半導體層，相互分開地設置在第一半導體層之上並且與其接觸，而且具有比第一半導體層更低的載流子遷移率；雜質半導體層，設置成與第二半導體層接觸；側壁絕緣層，設置成使得覆蓋第一半導體層的至少側壁；以及第二佈線層，設置成至少與雜質半導體層接觸。
本發明的一個實施例是一種TFT的製造方法，包括下列步驟：形成第一佈線層；形成絕緣層，使得覆蓋第一佈線層；形成半導體島，其中與第一佈線層重疊的第一半導體層、具有比第一半導體層更低的載流子遷移率的第二半導體層以及雜質半導體層進行堆疊；形成絕緣膜，使得覆蓋半導體島；各向異性蝕刻絕緣膜，以便露出雜質半導體層，使得形成覆蓋第一半導體層的至少側壁的側壁絕緣層；在雜質半導體層和側壁絕緣層之上形成第二佈線層；以及蝕刻第二半導體層的一部分和雜質半導體層的一部分，使得形成源區和汲區。
本發明的一個實施例是一種TFT的製造方法，包括下列步驟：形成第一佈線層；形成絕緣層，使得覆蓋第一佈線層；形成半導體島，其中與第一佈線層重疊的第一半導體層、具有比第一半導體層更低的載流子遷移率的第二半導體層和雜質半導體層進行堆疊；形成第一絕緣膜和第二絕緣膜，使得覆蓋半導體島；各向異性蝕刻第二絕緣膜，以便露出第一絕緣膜，使得形成第一側壁絕緣層；蝕刻沒有與第一側壁絕緣層重疊的第一絕緣膜的一部分，以便露出雜質半導體層，使得形成第二側壁絕緣層，其連同第一側壁絕緣層一起覆蓋第一半導體層的至少側壁；在雜質半導體層和第二側壁絕緣層之上形成第二佈線層；以及蝕刻第二半導體層的一部分和雜質半導體層的一部分，使得形成源區和汲區。
注意，在本說明書中，“膜”指的是通過CVD方法(包括電漿CVD方法等)、濺射方法等等在物體的整個表面之上形成的膜。另一方面，“層”指的是通過處理在物體的整個表面之上形成的膜或層來形成並且不需要進一步處理的層。
本發明的實施例的TFT可具有小的光誘導泄漏電流和高通/斷比。
使用製造本發明的一個實施例的TFT的方法，可易於製造具有小的光誘導泄漏電流和高通/斷比的TFT。
下面將參照附圖詳細描述本發明的實施例。注意，本發明並不局限於以下描述，並且本領域的技術人員易於理解，模式和細節可通過各種方式進行修改，而沒有背離本發明的精神和範圍。因此，本發明不應當被理解為局限於以下實施例的描述。注意，在參照附圖對本發明的結構的描述中，相同的參考標號共同用於表示不同附圖之間的相同部件。相同的陰影圖案應用於相似部分，並且在一些情況下，相似的部分沒有由參考標號專門表示。另外，為了方便起見，在一些情況下，絕緣層在平面圖中未示出。但是，側壁絕緣層在平面圖中示出而未省略。
(實施例1)
在這個實施例中，將描述作為本發明的一個實施例的TFT的結構的示例。
圖1示出這個實施例的TFT的平面圖和截面圖(沿平面圖的X-Y)。圖1所示的TFT設置在基底100之上，並且包括：第一佈線層102；絕緣層104，設置成使得覆蓋第一佈線層102；第一半導體層106，與第一佈線層102完全重疊；第二半導體層108，設置在第一半導體層106之上並且與其接觸，而且具有比第一半導體層106更低的載流子遷移率；雜質半導體層110，設置成與第二半導體層108接觸；上側壁絕緣層112，設置成使得覆蓋第一半導體層106的至少側壁；以及第二佈線層114，設置成至少與雜質半導體層110接觸。另外，下側壁絕緣層113設置在因第一佈線層102而形成的絕緣層104的階梯之上。
由於上側壁絕緣層112和下側壁絕緣層113實現與設置在上側壁絕緣層112和下側壁絕緣層113之上的層的覆蓋面積的增加，所以第一半導體層106和第二半導體層108無需處理成錐形形狀。相應地，第一半導體層106和第二半導體層108在側表面可具有大於或等於60°但小於或等於90°的錐角。
基底100是絕緣基底。例如，玻璃基底或石英基底可用作基底100。在這個實施例中，使用玻璃基底。在基底100是母板玻璃的情況下，基底可具有從第一代(例如320 mm×400 mm)到第十代(例如2950 mm×3400 mm)的任何尺寸。但是，基底並不局限於此。
第一佈線層102可使用導電材料(例如金屬、對其添加賦予一種導電類型的雜質元素的半導體等等)來形成。第一佈線層102可具有單層結構或者多個層的疊層結構。在這裏，例如採用其中鋁層夾在鈦層之間的三層結構。注意，第一佈線層102形成至少掃描線和閘電極。
絕緣層104可使用絕緣材料(例如氮化矽、氮氧化矽、氧氮化矽、氧化矽等等)來形成。絕緣層104可具有單層結構或者多個層的疊層結構。在這裏，例如採用其中氧氮化矽層層疊在氮化矽層之上的二層結構。注意，絕緣層104形成至少閘絕緣層。
注意，“氧氮化矽”包含比氮更多的氧，並且在使用盧瑟福後向散射能譜測量(RBS)和氫前向散射(HFS)來進行測量的情況下，氧氮化矽最好包含濃度範圍分別從50 at.%至70 at.%、0.5 at.%至15 at.%、25 at.%至35 at.%和0.1 at.%至10 at.%的氧、氮、矽和氫。
此外，“氮氧化矽”包含比氧更多的氮，並且在使用RBS和HFS來進行測量的情況下，氮氧化矽最好包含濃度範圍分別從5 at.%至30 at.%、20 at.%至55 at.%、25 at.%至35 at.%和10 at.%至30 at.%的氧、氮、矽和氫。注意，氮、氧、矽和氫的百分比屬於上述範圍內，其中氧氮化矽或氮氧化矽中包含的原子總數定義為100 at.%。
第一半導體層106可使用高載流子遷移率的半導體材料來形成。作為高載流子遷移率的半導體材料，作為舉例可給出結晶半導體。作為結晶半導體，作為舉例可給出微晶半導體。在這裏，微晶半導體是具有非晶結構與結晶結構(包括單晶結構和多晶結構)之間的中間結構的半導體。微晶半導體是具有在自由能方面是穩定的第三狀態的半導體，並且是具有短程有序和晶格畸變的結晶半導體，其中晶粒大小為2 nm至200 nm(包含端值)、最好為10 nm至80 nm(包含端值)、進一步最好為20 nm至50 nm(包含端值)的柱狀或針狀晶體沿垂直於基底表面的方向生長。因此，在一些情況下，晶粒邊界在柱狀或針狀晶體的介面處形成。
作為微晶半導體之一的微晶矽具有拉曼光譜的峰值，它偏移到比表示單晶矽的520 cm-1 更低的波數側。換言之，微晶矽的拉曼光譜的峰值在表示單晶矽的520 cm-1 與表示非晶矽的480 cm-1 之間。另外，微晶矽包含至少1 at.%或更大的氫或鹵素，以便端接懸空鍵(dangling bond)。此外，當微晶半導體包含例如He、Ar、Kr或Ne等稀有氣體元素以便進一步促進晶格畸變時，穩定性增加，並且可獲得有利的微晶半導體。
此外，當包含在第一半導體層106中的氧和氮濃度(它由二次離子質譜法來測量)小於1×1018 cm-3 時，第一半導體層106的結晶性可增加。
第二半導體層108用作緩衝層，並且因此可使用較低載流子遷移率的半導體材料來形成。第二半導體層108最好包括非晶半導體和微小半導體晶粒，並且與常規非晶半導體相比，在Urbach邊緣具有通過恒定光電流方法(CPM)或光致發光光譜所測量的較低能量以及缺陷的更少量吸收光譜。也就是說，與常規非晶半導體相比，這樣的半導體層是規則性良好半導體層，它具有更少缺陷，並且它在價帶中的能帶邊緣(遷移率邊緣)的水平的尾部斜率很陡。這種半導體層在本說明書中稱作“包含非晶半導體的層”。
第二半導體層108可使用“包含非晶半導體的層”、包含鹵素的“包含非晶半導體的層”或者包含氮的“包含非晶半導體的層”來形成，並且最好使用包含NH基團或NH2 基團的“包含非晶半導體的層”來形成。注意，本發明並不局限於此。
第一半導體層106與第二半導體層108之間的介面區域包括微晶半導體區以及微晶半導體區之間的非晶半導體。具體來說，第一半導體層106與第二半導體層108之間的介面區域包括從第一半導體層106延伸的錐形或金字塔形微晶半導體區以及與第二半導體層108相似的“包含非晶半導體的層”。
例如，當第二半導體層108使用“包含非晶半導體的層”、包含鹵素的“包含非晶半導體的層”、包含氮的“包含非晶半導體的層”或者包含NH基團或NH2 基團的“包含非晶半導體的層”來形成時，TFT的斷態電流可減小。此外，由於介面區域具有錐形或金字塔形微晶半導體區，所以垂直方向(膜厚度方向)的電阻、即第二半導體層108與使用雜質半導體層110所形成的源區或汲區之間的電阻可減小，使得TFT的通態電流可增加。
當第一半導體層106很薄時，通態電流很小，而當第一半導體層106很厚時，第一半導體層106與第二佈線層114之間的接觸面積增加，並且由此增加斷態電流。
最好，微晶半導體區的大部分由其寬度從絕緣層104到第二半導體層108變窄的錐形或金字塔形晶粒來形成。另一種方式，微晶半導體區的大部分可由其寬度從絕緣層104到第二半導體層108變寬的晶粒來形成。
當微晶半導體區在上述介面區域中包括其寬度從絕緣層104到第二半導體層108變窄的錐形或金字塔形晶粒時，第一半導體層106側的微晶半導體區的比例比第二半導體層108側上的要高。微晶半導體區從第一半導體層106的表面沿膜厚度方向生長。當氫的流率在源氣體中相對於矽烷的流率很低(即，稀釋比很低)或者包含氮的源氣體的濃度很高時，微晶半導體區的晶體生長減小，並且因此晶粒成為具有錐體或金字塔形狀，並且沈積半導體的較大部分成為非晶的。
此外，介面區域最好包括氮，具體來說包括NH基團或NH2 基團。這是因為缺陷減少，並且當氮、特別是NH基團NH2 基團與矽原子的懸空鍵在包含於微晶半導體區的晶體的介面處或者在微晶半導體區與非晶半導體區之間的介面處成鍵時，載流子易於流動。相應地，通過將氮、最好將NH基團或NH2 基團的濃度設置在1×1020 cm-3 至1×1021 cm-3 ，矽原子的懸空鍵可易於與氮、最好與NH基團或NH2 基團交聯，使得載流子可易於流動。因此，促進載流子傳輸的鍵在晶粒邊界或缺陷處形成，由此增加介面區域的載流子遷移率。因此，TFT的場效應遷移率增加。
此外，當介面區域的氧濃度減小時，在微晶半導體區與非晶半導體區之間的介面或者晶粒之間的介面處的缺陷可減少，使得阻止載流子傳輸的鍵可減少。
當從絕緣層104的介面到第二半導體層108的錐形或金字塔形晶粒尖部的距離設置在大於或等於3 nm但小於或等於80 nm、最好大於或等於5 nm但小於或等於30 nm時，TFT的斷態電流可有效地減小。
雜質半導體層110使用對其添加賦予一個導電類型的雜質的半導體來形成。在TFT為n型的情況下，例如，磷(P)或砷(As)可用作賦予一種導電類型的雜質元素。在TFT為p型的情況下，例如，硼(B)可作為賦予一種導電類型的雜質元素來添加。但是，TFT最好為n型。因此，對其添加磷(P)的矽在這裏用作一個示例。雜質半導體層110可使用非晶半導體或者結晶半導體、如微晶半導體來形成。
在雜質半導體層110使用非晶半導體來形成的情況下，稀釋氣體的流率為沈積氣體的流率的1倍至10倍、最好為1倍至5倍。在雜質半導體層110使用結晶半導體來形成的情況下，稀釋氣體的流率為沈積氣體的流率的10倍至2000倍、最好為50倍至200倍。
上側壁絕緣層112可使用絕緣材料(例如氮化矽、氮氧化矽、氧氮化矽、氧化矽等等)通過與絕緣層104相似的方式來形成。另一種方式，上側壁絕緣層112可使用非晶矽來形成。在這裏，例如形成氧氮化矽層。
下側壁絕緣層113可使用與上側壁絕緣層112相同的材料來形成，並且可在與上側壁絕緣層112相同的步驟中形成。下側壁絕緣層113減小因第一佈線層102而形成的絕緣層104之上的階梯，使得可獲得與第二佈線層114的有利覆蓋面積(coverage)。此外，足夠的距離可在第一佈線層102與第二佈線層114之間保持，由此寄生電容可減小。
第二佈線層114可使用導電材料(例如金屬，對其添加賦予一種導電類型的雜質元素的半導體等等)通過與第一佈線層102相似的方式來形成。第二佈線層114可具有單層結構或者多個層的疊層結構。在這裏，例如採用其中鋁層夾在鈦層之間的三層結構。注意，第二佈線層114形成至少信號線、源電極和汲電極。
在這裏，描述圖1所示的TFT的結構。
在圖1所示的TFT中，設置作為第一半導體層106的具有高載流子遷移率的半導體層，並且設置作為第二半導體層108的具有低載流子遷移率的半導體層，它實現通態電流的增加和斷態電流的減小。通態電流的主要路徑是第一半導體層106，而斷態電流的主要路徑是第二半導體層108。
另外，圖1所示的TFT提供有上側壁絕緣層112，它至少覆蓋第一半導體層106的側壁，使得可使斷態電流更小。
為了防止在用光線照射TFT的情況下的斷態電流的增加(光電流的增加)，第一半導體層106的基底100側的一部分需要遮罩光線。如果增加提供用於遮罩的層的步驟，則生產率降低。因此，最好，用作閘電極的第一佈線層102配置成防護第一半導體層106免於遇到光線。
在這裏，由於在圖1所示的TFT中第一半導體層106與第一佈線層102完全重疊，所以由來自基底100側的光線引起的光電流的影響可降低。
圖2A示出圖1的TFT(具有圖1的結構，但提供有側壁絕緣層)中的汲電流Id 相對閘電壓Vg 的變化。圖2B示出TFT中的汲電流Id 相對閘電壓Vg 的變化，在TFT中，由第一佈線層102所形成的閘電極很窄，並且第一半導體層106的端部的至少一部分沒有與第一佈線層102重疊，而是位於第一佈線層102的邊緣以外的外側。注意，圖2A和圖2B示出在沒有採用來自基底100側的光線進行照射的情況下執行的測量的結果。
在本說明書中，“閘電壓”指的是源極的電位與閘極的電位之間的電位差。
將圖2A與圖2B進行比較，當閘電壓Vg 在圖2A中沿負方向位移時，斷態電流增加，而甚至當閘電壓Vg 在圖2B中沿負方向位移時，斷態電流的增加被減小。相應地，可以發現，具有圖2A的結果的TFT的斷態電流(TFT具有圖1的結構，但沒有提供有絕緣層)增加，並且充分開關特性難以獲得。
圖3A示出具有圖2B的結果的TFT中的汲電流Id 相對閘電壓Vg 的變化。圖3A中，曲線130示出在光線照射下所測量的結果，而曲線131示出在沒有光線照射的情況下所測量的結果。具有圖3B的結果的TFT沒有提供有第一半導體層106，但包括作為非晶半導體層的第二半導體層108；除了這些方面之外，圖3B的TFT與具有圖3A的結果的TFT差不多相似。圖3B中，曲線132示出光線照射下所測量的結果，而曲線133示出在沒有光線照射的情況下所測量的結果。注意，測量時的汲電壓為10 V。
在本說明書中，“汲電壓”指的是源極的電位與汲極的電位之間的電位差。
非晶半導體層可通過增加沈積氣體的流率來形成。例如，稀釋氣體的流率為沈積氣體的流率的1倍至10倍、最好為1倍至5倍。
將圖3A與圖3B相比，可以發現，在半導體層僅由非晶半導體層來形成的情況下，在光線照射下的斷態電流的增加甚至對於其中半導體層的端部定位在閘電極的邊緣之外的外側的結構也被減小。
因此發現，在光線照射下的斷態電流的增加在其半導體層是非晶半導體層的TFT中不成問題，但在其半導體層具有結晶性的TFT是一特別的問題。
圖4A示出圖1的TFT中的汲電流Id 相對閘電壓Vg 的變化。具有圖4B的結果的TFT沒有提供有上側壁絕緣層112和下側壁絕緣層113；除了這個方面之外，圖4B的TFT與圖1的TFT相同。
圖4A示出在從上側壁絕緣層112的表面到第一半導體層106的表面的距離(為了方便起見，以下將這種距離稱作“側壁絕緣層的厚度”)為30 nm至40 nm的情況下汲電流Id 相對閘電壓Vg 的變化。在這裏，從上側壁絕緣層112的表面到第一半導體層106的表面的距離指的是將上側壁絕緣層112的表面的任意點連接到第一半導體層106的表面的任意點的線段之中最短線段的長度。此外，圖5示出在這種情況下的上側壁絕緣層112附近的掃描透射電子顯微鏡(STEM)圖像。
將圖4A與圖4B相比，甚至當閘電壓Vg沿負方向位移時，斷態電流的增加在圖4A中也減小。此外，在圖4A與圖4B之間的通態電流中無法看到差別。
相應地，如同圖1中那樣的上側壁絕緣層112的提供可減小斷態電流。
在圖5所示的STEM圖像中，示出第一佈線層102A、絕緣層104A、第一半導體層106A、第二半導體層108A、雜質半導體層110A、上側壁絕緣層112A和第二佈線層114A。上側壁絕緣層112A的厚度d可近似估計為35 nm。
從圖4A中，最好，上側壁絕緣層112的厚度至少在上述範圍中。
在圖4A中觀察到不規則曲線140。其原因大概是，上側壁絕緣層112由一個絕緣層形成，並且這可能阻礙基底平面之上的厚度變化的減小。這個問題可通過採用實施例3中所述的TFT來解決。
如上所述，這個實施例的TFT是具有小的光誘導泄漏電流和高通/斷比的TFT。
(實施例2)
在這個實施例中，將描述作為本發明的一個實施例的TFT的製造方法。具體來說，將描述實施例1中所述的TFT的製造方法。注意，與實施例1相同的部分一般由相同參考標號表示。
首先，第一佈線層102在基底100之上形成(圖6A)。第一佈線層102可通過下列方式來形成：使得導電材料膜通過CVD方法或濺射方法在基底100的整個表面之上形成，並且通過光刻方法來處理。
隨後，絕緣層104形成為使得覆蓋第一佈線層102。第一半導體膜200、第二半導體膜202和雜質半導體膜204在絕緣層104之上形成(圖6B)。
在電漿CVD設備的反應室中使用藉助於氫和包含矽的沈積氣體(例如SiH4 )的混合物的輝光放電電漿，來形成第一半導體膜200。另一種方式，使用藉助於氫、例如氦(He)、氖(Ne)或氪(Kr)等稀有氣體和包含矽的沈積氣體的混合物的輝光放電電漿，來形成第一半導體膜200。在形成第一半導體膜200中，氫的流率為包含矽的沈積氣體的流率的10倍至2000倍、最好為10倍至200倍。
另一種方式，第一半導體膜200可使用例如GeH4 或Ge2 H6 等沈積氣體來形成，以便包括鍺。
在形成第一半導體膜200之前，電漿CVD設備的反應室中的雜質元素可通過引入包含矽或鍺的沈積氣體並且將反應室內的空氣排出來去除，使得沈積膜介面的雜質元素可減少。相應地，TFT的電特性可增加。
在電漿CVD設備的反應室中使用藉助於氫和包含矽的沈積氣體的混合物的輝光放電電漿，來形成第二半導體膜202。這時，與第一半導體膜200的形成條件相比，氫的流率相對包含矽的沈積氣體的流率的比率被減小(即，稀釋比減小)。相應地，晶體生長被減小，並且沈積半導體膜以形成沒有包含微晶半導體區的第二半導體膜202。
在沈積第二半導體膜202的初始階段，通過與第一半導體膜200的形成條件相比減小氫的流率相對包含矽的沈積氣體的流率的比率(即，通過減小稀釋比)，微晶半導體區可保持在第二半導體膜202中。另一種方式，在與上述條件相比氫的流率相對包含矽的沈積氣體的流率的比率進一步減小(即，稀釋比進一步減小)的情況下，作為“包含非晶半導體的層)的半導體膜可形成為第二半導體膜202。此外，在與上述條件相比氫的流率相對包含矽的沈積氣體的流率的比率進一步減小(即，稀釋比進一步減小)並且混合了包含氮的氣體的情況下，可使第二半導體膜202中的非晶半導體區形成為很大。注意，第二半導體膜202可使用鍺來形成。
另外，在沈積第二半導體膜202的初始階段，第一半導體膜200用作晶種(seed crystal)，並且在整個表面沈積該膜。此後，部分抑制晶體生長，並且錐形或金字塔形微晶半導體區生長(在沈積的中間階段)。此外，抑制錐形或金字塔形微晶半導體區的晶體生長，並且形成第二半導體膜202，其在上部沒有包括微晶半導體區(在沈積的稍後階段)。
最好，在第二半導體膜202中可包含1×1020 cm-3 至1×1021 cm-3 的氮。這時，氮最好存在於NH基團或NH2 基團的狀態中。這是因為半導體原子的懸空鍵易於與氮、NH基團或NH2 基團交聯，並且載流子可以毫不費力地流動。
在形成第二半導體膜202時，稀釋氣體的流率為沈積氣體的流率的10倍至2000倍、最好為50倍至200倍。最好，稀釋氣體的流率相對沈積氣體的流率的比率比形成第一半導體膜200的情況要低。
第二半導體膜202中的氧濃度最好為很低。通過減小第二半導體膜202中的氧濃度，可減少在微晶半導體區與非晶半導體區之間的介面處或者在第一半導體膜200中的微晶半導體區與第二半導體膜202中的微晶半導體區之間的介面處的阻止載流子傳輸的鍵。
雜質半導體膜204可使用對其添加賦予一種導電類型的雜質元素的第一半導體膜200或者第二半導體膜202的形成氣體來形成。例如，可將包含PH3 的氣體添加到形成氣體。
隨後，抗蝕劑掩模206在雜質半導體膜204之上形成(圖6C)。
然後，第一半導體膜200、第二半導體膜202和雜質半導體膜204使用抗蝕劑掩模206來處理，使得形成第一半導體層106、第二半導體層208和雜質半導體層210(圖7A)。
隨後，側壁絕緣膜212形成為使得覆蓋第一半導體層106、第二半導體層208和雜質半導體層210(圖7B)。
然後，蝕刻側壁絕緣膜212，以便形成上側壁絕緣層112和下側壁絕緣層113(圖7C)。在這裏，採用高各向異性蝕刻方法。也就是說，執行蝕刻，使得側壁絕緣膜212的厚度在垂直於基底100的表面的方向均勻減小。在這個實施例中，執行蝕刻，直到露出雜質半導體層210。通過這種高各向異性蝕刻方法，可形成覆蓋第一半導體層106的至少側壁的上側壁絕緣層112，另外，下側壁絕緣層113可在因第一佈線層102而形成的絕緣層104的階梯之上形成。
隨後，導電膜214形成為使得覆蓋雜質半導體層210、上側壁絕緣層112和下側壁絕緣層113(圖8A)。導電膜214可通過CVD方法或濺射方法來形成。
隨後，抗蝕劑掩模216在導電膜214之上形成(圖8B)。
然後，導電膜214、雜質半導體層210和第二半導體層208使用抗蝕劑掩模216來處理，使得形成第二佈線層114、雜質半導體層110和第二半導體層108(圖8C)。在這種處理中，沒有露出第一半導體層106，但露出第二半導體層108。
通過上述過程，可製造圖1所示的TFT。使用這個實施例的TFT的製造方法，可易於製造具有小的光誘導泄漏電流和高通/斷比的TFT。
(實施例3)
在實施例1和2中所述的TFT的模式及其製造方法中，側壁絕緣層具有單層結構；但是，本發明並不局限於此。側壁絕緣層可由不同材料的多個層來形成。在這個實施例中，將描述側壁絕緣層具有二層結構的模式。
也就是說，圖9A所示的這個實施例的TFT設置在基底300之上，並且包括：第一佈線層302；絕緣層304，設置成使得覆蓋第一佈線層302；第一半導體層306，與第一佈線層302完全重疊；第二半導體層308，設置在第一半導體層306之上並且與其接觸，而且具有比第一半導體層306更低的載流子遷移率；雜質半導體層310，設置成與第二半導體層308接觸；側壁絕緣層，具有設置成使得覆蓋第一半導體層306的至少側壁的層疊結構；以及第二佈線層314，設置成至少與雜質半導體層310接觸。在這裏，具有層疊結構的側壁絕緣層通過層疊上基底側壁絕緣層322和上側壁絕緣層312來形成。上基底側壁絕緣層322和上側壁絕緣層312最好使用不同材料來形成。另外，下基底側壁絕緣層323和下側壁絕緣層313層疊在因第一佈線層302而形成的絕緣層304的階梯之上。
在將側壁絕緣層形成為具有層疊結構的情況下，與採用單層絕緣層的情況相比，在形成時的蝕刻易於控制。例如，甚至在使用第十代的母板玻璃(例如2950 mm×3400 mm)作為基底300的情況下，也可使基底平面之上的側壁絕緣層的總厚度均勻。
其他結構與實施例1相似。
這個實施例的TFT並不局限於圖9所示的實施例，而是可形成如圖9B所示的TFT。也就是說，可對上基底側壁絕緣層322和下基底側壁絕緣層323進行過蝕刻，並且凹陷部分330、凹陷部分331、凹陷部分332和凹陷部分333可提供在第二佈線層314的表面。這時，可提供空腔334、空腔335、空腔336和空腔337。
(實施例4)
在這個實施例中，將描述作為本發明的一個實施例的TFT的製造方法。具體來說，將描述實施例3中所述的TFT的製造方法。注意，與實施例3相同的部分一般由相同參考標號表示。
實施例3中所述的TFT包括具有二層結構的側壁絕緣層。在這裏，將描述包括具有層疊結構的側壁絕緣層的TFT的製造方法，在層疊結構中，氧氮化矽層層疊在氮化矽層之上。
首先，形成與實施例2的圖7A所示相似的狀態。然後，去除抗蝕劑掩模206。
然後，氮化矽膜413和氧氮化矽膜412形成為使得覆蓋第一半導體層306、第二半導體層408和雜質半導體層410(圖10A)。
隨後，蝕刻氧氮化矽膜412，使得形成上側壁絕緣層312和下側壁絕緣層313(圖10B)。在這裏，採用高各向異性蝕刻方法。也就是說，執行蝕刻，使得氧氮化矽膜412的厚度在垂直於基底300的表面的方向被均勻減小。在這個實施例中，執行蝕刻，直到露出氮化矽膜413。
氧氮化矽膜412的蝕刻最好在下列條件下執行：使得關於氮化矽膜413的蝕刻速率較低，而關於氧氮化矽膜412的蝕刻速率較高。例如，蝕刻可使用電感耦合電漿(ICP)來執行，ICP使用C4 F8 和Ar的混合氣體在施加偏壓的情況下生成。另一種方式，可使用CHF3 和He的混合氣體。
隨後，蝕刻氮化矽膜413，使得形成上基底側壁絕緣層322和下基底側壁絕緣層323(圖10C)。後續步驟與實施例2相似。
氮化矽膜413的蝕刻最好在下列條件下執行：使得關於氧氮化矽膜412的蝕刻速率較低，而關於氮化矽膜413的蝕刻速率較高。例如，幹式蝕刻可使用CHF3 和He的混合氣體作為蝕刻氣體來執行。另一種方式，濕式蝕刻可使用稀釋H3 PO4 或濃縮H3 PO4 作為蝕刻劑來執行。
因此，由不同材料的多個層所形成的側壁絕緣層可通過形成不同材料的多個膜並且蝕刻這些材料膜來形成。
在形成具有這個實施例中所述的層疊結構的側壁絕緣層中，蝕刻可易於控制。例如，甚至在使用第十代的母板玻璃(例如2950 mm×3400 mm)作為基底300的情況下，也可使基底平面之上的側壁絕緣層的厚度的變化很小。此外，除了減小側壁絕緣層的厚度變化之外，還可減小在側壁絕緣層具有單層結構的情況下可能引起的對絕緣層304或雜質半導體層410的電漿損傷及其厚度減小。
在本說明書中，“厚度減小”指的是層或膜通過例如蝕刻等過程變得更薄的現象。
注意，側壁絕緣層的結構並不局限於氮化矽膜413和氧氮化矽膜412的上述組合。組合可以是氮化矽膜和氧化矽膜的組合、氮氧化矽膜和氧氮化矽膜的組合或者氮氧化矽膜和氧化矽膜的組合。最好，組合可確保蝕刻選擇性。也就是說，最好，採用蝕刻劑對絕緣膜之一的蝕刻速率高於或低於採用該蝕刻劑對絕緣膜中的另一個的蝕刻速率。
通過上述方式，可製造實施例3的TFT。
(實施例5)
在實施例1至4中所述的TFT及其製造方法中，採用一種模式，其中在與通道形成區重疊的區域中，第二半導體層保留，並且餘下的第二半導體層覆蓋與第一半導體層中的通道形成區重疊的一部分。但是，本發明並不局限於上述模式，而是可露出第一半導體層。在這個實施例中，將描述一種模式，其中在與通道形成區重疊的區域中，第二半導體層沒有保留，而是露出第一半導體層。
也就是說，圖11所示的這個實施例的TFT設置在基底500之上，並且包括：第一佈線層502；絕緣層504，設置成使得覆蓋第一佈線層502；第一半導體層506，與第一佈線層502完全重疊；第二半導體層508，它們相互分開地設置在第一半導體層506之上並且與其接觸，而且具有比第一半導體層506更低的載流子遷移率；雜質半導體層510，設置成與第二半導體層508接觸；上側壁絕緣層512，設置成使得覆蓋第一半導體層506的至少側壁；以及第二佈線層514，設置成至少與雜質半導體層510接觸。也就是說，第二半導體層508僅設置在與第一半導體層506之上的雜質半導體層510重疊的區域中。此外，下側壁絕緣層513設置在因第一佈線層502而形成的絕緣層504的階梯之上。
在第二半導體層508僅設置在與第一半導體層506之上的雜質半導體層510重疊的區域中的情況下，TFT的場效應遷移率和通態電流可增加。
此外，稍後在實施例9中描述，當附加閘電極在與通道形成區重疊的區域中形成時，TFT的場效應遷移率和通態電流可易於控制並且顯著增加。
其他結構與實施例1和3相似。
這個實施例的TFT可與實施例3中所述的TFT進行組合。也就是說，這個實施例的TFT的上側壁絕緣層512可通過層疊不同材料的多個層來形成。這種側壁絕緣層可按照實施例4中所述的方式來形成。
(實施例6)
在這個實施例中，將描述作為本發明的一個實施例的TFT的製造方法。具體來說，將描述實施例5中所述的TFT的製造方法。注意，與實施例5相同的部分一般由相同參考標號表示。
在實施例5所述的TFT中，第二半導體層僅設置在與第一半導體層之上的雜質半導體層重疊的區域中。
首先，形成與實施例2的圖8A所示相似的狀態。也就是說，在提供上側壁絕緣層512和下側壁絕緣層513之後，導電膜614形成為使得覆蓋第一半導體層506、第二半導體層608和雜質半導體層610(圖12A)。
隨後，抗蝕劑掩模616在導電膜614之上形成(圖12B)。
然後，導電膜614、雜質半導體層610和第二半導體層608使用抗蝕劑掩模616來處理，使得形成第二佈線層514、雜質半導體層510和第二半導體層508(圖12C)。在這裏，執行處理，直到露出第一半導體層506；因此，這些第二半導體層508相互分開設置。
用於露出第一半導體層506的這種處理可通過單個蝕刻步驟或者多個蝕刻步驟來執行。例如，在蝕刻導電膜614和雜質半導體層610之後，可蝕刻第二半導體層608。
在採用濕式蝕刻以便蝕刻第二半導體層608的情況下，例如，N2 H4 可用作蝕刻劑。此外，可使用包含KOH或NH2 CH2 CH2 NH2 的蝕刻劑。另一種方式，可使用包含HF和HNO3 的蝕刻劑。另一種方式，可使用氫氧化四甲基銨(又稱作TMAH)水溶液。
在採用幹式蝕刻的情況下，例如，包含氫的氣體可用作源氣體。另一種方式，可使用包含氯、溴或碘等的氣體，或者可使用包含HCl、HBr、HI等的氣體。可使用包含CF4 、SF6 、NF3 、SiF4 、BF3 、XeF2 、ClF3 、SiCl4 、PCl3 、BCl3 等的氣體。此外，可使用CF4 和O2 的混合氣體或者SF6 和Cl2 的混合氣體。
通過上述方式，可製造實施例5的TFT。
(實施例7)
雖然“包含非晶半導體的層”在實施例1至6中所述的TFT及其製造方法中用作第二半導體層，但是本發明並不局限於此。第二半導體層可以是非晶半導體層。
圖13所示的這個實施例的TFT設置在基底700之上，並且包括：第一佈線層702；絕緣層704，設置成使得覆蓋第一佈線層702；第一半導體層706，與第一佈線層702完全重疊；第二半導體層708，設置在第一半導體層706之上並且與其接觸，而且具有比第一半導體層706更低的載流子遷移率；雜質半導體層710，設置成與第二半導體層708接觸；上側壁絕緣層712，設置成使得覆蓋第一半導體層706的至少側壁；以及第二佈線層714，設置成至少與雜質半導體層710接觸。在這裏，第二半導體層708具有作為非晶半導體層的特徵。此外，下側壁絕緣層713設置在因第一佈線層702而形成的絕緣層704的階梯之上。
甚至在第二半導體層708是非晶半導體層的情況下，斷態電流也可以充分小。
其他結構與實施例1相似。
這個實施例的TFT可與實施例3中所述的TFT進行組合。也就是說，這個實施例的TFT的上側壁絕緣層712可通過層疊不同材料的多個層來形成。這種側壁絕緣層可按照實施例4中所述的方式來形成。
這個實施例的TFT可與實施例5中所述的TFT進行組合。也就是說，在這個實施例的TFT中可露出第一半導體層706中的用作通道形成區的一部分。這種TFT可按照實施例6中所述的方式來製造。
如上所述，這個實施例的TFT可適當地結合其他實施例的TFT的任一個來實現。
(實施例8)
在這個實施例中，將描述作為本發明的一個實施例的TFT的製造方法。具體來說，將描述實施例7中所述的TFT的製造方法。注意，與實施例7相同的部分一般由相同參考標號表示。
在實施例7所述的TFT中，待處理成第二半導體層708的第二半導體膜802由非晶半導體來形成。為了形成非晶半導體的第二半導體層708，可採用非晶半導體的一般形成方法。也就是說，第二半導體膜802可在使得不生成晶核的條件下形成。例如，在形成半導體膜中不生成晶核的這類條件可通過降低矽烷的稀釋比來設置。
首先，第一佈線層702在基底700之上形成(圖14A)。第一佈線層702可通過下列方式來形成：使得導電材料膜通過CVD方法或濺射方法在基底700的整個表面之上形成，並且通過光刻方法來處理。
隨後，絕緣層704形成為使得覆蓋第一佈線層702。第一半導體膜800、第二半導體膜802和雜質半導體膜804在絕緣層704之上形成(圖14B)。
第一半導體膜800可使用與實施例2的第一半導體膜200相似的材料和方法來形成。
可通過與用於形成第一半導體膜800的氣體的該比率相比，降低稀釋氣體的流率相對沈積氣體的流率的比率，來形成第二半導體膜802。例如，稀釋氣體的流率為沈積氣體的流率的1倍至10倍、最好為1倍至5倍。
雜質半導體膜804可使用與實施例2的雜質半導體膜204相似的材料和方法來形成。
隨後，抗蝕劑掩模806在雜質半導體膜804之上形成(圖14C)。後續步驟與實施例2相似。
通過上述方式，可製造實施例7的TFT。
(實施例9)
實施例1至8中所述的TFT及其製造方法可適用於顯示裝置的陣列基底。在這個實施例中，將作為舉例來描述包括實施例1中所述的TFT的陣列基底及其製造方法，並且還將描述顯示裝置及其製造方法。
首先，絕緣薄膜900形成為使得覆蓋圖1的TFT(圖15A)。
絕緣膜900可使用絕緣材料(例如氮化矽、氮氧化矽、氧氮化矽、氧化矽等等)來形成。絕緣膜900可具有單層結構或者多個層的疊層結構。在這裏，例如，絕緣膜900使用氮化矽來形成。
然後，開口部分902在絕緣膜900中形成，使得達到第二佈線層114；因此形成絕緣層904(圖15B)。開口部分902可通過光刻方法來形成。
在已經例如通過經由噴墨方法形成絕緣膜900而形成了開口部分902的情況下，不需要形成開口部分902的另一個步驟。
隨後，像素電極層906形成為使得通過開口部分902連接到第二佈線層114(圖15C)。
像素電極層906可使用包含具有透光性質的導電高分子(又稱作導電聚合物)的導電成分(composition)來形成。使用這種導電成分所形成的像素電極層906最好在波長550 nm具有10000歐姆/平方或更小的表面電阻和70%或更高的透光率。此外，導電成分中包含的導電高分子的電阻率最好為小於或等於0.1 Ω‧cm。
作為導電高分子，可使用所謂的π電子共軛導電高分子。例如，可給出聚苯胺和其衍生物、聚吡咯和其衍生物、聚噻吩和其衍生物以及這些材料的兩種或更多的共聚物。
可使用例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(以下稱作ITO)、氧化銦鋅、添加了氧化矽的氧化銦錫等等，來形成像素電極層906。
可通過經由光刻方法處理使用上述材料的任一種形成的膜，來形成像素電極層906。
雖然未示出，但是使用有機樹脂通過旋塗方法等所形成的絕緣層可設置在絕緣層904與像素電極層906之間。
在按照上述方式已經完成像素電極層906的形成的狀態中使用有源矩陣基底，可製造顯示裝置。
順便提到，附加閘電極可由與通道形成區重疊的區域中的像素電極層來形成。通過提供與通道形成區重疊的附加閘電極，TFT的場效應遷移率和通態電流可增加。具體來說，在提供實施例5中所述的圖11的TFT的附加閘電極的情況下，TFT的場效應遷移率和通態電流可明顯增加。這是因為附加閘電極與用作通道形成區的半導體層之間的距離很短。
其中為圖11的TFT提供附加閘電極的模式如圖16所示。圖16所示的TFT設置在基底500之上，並且包括：第一佈線層502；第一絕緣層504，設置成使得覆蓋第一佈線層502；第一半導體層506，與第一佈線層502完全重疊；第二半導體層508，它們相互分開地設置在第一半導體層506之上並且與其接觸，而且具有比第一半導體層506更低的載流子遷移率；雜質半導體層510，設置成與第二半導體層508接觸；上側壁絕緣層512，設置成使得覆蓋第一半導體層506的至少側壁；以及第二佈線層514，設置成至少與雜質半導體層510接觸。TFT覆蓋有絕緣層910，並且絕緣層910包括開口部分912。用作設置在絕緣層910之上的像素電極層914中的像素電極的部分914A通過開口部分912連接到第二佈線層514。用作設置在絕緣層910之上的像素電極層914中的附加閘電極的部分914B設置成使得與第一半導體層506的通道形成區重疊。
圖16中，絕緣層910用作作為部分914B的附加閘電極的閘絕緣層。絕緣層910最好使用與第一絕緣層504相同的材料、採用與第一絕緣層504近似相同的厚度來形成。
雖然由第一佈線層502所形成的閘電極以及由部分914B所形成的“附加閘電極”在圖16中有相同電位，但是本發明並不局限於此。連接到“附加閘電極”的佈線可單獨設置，使得“附加閘電極”的電位不同於由第一佈線層502所形成的閘電極的電位。
圖16所示的TFT可具有特別高的電場遷移率和極大的通態電流。相應地，可獲得有利的開關特性。包括這樣的TFT的顯示裝置可具有高對比率。作為顯示裝置，可給出液晶顯示裝置和EL顯示裝置。
液晶顯示裝置可通過使上述有源矩陣基底經過單元處理和模組處理來製造。下面將描述單元處理和模組處理的一個示例。
在單元處理中，在上述過程中製造的有源矩陣基底以及與有源矩陣基底相對的基底(以下稱作對基底)相互貼附，並且注入液晶。下面首先簡要描述對基底的製造方法。
首先，擋光層在基底之上形成；紅色、綠色和藍色的任一種的濾色器層在擋光層之上形成；對電極層在濾色器層之上形成；以及然後凸緣(rib)在對電極層之上形成。
作為擋光層，選擇性地形成具有擋光性質的材料膜。作為具有擋光性質的材料，例如可使用包含黑樹脂(碳黑)的有機樹脂或者包含鉻作為其主要成分的材料(鉻、氧化鉻或氮化鉻)。為了選擇性地形成具有擋光性質的材料膜，可採用光刻方法等。
可通過使用在用白光照射時僅透射具有紅色、綠色和藍色的任一種的光線的材料選擇性地形成有色材料(color material)，從而選擇性地形成濾色器層。濾色器的排列可以是條狀排列、三角形排列或正方形排列。
對基底之上的對電極層可使用與有源矩陣基底中包含的像素電極層相似的材料和方法，在對基底的整個表面之上形成。
設置對電極層之上的凸緣，以便拓寬視角，並且凸緣使用有機樹脂材料選擇性地形成。凸緣可在必要時適當地形成。
在形成濾色器層之後以及在形成對電極層之前，可形成外塗層(overcoat layer)。通過形成外塗層，其上形成對電極層的表面的平坦性可得到改進，並且可防止濾色器層中包含的材料的一部分進入液晶材料。對於外塗層，使用包含丙烯酸樹脂或環氧樹脂作為基底的熱固材料。
此外，在形成凸緣之前或之後，可形成作為間隔件的間隔柱(柱狀間隔件)。在使用珠形間隔珠(球形間隔件)的情況下，不需要形成間隔柱。
隨後，定向膜在有源矩陣基底和對基底上形成。例如按照如下方式來形成定向膜：使得聚酰亞胺樹脂等在有機溶劑中熔融；通過印刷方法、旋塗方法等塗敷這種溶液；以及然後蒸餾出有機溶劑並且烘焙基底。打磨處理最好對定向膜來執行，以便使液晶分子以某個預傾角排列。例如可通過用糙面絨布等打磨定向膜，來執行打磨處理。
然後，採用密封劑來貼附有源矩陣基底和對基底。在使用珠形間隔件的情況下，珠形間隔件可分散在期望區域中，然後可執行貼附。
隨後，將液晶材料注入相互貼附的有源矩陣基底與對基底之間的空間中。在注入液晶材料之後，採用紫外線固化樹脂等來密封注入口。另一種方式，在將液晶材料滴到有源矩陣基底和對基底其中之一上面之後，這些基底可相互貼附。
隨後，起偏振片貼附到通過有源矩陣基底和對基底的貼附所形成的液晶單元的兩個表面。然後，單元處理完成。
隨後，作為模組處理，撓性印刷電路(FPC)連接到端子部分的輸入端子。FPC具有使用導電膜在聚酰亞胺等的有機樹脂膜之上形成的佈線，並且通過各向異性導電膏(ACP)連接到輸入端子。ACP包括用作粘合劑的軟膏和鍍金微粒以具有導電表面，鍍金微粒直徑為數十微米至數百微米。當軟膏中混合的微粒通過輸入端子與導電層接觸並且通過連接到FPC中形成的佈線的端子與導電層接觸時，實現它們之間的電連接。另一種方式，在連接FPC之後，起偏振片可貼附到有源矩陣基底和對基底。
通過上述方式，可製造液晶顯示裝置。
呈現藍相的液晶可用作液晶材料。藍相是就在膽固醇相在膽固醇液晶的溫度增加的同時變成各向同性相之前生成的液晶相的一種。由於藍相僅在窄溫度範圍中生成，所以使用包含5 wt.%或以上的手性試劑的液晶成分，以便改進溫度範圍。包含呈現藍相的液晶材料和手性試劑的液晶成分具有10微秒至100微秒(包含端值)的短回應時間，並且在光學上是各向同性的；因此，定向處理不是必要的，並且視角相關性很小。
此外，這個實施例的液晶裝置可以是EL顯示裝置。在這個實施例的顯示裝置是EL顯示裝置的情況下，EL層可在像素電極層906之上形成，並且另一個像素電極層可在EL層之上形成。
由於按照上述方式所形成的像素電極層906可用作陽極，用作陰極的另一個像素電極層的材料可以是具有低功率的材料(例如Ca、Al、MgAg或AlLi)。
EL層可以是單層膜或者其中層疊多個層的層疊膜。EL層包括至少發光層。最好，發光層可通過電洞傳輸層連接到另一個像素電極層。
這個實施例的EL顯示裝置可具有頂部發射(top emission)結構、底部發射結構或雙向反射結構。
雖然在這個實施例中描述了包括實施例1的TFT的陣列基底，但是本發明並不局限於這種模式。陣列基底可包括實施例3、5和7的TFT的任一個。
(實施例10)
上述實施例的TFT和顯示裝置可適用於各種電子裝置(包括遊戲機)。這類電子裝置的示例是電視機(又稱作電視或電視接收器)、電腦的監視器、電子紙張、例如數位相機或數位攝像機等拍攝裝置、數位相框、行動電話(又稱作蜂窩電話或行動電話裝置)、可攜式遊戲控制臺、可攜式資訊終端、音頻重播裝置、日本彈球機等大型遊戲機等等。
例如，上述實施例中所述的顯示裝置可適用於電子紙張。電子紙張可用於顯示資訊的各種領域的電子裝置。例如，電子紙張可用於電子書籍閱讀器(電子書)、海報、例如火車等車輛中的廣告、例如信用卡等各種卡的顯示器等等。
圖17A示出電子書籍閱讀器的一個示例。圖17A所示的電子書籍閱讀器包括殼體1000和殼體1001。殼體1000和殼體1001與鉸鏈1004結合，使得電子書籍閱讀器可開啟和閉合。通過這種結構，可像紙書一樣來操縱電子書籍閱讀器。
顯示部分1002和顯示部分1003分別結合在殼體1000和殼體1001中。顯示部分1002和顯示部分1003可顯示一個圖像或者不同圖像。在其中不同的圖像顯示於不同顯示部分的結構中，例如右顯示部分(圖17A中的顯示部分1002)可顯示文本，而在顯示部分(圖17A中的顯示部分1003)可顯示圖形。上述實施例中所述的顯示裝置的任一個可適用於顯示部分1002和顯示部分1003。
圖17A中，殼體1000提供有電源輸入端子1005、操作按鍵1006、喇叭1007等等。例如，操作按鍵1006可具有翻頁的功能。注意，鍵盤、指標裝置等也可設置在其上設置顯示部分的殼體的表面。此外，外部連接端子(耳機端子、USB端子、可連接到例如USB纜線等各種纜線的端子等等)、記錄媒體插入部分等等可設置在殼體的背面或側表面上。此外，圖17A所示的電子書籍閱讀器還具有能夠無線傳送和接收資料的結構。
圖17B示出數位相框的一個示例。在圖17B的數位相框中，顯示部分1012結合到殼體1011中。上述實施例中所述的顯示裝置的任一個可適用於顯示部分1012。
注意，圖17B所示的數位相框可提供有操作部分、外部連接端子(例如USB端子、可連接到例如USB纜線等各種纜線的端子等)、記錄媒體插入部分等等。雖然這些部件可設置在其上設置顯示部分的表面，但對於數位相框的設計，最好將它們設置在側表面或背面。例如，將儲存由數位相機所拍攝的圖像資料的記憶體插入數位相框的記錄媒體插入部分並且載入該資料，由此可在顯示部分1012顯示圖像。圖17B所示的數位相框可具有能夠無線傳送和接收資料的結構。
圖17C示出電視裝置的一個示例。在圖17C所示的電視裝置中，顯示部分1022結合到殼體1021中，並且殼體1021由支架1023支承。上述實施例中所述的顯示裝置的任一個可適用於顯示部分1022。
圖17C所示的電視裝置可通過殼體1021的操作開關或者獨立遙控器來操作。頻道和音量可採用遙控器的操作按鍵來控制，使得可選擇顯示部分1022上顯示的圖像。此外，遙控器可提供有顯示部分，用於顯示從遙控器輸出的資料。
圖17C所示的電視裝置可提供有接收器、數據機等等。通過接收器，可接收一般電視廣播。此外，當電視裝置通過有線或無線連接經由數據機連接到通信網路時，可執行單向(從發射器到接收器)或雙向(在發射器與接收器之間、接收器之間等等)資料通信。
圖17D示出行動電話的一個示例。圖17D所示的行動電話提供有結合在殼體1031中的顯示部分1032、操作按鈕1033、操作按鈕1037、外部連接埠1034、喇叭1035、話筒1036等等。上述實施例中所述的顯示裝置的任一個可適用於顯示部分1032。
在圖17D所示的行動電話中，顯示部分1032可以是觸摸屏。在顯示部分1032是觸摸屏的情況下，例如撥打電話和寫郵件等操作可使用顯示部分1032作為觸控面板來執行。
主要存在顯示部分1032的三種螢幕模式。第一模式是主要用於顯示圖像的顯示模式。第二模式是主要用於輸入例如文本等資訊的輸入模式。第三模式是顯示/輸入模式，其中結合了顯示模式和輸入模式這兩種模式。
例如，在撥打電話或者寫郵件的情況下，對顯示部分1032選擇主要用於輸入文本的文本輸入模式，使得可輸入螢幕上顯示的文本。在那種情況下，最好在顯示部分1032的幾乎整個螢幕上顯示鍵盤或數位按鈕。
當包括例如陀螺儀或加速感測器等用於檢測傾斜的感測器的檢測裝置設置在圖17D所示的行動電話內部時，顯示部分1032上顯示的資料可通過檢測行動電話的取向(行動電話是對於風景模式或肖像模式的水平還是垂直放置)自動切換。
此外，螢幕模式可通過觸摸顯示部分1032或者操作殼體1031的操作按鈕1037來切換。另一種方式，螢幕模式可根據顯示部分1032上顯示的圖像種類來切換。
此外，在輸入模式中，信號由顯示部分1032中的光學感測器來檢測，以及如果通過觸摸顯示部分1032進行的輸入在某個時間段沒有執行，則螢幕模式可控制成從輸入模式切換到顯示模式。
顯示部分1032還可用作圖像感測器。例如，掌紋、指紋等的圖像在用手掌或手指觸摸顯示部分1032時來拍攝，由此可執行個人鑒別。此外，當背光或者發出近紅外光的感測光源設置在顯示部分時，可拍攝指靜脈、掌靜脈等的圖像。
如上所述，上述實施例中所述的TFT和顯示裝置可適用於各種電子裝置。
本發明基於2009年12月21日向日本專利局提交的日本專利申請序號2009-289802，通過引用將它們的完整內容結合於此。
100．．．基底
102．．．第一佈線層
104．．．絕緣層
106．．．第一半導體層
108．．．第二半導體層
110．．．雜質半導體層
112．．．上側壁絕緣層
113．．．下側壁絕緣層
114．．．第二佈線層
200．．．第一半導體膜
202．．．第二半導體膜
204．．．雜質半導體膜
206．．．抗蝕劑掩模
208．．．第二半導體層
210．．．雜質半導體層
212．．．側壁絕緣膜
214．．．導電膜
216．．．抗蝕劑掩模
300．．．基底
302．．．第一佈線層
304．．．絕緣層
306．．．第一半導體層
308．．．第二半導體層
310．．．雜質半導體層
312．．．上側壁絕緣層
313．．．下側壁絕緣層
314．．．第二佈線層
322．．．上基底側壁絕緣層
323．．．下基底側壁絕緣層
330．．．凹陷部分
331．．．凹陷部分
332．．．凹陷部分
333．．．凹陷部分
334．．．空腔
335．．．空腔
336．．．空腔
337．．．空腔
408．．．第二半導體層
410．．．雜質半導體層
412．．．氧氮化矽膜
413．．．氮化矽膜
500．．．基底
502．．．第一佈線層
504．．．絕緣層
506．．．第一半導體層
508．．．第二半導體層
510．．．雜質半導體層
512．．．上側壁絕緣層
513．．．下側壁絕緣層
514．．．第二佈線層
608．．．第二半導體層
610．．．雜質半導體層
614．．．導電膜
616．．．抗蝕劑掩模
700．．．基底
702．．．第一佈線層
704．．．絕緣層
706．．．第一半導體層
708．．．第二半導體層
710．．．雜質半導體層
712．．．上側壁絕緣層
713．．．下側壁絕緣層
714．．．第二佈線層
800．．．第一半導體膜
802．．．第二半導體膜
804．．．雜質半導體膜
806．．．抗蝕劑掩模
900．．．絕緣薄膜
902．．．開口部分
904．．．絕緣層
906．．．像素電極層
910．．．絕緣層
914．．．像素電極層
914A．．．部分
914B．．．部分
1000．．．殼體
1001．．．殼體
1002．．．顯示部分
1003．．．顯示部分
1004．．．鉸鏈
1005．．．電源輸入端子
1006．．．操作按鍵
1007．．．喇叭
1011．．．殼體
1012．．．顯示部分
1021．．．殼體
1022．．．顯示部分
1023．．．支架
1031．．．殼體
1032．．．顯示部分
1033．．．操作按鈕
1034．．．外部連接埠
1035．．．喇叭
1036．．．話筒
1037．．．操作按鈕
附圖包括：
圖1示出實施例1的TFT；
圖2A和圖2B示出取決於第一佈線層和半導體層是否相互重疊的I-V曲線之間的差；
圖3A和圖3B示出取決於第一半導體層的存在的I-V曲線之間的差；
圖4A和圖4B示出取決於側壁絕緣層的存在的I-V曲線之間的差；
圖5示出其I-V曲線在圖4A示出的TFT的STEM圖像；
圖6A至圖6C示出圖1所示的TFT的製造方法；
圖7A至圖7C示出圖1所示的TFT的製造方法；
圖8A至圖8C示出圖1所示的TFT的製造方法；
圖9A和圖9B示出實施例3的TFT；
圖10A至圖10C示出圖9A和圖9B所示的TFT的製造方法；
圖11示出實施例5的TFT；
圖12A至圖12C示出圖11所示的TFT的製造方法；
圖13示出實施例7的TFT；
圖14A至圖14C示出圖13所示的TFT的製造方法；
圖15A至圖15C示出顯示裝置的陣列基底的製造方法的一個示例；
圖16示出設置在顯示裝置的陣列基底中的TFT的一個示例；以及
圖17A至圖17D示出電子裝置。
100．．．基底
102．．．第一佈線層
104．．．絕緣層
106．．．第一半導體層
108．．．第二半導體層
110．．．雜質半導體層
112．．．上側壁絕緣層
113．．．下側壁絕緣層
114．．．第二佈線層

Claims (16)

  1. 一種薄膜電晶體，包括：第一佈線層；於該第一佈線層之上的閘絕緣層；之間隔著該閘絕緣層在該第一佈線層之上的第一半導體層，其中該第一半導體層的整個部分與該第一佈線層重疊；第二半導體層，設置在該第一半導體層之上並且與其接觸，而且具有比該第一半導體層更低的載流子遷移率；與該第二半導體層接觸的雜質半導體層；側壁絕緣層，其覆蓋該第一半導體層的至少側表面，其中，該側壁絕緣層含有氧化矽層或氧氮化矽層層疊於氮化矽層之上；以及至少與該雜質半導體層接觸的第二佈線層。
  2. 如申請專利範圍第1項之薄膜電晶體，其中，該第一半導體層是微晶半導體層，該第二半導體層包括非晶半導體和微晶半導體，以及從該第一半導體層所生長的晶體的尖部達到該第二半導體層。
  3. 如申請專利範圍第1項之薄膜電晶體，其中，該第一半導體層和該第二半導體層的側表面具有大於或等於60°但小於或等於90°的錐角。
  4. 一種薄膜電晶體，包括：第一佈線層； 於該第一佈線層之上的閘絕緣層；之間隔著該閘絕緣層在該第一佈線層之上的第一半導體層，其中該第一半導體層的整個部分與該第一佈線層重疊；第二半導體層，它們相互分開地設置在該第一半導體層之上並且與其接觸，而且具有比該第一半導體層更低的載流子遷移率；與該第二半導體層接觸的雜質半導體層；側壁絕緣層，其覆蓋該第一半導體層的至少側表面，其中，該側壁絕緣層含有氧化矽層或氧氮化矽層層疊於氮化矽層之上；以及至少與該雜質半導體層接觸的第二佈線層。
  5. 如申請專利範圍第1或4項之薄膜電晶體，其中，附加佈線層設置成使得與該第一半導體層中的用作通道形成區的一部分重疊。
  6. 如申請專利範圍第1或4項之薄膜電晶體，其中，另一個側壁絕緣層設置在因該第一佈線層的厚度而形成的該閘絕緣層的階梯之上。
  7. 如申請專利範圍第4項之薄膜電晶體，其中，該第一半導體層是微晶半導體層，該第二半導體層包括非晶半導體和微晶半導體，以及從該第一半導體層所生長的晶體的尖部達到該第二半導體層。
  8. 如申請專利範圍第1或4項之薄膜電晶體，其中， 從該側壁絕緣層的表面到該第一半導體層的表面的距離大於30nm。
  9. 如申請專利範圍第4項之薄膜電晶體，其中，該第一半導體層和該第二半導體層的側表面具有大於或等於60°但小於或等於90°的錐角。
  10. 如申請專利範圍第1或4項之薄膜電晶體，其中，該側壁絕緣層通過層疊不同材料的多個層來形成。
  11. 如申請專利範圍第1或4項之薄膜電晶體，其中，該薄膜電晶體應用於選自由電子書籍閱讀器、數位相框、電視裝置及行動電話組成的群組的之一。
  12. 如申請專利範圍第1或4項之薄膜電晶體，其中，該第一佈線層比該第一半導體層要寬。
  13. 一種薄膜電晶體的製造方法，包括下列步驟：形成第一佈線層；形成閘絕緣層，使得覆蓋該第一佈線層；在該閘絕緣層之上形成與該第一佈線層重疊的第一半導體層，在該第一半導體層之上形成具有比該第一半導體層更低的載流子遷移率的第二半導體層，在該第二半導體層之上形成雜質半導體層；形成絕緣膜，使得覆蓋該第一半導體層、該第二半導體層和該雜質半導體層；各向異性蝕刻該絕緣膜，以便露出該雜質半導體層，使得形成覆蓋該第一半導體層的至少側表面的側壁絕緣 層；在該雜質半導體層和該側壁絕緣層之上形成第二佈線層；以及蝕刻該第二半導體層的一部分和該雜質半導體層的一部分，使得形成源區和汲區，其中，蝕刻該第二半導體層的一部分，使得露出該第一半導體層。
  14. 一種薄膜電晶體的製造方法，包括下列步驟：形成第一佈線層；形成閘絕緣層，使得覆蓋該第一佈線層；在該閘絕緣層之上形成與該第一佈線層重疊的第一半導體層，在該第一半導體層之上形成具有比該第一半導體層更低的載流子遷移率的第二半導體層，在該第二半導體層之上形成雜質半導體層；形成第一絕緣膜和第二絕緣膜，使得覆蓋該第一半導體層、該第二半導體層和該雜質半導體層；各向異性蝕刻該第二絕緣膜，以便露出該第一絕緣膜，使得形成第一側壁絕緣層；蝕刻沒有與該第一側壁絕緣層重疊的該第一絕緣膜的一部分，以便露出雜質半導體層，使得形成第二側壁絕緣層，其連同該第一側壁絕緣層一起覆蓋該第一半導體層的至少側表面；在該雜質半導體層和該第二側壁絕緣層之上形成第二 佈線層；以及蝕刻該第二半導體層的一部分和該雜質半導體層的一部分，使得形成源區和汲區。
  15. 如申請專利範圍第14項之薄膜電晶體的製造方法，其中，該第一側壁絕緣層包括氮化矽；以及該第二側壁絕緣層包括氧化矽或氧氮化矽。
  16. 如申請專利範圍第14項之薄膜電晶體的製造方法，其中，蝕刻該第二半導體層的一部分，使得露出該第一半導體層。
TW099144779A 2009-12-21 2010-12-20 薄膜電晶體及其製造方法 TWI512835B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009289802 2009-12-21

Publications (2)

Publication Number Publication Date
TW201137992A TW201137992A (en) 2011-11-01
TWI512835B true TWI512835B (zh) 2015-12-11

Family

ID=44149809

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099144779A TWI512835B (zh) 2009-12-21 2010-12-20 薄膜電晶體及其製造方法

Country Status (5)

Country Link
US (1) US8575608B2 (zh)
JP (1) JP5667864B2 (zh)
KR (1) KR101836067B1 (zh)
CN (1) CN102148257B (zh)
TW (1) TWI512835B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5848918B2 (ja) * 2010-09-03 2016-01-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5767073B2 (ja) 2010-10-15 2015-08-19 株式会社半導体エネルギー研究所 エッチング方法及び半導体装置の作製方法
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
JP2014038911A (ja) * 2012-08-13 2014-02-27 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置および電子機器
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2019135740A1 (en) * 2018-01-03 2019-07-11 Intel Corporation Self-aligned process for thin film transistor contact structures
CN108415200B (zh) * 2018-02-09 2021-01-29 咸阳彩虹光电科技有限公司 低色偏像素单元及其设计方法
KR20210088318A (ko) * 2020-01-06 2021-07-14 삼성전자주식회사 플라즈마를 이용하는 박막 형성 장치 및 박막 형성 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090140250A1 (en) * 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20090152550A1 (en) * 2007-12-18 2009-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242156A (en) 1979-10-15 1980-12-30 Rockwell International Corporation Method of fabricating an SOS island edge passivation structure
JPS5713777A (en) * 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
USRE34658E (en) * 1980-06-30 1994-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device of non-single crystal-structure
JPH01117068A (ja) * 1987-10-29 1989-05-09 Toshiba Corp 薄膜半導体素子
US5221631A (en) * 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
JP2839529B2 (ja) * 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
JPH0311744A (ja) * 1989-06-09 1991-01-21 Citizen Watch Co Ltd 薄膜トランジスタの製造方法
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
JP2838318B2 (ja) * 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2717237B2 (ja) * 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
DE69229314T2 (de) 1991-09-10 1999-11-11 Sharp Kk Halbleiteranordnung und Verfahren zur Herstellung
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH0653505A (ja) * 1992-07-29 1994-02-25 Sharp Corp 逆スタッガ型薄膜トランジスタ及びその製造方法
US6835523B1 (en) 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
US5932302A (en) * 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3152829B2 (ja) 1994-01-18 2001-04-03 株式会社東芝 半導体装置の製造方法
US6433361B1 (en) * 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US6337232B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
JP3412277B2 (ja) * 1994-08-23 2003-06-03 カシオ計算機株式会社 薄膜トランジスタおよびその製造方法
JP3474286B2 (ja) * 1994-10-26 2003-12-08 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP3497627B2 (ja) * 1994-12-08 2004-02-16 株式会社東芝 半導体装置およびその製造方法
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JPH09232235A (ja) * 1995-02-24 1997-09-05 Mitsui Toatsu Chem Inc 光電変換素子
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
JP3176527B2 (ja) * 1995-03-30 2001-06-18 シャープ株式会社 半導体装置の製造方法
JP3504025B2 (ja) * 1995-06-06 2004-03-08 三菱電機株式会社 半導体装置およびその製造方法
KR0164079B1 (ko) * 1995-06-30 1998-12-01 김주용 반도체 소자 및 그 제조방법
KR970077745A (ko) * 1996-05-28 1997-12-12 장진 염소가 함유된 비정질 실리콘/비정질 실리콘 다층을 활성층으로 이용한 박막 트랜지스터의 구조 및 제조 방법
JPH1020298A (ja) * 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
KR100219117B1 (ko) 1996-08-24 1999-09-01 구자홍 박막트랜지스터 액정표시장치 및 그 제조방법
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US5920772A (en) * 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
US6121660A (en) * 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4376979B2 (ja) * 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6087208A (en) * 1998-03-31 2000-07-11 Advanced Micro Devices, Inc. Method for increasing gate capacitance by using both high and low dielectric gate material
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
TW518650B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
US6426245B1 (en) * 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW494444B (en) * 1999-08-18 2002-07-11 Semiconductor Energy Lab Laser apparatus and laser annealing method
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4683688B2 (ja) * 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4683761B2 (ja) * 2000-05-12 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002026333A (ja) * 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP4718677B2 (ja) * 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4187497B2 (ja) * 2002-01-25 2008-11-26 Ｊｓｒ株式会社 半導体基板の化学機械研磨方法
JP4604440B2 (ja) * 2002-02-22 2011-01-05 日本電気株式会社 チャネルエッチ型薄膜トランジスタ
CN101217150B (zh) * 2002-03-05 2011-04-06 株式会社半导体能源研究所 半导体元件和使用半导体元件的半导体装置
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US7592980B2 (en) * 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
JP2004165621A (ja) * 2002-09-20 2004-06-10 Seiko Epson Corp 半導体装置、電気光学装置、電子機器、半導体装置の製造方法
CN100552893C (zh) 2003-03-26 2009-10-21 株式会社半导体能源研究所 半导体装置及其制造方法
TW577176B (en) * 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
US7374981B2 (en) * 2003-04-11 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, electronic device having the same, and method for manufacturing the same
JP2005019659A (ja) 2003-06-26 2005-01-20 Hanshin Electric Co Ltd 内燃機関用点火コイル
JP3779286B2 (ja) * 2003-06-27 2006-05-24 沖電気工業株式会社 Ｓｏｉ構造を用いたしきい値電圧可変相補型ｍｏｓｆｅｔ
TWI399580B (zh) * 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005050905A (ja) * 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP4540320B2 (ja) * 2003-09-19 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4574158B2 (ja) * 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
KR20050052029A (ko) 2003-11-28 2005-06-02 삼성에스디아이 주식회사 박막트랜지스터
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101188356B1 (ko) * 2003-12-02 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP4447305B2 (ja) 2003-12-22 2010-04-07 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
US7338888B2 (en) * 2004-03-26 2008-03-04 Texas Instruments Incorporated Method for manufacturing a semiconductor device having a silicided gate electrode and a method for manufacturing an integrated circuit including the same
JP2005322845A (ja) * 2004-05-11 2005-11-17 Sekisui Chem Co Ltd 半導体デバイスと、その製造装置、および製造方法
JP4671765B2 (ja) * 2004-06-03 2011-04-20 株式会社半導体エネルギー研究所 記憶装置及びその作製方法
JP4986415B2 (ja) * 2004-06-14 2012-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006073939A (ja) * 2004-09-06 2006-03-16 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
US7582904B2 (en) * 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
US7345343B2 (en) * 2005-08-02 2008-03-18 Texas Instruments Incorporated Integrated circuit having a top side wafer contact and a method of manufacture therefor
JP4964442B2 (ja) * 2005-08-10 2012-06-27 三菱電機株式会社 薄膜トランジスタおよびその製造方法
KR101239889B1 (ko) * 2005-08-13 2013-03-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI409934B (zh) * 2005-10-12 2013-09-21 Semiconductor Energy Lab 半導體裝置
JP4533304B2 (ja) * 2005-11-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US7692223B2 (en) 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
EP2259294B1 (en) 2006-04-28 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP2008124392A (ja) 2006-11-15 2008-05-29 Sharp Corp 半導体装置、その製造方法及び表示装置
US7968884B2 (en) * 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI418036B (zh) * 2006-12-05 2013-12-01 Semiconductor Energy Lab 半導體裝置及其製造方法
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5435907B2 (ja) * 2007-08-17 2014-03-05 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101576813B1 (ko) * 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP5244364B2 (ja) * 2007-10-16 2013-07-24 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
EP2291856A4 (en) 2008-06-27 2015-09-23 Semiconductor Energy Lab THIN FILM TRANSISTOR
JP5888802B2 (ja) 2009-05-28 2016-03-22 株式会社半導体エネルギー研究所 トランジスタを有する装置
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
JP2012089708A (ja) * 2010-10-20 2012-05-10 Semiconductor Energy Lab Co Ltd 微結晶シリコン膜の作製方法、半導体装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090140250A1 (en) * 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20090152550A1 (en) * 2007-12-18 2009-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2011151382A (ja) 2011-08-04
US8575608B2 (en) 2013-11-05
US20110147745A1 (en) 2011-06-23
JP5667864B2 (ja) 2015-02-12
CN102148257B (zh) 2015-03-11
KR101836067B1 (ko) 2018-03-08
KR20110073278A (ko) 2011-06-29
TW201137992A (en) 2011-11-01
CN102148257A (zh) 2011-08-10

Similar Documents

Publication Publication Date Title
TWI512835B (zh) 薄膜電晶體及其製造方法
KR102023128B1 (ko) 아날로그 회로 및 반도체 장치
JP6223505B2 (ja) 表示装置
TWI535028B (zh) 薄膜電晶體
TWI525705B (zh) 半導體裝置及其製造方法
KR101455308B1 (ko) 박막 트랜지스터의 제작 방법 및 표시 장치의 제작 방법
US8344380B2 (en) Thin film transistor and display device
TWI496217B (zh) 薄膜電晶體和其製法、以及顯示裝置和其製法
TW201030984A (en) Thin film transistor and display device
JP5759833B2 (ja) 半導体装置及びその作製方法
US9202929B2 (en) Thin film transistor and method for manufacturing the same
US9178071B2 (en) Method for manufacturing semiconductor device
JP5636275B2 (ja) 半導体装置
KR102209874B1 (ko) 반도체 장치 및 그 제작 방법
JP2011109076A (ja) 微結晶半導体及び薄膜トランジスタの作製方法
JP5706719B2 (ja) 半導体装置の作製方法
JP5697819B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees