JP5667864B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5667864B2
JP5667864B2 JP2010284099A JP2010284099A JP5667864B2 JP 5667864 B2 JP5667864 B2 JP 5667864B2 JP 2010284099 A JP2010284099 A JP 2010284099A JP 2010284099 A JP2010284099 A JP 2010284099A JP 5667864 B2 JP5667864 B2 JP 5667864B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor
tft
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010284099A
Other languages
English (en)
Other versions
JP2011151382A (ja
JP2011151382A5 (ja
Inventor
慎也 笹川
慎也 笹川
章広 石塚
章広 石塚
忍 古川
忍 古川
求 倉田
求 倉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010284099A priority Critical patent/JP5667864B2/ja
Publication of JP2011151382A publication Critical patent/JP2011151382A/ja
Publication of JP2011151382A5 publication Critical patent/JP2011151382A5/ja
Application granted granted Critical
Publication of JP5667864B2 publication Critical patent/JP5667864B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

薄膜トランジスタ及びその作製方法に関する。更には、該薄膜トランジスタを有し、該薄膜トランジスタの作製方法を適用することができる表示装置、及び電子機器に関する。
近年、絶縁性表面を有する基板（例えば、ガラス基板）上の半導体薄膜（厚さ数ｎｍ以上数百ｎｍ以下程度）によって構成された、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が注目されている。ＴＦＴは、例えば、液晶表示装置などの表示装置のスイッチング素子として開発が急がれている。ＴＦＴには、主に非晶質半導体または多結晶半導体が用いられ、更には微結晶半導体を用いたものも知られている（例えば、特許文献１）。表示装置では、搭載するＴＦＴのスイッチング特性が表示品質や消費電力に影響する。
ＴＦＴのスイッチング特性を評価するパラメータの１つに電流のオン／オフ比が挙げられる。電流のオン／オフ比を高くするには、オン電流を大きくし、オフ電流を小さくすればよい。
なお、本明細書において、「オン／オフ比」とは、ＴＦＴのオフ電流に対するオン電流の比をいう。「オフ電流」とは、ＴＦＴがオフしているときのドレイン電流をいい、「オン電流」とは、ＴＦＴがオンしているときにソースとドレインの間に流れる電流をいう。そして、本明細書において、「ドレイン電流」とは、ソースとドレインの間に流れる電流をいう。
ところで、オフ電流の経路の一として、ソース電極及びドレイン電極の一方から半導体層を経てソース電極及びドレイン電極の他方に至る経路が挙げられる。このオフ電流は、半導体層側壁に接するサイドウォール絶縁層を設けることで抑制することができる（例えば、特許文献２）。
ただし、ＴＦＴは、オン／オフ比が大きければ十分というわけではなく、光リーク電流を低減することなども重要である。ここで、光リーク電流とは、ＴＦＴの半導体層に光が照射されることで、光起電効果により生じる、ソースとドレインの間に流れる電流をいう。特に、液晶表示装置の画素トランジスタとして用いられるＴＦＴには、バックライトの光が基板側から照射されるため、光リーク電流を十分に低く抑える必要がある。そのため、ＴＦＴの半導体層を遮光するための技術開発が数多くなされてきた（例えば、特許文献３を参照）。
特開２００９−０４４１３４号公報 特開平０１−１１７０６８号公報 特開平１０−０２０２９８号公報
本発明の一態様は、光リーク電流が抑制され、オン／オフ比が高いＴＦＴを提供することを課題とする。
更には、本発明の一態様は、光リーク電流が抑制され、オン／オフ比が高いＴＦＴを簡略に作製する方法を提供することを課題とする。
本発明の一態様は、少なくともチャネル形成領域が結晶性半導体により設けられたＴＦＴであって、該結晶性半導体は、全面がゲート電極と重畳することで遮光され、少なくとも該結晶性半導体の側面にはサイドウォール絶縁層が設けられていることを特徴とする。
本発明の一態様は、第１の配線層と、前記第１の配線層を覆って設けられた絶縁層と、前記第１の配線層と全面が重畳して設けられた第１の半導体層と、前記第１の半導体層上に接して設けられ、前記第１の半導体層よりもキャリア移動度が低い第２の半導体層と、前記第２の半導体層に接して設けられた不純物半導体層と、少なくとも前記第１の半導体層の側壁を覆って設けられたサイドウォール絶縁層と、少なくとも前記不純物半導体層に接して設けられた第２の配線層と、を有することを特徴とするＴＦＴである。
または、本発明の一態様は、第１の配線層と、前記第１の配線層を覆って設けられた絶縁層と、前記第１の配線層と全面が重畳して設けられた第１の半導体層と、前記第１の半導体層上に接して離間して設けられ、前記第１の半導体層よりもキャリア移動度が低い第２の半導体層と、前記第２の半導体層に接して設けられた不純物半導体層と、少なくとも前記第１の半導体層の側壁を覆って設けられたサイドウォール絶縁層と、少なくとも前記不純物半導体層に接して設けられた第２の配線層と、を有することを特徴とするＴＦＴである。
または、本発明の一態様は、第１の配線層を形成し、前記第１の配線層を覆って絶縁層を形成し、前記第１の配線層と重畳して第１の半導体層と、前記第１の半導体層よりもキャリア移動度が低い第２の半導体層と、不純物半導体層と、を積層した半導体島を形成し、前記半導体島を覆って絶縁膜を形成し、前記絶縁膜を異方性エッチングして前記不純物半導体層を露出させることで、少なくとも前記第１の半導体層の側壁を覆うサイドウォール絶縁層を形成し、前記不純物半導体層及び前記サイドウォール絶縁層上に第２の配線層を形成し、前記第２の半導体層及び前記不純物半導体層の一部をエッチングすることでソース領域及びドレイン領域を形成することを特徴とするＴＦＴの作製方法である。
または、本発明の一態様は、第１の配線層を形成し、前記第１の配線層を覆って絶縁層を形成し、前記第１の配線層と重畳して第１の半導体層と、前記第１の半導体層よりもキャリア移動度が低い第２の半導体層と、不純物半導体層と、を積層した半導体島を形成し、前記半導体島を覆って第１の絶縁膜及び第２の絶縁膜を形成し、前記第２の絶縁膜を異方性エッチングして前記第１の絶縁膜を露出させることで第１のサイドウォール絶縁層を形成し、前記第１のサイドウォール絶縁層と重畳していない部分の第１の絶縁膜をエッチングして前記不純物半導体層を露出させることで、第１のサイドウォール絶縁層とともに少なくとも第１の半導体層の側壁を覆う第２のサイドウォール絶縁層を形成し、前記不純物半導体層及び前記第２のサイドウォール絶縁層上に第２の配線層を形成し、前記第２の半導体層及び前記不純物半導体層の一部をエッチングすることでソース領域及びドレイン領域を形成することを特徴とするＴＦＴの作製方法である。
なお、本明細書において、「膜」とは、ＣＶＤ法（プラズマＣＶＤ法などを含む）またはスパッタリング法などにより、被形成面の全面に形成されたものをいう。一方で、「層」とは、「膜」が加工されて形成されたもの、または被形成面の全面に形成されて加工を要しないものをいう。
本発明の一態様であるＴＦＴによれば、光リーク電流が抑制され、オン／オフ比が高いＴＦＴを得ることができる。
本発明の一態様であるＴＦＴの作製方法によれば、光リーク電流が抑制され、オン／オフ比が高いＴＦＴを簡略に作製することができる。
実施の形態１のＴＦＴを説明する図。 第１の配線層と半導体層が重畳しているか否かによるＩ−Ｖ曲線の違いを比較する図。 第１の半導体層の有無によるＩ−Ｖ曲線の違いを比較する図。 サイドウォール絶縁層の有無によるＩ−Ｖ曲線の違いを比較する図。 図４（Ａ）のＩ−Ｖ曲線が得られたＴＦＴについてのＳＴＥＭ像。 図１のＴＦＴの作製方法を説明する図。 図１のＴＦＴの作製方法を説明する図。 図１のＴＦＴの作製方法を説明する図。 実施の形態３のＴＦＴを説明する図。 図９のＴＦＴの作製方法を説明する図。 実施の形態５のＴＦＴを説明する図。 図１１のＴＦＴの作製方法を説明する図。 実施の形態７のＴＦＴを説明する図。 図１３のＴＦＴの作製方法を説明する図。 表示装置のアレイ基板の作製方法の一例を説明する図。 表示装置のアレイ基板に設けるＴＦＴの一例を説明する図。 電子機器を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さないことがある。また、便宜上、絶縁層は上面図には表さないことがある。ただし、サイドウォール絶縁層については上面図に表すものとする。
（実施の形態１）
本実施の形態は、本発明の一態様であるＴＦＴの一構成例について説明する。
図１には、本実施の形態のＴＦＴの断面図（上面図のＸ−Ｙにおけるもの）及び上面図が示されている。図１に示すＴＦＴは、基板１００上に設けられ、第１の配線層１０２と、第１の配線層１０２を覆って設けられた絶縁層１０４と、第１の配線層１０２と全面が重畳して設けられた第１の半導体層１０６と、第１の半導体層１０６上に接して設けられ、第１の半導体層１０６よりもキャリア移動度が低い第２の半導体層１０８と、第２の半導体層１０８に接して設けられた不純物半導体層１１０と、少なくとも第１の半導体層１０６の側壁を覆って設けられた上部サイドウォール絶縁層１１２と、少なくとも不純物半導体層１１０に接して設けられた第２の配線層１１４と、を有することを特徴とする。更には、第１の配線層１０２に起因して生じる絶縁層１０４の段差に下部サイドウォール絶縁層１１３が設けられている。
上部サイドウォール絶縁層１１２及び下部サイドウォール絶縁層１１３によりこれらよりも上に設けられる層の被覆性が向上するため、第１の半導体層１０６と第２の半導体層１０８をテーパ形状に加工しなくてもよい。従って、第１の半導体層１０６及び第２の半導体層１０８の側面では、テーパ角が６０°以上９０°以下であってもよい。
基板１００は、絶縁性基板である。基板１００として、例えば、ガラス基板または石英基板を用いることができる。本実施の形態においては、ガラス基板を用いる。基板１００がマザーガラスである場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものを用いればよいが、これに限定されるものではない。
第１の配線層１０２は、導電性材料（例えば金属、または一導電型の不純物元素が添加された半導体など）により形成すればよい。なお、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、チタン層によりアルミニウム層を挟持した３層の積層構造として形成する。なお、第１の配線層１０２は、少なくとも走査線とゲート電極を構成する。
絶縁層１０４は、絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）により形成すればよい。なお、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、窒化シリコン層上に酸化窒化シリコン層が積層された２層の積層構造として形成する。なお、絶縁層１０４は、少なくともゲート絶縁層を構成する。
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
第１の半導体層１０６は、キャリア移動度の高い半導体材料により形成するとよい。キャリア移動度の高い半導体材料として、例えば、結晶性半導体が挙げられる。結晶性半導体として、例えば、微結晶半導体が挙げられる。ここで、微結晶半導体とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体をいう。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状結晶または針状結晶が基板表面に対して法線方向に成長している半導体である。このため、柱状結晶または針状結晶の界面には、結晶粒界が形成されることもある。
微結晶半導体の一である微結晶シリコンでは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。すなわち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、Ｈｅ、Ａｒ、Ｋｒ、またはＮｅなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。
また、第１の半導体層１０６に含まれる酸素及び窒素の濃度（二次イオン質量分析法による測定値）を、１×１０１８ｃｍ−３未満とすると、第１の半導体層１０６の結晶性を高めることができる。
第２の半導体層１０８は、バッファ層として機能するためキャリア移動度の低い半導体材料により形成するとよく、好ましくは、非晶質半導体と微小半導体結晶粒を有し、従来の非晶質半導体と比較して、一定光電流法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体層である。すなわち、このような半導体層は、従来の非晶質半導体と比較して欠陥が少なく、価電子帯のバンド端（移動度端）における準位のテイル（裾）の傾きが急峻である秩序性の高い半導体層である。なお、本明細書において、このような半導体層を「非晶質半導体を含む層」と記載することとする。
第２の半導体層１０８は、「非晶質半導体を含む層」、ハロゲンを含有する「非晶質半導体を含む層」、または窒素を含有する「非晶質半導体を含む層」、最も好ましくはＮＨ基若しくはＮＨ２基を含有する「非晶質半導体を含む層」とするとよい。ただし、これらに限定されない。
第１の半導体層１０６と第２の半導体層１０８の界面領域は、微結晶半導体領域、及び当該微結晶半導体領域の間に充填される非晶質半導体を有する。具体的には、第１の半導体層１０６から伸びた錐形状の微結晶半導体領域と、第２の半導体層１０８と同様の「非晶質半導体を含む層」と、で構成される。
第２の半導体層１０８を、例えば、「非晶質半導体を含む層」、ハロゲンを含有する「非晶質半導体を含む層」、または窒素を含有する「非晶質半導体を含む層」、またはＮＨ基若しくはＮＨ２基を含有する「非晶質半導体を含む層」とすると、ＴＦＴのオフ電流を低減することができる。また、上記の界面領域において、錐形状の微結晶半導体領域を有するため、縦方向（膜厚方向）の抵抗、すなわち、第２の半導体層１０８と、不純物半導体層１１０により構成されるソース領域またはドレイン領域と、の間の抵抗を低くすることができ、ＴＦＴのオン電流を高めることができる。
なお、第１の半導体層１０６が薄くなるとオン電流が低下し、第１の半導体層１０６が厚くなると第１の半導体層１０６と第２の配線層１１４の接触面積が増大し、オフ電流が増大する。
上記の微結晶半導体領域は、絶縁層１０４から第２の半導体層１０８に向かって幅が狭くなる錐形状の結晶粒により大部分が構成されているとよい。または、絶縁層１０４から第２の半導体層１０８に向かって幅が広がる結晶粒により大部分が構成されていてもよい。
上記の界面領域において、微結晶半導体領域が絶縁層１０４から第２の半導体層１０８に向かって幅が狭くなる錐形状の結晶粒で構成される場合には、第１の半導体層１０６側のほうが、第２の半導体層１０８側と比較して、微結晶半導体領域の占める割合が高い。微結晶半導体領域は、第１の半導体層１０６の表面から厚さ方向に成長するが、原料ガスにおいてシランに対する水素の流量が小さく（すなわち、希釈率が低く）、または窒素を含む原料ガスの濃度が高いと、微結晶半導体領域における結晶成長が抑制され、結晶粒が錐形状になり、堆積されて形成される半導体は、大部分が非晶質となる。
なお、上記の界面領域は、窒素、特にＮＨ基若しくはＮＨ２基を含有することが好ましい。これは、微結晶半導体領域に含まれる結晶の界面、微結晶半導体領域と非晶質半導体領域の界面において、窒素、特にＮＨ基若しくはＮＨ２基がシリコン原子のダングリングボンドと結合すると、欠陥を低減させ、キャリアが流れやすくなるためである。このため、窒素、好ましくはＮＨ基若しくはＮＨ２基を１×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３とすることで、シリコン原子のダングリングボンドを窒素、好ましくはＮＨ基若しくはＮＨ２基で架橋しやすくなり、キャリアが流れやすくなる。この結果、結晶粒界や欠陥におけるキャリアの移動を促進する結合ができ、上記の界面領域のキャリア移動度が向上する。そのため、ＴＦＴの電界効果移動度が向上する。
なお、上記の界面領域の酸素濃度を低減させることにより、微結晶半導体領域と非晶質半導体領域の界面または結晶粒間の界面における欠陥を低減させ、キャリアの移動を阻害する結合を低減させることができる。
絶縁層１０４の界面から第２の半導体層１０８の錐形状の結晶粒の先端までの距離を３ｎｍ以上８０ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とすることで、ＴＦＴのオフ電流を効果的に抑制することができる。
不純物半導体層１１０は、一導電型を付与する不純物元素を添加した半導体により形成する。ＴＦＴがｎ型である場合には、一導電型を付与する不純物元素として、例えば、ＰまたはＡｓが挙げられる。ＴＦＴがｐ型である場合には、一導電型を付与する不純物元素として、例えば、Ｂを添加することも可能であるが、ＴＦＴはｎ型とすることが好ましい。そのため、ここでは、例えば、Ｐを添加したシリコンを用いる。なお、不純物半導体層１１０は非晶質半導体により形成してもよいし、微結晶半導体などの結晶性半導体により形成してもよい。
不純物半導体層１１０を非晶質半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を１倍以上１０倍以下、好ましくは１倍以上５倍以下とすればよい。不純物半導体層１１０を結晶性半導体により形成する場合には、堆積性ガスの流量に対する希釈ガスの流量を１０倍以上２０００倍以下、好ましくは５０倍以上２００倍以下とすればよい。
上部サイドウォール絶縁層１１２は、絶縁層１０４と同様に、絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）により形成すればよい。または、非晶質シリコンにより形成してもよい。ここでは、例えば、酸化窒化シリコン層を形成する。
下部サイドウォール絶縁層１１３は、上部サイドウォール絶縁層１１２と同じ材料により形成すればよく、同一の工程によって形成することができる。下部サイドウォール絶縁層１１３により、第１の配線層１０２に起因して生じる絶縁層１０４の段差が緩和され、第２の配線層１１４の被覆性を良好なものとすることができる。更には、第１の配線層１０２と第２の配線層１１４の間隔を十分なものとすることができ、寄生容量を低減することができる。
第２の配線層１１４は、第１の配線層１０２と同様に、導電性材料（例えば金属、または一導電型の不純物元素が添加された半導体など）により形成すればよい。なお、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、チタン層によりアルミニウム層を挟持した３層の積層構造として形成する。なお、第２の配線層１１４は、少なくとも信号線、ソース電極及びドレイン電極を構成する。
ここで、図１に示すＴＦＴの構造について説明する。
図１に示すＴＦＴは、第１の半導体層１０６としてキャリア移動度の高い半導体層が設けられ、第２の半導体層１０８としてキャリア移動度の低い半導体層が設けられているため、オン電流を大きく、オフ電流を小さくすることができる。オン電流の主な経路は第１の半導体層１０６であり、オフ電流の主な経路は第２の半導体層１０８であるからである。
更には、図１に示すＴＦＴは、少なくとも第１の半導体層１０６の側壁を覆って上部サイドウォール絶縁層１１２が設けられているため、オフ電流を更に小さくすることができる。
ところで、ＴＦＴの光照射下におけるオフ電流の増大（光電流の増大）を抑えるには、第１の半導体層１０６の基板１００側を遮光する必要がある。ただし、遮光のための層を設けるなどして作製工程を増やすと生産性が低下してしまう。そのため、ゲート電極として機能する第１の配線層１０２が、第１の半導体層１０６を遮光するとよい。
ここで、図１に示すＴＦＴは、第１の半導体層１０６の全面が第１の配線層１０２と重畳しているため、基板１００側からの光による光電流の影響が抑えられる。
図２（Ａ）は、図１のＴＦＴ（サイドウォール絶縁層は設けられていない）についてのゲート電圧Ｖｇに対するドレイン電流Ｉｄの変化を表す。図２（Ｂ）は、第１の配線層１０２により構成されるゲート電極が狭く、少なくとも第１の半導体層１０６の端部の一部が第１の配線層１０２と重畳せず、はみ出しているＴＦＴについてのゲート電圧Ｖｇに対するドレイン電流Ｉｄの変化を表す。なお、ここで、図２（Ａ）及び図２（Ｂ）は、基板１００側から光を照射せずに測定を行った結果である。
なお、本明細書において、「ゲート電圧」とは、ソースの電位に対するゲートの電位の電位差をいう。
図２（Ａ）と図２（Ｂ）を比較すると、図２（Ａ）ではゲート電圧Ｖｇがマイナス方向にシフトするとオフ電流が増大しているが、図２（Ｂ）ではゲート電圧Ｖｇがマイナス方向にシフトしてもオフ電流の増大が抑えられている。従って、図２（Ａ）の結果が得られたＴＦＴ（サイドウォール絶縁層は設けられていない図１のＴＦＴ）では、オフ電流が増大してしまい、十分なスイッチング特性を得ることが難しいことがわかる。
図３（Ａ）は、図２（Ｂ）の結果が得られたＴＦＴについてのゲート電圧Ｖｇに対するドレイン電流Ｉｄの変化を表す。図３（Ａ）の曲線１３０は光照射下で測定を行ったものであり、曲線１３１は光照射していない状態で測定を行ったものである。図３（Ｂ）の結果が得られたＴＦＴは、第１の半導体層１０６が設けられておらず、第２の半導体層１０８が非晶質半導体層であることを除けば、図３（Ａ）の結果が得られたＴＦＴとほぼ同じものである。図３（Ｂ）の曲線１３２は光照射下で測定を行ったものであり、曲線１３３は光照射していない状態で測定を行ったものである。なお、測定時のドレイン電圧は、１０Ｖとした。
なお、本明細書において、「ドレイン電圧」とは、ソースの電位に対するドレインの電位の電位差をいう。
非晶質半導体層は、堆積性ガスの流量を大きくすることで形成することができる。例えば、堆積性ガスの流量に対する希釈ガスの流量を１倍以上１０倍以下、好ましくは１倍以上５倍以下とすればよい。
図３（Ａ）と図３（Ｂ）を比較すると、半導体層が非晶質半導体層のみである場合には、半導体層がゲート電極からはみ出した構造であっても光照射下におけるオフ電流の増大は抑えられていることがわかる。
従って、光照射下におけるオフ電流の増大は半導体層が非晶質半導体層であるＴＦＴでは問題にならず、半導体層が結晶性を有するＴＦＴにおいて特有の問題であることがわかる。
図４（Ａ）は、図１のＴＦＴについてのゲート電圧Ｖｇに対するドレイン電流Ｉｄの変化を表す。図４（Ｂ）の結果が得られたＴＦＴは、上部サイドウォール絶縁層１１２及び下部サイドウォール絶縁層１１３が設けられていないこと以外は図１のＴＦＴと同じである。
図４（Ａ）は、上部サイドウォール絶縁層１１２の表面から第１の半導体層１０６の表面までの距離（便宜上、これを「サイドウォール絶縁層の厚さ」という。以下、同じ。）を３０ｎｍ〜４０ｎｍとしたときのゲート電圧Ｖｇに対するドレイン電流Ｉｄの変化を表す。ここで、上部サイドウォール絶縁層１１２の表面から第１の半導体層１０６の表面までの距離とは、上部サイドウォール絶縁層１１２の表面上の任意の一点と第１の半導体層１０６の表面の任意の一点を結ぶ線分のうち、最も短い線分の長さをいう。更には、このときの上部サイドウォール絶縁層１１２近傍の走査透過型電子顕微鏡像（ＳＴＥＭ像）を図５に示す。
図４（Ａ）と図４（Ｂ）を比較すると、図４（Ａ）ではゲート電圧Ｖｇがマイナス方向にシフトしてもオフ電流の増大が抑えられている。更には、図４（Ａ）と図４（Ｂ）では、オン電流に違いが見られない。
従って、図１のように、上部サイドウォール絶縁層１１２を設けることで、オフ電流を抑えることができるといえる。
なお、図５に示すＳＴＥＭ像には、第１の配線層１０２Ａ、絶縁層１０４Ａ、第１の半導体層１０６Ａ、第２の半導体層１０８Ａ、不純物半導体層１１０Ａ、上部サイドウォール絶縁層１１２Ａ及び第２の配線層１１４Ａが示されている。上部サイドウォール絶縁層１１２Ａの厚さｄは概ね３５ｎｍと見積もることができる。
図４（Ａ）より、上部サイドウォール絶縁層１１２の厚さは、少なくとも上記した範囲であることが好ましい。
なお、図４（Ａ）には曲線１４０に異常点が見られるが、これは上部サイドウォール絶縁層１１２を１層の絶縁層により設けたため、基板面内の厚さのばらつきを小さくできなかったためであると考えられる。これは、実施の形態３で説明するＴＦＴとすることで解決することができる。
以上説明したように、本実施の形態のＴＦＴは、光リーク電流が抑制され、オン／オフ比が高いＴＦＴである。
（実施の形態２）
本実施の形態は、本発明の一態様であるＴＦＴの作製方法の一例について説明する。具体的には、実施の形態１で説明したＴＦＴの作製方法について説明する。なお、実施の形態１と同じものを指す場合には、原則として同じ符号を用いるものとする。
まず、基板１００上に第１の配線層１０２を形成する（図６（Ａ））。第１の配線層１０２は、ＣＶＤ法またはスパッタリング法により導電性材料膜を基板１００上の全面に形成し、フォトリソグラフィ法により加工して形成すればよい。
次に、第１の配線層１０２を覆って絶縁層１０４を形成し、絶縁層１０４上に第１の半導体膜２００、第２の半導体膜２０２及び不純物半導体膜２０４を形成する（図６（Ｂ））。
第１の半導体膜２００は、プラズマＣＶＤ装置の反応室内において、シリコンを含む堆積性気体（ＳｉＨ４など）と水素を混合させ、グロー放電プラズマにより形成する。または、シリコンを含む堆積性気体と、水素と、Ｈｅ、Ｎｅ、Ｋｒなどの希ガスと、を混合させ、グロー放電プラズマにより形成する。シリコンを含む堆積性気体の流量に対して、水素の流量を１０〜２０００倍、好ましくは１０〜２００倍に希釈して形成する。
または、ＧｅＨ４若しくはＧｅ２Ｈ６などの堆積性気体を用いて、第１の半導体膜２００をゲルマニウムにより形成してもよい。
なお、第１の半導体膜２００を形成する前に、プラズマＣＶＤ装置の反応室内を排気しつつ、シリコンまたはゲルマニウムを含む堆積性気体を導入して、反応室内の不純物元素を除去すると、形成される膜の界面における不純物元素を少なくすることが可能であり、ＴＦＴの電気的特性を向上させることができる。
第２の半導体膜２０２は、プラズマＣＶＤ装置の反応室内において、シリコンを含む堆積性気体と水素を混合させ、グロー放電プラズマにより形成する。このとき、第１の半導体膜２００の形成条件よりも、シリコンを含む堆積性気体に対する水素の流量を減らして（すなわち、希釈率を低くして）形成することで、結晶成長が抑制され、膜が堆積されると、微結晶半導体領域を含まない第２の半導体膜２０２を形成することができる。
なお、第２の半導体膜２０２の成膜初期には、第１の半導体膜２００の形成条件よりも、シリコンを含む堆積性気体に対する水素の流量を減らす（すなわち、希釈率を低くする）ことで、第２の半導体膜２０２に微結晶半導体領域を残存させることができる。または、上記条件よりも、更に、シリコンを含む堆積性気体に対する水素の流量を減らしていく（すなわち、希釈率を低くしていく）と、第２の半導体膜２０２を、「非晶質半導体を含む層」となる半導体膜とすることができる。または、上記条件よりも、シリコンを含む堆積性気体に対する水素の流量を更に減らし（すなわち、希釈率を低くしていく）、且つ窒素を含むガスを混合させることで、第２の半導体膜２０２の非晶質半導体領域を大きく形成することができる。なお、第２の半導体膜２０２もゲルマニウムを用いて形成してもよい。
また、第２の半導体膜２０２の成膜初期においては、第１の半導体膜２００を種結晶として、全体に膜が堆積される。その後は部分的に結晶成長が抑制され、錐形状の微結晶半導体領域が成長する（成膜中期）。さらに、錐形状の微結晶半導体領域の結晶成長が抑制され、上層に微結晶半導体領域を含まない第２の半導体膜２０２が形成される（成膜後期）。
なお、第２の半導体膜２０２には窒素が、１×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３で含まれることが好ましい。このとき、窒素は、ＮＨ基若しくはＮＨ２基の状態で存在することが好ましい。半導体原子のダングリングボンドを窒素、ＮＨ基若しくはＮＨ２基で架橋しやすくなり、キャリアが流れやすくなるためである。
第２の半導体膜２０２の形成時には、堆積性ガスの流量に対する希釈ガスの流量は１０倍以上２０００倍以下、好ましくは５０倍以上２００倍以下とすればよく、好ましくは第１の半導体膜２００を形成するときよりも希釈ガスの流量比を小さくする。
なお、第２の半導体膜２０２の酸素濃度は低いことが好ましい。第２の半導体膜２０２の酸素濃度を低減させることにより、微結晶半導体領域と非晶質半導体領域との界面や、第１の半導体膜２００の微結晶半導体領域と第２の半導体膜の微結晶半導体領域との界面における、キャリアの移動を阻害する結合を少なくすることができる。
不純物半導体膜２０４は、第１の半導体膜２００または第２の半導体膜２０２の形成ガスに一導電型を付与する不純物元素を含ませて形成すればよい。例えば、形成ガスにＰＨ３を含む気体を加えればよい。
次に、不純物半導体膜２０４上にレジストマスク２０６を形成する（図６（Ｃ））。
次に、レジストマスク２０６を用いて、第１の半導体膜２００、第２の半導体膜２０２及び不純物半導体膜２０４を加工して、第１の半導体層１０６、第２の半導体層２０８及び不純物半導体層２１０を形成する（図７（Ａ））。
次に、第１の半導体層１０６、第２の半導体層２０８及び不純物半導体層２１０を覆ってサイドウォール絶縁膜２１２を形成する（図７（Ｂ））。
次に、サイドウォール絶縁膜２１２をエッチングして上部サイドウォール絶縁層１１２及び下部サイドウォール絶縁層１１３を形成する（図７（Ｃ））。ここで、エッチングは、異方性の高いエッチング方法を採用する。すなわち、基板１００の表面に対して垂直な方向に等しい厚さで薄くなるようにエッチングを行う。本実施の形態において、このエッチングは、不純物半導体層２１０を露出させるまで行う。このように異方性の高いエッチング方法を採用することにより、少なくとも第１の半導体層１０６の側壁を覆う上部サイドウォール絶縁層１１２と、第１の配線層１０２に起因して生じる絶縁層１０４の段差に下部サイドウォール絶縁層１１３と、を形成することができる。
次に、不純物半導体層２１０、上部サイドウォール絶縁層１１２及び下部サイドウォール絶縁層１１３を覆って導電膜２１４を形成する（図８（Ａ））。導電膜２１４は、ＣＶＤ法またはスパッタリング法により形成すればよい。
次に、導電膜２１４上にレジストマスク２１６を形成する（図８（Ｂ））。
次に、レジストマスク２１６を用いて、導電膜２１４、不純物半導体層２１０及び第２の半導体層２０８を加工して、第２の配線層１１４、不純物半導体層１１０及び第２の半導体層１０８を形成する（図８（Ｃ））。なお、ここでは、第１の半導体層１０６を露出させず、且つ第２の半導体層１０８を露出させるように加工を行う。
以上説明したように、図１に示すＴＦＴを作製することができる。従って、本実施の形態のＴＦＴの作製方法によれば、光リーク電流が抑制され、オン／オフ比が高いＴＦＴを簡略に作製することができる。
（実施の形態３）
実施の形態１及び実施の形態２にて説明したＴＦＴとその作製方法では、サイドウォール絶縁層が１層の絶縁層により構成される形態について説明したが、これに限定されず、サイドウォール絶縁層が複数の異なる材料層により構成されていてもよい。本実施の形態では、サイドウォール絶縁層が２層の絶縁層により構成されている形態について説明する。
すなわち、図９（Ａ）に示す本実施の形態のＴＦＴは、基板３００上に設けられ、第１の配線層３０２と、第１の配線層３０２を覆って設けられた絶縁層３０４と、第１の配線層３０２と全面が重畳して設けられた第１の半導体層３０６と、第１の半導体層３０６上に接して設けられ、第１の半導体層３０６よりもキャリア移動度が低い第２の半導体層３０８と、第２の半導体層３０８に接して設けられた不純物半導体層３１０と、少なくとも第１の半導体層３０６の側壁を覆って設けられた積層サイドウォール絶縁層と、少なくとも不純物半導体層３１０に接して設けられた第２の配線層３１４と、を有することを特徴とする。ここで、積層サイドウォール絶縁層は、上部下地サイドウォール絶縁層３２２と上部サイドウォール絶縁層３１２が積層されて設けられている。上部下地サイドウォール絶縁層３２２と上部サイドウォール絶縁層３１２は、異なる材料により形成されていることが好ましい。更には、第１の配線層３０２に起因して生じる絶縁層３０４の段差に下部下地サイドウォール絶縁層３２３と下部サイドウォール絶縁層３１３が積層されて設けられている。
サイドウォール絶縁層を積層サイドウォール絶縁層とすることで、絶縁層が１層である場合よりも形成時のエッチングの制御が行いやすく、例えば第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のマザーガラスを基板３００として用いる場合であっても、基板面内におけるサイドウォール絶縁層のトータルの厚さを均一にすることができる。
なお、その他の構成は、実施の形態１と同様である。
なお、本実施の形態のＴＦＴは、図９（Ａ）に示すものに限定されず、図９（Ｂ）に示すような形態であってもよい。すなわち、上部下地サイドウォール絶縁層３２２と下部下地サイドウォール絶縁層３２３がオーバーエッチングされて、第２の配線層３１４の表面に凹部３３０〜３３３が設けられていてもよい。このとき、空洞３３４〜３３７が設けられていてもよい。
（実施の形態４）
本実施の形態は、本発明の一態様であるＴＦＴの作製方法の一例について説明する。具体的には、実施の形態３で説明したＴＦＴの作製方法について説明する。なお、実施の形態３と同じものを指す場合には、原則として同じ符号を用いるものとする。
実施の形態３にて説明したＴＦＴでは、サイドウォール絶縁層が２層の絶縁層により構成されている。ここでは、窒化シリコン層上に酸化窒化シリコン層が積層されて設けられた積層サイドウォール絶縁層を有するＴＦＴの作製方法について説明する。
まず、実施の形態２の図７（Ａ）と同様の状態とし、その後、レジストマスク２０６を除去する。
次に、第１の半導体層３０６、第２の半導体層４０８及び不純物半導体層４１０を覆って窒化シリコン膜４１３及び酸化窒化シリコン膜４１２を形成する（図１０（Ａ））。
次に、酸化窒化シリコン膜４１２をエッチングして上部サイドウォール絶縁層３１２及び下部サイドウォール絶縁層３１３を形成する（図１０（Ｂ））。ここで、エッチングには、異方性の高いエッチング方法を採用する。すなわち、基板３００の表面に対して垂直な方向に等しい厚さで薄くなるようにエッチングを行う。本実施の形態において、このエッチングは、窒化シリコン膜４１３を露出させるまで行う。
酸化窒化シリコン膜４１２のエッチングは、窒化シリコン膜４１３に対するエッチングレートが低く、酸化窒化シリコン膜４１２に対するエッチングレートが高い条件により行うことが好ましい。例えば、Ｃ４Ｆ８とＡｒの混合ガスを用いて、バイアスをかけた状態で行う誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）を用いて行えばよい。または、ＣＨＦ３とＨｅの混合ガスを用いてもよい。
次に、窒化シリコン膜４１３をエッチングして上部下地サイドウォール絶縁層３２２及び下部下地サイドウォール絶縁層３２３を形成する（図１０（Ｃ））。その後の工程は、実施の形態２と同様である。
窒化シリコン膜４１３のエッチングは、酸化窒化シリコン膜４１２に対するエッチングレートが低く、窒化シリコン膜４１３に対するエッチングレートが高い条件により行う。例えば、ＣＨＦ３とＨｅの混合ガスをエッチングガスとして用いたドライエッチングにより行えばよい。または、希Ｈ３ＰＯ４若しくは濃Ｈ３ＰＯ４をエッチャントとして用いたウエットエッチングにより行えばよい。
このように、複数の異なる材料膜を形成し、該材料膜をエッチングすることで、複数の異なる材料からなるサイドウォール絶縁層を形成することができる。
本実施の形態にて説明したように積層サイドウォール絶縁層の形成ではエッチングを制御性よく行うことができ、例えば第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のマザーガラスを基板３００として用いる場合であっても、基板面内におけるサイドウォール絶縁層の厚さのばらつきを小さくすることができる。更には、サイドウォール絶縁層の厚さのばらつきを小さくすることができるのみならず、サイドウォール絶縁層が１層の絶縁層により構成される場合において生じうる、絶縁層３０４または不純物半導体層４１０へのプラズマダメージ及び膜減りを低減することができる。
なお、本明細書において、「膜減り」とは、エッチングなどの加工により、層または膜が薄くなることをいう。
なお、窒化シリコン膜４１３及び酸化窒化シリコン膜４１２は、上記した窒化シリコン膜と酸化窒化シリコン膜の組み合わせに限定されない。窒化シリコン膜と酸化シリコン膜であってもよいし、窒化酸化シリコン膜と酸化窒化シリコン膜であってもよいし、窒化酸化シリコン膜と酸化シリコン膜であってもよい。ただし、エッチング選択比を確保できる組み合わせとすることが好ましい。すなわち、エッチャントに対する一方のエッチングレートが他方のエッチングレートよりも大きく、または小さいことが好ましい。
以上説明したように、実施の形態３のＴＦＴを作製することができる。
（実施の形態５）
実施の形態１乃至実施の形態４にて説明したＴＦＴとその作製方法では、チャネル形成領域と重畳する部分に第２の半導体層が残存し、残存した第２の半導体層により第１の半導体層のチャネル形成領域と重畳する部分が覆われている形態について説明したが、これに限定されず、第１の半導体層が露出されていてもよい。本実施の形態では、チャネル形成領域と重畳する部分に第２の半導体層が残存せず、第１の半導体層が露出されている形態について説明する。
すなわち、図１１に示す本実施の形態のＴＦＴは、基板５００上に設けられ、第１の配線層５０２と、第１の配線層５０２を覆って設けられた絶縁層５０４と、第１の配線層５０２と全面が重畳して設けられた第１の半導体層５０６と、第１の半導体層５０６上に接して離間して設けられ、第１の半導体層５０６よりもキャリア移動度が低い第２の半導体層５０８と、第２の半導体層５０８に接して設けられた不純物半導体層５１０と、少なくとも第１の半導体層５０６の側壁を覆って設けられた上部サイドウォール絶縁層５１２と、少なくとも不純物半導体層５１０に接して設けられた第２の配線層５１４と、を有することを特徴とする。すなわち、第１の半導体層５０６上であって、不純物半導体層５１０と重畳する部分にのみ第２の半導体層５０８が設けられている。更には、第１の配線層５０２に起因して生じる絶縁層５０４の段差に下部サイドウォール絶縁層５１３が設けられている。
第１の半導体層５０６上であって、不純物半導体層５１０と重畳する部分にのみ第２の半導体層５０８が設けられることで、ＴＦＴの電界効果移動度及びオン電流を向上させることができる。
更には、後に実施の形態９で説明するように、チャネル形成領域と重畳する領域に更なるゲート電極を配置することで、ＴＦＴの電界効果移動度及びオン電流を制御しやすく、これらを飛躍的に向上させることができる。
なお、その他の構成は、実施の形態１及び実施の形態３と同様である。
なお、実施の形態３で説明したＴＦＴと本実施の形態のＴＦＴを組み合わせてもよい。すなわち、本実施の形態のＴＦＴの上部サイドウォール絶縁層５１２が、異なる複数の材料層が積層されて設けられたものであってもよい。このようなサイドウォール絶縁層は、実施の形態４で説明したように作製することができる。
（実施の形態６）
本実施の形態は、本発明の一態様であるＴＦＴの作製方法の一例について説明する。具体的には、実施の形態５で説明したＴＦＴの作製方法について説明する。なお、実施の形態５と同じものを指す場合には、原則として同じ符号を用いるものとする。
実施の形態５にて説明したＴＦＴでは、第２の半導体層が第１の半導体層上であって、不純物半導体層と重畳する部分にのみ設けられている。
まず、実施の形態２の図８（Ａ）と同様の状態とする。すなわち、上部サイドウォール絶縁層５１２及び下部サイドウォール絶縁層５１３が設けられた状態で、第１の半導体層５０６、第２の半導体層６０８及び不純物半導体層６１０を覆って導電膜６１４を形成する（図１２（Ａ））。
次に、導電膜６１４上にレジストマスク６１６を形成する（図１２（Ｂ））。
次に、レジストマスク６１６を用いて、導電膜６１４、不純物半導体層６１０及び第２の半導体層６０８を加工して、第２の配線層５１４、不純物半導体層５１０及び第２の半導体層５０８を形成する（図１２（Ｃ））。なお、ここでは、第１の半導体層５０６を露出させるまで加工を行い、第２の半導体層５０８は離間して設けられる。
なお、ここで、第１の半導体層５０６を露出させるまで行う加工は、一のエッチング工程により行ってもよいし、複数のエッチング工程により行ってもよい。例えば、導電膜６１４及び不純物半導体層６１０を加工するエッチングを行った後に、第２の半導体層６０８をエッチングしてもよい。
第２の半導体層６０８のエッチングにウエットエッチングを用いる場合には、エッチャントとして、例えばＮ２Ｈ４を用いることができる。更には、ＫＯＨ、ＮＨ２ＣＨ２ＣＨ２ＮＨ２を含むエッチャントを用いてもよい。または、ＨＦとＨＮＯ３とを含むエッチャントを用いることもできる。その他、水酸化テトラメチルアンモニウム（ＴＭＡＨとも呼ばれる）水溶液を用いてもよい。
ドライエッチングを用いる場合には、ガス種として、例えば水素を含むガスを用いればよい。または、塩素、臭素若しくはヨウ素を含むガスを用いてもよく、ＨＣｌ、ＨＢｒ若しくはＨＩなどを含むガス用いてもよい。または、ＣＦ４、ＳＦ６、ＮＦ３、ＳｉＦ４、ＢＦ３、ＸｅＦ２、ＣｌＦ３、ＳｉＣｌ４、ＰＣｌ３若しくはＢＣｌ３などを含むガスを用いることができる。更には、ＣＦ４とＯ２の混合ガスまたはＳＦ６とＣｌ２の混合ガスを用いることができる。
以上説明したように、実施の形態５のＴＦＴを作製することができる。
（実施の形態７）
実施の形態１乃至実施の形態６にて説明したＴＦＴとその作製方法では、第２の半導体層として「非晶質半導体を含む層」を用いたが、これに限定されず、第２の半導体層は非晶質半導体により形成してもよい。
すなわち、図１３に示す本実施の形態のＴＦＴは、基板７００上に設けられ、第１の配線層７０２と、第１の配線層７０２を覆って設けられた絶縁層７０４と、第１の配線層７０２と全面が重畳して設けられた第１の半導体層７０６と、第１の半導体層７０６上に接して設けられ、第１の半導体層７０６よりもキャリア移動度が低い第２の半導体層７０８と、第２の半導体層７０８に接して設けられた不純物半導体層７１０と、少なくとも第１の半導体層７０６の側壁を覆って設けられた上部サイドウォール絶縁層７１２と、少なくとも不純物半導体層７１０に接して設けられた第２の配線層７１４と、を有し、第２の半導体層７０８が非晶質半導体層であることを特徴とする。更には、第１の配線層７０２に起因して生じる絶縁層７０４の段差に下部サイドウォール絶縁層７１３が設けられている。
第２の半導体層７０８を非晶質半導体層としても、オフ電流を十分に下げることができる。
なお、その他の構成は、実施の形態１と同様である。
なお、実施の形態３で説明したＴＦＴと本実施の形態のＴＦＴを組み合わせてもよい。すなわち、本実施の形態のＴＦＴの上部サイドウォール絶縁層７１２が、異なる複数の材料層が積層されて設けられたものであってもよい。このようなサイドウォール絶縁層は、実施の形態４で説明したように作製することができる。
なお、実施の形態５で説明したＴＦＴと本実施の形態のＴＦＴを組み合わせてもよい。すなわち、本実施の形態のＴＦＴにおいて、チャネル形成領域となる部分の第１の半導体層７０６が露出されていてもよい。このようなＴＦＴは、実施の形態６で説明したように作製することができる。
以上説明したように、本実施の形態のＴＦＴは、他の実施の形態のＴＦＴと適宜組み合わせて実施することができる。
（実施の形態８）
本実施の形態は、本発明の一態様であるＴＦＴの作製方法の一例について説明する。具体的には、実施の形態７で説明したＴＦＴの作製方法について説明する。なお、実施の形態７と同じものを指す場合には、原則として同じ符号を用いるものとする。
実施の形態７にて説明したＴＦＴでは、第２の半導体層７０８となる第２の半導体膜８０２は非晶質半導体により形成する。第２の半導体層７０８を非晶質半導体により形成するには、一般的な非晶質半導体の形成方法を適用すればよい。すなわち、第２の半導体膜８０２の形成に際して、結晶核を生成しない条件とすればよい。半導体膜を形成するに際して結晶核を生成しない条件として、例えば、シランの希釈率を小さくすることが挙げられる。
まず、基板７００上に第１の配線層７０２を形成する（図１４（Ａ））。第１の配線層７０２は、ＣＶＤ法またはスパッタリング法により導電性材料膜を基板７００上の全面に形成し、フォトリソグラフィ法により加工して形成すればよい。
次に、第１の配線層７０２を覆って絶縁層７０４を形成し、絶縁層７０４上に第１の半導体膜８００、第２の半導体膜８０２及び不純物半導体膜８０４を形成する（図１４（Ｂ））。
第１の半導体膜８００は、実施の形態２の第１の半導体膜２００と同様の材料及び方法により形成すればよい。
第２の半導体膜８０２は、第１の半導体膜８００よりも堆積性ガスの流量に対する希釈ガスの流量を少なくすればよく、例えば、堆積性ガスの流量に対する希釈ガスの流量を１倍以上１０倍以下、好ましくは１倍以上５倍以下とすればよい。
不純物半導体膜８０４は、実施の形態２の不純物半導体膜２０４と同様の材料及び方法により形成すればよい。
次に、不純物半導体膜８０４上にレジストマスク８０６を形成する（図１４（Ｃ））。その後の工程は、実施の形態２と同様である。
以上説明したように、実施の形態７のＴＦＴを作製することができる。
（実施の形態９）
実施の形態１乃至実施の形態８にて説明したＴＦＴとその作製方法は、表示装置のアレイ基板に適用することができる。本実施の形態は、一例として実施の形態１にて説明したＴＦＴを用いたアレイ基板とその作製方法について説明し、更には表示装置とその作製方法について説明する。
まず、図１のＴＦＴを覆って、絶縁膜９００を形成する（図１５（Ａ））。
絶縁膜９００は、絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）により形成すればよい。なお、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、窒化シリコンにより形成する。
次に、絶縁膜９００に、第２の配線層１１４に達するように開口部９０２を形成することで、絶縁層９０４を形成する（図１５（Ｂ））。開口部９０２は、フォトリソグラフィ法を用いて形成すればよい。
なお、絶縁膜９００をインクジェット法により形成するなどして、既に開口部９０２が設けられている場合には、開口部９０２を更に形成する工程は不要である。
次に、開口部９０２を介して第２の配線層１１４に接続されるように、画素電極層９０６を形成する（図１５（Ｃ））。
画素電極層９０６は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極層９０６は、シート抵抗が１００００Ω／□以下であり、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、またはアニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体などがあげられる。
画素電極層９０６は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などを用いて形成することができる。
画素電極層９０６は、上記材料により形成した膜をフォトリソグラフィ法により加工することで、形成すればよい。
なお、図示していないが、絶縁層９０４と画素電極層９０６との間に、スピンコーティング法などにより形成した有機樹脂により形成される絶縁層を有していてもよい。
以上説明したように画素電極層９０６まで形成したアクティブマトリクス基板を用いて、表示装置を作製することができる。
ところで、チャネル形成領域と重畳する部分に画素電極層によって更なるゲート電極を形成してもよい。チャネル形成領域と重畳して更なるゲート電極を設けることで、ＴＦＴの電界効果移動度及びオン電流を向上させることができる。特に、実施の形態５にて説明した図１１のＴＦＴに対して更なるゲート電極を設けると、ＴＦＴの電界効果移動度及びオン電流を飛躍的に向上させることができる。更なるゲート電極からチャネル形成領域となる半導体層までの距離が近いからである。
図１１のＴＦＴに、更なるゲート電極が設けられた形態を図１６に示す。図１６に示すＴＦＴは、基板５００上に設けられ、第１の配線層５０２と、第１の配線層５０２を覆って設けられた第１の絶縁層５０４と、第１の配線層５０２と全面が重畳して設けられた第１の半導体層５０６と、第１の半導体層５０６上に接して離間して設けられ、第１の半導体層５０６よりもキャリア移動度が低い第２の半導体層５０８と、第２の半導体層５０８に接して設けられた不純物半導体層５１０と、少なくとも第１の半導体層５０６の側壁を覆って設けられた上部サイドウォール絶縁層５１２と、少なくとも不純物半導体層５１０に接して設けられた第２の配線層５１４と、を有し、該ＴＦＴは絶縁層９１０によって覆われ、絶縁層９１０は開口部９１２を有し、絶縁層９１０上に設けられた画素電極層９１４の一部である画素電極として機能する部分９１４Ａは開口部９１２を介して第２の配線層５１４と接続され、絶縁層９１０上に設けられた画素電極層９１４の他の一部である更なるゲート電極として機能する部分９１４Ｂは第１の半導体層５０６のチャネル形成領域と重畳して設けられている。
図１６において、絶縁層９１０は部分９１４Ｂにより構成される、更なるゲート電極のゲート絶縁層として機能する。絶縁層９１０は、第１の絶縁層５０４と同じ材料によって、同程度の厚さで形成することが好ましい。
なお、図１６では、第１の配線層５０２により構成されるゲート電極と、部分９１４Ｂにより構成される「更なるゲート電極」の電位を同じ電位としているが、これに限定されない。「更なるゲート電極」に接続される配線を独立に設けて、第１の配線層５０２により構成されるゲート電極とは異なる電位としてもよい。
図１６に示すＴＦＴは、電界効果移動度が格段に高く、オン電流が非常に大きいＴＦＴとすることができる。従って、スイッチング特性を良好なものとすることができる。このようなＴＦＴを表示装置に用いることで、コントラスト比が高い表示装置を得ることができる。表示装置としては、液晶表示装置及びＥＬ表示装置を挙げることができる。
液晶表示装置は、上記アクティブマトリクス基板がセル工程及びモジュール工程を経ることで作製される。以下に、セル工程及びモジュール工程の一例について説明する。
セル工程では、上記した工程により作製したアクティブマトリクス基板と、これに対向する基板（以下、対向基板という）を貼り合わせて液晶を注入する。まず、対向基板の作製方法について、以下に簡単に説明する。
まず、基板上に遮光層を形成し、該遮光層上に赤、緑、青のいずれかのカラーフィルター層を形成し、該カラーフィルター層上に対向電極層を形成し、該対向電極層上にリブを形成する。
遮光層は、遮光性を有する材料により選択的に形成する。遮光性を有する材料として、例えば、黒色樹脂（カーボンブラック）を含む有機樹脂、またはクロムを主成分とする材料（クロム、酸化クロムまたは窒化クロム）を用いることができる。遮光性を有する材料の膜を選択的に形成するには、フォトリソグラフィ法などを用いればよい。
カラーフィルター層は、白色光が照射された際に、赤、緑、青のいずれかの光のみを通過させることができる材料により選択的に形成すればよく、塗り分けを行って選択的に形成すればよい。カラーフィルターの配列は、ストライプ配列、デルタ配列または正方配列を用いればよい。
対向基板上の対向電極層は、アクティブマトリクス基板が有する画素電極層と同様の材料及び方法により、対向基板上の全面に形成すればよい。
対向電極層上のリブは、視野角を拡げるために形成され、有機樹脂材料により選択的に形成される。必要に応じて適宜形成すればよい。
更には、カラーフィルター層を形成後、対向電極層の形成前にオーバーコート層を形成してもよい。オーバーコート層を形成することで対向電極層の被形成面の平坦性を向上させ、カラーフィルター層に含まれる材料の一部が液晶材料中に侵入することを防ぐことができる。オーバーコート層には、アクリル樹脂またはエポキシ樹脂をベースとした熱硬化性材料が用いられる。
なお、リブの形成前または形成後にスペーサとしてポストスペーサ（柱状スペーサ）を形成してもよい。ビーズスペーサ（球状スペーサ）を用いる場合には、ポストスペーサを形成しなくてもよい。
次に、配向膜をアクティブマトリクス基板及び対向基板上に形成する。配向膜の形成は、例えば、ポリイミド樹脂などを有機溶剤に溶かし、これを印刷法またはスピンコーティング法などにより塗布し、有機溶媒を溜去した後基板を焼成することにより行う。配向膜には、液晶分子がある一定のプレチルト角を持って配向するようにラビング処理を施すとよい。ラビング処理は、例えば、ベルベットなどの毛足の長い布により配向膜を擦ることで行えばよい。
次に、アクティブマトリクス基板と対向基板を、シール材料により貼り合わせる。ビーズスペーサを用いる場合には、ビーズスペーサを所望の領域に分散させて貼り合わせるとよい。
次に、貼り合わせられたアクティブマトリクス基板と対向基板の間に、液晶材料を注入する。液晶材料を注入した後、注入口を紫外線硬化樹脂などで封止する。または、液晶材料をアクティブマトリクス基板と対向基板のいずれかの上に滴下した後に、これらの基板を貼り合わせてもよい。
次に、アクティブマトリクス基板と対向基板を貼り合わせた液晶セルの両面に偏光板を貼り付けてセル工程が完了する。
次に、モジュール工程として、端子部の入力端子にフレキシブルプリント基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を接続する。ＦＰＣはポリイミドなどの有機樹脂フィルム上に導電膜により配線が形成されており、異方性導電性ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）を介して入力端子と接続される。ＡＣＰは接着剤として機能するペーストと、金などがメッキされた数十〜数百μｍ径の導電性表面を有する粒子と、により構成される。ペースト中に混入された粒子が入力端子上の導電層とＦＰＣに形成された配線に接続された端子上の導電層に接触することで、電気的な接続を実現する。なお、ＦＰＣの接続後にアクティブマトリクス基板と対向基板に偏光板を貼り付けてもよい。
以上のように、液晶表示装置を作製することができる。
なお、液晶材料としてブルー相を示す液晶を用いてもよい。ブルー相は、液晶相の１つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、狭い温度範囲でしか発現しないため、温度範囲を改善するために、５重量％以上のカイラル剤を混合させた液晶組成物を用いる。ブルー相を示す液晶材料とカイラル剤を含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的に等方性であるため配向処理が不要であり、視野角依存性が小さい。
または、本実施の形態の表示装置は、ＥＬ表示装置であってもよい。本実施の形態の表示装置がＥＬ表示装置である場合には、画素電極層９０６上にＥＬ層を形成し、該ＥＬ層上に更なる画素電極層を形成すればよい。
上記したように形成した画素電極層９０６は、陽極とすることができるため、陰極となる更なる画素電極層を形成する材料としては、仕事関数が小さい材料（例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ）を用いればよい。
ＥＬ層は、単数の層で構成されていても、複数の層が積層されて形成された積層膜により構成されていてもよく、少なくとも発光層を有する。発光層はホール輸送層を介して更なる画素電極層と接続されることが好ましい。
なお、本実施の形態のＥＬ表示装置は、トップエミッションとしてもよいし、ボトムエミッションとしてもよいし、デュアルエミッションとしてもよい。
なお、本実施の形態では、実施の形態１のＴＦＴを用いたアレイ基板について説明したが、これに限定されず、実施の形態３、実施の形態５または実施の形態７のＴＦＴを用いてもよい。
（実施の形態１０）
上記実施の形態にて説明したＴＦＴ及び表示装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用のモニタ、電子ペーパー、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
上記実施の形態にて説明した表示装置は、例えば電子ペーパーに適用することができる。電子ペーパーは、情報を表示するあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカードなどの各種カードにおける表示などに適用することができる。
図１７（Ａ）は、電子書籍の一例を示している。図１７（Ａ）に示す電子書籍は、筐体１０００及び筐体１００１で構成されている。筐体１０００及び筐体１００１は、蝶番１００４により連結され、開閉させることができ、紙の書籍と同様に扱うことができる。
筐体１０００には表示部１００２が組み込まれ、筐体１００１には表示部１００３が組み込まれている。表示部１００２及び表示部１００３は、一の画面を分割して表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば、右側の表示部（図１７（Ａ）では表示部１００２）に文章を表示し、左側の表示部（図１７（Ａ）では表示部１００３）に画像を表示することができる。表示部１００２及び表示部１００３は、上記実施の形態で説明した表示装置を適用することができる。
図１７（Ａ）では、筐体１０００に、電源入力端子１００５、操作キー１００６及びスピーカ１００７などが備えられている。操作キー１００６は、例えば頁を送る機能を備えていてもよい。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備えていてもよいし、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、及びＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）または記録媒体挿入部などを備えていてもよい。なお、図１７（Ａ）に示す電子書籍は、更には、無線で情報を送受信できる構成を備えていてもよい。
図１７（Ｂ）は、デジタルフォトフレームの一例を示している。図１７（Ｂ）に示すデジタルフォトフレームは、筐体１０１１に表示部１０１２が組み込まれた構成である。表示部１０１２は、上記実施の形態で説明した表示装置を適用することができる。
なお、図１７（Ｂ）に示すデジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とするとよい。これらの構成は、表示部と同一面に備えられていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを読み込み、取り込んだ画像データを表示部１０１２に表示させることができる。なお、図１７（Ｂ）に示すデジタルフォトフレームは、無線で情報を送受信出来る構成としてもよい。
図１７（Ｃ）は、テレビジョン装置の一例を示している。図１７（Ｃ）に示すテレビジョン装置は、筐体１０２１に表示部１０２２が組み込まれ、スタンド１０２３により筐体１０２１が支持されている。表示部１０２２は、上記実施の形態で説明した表示装置を適用することができる。
図１７（Ｃ）に示すテレビジョン装置の操作は、筐体１０２１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の調整を行うことができ、表示部１０２２に表示される映像を選択することができる。また、リモコン操作機自体に、当該リモコン操作機から出力する情報を表示する表示部が設けられていてもよい。
なお、図１７（Ｃ）に示すテレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することで、片方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１７（Ｄ）は、携帯電話機の一例を示している。図１７（Ｄ）に示す携帯電話機は、筐体１０３１に組み込まれた表示部１０３２の他、操作ボタン１０３３、操作ボタン１０３７、外部接続ポート１０３４、スピーカ１０３５、及びマイク１０３６などを備えている。表示部１０３２は、上記実施の形態で説明した表示装置を適用することができる。
図１７（Ｄ）に示す携帯電話機は、表示部１０３２がタッチパネルであってもよい。表示部１０３２がタッチパネルである場合、電話の発信、或いはメールの作成などは、表示部１０３２をタッチパネルとして使用することで行うことができる。
表示部１０３２の画面は、主として３つのモードがある。第１のモードは、画像の表示を主とする表示モードであり、第２のモードは、文字などの情報の入力を主とする入力モードである。第３のモードは表示モードと入力モードの２つのモードが混合した表示／入力モードである。
例えば、電話の発信、或いはメールを作成する場合には、表示部１０３２を、文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合には、表示部１０３２の画面の大部分を使用してキーボードまたは番号ボタンを表示させることが好ましい。
図１７（Ｄ）に示す携帯電話機の内部に、ジャイロ、加速度センサなどの傾きを検出するセンサを備えた検出装置を設けることで、携帯電話機の向き（縦または横）に応じて、表示部１０３２の表示情報を自動的に切り替える構成とすることもできる。
画面モードの切り替えは、表示部１０３２への接触、または筐体１０３１の操作ボタン１０３７の操作により行われる構成としてもよいし、表示部１０３２に表示される画像の種類によって切り替わる構成としてもよい。
入力モードにおいて、表示部１０３２の光センサで検出される信号を検知し、表示部１０３２のタッチ操作が一定期間行われていないときに、画面のモードを入力モードから表示モードに切り替える構成としてもよい。
表示部１０３２は、イメージセンサとして機能させることもできる。例えば、表示部１０３２を掌や指で触れ、掌紋及び指紋などをイメージセンサで撮像することで、本人認証を行うことができる。表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
以上説明したように、上記実施の形態にて説明したＴＦＴ及び表示装置は様々な電子機器に適用することができる。
１００ 基板
１０２ 第１の配線層
１０２Ａ 第１の配線層
１０４ 絶縁層
１０４Ａ 絶縁層
１０６ 第１の半導体層
１０６Ａ 第１の半導体層
１０８ 第２の半導体層
１０８Ａ 第２の半導体層
１１０ 不純物半導体層
１１０Ａ 不純物半導体層
１１２ 上部サイドウォール絶縁層
１１２Ａ 上部サイドウォール絶縁層
１１３ 下部サイドウォール絶縁層
１１４ 第２の配線層
１１４Ａ 第２の配線層
１３０ 曲線
１３１ 曲線
１３２ 曲線
１３３ 曲線
１４０ 曲線
２００ 第１の半導体膜
２０２ 第２の半導体膜
２０４ 不純物半導体膜
２０６ レジストマスク
２０８ 第２の半導体層
２１０ 不純物半導体層
２１２ サイドウォール絶縁膜
２１４ 導電膜
２１６ レジストマスク
３００ 基板
３０２ 第１の配線層
３０４ 絶縁層
３０６ 第１の半導体層
３０８ 第２の半導体層
３１０ 不純物半導体層
３１２ 上部サイドウォール絶縁層
３１３ 下部サイドウォール絶縁層
３１４ 第２の配線層
３２２ 上部下地サイドウォール絶縁層
３２３ 下部下地サイドウォール絶縁層
３３０〜３３３ 凹部
３３４〜３３７ 空洞
４０８ 第２の半導体層
４１０ 不純物半導体層
４１２ 酸化窒化シリコン膜
４１３ 窒化シリコン膜
５００ 基板
５０２ 第１の配線層
５０４ 絶縁層
５０６ 第１の半導体層
５０８ 第２の半導体層
５１０ 不純物半導体層
５１２ 上部サイドウォール絶縁層
５１３ 下部サイドウォール絶縁層
５１４ 第２の配線層
６０８ 第２の半導体層
６１０ 不純物半導体層
６１４ 導電膜
６１６ レジストマスク
７００ 基板
７０２ 第１の配線層
７０４ 絶縁層
７０６ 第１の半導体層
７０８ 第２の半導体層
７１０ 不純物半導体層
７１２ 上部サイドウォール絶縁層
７１３ 下部サイドウォール絶縁層
７１４ 第２の配線層
８００ 第１の半導体膜
８０２ 第２の半導体膜
８０４ 不純物半導体膜
８０６ レジストマスク
９００ 絶縁膜
９０２ 開口部
９０４ 絶縁層
９０６ 画素電極層
９１０ 絶縁層
９１２ 開口部
９１４ 画素電極層
９１４Ａ 部分
９１４Ｂ 部分
１０００ 筐体
１００１ 筐体
１００２ 表示部
１００３ 表示部
１００４ 蝶番
１００５ 電源入力端子
１００６ 操作キー
１００７ スピーカ
１０１１ 筐体
１０１２ 表示部
１０２１ 筐体
１０２２ 表示部
１０２３ スタンド
１０３１ 筐体
１０３２ 表示部
１０３３ 操作ボタン
１０３４ 外部接続ポート
１０３５ スピーカ
１０３６ マイク
１０３７ 操作ボタン

Claims (8)

  1. 第１の配線層と、
    前記第１の配線層を覆って設けられたゲート絶縁層と、
    前記第１の配線層上の第１の半導体層と、
    前記第１の半導体層上に接して設けられ、前記第１の半導体層よりもキャリア移動度が低い第２の半導体層と、
    前記第２の半導体層上に接して設けられた不純物半導体層と、
    少なくとも前記第１の半導体層の側壁を覆って設けられた第１のサイドウォール絶縁層と、
    少なくとも前記不純物半導体層に接して設けられた第２の配線層と、を有し、
    前記第１の半導体層は、微結晶半導体層であり、
    前記第２の半導体層は、非晶質半導体と微結晶半導体とを含み、
    前記第１の半導体層から成長した結晶の先端は、前記第２の半導体層まで成長しており、
    前記第１の半導体層の上面及び下面のそれぞれは、前記第１の配線層と重なることを特徴とする半導体装置。
  2. 第１の配線層と、
    前記第１の配線層を覆って設けられたゲート絶縁層と、
    前記第１の配線層上の第１の半導体層と、
    前記第１の半導体層上に接して離間して設けられ、前記第１の半導体層よりもキャリア移動度が低い第２の半導体層と、
    前記第２の半導体層上に接して設けられた不純物半導体層と、
    少なくとも前記第１の半導体層の側壁を覆って設けられた第１のサイドウォール絶縁層と、
    少なくとも前記不純物半導体層に接して設けられた第２の配線層と、を有し、
    前記第１の半導体層は、微結晶半導体層であり、
    前記第２の半導体層は、非晶質半導体と微結晶半導体とを含み、
    前記第１の半導体層から成長した結晶の先端は、前記第２の半導体層まで成長しており、
    前記第１の半導体層の上面及び下面のそれぞれは、前記第１の配線層と重なることを特徴とする半導体装置。
  3. 請求項２において、
    前記第１の半導体層のチャネル形成領域となる部分に重畳して、第３の配線層が設けられていることを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記第１のサイドウォール絶縁層は、異なる複数の材料層が積層して設けられていることを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一において、
    前記第１のサイドウォール絶縁層は、窒化シリコンを含む層と、前記窒化シリコンを含む層上に、酸化シリコンを含む層または酸化窒化シリコンを含む層が積層されて設けられていることを特徴とする半導体装置。
  6. 請求項１乃至５のいずれか一において、
    前記第１の配線層の厚さに起因して生じる前記ゲート絶縁層の段差において、第２のサイドウォール絶縁層が設けられていることを特徴とする半導体装置。
  7. 請求項６において、
    前記第２のサイドウォール絶縁層は、前記第１のサイドウォール絶縁層と同じ材料からなることを特徴とする半導体装置。
  8. 請求項１乃至７のいずれか一において、
    前記第１の半導体層の側面は６０°以上９０°以下のテーパを有し、前記第２の半導体層の側面は６０°以上９０°以下のテーパを有することを特徴とする半導体装置。
JP2010284099A 2009-12-21 2010-12-21 半導体装置 Expired - Fee Related JP5667864B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010284099A JP5667864B2 (ja) 2009-12-21 2010-12-21 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009289802 2009-12-21
JP2009289802 2009-12-21
JP2010284099A JP5667864B2 (ja) 2009-12-21 2010-12-21 半導体装置

Publications (3)

Publication Number Publication Date
JP2011151382A JP2011151382A (ja) 2011-08-04
JP2011151382A5 JP2011151382A5 (ja) 2014-02-06
JP5667864B2 true JP5667864B2 (ja) 2015-02-12

Family

ID=44149809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010284099A Expired - Fee Related JP5667864B2 (ja) 2009-12-21 2010-12-21 半導体装置

Country Status (5)

Country Link
US (1) US8575608B2 (ja)
JP (1) JP5667864B2 (ja)
KR (1) KR101836067B1 (ja)
CN (1) CN102148257B (ja)
TW (1) TWI512835B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5848918B2 (ja) * 2010-09-03 2016-01-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5767073B2 (ja) 2010-10-15 2015-08-19 株式会社半導体エネルギー研究所 エッチング方法及び半導体装置の作製方法
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
JP2014038911A (ja) * 2012-08-13 2014-02-27 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置および電子機器
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2019135740A1 (en) * 2018-01-03 2019-07-11 Intel Corporation Self-aligned process for thin film transistor contact structures
CN108415200B (zh) * 2018-02-09 2021-01-29 咸阳彩虹光电科技有限公司 低色偏像素单元及其设计方法
KR20210088318A (ko) * 2020-01-06 2021-07-14 삼성전자주식회사 플라즈마를 이용하는 박막 형성 장치 및 박막 형성 방법

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242156A (en) 1979-10-15 1980-12-30 Rockwell International Corporation Method of fabricating an SOS island edge passivation structure
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS5713777A (en) * 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
USRE34658E (en) * 1980-06-30 1994-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device of non-single crystal-structure
JPH01117068A (ja) * 1987-10-29 1989-05-09 Toshiba Corp 薄膜半導体素子
US5221631A (en) * 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
JP2839529B2 (ja) * 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
JPH0311744A (ja) * 1989-06-09 1991-01-21 Citizen Watch Co Ltd 薄膜トランジスタの製造方法
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
JP2838318B2 (ja) * 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2717237B2 (ja) * 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
DE69229314T2 (de) 1991-09-10 1999-11-11 Sharp K.K., Osaka Halbleiteranordnung und Verfahren zur Herstellung
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH0653505A (ja) * 1992-07-29 1994-02-25 Sharp Corp 逆スタッガ型薄膜トランジスタ及びその製造方法
US6835523B1 (en) 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
US6183816B1 (en) * 1993-07-20 2001-02-06 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the coating
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3152829B2 (ja) 1994-01-18 2001-04-03 株式会社東芝 半導体装置の製造方法
US6433361B1 (en) * 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US6337232B1 (en) * 1995-06-07 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region
JP3412277B2 (ja) * 1994-08-23 2003-06-03 カシオ計算機株式会社 薄膜トランジスタおよびその製造方法
JP3474286B2 (ja) * 1994-10-26 2003-12-08 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP3497627B2 (ja) * 1994-12-08 2004-02-16 株式会社東芝 半導体装置およびその製造方法
TW303526B (ja) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JPH09232235A (ja) * 1995-02-24 1997-09-05 Mitsui Toatsu Chem Inc 光電変換素子
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
JP3176527B2 (ja) * 1995-03-30 2001-06-18 シャープ株式会社 半導体装置の製造方法
JP3504025B2 (ja) * 1995-06-06 2004-03-08 三菱電機株式会社 半導体装置およびその製造方法
KR0164079B1 (ko) * 1995-06-30 1998-12-01 김주용 반도체 소자 및 그 제조방법
KR970077745A (ko) * 1996-05-28 1997-12-12 장진 염소가 함유된 비정질 실리콘/비정질 실리콘 다층을 활성층으로 이용한 박막 트랜지스터의 구조 및 제조 방법
JPH1020298A (ja) * 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
KR100219117B1 (ko) 1996-08-24 1999-09-01 구자홍 박막트랜지스터 액정표시장치 및 그 제조방법
US5989998A (en) 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US5920772A (en) * 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
US6121660A (en) * 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4376979B2 (ja) * 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6087208A (en) * 1998-03-31 2000-07-11 Advanced Micro Devices, Inc. Method for increasing gate capacitance by using both high and low dielectric gate material
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
TW518637B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
US6426245B1 (en) * 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW494444B (en) * 1999-08-18 2002-07-11 Semiconductor Energy Lab Laser apparatus and laser annealing method
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4683688B2 (ja) * 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4683761B2 (ja) * 2000-05-12 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002026333A (ja) * 2000-07-11 2002-01-25 Nec Corp アクティブマトリクス基板の製造方法
JP4718677B2 (ja) * 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4187497B2 (ja) 2002-01-25 2008-11-26 Ｊｓｒ株式会社 半導体基板の化学機械研磨方法
JP4604440B2 (ja) * 2002-02-22 2011-01-05 日本電気株式会社 チャネルエッチ型薄膜トランジスタ
KR100979926B1 (ko) * 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US7592980B2 (en) * 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
JP2004165621A (ja) * 2002-09-20 2004-06-10 Seiko Epson Corp 半導体装置、電気光学装置、電子機器、半導体装置の製造方法
JP4869601B2 (ja) * 2003-03-26 2012-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
TW577176B (en) * 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
US7374981B2 (en) * 2003-04-11 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, electronic device having the same, and method for manufacturing the same
JP2005019659A (ja) 2003-06-26 2005-01-20 Hanshin Electric Co Ltd 内燃機関用点火コイル
JP3779286B2 (ja) * 2003-06-27 2006-05-24 沖電気工業株式会社 Ｓｏｉ構造を用いたしきい値電圧可変相補型ｍｏｓｆｅｔ
TWI368774B (en) * 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005050905A (ja) * 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP4540320B2 (ja) * 2003-09-19 2010-09-08 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4574158B2 (ja) * 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
KR20050052029A (ko) 2003-11-28 2005-06-02 삼성에스디아이 주식회사 박막트랜지스터
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101188356B1 (ko) * 2003-12-02 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP4447305B2 (ja) 2003-12-22 2010-04-07 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
US7338888B2 (en) * 2004-03-26 2008-03-04 Texas Instruments Incorporated Method for manufacturing a semiconductor device having a silicided gate electrode and a method for manufacturing an integrated circuit including the same
JP2005322845A (ja) * 2004-05-11 2005-11-17 Sekisui Chem Co Ltd 半導体デバイスと、その製造装置、および製造方法
JP4671765B2 (ja) * 2004-06-03 2011-04-20 株式会社半導体エネルギー研究所 記憶装置及びその作製方法
JP4986415B2 (ja) * 2004-06-14 2012-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006073939A (ja) * 2004-09-06 2006-03-16 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
US7582904B2 (en) * 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
US7345343B2 (en) * 2005-08-02 2008-03-18 Texas Instruments Incorporated Integrated circuit having a top side wafer contact and a method of manufacture therefor
JP4964442B2 (ja) * 2005-08-10 2012-06-27 三菱電機株式会社 薄膜トランジスタおよびその製造方法
KR101239889B1 (ko) * 2005-08-13 2013-03-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI409934B (zh) * 2005-10-12 2013-09-21 Semiconductor Energy Lab 半導體裝置
JP4533304B2 (ja) * 2005-11-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US7692223B2 (en) 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
EP1850374A3 (en) 2006-04-28 2007-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008124392A (ja) 2006-11-15 2008-05-29 Sharp Corp 半導体装置、その製造方法及び表示装置
US7968884B2 (en) * 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI418036B (zh) * 2006-12-05 2013-12-01 Semiconductor Energy Lab 半導體裝置及其製造方法
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5435907B2 (ja) * 2007-08-17 2014-03-05 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101576813B1 (ko) * 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP5244364B2 (ja) * 2007-10-16 2013-07-24 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
TWI481029B (zh) * 2007-12-03 2015-04-11 半導體能源研究所股份有限公司 半導體裝置
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US7910929B2 (en) * 2007-12-18 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR101703511B1 (ko) 2008-06-27 2017-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터
JP5888802B2 (ja) 2009-05-28 2016-03-22 株式会社半導体エネルギー研究所 トランジスタを有する装置
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
JP2012089708A (ja) * 2010-10-20 2012-05-10 Semiconductor Energy Lab Co Ltd 微結晶シリコン膜の作製方法、半導体装置の作製方法

Also Published As

Publication number Publication date
TWI512835B (zh) 2015-12-11
TW201137992A (en) 2011-11-01
KR101836067B1 (ko) 2018-03-08
JP2011151382A (ja) 2011-08-04
CN102148257A (zh) 2011-08-10
CN102148257B (zh) 2015-03-11
US20110147745A1 (en) 2011-06-23
US8575608B2 (en) 2013-11-05
KR20110073278A (ko) 2011-06-29

Similar Documents

Publication Publication Date Title
JP5667864B2 (ja) 半導体装置
JP6724103B2 (ja) 液晶表示装置
KR102023128B1 (ko) 아날로그 회로 및 반도체 장치
JP5613404B2 (ja) 表示装置
US20230245599A1 (en) Semiconductor Device and Display Device
TWI506796B (zh) 薄膜電晶體和顯示裝置
JP2016178321A (ja) 半導体装置
US11693288B2 (en) Semiconductor device and display device
JP5759833B2 (ja) 半導体装置及びその作製方法
JP5759715B2 (ja) トランジスタ
JP5856826B2 (ja) 表示装置
JP5636275B2 (ja) 半導体装置
JP6013713B2 (ja) 半導体装置の作製方法
KR102209874B1 (ko) 반도체 장치 및 그 제작 방법
JP5706719B2 (ja) 半導体装置の作製方法
JP5764394B2 (ja) 光電変換素子
JP2010186993A (ja) 薄膜トランジスタ
JP5697819B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141215

R150 Certificate of patent or registration of utility model

Ref document number: 5667864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees