TWI502869B - 直流轉換器電路及電源供應電路 - Google Patents

直流轉換器電路及電源供應電路 Download PDF

Info

Publication number
TWI502869B
TWI502869B TW099141952A TW99141952A TWI502869B TW I502869 B TWI502869 B TW I502869B TW 099141952 A TW099141952 A TW 099141952A TW 99141952 A TW99141952 A TW 99141952A TW I502869 B TWI502869 B TW I502869B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
film
transistor
terminal
Prior art date
Application number
TW099141952A
Other languages
English (en)
Other versions
TW201203821A (en
Inventor
Kei Takahashi
Yoshiaki Ito
Hiroki Inoue
Tatsuji Nishijima
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201203821A publication Critical patent/TW201203821A/zh
Application granted granted Critical
Publication of TWI502869B publication Critical patent/TWI502869B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

直流轉換器電路及電源供應電路
本發明之實施例關於直流轉換器電路。此外，本發明之實施例關於電源供應電路。
近年來，例如當從具大波動之電壓產生穩定值之電源電壓時，或當需要複數不同值之電源電壓時，便將特定值直流電壓轉換為其他值直流電壓之電路(亦稱為直流轉換器電路或直流-直流轉換器)用於各種電子裝置。
有關直流轉換器電路，存在使用例如線圈、二極體及電晶體形成之非絕緣型直流-直流轉換器電路。非絕緣型直流-直流轉換器電路具有小電路面積及低生產成本之優點。
[參考文獻]
[專利文獻1]日本公開專利申請案：No. S58-086868
然而，習知直流轉換器電路具有低可靠性之問題。有關一問題，例如，因為直流轉換器電路使用極高電壓，當特定值或更高之高電壓施加於電晶體時，直流轉換器電路中所包括之電晶體(例如薄膜電晶體)中可能發生電介質擊穿。
本發明之實施例之目標為改進直流轉換器電路之可靠性。
依據本發明之實施例，使用包括氧化物半導體做為通道形成層之電晶體而形成直流轉換器電路。氧化物半導體較矽半導體具有更大能隙，且經由盡可能移除做為電子供體之雜質，而為本質或實質上本質之高度純化半導體。因此，可改進直流轉換器電路之可靠性。用於本發明之實施例的氧化物半導體之能隙為例如2eV或更多，較佳地為2.5eV或更多，更佳地為3eV或更多。
請注意，較高純化為一種概念，包括下列狀況至少之一：盡可能移除氧化物半導體層之氫的狀況；及供應氧予氧化物半導體層並減少氧化物半導體層因缺氧之缺點的狀況。
氧化物半導體中所包含之氫濃度為小於或等於5×1019 /cm3 ，較佳地為小於或等於5×1018 /cm3 ，更佳地為小於或等於5×1017 /cm3 或小於或等於1×1016 /cm3 。此外，移除氧化物半導體中所包含之氫或羥基。載子濃度為小於1×1012 /cm3 ，較佳地為小於1×1011 /cm3 。
有關氧化物半導體層，可使用任一下列氧化物半導體膜：四元金屬氧化物之In-Sn-Ga-Zn-O膜；三元金屬氧化物之In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜或Sn-Al-Zn-O膜；二元金屬氧化物之In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜、Zn-Mg-O膜、Sn-Mg-O膜、In-Mg-O膜或In-Sn-O膜；In-O膜；Sn-O膜；Zn-O膜等。此外，上述氧化物半導體膜可包含SiO2 。請注意，此處例如In-Sn-Ga-Zn-O膜表示包括銦(In)、錫(Sn)、鎵(Ga)及鋅(Zn)之氧化物膜。對於化學計量比例無特別限制。
可使用以InMO3 (ZnO)m (m>0)表示之膜形成氧化物半導體層。此處，M代表選自Ga、Al、Mn及Co之一或更多金屬元素。例如，可提供Ga、Ga及Al、Ga及Mn、或Ga及Co做為M。以InMO3 (ZnO)m (m>0)表示其組成方程式之氧化物半導體膜，其中至少包括Ga做為M，稱為上述In-Ga-Zn-O氧化物半導體，且其膜亦稱為In-Ga-Zn-O膜。
如上述，當高度純化氧化物半導體用於電晶體之通道形成區時，可體現正常關電氣特性。例如，若汲極電壓介於1V至10V之範圍，關閉狀態電流(當閘極與源極之間電壓設定為低於或等於0V時，源極與汲極之間流動的電流)可設定為低於或等於1×10-13 A，或關閉狀態電流密度(以關閉狀態電流藉由電晶體之通道寬度劃分之方式而計算之數值)可設定為低於或等於100aA/μm(「a(微微微)」表示10-18 之因數)，較佳地為低於或等於10aA/μm，更佳地為低於或等於1aA/μm。
使用包括氧化物半導體層之電晶體，其中氧化物半導體層藉由充分降低氫濃度而高度純化及做為通道形成層，可達成高度可靠直流轉換器電路。
本發明之一實施例為直流轉換器電路，包括：電感器，組構成用以依據流動電流之改變而產生電動勢；電晶體，包括閘極、源極及汲極，其組構成用以藉由開啟或關閉而控制電感器中電動勢之產生；整流器，當電晶體關閉時處於導通狀態；及控制電路，組構成用以控制電晶體之開啟及關閉。電晶體包括做為通道形成層之氧化物半導體層，其氫濃度為小於或等於5×1019 原子/cm3 。
依據本發明之上述實施例，控制電路可包括滯後比較器，其中輸入電感器之第二端子的電壓之信號做為輸入信號。滯後比較器比較輸入信號及參考電壓，並輸出其脈衝寬度係依據比較結果而設定之脈衝信號，予電晶體之閘極做為輸出信號。
依據本發明之上述實施例，滯後比較器可包括邏輯電路。邏輯電路可包括電晶體，其包括氫濃度小於或等於5×1019 原子/cm3 並做為通道形成層之氧化物半導體層。
本發明之另一實施例為直流轉換器電路，包括：電感器，其包括第一端子及第二端子，組構成用以依據流至第一端子及第二端子之電流改變而產生電動勢；電晶體，包括閘極、源極及汲極，其組構成用以藉由開啟或關閉而控制電感器中電動勢之產生；整流器，當電晶體關閉時處於導通狀態；及控制電路，組構成用以控制電晶體之開啟及關閉。控制電路包括滯後比較器，其中輸入電感器之第二端子的電壓之信號做為輸入信號，其比較輸入信號及參考電壓，並輸出其脈衝寬度係依據比較結果而設定之脈衝信號，予電晶體之閘極做為輸出信號。
依據本發明之上述實施例，電晶體可包括氫濃度小於或等於5×1019 原子/cm3 並做為通道形成層之氧化物半導體層。
本發明之另一實施例為直流轉換器電路，包括：線圈，包括第一端子及第二端子，其中第二端子之電壓成為輸出電壓；電晶體，包括閘極、源極及汲極，其中源極及汲極之一電性連接線圈之第一端子，且輸入電壓施加於源極及汲極之另一；電容器，包括第一電極及第二電極，其中第一電極電性連接線圈之第二端子，且低電源電壓施加於第二電極；二極體，包括陽極及陰極，其中低電源電壓施加於陽極，及陰極電性連接電晶體之源極及汲極之一；及滯後比較器，其中輸入線圈之第二端子的電壓做為輸入信號，並輸出其負載比係依據線圈之第二端子的電壓而設定之脈衝信號，予電晶體之閘極做為輸出信號。電晶體包括氫濃度小於或等於5×1019 原子/cm3 並做為通道形成層之氧化物半導體層。
依據本發明之另一實施例，滯後比較器可包括第一比較器，其包括第一輸入端子、第二輸入端子及輸出端子，其中第一參考電壓施加於第一輸入端子，且線圈之第二端子的電壓輸入至第二輸入端子做為輸入信號；第二比較器，其包括第一輸入端子、第二輸入端子及輸出端子，其中線圈之第二端子的電壓輸入至第一輸入端子做為輸入信號，且第二參考電壓施加於第二輸入端子；第一反向器，其包括輸入端子及輸出端子，其中輸入端子電性連接第一比較器之輸出端子；第二反向器，其包括輸入端子及輸出端子，其中輸入端子電性連接第二比較器之輸出端子；第一NOR閘極，其包括第一輸入端子、第二輸入端子及輸出端子，其中第一輸入端子電性連接第一反向器之輸出端子，及輸出端子電性連接電晶體之閘極；及第二NOR閘極，其包括第一輸入端子、第二輸入端子及輸出端子，其中第一輸入端子電性連接第一NOR閘極之輸出端子，第二輸入端子電性連接第二反向器之輸出端子，及輸出端子電性連接第一NOR閘極之第二輸入端子。
依據本發明之上述實施例，第一比較器、第二比較器、第一反向器、第二反向器、第一NOR閘極及第二NOR閘極之每一項可包括電晶體，其包括閘極、源極及汲極。電晶體可包括氫濃度小於或等於5×1019 原子/cm3 並做為通道形成層之氧化物半導體層。
依據本發明之任一上述實施例，電容器可為電雙層電容器、氧化還原電容器或鋰離子電容器。
依據本發明之任一上述實施例，電源電路包括直流轉換器電路，及電性連接直流轉換器電路之電力儲存裝置。
依據本發明之上述實施例，電力儲存裝置可為光電轉換裝置、鋰離子二次電池及鋰離子電容器之一或更多項。
依據本發明之實施例，可改進直流轉換器電路之可靠性。
以下，將參照圖式說明本發明之實施例範例。請注意，本發明不侷限於下列說明，且熟悉本技藝之人士將輕易理解在不偏離本發明之精神及範圍下，可以各種方式改變其模式及細節。因而，本發明不應解譯為侷限於實施例之說明。
(實施例1)
在本實施例中，將說明本發明之實施例之直流轉換器電路。
將參照圖1說明本實施例中直流轉換器電路之結構範例。圖1為電路圖，描繪實施例中直流轉換器電路之結構範例。
圖1中所描繪之直流轉換器電路包括電感器101、電晶體102及整流器(亦稱為RCT)103。
在本說明書中，電晶體包括至少閘極、源極及汲極。有關電晶體，例如可使用閘極絕緣電晶體。
閘極表示整個閘極電極及閘極佈線或其一部分。閘極佈線為一種佈線，用以將至少一電晶體之閘極電極電性連接不同電極或不同佈線。一導電層可做為閘極電極及閘極佈線，閘極電極與閘極佈線之間無區分。
源極表示整個源極電極及源極佈線或其一部分。源極電極表示做為源極之導電層。源極佈線為一種佈線，用以將至少一電晶體之源極電極電性連接不同電極或不同佈線。一導電層可做為源極電極及源極佈線，源極電極與源極佈線之間無區分。
汲極表示整個汲極電極及汲極佈線或其一部分。汲極電極表示做為汲極之導電層。汲極佈線為一種佈線，用以將至少一電晶體之汲極電極電性連接不同電極或不同佈線。一導電層可做為汲極電極及汲極佈線，汲極電極與汲極佈線之間無區分。
此外，在本說明書中，電晶體之源極與汲極可彼此互換，取決於電晶體之結構、操作狀況等；因此，難以定義何者為源極或汲極。因此，在本文件(說明書、申請專利範圍、圖式等)中，其一稱為源極與汲極之一，及其另一則稱為源極與汲極之另一。
電感器101具有依據藉由電磁感應而於電感器101中流動之電流的改變，產生電動勢之功能。例如，如圖1中所描繪，電感器101包括第一端子及第二端子。對電感器101而言，可使用例如線圈。
電晶體102具有藉由開啟或關閉而控制電感器101中電動勢之產生。例如，如圖1中所描繪，電晶體102之源極及汲極之一電性連接電感器101之第一端子及第二端子之一。
請注意，通常電壓係指兩點之電位之間差異(亦稱為電位差)。然而，電壓值及電位值有時均以電路圖等中伏特(V)代表；因此，難以區別。因而，在本說明書中，除非特別指明，有時一點之電位與參考電位之間電位差用做該點之電壓。
請注意，有關本說明書中信號，可使用例如使用電壓等之類比信號或數位信號。具體地，有關使用電壓之信號(亦稱為電壓信號)，較佳的為使用具有至少第一電壓狀態及第二電壓狀態之信號。可使用數位信號，例如其具有高位準電壓狀態做為第一電壓狀態，及低位準電壓狀態做為第二電壓狀態。請注意，高位準電壓亦稱為電壓VH 或簡稱VH ，低位準電壓亦稱為電壓VL 或簡稱VL 。此外，第一電壓狀態中電壓及第二電壓狀態中電壓有時各具有變化，取決於信號。再者，由於雜訊等影響，第一電壓狀態中電壓及第二電壓狀態中電壓並不必然具有特定值，而可具有介於預定範圍之值。
例如，如圖1中所描繪，整流器103包括第一端子及第二端子。整流器103之第一端子及第二端子之一電性連接電感器101之第一端子及第二端子之一。
有關整流器103，可使用例如二極體等。有關二極體，可使用例如PN二極體、PIN二極體等。有關二極體，可使用一種電晶體其應用於電晶體102，且其閘極與汲極彼此電性連接(亦稱為連接電晶體之二極體)。有關連接電晶體之二極體，可使用一種電晶體，包括做為通道形成層之氧化物半導體層。在通道形成層中，氫濃度為小於或等於5×1019 原子/cm3 ，較佳地為小於或等於5×1018 原子/cm3 ，更佳地為小於或等於5×1017 原子/cm3 ，及載子濃度為小於1×1012 /cm3 ，較佳地為小於1×1011 /cm3 。
圖1中所描繪之直流轉換器電路具有不同功能，取決於輸入電壓係施加於哪一端子及係輸出哪一端子之電壓做為輸出電壓。例如，當輸入電壓施加於電感器101之第一端子及第二端子之另一，且整流器103之第一端子及第二端子之另一的電壓用做輸出電壓時，電流從整流器103之第一端子流至第二端子，圖1中所描繪之直流轉換器電路做為升壓電路。另一方面，當輸入電壓施加於電晶體102之源極及汲極之另一，且電感器101之第一端子及第二端子之另一的電壓用做輸出電壓時，電流從整流器103之第二端子流至第一端子，圖1中所描繪之直流轉換器電路做為降壓電路。
本電施例之直流轉換器電路可具有一種結構，包括控制電晶體102之開啟及關閉的控制電路。將參照圖2說明本實施例中直流轉換器電路之電路組態範例。請注意，在圖2中所描繪之直流轉換器電路中，有關具有與圖1中所描繪之直流轉換器電路相同結構之部分，適當地使用圖1中所描繪之直流轉換器電路的說明。
圖2中所描繪之直流轉換器電路包括控制電路104，以及圖1中所描繪之結構。
控制電路104具有控制電晶體102之開啟及關閉的功能。在控制電路104中，輸入直流轉換器電路之輸出電壓做為輸入信號，使用直流轉換器電路之輸出電壓的漣波而產生脈衝信號，並將產生之脈衝信號輸出至電晶體102之閘極。電晶體102之開啟及關閉可藉由脈衝信號控制。
使用例如滯後比較器而形成控制電路104。使用例如複數邏輯電路而形成滯後比較器。每一複數邏輯電路係使用例如電晶體而予形成。電晶體包括例如做為通道形成層之氧化物半導體層。在氧化物半導體層中，氫濃度為小於或等於5×1019 原子/cm3 ，較佳地為小於或等於5×1018 原子/cm3 ，更佳地為小於或等於5×1017 原子/cm3 ，及載子濃度為小於1×1012 /cm3 ，較佳地為小於1×1011 /cm3 。因此，每一邏輯電路中電壓因電晶體之洩漏電流而有小改變，使得可穩定脈衝信號之電壓狀況。當執行升壓操作，滯後比較器較佳地與另一算術電路組合以形成控制電路104。
如圖1及圖2中所描繪，本實施例之直流轉換器電路的每一範例包括電晶體、電感器及整流器。
請注意，本實施例之直流轉換器電路可具有電容器，用以使輸出電壓平滑。電容器之使用使其可將輸出電壓趨近特定值。
此外，在本實施例之直流轉換器電路中，電晶體包括例如做為通道形成層之氧化物半導體層。在氧化物半導體層中，氫濃度為小於或等於5×1019 原子/cm3 ，較佳地為小於或等於5×1018 原子/cm3 ，更佳地為小於或等於5×1017 原子/cm3 ，及載子濃度為小於1×1012 /cm3 ，較佳地為小於1×1011 /cm3 。相較於使用矽形成之習知電晶體，提供例如具較小關閉狀態電流及較高耐受電壓之電晶體。因此，該電晶體用做直流轉換器電路中所包括之電晶體，使得當高電壓施加於電晶體之端子之間時，可抑制電晶體之破壞。
其次，有關本實施例之直流轉換器電路的操作範例，將說明圖2中所描繪之直流轉換器電路的操作範例。
有關本實施例之直流轉換器電路的直流轉換方法，可使用例如非線性控制方法。非線性控制方法為交替開啟及關閉電晶體102之方法，藉此輸入至直流轉換器電路之電壓改變為脈衝信號，改變之脈衝信號用於產生輸出電壓。此時，藉由例如輸入閘極之脈衝信號的負載比而設定電晶體102之狀態。請注意，使用例如直流轉換器電路之輸出電壓而產生輸入電晶體102之脈衝信號。
在圖2中所描繪之直流轉換器電路的操作範例中，期間可主要劃分為期間T1及期間T2，並交替執行期間T1中操作及期間T2中操作，使得輸入電壓升壓或降壓。以下將說明每一期間。
在期間T1中，電晶體102依據脈衝信號而開啟，且整流器103成為非導通狀態。電流依據輸入直流轉換器電路之輸入電壓值而流至電感器101。此時，電感器101中產生電動勢V1。
在期間T2中，電晶體102依據脈衝信號而關閉。此時，電感器101中產生沿相對於電動勢V1方向之方向的電動勢V2，以便抑制其磁場的改變，且整流器103成為導通狀態，藉此電流流至電感器101及整流器103，且輸出電壓之值改變。此時，圖2中所描繪之直流轉換器電路的輸出電壓值為輸入電壓之改變值。輸出電壓值係藉由期間T1至期間T2之長度比而決定，換言之，脈衝信號之負載比。例如，在期間T1及期間T2中，當輸出電壓高於所需值時，脈衝信號之負載比藉由控制電路104設定而較低。當輸出電壓低於所需值時，脈衝信號之負載比藉由控制電路104設定而較高。以此方式，在圖2中所描繪之直流轉換器電路中，每一單位期間輸出電壓對於控制電路104之回饋，使得回饋之後之輸出電壓趨近所需值。
如上述，有關本實施例之直流轉換器電路的範例，電性連接電感器101之電晶體依據從控制電路輸入之脈衝信號的負載比而交替開啟及關閉，且輸入電壓被轉換為具其他值之電壓，以產生輸出電壓，藉此直流轉換器電路可做為升壓電路或降壓電路。
(實施例2)
在本實施例中，將說明本發明之實施例的直流轉換器電路。有關直流轉換器電路之轉換方法，典型提供線性方法及切換方法。由於使用切換方法之直流轉換器電路具有卓越的轉換效率，較佳的為減少電子裝置中電力消耗。在本實施例中，將說明切換方法之直流轉換器電路，尤其斬波器方法。
將參照圖3說明本實施例中直流轉換器電路的結構範例。圖3為電路圖，描繪本實施例中直流轉換器電路之結構範例。
圖3中所描繪之直流轉換器電路包括線圈201、電晶體202、二極體203、電容器204及滯後比較器(亦稱為HCMP)205。
線圈201包括第一端子及第二端子。線圈201具有做為電感器之功能。
電晶體202之源極及汲極之一電性連接線圈201之第一端子。
電晶體202包括例如做為通道形成層之氧化物半導體層。在通道形成層中，氫濃度為小於或等於5×1019 /cm3 ，較佳地為小於或等於5×1018 /cm3 ，更佳地為小於或等於5×1017 /cm3 ，及載子濃度為小於1×1012 /cm3 ，較佳地為小於1×1011 /cm3 。
二極體203包括陽極及陰極。低電源電壓(亦稱為電壓VSS或簡稱VSS)施加於陽極，且陰極電性連接線圈201之第一端子。二極體203具有做為整流器之功能。
有關二極體203，可使用例如PN二極體或PIN二極體。例如，適於電晶體202之連接電晶體之二極體可用做二極體203。此外，連接電晶體之二極體包括例如做為通道形成層之氧化物半導體層。在氧化物半導體層中，氫濃度為小於或等於5×1019 /cm3 ，較佳地為小於或等於5×1018 /cm3 ，更佳地為小於或等於5×1017 /cm3 ，及載子濃度為小於1×1012 /cm3 ，較佳地為小於1×1011 /cm3 。
電容器204包括第一電極、第二電極及提供於第一電極與第二電極之間的電介質層。第一電極電性連接線圈201之第二端子，且低電源電壓施加於第二電極。電容器204具有做為平滑電容器之功能，及使圖3中所描繪之節點N2的電壓平滑之功能。
對電容器204而言，可使用例如使用用於電晶體202之氧化物半導體層的MIS電容器、電雙層電容器、氧化還原電容器、或鋰離子電容器。在本發明之實施例的直流轉換器電路中，電晶體202於短時間內交替開啟及關閉，使得以執行升壓操作或降壓操作。因此，當施加升電壓或降電壓時，電容器204以慢速充電或放電，可延遲升壓操作或降壓操作。因而，使用例如被認為以高速充電或放電之鋰離子電容器，藉此可減少升壓操作或降壓操作之延遲。並未侷限於鋰離子電容器。有關電容器204，可使用以其他鹼金屬離子或鹼土金屬離子做為移動離子之電容器。例如，使用鈉離子電容器可減少生產成本。在圖3中所描繪之直流轉換器電路中，電容器204較佳地具有大電容。電容器204之大電容使其可進一步使圖3中所描繪之直流轉換器電路的輸出電壓平滑。
當圖3中所描繪之直流轉換器電路之輸出電壓輸入滯後比較器205做為輸入信號時，滯後比較器205檢測輸入信號之漣波，產生其負載比係依據檢測之漣波而設定之脈衝信號，並將產生之脈衝信號輸出至電晶體202之閘極做為控制信號。
使用邏輯電路形成滯後比較器205，且所有邏輯電路可使用均具有相同導電類型之電晶體予以形成。因而，可減少程序步驟之數量。
此處，將參照圖4說明圖3中所描繪之滯後比較器(滯後比較器205)之電路組態範例。圖4為電路圖，描繪圖3中所描繪之滯後比較器之電路組態範例。
圖4中所描繪之滯後比較器包括比較器221、比較器222、反向器223、反向器224、NOR閘極225及NOR閘極226。
比較器221包括第一輸入端子、第二輸入端子及輸出端子。參考之高電壓(亦稱為參考電壓VrefH 或簡稱VrefH )施加於第一輸入端子，及信號S22輸入第二輸入端子。
比較器222包括第一輸入端子、第二輸入端子及輸出端子。信號S22輸入第一輸入端子，及參考之低電壓(亦稱為參考電壓VrefL 或簡稱VrefL )施加於第二輸入端子。請注意，參考電壓VrefL 之值低於參考電壓VrefH 之值。
反向器223包括輸入端子及輸出端子，反向器223之輸入端子電性連接比較器221之輸出端子。
反向器224包括輸入端子及輸出端子，反向器224之輸入端子電性連接比較器222之輸出端子。
NOR閘極225包括第一輸入端子、第二輸入端子及輸出端子。NOR閘極225之第一輸入端子電性連接反向器223之輸出端子。請注意，NOR閘極225之第一輸入端子與反向器223之輸出端子的連接點表示為節點S。
NOR閘極226包括第一輸入端子、第二輸入端子及輸出端子。NOR閘極226之第一輸入端子電性連接NOR閘極225之輸出端子，NOR閘極226之第二輸入端子電性連接反向器224之輸出端子，及NOR閘極226之輸出端子電性連接NOR閘極225之第二輸入端子。請注意，NOR閘極226之第一輸入端子與反向器224之輸出端子的連接點表示為節點R。
請注意，每一邏輯電路(比較器221、比較器222、反向器223、反向器224、NOR閘極225及NOR閘極226)包括例如電晶體。該電晶體包括例如做為通道形成層之氧化物半導體層。在氧化物半導體層中，氫濃度為小於或等於5×1019 /cm3 ，較佳地為小於或等於5×1018 /cm3 ，更佳地為小於或等於5×1017 /cm3 ，及載子濃度為小於1×1012 /cm3 ，較佳地為小於1×1011 /cm3 。在本實施例中，每一邏輯電路可使用均具有相同導電類型之電晶體而予形成。藉由使用均具有相同導電類型之電晶體而形成每一邏輯電路，可簡化製造程序。
有關圖4中所描繪之範例，圖3中所描繪之滯後比較器包括兩比較器，比較輸入兩比較器之信號的電壓(圖3中所描繪之直流轉換器電路的輸出電壓)與參考電壓(參考電壓VrefH 或參考電壓VrefL )，並輸出其負載比係依據比較結果而設定之脈衝信號。
其次，將說明圖4中所描繪之滯後比較器的操作範例。
圖4中所描繪之滯後比較器的操作範例可區分為下列狀況：輸入做為輸入信號之圖3中所描繪之節點N2的電壓(亦稱為電壓VN2 或簡稱VN2 )高於參考電壓VrefH (VN2 >VrefH )之狀況；電壓VN2 高於參考電壓VrefL 及低於參考電壓VrefH (VrefH >VN2 >VrefL )之狀況；及電壓VN2 低於參考電壓VrefL (VrefL >VN2 )之狀況。以下將說明每一狀況。
若為VN2 >VrefH ，節點S之電位成為VH 及節點R之電位成為VL 。此時，節點Q之電位成為VL 及圖4中所描繪之滯後比較器的輸出信號(亦稱為信號OUTHCMP )成為低位準。
若為VrefH >VN2 >VrefL ，節點S之電位成為VL 及節點R之電位成為VL 。此時，節點Q中保持先前期間節點Q之狀態。例如，當先前期間節點Q之電位為VH 時，節點Q之電位便為VH ，且滯後比較器之輸出信號亦保持為高位準。當先前期間節點Q之電位為VL 時，節點Q之電位便保持VL ，且信號OUTHCMP 亦保持為低位準。
若為VrefL >VN2 ，節點S之電位成為VL 及節點R之電位成為VH 。此時，節點Q之電位成為VH ，且滯後比較器之輸出信號成為高位準。
此外，將參照圖5說明本實施例中滯後比較器之操作範例。圖5為時序圖，用以說明本實施例中滯後比較器之操作範例。描繪電壓VN2 、節點S之電壓(亦稱為VNS )、節點R之電壓(亦稱為VNR )、及滯後比較器之輸出信號的波形。
例如，當如圖5中所描繪，電壓VN2 為三角形波時，節點S之電壓於VrefL >VN2 期間保持低位準。接著，狀態從VrefL >VN2 改變為VrefL <VN2 ，節點R之電壓從高位準改變為低位準，及信號OUTHCMP 於VrefH >VN2 >VrefL 期間保持高位準。當狀態從VrefH >VN2 >VrefL 改變為VN2> VrefH 時，節點S之電壓從低位準改變為高位準，及信號OUTHCMP 從高位準改變為低位準。在VN2 >VrefH 期間，節點S之電壓保持高位準。當狀態從VN2 >VrefH 改變為VrefH >VN2 時，節點S之電壓從高位準改變為低位準。在VrefH >VN2 >VrefL 期間，信號OUTHCMP 保持低位準。如上述，產生基於三角形波之電壓VN2 的脈衝信號。此為圖4中所描繪之滯後比較器的操作範例。
如上述，如圖2、圖3及圖4中所描繪之範例，本實施例之直流轉換器電路包括做為電感器之線圈，做為開關元件之電晶體，做為整流器之二極體，做為平滑電容器之電容器，及控制電晶體之開啟或關閉的滯後比較器。
此外，在本實施例之直流轉換器電路中，電晶體包括例如做為通道形成層之氧化物半導體層。在氧化物半導體層中，氫濃度為小於或等於5×1019 /cm3 ，較佳地為小於或等於5×1018 /cm3 ，更佳地為小於或等於5×1017 /cm3 ，及載子濃度為小於1×1012 /cm3 ，較佳地為小於1×1011 /cm3 。相較於例如使用矽形成之習知電晶體，提供具較小關閉狀態電流及較高耐受電壓之電晶體。因此，該電晶體用做直流轉換器電路中所包括之電晶體，使得當高電壓施加於電晶體之端子之間時，可抑制電晶體之破壞。
其次，將說明圖3中所描繪之直流轉換器電路的操作範例。
本實施例之直流轉換器電路的直流轉換方法為一種脈衝寬度調變控制方法。圖3中所描繪之直流轉換器電路的操作範例可劃分為期間T51及期間T52。期間T51中操作及期間T52中操作交替重複，使得輸入電壓降壓。以下將說明每一期間。
在期間T51，電晶體202依據從滯後比較器205輸入之脈衝信號而開啟，節點N1之電壓成為等於圖3中所描繪之直流轉換器電路的輸入電壓，且二極體203成為非導通狀態。節點N1之電壓成為等於輸入電壓，使得電流流至線圈201。此時，線圈201中產生電動勢。
在期間T52，電晶體202依據從滯後比較器205輸入之脈衝信號而關閉。此時，線圈201中產生沿與電動勢V1之方向相對之方向的電動勢V2，以便抑制其磁場改變，且二極體203成為導通狀態，藉此電流流至二極體203及線圈201。期間T51及期間T52重複，使得節點N2之電壓減少。此時，圖3中所描繪之直流轉換器電路的輸出電壓低於輸入電壓。輸出電壓之值係藉由期間T51至期間T52之長度比決定，換言之，脈衝信號之負載比。例如，在期間T51及期間T52中，當輸出電壓高於所需值時，脈衝信號之負載比便藉由滯後比較器205而設定為較低。當輸出電壓低於所需值時，脈衝信號之負載比便藉由滯後比較器205而設定為較高。以此方式，在圖3中所描繪之直流轉換器電路中，每一單位期間至滯後比較器205之輸出電壓的回饋，使得回饋後期間中輸出電壓趨近所需值。
如圖3中所描繪，有關本實施例之直流轉換器電路的範例，電性連接線圈之第一端子的電晶體依據從控制電路輸入之脈衝信號的負載比，而交替開啟及關閉，且輸入電壓轉換具其他值之電壓以產生輸出電壓，藉此直流轉換器電路可做為升壓電路或降壓電路。
請注意，本實施例可酌情與任一其他實施例組合或替代。
(實施例3)
在本實施例中，將說明可用做本說明書中所揭露之直流轉換器電路中所包括之電晶體的電晶體範例。
將參照圖6A及6B和圖7A至7E說明本實施例之電晶體實施例及電晶體之製造方法。
圖6A及6B分別描繪電晶體之平面結構範例及截面結構範例。圖6A及6B中所描繪之電晶體410為一頂閘電晶體。
圖6A為頂閘電晶體410之平面圖，及圖6B為沿圖6A之線C1-C2之截面圖。
電晶體410於具有絕緣表面之基板400上包括絕緣層407、氧化物半導體層412、源極電極層415a、汲極電極層415b、閘極絕緣層402及閘極電極層411。佈線層414a及佈線層414b分別接觸源極電極層415a及汲極電極層415b。
儘管圖6A及6B中電晶體410為單閘極電晶體，但可形成包括複數通道形成區之多閘極電晶體，做為本實施例之電晶體。
下列參照圖7A至7E，說明基板400上電晶體410之製造程序。
對於可用做具有絕緣表面之基板400的基板並無特別限制，只要其具有至少耐熱性以支撐熱處理即可。例如，有關基板400，可使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等玻璃基板。
請注意，除了上述玻璃基板，可使用絕緣體形成之基板，諸如陶瓷基板、石英基板或藍寶石基板。另一方面，可使用結晶玻璃基板等。進一步另一方面，可酌情使用塑料基板等。再另一方面，矽等半導體基板可用做基板。
首先，做為基膜之絕緣層407形成於具有絕緣表面之基板400上。有關絕緣層407，較佳地使用氧化物絕緣層，諸如氧化矽層、氧氮化矽層(亦稱為SiOx Ny ，x>y>0)、氧化鋁層或氧氮化鋁層。儘管電漿增強CVD法、濺鍍法等可用做絕緣層407之形成方法，但較佳地使用濺鍍法，使得絕緣層407中避免包含大量氫。
在本實施例中，藉由濺鍍法形成氧化矽層做為絕緣層407。基板400被轉移至處理室，並導入氫及濕氣移除並包含氧之高純度濺鍍氣體，藉此使用矽半導體靶材於基板400之上形成氧化矽層做為絕緣層407。當絕緣層407形成時，基板400可為室溫或可加熱。
例如，藉由RF濺鍍法形成氧化矽膜，其中石英(較佳地為人造石英)用做形成氧化矽膜之靶材，基板溫度為108℃，靶材與基板之間距離(T-S距離)為60mm，壓力為0.4Pa，高頻功率為1.5kW，並使用氧及氬氣體(氧相對於氬之流量比為1：1(每一流率為25sccm))。氧化矽膜具有100nm厚度。請注意，除了石英(較佳地為人造石英)以外，矽靶材可用做形成氧化矽膜之靶材。有關濺鍍氣體，可使用氧或氧及氬之混合氣體。
若使用任一材料及任一方法形成絕緣層407，較佳地形成絕緣層407同時移除處理室中剩餘濕氣，使得絕緣層407中避免包含氫、羥基或濕氣。
為移除處理室中剩餘濕氣，較佳地使用截留真空泵。有關截留真空泵，較佳地使用例如低溫泵、離子泵或鈦昇華泵。此外，排空單元可為例如具冷阱之渦輪泵。在以低溫泵排空之沉積室中，移除氫原子、包含氫原子(水等)之化合物等，藉此可減少於沉積室中形成之絕緣層407中所包含之雜質(具體地為氫)的濃度。
較佳的為使用高純度氣體，其中諸如氫、水、羥基或氫化物之雜質移除至濃度以ppm或ppb位準表示，做為形成絕緣層407時之濺鍍氣體。
濺鍍法之範例包括RF濺鍍法，其中高頻電源用做濺鍍電源；直流濺鍍法，其中使用直流電源；脈衝直流濺鍍法，其中以脈衝方式施加偏壓等。RF濺鍍法主要用於若形成絕緣膜，及直流濺鍍法主要用於若形成金屬膜。
此外，有關濺鍍設備，存在多源濺鍍設備，其中可設定不同材料之複數靶材。基此多源濺鍍設備，可形成不同材料之膜而堆疊於相同室中，或可藉由於相同室中同時放電而形成複數種材料之膜。
此外，有關濺鍍設備，亦存在用於磁控管濺鍍法之具室內磁體系統之濺鍍設備，及用於電子迴旋共振(ECR)濺鍍法之濺鍍設備，其中使用微波產生之電漿而未使用輝光放電。
此外，有關濺鍍法，亦存在反應濺鍍法，其中靶材物質與濺鍍氣體成分於沉積期間彼此化學反應，以形成其薄化合物膜，及偏壓濺鍍法，其中電壓於沉積期間施加於基板。
此外，絕緣層407具有堆疊結構，其中例如氮化物絕緣層及氧化物絕緣層依序堆疊於基板400側。有關氮化物絕緣層，例如可使用氮化矽層、氮氧化矽層(亦稱為SiNx Oy ，x>y>0)、氮化鋁層、氮氧化鋁層等。有關氧化物絕緣層，可使用氧化矽層、氧氮化矽層、氧化鋁層、氧氮化鋁層等。
例如，導入高純度濺鍍氣體，其中移除氫及濕氣並包含氮，及使用矽靶材，藉此於基板上形成氮化矽層，及於氮化矽層上形成氧化矽層。在此狀況下，較佳地形成氮化矽層，其處於以類似於氧化矽層之方式移除處理室中剩餘濕氣之狀態。
若形成氮化矽層，基板400可加熱。
若堆疊氮化矽層及氧化矽層而形成絕緣層407，可以相同矽靶材於相同處理室中形成氮化矽層及氧化矽層。首先，導入包含氮之濺鍍氣體，置於處理室內之矽靶材用於形成氮化矽層，接著，濺鍍氣體切換為包含氧之濺鍍氣體，並使用相同矽靶材形成氧化矽層。由於基板400未暴露於空氣，且氮化矽層及氧化矽層可相繼形成，可避免諸如氫或濕氣之雜質吸附於氮化矽層表面。
接著，於絕緣層407上形成具2nm至200nm(含)厚度之氧化物半導體膜。
為使氧化物半導體膜盡可能不包含諸如氫、羥基或濕氣之雜質，較佳的為於濺鍍設備之預熱室中預熱具絕緣層407之基板400做為預處理，使得以移除吸附於基板400上諸如氫或濕氣之雜質，並執行排空。請注意，例如低溫泵較佳地提供於預熱室中做為排空單元。請注意，此預熱處理可省略。此外，此預熱可類似地於其上未形成閘極絕緣層402之基板400上，及其上形成直至包括源極電極層415a及汲極電極層415b之層之基板400上執行。
請注意，在藉由濺鍍法形成氧化物半導體膜之前，較佳地藉由反向濺鍍移除於膜形成時產生並附著於絕緣層407表面之粉狀物質(亦稱為粒子或灰塵)，其中導入氬氣並產生電漿。反向濺鍍係指一種方法，其中未施加電壓於靶材側，而係使用高頻電源及於氬氣中施加電壓於基板側，而於基板附近產生電漿並修改表面。請注意，除了氬氣之外，可使用氮氣、氦氣、氧氣等。
可藉由濺鍍法而形成氧化物半導體膜。有關氧化物半導體膜，可使用任一下列氧化物半導體膜：四元金屬氧化物之In-Sn-Ga-Zn-O膜；三元金屬氧化物之In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜或Sn-Al-Zn-O膜；二元金屬氧化物之In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜、Zn-Mg-O膜、Sn-Mg-O膜、In-Mg-O膜或In-Sn-O膜；In-O膜；Sn-O膜；Zn-O膜等。此外，上述氧化物半導體膜可包含SiO2 。
可使用以InMO3 (ZnO)m (m>0)表示之膜而形成氧化物半導體膜。此處，M代表一或更多項選自Ga、Al、Mn及Co之金屬元素。例如，可提供Ga、Ga及Al、Ga及Mn、或Ga及Co做為M。
在本實施例中，使用In-Ga-Zn-O基金屬氧化物靶材並藉由濺鍍法形成氧化物半導體膜，做為範例。此外，可藉由濺鍍法，於稀有氣體(典型為氬)、氧氣、或包含稀有氣體(典型為氬)及氧之混合氣體中，形成氧化物半導體膜。若使用濺鍍法，可使用包含2重量%至10重量%(含)之SiO2 的靶材而形成膜。
較佳的為使用高純度氣體，其中諸如氫、水、羥基或氫化物之雜質移除至濃度以ppm或ppb位準表示，做為形成氧化物半導體膜時之濺鍍氣體。
有關藉由濺鍍法形成氧化物半導體膜之靶材，可使用包含In、Ga及Zn(成分比為In2 O3：Ga2 O3 ：ZnO=1：1：1[摩爾%]，In：Ga：Zn=1：1：0.5[原子%])之金屬氧化物靶材。除了空間等所佔據之面積外之部分的體積相對於金屬氧化物靶材之總體積的比例(亦稱為填充因子)為大於或等於90%，較佳地為大於或等於95%。使用具高填充因子之金屬氧化物靶材，形成密集氧化物半導體膜。
在本實施例中，有關一範例，基板保持於減壓之處理室中，氫及濕氣移除之濺鍍氣體導入處理室，移除剩餘濕氣，並使用金屬氧化物做為靶材而於基板400上形成氧化物半導體膜。為移除處理室中剩餘濕氣，較佳地使用截留真空泵。有關截留真空泵，較佳地使用例如低溫泵、離子泵或鈦昇華泵。此外，排空單元可為例如具冷阱之渦輪泵。在以低溫泵排空之沉積室中，移除氫原子、諸如水(H2 O)之包含氫原子之化合物(更佳地連同包含碳原子之化合物)等；因此，於沉積室中執行膜形成，藉此可減少將形成之氧化物半導體膜中雜質之濃度。當形成氧化物半導體膜時，基板可加熱。
沉積狀況之範例如下：基板溫度為室溫，基板與靶材之間距離為60mm，壓力為0.4Pa，直流功率為0.5kW，氣體為包含氧及氬之氣體(氧相對於氬之流量比為15sccm：30sccm)。因為粒子可減少及膜厚度可為均勻，較佳的為使用脈衝直流電源。氧化物半導體膜較佳地具有5nm至30nm(含)厚度。請注意，氧化物半導體膜之適當厚度取決於使用之氧化物半導體材料；因此，可依據材料而適當選擇厚度。
接著，氧化物半導體膜於第一光刻步驟中被處理為島形氧化物半導體層412(詳圖7A)。用於形成島形氧化物半導體層412之抗蝕罩可藉由噴墨法予以形成。當藉由噴墨法形成抗蝕罩時，可減少製造成本。
請注意，氧化物半導體膜之蝕刻可為乾式蝕刻、濕式蝕刻、或乾式蝕刻及濕式蝕刻二者。
有關用於乾式蝕刻之蝕刻氣體，較佳地使用包含氯之氣體(氯基氣體，諸如氯(Cl2 )、氯化硼(BCl3 )、氯化矽(SiCl4 )或四氯化碳(CCl4 ))。
此外，包含氟之氣體(氟基氣體，諸如四氟化碳(CF4 )、氟化硫(SF6 )、三氟化氮(NF3 )或三氟甲烷(CHF3 ))；溴化氫(HBr)；氧(O2 )；任一該些氣體附加諸如氦(He)或氬(Ar)之稀有氣體等，可用做乾式蝕刻之蝕刻氣體。
有關乾式蝕刻法，例如可使用平行板反應離子蝕刻(RIE)法或電感耦合電漿(ICP)蝕刻法。為將膜蝕刻為所需形狀，便適當調整蝕刻狀況(施加於線圈狀電極之電量、施加於基板側電極之電量、基板側電極之溫度等)。
有關用於濕式蝕刻之蝕刻劑，可使用例如磷酸、乙酸及硝酸之混合溶液。此外，可使用ITO-07N(KANTO CHEMICAL CO.,INC.製造)。
在濕式蝕刻之後，藉由清潔連同蝕刻而移除之材料而移除蝕刻劑。包括蝕刻劑及移除掉材料之廢液可純化，且藉由蝕刻而移除之材料可再使用。當諸如氧化物半導體中所包括之銦之材料從蝕刻後廢液匯集及再使用時，資源可有效地使用，並可降低成本。
依據材料而適當調整蝕刻狀況(諸如蝕刻劑、蝕刻時間及溫度)，使得材料可蝕刻為所需形狀。
在本實施例中，藉由使用混合磷酸、乙酸及硝酸之溶液做為蝕刻劑之濕式蝕刻法，氧化物半導體膜被處理為島形氧化物半導體層412，做為範例。
其次，氧化物半導體層412歷經第一熱處理。第一熱處理之溫度為400℃至750℃(含)，較佳地為高於或等於400℃及低於基板之應變點。此處，有關一範例，基板被導入一種熱處理設備之電熔爐中，並於氮氣中，在氧化物半導體層上以450℃執行熱處理達1小時，接著氧化物半導體層未暴露於空氣，並避免水及氫進入氧化物半導體層；因而，獲得氧化物半導體層。經由第一熱處理，可實施氧化物半導體層412之脫水或脫氫。
請注意，當溫度從熱處理溫度降低時，熱處理設備之氣體可切換為氧氣。當氣體於降溫中切換為氧氣時，氧便供應予氧化物半導體層之缺氧部分。藉由缺氧而產生載子；然而，隨著缺氧消失，載子便顯著地減少，藉此可獲得具極低載子濃度之氧化物半導體層。
請注意，熱處理設備不侷限於電熔爐，而是可具有一種裝置，用於藉由來自諸如電阻加熱元件等之加熱元件的熱傳導或熱輻射而加熱將處理之目標。例如，可使用快速熱降火(RTA)設備，諸如氣體快速熱降火(GRTA)設備或燈快速熱降火(LRTA)設備。LRTA設備為一種設備，用於藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之燈所發射光的輻射(電磁波)而加熱將處理之目標。GRTA設備為使用高溫氣體而執行熱處理之設備。有關該氣體，係使用未藉由熱處理而與將處理之目標反應之惰性氣體，諸如氮，或諸如氬之稀有氣體。
有關第一熱處理，可執行GRTA如下。基板被置入加熱至650℃至700℃溫度之惰性氣體中，加熱達若干分鐘，並取出加熱至高溫之惰性氣體。GRTA可於短時間實施高溫熱處理。
請注意，在第一熱處理中，較佳的是熱處理中氣體(氮或諸如氦、氖或氬之稀有氣體)中未包含水、氫等。另一方面，被導入熱處理設備之氮或諸如氦、氖或氬之稀有氣體之純度較佳地為大於或等於6N(99.9999%)，更佳地為大於或等於7N(99.99999%)(即，雜質濃度較佳地為小於或等於1ppm，更較佳地為小於或等於0.1ppm)。
此外，在氧化物半導體膜被處理為島形氧化物半導體層之前，第一熱處理可於氧化物半導體膜之上執行。在此狀況下，基板於第一熱處理後被取出熱處理設備；接著執行光刻步驟。
相對於氧化物半導體層，具有脫水或脫氫效果之熱處理可於任一下列時機執行：在氧化物半導體層形成之後；在源極電極層及汲極電極層形成於氧化物半導體層之上後；及閘極絕緣層形成於源極電極層及汲極電極層之上後。
其次，導電膜形成於絕緣層407及氧化物半導體層412之上。導電膜可藉由濺鍍法或真空蒸發法予以形成。有關導電膜之材料，可使用選自鋁、鉻、銅、鉭、鈦、鉬及鎢之元素；包含任一該些元素做為主要成分之合金；包含任一該些元素之組合之合金膜等。此外，可使用選自錳、鎂、鋯、鈹及釔之一或多項材料，做為導電膜之材料。此外，導電膜可具有單層結構或二或更多層之堆疊結構。例如，包含矽之鋁膜的單層結構可提供做為單層結構。有關堆疊結構，可提供鈦膜堆疊於鋁膜之上的雙層結構，鈦膜,、鋁膜及鈦膜依序堆疊的三層結構等。另一方面，可使用包含鋁及一或多項選自鈦、鉭、鎢、鉬、鉻、釹及鈧之元素的膜、合金膜或氮化物膜。
其次，抗蝕罩於第二光刻步驟中形成於導電膜之上，並執行選擇性蝕刻，使得以形成源極電極層415a及汲極電極層415b。接著，移除抗蝕罩(詳圖7B)。請注意，因為可改進堆疊於源極電極層415a及汲極電極層415b上之閘極絕緣層的覆蓋，源極電極層415a及汲極電極層415b較佳地經形成而具有錐形。
在本實施例中，藉由濺鍍法而形成具有150nm厚度之鈦膜，於鈦膜之上形成抗蝕罩，並選擇性蝕刻鈦膜，使得以形成源極電極層415a及汲極電極層415b。
請注意，適當地調整導電膜及氧化物半導體膜之材料及蝕刻狀況，使得當蝕刻導電膜時，未移除氧化物半導體層412，且氧化物半導體層412下之絕緣層407未暴露。
在本實施例中，有關一範例，鈦膜用做導電膜，In-Ga-Zn-O基氧化物半導體膜用做氧化物半導體膜，及過氧化氫銨溶液(氨、水及過氧化氫溶液之混合物)用做蝕刻劑。
請注意，在第二光刻步驟中，僅蝕刻部分氧化物半導體層，藉此可形成具有槽(凹部)之氧化物半導體層412。此外，可藉由噴墨法而形成用於形成源極電極層415a及汲極電極層415b之抗蝕罩。藉由噴墨法而形成抗蝕罩時，不需光罩；因而，可減少製造成本。
對於第二光刻步驟中形成抗蝕罩之曝光，使用紫外光、KrF雷射光束或ArF雷射光束。之後將形成之電晶體的通道長度L，取決於氧化物半導體層412上彼此相鄰的源極電極層底部與汲極電極層底部之間之距離寬度。請注意，當執行曝光時，若通道長度L短於25nm，具若干奈米至數十奈米之極短波長的遠紫外光便於第二光刻步驟中用於抗蝕罩形成時之曝光。以遠紫外光之曝光，導致高解析度及大深度聚焦。因此，之後將形成之電晶體之通道長度L，可設定為10nm至1000nm(含)。因而，可提升電路之操作速度，此外，關閉狀態電流可顯著小，藉此可達成低電力消耗。
其次，於絕緣層407、氧化物半導體層412、源極電極層415a、及汲極電極層415b之上形成閘極絕緣層402(詳圖7C)。
閘極絕緣層402可藉由電漿增強CVD法、濺鍍法等，而形成具使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層及氧化鋁層之任一項之單層結構或堆疊結構。請注意，閘極絕緣層402較佳地係藉由濺鍍法形成，使得閘極絕緣層402包含盡可能少量之氫。若藉由濺鍍法形成氧化矽膜，例如，使用矽靶材或石英靶材做為靶材，且以氧或氧及氬之混合氣體做為濺鍍氣體。
有關閘極絕緣層402，可使用例如HfOx (x>0)等。當HfOx 等用於閘極絕緣層402時，可減少從氧化物半導體層側流至閘極電極之洩漏電流。
閘極絕緣層402可具有一種結構，其中氧化矽層及氮化矽層以此順序堆疊於源極電極層415a及汲極電極層415b之上。例如，藉由濺鍍法形成具有5nm至300nm(含)厚度之氧化矽層(SiOx (x>0))做為第一閘極絕緣層，及於第一閘極絕緣層之上堆疊具有50nm至200nm(含)厚度之氮化矽層(SiNy (y>0))做為第二閘極絕緣層；因而，可形成具有100nm厚度之閘極絕緣層。在本實施例中，有關一範例，藉由RF濺鍍法於下狀況形成具有100-nm厚度之氧化矽層：壓力為0.4Pa；高頻功率為1.5kW；及氣體為包含氧及氬之氣體(氧相對於氬之流量比=1：1(每一流率為25sccm))。
其次，執行第三光刻步驟以形成抗蝕罩，並執行選擇性蝕刻，以移除部分閘極絕緣層402，使得以形成抵達源極電極層415a及汲極電極層415b之開口421a及421b(詳圖7D)。
接著，於閘極絕緣層402上和開口421a及421b中形成導電膜之後，於第四光刻步驟中形成閘極電極層411及佈線層414a及414b。請注意，可藉由噴墨法而形成抗蝕罩。當藉由噴墨法而形成抗蝕罩時，可減少製造成本。
閘極電極層411和佈線層414a及414b可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧之金屬材料，或包含任一該些材料做為主要成分之合金材料，經形成而具有單層或堆疊結構。
有關每一閘極電極層411和佈線層414a及414b之雙層結構，例如下列結構較佳：鉬層堆疊於鋁層上的雙層結構、鉬層堆疊於銅層上的雙層結構、氮化鈦層或氮化鉭層堆疊於銅層上的雙層結構、或氮化鈦層及鉬層堆疊的雙層結構。有關三層結構，鎢層或氮化鎢層、鋁及矽之合金或鋁及鈦之合金、及氮化鈦層或鈦層之堆疊結構較佳。請注意，可從透光導電膜形成閘極電極層411和佈線層414a及414b。有關透光導電膜之材料範例，可提供透光導電氧化物等。
在本實施例中，有關一範例，藉由濺鍍法形成具有150nm厚度之鈦膜，及使用光刻法而形成閘極電極層411和佈線層414a及414b。
其次，於惰性氣體或氧氣中執行第二熱處理(較佳地為200℃至400℃(含)，例如250℃至350℃(含))。在本實施例中，於氮氣中以250℃執行第二熱處理達1小時。可於保護絕緣層或平面化絕緣層形成於薄膜電晶體410之上後，執行第二熱處理。
經由上述步驟，可形成包括其中氫、濕氣、氫化物或氫氧化物之濃度減少之氧化物半導體層412的薄膜電晶體410(詳圖7E)。
進行平面化之保護絕緣層或平面化絕緣層可提供於薄膜電晶體410之上。例如，可形成保護絕緣層而具使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層及氧化鋁層之任一項之單層結構或堆疊結構。
平面化絕緣層可使用耐熱性之有機材料予以形成，諸如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺或環氧樹脂。除了該等有機材料外，亦可使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)等。平面化絕緣層可藉由堆疊該些材料形成之複數絕緣膜予以形成。
請注意，矽氧烷基樹脂相應於包括使用矽氧烷基材料做為啟動材料所形成Si-O-Si鍵之樹脂。矽氧烷基樹脂可包括有機基(例如烷基或芳基)或氟基，做為取代基。此外，有機基可包括氟基。
形成平面化絕緣層之方法並無特別限制，且平面化絕緣層可依據材料，藉由下列方法而予形成，諸如濺鍍法、SOG法、針狀塗層法、旋塗、浸漬、噴塗或液低釋放法(例如噴墨法、網印、膠印等)，或使用工具(裝備)諸如刮膠刀、擠膠滾筒、簾式塗料器或刮刀塗布機。
如上述，當氧化物半導體膜形成時，移除氣體中剩餘濕氣，藉此可減少氧化物半導體膜中氫及氫化物之濃度。因此，可使電晶體之特性穩定。
如上述，具有使用氧化物半導體層而形成之電晶體的直流轉換器電路可具有穩定電氣特性及高可靠性。
請注意，本實施例可酌情與任一其他實施例組合或替代。
(實施例4)
在本實施例中，將說明可用做本說明書中所揭露之直流轉換器電路中所包括之電晶體的電晶體之其他範例。與實施例3中相同部分、具有與實施例3中類似功能之部分及類似於實施例3中步驟，可如同實施例3中處理，並酌情省略重複說明。此外，亦酌情省略相同部分之詳細說明。
將參照圖8A及8B和圖9A至9E，說明本實施例之電晶體的實施例，及電晶體的製造方法。
圖8A及8B描繪電晶體之平面結構的範例及截面結構的範例。圖8A及8B中所描繪之電晶體460為一頂閘電晶體。
圖8A為具有頂閘結構之電晶體460的平面圖，圖8B為沿圖8A中線D1-D2之截面圖。
電晶體460於具有絕緣表面之基板450上包括絕緣層457、做為源極電極層及汲極電極層之一之電極層465a1及465a2、氧化物半導體層462、做為源極電極層及汲極電極層之另一之電極層465b、佈線層468、閘極絕緣層452、及閘極電極層461(461a及461b)。電極層465a(465a1及465a2)經由佈線層468而電性連接佈線層464。儘管未描繪，電極層465b經由形成於閘極絕緣層452中之開口而電性連接佈線層。
下列參照圖9A至9E說明基板450上電晶體460之製造程序。
首先，做為基膜之絕緣層457形成於具有絕緣表面之基板450上。
在本實施例中，基板450轉移至處理室，導入氫及濕氣移除並包含氧之高純度濺鍍氣體，並使用矽靶材或石英(較佳地為人造石英)及藉由濺鍍法於基板450之上形成氧化矽層，做為絕緣層457之範例。有關濺鍍氣體，使用氧或氧及氬之混合氣體。
在本實施例中，例如藉由RF濺鍍法於下列狀況形成氧化矽膜：使用具6N之純度的石英(較佳地為人造石英)做為靶材；基板溫度為108℃；基板與靶材之間距離(T-S距離)為60mm；壓力為0.4Pa；高頻功率為1.5kW；及氣體為包含氧及氬之氣體(氧相對於氬之流量比為1：1(每一流率為25sccm))。氧化矽膜之厚度為100nm。請注意，除了石英(較佳地為人造石英)以外，當形成氧化矽膜時，矽靶材可用做靶材。
若使用任一材料及任一方法形成絕緣層457，較佳地形成絕緣層457同時移除處理室中剩餘濕氣。此係為避免絕緣層457中包含氫、羥基或濕氣。
為移除處理室中剩餘濕氣，較佳地使用截留真空泵。有關截留真空泵，較佳地使用例如低溫泵、離子泵或鈦昇華泵。此外，排空單元可為例如具冷阱之渦輪泵。在以低溫泵排空之沉積室中，移除氫原子、包含氫原子(水等)之化合物等，藉此可減少於沉積室中形成之絕緣層457中所包含之雜質的濃度。
較佳的為使用高純度氣體，其中諸如氫、水、羥基或氫化物之雜質移除至濃度以ppm或ppb位準表示，做為形成絕緣層457時之濺鍍氣體。
此外，絕緣層457可具有堆疊結構，其中例如氮化物絕緣層及氧化物絕緣層係依序從基板450側堆疊。例如，有關氮化物絕緣層，可使用氮化矽層、氮氧化矽層、氮化鋁層、氮氧化鋁層等。有關氧化物絕緣層，可使用氧化矽層、氧氮化矽層、氧化鋁層、氧氮化鋁層等。
例如，導入移除氫及濕氣並包含氮之高純度濺鍍氣體，及使用矽靶材，藉此於基板之上形成氮化矽層，及於氮化矽層之上形成氧化矽層。在此狀況下，較佳地以移除處理室中剩餘濕氣之狀態及類似於氧化矽層之方式，而形成氮化矽層。
其次，於絕緣層457之上形成導電膜。在第一光刻步驟中於導電膜之上形成抗蝕罩，並執行選擇性蝕刻，使得以形成電極層465a1及465a2。接著，移除抗蝕罩(詳圖9A)。似乎為截面，猶如電極層465a1及465a2被劃分；然而，電極層465a1及465a2為連續層。請注意，因為可改進其上堆疊之閘極絕緣層的覆蓋，源極電極層及汲極電極層之端部較佳地具有錐形。
有關電極層465a1及465a2之材料，可使用選自鋁、鉻、銅、鉭、鈦、鉬及鎢之元素；包含任一該些元素做為主要成分之合金；包含任一該些元素組合之合金膜等。此外，一或更多項選自錳、鎂、鋯、鈹及釔之材料可用做電極層465a1及465a2之材料。此外，導電膜可具有單層結構或二或更多層之堆疊結構。例如，包含矽之鋁膜的單層結構可提供做為單層結構。有關堆疊結構，可提供鈦膜堆疊於鋁膜之上的雙層結構，鈦膜、鋁膜及鈦膜依序堆疊的三層結構等。另一方面，可使用包含鋁及一或更多項選自鈦、鉭、鎢、鉬、鉻、釹及鈧之元素的膜、合金膜或氮化物膜。
在本實施例中，藉由濺鍍法而形成用於電極層465a1及465a2之具有150nm厚度的鈦膜。
接著，於絕緣層457之上形成具有2nm至200nm(含)厚度之氧化物半導體膜。
接著，氧化物半導體膜於第二光刻步驟中被處理為島形氧化物半導體層462(詳圖9B)。在本實施例中，使用In-Ga-Zn-O基金屬氧化物靶材及藉由濺鍍法而形成氧化物半導體膜。
在本實施例中，有關一範例，基板保持於減壓之處理室中，氫及濕氣移除之濺鍍氣體導入處理室，移除剩餘濕氣，並使用金屬氧化物做為靶材而於基板450上形成氧化物半導體膜。為移除處理室中剩餘濕氣，較佳地使用截留真空泵。有關截留真空泵，較佳地使用例如低溫泵、離子泵或鈦昇華泵。此外，排空單元可為例如具冷阱之渦輪泵。在以低溫泵排空之沉積室中，移除氫原子、諸如水(H2 O)之包含氫原子之化合物(更佳地連同包含碳原子之化合物)等，藉此可減少於沉積室形成之氧化物半導體膜中雜質之濃度。當形成氧化物半導體膜時，基板可加熱。
較佳的為使用高純度氣體，其中諸如氫、水、羥基或氫化物之雜質移除至濃度以ppm或ppb位準表示，做為形成氧化物半導體膜時之濺鍍氣體。
沉積狀況之範例如下：基板溫度為室溫，基板與靶材之間距離為60mm，壓力為0.4Pa，直流功率為0.5kW，氣體為包含氧及氬之氣體(氧相對於氬之流量比為15sccm：30sccm)。因為粒子可減少及膜厚度可為均勻，較佳的為使用脈衝直流電源。氧化物半導體膜較佳地具有5nm至30nm(含)厚度。請注意，氧化物半導體膜之適當厚度取決於使用之氧化物半導體材料；因此，可依據材料而適當選擇厚度。
在本實施例中，有關一範例，氧化物半導體膜使用磷酸、乙酸及硝酸之混合溶液做為蝕刻劑及藉由濕式蝕刻法而被處理為島形氧化物半導體層462。
其次，氧化物半導體層462歷經第一熱處理。第一熱處理之溫度為400℃至750℃(含)，較佳地為高於或等於400。C及低於基板之應變點。此處，有關一範例，基板被導入一種熱處理設備之電熔爐，於氮氣中以450℃於氧化物半導體層上執行熱處理達一小時，接著氧化物半導體層未暴露於空氣並避免水及氫進入氧化物半導體層；因而，獲得氧化物半導體層。經由第一熱處理，可實施氧化物半導體層462之脫水或脫氫。
請注意，當溫度從熱處理溫度降低時，熱處理設備之氣體可切換為氧氣。當氣體於降溫中切換為氧氣時，氧便供應予氧化物半導體層之缺氧部分。藉由缺氧而產生載子；然而，隨著缺氧消失，載子便顯著地減少，藉此可獲得具極低載子濃度之氧化物半導體層。
請注意，熱處理設備不侷限於電熔爐，而是可具有一種裝置，用於藉由來自諸如電阻加熱元件之加熱元件的熱傳導或熱輻射而加熱將處理之目標。例如，可使用RTA設備，諸如GRTA設備或LRTA設備。例如，有關第一熱處理，可執行GRTA如下。基板被轉移進入加熱至650℃至700℃高溫之惰性氣體，加熱達若干分鐘，並轉移及取出加熱至高溫之惰性氣體。GRTA可於短時間實施高溫熱處理。
請注意，在第一熱處理中，較佳的是氮或諸如氦、氖或氬之稀有氣體中未包含水、氫等。另一方面，被導入熱處理設備之氮或諸如氦、氖或氬之稀有氣體之純度為大於或等於6N(99.9999%)，較佳地為大於或等於7N(99.99999%)(即，雜質濃度較佳地為小於或等於1ppm，更較佳地為小於或等於0.1ppm)。
此外，氧化物半導體層上第一熱處理可於氧化物半導體膜被處理為島形氧化物半導體層之前於氧化物半導體膜上執行。在此狀況下，基板於第一熱處理之後被取出熱處理設備；接著執行光刻步驟。
相對於氧化物半導體層，具有脫水或脫氫效果之熱處理可於任一下列時機執行：在氧化物半導體層形成之後；在源極電極層及汲極電極層形成於氧化物半導體層之上後；及閘極絕緣層形成於源極電極層及汲極電極層之上後。
其次，導電膜形成於絕緣層457及氧化物半導體層462。抗蝕罩在第三光刻步驟中形成於導電膜之上，並執行選擇性蝕刻，使得以形成電極層465b及佈線層468。接著，移除抗蝕罩(詳圖9C)。電極層465b及佈線層468可使用類似於電極層465a1及465a2之材料及步驟而予形成。
在本實施例中，有關一範例，藉由濺鍍法形成具有150nm厚度之鈦膜，在第三光刻步驟中於鈦膜之上形成抗蝕罩，並執行選擇性蝕刻而形成電極層465b及佈線層468。在本實施例中，相同鈦膜用於電極層465a1及465a2和電極層465b，使得電極層465a1及465a2之蝕刻率相同或實質上與電極層465b相同。因此，佈線層468係提供於一部分電極層465a2之上，其未被氧化物半導體層462覆蓋，以避免當蝕刻電極層465b時電極層465a1及465a2被蝕刻。若使用不同材料，於蝕刻步驟中提供電極層465b相對於電極層465a1及465a2之高選擇性比，便不必要提供於蝕刻中保護電極層465a2之佈線層468。
請注意，適當調整導電膜及氧化物半導體膜之材料及蝕刻狀況，使得氧化物半導體層462不致於導電膜之蝕刻中被移除。
在本實施例中，有關一範例，鈦膜被用做導電膜，In-Ga-Zn-O基氧化物半導體膜被用做氧化物半導體膜，及過氧化氫銨溶液(氨、水及過氧化氫溶液之混合物)被用做蝕刻劑。
請注意，在第三光刻步驟中，可僅蝕刻氧化物半導體層462之一部分，藉此可形成具有槽(凹部)之氧化物半導體層462。可藉由噴墨法形成用以形成電極層465b及佈線層468之抗蝕罩。藉由噴墨法形成抗蝕罩不需光罩；因而，可降低製造成本。
其次，於絕緣層457、氧化物半導體層462、電極層465a1及465a2、電極層465b及佈線層468之上，形成閘極絕緣層452。
閘極絕緣層452可藉由電漿增強CVD法、濺鍍法等，形成具使用氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層及氧化鋁層之任一項之單層結構或堆疊結構。請注意，較佳地藉由濺鍍法形成閘極絕緣層452，使得閘極絕緣層452包含盡可能少量之氫。若藉由濺鍍法形成氧化矽膜，例如，使用矽靶材或石英靶材做為靶材，且以氧或氧及氬之混合氣體做為濺鍍氣體。
有關閘極絕緣層452，可使用例如HfOx 等。當HfOx 等用於閘極絕緣層452時，可減少從氧化物半導體層側流至閘極電極之洩漏電流。
閘極絕緣層452可具有一種結構，其中氧化矽層及氮化矽層以此順序堆疊於電極層465a1及465a2和電極層465b之上。在本實施例中，有關一範例，藉由RF濺鍍法於下狀況形成具有100-nm厚度之氧化矽層：壓力為0.4Pa；高頻功率為1.5kW；及氣體為包含氧及氬之氣體(氧相對於氬之流量比=1：1(每一流率為25sccm))。
其次，於第四光刻步驟中形成抗蝕罩，並執行選擇性蝕刻以移除閘極絕緣層452之一部分，使得以形成抵達佈線層468之開口423(詳圖9D)。儘管未描繪，在形成開口423中，可形成抵達電極層465b之開口。在本電施例中，於層際絕緣層進一步堆疊之後，形成抵達電極層465b之開口，並於該開口中形成電性連接電極層465b之佈線層，做為範例。
接著，於導電膜形成於閘極絕緣層452之上及開口423之中後，於第五光刻步驟中形成閘極電極層461(461a及461b)及佈線層464。請注意，可藉由噴墨法形成抗蝕罩。當藉由噴墨法形成抗蝕罩時，可減少製造成本。
可以使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧之金屬材料，或包含任一該些材料做為主要成分之合金材料，形成導電膜用於形成閘極電極層461(461a及461b)及佈線層464。
在本實施例中，例如藉由濺鍍法形成具有150nm厚度之鈦膜，及使用第五光刻步驟形成閘極電極層461a及461b和佈線層464。
其次，可於惰性氣體或氧氣中執行第二熱處理(較佳地為200℃至400℃(含)，例如250℃至350℃(含))。在本實施例中，於氮氣中以250℃執行第二熱處理達一小時。第二熱處理可於保護絕緣層或平面化絕緣層形成於電晶體460上之後執行。
經由上述步驟，可形成包括氧化物半導體層462之電晶體460，其中氫、濕氣、氫化物或氫氧化物之濃度減少(詳圖9E)。
可於電晶體460之上提供用於平面化之保護絕緣層或平面化絕緣層。儘管未描繪，抵達電極層465b之開口係形成於閘極絕緣層452及保護絕緣層及/或平面化絕緣層中，並於開口中形成電性連接電極層465b之佈線層。
本實施例可藉由酌情與任一其他實施例相組合而予完成。
如上述，於氧化物半導體膜形成中移除氣體中剩餘濕氣，藉此可減少氧化物半導體膜中氫及氫化物之濃度。因此，氧化物半導體膜可為穩定。
因而，具有包括氧化物半導體層之電晶體的直流轉換器電路，可具有穩定電氣特性及高可靠性。
(實施例5)
在本實施例中，將說明可用做本發明之實施例的直流轉換器電路中所包括之電晶體的電晶體範例。與實施例3或4中相同部分、具有與實施例3或4中類似功能之部分及類似於實施例3或4中步驟，可如同實施例3或4中處理，並酌情省略重複說明。此外，亦酌情省略相同部分之詳細說明。
將參照圖10A及10B說明本實施例之電晶體。
圖10A及10B描繪電晶體之截面結構範例。圖10A及10B中電晶體425及426各為一種電晶體，其中氧化物半導體層夾於導電層與閘極電極層之間。
此外，在圖10A及10B中，矽基板被用做基板，且每一電晶體425及426係提供於形成於矽基板420上之絕緣層422上。
在圖10A中，導電層427係形成於矽基板420上之絕緣層422與絕緣層407之間，以便與至少整個氧化物半導體層412重疊。
請注意，圖10B描繪一範例，其中絕緣層422與絕緣層407之間導電層藉由蝕刻而被處理如同導電層424，並與包括至少通道形成區之氧化物半導體層412的一部分重疊。
導電層427及424可各使用可耐受之後執行之熱處理溫度的金屬材料而予形成：選自鈦、鉭、鎢、鉬、鉻、釹及鈧之元素，包含任一該些元素做為成分之合金，包含任一該些元素組合之合金膜，及包含任一上述元素做為成分之氮化物等。此外，導電層427及424可各具有單層結構或堆疊結構，及可使用例如鎢層之單層，或氮化鎢層及鎢層之堆疊結構。
導電層427及424之電位可與電晶體425及426之閘極電極層411相同或不同。每一導電層427及424亦可做為第二閘極電極層。導電層427及424之電位亦可為固定電位，諸如GND或0V。
電晶體425及426之電氣特性可藉由導電層427及424控制。
本實施例並不侷限於藉由提供導電層而形成第二閘極電極層之結構。當半導體基板用做基板時，基板歷經熱氧化而形成基板中區域，該區域亦可做為第二閘極電極層。
請注意，本實施例可酌情與任一其他實施例組合或替代。
(實施例6)
在本實施例中，將說明可用做本發明之實施例的直流轉換器電路中所包括之電晶體的電晶體範例。
將參照圖11A至11E說明本實施例之電晶體範例及電晶體之製造方法。
圖11A至11E描繪電晶體之製造方法範例。圖11A至11E中所描繪之電晶體為一底閘電晶體，亦稱為反向交錯電晶體。
電晶體390為單閘極電晶體；可使用包括複數通道形成區之多閘極電晶體做為本實施例之電晶體。
下列參照圖11A至11E說明基板394上之電晶體390的製造程序。
首先，於具有絕緣表面之基板394上形成導電膜之後，執行第一光刻步驟以於導電膜上形成抗蝕罩，並選擇性蝕刻導電膜，使得以形成閘極電極層391。閘極電極層391之端部較佳地為錐形。當閘極電極層391之端部具有錐形時，可改進堆疊於其上之閘極絕緣層的覆蓋。請注意，可藉由噴墨法形成抗蝕罩。當藉由噴墨法形成抗蝕罩時，可減少製造成本。
對於可用做具有絕緣表面之基板394的基板並無特別限制，只要其具有至少支撐之後執行之熱處理的耐熱性即可。例如，使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等形成之玻璃基板，可用做基板394。
請注意，除了上述玻璃基板外，可使用絕緣體形成之基板，諸如陶瓷基板、石英基板或藍寶石基板。另一方面，可使用結晶玻璃基板等。進一步另一方面，可酌情使用塑料基板等。再另一方面，矽等半導體基板可用做基板。
做為基膜之絕緣膜可提供於基板394與閘極電極層391之間。基膜具有避免雜質元素從基板394擴散之功能，並可經形成而具使用一或多項之氮化矽膜、氧化矽膜、氮氧化矽膜及氧氮化矽膜之單層結構或堆疊結構。
閘極電極層391可經形成而具使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧之金屬材料，或包含任一該些材料做為主要成分之合金材料之單層或堆疊層。
有關閘極電極層391之雙層結構，例如鉬層堆疊於鋁層之上的雙層結構、鉬層堆疊於銅層之上的雙層結構、氮化鈦層或氮化鉬層堆疊於銅層之上的雙層結構、氮化鈦層及鉬層堆疊的雙層結構、或氮化鎢層及鎢層堆疊的雙層結構較佳。有關三層結構，鎢層或氮化鎢層、鋁及矽之合金層或鋁及鈦之合金層、及氮化鈦層或鈦層之堆疊結構較佳。請注意，可使用透光導電膜形成閘極電極層391。透光導電氧化物等可提供做為透光導電膜之範例。
接著，於閘極電極層391之上形成閘極絕緣層397。
藉由移除雜質而製成i型或實質上i型之氧化物半導體(高度純化氧化物半導體)對於介面狀態及介面電荷高度敏感；因而，氧化物半導體與閘極絕緣層之間介面是重要的。因此，與高度純化氧化物半導體層接觸之閘極絕緣層(GI)需要高品質。
例如，因為可形成具有高耐受電壓之密集高品質絕緣膜，所以使用微波(2.45GHZ)之高密度電漿增強CVD較佳。這是因為當高度純化氧化物半導體層緊密接觸高品質閘極絕緣膜時，可減少介面狀態，及介面特性可為有利。此處，有關高密度電漿設備，可使用可體現大於或等於1×1011 /cm3 之電漿密度的設備。
例如，藉由施加3kW至6kW之微波電力而產生電漿，並形成絕緣膜。將矽烷氣體(SiH4 )、氧化亞氮(N2 O)及稀有氣體導入室做為來源氣體，在10Pa至30Pa之壓力下產生高密度電漿，並於諸如玻璃基板之具有絕緣表面之基板上形成絕緣膜。之後，矽烷氣體之供應停止，導入氧化亞氮(N2 O)及稀有氣體而未曝露於空氣，使得以於絕緣膜之表面執行電漿處理。藉由導入氧化亞氮(N2 O)及稀有氣體而於絕緣膜之表面執行的電漿處理，係於至少絕緣膜形成之後執行。導入室之矽烷氣體(SiH4 )相對於氧化亞氮(N2 O)的流量比介於1：10至1：200之範圍。此外，有關導入室之稀有氣體，可使用氦、氬、氪、氙等。尤其，較佳地使用不昂貴之氬。
不用說，可使用諸如濺鍍法或電漿增強CVD法之不同沉積方法，只要可形成高品質絕緣膜做為閘極絕緣層397即可。此外，藉由於絕緣膜形成之後執行之熱處理，可形成絕緣膜與氧化物半導體之間膜品質及介面特性改進的絕緣膜，做為閘極絕緣膜。在任一狀況下，可使用任一絕緣膜，只要做為閘極絕緣膜之膜品質高，與氧化物半導體之介面狀態密度減少，及可形成有利的介面。
例如，在85℃之閘極偏壓-溫度壓力測試(BT測試)中，施加於閘極之電壓為2×106 V/cm達12小時，若雜質添加至氧化物半導體，雜質與氧化物半導體主要成分之間的鍵，藉由高電場(B：偏壓)及高溫度(T：溫度)而分裂，使得所產生之懸鍵導致臨界電壓(Vth )偏移。有關針對此之相應措施，在用於本發明之實施例的直流轉換器電路之電晶體中，盡可能移除氧化物半導體中雜質，特別是氫、水等，使得氧化物半導體層與閘極絕緣層之間介面的特性為如上述之有利的。因此，可獲得針對BT測試為穩定之電晶體。
有關閘極絕緣層397，可使用一或多項氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層及氧化鋁層，而形成單層或堆疊層。
有關閘極絕緣層397，可使用例如HfOx 等。當HfOx 等用於閘極絕緣層397時，可減少從氧化物半導體層側流至閘極電極之洩漏電流。
此外，閘極絕緣層397可具有一種結構，其中氧化矽層及氮化矽層堆疊。在本實施例中，例如藉由高密度電漿增強CVD法，以30Pa壓力及6kW微波電力而形成具100nm厚度之氧氮化矽層。導入室之矽烷氣體(SiH4 )相對於氧化亞氮(N2 O)的流量比介於1：10至1：200之範圍。
此外，為使閘極絕緣層397及氧化物半導體膜393中包含盡可能少量之氫、羥基及濕氣，較佳的為基板394之上形成閘極電極層391，或基板394之上形成直至包括閘極絕緣層397之層，於濺鍍設備之預熱室中預熱，做為膜形成之預處理，使得以移除吸附至基板394之諸如氫及濕氣的雜質，並執行排空。預熱之溫度為100℃至400℃(含)，較佳地為150℃至300℃(含)。請注意，例如低溫泵較佳地做為預熱室中提供之排空單元。請注意，此預熱處理可省略。此外，於氧化物絕緣層形成之前，預熱可類似地於其上形成直至包括源極電極層及汲極電極層之層的基板394上執行。
接著，於閘極絕緣層397之上形成具有2nm至200nm(含)厚度之氧化物半導體膜393(詳圖11A)。
請注意，在氧化物半導體膜393形成之前，較佳地藉由其中導入氬氣並產生電漿之反向濺鍍，移除附著至閘極絕緣層397表面之粒子。
藉由例如濺鍍法而形成氧化物半導體膜393。有關氧化物半導體膜393，可使用任一下列氧化物半導體膜：四元金屬氧化物之In-Sn-Ga-Zn-O膜；三元金屬氧化物之In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜或Sn-Al-Zn-O膜；二元金屬氧化物之In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜、Zn-Mg-O膜、Sn-Mg-O膜、In-Mg-O膜或In-Sn-O膜；In-O膜；Sn-O膜；Zn-O膜等。此外，上述氧化物半導體膜可包含SiO2 。
可使用以InMO3 (ZnO)m (m>0)表示之膜而形成氧化物半導體膜393。此處，M代表一或更多項選自Ga、Al、Mn及Co之金屬元素。例如，可提供Ga、Ga及Al、Ga及Mn、或Ga及Co做為M。
在本實施例中，使用In-Ga-Zn-O基金屬氧化物靶材並藉由濺鍍法形成氧化物半導體膜393，做為範例。此外，可藉由濺鍍法，於稀有氣體(典型為氬)、氧氣、或包含稀有氣體(典型為氬)及氧之氣體中，形成氧化物半導體膜393。若使用濺鍍法，可使用包含2重量%至10重量%(含)之SiO2 的靶材而形成膜。
有關藉由濺鍍法形成氧化物半導體膜393之靶材，可使用包含氧化鋅做為主要成分之金屬氧化物靶材。有關金屬氧化物靶材之另一範例，可使用包含In、Ga及Zn(成分比為In2O3 ：Ga2 O3 ：ZnO=1：1：1[摩爾%]，In：Ga：Zn=1：1：0.5[原子%])之金屬氧化物靶材。金屬氧化物靶材之填充因子為大於或等於90%，較佳地為大於或等於95%。使用具高填充因子之金屬氧化物靶材，形成密集氧化物半導體膜。
在本實施例中，有關一範例，基板保持於減壓之處理室中，且基板加熱至室溫或低於400℃之溫度。接著，氫及濕氣移除之濺鍍氣體導入處理室，移除剩餘濕氣，並使用金屬氧化物做為靶材而於基板394上形成氧化物半導體膜393。為移除處理室中剩餘濕氣，較佳地使用截留真空泵。有關截留真空泵，較佳地使用例如低溫泵、離子泵或鈦昇華泵。此外，排空單元可為例如具冷阱之渦輪泵。在以低溫泵排空之沉積室中，移除氫原子、諸如水(H2 O)之包含氫原子之化合物(更佳地連同包含碳原子之化合物)等；因此，於沉積室中執行膜形成，藉此可減少氧化物半導體膜中雜質之濃度。藉由濺鍍執行沉積，同時使用低溫泵移除留在處理室中剩餘濕氣，當形成氧化物半導體膜393時，基板溫度可高於或等於室溫及低於400℃。
沉積狀況之範例如下：基板與靶材之間距離為60mm，壓力為0.6Pa，直流功率為0.5kW，氣體為包含氧氣(氧之流率為100%)。因為粒子可減少及膜厚度可為均勻，較佳的為使用脈衝直流電源。氧化物半導體膜較佳地具有5nm至30nm(含)厚度。請注意，氧化物半導體膜之適當厚度取決於使用之氧化物半導體材料；因此，可依據材料而適當選擇厚度。
其次，氧化物半導體膜於第二光刻步驟中被處理為島形氧化物半導體層399(詳圖11B)。此外，用於形成島形氧化物半導體層399之抗蝕罩可藉由噴墨法予以形成。當藉由噴墨法形成抗蝕罩時，可減少製造成本。
若於閘極絕緣層397中形成接觸孔，可於形成氧化物半導體層399中執行步驟。
請注意，氧化物半導體膜393之蝕刻可為乾式蝕刻、濕式蝕刻、或乾式蝕刻及濕式蝕刻二者。
有關用於乾式蝕刻之蝕刻氣體，較佳地使用包含氯之氣體(氯基氣體，諸如氯(Cl2 )、氯化硼(BCl3 )、氯化矽(SiCl4 )或四氯化碳(CCl4 ))。
此外，包含氟之氣體(氟基氣體，諸如四氟化碳(CF4 )、氟化硫(SF6 )、三氟化氮(NF3 )或三氟甲烷(CHF3 ))；溴化氫(HBr)；氧(O2 )；任一該些氣體附加諸如氦(He)或氬(Ar)之稀有氣體等，可用做乾式蝕刻之蝕刻氣體。
有關乾式蝕刻法，可使用平行板反應離子蝕刻(RIE)法或電感耦合電漿(ICP)蝕刻法。為將膜蝕刻為所需形狀，便適當調整蝕刻狀況(施加於線圈狀電極之電量、施加於基板側電極之電量、基板側電極之溫度等)。
有關用於濕式蝕刻之蝕刻劑，可使用例如磷酸、乙酸及硝酸之混合溶液。此外，可使用ITO-07N(KANTO CHEMICAL CO.,INC.製造)。
在濕式蝕刻之後，藉由清潔連同蝕刻掉之材料而移除蝕刻劑。包括蝕刻劑及蝕刻掉材料之廢液可純化，且材料可再使用。當諸如氧化物半導體層中所包括之銦之材料從蝕刻後廢液匯集及再使用時，資源可有效地使用，並可降低成本。
依據材料而適當調整蝕刻狀況(諸如蝕刻劑、蝕刻時間及溫度)，使得材料可於蝕刻中蝕刻為所需形狀。
在本實施例中，較佳的為於導電膜形成之前，於下列步驟執行反向濺鍍，使得以移除附著至氧化物半導體層399及閘極絕緣層397表面之抗蝕劑殘餘等。
其次，導電膜形成於閘極絕緣層397及氧化物半導體層399之上。導電膜可藉由濺鍍法或真空蒸發法予以形成。有關導電膜之材料，可使用選自鋁、鉻、銅、鉭、鈦、鉬及鎢之元素；包含任一該些元素做為成分之合金；包含任一該些元素之組合之合金膜等。此外，可使用選自錳、鎂、鋯、鈹及釔之一或多項材料，做為導電膜之材料。此外，導電膜可具有單層結構或二或更多層之堆疊結構。例如，包含矽之鋁膜的單層結構可提供做為單層結構。有關堆疊結構，可提供鈦膜堆疊於鋁膜之上的雙層結構，鈦膜,、鋁膜及鈦膜依序堆疊的三層結構等。另一方面，可使用包含鋁及一或多項選自鈦、鉭、鎢、鉬、鉻、釹及鈧之元素的膜、合金膜或氮化物膜。
其次，抗蝕罩於第三光刻步驟中形成於導電膜之上，並執行選擇性蝕刻，使得以形成源極電極層395a及汲極電極層395b。接著，移除抗蝕罩(詳圖11C)。
對於第三光刻步驟中形成抗蝕罩之曝光，使用紫外光、KrF雷射光束或ArF雷射光束。之後將形成之電晶體的通道長度L，取決於氧化物半導體層399上彼此相鄰的源極電極層底部與汲極電極層底部之間之距離寬度。請注意，當執行曝光時，若通道長度L短於25nm，具若干奈米至數十奈米之極短波長的遠紫外光便於第三光刻步驟中用於抗蝕罩形成時之曝光。以遠紫外光之曝光，導致高解析度及大深度聚焦。因此，之後將形成之電晶體之通道長度L，可設定為10nm至1000nm(含)。因而，可提升電路之操作速度，此外，關閉狀態電流可顯著小，藉此可達成低電力消耗。
請注意，適當調整導電膜及氧化物半導體膜之材料及蝕刻狀況，使得氧化物半導體層399不致於導電膜之蝕刻中被移除。
在本實施例中，有關一範例，鈦膜被用做導電膜，In-Ga-Zn-O基氧化物半導體膜被用做氧化物半導體層399，及過氧化氫銨溶液(氨、水及過氧化氫溶液之混合物)被用做蝕刻劑。
在第三光刻步驟中，可蝕刻掉氧化物半導體層399之一部分，藉此可形成具有槽(凹部)之氧化物半導體層399。請注意，可藉由噴墨法形成用以形成源極電極層395a及汲極電極層395b之抗蝕罩。當藉由噴墨法形成抗蝕罩時，可降低製造成本。
為減少光刻步驟中光罩及步驟之數量，可使用以多色調遮罩形成之抗蝕罩來執行蝕刻，多色調遮罩為曝光遮罩，光透射此以便具有複數強度。由於使用多色調遮罩形成之抗蝕罩具有複數厚度，並可藉由執行蝕刻而進一步改變形狀，抗蝕罩可用於複數蝕刻步驟以提供不同型樣。因此，可藉由使用一多色調遮罩而形成相應於至少兩種不同型樣之抗蝕罩。因而，可減少曝光遮罩之數量，亦可減少相應光刻步驟之數量，藉此可體現製造程序之簡化。
基於使用諸如N2 O、N2 或Ar之氣體的電漿處理，可移除氧化物半導體層之暴露部分表面所吸附之水等。另一方面，電漿處理可使用氧及氬之混合氣體而予執行。
若執行電漿處理，氧化物絕緣層396經形成而未曝露於空氣，做為氧化物絕緣層，其做為保護絕緣層並接觸氧化物半導體層之一部分(詳圖11D)。在本實施例中，氧化物絕緣層396經形成而於氧化物半導體層399未與源極電極層395a及汲極電極層395b重疊之區域中接觸氧化物半導體層399。
在本實施例中，其上形成直至包括島形氧化物半導體層399、源極電極層395a及汲極電極層395b之層的基板394，被加熱至室溫或低於100℃之溫度，導入移除氫及濕氣並包含氧之高純度濺鍍氣體，及使用矽半導體靶材，藉此形成具有缺點之氧化矽層，做為氧化物絕緣層396。
在本實施例中，例如，藉由脈衝直流濺鍍法形成氧化矽膜，其中使用摻雜硼之矽靶材(電阻係數為0.01Ωcm)，純度為6N，基板與靶材之間距離(T-s距離)為89mm，壓力為0.4Pa，直流功率為6kW，及氣體為氧氣(氧流率為100%)。氧化矽膜之厚度為300nm。請注意，除了矽靶材，當形成氧化矽膜時，石英(較佳地為人造石英)可用做靶材。有關濺鍍氣體，使用例如氧或氧及氬之混合氣體。
若使用任一材料及任一方法形成氧化物絕緣層396，較佳地形成氧化物絕緣層396同時移除處理室中剩餘濕氣。此係為避免氧化物半導體層399及氧化物絕緣層396中包含氫、羥基或濕氣。
為移除處理室中剩餘濕氣，較佳地使用截留真空泵。有關截留真空泵，較佳地使用例如低溫泵、離子泵或鈦昇華泵。此外，排空單元可為例如具冷阱之渦輪泵。在以低溫泵排空之沉積室中，移除氫原子、包含氫原子(水等)之化合物等，藉此可減少於沉積室中形成之氧化物絕緣層396中所包含之雜質的濃度。
請注意，有關氧化物絕緣層396，可使用氧氮化矽層、氧化鋁層、氧氮化鋁層等取代氧化矽層。
此外，可以100℃至400℃執行熱處理，同時氧化物絕緣層396及氧化物半導體層399彼此接觸。由於本實施例中氧化物絕緣層396具有許多缺點，基此熱處理，氧化物半導體層399中所包含之諸如氫、濕氣、羥基或氫化物之雜質可擴散至氧化物絕緣層396，使得氧化物半導體層399中雜質可進一步減少。
經由上述步驟，可形成包括氧化物半導體層392之電晶體390，其中氫、濕氣、羥基或氫化物之濃度減少(詳圖11E)。
如上述於氧化物半導體膜形成中移除氣體中剩餘濕氣，藉此可減少氧化物半導體膜中氫及氫化物之濃度。因此，氧化物半導體膜可為穩定。
請注意，保護絕緣層可提供於氧化物絕緣層之上。在本實施例中，保護絕緣層398係形成於氧化物絕緣層396之上。有關保護絕緣層398，使用氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。
在本實施例中，有關一範例，其上形成直至包括氧化物絕緣層396之層的基板394被加熱至100℃至400℃之溫度，導入移除氫及濕氣並包含氮之高純度濺鍍氣體，並使用矽半導體靶材，藉此形成氮化矽膜做為保護絕緣層398。在此狀況下，類似於氧化物絕緣層396，較佳地形成保護絕緣層398及移除處理室中剩餘濕氣。
若形成保護絕緣層398，基板394於保護絕緣層398形成中被加熱至100℃至400℃，藉此氧化物半導體層399中所包含之氫或濕氣可擴散至氧化物絕緣層396。在此狀況下，在氧化物絕緣層396形成之後不需執行熱處理。
若形成氧化矽層做為氧化物絕緣層396，且氮化矽層堆疊於其上做為保護絕緣層398，氧化矽層及氮化矽層可使用共同矽靶材於相同處理室中形成。在包含氧之濺鍍氣體首先被導入之後，使用安裝於處理室中之矽靶材形成氧化矽層，接著濺鍍氣體被切換為包含氮之濺鍍氣體，並使用相同矽靶材而形成氮化矽層。由於氧化矽層及氮化矽層可相繼形成而未曝露於空氣，可避免諸如氫及濕氣之雜質吸附於氧化矽層表面。在此狀況下，於形成氧化矽層做為氧化物絕緣層396及氮化矽層堆疊於其上做為保護絕緣層398之後，較佳地執行用於將氧化物半導體層中所包含之氫或濕氣擴散至氧化物絕緣層396的熱處理(100℃至400℃之溫度)。
於閘極絕緣層上包括通道形成區之氧化物半導體層形成中，移除氣體中剩餘濕氣，藉此可減少氧化物半導體層中氫及氫化物之濃度。
由於上述步驟可於低於或等於400℃之溫度執行，其亦可應用於所使用之具小於或等於1mm厚度及大於1m側面之玻璃基板的製造步驟。此外，所有上述步驟可以低於或等於400℃之處理溫度執行。
將參照圖12、圖13A及13B、圖14A及14B和圖15，說明包括氧化物半導體之電晶體的導電機構。請注意，下列說明係基於簡化之理想情況的假設，並非完全反映實際情況。此外，下列說明僅為試驗。
圖12為包括氧化物半導體之反向交錯電晶體的截面圖。氧化物半導體層1003係提供於閘極電極1001之上且閘極絕緣膜1002插於其間，源極電極1004a及汲極電極1004b提供於其上，氧化物絕緣層1005係提供於源極電極1004a及汲極電極1004b之上，及導電層1006係提供於氧化物半導體層1003之上且氧化物絕緣層1005插於其間。
圖13A及13B為沿圖12中線A-A'截面之能帶圖(示意圖)。圖13A描繪源極與汲極之間電壓為零之狀況(Vd=0V，源極電位與汲極電位相同)，及圖13B描繪電位(Vd>0)之狀況，當源極電位用做參考電位時，其為正並施加於汲極，且正電位(Vg>0)施加於閘極。
圖14A及14B為沿圖12中線B-B'截面之能帶圖(示意圖)。圖14A描繪正電位(+Vg)施加於閘極(G1)，且載子(電子)於源極與汲極之間流動之狀況。圖14B描繪關閉狀態，其中負電位(-Vg)施加於閘極(G1)，且少數載子未流動。
圖15描繪真空位準、金屬之功函數(Φ M)及氧化物半導體之電子親和性(χ)之間關係。
由於金屬衰退且費米能級位於傳導帶中。另一方面，習知氧化物半導體典型為n型半導體，且費米能級(EF )遠離位於帶隙中間之本質費米能級(Ei)，並較接近傳導帶。儘管取決於沉積方法，氧化物半導體層包含某量之氫或水，且部分氫或水做為供應電子之載體，其已知為造成氧化物半導體層為n型之一因子。
另一方面，本發明之直流轉換器電路之電晶體中所包括之氧化物半導體為本質(i型)或實質上本質氧化物半導體，其係藉由移除氧化物半導體中n型雜質之氫，並高度純化氧化物半導體，使得盡可能避免包含並非氧化物半導體之主要成分之雜質，而予獲得。換言之，氧化物半導體具有一特性，其中其被製成i型(本質)半導體或接近之半導體，並非藉由添加雜質，而係藉由盡可能移除諸如氫或水之雜質，而予純化。此使得費米能級與本質費米能級處於相同位準。
若氧化物半導體之帶隙(Eg)為3.15eV，電子親和性(χ)據說為4.3eV。源極電極及汲極電極中所包含之鈦(Ti)的功函數實質上等於氧化物半導體之電子親和性(χ)。在此狀況下，於金屬與氧化物半導體之間之介面未形成電子之蕭特基障壁。
換言之，若金屬之功函數與氧化物半導體之電子親和性彼此相等，且金屬與氧化物半導體彼此接觸，便獲得圖13A中所描繪之能帶圖(示意圖)。
在圖13B中，黑圈(‧)代表電子，當正電位施加於汲極時，電子便跨越障壁(h)注入氧化物半導體，並流至汲極。在此狀況下，障壁(h)之高度便隨閘極電壓及汲極電壓而改變；若施加正汲極電壓，障壁(h)之高度便小於圖13A中無施加電壓之障壁高度，即帶隙(Eg)之1/2。
此時，如圖14A中所描繪，電子沿氧化物半導體之最低區域移動，此位於閘極絕緣膜與高度純化氧化物半導體之間介面，能量穩定。
在圖14B中，當負電位(反向偏壓)施加於閘極電極1001時，少數載子之電洞實質上為零；因此，電流實質上接近零。
例如，當電晶體具有1×104 μm之通道寬度W及3μm之通道長度時，關閉狀態電流為小於或等於10-13 A，且次臨界擺動(S值)為0.1V/dec(閘極絕緣膜之厚度：100nm)。
以此方式，不僅藉由簡單地將具寬帶隙之氧化物半導體用於電晶體，亦藉由降低將做為供體之諸如氫之雜質，因而較佳地將載子密度設定為小於1×1012 /cm3 ，更較佳地為小於1.45×1010 /cm3 ，可移除以實際操作溫度施加於電晶體之熱所激發之載子，使得電晶體可僅藉由從源極側注入之載子操作。因此，可獲得關閉狀態電流減少為1×10-13 [A]或更低且幾乎不因溫度改變而改變之電晶體，藉此電晶體可以極穩定方式操作。
如上述，包括氧化物半導體層之電晶體可具有穩定電氣特性及高可靠性。
請注意，本實施例可酌情與任一其他實施例組合或替代。
(實施例7)
在本實施例中，將說明可用做本發明之實施例的直流轉換器電路中所包括之電晶體的電晶體範例。
將參照圖16A至16E說明本實施例之電晶體範例及電晶體之製造方法。
圖16A至16E描繪電晶體之製造方法範例。圖16A至16E中所描繪之電晶體為一種底閘電晶體，亦稱為反向交錯電晶體。
電晶體310為單閘極電晶體；包括複數通道形成區之多閘極電晶體可用做本實施例之電晶體。
下列參照圖16A至16E說明基板300上電晶體310之形成程序。
首先，於具有絕緣表面之基板300上形成導電膜，並於其上執行第一光刻步驟，使得以形成閘極電極層311。請注意，可藉由噴墨法形成抗蝕罩。當藉由噴墨法形成抗蝕罩時，可減少製造成本。
對於可用做具有絕緣表面之基板300的基板並無特別限制，只要其具有至少耐熱性以支撐之後執行之熱處理即可。例如，使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等形成之玻璃基板可用做基板300。
請注意，除了上述玻璃基板，可使用絕緣體形成之基板，諸如陶瓷基板、石英基板或藍寶石基板。另一方面，可使用結晶玻璃基板等。進一步另一方面，矽等半導體基板可用做基板。
此外，做為基膜之絕緣膜可提供於基板300與閘極電極層311之間。基膜具有避免雜質元素從基板300擴散之功能，並可經形成而具有使用一或多項之氮化矽膜、氧化矽膜、氮氧化矽膜及氧氮化矽膜之單層結構或堆疊結構。
閘極電極層311可經形成而具使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧之金屬材料，或包含任一該些材料做為主要成分之合金材料之單層或堆疊層。
有關閘極電極層311之雙層結構，例如鉬層堆疊於鋁層之上的雙層結構、鉬層堆疊於銅層之上的雙層結構、氮化鈦層或氮化鉭層堆疊於銅層之上的雙層結構、氮化鈦層及鉬層堆疊的雙層結構、或氮化鎢層及鎢層堆疊的雙層結構較佳。有關三層結構，鎢層或氮化鎢層、鋁及矽之合金層或鋁及鈦之合金層、及氮化鈦層或鈦層之堆疊結構較佳。
接著，於閘極電極層311之上形成閘極絕緣層302。
藉由移除雜質而製成i型或實質上i型之氧化物半導體(高度純化氧化物半導體)對於介面狀態及介面電荷高度敏感；因而，氧化物半導體與閘極絕緣層之間介面是重要的。因此，與高度純化氧化物半導體層接觸之閘極絕緣層(GI)需要高品質。
例如，因為可形成具有高耐受電壓之密集高品質絕緣膜，所以使用微波(2.45GHz)之高密度電漿增強CVD較佳。這是因為當高度純化氧化物半導體層緊密接觸高品質閘極絕緣膜時，可減少介面狀態，及介面特性可為有利。此處，有關高密度電漿設備，可使用可體現大於或等於1×1011 /cm3 之電漿密度的設備。
例如，藉由施加3kW至6kW之微波電力而產生電漿，並形成絕緣膜。將矽烷氣體(SiH4 )、氧化亞氮(N2 O)及稀有氣體導入室做為來源氣體，在10Pa至30Pa之壓力下產生高密度電漿，並於諸如玻璃基板之具有絕緣表面之基板上形成絕緣膜。之後，矽烷氣體之供應停止，導入氧化亞氮(N2 O)及稀有氣體而未曝露於空氣，使得以於絕緣膜之表面執行電漿處理。藉由導入氧化亞氮(N2 O)及稀有氣體而於絕緣膜之表面執行的電漿處理，係於至少絕緣膜形成之後執行。導入室之矽烷氣體(SiH4 )相對於氧化亞氮(N2 O)的流量比介於1：10至1：200之範圍。此外，有關導入室之稀有氣體，可使用氦、氬、氪、氙等。尤其，較佳地使用不昂貴之氬。
不用說，可使用諸如濺鍍法或電漿增強CVD法之不同沉積方法，只要可形成高品質絕緣膜做為閘極絕緣層302即可。此外，藉由於絕緣膜形成之後執行之熱處理，可形成絕緣膜與氧化物半導體之間膜品質及介面特性改進的絕緣膜，做為閘極絕緣膜。在任一狀況下，可使用任一絕緣膜，只要做為閘極絕緣膜之膜品質高，與氧化物半導體之介面狀態密度減少，及可形成有利的介面。
在85℃之閘極偏壓-溫度壓力測試(BT測試)中，施加於閘極之電壓為2×106 V/cm達12小時，若雜質添加至氧化物半導體，雜質與氧化物半導體主要成分之間的鍵，藉由高電場(B：偏壓)及高溫度(T：溫度)而分裂，使得所產生之懸鍵導致臨界電壓(Vth )偏移。有關針對此之相應措施，在用於本發明之實施例的直流轉換器電路之電晶體中，盡可能移除氧化物半導體中雜質，特別是氫、水等，使得氧化物半導體層與閘極絕緣層之間介面的特性為如上述之有利的。因此，可獲得針對BT測試為穩定之電晶體。
有關閘極絕緣層302，可使用一或多項氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層及氧化鋁層，而形成單層或堆疊層。
有關閘極絕緣層302，可使用例如HfOx 等。當HfOx 等用於閘極絕緣層302時，可減少從氧化物半導體層側流至閘極電極之洩漏電流。
此外，閘極絕緣層302可具有一種結構，其中氧化矽層及氮化矽層堆疊。在本實施例中，例如藉由高密度電漿增強CVD法，以30Pa壓力及6kW微波電力而形成具100nm厚度之氧氮化矽層。導入室之矽烷氣體(SiH4 )相對於氧化亞氮(N2 O)的流量比介於1：10至1：200之範圍。
接著，於閘極絕緣層302之上形成具有2nm至200nm(含)厚度之氧化物半導體膜330。
請注意，在氧化物半導體膜330形成之前，較佳地藉由其中導入氬氣並產生電漿之反向濺鍍，移除附著至閘極絕緣層302表面之粒子。請注意，除了氬氣以外，可使用氮氣、氦氣、氧氣等。
有關氧化物半導體膜330，可使用任一下列氧化物半導體膜：四元金屬氧化物之In-Sn-Ga-Zn-O膜；三元金屬氧化物之In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜或Sn-Al-Zn-O膜；二元金屬氧化物之In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜、Zn-Mg-O膜、Sn-Mg-O膜、In-Mg-O膜或In-Sn-O膜；In-O膜；Sn-O膜；Zn-O膜等。此外，上述氧化物半導體膜可包含SiO2 。
可使用以InMO3 (ZnO)m (m>0)表示之膜而形成氧化物半導體膜330。此處，M代表一或更多項選自Ga、Al、Mn及Co之金屬元素。例如，可提供Ga、Ga及Al、Ga及Mn、或Ga及Co做為M。
有關藉由濺鍍法形成氧化物半導體膜330之靶材，可使用包含氧化鋅做為主要成分之金屬氧化物靶材。有關金屬氧化物靶材之另一範例，可使用包含In、Ga及Zn(成分比為In2 O3 ：Ga2 O3 ：ZnO=1：1：1[摩爾%]，In：Ga：Zn=1：1：0.5[原子%])之金屬氧化物靶材。有關包含In、Ga及Zn之金屬氧化物靶材，可使用具In：Ga：Zn=1：1：1[原子%]或1：1：2[原子%]之成分比的靶材。金屬氧化物靶材之填充因子為大於或等於90%，較佳地為大於或等於95%。使用具高填充因子之金屬氧化物靶材，形成密集氧化物半導體膜。
較佳的為使用高純度氣體，其中諸如氫、水、羥基或氫化物之雜質移除至濃度以ppm或ppb位準表示，做為形成氧化物半導體膜330時之濺鍍氣體。
基板保持於減壓之處理室中，且基板溫度設定為100℃至600℃(含)，較佳地為2004至400℃(含)。執行膜形成同時基板加熱，藉此可減少所形成之氧化物半導體膜中所包含之雜質的濃度。此外，可減少因濺鍍之損害。接著，氫及濕氣移除之濺鍍氣體導入處理室，移除剩餘濕氣，並使用金屬氧化物做為靶材而於基板300上形成氧化物半導體膜330。為移除處理室中剩餘濕氣，較佳地使用截留真空泵。有關截留真空泵，較佳地使用例如低溫泵、離子泵或鈦昇華泵。此外，排空單元可為例如具冷阱之渦輪泵。在以低溫泵排空之沉積室中，移除氫原子、諸如水(H2 O)之包含氫原子之化合物(更佳地連同包含碳原子之化合物)等，藉此可減少所形成之氧化物半導體膜中雜質之濃度。
沉積狀況之範例如下：基板與靶材之間距離為100mm，壓力為0.6Pa，直流功率為0.5kW，氣體為氧氣(氧之流率為100%)。因為粒子可減少及膜厚度可為均勻，較佳的為使用脈衝直流電源。氧化物半導體膜較佳地具有5nm至30nm(含)厚度。請注意，氧化物半導體膜之適當厚度取決於使用之氧化物半導體材料；因此，可依據材料而適當選擇厚度。
接著，氧化物半導體膜330於第二光刻步驟中被處理為島形氧化物半導體層。用於形成島形氧化物半導體層之抗蝕罩可藉由噴墨法予以形成。當藉由噴墨法形成抗蝕罩時，可減少製造成本。
其次，氧化物半導體層歷經第一熱處理。基於第一熱處理，可實施氧化物半導體層之脫水或脫氫。第一熱處理之溫度為400℃至750℃(含)，較佳地為高於或等於400℃及低於基板之應變點。此處，有關一範例，基板被導入一種熱處理設備之電熔爐中，並於氮氣中，在氧化物半導體層上以450℃執行熱處理達1小時，接著氧化物半導體層未暴露於空氣，並避免水及氫進入氧化物半導體層；因而，獲得氧化物半導體層331(詳圖16B)。
請注意，當溫度從熱處理溫度降低時，熱處理設備之氣體可切換為氧氣。當氣體於降溫中切換為氧氣時，氧便供應予氧化物半導體層之缺氧部分。藉由缺氧而產生載子；然而，隨著缺氧消失，載子便顯著地減少，藉此可獲得具極低載子濃度之氧化物半導體層。
請注意，熱處理設備不侷限於電熔爐，而是可具有一種裝置，用於藉由來自諸如電阻加熱元件之加熱元件的熱傳導或熱輻射而加熱將處理之目標。例如，可使用RTA設備，諸如GRTA設備或LRTA設備。LRTA設備為一種設備，用於藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之燈所發射光的輻射(電磁波)而加熱將處理之目標。GRTA設備為使用高溫氣體而執行熱處理之設備。有關該氣體，係使用未藉由熱處理而與將處理之目標反應之惰性氣體，諸如氮，或諸如氬之稀有氣體。
例如，有關第一熱處理，可執行GRTA如下。基板被轉移進入加熱至650℃至700℃高溫之惰性氣體，加熱達若干分鐘，並轉移及取出加熱至高溫之惰性氣體。GRTA可於短時間實施高溫熱處理。
請注意，在第一熱處理中，較佳的是氮或諸如氦、氖或氬之稀有氣體中未包含水、氫等。另一方面，被導入熱處理設備之氮或諸如氦、氖或氬之稀有氣體之純度為大於或等於6N(99.9999%)，較佳地為大於或等於7N(99.99999%)(即，雜質濃度較佳地為小於或等於1ppm，更較佳地為小於或等於0.1ppm)。
此外，在被處理為島形氧化物半導體層之前，第一熱處理可於氧化物半導體膜330之上執行。在此狀況下，基板於第一熱處理後被取出熱處理設備；接著執行光刻步驟。
相對於氧化物半導體層，具有脫水或脫氫效果之熱處理可於任一下列時機執行：在氧化物半導體層形成之後；在源極電極層及汲極電極層形成於氧化物半導體層之上後；及保護絕緣層形成於源極電極層及汲極電極層之上後。
此外，若於閘極絕緣層302中形成接觸孔，接觸孔之形成可於氧化物半導體膜330之脫水或脫氫之前或之後執行。
請注意，氧化物半導體膜之蝕刻可為乾式蝕刻，不侷限於濕式蝕刻。
依據材料而適當調整蝕刻狀況(諸如蝕刻劑、蝕刻時間及溫度)，使得材料可蝕刻為所需形狀。
其次，導電膜形成於閘極絕緣層302及氧化物半導體層331之上。例如，導電膜可藉由濺鍍法或真空蒸發法予以形成。有關導電膜之材料，可提供選自鋁、鉻、銅、鉭、鈦、鉬及鎢之元素；包含任一該些元素做為成分之合金；包含任一該些元素之組合之合金膜等。此外，可使用選自錳、鎂、鋯、鈹及釔之一或多項材料，做為導電膜之材料。此外，導電膜可具有單層結構或二或更多層之堆疊結構。例如，包含矽之鋁膜的單層結構可提供做為單層結構。有關堆疊結構，可提供鈦膜堆疊於鋁膜之上的雙層結構，鈦膜,、鋁膜及鈦膜依序堆疊的三層結構等。另一方面，可使用包含鋁及一或多項選自鈦、鉭、鎢、鉬、鉻、釹及鈧之元素的膜、合金膜或氮化物膜。
若熱處理係於導電膜形成之後執行，導電膜較佳地具有夠高之耐熱性以支撐熱處理。
抗蝕罩於第三光刻步驟中形成於導電膜之上，並執行選擇性蝕刻，使得以形成源極電極層315a及汲極電極層315b。接著，移除抗蝕罩(詳圖16C)。
對於第三光刻步驟中形成抗蝕罩之曝光，使用紫外光、KrF雷射光束或ArF雷射光束。之後將形成之電晶體的通道長度L，取決於氧化物半導體層331上彼此相鄰的源極電極層底部與汲極電極層底部之間之距離寬度。請注意，當執行曝光時，若通道長度L短於25nm，具若干奈米至數十奈米之極短波長的遠紫外光便於第三光刻步驟中用於抗蝕罩形成時之曝光。以遠紫外光之曝光，導致高解析度及大深度聚焦。因此，之後將形成之電晶體之通道長度L，可設定為10nm至1000nm(含)。因而，可提升電路之操作速度，此外，關閉狀態電流可顯著小，藉此可達成低電力消耗。
請注意，適當調整導電膜及氧化物半導體膜之材料及蝕刻狀況，使得氧化物半導體層331不致於導電膜之蝕刻中被移除。
在本實施例中，有關一範例，鈦膜被用做導電膜，In-Ga-Zn-O基氧化物半導體膜被用做氧化物半導體層331，及過氧化氫銨溶液(氨、水及過氧化氫溶液之混合物)被用做蝕刻劑。
在第三光刻步驟中，可蝕刻掉氧化物半導體層331之一部分，藉此可形成具有槽(凹部)之氧化物半導體層。請注意，可藉由噴墨法形成用以形成源極電極層315a及汲極電極層315b之抗蝕罩。當藉由噴墨法形成抗蝕罩時，可降低製造成本。
此外，氧化物導電層可形成於氧化物半導體層與源極及汲極電極層之間。用於形成源極及汲極電極層的氧化物導電層及金屬層可相繼形成。氧化物導電層可做為源極區及汲極區。
當氧化物導電層經提供做為氧化物半導體層與源極及汲極電極層之間源極區及汲極區時，可減少源極區及汲極區之電阻，並可體現電晶體的高速操作。
為減少光刻步驟中光罩及步驟之數量，可使用以多色調遮罩形成之抗蝕罩來執行蝕刻，多色調遮罩為曝光遮罩，光透射此以便具有複數強度。由於使用多色調遮罩形成之抗蝕罩具有複數厚度，並可藉由執行蝕刻而進一步改變形狀，抗蝕罩可用於複數蝕刻步驟以提供不同型樣。因此，可藉由使用一多色調遮罩而形成相應於至少兩種不同型樣之抗蝕罩。因而，可減少曝光遮罩之數量，亦可減少相應光刻步驟之數量，藉此可體現程序之簡化。
其次，使用諸如N2 O、N2 或Ar之氣體執行電漿處理。電漿處理移除暴露之氧化物半導體層表面所吸附之水等。另一方面，電漿處理可使用氧及氬之混合氣體而予執行。
在電漿處理之後，形成做為保護絕緣膜以接觸氧化物半導體層之一部分的氧化物絕緣層316，而未曝露於空氣。
可適當藉由一種方法，諸如濺鍍法，而形成具有至少1nm厚度之氧化物絕緣層316，基此諸如水或氫之雜質不會進入氧化物絕緣層316。當氧化物絕緣層316中包含氫時，造成氫進入氧化物半導體層或藉由氫而擷取氧化物半導體層中之氧，藉此使氧化物半導體層之反向通道的電阻低(n型)，使得形成寄生通道。因此，重要的是使用其中未用到氫之沉積法，使得氧化物絕緣層316包含盡可能少量之氫。
在本實施例中，有關一範例，藉由濺鍍法形成200-nm厚之氧化矽膜做為氧化物絕緣層316。膜形成中基板溫度可為室溫至300℃(含)，在本實施例中為100℃。可藉由濺鍍法，在稀有氣體(典型為氬)、氧氣、或包含稀有氣體(典型為氬)及氧之氣體中，形成氧化矽膜。再者，可使用氧化矽靶材或矽靶材做為靶材。例如，使用矽靶材，可藉由濺鍍法於氧及氮之氣體中形成氧化矽膜。經形成而接觸缺氧狀態及因而具有低電阻即n型之區域中氧化物半導體層的氧化物絕緣層316，係使用無機絕緣膜形成，其不包括諸如濕氣、氫離子或OH- 之雜質，並阻擋該些雜質從外部進入，典型地為氧化矽膜、氧氮化矽膜、氧化鋁膜、或氧氮化鋁膜。
在此狀況下，較佳地形成氧化物絕緣層316，同時移除處理室中剩餘濕氣。此係為避免氧化物半導體層331及氧化物絕緣層316中包含氫、羥基或濕氣。
為移除處理室中剩餘濕氣，較佳地使用截留真空泵。有關截留真空泵，較佳地使用例如低溫泵、離子泵或鈦昇華泵。此外，排空單元可為例如具冷阱之渦輪泵。在以低溫泵排空之沉積室中，移除氫原子、包含氫原子(水等)之化合物等，藉此可減少於沉積室中形成之氧化物絕緣層316中所包含之雜質的濃度。
較佳的為使用高純度氣體，其中諸如氫、水、羥基或氫化物之雜質移除至濃度以ppm或ppb位準表示，做為形成氧化物絕緣層316時之濺鍍氣體。
其次，於惰性氣體或氧氣中執行第二熱處理(較佳地為200℃至400℃(含)，例如250℃至350℃(含))。例如，於氮氣中以250℃執行第二熱處理達1小時。基於第二熱處理，氧化物半導體層之一部分被加熱同時與氧化物絕緣層316接觸。
經由上述步驟，當於所形成之氧化物半導體膜上執行用於脫水或脫氫之熱處理時，氧化物半導體膜具有較低電阻。接著，氧化物半導體膜之一部分被選擇性製成超氧狀態。結果，與閘極電極層311重疊之通道形成區313成為i型。此時，與源極電極層315a重疊之低電阻源極區314a及與汲極電極層315b重疊之低電阻汲極區314b係以自我對齊的方式形成。經由上述步驟，形成電晶體310(詳圖16D)。
藉由部分氧化物半導體層中低電阻汲極區314b(或低電阻源極區314a)之形成，其與汲極電極層315b(或源極電極層315a)重疊，可改進電晶體之可靠性。具體地，基於低電阻汲極區314b之形成，傳導性從汲極電極層315b至低電阻汲極區314b及通道形成區313逐漸改變。因此，若電晶體係以連接用於供應高電源電位vDD之佈線的汲極電極層315b操作，低電阻汲極區便做為緩衝器，且即使高電場施加於閘極電極層311與汲極電極層315b之間，高電場亦未局部施加，使得可改進電晶體之耐受電壓。
保護絕緣層可附加形成於氧化物絕緣層316之上。例如，藉由RF濺鍍法而形成氮化矽膜，做為保護絕緣層。RF濺鍍法具有高生產力優勢，因而以其做為保護絕緣層之較佳形成法。保護絕緣層係使用無機絕緣膜形成，其不包含諸如濕氣、氫離子或OH- 之雜質，並阻擋該些雜質從外部進入；例如使用氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等。在本實施例中，係使用氮化矽膜形成保護絕緣層303做為保護絕緣層(詳圖16E)。
在本實施例中，有關保護絕緣層303，藉由加熱其上形成直至包括氧化物絕緣層316之層的基板300達100℃至400℃之溫度，導入移除氫及濕氣並包含氮之高純度濺鍍氣體，並使用矽半導體靶材，而形成氮化矽膜。在此狀況下，類似於氧化物絕緣層316，較佳地形成保護絕緣層303及移除處理室中剩餘濕氣。
用於平面化之平面化絕緣層可提供於保護絕緣層303之上。
此外，可形成導電層以便於保護絕緣層303之上(若提供平面化絕緣層，則在平面化絕緣層之上)與氧化物半導體層重疊。導電層之電位可與電晶體310之閘極電極層311相同或不同。導電層亦可做為第二閘極電極層。導電層之電位可為固定電位，諸如GND或0V。
藉由導電層可控制電晶體310之電氣特性。
如上述，包括氧化物半導體層之電晶體具有穩定電氣特性及高可靠性。
請注意，本實施例可酌情與任一其他實施例組合或替代。
(實施例8)
在本實施例中，將說明可用做本發明之實施例的直流轉換器電路中所包括之電晶體的電晶體範例。
將參照圖17A至17D說明本實施例之電晶體之一範例，及電晶體之製造方法。
圖17A至17D描繪電晶體之製造方法範例。圖17A至17D中所描繪之電晶體為一種底閘結構稱為通道保護型(通道停止型)，亦稱為反向交錯電晶體。
儘管電晶體360係以單閘極電晶體說明，但包括複數通道形成區之多閘極電晶體可用做本實施例之電晶體。
下列參照圖17A至17D說明基板320上電晶體360之製造程序。
首先，於具有絕緣表面之基板320上形成導電膜，並於其上執行第一光刻步驟，使得以形成閘極電極層361。請注意，可藉由噴墨法形成抗蝕罩。藉由噴墨法形成抗蝕罩不需光罩；因而，可減少製造成本。
閘極電極層361可形成為使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧之金屬材料，或包含任一該些材料做為主要成分之合金材料的單層或堆疊層。
其次，於閘極電極層361之上形成閘極絕緣層322。
藉由移除雜質而製成i型或實質上i型之氧化物半導體(高度純化氧化物半導體)對於介面狀態及介面電荷高度敏感；因而，氧化物半導體與閘極絕緣層之間介面是重要的。因此，與高度純化氧化物半導體層接觸之閘極絕緣層(GI)需要高品質。
例如，因為可形成具有高耐受電壓之密集高品質絕緣膜，所以使用微波(2.45GHz)之高密度電漿增強CVD較佳。這是因為當高度純化氧化物半導體層緊密接觸高品質閘極絕緣膜時，可減少介面狀態，及介面特性可為有利。此處，有關高密度電漿設備，可使用可體現大於或等於1×1011 /cm3 之電漿密度的設備。
例如，藉由施加3kW至6kW之微波電力而產生電漿，並形成絕緣膜。將矽烷氣體(SiH4 )、氧化亞氮(N2 O)及稀有氣體導入室做為來源氣體，在10Pa至30Pa之壓力下產生高密度電漿，並於諸如玻璃基板之具有絕緣表面之基板上形成絕緣膜。之後，矽烷氣體之供應停止，導入氧化亞氮(N2 O)及稀有氣體而未曝露於空氣，使得以於絕緣膜之表面執行電漿處理。藉由導入氧化亞氮(N2 O)及稀有氣體而於絕緣膜之表面執行的電漿處理，係於至少絕緣膜形成之後執行。導入室之矽烷氣體(SiH4 )相對於氧化亞氮(N2 O)的流量比介於1：10至1：200之範圍。此外，有關導入室之稀有氣體，可使用氦、氬、氪、氙等。尤其，較佳地使用不昂貴之氬。
不用說，可使用諸如濺鍍法或電漿增強CVD法之不同沉積方法，只要可形成高品質絕緣膜做為閘極絕緣層322即可。此外，藉由於絕緣膜形成之後執行之熱處理，可形成絕緣膜與氧化物半導體之間膜品質及介面特性改進的絕緣膜，做為閘極絕緣膜。在任一狀況下，可使用任一絕緣膜，只要做為閘極絕緣膜之膜品質高，與氧化物半導體之介面狀態密度減少，及可形成有利的介面。
在85℃之閘極偏壓-溫度壓力測試(BT測試)中，施加於閘極之電壓為2×106 V/cm達12小時，若雜質添加至氧化物半導體，雜質與氧化物半導體主要成分之間的鍵，藉由高電場(B：偏壓)及高溫度(T：溫度)而分裂，使得所產生之懸鍵導致臨界電壓(Vth )偏移。有關針對此之相應措施，在用於本發明之實施例的直流轉換器電路之電晶體中，盡可能移除氧化物半導體中雜質，特別是氫、水等，使得氧化物半導體層與閘極絕緣層之間介面的特性為如上述之有利的。因此，可獲得針對BT測試為穩定之電晶體。
有關閘極絕緣層322，可形成使用一或多項氧化矽層、氮化矽層、氧氮化矽層、氮氧化矽層及氧化鋁層之單層或堆疊層。
有關閘極絕緣層322，可使用例如HfOx 等。當HfOx 等用於閘極絕緣層322時，可減少從氧化物半導體層側流至閘極電極之洩漏電流。
此外，閘極絕緣層322可具有一種結構，其中氧化矽層及氮化矽層堆疊。在本實施例中，例如藉由高密度電漿增強CVD法，以30Pa壓力及6kW微波電力而形成具100nm厚度之氧氮化矽層。導入室之矽烷氣體(SiH4 )相對於氧化亞氮(N2 O)的流量比介於1：10至1：200之範圍。
其次，於閘極絕緣層322之上形成具有2nm至200nm(含)厚度之氧化物半導體膜，接著，氧化物半導體膜於第二光刻步驟中被處理為島形氧化物半導體層。在本實施例中，有關一範例，使用In-Ga-Zn-O基金屬氧化物靶材及藉由濺鍍法而形成氧化物半導體膜。
在此狀況下，較佳地形成氧化物半導體膜，及移除處理室中剩餘濕氣。此係為避免氧化物半導體膜中包含氫、羥基或濕氣。
為移除處理室中剩餘濕氣，較佳地使用截留真空泵。有關截留真空泵，較佳地使用例如低溫泵、離子泵或鈦昇華泵。此外，排空單元可為例如具冷阱之渦輪泵。在以低溫泵排空之沉積室中，移除氫原子、包含氫原子(水等)之化合物等，藉此可減少於沉積室中形成之氧化物半導體膜中所包含之雜質的濃度。
較佳的為使用高純度氣體，其中諸如氫、水、羥基或氫化物之雜質移除至濃度以ppm或ppb位準表示，做為形成氧化物半導體膜時之濺鍍氣體。
其次，於氧化物半導體層上執行第一熱處理。第一熱處理之溫度為400℃至750℃(含)，較佳地為高於或等於400℃及低於基板之應變點。在本實施例中，基板被置入一種熱處理設備之電熔爐中，並於氮氣中，在氧化物半導體層上以450℃執行熱處理達1小時，接著氧化物半導體層未暴露於空氣，並避免水及氫進入氧化物半導體層。以此方式，獲得氧化物半導體層332(詳圖17A)。
其次，使用諸如N2 O、N2 或Ar之氣體執行電漿處理。電漿處理移除暴露之氧化物半導體層表面所吸附之水等。此外，電漿處理可使用氧及氬之混合氣體而予執行。
其次，於閘極絕緣層322及氧化物半導體層332之上形成氧化物絕緣層。之後，於第三光刻步驟中形成抗蝕罩，選擇性蝕刻氧化物絕緣層以形成氧化物絕緣層366，接著移除抗蝕罩。
在本實施例中，藉由濺鍍法形成200-nm厚之氧化矽膜做為氧化物絕緣層366。膜形成中基板溫度可為室溫至300℃(含)，在本實施例中為100℃。可藉由濺鍍法，在稀有氣體(典型為氬)、氧氣、或包含稀有氣體(典型為氬)及氧之氣體中，形成氧化矽膜。再者，可使用氧化矽靶材或矽靶材做為靶材。例如，使用矽靶材，可藉由濺鍍法於氧及氮之氣體中形成氧化矽膜。經形成而接觸具有低電阻之區域中氧化物半導體層的氧化物絕緣層366，係使用無機絕緣膜形成，其不包括諸如濕氣、氫離子或OH- 之雜質，並阻擋該些雜質從外部進入，典型地為氧化矽膜，氧氮化矽膜、氧化鋁膜、或氧氮化鋁膜。
在此狀況下，較佳地形成氧化物絕緣層366，同時移除處理室中剩餘濕氣。此係為避免氧化物半導體層332及氧化物絕緣層366中包含氫、羥基或濕氣。
為移除處理室中剩餘濕氣，較佳地使用截留真空泵。有關截留真空泵，較佳地使用例如低溫泵、離子泵或鈦昇華泵。此外，排空單元可為例如具冷阱之渦輪泵。在以低溫泵排空之沉積室中，移除氫原子、包含氫原子(水等)之化合物等，藉此可減少於沉積室中形成之氧化物絕緣層366中所包含之雜質的濃度。
較佳的為使用高純度氣體，其中諸如氫、水、羥基或氫化物之雜質移除至濃度以ppm或ppb位準表示，做為形成氧化物絕緣層366時之濺鍍氣體。
其次，於惰性氣體或氧氣中執行第二熱處理(較佳地為200℃至400℃(含)，例如250℃至350℃(含))。例如，於氮氣中以250℃執行第二熱處理達1小時。當執行第二熱處理時，氧化物半導體層之一部分(通道形成區)被加熱同時與氧化物絕緣層366接觸。
在本實施例中，藉由提供氧化物絕緣層366而部分暴露之氧化物半導體層332進一步於氮氣或惰性氣體氣或減壓下歷經熱處理。藉由於氮氣或惰性氣體氣或減壓下之熱處理，可減少未被氧化物絕緣層366覆蓋之氧化物半導體層332暴露區之電阻。例如，於氮氣中以250℃執行熱處理達1小時。
基於於氮氣中在具氧化物絕緣層366之氧化物半導體層332上的熱處理，氧化物半導體層332之暴露區之電阻減少，使得以形成包括具不同電阻之區域(圖17B中陰影區域及白區域)的氧化物半導體層362。
其次，於閘極絕緣層322、氧化物半導體層362及氧化物絕緣層366之上形成導電膜。之後，於第四光刻步驟中形成抗蝕罩，選擇性蝕刻導電膜以形成源極電極層365a及汲極電極層365b，接著移除抗蝕罩(詳圖17C)。
有關源極電極層365a及汲極電極層365b之材料，可提供選自鋁、鉻、銅、鉭、鈦、鉬及鎢之元素；包含任一該些元素做為成分之合金；包含任一該些元素組合之合金膜等。此外，導電膜可具有單層結構或二或更多層之堆疊結構。
經由上述步驟，在所形成之氧化物半導體膜上執行用於脫水或脫氫之熱處理以便減少氧化物半導體膜的電阻之後，氧化物半導體膜之一部分被選擇性製成超氧狀態。結果，與閘極電極層361重疊之通道形成區363成為i型，與源極電極層365a重疊之低電阻源極區364a及與汲極電極層365b重疊之低電阻汲極區364b係以自我對齊的方式形成。經由上述步驟，形成電晶體360。
藉由部分氧化物半導體層中低電阻汲極區364b(或低電阻源極區364a)之形成，其與汲極電極層365b(或源極電極層365a)重疊，可改進電晶體之可靠性。具體地，基於低電阻汲極區364b之形成，傳導性從汲極電極層至低電阻汲極區364b及通道形成區363逐漸改變。因此，若電晶體係以連接用於供應高電源電位VDD之佈線的汲極電極層365b操作，低電阻汲極區便做為緩衝器，且即使高電場施加於閘極電極層361與汲極電極層365b之間，高電場亦未局部施加，使得可改進電晶體之耐受電壓。
保護絕緣層323係形成於源極電極層365a、汲極電極層365b及氧化物絕緣層366之上。在本實施例中，保護絕緣層323係使用氮化矽膜予以形成(詳圖17D)。
氧化物絕緣層可形成於源極電極層365a、汲極電極層365b及氧化物絕緣層366之上，且保護絕緣層323可堆疊於氧化物絕緣層之上。
如上述，包括氧化物半導體層之電晶體可具有穩定電氣特性及高可靠性。
請注意，本實施例可與任一其他實施例組合而予實施。
(實施例9)
在本實施例中，將說明可用做本發明之實施例的直流轉換器電路中所包括之電晶體的電晶體範例。
將參照圖18A至18D說明本實施例之電晶體的實施例，及電晶體之製造方法。圖18A至18D為截面圖，描繪本實施例之電晶體的製造方法。
電晶體350為單閘極電晶體；包括複數通道形成區之多閘極電晶體可用做本實施例之電晶體。
下列參照圖18A至18D說明基板340上電晶體350之製造程序。
首先，於具有絕緣表面之基板340上形成導電膜，並於其上執行第一光刻步驟，使得以形成閘極電極層351。在本實施例中，藉由濺鍍法形成150-nm厚之鎢膜，做為用於形成閘極電極層351之導電膜。
其次，於閘極電極層351之上形成閘極絕緣層342。
藉由移除雜質而製成i型或實質上i型之氧化物半導體(高度純化氧化物半導體)對於介面狀態及介面電荷高度敏感；因而，氧化物半導體與閘極絕緣層之間介面是重要的。因此，與高度純化氧化物半導體層接觸之閘極絕緣層(GI)需要高品質。
例如，因為可形成具有高耐受電壓之密集高品質絕緣膜，所以使用微波(2.45GHz)之高密度電漿增強CVD較佳。這是因為當高度純化氧化物半導體層緊密接觸高品質閘極絕緣膜時，可減少介面狀態，及介面特性可為有利。此處，有關高密度電漿設備，可使用可體現大於或等於1×1011 /cm3 之電漿密度的設備。
例如，藉由施加3kW至6kW之微波電力而產生電漿，並形成絕緣膜。將矽烷氣體(SiH4 )、氧化亞氮(N2 O)及稀有氣體導入室做為來源氣體，在10Pa至30Pa之壓力下產生高密度電漿，並於諸如玻璃基板之具有絕緣表面之基板上形成絕緣膜。接著，矽烷氣體之供應停止，導入氧化亞氮(N2 O)及稀有氣體而未曝露於空氣，使得以於絕緣膜之表面執行電漿處理。藉由導入氧化亞氮(N2 O)及稀有氣體而於絕緣膜之表面執行的電漿處理，係於至少絕緣膜形成之後執行。導入室之矽烷氣體(SiH4 )相對於氧化亞氮(N2 O)的流量比介於1：10至1：200之範圍。此外，有關導入室之稀有氣體，可使用氦、氬、氪、氙等。尤其，較佳地使用不昂貴之氬。
不用說，可使用諸如濺鍍法或電漿增強CVD法之不同沉積方法，只要可形成高品質絕緣膜做為閘極絕緣層342即可。此外，藉由於絕緣膜形成之後執行之熱處理，可形成絕緣膜與氧化物半導體之間膜品質及介面特性改進的絕緣膜，做為閘極絕緣膜。在任一狀況下，可使用任一絕緣膜，只要做為閘極絕緣膜之膜品質高，與氧化物半導體之介面狀態密度減少，及可形成有利的介面。
在85℃之閘極偏壓-溫度壓力測試(BT測試)中，施加於閘極之電壓為2×106 V/cm達12小時，若雜質添加至氧化物半導體，雜質與氧化物半導體主要成分之間的鍵，藉由高電場(B：偏壓)及高溫度(T：溫度)而分裂，使得所產生之懸鍵導致臨界電壓(Vth )偏移。有關針對此之相應措施，在用於本發明之實施例的直流轉換器電路之電晶體中，盡可能移除氧化物半導體中雜質，特別是氫、水等，使得氧化物半導體層與閘極絕緣層之間介面的特性為如上述之有利的。因此，可獲得針對BT測試為穩定之電晶體。
有關閘極絕緣層342，可使用一或多項氧化矽層、氮化矽層、氧氮化矽層(亦稱為SiOx Ny ，x>y>0)、氮氧化矽層(亦稱為SiNx Oy ，x>y>0)及氧化鋁層，而形成單層或堆疊層。
有關閘極絕緣層342，可使用例如HfOx 等。當HfOx 等用於閘極絕緣層342時，可減少從氧化物半導體層側流至閘極電極之洩漏電流。
此外，閘極絕緣層342可具有一種結構，其中氧化矽層及氮化矽層堆疊。在本實施例中，例如藉由高密度電漿增強CVD法，以30Pa壓力及6kW微波電力而形成具100nm厚度之氧氮化矽層。導入室之矽烷氣體(SiH4 )相對於氧化亞氮(N2 O)的流量比介於1：10至1：200之範圍。
其次，於閘極絕緣層342之上形成導電膜。之後，在第二光刻步驟中於導電膜之上形成抗蝕罩，選擇性蝕刻導電膜以形成源極電極層355a及汲極電極層355b，接著移除抗蝕罩(詳圖18A)。
其次，形成氧化物半導體膜345(詳圖18B)。在本實施例中，使用In-Ga-Zn-O基金屬氧化物靶材及藉由濺鍍法而形成氧化物半導體膜345。氧化物半導體膜345於第三光刻步驟中被處理為島形氧化物半導體層。
在此狀況下，較佳地形成氧化物半導體膜345，同時移除處理室中剩餘濕氣。此係為避免氧化物半導體膜345中包含氫、羥基或濕氣。
為移除處理室中剩餘濕氣，較佳地使用截留真空泵。有關截留真空泵，較佳地使用例如低溫泵、離子泵或鈦昇華泵。此外，排空單元可為例如具冷阱之渦輪泵。在以低溫泵排空之沉積室中，移除氫原子、包含氫原子(水等)之化合物等，藉此可減少於沉積室中形成之氧化物半導體膜中所包含之雜質的濃度。
較佳的為使用高純度氣體，其中諸如氫、水、羥基或氫化物之雜質移除至濃度以ppm或ppb位準表示，做為形成氧化物半導體膜345時之濺鍍氣體。
其次，於氧化物半導體層上執行第一熱處理。第一熱處理之溫度為400℃至750℃(含)，較佳地為高於或等於400℃及低於基板之應變點。在本實施例中，基板被置入一種熱處理設備之電熔爐中，並於氮氣中，在氧化物半導體層上以450℃執行熱處理達1小時，接著氧化物半導體層未暴露於空氣，並避免水及氫進入氧化物半導體層。以此方式，獲得氧化物半導體層346(詳圖18C)。經由第一熱處理，執行脫水或脫氫。
例如，有關第一熱處理，可執行GRTA如下。基板被轉移進入加熱至650℃至700℃高溫之惰性氣體，加熱達若干分鐘，並轉移及取出加熱至高溫之惰性氣體。GRTA可於短時間實施高溫熱處理。
其次，形成做為保護絕緣膜之氧化物絕緣層356，而接觸氧化物半導體層346。
可適當藉由一種方法，諸如濺鍍法，而形成具有至少1nm厚度之氧化物絕緣層356，藉此諸如水或氫之雜質不會進入氧化物絕緣層356。當氧化物絕緣層356中包含氫時，造成氫進入氧化物半導體層或藉由氫而擷取氧化物半導體層中之氧，藉此使氧化物半導體層之反向通道的電阻低(n型)，使得形成寄生通道。因此，重要的是使用其中未用到氫之沉積法，使得氧化物絕緣層356包含盡可能少量之氫。
在本實施例中，藉由濺鍍法形成200-nm厚之氧化矽膜做為氧化物絕緣層356。膜形成中基板溫度可為室溫至300℃(含)，在本實施例中為100℃。可藉由濺鍍法，在稀有氣體(典型為氬)、氧氣、或包含稀有氣體(典型為氬)及氧之氣體中，形成氧化矽膜。再者，可使用氧化矽靶材或矽靶材做為靶材。例如，使用矽靶材，可藉由濺鍍法於包含氧及氮之氣體中形成氧化矽膜。經形成而接觸改變為缺氧狀態及具有低電阻即成為n型氧化物半導體層之氧化物半導體層的氧化物絕緣層356，係使用無機絕緣膜形成，其不包含諸如濕氣、氫離子或OH- 之雜質，並阻擋該些雜質從外部進入，典型地為氧化矽膜、氧氮化矽膜、氧化鋁膜、或氧氮化鋁膜。
在此狀況下，較佳地形成氧化物絕緣層356，同時移除處理室中剩餘濕氣。此係為避免氧化物半導體層346及氧化物絕緣層356中包含氫、羥基或濕氣。
為移除處理室中剩餘濕氣，較佳地使用截留真空泵。有關截留真空泵，較佳地使用例如低溫泵、離子泵或鈦昇華泵。此外，排空單元可為例如具冷阱之渦輪泵。在以低溫泵排空之沉積室中，移除氫原子、包含氫原子(水等)之化合物等，藉此可減少於沉積室中形成之氧化物絕緣層356中所包含之雜質的濃度。
較佳的為使用高純度氣體，其中諸如氫、水、羥基或氫化物之雜質移除至濃度以ppm或ppb位準表示，做為形成氧化物絕緣層356時之濺鍍氣體。
其次，於例如惰性氣體或氧氣中執行第二熱處理(較佳地為200℃至400℃(含)，例如250℃至350℃(含))。例如，於氮氣中以250℃執行第二熱處理達1小時。當執行第二熱處理時，氧化物半導體層之一部分(通道形成區)被加熱同時與氧化物絕緣層356接觸。
如上述，藉由執行用於脫水或脫氫之熱處理，氧化物半導體膜被製成缺氧狀態；因而，氧化物半導體層成為低電阻類型，即n型。當形成氧化物絕緣層而接觸氧化物半導體層時，氧化物半導體層被製成超氧狀態。結果，形成高電阻i型氧化物半導體層352。經由上述步驟，形成電晶體350。
可於氧化物絕緣層356之上形成保護絕緣層。例如，藉由RF濺鍍法形成氮化矽膜。在本實施例中，使用氮化矽膜形成保護絕緣層343，做為保護絕緣層(詳圖18D)。
用於平面化之平面化絕緣層可提供於保護絕緣層343之上。
如上述，包括氧化物半導體層之電晶體具有穩定電氣特性及高可靠性。
請注意，本實施例可酌情與任一其他實施例組合或替代。
(實施例10)
在本實施例中，將說明可用做本發明之實施例的直流轉換器電路中所包括之電晶體的電晶體範例。
在本實施例中，將參照圖19說明在電晶體之製造程序中與實施例7部分不同之範例。除了部分步驟外，圖19與圖16A至16E相同。因而，與圖16A至16E中相同部分係以相同編號表示，並省略該部分之之詳細說明。
首先，於基板370之上形成閘極電極層381，且第一閘極絕緣層372a及第二閘極絕緣層372b堆疊於其上。在本實施例中，閘極絕緣層具有雙層結構，其中氮化物絕緣層及氧化物絕緣層分別用做第一閘極絕緣層372a及第二閘極絕緣層372b。
有關氧化物絕緣層，可使用例如氧化矽層、氧氮化矽層、氧化鋁層、氧氮化鋁層等。有關氮化物絕緣層，可使用氮化矽層、氮氧化矽層、氮化鋁層、氮氧化鋁層等。
有關第一閘極絕緣層372a或第二閘極絕緣層372b，可使用例如HfOx 等。當HfOx 等用於第一閘極絕緣層372a或第二閘極絕緣層372b時，可減少從氧化物半導體層側流至閘極電極之洩漏電流。
在本實施例中，閘極絕緣層具有一種結構，其中氮化矽層及氧化矽層以此順序堆疊於閘極電極層381之上。藉由濺鍍法形成具50nm至200nm(含)厚度之氮化矽層(SiNy (y>0))(本實施例中為50nm)做為第一閘極絕緣層372a，及於第一閘極絕緣層372a之上堆疊具5nm至300nm(含)厚度之氧化矽層(SiOx (x>0))(本實施例中為100nm)做為第二閘極絕緣層372b；因而，形成具有150nm厚度之閘極絕緣層。
其次，形成氧化物半導體膜，並於光刻步驟中被處理為島形氧化物半導體層。在本實施例中，例如使用In-Ga-Zn-O基金屬氧化物靶材及藉由濺鍍法，而形成氧化物半導體膜。
在此狀況下，較佳地形成氧化物半導體膜，同時移除處理室中剩餘濕氣。此係為避免氧化物半導體膜中包含氫、羥基或濕氣。
為移除處理室中剩餘濕氣，較佳地使用截留真空泵。有關截留真空泵，較佳地使用例如低溫泵、離子泵或鈦昇華泵。此外，排空單元可為例如具冷阱之渦輪泵。在以低溫泵排空之沉積室中，移除氫原子、包含氫原子(水等)之化合物等，藉此可減少於沉積室中形成之氧化物半導體膜中所包含之雜質的濃度。
較佳的為使用高純度氣體，其中諸如氫、水、羥基或氫化物之雜質移除至濃度以ppm或ppb位準表示，做為形成氧化物半導體膜時之濺鍍氣體。
其次，執行氧化物半導體層之脫水或脫氫。執行脫水或脫氫之第一熱處理的溫度為400℃至750℃(含)，較佳地為425℃至750℃(含)。請注意，若溫度高於或等於425℃，熱處理時間可短於或等於1小時，反之若溫度低於425℃，熱處理時間便長於1小時。此處，基板被置入一種熱處理設備之電熔爐，並於氮氣中執行氧化物半導體層之熱處理。接著，氧化物半導體層未暴露於空氣，並避免水或氫進入氧化物半導體層。之後，藉由將高純度氧氣、高純度N2 O氣體、或極乾燥空氣(具有低於或等於-40℃之露點，較佳地為低於或等於-60℃)導入相同熔爐，而執行冷卻。較佳的為氧氣或N2 O氣體中不包含水、氫等。另一方面，被導入熱處理設備之氧氣或N2 O氣體之純度為大於或等於6N(99.9999%)，較佳地為大於或等於7N(99.99999%)(即氧氣或N2 O氣體之雜質濃度為小於或等於1ppm，較佳地為小於或等於0.1ppm)。
熱處理設備不侷限於電熔爐，例如，可使用RTA設備，諸如GRTA設備或LRTA設備。LRTA設備為一種設備，用於藉由自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓水銀燈之燈所發射光的輻射(電磁波)而加熱將處理目標。此外，不侷限於LRTA設備及燈，可使用一種裝置，藉由來自諸如電阻加熱元件之加熱元件的熱傳導或熱輻射而加熱將處理目標。GRTA為用於使用高溫氣體執行熱處理的方法。有關該氣體，係使用未藉由熱處理而與將處理目標反應之惰性氣體，例如氮，或諸如氬之稀有氣體。熱處理可使用RTA法而以600℃至750℃執行達若干分鐘。
此外，在用於脫水或脫氫之第一熱處理之後，可於氧氣或N2 O氣體中以200℃至400℃(含)執行熱處理，較佳地為200℃至300℃(含)。
氧化物半導體層之第一熱處理可於氧化物半導體膜被處理為島形氧化物半導體層之前執行。在此狀況下，基板在第一熱處理之後被取出熱處理設備，並接著執行光刻步驟。
經由上述步驟，整個氧化物半導體層被製成包含過量氧，藉此氧化物半導體層具有較高電阻，即成為i型。因此，形成整個區域具有i型傳導性之氧化物半導體層382。
其次，於氧化物半導體層382之上形成導電膜，於光刻步驟中形成抗蝕罩，並選擇性蝕刻導電膜而形成源極電極層385a及汲極電極層385b；接著，藉由濺鍍法形成氧化物絕緣層386。
在此狀況下，較佳地形成氧化物絕緣層386，同時移除處理室中剩餘濕氣。此係為避免氧化物半導體層382及氧化物絕緣層386中包含氫、羥基或濕氣。
為移除處理室中剩餘濕氣，較佳地使用截留真空泵。有關截留真空泵，較佳地使用例如低溫泵、離子泵或鈦昇華泵。此外，排空單元可為例如具冷阱之渦輪泵。在以低溫泵排空之沉積室中，移除氫原子、包含氫原子(水等)之化合物等，藉此可減少於沉積室中形成之氧化物絕緣層386中所包含之雜質的濃度。
較佳的為使用高純度氣體，其中諸如氫、水、羥基或氫化物之雜質移除至濃度以ppm或ppb位準表示，做為形成氧化物絕緣層386時之濺鍍氣體。
經由上述步驟，可形成電晶體380。
為減少電晶體中電氣特性變化，可於惰性氣體或氮氣中執行熱處理(較佳地為高於或等於150℃及低於350℃)。例如，於氮氣中以250℃執行熱處理達一小時。
此外，可於空氣中以100℃至200℃(含)執行熱處理達1小時至30小時。在本實施例中，係以150℃執行熱處理達10小時。本熱處理可以固定加熱溫度予以執行。另一方面，下列加熱溫度改變可重複實施複數次：加熱溫度可從室溫上升至100℃至200℃(含)之溫度，及接著降至室溫。當本熱處理在減壓下執行時，熱處理時間可縮短。基於本熱處理，氫可從氧化物半導體層導入氧化物絕緣層；因而，可獲得正常關電晶體。因此，可改進電晶體之可靠性。
保護絕緣層373係形成於氧化物絕緣層386之上。在本實施例中，有關保護絕緣層373，藉由濺鍍法形成具有100-nm厚度之氮化矽膜。
保護絕緣層373及第一閘極絕緣層372a均為使用氮化物絕緣層而予形成，不包含諸如濕氣、氫、氫化物及氫氧化物之雜質，並具有避免該些雜質從外部進入之效果。
因此，在保護絕緣層373形成之後的製造程序中，可避免諸如濕氣之雜質從外部進入，使得可改進裝置之長期可靠性。
此外，可移除使用氮化物絕緣層形成之保護絕緣層373與第一閘極絕緣層372a之間的絕緣層之一部分，使得保護絕緣層373與第一閘極絕緣層372a可彼此接觸。
因此，盡可能減少氧化物半導體層中諸如濕氣、氫、氫化物及氫氧化物之雜質，及避免雜質之混合物，使得氧化物半導體層中雜質之濃度可保持為低。
可於保護絕緣層373之上提供用於平面化之平面化絕緣層。
此外，可於保護絕緣層373之上形成導電層以便與氧化物半導體層重疊。導電層之電位可與電晶體380之閘極電極層381相同或不同。導電層亦可做為第二閘極電極層。導電層之電位可為固定電位，諸如GND或0V。
可藉由導電層控制電晶體380之電氣特性。
如上述，包括氧化物半導體層之電晶體可具有穩定電氣特性及高可靠性。
請注意，本實施例可酌情與任一其他實施例組合或替代。
(實施例11)
本發明之實施例的直流轉換器電路可與任一各種電力儲存裝置組合，以形成電源供應電路。在本實施例中，將說明使用本發明之實施例的直流轉換器電路形成之電源供應電路。
將參照圖20說明本實施例中電源供應電路的結構範例。圖20為方塊圖，描繪本實施例中電源供應電路之結構範例。
圖20中所描繪之電源供應電路包括電力儲存裝置601及直流轉換器電路602。
電力儲存裝置601具有供應電力之功能。有關電力儲存裝置601，可使用例如一或多項光電轉換裝置、鋰離子二次電池、鋰離子電容器、電雙層電容器、氧化還原電容器等。例如，當鋰離子二次電池及鋰離子電容器一同使用時，可形成能以高速充電或放電及可長時間供應電力之電力儲存裝置。請注意，對於鋰離子二次電池並無限制。對電力儲存裝置601而言，可使用二次電池其中另一鹼金屬離子、鹼土金屬離子等用做移動離子。此外，對於鋰離子電容器並無限制。對電力儲存裝置601而言，可使用電容器其中另一鹼金屬離子、鹼土金屬離子等用做移動離子。
直流轉換器電路602電性連接電力儲存裝置601。有關直流轉換器電路602，可使用例如實施例1或實施例2中所說明之直流轉換器電路。
如圖20中所描繪，本實施例之電源供應電路的範例包括電力儲存裝置及直流轉換器電路。電力儲存裝置所供應電力藉由直流轉換器電路而升壓或降壓，藉此產生適於被供應電力之裝置規格的電源電壓。此外，本發明之實施例的直流轉換器電路被用做本實施例之電源供應電路中直流轉換器電路，使得可提升電源供應電路之可靠性。
請注意，本實施例可酌情與任一其他實施例組合或替代。
(實施例12)
在本實施例中，將參照圖21A及21B說明可應用依據實施例11之電源供應電路的電子裝置範例。
圖21A描繪膝上型個人電腦，其包括主體3001、外殼3002、顯示部3003、鍵盤3004等。實施例11中所說明之電源供應電路可用以產生電源電壓，其供應予圖21A中所描繪之膝上型個人電腦。
圖21B描繪行動電話，其包括兩外殼：外殼2800及外殼2801。外殼2801包括顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、相機鏡頭2807、外部連接端子2808等。外殼2800包括太陽能電池2810，用以充電行動電話、外部記憶體槽2811等。此外，天線併入外殼2801。
此外，顯示面板2802具觸控面板。以影像顯示之複數操作鍵2805於圖21B中以虛線描繪。圖21B中所描繪之行動電話包括電源供應電路，其包括太陽能電池2810；及直流轉換器電路，其將從太陽能電池2810輸出之電壓轉換為每一電路所需電壓。
如上述，實施例11中電源供應電路應用於各類電子裝置。此外，實施例11中電源供應電路應用於電子裝置，藉此可提供高度可靠電子裝置。
請注意，本實施例可酌情與任一其他實施例組合或替代。
本申請案係依據2009年12月4日向日本專利處提出申請之序號2009-276859日本專利申請案，其整個內容係以提及方式併入本文。
101．．．電感器
102、202、310、350、360、380、390、410、425、426、460．．．電晶體
103．．．整流器
104．．．控制電路
201．．．線圈
203．．．二極體
204．．．電容器
205．．．滯後比較器
221、222、．．．比較器
223、224．．．反向器
225、226．．．NOR閘極
300、320、340、370、394、400、450．．．基板
302、322、342、372a、372b、397、402、452．．．閘極絕緣層
303、323、343、373、398．．．保護絕緣層
311、351、361、381、391、411、461、461a、461b．．．閘極電極層
313、363．．．通道形成區
314a、314b、364a．．．低電阻源極區
315a、355a、365a、385a、395a、415a．．．源極電極層
315b、355b、365b、385b、395b、415b．．．汲極電極層
316、356、366、386、396、462、1005．．．氧化物絕緣層
330、345、393．．．氧化物半導體膜
331、332、346、352、362、382、392、399、412、1003．．．氧化物半導體層
364b．．．低電阻汲極區
407、422、457．．．絕緣層
414a、414b、464、468．．．佈線層
420．．．矽基板
421a、421b、423．．．開口
424、427、1006．．．導電層
465a、465b、465a1、465a2．．．電極層
601．．．電力儲存裝置
602．．．直流轉換器電路
1001．．．閘極電極
1002．．．閘極絕緣膜
1004a‧‧‧源極電極
1004b‧‧‧汲極電極
2800、2801、3002‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧指向裝置
2807‧‧‧相機鏡頭
2808‧‧‧外部連接端子
2810‧‧‧太陽能電池
2811‧‧‧外部記憶體槽
3001‧‧‧主體
3003‧‧‧顯示部
3004‧‧‧鍵盤
圖1為電路圖，描繪直流轉換器電路之電路組態範例。
圖2為電路圖，描繪直流轉換器電路之電路組態範例。
圖3為電路圖，描繪直流轉換器電路之電路組態範例。
圖4為電路圖，描繪滯後比較器之電路組態範例。
圖5為時序圖，描繪滯後比較器之操作範例。
圖6A及6B為平面圖及截面圖，描繪電晶體。
圖7A至7E為截面圖，描繪電晶體之製造方法。
圖8A及8B為平面圖及截面圖，描繪電晶體。
圖9A至9E為截面圖，描繪電晶體之製造方法。
圖10A及10B為截面圖，描繪電晶體。
圖11A至11E為截面圖，描繪電晶體之製造方法。
圖12為使用氧化物半導體形成之反向交錯電晶體的縱向截面圖。
圖13A及13B為沿圖12中線A-A'之截面的能帶圖(示意圖)。
圖14A描繪一種狀態，其中正電位(+Vg)施加於閘極電極1001，及圖14B描繪一種狀態，其中負電位(-Vg)施加於閘極電極1001。
圖15描繪真空位準、金屬功函數(Φ M )及氧化物半導體之電子親和性(χ)之間關係。
圖16A至16E為截面圖，描繪電晶體之製造方法。
圖17A至17D為截面圖，描繪電晶體之製造方法。
圖18A至18D為截面圖，描繪電晶體之製造方法。
圖19為截面圖，描繪電晶體。
圖20描繪電源供應電路。
圖21A及21B各描繪電子裝置。
101．．．電感器
102．．．電晶體
103．．．整流器
104．．．控制電路

Claims (14)

  1. 一種直流轉換器電路，包含：包含端子之電感器；電連接該電感器之該端子的電晶體，該電晶體包含：在基板上包含通道形成區的氧化物半導體層，該氧化物半導體層包括銦及鋅；及與該氧化物半導體層相鄰的閘極絕緣層；電連接該電感器之該端子的整流器；及電連接該電晶體之控制電路，其中該通道形成區中之氫濃度小於或等於5×1019 原子/cm3 。
  2. 一種直流轉換器電路，包含：包含端子之電感器；電連接該電感器之該端子的電晶體，該電晶體包含：在基板上包含通道形成區的氧化物半導體層，該氧化物半導體層包括銦及鋅；及與該氧化物半導體層相鄰的閘極絕緣層；電連接該電感器之該端子的整流器；及電連接該電晶體之控制電路，其中該控制電路包含滯後比較器，其被輸入該直流轉換器電路之輸出電壓做為輸入信號，其中該滯後比較器比較該輸入信號及參考電壓，並輸出脈衝信號，其脈衝寬度係依據比較結果而予設定，並且其中該通道形成區中之氫濃度小於或等於5×1019 原子 /cm3 。
  3. 如申請專利範圍第1或2項之直流轉換器電路，其中該電感器組構成用以依據流動電流之改變而產生電動勢，其中該電晶體組構成用以藉由開啟或關閉而控制該電感器中該電動勢之產生，其中當該電晶體關閉時，該整流器處於導通狀態，及其中該控制電路組構成用以控制該電晶體之開啟及關閉。
  4. 如申請專利範圍第1或2項之直流轉換器電路，其中該整流器包含氧化物半導體，具小於或等於5×1019 原子/cm3 之氫濃度。
  5. 如申請專利範圍第1或2項之直流轉換器電路，其中該控制電路包含氧化物半導體，具小於或等於5×1019 原子/cm3 之氫濃度。
  6. 如申請專利範圍第1或2項之直流轉換器電路，進一步包含：電容器，電性連接該直流轉換器電路，其中該電容器包含電雙層電容器、氧化還原電容器及鋰離子電容器之至少一項。
  7. 如申請專利範圍第1或2項之直流轉換器電路，其中該電感器包含線圈。
  8. 如申請專利範圍第1或2項之直流轉換器電路，其中該整流器包含二極體。
  9. 一種直流轉換器電路，包含：線圈，包含第一端子及第二端子；電晶體，包含閘極、源極及汲極；電容器，包含第一電極及第二電極，其中該第一電極電性連接該線圈之該第二端子；二極體，包含陽極及陰極，其中該陰極電連接該線圈之該第一端子；及滯後比較器，電連接該線圈之該第二端子及該電晶體之該閘極，其中該電晶體之該源極及該汲極之一個電性連接該線圈之該第一端子，及輸入電壓施加於該源極及該汲極之另一個，其中低電源電壓施加於該電容器之該第二電極及該二極體之該陽極，其中該線圈之該第二端子之電壓輸入至該滯後比較器，且該滯後比較器輸出脈衝信號予該電晶體之該閘極，該脈衝信號的負載比依據該線圈之該第二端子之該電壓而設定，及其中該電晶體之通道形成區包含氧化物半導體，具小於或等於5×1019 原子/cm3 之氫濃度。
  10. 如申請專利範圍第9項之直流轉換器電路，其中該二極體包含氧化物半導體，具小於或等於5×1019 原子/cm3 之氫濃度。
  11. 如申請專利範圍第9項之直流轉換器電路，其中 該滯後比較器包含氧化物半導體，具小於或等於5×1019 原子/cm3 之氫濃度。
  12. 如申請專利範圍第9項之直流轉換器電路，其中該滯後比較器包含：第一比較器，包含第一輸入端子、第二輸入端子及第一輸出端子，其中第一參考電壓施加於該第一輸入端子，及其中該線圈之該第二端子之該電壓輸入至該第二輸入端子；第二比較器，包含第三輸入端子、第四輸入端子及第二輸出端子，其中該線圈之該第二端子之該電壓輸入至該第三輸入端子，及其中第二參考電壓施加於該第四輸入端子；第一反向器，包含第五輸入端子及第三輸出端子，其中該第五輸入端子電性連接該第一比較器之該第一輸出端子；第二反向器，包含第六輸入端子及第四輸出端子，其中該第六輸入端子電性連接該第二比較器之該第二輸出端子；第一NOR閘極，包含第七輸入端子、第八輸入端子及第五輸出端子，其中該第七輸入端子電性連接該第一反向器之該第三輸出端子，及其中該第五輸出端子電性連接該電晶體之該閘極；及第二NOR閘極，包含第九輸入端子、第十輸入端子及第六輸出端子，其中該第九輸入端子電性連接該第一 NOR閘極之該第五輸出端子，其中該第十輸入端子電性連接該第二反向器之該第四輸出端子，及其中該第六輸出端子電性連接該第一NOR閘極之該第八輸入端子。
  13. 如申請專利範圍第9項之直流轉換器電路，其中該電容器包含電雙層電容器、氧化還原電容器及鋰離子電容器之至少一項。
  14. 如申請專利範圍第1、2、及9項中任一項之直流轉換器電路，進一步包含：電力儲存裝置，電性連接該直流轉換器電路，其中該電力儲存裝置包含光電轉換裝置、鋰離子二次電池及鋰離子電容器之至少一項。
TW099141952A 2009-12-04 2010-12-02 直流轉換器電路及電源供應電路 TWI502869B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009276859 2009-12-04

Publications (2)

Publication Number Publication Date
TW201203821A TW201203821A (en) 2012-01-16
TWI502869B true TWI502869B (zh) 2015-10-01

Family

ID=44081374

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099141952A TWI502869B (zh) 2009-12-04 2010-12-02 直流轉換器電路及電源供應電路

Country Status (4)

Country Link
US (2) US8922182B2 (zh)
JP (8) JP5725814B2 (zh)
TW (1) TWI502869B (zh)
WO (1) WO2011068025A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145707A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR101872188B1 (ko) * 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
JP2012015491A (ja) * 2010-06-04 2012-01-19 Semiconductor Energy Lab Co Ltd 光電変換装置
US8792260B2 (en) 2010-09-27 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Rectifier circuit and semiconductor device using the same
US9362820B2 (en) 2010-10-07 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. DCDC converter, semiconductor device, and power generation device
US9935622B2 (en) 2011-04-28 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Comparator and semiconductor device including comparator
JP4982619B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
TWI561951B (en) 2012-01-30 2016-12-11 Semiconductor Energy Lab Co Ltd Power supply circuit
US20130265010A1 (en) * 2012-04-06 2013-10-10 Semiconductor Energy Laboratory Co., Ltd. Protective circuit module and battery pack
CN105849796B (zh) 2013-12-27 2020-02-07 株式会社半导体能源研究所 发光装置
JP6462404B2 (ja) 2014-02-28 2019-01-30 株式会社半導体エネルギー研究所 Ｄｃｄｃコンバータ、半導体装置、及び電子機器
JP6612056B2 (ja) 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
JP6552336B2 (ja) 2014-08-29 2019-07-31 株式会社半導体エネルギー研究所 半導体装置
JP6777421B2 (ja) 2015-05-04 2020-10-28 株式会社半導体エネルギー研究所 半導体装置
JP6796461B2 (ja) 2015-11-18 2020-12-09 株式会社半導体エネルギー研究所 半導体装置、コンピュータ及び電子機器
US9966231B2 (en) * 2016-02-29 2018-05-08 Lam Research Corporation Direct current pulsing plasma systems
US10453404B2 (en) 2016-08-17 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Display method, display device, display module, and electronic device
KR102542173B1 (ko) 2017-05-31 2023-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 비교 회로, 반도체 장치, 전자 부품, 및 전자 기기
JP7399857B2 (ja) 2018-07-10 2023-12-18 株式会社半導体エネルギー研究所 二次電池の保護回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691889A (en) * 1995-12-13 1997-11-25 Unitrode Corporation Controller having feed-forward and synchronization features
US20060220619A1 (en) * 2005-03-29 2006-10-05 Fuji Jukogyo Kabushiki Kaisha Remaining capacity calculating device and method for electric power storage
US7323851B2 (en) * 2005-09-22 2008-01-29 Artesyn Technologies, Inc. Digital power factor correction controller and AC-to-DC power supply including same
US20080290393A1 (en) * 2006-05-26 2008-11-27 Tetsuya Kakehata Nonvolatile semiconductor memory device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and manufacturing method of insulating film

Family Cites Families (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5551624U (zh) * 1978-09-28 1980-04-05
DE2843456C2 (de) 1978-10-05 1984-11-15 Vdo Adolf Schindling Ag, 6000 Frankfurt Stellungsgeber zum Beeinflussen der Fahrgeschwindigkeit eines Kraftfahrzeugs
JPS5886868A (ja) 1981-11-16 1983-05-24 Nec Corp 非絶縁形ｌｃ共振コンバ−タ
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS63235117A (ja) 1987-03-23 1988-09-30 Diesel Kiki Co Ltd 車両用空調装置
JPH0831785B2 (ja) * 1986-11-28 1996-03-27 日本電気株式会社 ディジタル位相比較器
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP3024620B2 (ja) * 1990-04-11 2000-03-21 セイコーエプソン株式会社 液晶パネルの製造方法
JPH0548095A (ja) * 1991-08-07 1993-02-26 Canon Inc 半導体装置及びその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06189529A (ja) * 1992-12-17 1994-07-08 Fuji Electric Co Ltd Ｄｃ−ｄｃコンバ−タ
JP3397778B2 (ja) * 1993-03-15 2003-04-21 株式会社東芝 Ｄｃ−ｄｃコンバータ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3119111B2 (ja) * 1995-04-10 2000-12-18 株式会社豊田自動織機製作所 Ｄｃ／ｄｃコンバータ
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5982156A (en) * 1997-04-15 1999-11-09 The United States Of America As Represented By The Secretary Of The Air Force Feed-forward control of aircraft bus dc boost converter
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3666805B2 (ja) 2000-09-19 2005-06-29 ローム株式会社 Ｄｃ／ｄｃコンバータ
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004087682A (ja) * 2002-08-26 2004-03-18 Chi Mei Electronics Corp 薄膜トランジスタ、画像表示素子および画像表示装置
JP2004104942A (ja) * 2002-09-11 2004-04-02 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバータ
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005175386A (ja) * 2003-12-15 2005-06-30 Asahi Kasei Corp 有機半導体素子
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7072193B2 (en) 2004-05-19 2006-07-04 Toppoly Optoelectronics Corp. Integrated charge pump DC/DC conversion circuits using thin film transistors
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006024610A (ja) * 2004-07-06 2006-01-26 Sony Corp 薄膜トランジスタおよび表示装置
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP4643996B2 (ja) 2005-01-24 2011-03-02 ルネサスエレクトロニクス株式会社 チャージポンプ回路及びその昇圧方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4984416B2 (ja) * 2005-03-31 2012-07-25 凸版印刷株式会社 薄膜トランジスタの製造方法
JP4887646B2 (ja) * 2005-03-31 2012-02-29 凸版印刷株式会社 薄膜トランジスタ装置及びその製造方法並びに薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP5116251B2 (ja) * 2005-05-20 2013-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7537976B2 (en) 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007074190A (ja) * 2005-09-06 2007-03-22 Rohm Co Ltd 三角波発生回路ならびにそれを用いたパルス幅変調器およびスイッチングレギュレータ
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
WO2007029547A1 (ja) * 2005-09-08 2007-03-15 Sumitomo Chemical Company, Limited フッ素化シクロペンタン環と芳香環との縮合したユニットを含む重合体、並びにこれを用いた有機薄膜及び有機薄膜素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1935027B1 (en) * 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7714562B2 (en) 2005-12-05 2010-05-11 Panasonic Corporation Hysteretic switching regulator
US7314801B2 (en) * 2005-12-20 2008-01-01 Palo Alto Research Center Incorporated Semiconductor device having a surface conducting channel and method of forming
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5194468B2 (ja) * 2006-03-07 2013-05-08 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7443202B2 (en) 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
CN101356652B (zh) * 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8106382B2 (en) 2006-06-21 2012-01-31 Panasonic Corporation Field effect transistor
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
WO2008099863A1 (ja) * 2007-02-16 2008-08-21 Idemitsu Kosan Co., Ltd. 半導体，半導体装置及び相補型トランジスタ回路装置
JP5076536B2 (ja) 2007-02-16 2012-11-21 富士通セミコンダクター株式会社 直流−直流変換回路、直流−直流変換制御回路および直流−直流変換制御方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8158974B2 (en) 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
JP5465825B2 (ja) 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR20080095540A (ko) * 2007-04-25 2008-10-29 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
US8748879B2 (en) * 2007-05-08 2014-06-10 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and a method for producing the same
JP5164428B2 (ja) * 2007-05-11 2013-03-21 ヤマハモーターエレクトロニクス株式会社 発電制御装置及び鞍乗型車両
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009060702A (ja) 2007-08-30 2009-03-19 Sanyo Electric Co Ltd チャージポンプ式昇圧回路
JP4935585B2 (ja) * 2007-08-31 2012-05-23 富士電機株式会社 誤差増幅回路およびスイッチング電源回路
JP5528667B2 (ja) 2007-11-28 2014-06-25 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の制御方法
JP5309547B2 (ja) * 2007-12-13 2013-10-09 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009200944A (ja) * 2008-02-22 2009-09-03 Oki Semiconductor Co Ltd ヒステリシスコンパレータ
JP5228567B2 (ja) * 2008-03-26 2013-07-03 ミツミ電機株式会社 昇圧型ｄｃ−ｄｃコンバータ
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US8482329B2 (en) * 2008-08-08 2013-07-09 Lsi Corporation High voltage input receiver with hysteresis using low voltage transistors
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101643204B1 (ko) * 2008-12-01 2016-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
KR101945301B1 (ko) 2009-10-16 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 장치
WO2011046010A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
JP5730529B2 (ja) 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 半導体装置
KR101751712B1 (ko) 2009-10-30 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691889A (en) * 1995-12-13 1997-11-25 Unitrode Corporation Controller having feed-forward and synchronization features
US20060220619A1 (en) * 2005-03-29 2006-10-05 Fuji Jukogyo Kabushiki Kaisha Remaining capacity calculating device and method for electric power storage
US7323851B2 (en) * 2005-09-22 2008-01-29 Artesyn Technologies, Inc. Digital power factor correction controller and AC-to-DC power supply including same
US20080290393A1 (en) * 2006-05-26 2008-11-27 Tetsuya Kakehata Nonvolatile semiconductor memory device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and manufacturing method of insulating film

Also Published As

Publication number Publication date
TW201203821A (en) 2012-01-16
WO2011068025A1 (en) 2011-06-09
US20150108959A1 (en) 2015-04-23
JP2020025147A (ja) 2020-02-13
JP7106720B2 (ja) 2022-07-26
JP2023157952A (ja) 2023-10-26
JP2015159301A (ja) 2015-09-03
JP2022140487A (ja) 2022-09-26
JP2017195417A (ja) 2017-10-26
JP2019012858A (ja) 2019-01-24
JP6625188B2 (ja) 2019-12-25
JP2011139627A (ja) 2011-07-14
JP7335394B2 (ja) 2023-08-29
US20110133706A1 (en) 2011-06-09
US9270173B2 (en) 2016-02-23
JP6424259B2 (ja) 2018-11-14
JP6898979B2 (ja) 2021-07-07
JP6189353B2 (ja) 2017-08-30
US8922182B2 (en) 2014-12-30
JP5725814B2 (ja) 2015-05-27
JP2021153193A (ja) 2021-09-30

Similar Documents

Publication Publication Date Title
JP7335394B2 (ja) 半導体装置
TWI649882B (zh) 電壓調整器電路及半導體裝置
TWI493311B (zh) 電壓調整器電路
US9224757B2 (en) DC-DC converter and manufacturing method thereof
KR101819644B1 (ko) 전압 조정 회로