以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、本発明の一態様は、集積回路、RFタグ、記憶媒体、太陽電池、発光素子を用いた照明装置、半導体表示装置など、DCDCコンバータを用いることができるあらゆる半導体装置を、その範疇に含む。なお、集積回路には、マイクロプロセッサ、画像処理回路、DSP(Digital Signal Processor)、マイクロコントローラを含むLSI(Large Scale Integrated Circuit)、FPGA(Field Programmable Gate Array)やCPLD(Complex PLD)などのプログラマブル論理回路(PLD:Programmable Logic Device)が、その範疇に含まれる。また、半導体表示装置には、液晶表示装置、有機発光素子(OLED)に代表される発光素子を各画素に備えた発光装置、電子ペーパー、DMD(Digital Micromirror Device)、PDP(Plasma Display Panel)、FED(Field Emission Display)など、DCDCコンバータを有する半導体表示装置が、その範疇に含まれる。
なお、トランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
トランジスタが有するソースとドレインは、トランジスタの導電型及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、nチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、pチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
〈DCDCコンバータの構成例1〉
図1に、本発明の一態様にかかるDCDCコンバータの、構成の一例をブロック図で示す。なお、ブロック図では、構成要素を機能ごとに分類し、互いに独立したブロックとして示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
図1に示すDCDCコンバータ10は、電流検出回路12と、電圧検出回路13と、制御回路14と、電力変換回路15とを有する。電流検出回路12は、負荷11に流れる電流の情報が含まれる信号(以下、電流信号と呼ぶ)を、生成する機能を有する。電圧検出回路13は、負荷11にかかる電圧の情報が含まれる信号(以下、電圧信号と呼ぶ)を、生成する機能を有する。
電力変換回路15は、電圧源などの電源16からDCDCコンバータ10に供給される入力電圧を出力電圧に変換する機能を有する。制御回路14は、電力変換回路15において生成される出力電圧の大きさを制御する機能を有する。
図1に示すDCDCコンバータ10では、制御回路14が、保持回路27と、増幅回路17と、増幅回路18と、補正回路19と、駆動回路20とを有する。保持回路27は、電圧検出回路13において生成される電圧信号を保持する機能を有する。増幅回路17は、保持回路27を介して入力される電圧信号を、増幅する機能を有する。増幅回路18は、電流検出回路12において生成される電流信号を、増幅する機能を有する。補正回路19は、増幅回路17と増幅回路18の電気的特性の差を補正する機能を有する。駆動回路20は、増幅された電圧信号または増幅された電流信号に従って、電力変換回路15において生成される出力電圧の大きさを制御する機能を有する。
具体的に、図1に示すDCDCコンバータ10では、電流検出回路12が抵抗素子23と、スイッチ24とを有する場合を例示している。抵抗素子23とスイッチ24は電気的に並列に接続されており、抵抗素子23は負荷11と電気的に直列に接続されている。そして、抵抗素子23が有する一対の端子のうち、負荷11に電気的に接続されている一方の端子をノードA、他方の端子をノードCとすると、スイッチ24がオフであるときのノードAの電位は、抵抗素子23が有する抵抗値が固定で、ノードCの電位が固定であるならば、抵抗素子23に流れる電流の値に従って、その値が定まる。ノードAの電位を含む信号は、電流信号として増幅回路18に供給される。
また、図1に示すDCDCコンバータ10では、電圧検出回路13が抵抗素子25及び抵抗素子26を有する場合を例示している。抵抗素子25と、抵抗素子26とは、電気的に直列に接続されている。また、抵抗素子25及び抵抗素子26と、負荷11とは、電気的に並列に接続されている。そして、抵抗素子25が有する一対の端子の一方と、抵抗素子26が有する一対の端子の一方とが電気的に接続されているものとし、これらの端子をノードBとすると、ノードBは、抵抗素子25が有する一対の端子の他方と、抵抗素子26が有する一対の端子の他方(ノードAにも相当する)との間に印加される電圧の値に従って、その電位が定まる。ノードBの電位を含む信号は、電圧信号として保持回路27に供給される。保持回路27では、ノードAの電位とノードBの電位が供給され、その電位差が保持される。
また、図1に示すDCDCコンバータ10では、駆動回路20が、選択回路21と、変調回路22とを有する。選択回路21は、増幅回路17により増幅された電圧信号と、増幅回路18により増幅された電流信号の一方を、選択する機能を有する。変調回路22は、選択回路21において選択された電圧信号または電流信号に従って、電力変換回路15において生成される出力電圧の大きさを制御するための信号を、生成する機能を有する。
〈DCDCコンバータの動作例1〉
次いで、図1に示すDCDCコンバータ10の動作例について説明する。
まず、第1の期間において、本発明の一態様にかかるDCDCコンバータ10では、電流信号の検出と、電圧信号の検出とを共に行う。具体的には、電流検出回路12においてスイッチ24をオフにすることで、負荷11に流れる電流が、ノードAを介して抵抗素子23に流れるようにする。ノードCには接地電位などの所定の電位が与えられているとすると、ノードAの電位は抵抗素子23に流れる電流値によって定まる。そして、ノードAの上記電位を含む電流信号は、増幅回路18に供給される。増幅回路18において増幅された上記電流信号は、駆動回路20に供給される。
一方、電圧検出回路13では、出力電圧が負荷11に供給されることで、負荷11に印加される電圧が、抵抗素子25が有する他方の端子と、抵抗素子26が有する他方の端子(ノードA)との間に印加される。よって、ノードBの電位は、抵抗素子25の抵抗値と抵抗素子26の抵抗値の比率と、負荷11に印加されている電圧とに従って定まる。ノードBの電位を含む信号は、電圧信号として保持回路27に供給される。また、ノードAの電位も、保持回路27に供給される。
駆動回路20では、選択回路21により、増幅回路18からの電流信号が変調回路22に供給される。変調回路22では、上記電流信号を用いて、電力変換回路15において生成される出力電圧の大きさを制御するための信号を、生成する。具体的に、上記電流信号が所定の値よりも大きかった場合、電力変換回路15において生成される出力電圧が小さくなるように制御する信号を、生成する。また、上記電流信号が所定の値よりも小さかった場合、電力変換回路15において生成される出力電圧が大きくなるように制御する信号を、生成する。
電力変換回路15では、変調回路22において生成される上記信号に従って、電源16からの入力電圧を、所定の大きさに調整された出力電圧に変換する。大きさが調整された出力電圧は、負荷11に供給される。そして、所定の大きさに調整された出力電圧が負荷11に供給されることで、負荷11に供給される電流値も所定の大きさに調整される。
そして、所定の大きさに調整された出力電圧が負荷11に供給されることで、負荷11に印加される電圧が、電圧検出回路13において、抵抗素子25が有する他方の端子と、抵抗素子26が有する他方の端子(ノードA)との間に印加される。そして、ノードBの電位が上記電圧に従って再度定まり、ノードBの電位を含む信号が、電圧信号として保持回路27に供給される。そして、上記電圧信号の電位、すなわちノードBの電位と、ノードAの電位との間の電位差は、保持回路27において保持される。
なお、所定の大きさに調整された出力電圧が負荷11に供給された後において、保持回路27に保持された上記電位差は、負荷11に供給される電流値を所定の大きさに調整するのに適した値に設定されていると言える。
次いで、第2の期間において、補正回路19では、増幅回路17と増幅回路18の電気的特性の差を補正する。具体的に、補正回路19には、増幅回路18において増幅された電流信号が供給される。また、保持回路27において保持されている電圧信号は、増幅回路17において増幅される。そして、補正回路19には、増幅された上記電圧信号が供給される。
補正回路19では、増幅回路17に、ノードBからの電位と、ノードAの電位に、保持回路27において保持されている電位差が加算された電位とが入力されているときに、増幅回路17から出力される電位が、増幅回路18から出力される電流信号の電位と同じ高さになるように、増幅回路17の電気的特性を補正するための信号(以下、補正信号と呼ぶ)が生成される。補正信号の電流値は、増幅回路17から補正回路19に入力される電圧信号と、増幅回路18から補正回路19に入力される電流信号の電位の差によって定められるが、補正回路19は、補正信号の電流値が補正回路19への上記電圧信号と上記電流信号の入力が行われないときでも維持されるように、上記電圧信号と上記電流信号の電位の差を保持する機能を有する。
そして、増幅回路17では、補正回路19で生成された補正信号が増幅回路17に入力されることで、出力される電圧信号の電位が補正される。その結果、ノードAとノードBの電位差が、保持回路27において保持されている電位差に近ければ近いほど、増幅回路17から出力される電圧信号の電位は、電流信号の電位に近づくように補正される。
なお、図1では、増幅回路17から出力される電圧信号の電位を補正するための補正信号が、補正回路19で生成される場合を例示している。本発明の一態様では、増幅回路18から出力される電流信号の電位を補正するための補正信号が、補正回路19で生成されていても良い。或いは、増幅回路17から出力される電圧信号の電位を補正するための補正信号と、増幅回路18から出力される電流信号の電位を補正するための補正信号とが、共に補正回路19で生成されても良い。
また、第2の期間では、第1の期間と同様に、駆動回路20が有する選択回路21により、増幅された上記電流信号が変調回路22に供給される。変調回路22では、上記電流信号を用いて、電力変換回路15において生成される出力電圧の大きさを制御するための信号を、生成する。電力変換回路15では、変調回路22において生成される上記信号に従って、電源16からの入力電圧を、所定の大きさに調整された出力電圧に変換する。大きさが調整された出力電圧は、負荷11に供給される。そして、所定の大きさに調整された出力電圧が負荷11に供給されることで、負荷11に供給される電流値も所定の大きさに調整される。
次いで、第3の期間において、本発明の一態様にかかるDCDCコンバータ10では、電圧信号を用いて、電力変換回路15において生成される出力電圧の大きさを制御する。具体的に、第3の期間では、電流検出回路12においてスイッチ24をオンにすることで、ノードAの電位を、ノードCに与えられている接地電位などの所定の電位に、限りなく近づける。
そして、増幅回路17では、第1の期間において、保持回路27に保持されたノードAとノードBの間の電位差を基準として、第3の期間におけるノードAとノードBの間の電位差が、上記基準となる電位差に近づくように、ノードBの電位を含む電圧信号を増幅する。
そして、第3の期間では、駆動回路20が有する選択回路21によって、増幅回路17において増幅された上記電圧信号が、変調回路22に供給される。変調回路22では、上記電圧信号を用いて、電力変換回路15において生成される出力電圧の大きさを制御するための信号を、生成する。電力変換回路15では、変調回路22において生成される上記信号に従って、電源16からの入力電圧を、所定の大きさに調整された出力電圧に変換する。大きさが調整された出力電圧は、負荷11に供給される。そして、所定の大きさに調整された出力電圧が負荷11に供給されることで、負荷11に供給される電流値は、第1の期間において電流信号により調整された大きさに、限りなく近い値に調整される。
本発明の一態様にかかるDCDCコンバータ10では、第1の期間乃至第3の期間で行われる上記動作を順に繰り返すことができる。そして、本発明の一態様では、第3の期間において、スイッチ24をオンにすることで、抵抗素子23に電流が流れるのを防ぐことができる。よって、抵抗素子23において生じる電力の損失を小さく抑え、DCDCコンバータ10の電力変換効率の向上を実現することができる。
また、本発明の一態様にかかるDCDCコンバータ10では、補正回路19が増幅回路17と増幅回路18の電気的特性の差に関する情報を補正信号含めて増幅回路17に入力することで、増幅回路18から出力される電流信号の電位に近づけるように、増幅回路17から出力される電圧信号の電位を補正することができる。よって、増幅回路17と増幅回路18の電気的特性の差を補正することができるので、電流信号を用いて電力変換回路15の出力電圧が制御される第2の期間と、電圧信号を用いて電力変換回路15の出力電圧が制御される第3の期間の切り替えのときに、負荷11に流れる電流値が変動するのを防ぐことができる。
〈DCDCコンバータの構成例2〉
次いで、本発明の一態様にかかるDCDCコンバータ10の、補正回路19のより詳しい構成の一例について説明する。図2に、本発明の一態様にかかるDCDCコンバータの、構成の一例をブロック図で示す。
図2に示すDCDCコンバータ10は、電流検出回路12と、電圧検出回路13と、制御回路14と、電力変換回路15とを有する点において、図1に示すDCDCコンバータ10と構成が同じである。また、図2に示すDCDCコンバータ10は、制御回路14が、保持回路27と、増幅回路17と、増幅回路18と、補正回路19と、駆動回路20とを有する点において、図1に示すDCDCコンバータ10と構成が同じである。
そして、図2に示すDCDCコンバータ10は、補正回路19が、増幅回路17から出力される電圧信号の電位を保持する機能を有する容量素子30と、容量素子30への電圧信号の電位の供給を制御するスイッチ28と、増幅回路18から出力される電流信号の電位を保持する機能を有する容量素子31と、容量素子31への電流信号の電位の供給を制御するスイッチ29とを有する。
具体的に、図2に示す補正回路19では、上記第2の期間において、スイッチ28及びスイッチ29がオンになる。上記動作により、増幅回路17から出力された電圧信号の電位が、スイッチ28を介して容量素子30に供給され、増幅回路18から出力された電流信号の電位が、スイッチ29を介して容量素子31に供給される。そして、図2に示す補正回路19では、上記第3の期間が開始される前に、スイッチ28及びスイッチ29がオフになる。上記動作により、電圧信号の電位は容量素子30に、電流信号の電位は容量素子31において保持される。
補正回路19では、補正回路19に入力される電圧信号と電流信号の電位の差が小さくなるように、増幅回路17から出力される電圧信号の電位を補正するための補正信号が生成される。補正信号の電流値は、補正回路19に入力される電圧信号と電流信号の電位の差によって定められるが、補正回路19では、補正回路19への電圧信号と電流信号の入力が行われない第3の期間においても、容量素子30に電圧信号の電位が保持され、容量素子31において電流信号の電位が保持されるため、補正信号の電流値が維持される。
なお、スイッチ28及びスイッチ29は、容量素子30及び容量素子31の電位をそれぞれ保持する機能を有しているため、オフ電流の著しく小さいトランジスタを用いることが望ましい。シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体膜に、チャネル形成領域が形成されることを特徴とするトランジスタは、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタに比べて、オフ電流を著しく小さくすることができるので、上記トランジスタとして用いるのに好適である。このような半導体としては、例えば、シリコンの2倍以上の大きなバンドギャップを有する、酸化物半導体、窒化ガリウムなどが挙げられる。よって、上記構成を有するトランジスタをスイッチ28及びスイッチ29として用いることで、容量素子30または容量素子31に保持されている電荷が、リークするのを防ぐことができる。
上記構成により、第2の期間において取得した補正信号の電位をより長い期間維持することができる。その結果、第1の期間に対する第3の期間の長さの比率を高めることができるので、DCDCコンバータ10の電力変換効率をより高めることができる。
〈DCDCコンバータの構成例3〉
次いで、図1に示すDCDCコンバータ10の、より詳しい構成の一例について、図3を用いて説明する。
図3に示すDCDCコンバータ10は、図1に示すDCDCコンバータ10と同様に、電流検出回路12と、電圧検出回路13と、制御回路14と、電力変換回路15とを有する。そして、図3に示すDCDCコンバータ10では、図1に示すDCDCコンバータ10と同様に、制御回路14が、保持回路27と、増幅回路17と、増幅回路18と、補正回路19と、駆動回路20とを有する。
また、図3に示すDCDCコンバータ10は、図1に示すDCDCコンバータ10と同様に、電圧検出回路13は、電気的に直列に接続された抵抗素子25及び抵抗素子26を有する。そして、図3では、電流検出回路12が、電気的に並列に接続された抵抗素子23と、スイッチ24として機能するトランジスタ24tとを有する場合を例示している。トランジスタ24tのゲートには、信号GSSが与えられる。
そして、図3では、保持回路27が容量素子32とスイッチ33とを有する。また、増幅回路17はエラーアンプEAvを有し、増幅回路18はエラーアンプEAcを有する。
具体的に、電圧検出回路13のノードBは、エラーアンプEAvが有する非反転入力端子(+)に電気的に接続されている。すなわち、電圧検出回路13から出力される電圧信号は、エラーアンプEAvが有する非反転入力端子(+)に供給される。また、容量素子32の一方の電極は、ノードAに電気的に接続されている。また、容量素子32の他方の電極は、エラーアンプEAvが有する反転入力端子(−)に電気的に接続されている。スイッチ33は、エラーアンプEAvが有する非反転入力端子(+)と反転入力端子(−)の間の導通状態を制御する機能を有する。
また、具体的に、ノードAは、エラーアンプEAcが有する非反転入力端子(+)に電気的に接続されている、また、エラーアンプEAcが有する反転入力端子(−)は、電位VREFが供給される配線に、電気的に接続されている。
また、図3に示すDCDCコンバータ10では、補正回路19がスイッチ28及びスイッチ29と、容量素子30及び容量素子31とを有する点において、図2に示すDCDCコンバータ10と同じである。そして、図3に示すDCDCコンバータ10では、補正回路19が、2つの入力電位の差に応じて出力電流の値が定まるGmアンプGmvと、スイッチ34とを有する。スイッチ34は、信号DOC1に従って、導通状態が制御される。
具体的に、エラーアンプEAvの出力端子は、スイッチ28を介して、容量素子30の一方の電極と、GmアンプGmvの非反転入力端子(+)とに、電気的に接続されている。容量素子30の他方の電極は、所定の電位が供給される配線に電気的に接続されている。また、エラーアンプEAcの出力端子は、スイッチ29を介して、容量素子31の一方の電極と、GmアンプGmvの反転入力端子(−)とに、電気的に接続されている。容量素子31の他方の電極は、所定の電位が供給される配線に電気的に接続されている。GmアンプGmvの出力端子は、スイッチ34を介して、エラーアンプEAvの電源端子に電気的に接続されている。すなわち、GmアンプGmvの出力端子から出力される電流は、補正信号として、スイッチ34を介して、エラーアンプEAvの電源端子に供給される。
また、図3では、選択回路21が、スイッチ35及びスイッチ36を有する。スイッチ35は、信号Sig1に従って導通状態が制御され、スイッチ36は、信号Sig1に対して電位の極性が反転している信号Sig1bに従って、導通状態が制御される。また、図3では、変調回路22が、コンパレータCompと、三角波生成回路37とを有する。三角波生成回路37は、三角波またはノコギリ波の電位波形を有する信号を、生成する機能を有する。
具体的に、エラーアンプEAvの出力端子は、スイッチ36を介して、コンパレータCompの非反転入力端子(+)に電気的に接続されている。また、エラーアンプEAcの出力端子は、スイッチ35を介して、コンパレータCompの非反転入力端子(+)に電気的に接続されている。三角波生成回路37において生成された三角波またはノコギリ波の電位波形を有する信号は、コンパレータCompの反転入力端子(−)に入力される。そして、コンパレータCompの出力端子から出力された信号は、電力変換回路15に供給される。
また、図3では、入力電圧を降圧させる機能を有する、電力変換回路15の構成例を示している。具体的に、図3では、電力変換回路15が、バッファ38と、容量素子39と、インダクタ40と、ダイオード41と、トランジスタ42とを有する。そして、コンパレータCompの出力端子から電力変換回路15に供給される信号は、バッファ38を介して、信号GSとしてトランジスタ42のゲートに供給される。トランジスタ42は、信号GSに従って、電源16と、ダイオード41のカソード及びインダクタ40の一方の端子との、導通状態を制御する機能を有する。ダイオード41のアノードは、所定の電位が供給される配線に、電気的に接続されている。インダクタ40の他方の端子は、容量素子39の一方の電極に電気的に接続されており、容量素子39の他方の電極は、所定の電位が供給される配線に、電気的に接続されている。
そして、インダクタ40の他方の端子は、電圧検出回路13が有する抵抗素子25の他方の端子と、負荷11とに、電気的に接続されている。
図3に示す電力変換回路15では、トランジスタ42がオンになると、インダクタ40に起電力が生じる。インダクタ40では、起電力によって印加された電圧と、インダクタ40が有するインダクタンスとに応じて、電流が流れる。次いで、トランジスタ42がオフになると、インダクタ40では、上記電流を維持する方向、すなわち、トランジスタ42がオンのときに生じた起電力とは逆の方向に、起電力が生じる。その結果、ダイオード41とインダクタ40とを経由する電流の経路が形成され、インダクタ40では上記電流が維持される。よって、インダクタ40の他方の端子の電位は、一方の端子の電位よりも低いままであり、他方の端子の電位は、容量素子39によって保持される。
なお、トランジスタ42がオンである期間の比率が高いほど、容量素子39に保持されている電位は高くなり、インダクタ40の一方の端子の電位に近づく。逆に、トランジスタ42がオンである期間の比率が低いほど、容量素子39に保持されている電位は低くなる。
本発明の一態様では、電力変換回路15が、入力電圧を昇圧させる機能を有するような、構成であっても良い。
〈DCDCコンバータの動作例2〉
次いで、図3に示すDCDCコンバータ10の動作例について説明する。
まず、第1の期間において、DCDCコンバータ10では、電流信号の検出と、電圧信号の検出とを共に行う。具体的には、電流検出回路12において信号GSSの電位を制御することで、トランジスタ24tをオフにする。トランジスタ24tがオフになることで、負荷11に流れる電流がノードAを介して抵抗素子23に流れ、当該電流の電流値に応じた電位がノードAに生じる。そして、ノードAの上記電位を含む電流信号は、エラーアンプEAcの非反転入力端子(+)に供給される。エラーアンプEAcは、反転入力端子(−)に供給される電位VREFと、非反転入力端子(+)に供給される電流信号の電位との電位差を増幅する。エラーアンプEAcにおいて増幅された上記電流信号は、選択回路21に供給される。
一方、電圧検出回路13では、負荷11に印加される電圧が供給されることで、上記電圧に応じた電位がノードBに生じる。ノードBの電位を含む信号は、電圧信号として保持回路27に供給される。また、保持回路27にはノードAの電位が供給される。そして、保持回路27では、スイッチ33がオンになっており、ノードAとノードBの電位差が、容量素子32に供給される。
また、保持回路27においてスイッチ33がオンになることで、エラーアンプEAvの非反転入力端子(+)と反転入力端子(−)には、共にノードBの電位が与えられる。
なお、第1の期間において補正回路19では、信号DOC1の電位を制御することでスイッチ34をオフとし、信号DOC2の電位を制御することでスイッチ28及びスイッチ29をオフとする。
選択回路21では、信号Sig1の電位と信号Sig1bの電位とを制御することで、スイッチ35をオン、スイッチ36をオフとする。上記動作により、エラーアンプEAcからの電流信号は、スイッチ35を介してコンパレータCompの非反転入力端子(+)に供給される。また、コンパレータCompの反転入力端子(−)には、三角波生成回路37で生成される、三角波またはノコギリ波の電位波形を有する信号が、供給される。そして、コンパレータCompでは、周期が一定であり、なおかつパルス幅が非反転入力端子(+)に与えられる電位に従って変化する、矩形波の信号が生成される。
電力変換回路15では、コンパレータCompにおいて生成される上記信号に従って、電源16からの入力電圧を、所定の大きさに調整された出力電圧に変換する。大きさが調整された出力電圧は、負荷11に供給される。所定の大きさに調整された出力電圧が負荷11に供給されることで、負荷11に供給される電流値も所定の大きさに調整される。
そして、所定の大きさに調整された出力電圧が負荷11に供給されることで、負荷11に印加される電圧が、再度、電圧検出回路13に供給される。電圧検出回路13では、供給された電圧に応じた電位が、ノードBに生じる。そして、保持回路27では、スイッチ33がオンになっており、ノードAとノードBの電位差は、容量素子32に供給される。
第1の期間が終了すると、保持回路27においてスイッチ33はオフになり、ノードAとノードBの電位差は、容量素子32において保持される。容量素子32において保持される、上記ノードAとノードBの電位差は、負荷11に供給される電流値を所定の大きさに調整するのに適した、基準となる電位差であると言える。上記電位差を、以下、電位差V1とする。
次いで、第2の期間では、第1の期間に引き続いて、電流検出回路12において信号GSSの電位を制御することで、トランジスタ24tがオフの状態を維持する。そして、選択回路21において、信号Sig1の電位と信号Sig1bの電位とを制御することで、スイッチ35をオン、スイッチ36をオフとする。上記動作により、第1の期間と同様に、電流検出回路12において生成される電流信号に従って、電力変換回路15において、電源16からの入力電圧が、所定の大きさに調整された出力電圧に変換される。
そして、第2の期間において、補正回路19では、信号DOC1の電位を制御することでスイッチ34をオンとし、信号DOC2の電位を制御することでスイッチ28及びスイッチ29をオンとする。上記動作により、エラーアンプEAcにおいて増幅された電流信号は、スイッチ29を介してGmアンプGmvの反転入力端子(−)と、容量素子31が有する一方の電極に、供給される。エラーアンプEAcにおいて増幅された上記電流信号の電位を、以下、電位Veacとする。電位Veacは、負荷11に供給される電流値を所定の大きさに調整するのに適した、電流信号の電位であると言える。
また、第2の期間では、保持回路27において、スイッチ33はオフになっており、第1の期間において取得したノードAとノードBの電位差V1は、容量素子32において保持されている。そして、第1の期間において、保持回路27のスイッチ33がオンであるときに、エラーアンプEAvの非反転入力端子(+)と反転入力端子(−)には、共にノードBの電位が与えられていたので、第2の期間においてスイッチ33がオフになった直後は、エラーアンプEAvの非反転入力端子(+)と反転入力端子(−)の電位差は0に近い状態にあると言える。そして、エラーアンプEAvの出力端子の電位は、スイッチ28を介してGmアンプGmvの非反転入力端子(+)と、容量素子30が有する一方の電極に、供給される。
GmアンプGmvは、非反転入力端子(+)と反転入力端子(−)の電位差に応じて、出力端子からの出力電流の値が定まる。上記出力電流は、スイッチ34を介して、エラーアンプEAvの電源端子に供給される。エラーアンプEAvでは、上記電流が電源端子に供給されることで、出力端子の電位が、エラーアンプEAcから出力される電流信号の電位Veacに近づくように、補正される。すなわち、エラーアンプEAvは、非反転入力端子(+)と反転入力端子(−)の電位差が0に近い状態にあるときに、電位Veacを有する電圧信号を出力するように補正されると言える。
そして、エラーアンプEAvの出力端子の電位が、電位Veacに近づくと、容量素子30が有する一方の電極の電位の変化量もゼロに収束する。
第2の期間が終了すると、信号DOC2の電位を制御することでスイッチ28及びスイッチ29をオフとする。上記動作により、容量素子30が有する一方の電極の電位の変化量がゼロに収束したときの、GmアンプGmvの非反転入力端子(+)と反転入力端子(−)の電位差が、容量素子30及び容量素子31によって保持される。
次いで、第3の期間では、電流検出回路12において信号GSSの電位を制御することで、トランジスタ24tをオンにする。上記動作により、ノードAの電位が、抵抗素子23の他方の端子(ノードC)に与えられている、接地電位などの所定の電位に、限りなく近づく。また、保持回路27では、スイッチ33がオフの状態を維持する。よって、ノードAの電位が接地電位などの所定の電位に近づくように変化しても、エラーアンプEAvの反転入力端子(−)とノードAとの電位差V1は容量素子32によって保持されている。
また、電圧検出回路13のノードBの電位は、エラーアンプEAvの非反転入力端子(+)に供給されている。よって、第3の期間において、エラーアンプEAvでは、基準となる電位差V1をノードAの電位に加算した電位が、反転入力端子(−)に供給され、実際のノードAとノードBの電位差をノードAの電位に加算した電位が、非反転入力端子(+)に供給される。すなわち、エラーアンプEAvでは、反転入力端子(−)と非反転入力端子(+)の間の電位差が、実際のノードAとノードBの電位差と、基準となる電位差V1との差に相当すると言える。
そして、補正回路19では、信号DOC1の電位を制御することでスイッチ34がオンの状態を維持しており、信号DOC2の電位を制御することでスイッチ28及びスイッチ29はオフになっている。上記動作により、GmアンプGmvの非反転入力端子(+)と反転入力端子(−)の電位差は、容量素子30及び容量素子31によって保持される。そのため、エラーアンプEAvは、非反転入力端子(+)と反転入力端子(−)の電位差が0に近い状態にあるときに、電位Veacに近い値の電位を有する電圧信号を出力するように補正された状態が維持される。
なお、電位差V1は、負荷11に供給される電流値を所定の大きさに調整するのに適した、ノードAとノードBの間の基準となる電位差に相当する。よって、第3の期間において、実際のノードAとノードBの電位差と、基準となる電位差V1との間に差が生じると、当該差が小さくなるように、エラーアンプEAvの出力端子の電位は、電位Veacに近い値の電位を基準として変動する。
また、選択回路21では、信号Sig1の電位と信号Sig1bの電位とを制御することで、スイッチ35をオフ、スイッチ36をオンとする。上記動作により、エラーアンプEAvの出力端子の電位を含む電圧信号に従って、電力変換回路15において、電源16からの入力電圧が、所定の大きさに調整された出力電圧に変換される。そして、所定の大きさに調整された出力電圧が負荷11に供給されることで、負荷11に供給される電流値は、第1の期間において電流信号により調整された大きさに、限りなく近い値に調整される。
本発明の一態様にかかるDCDCコンバータ10では、第1の期間乃至第3の期間で行われる上記動作を順に繰り返すことができる。そして、本発明の一態様では、第3の期間において、トランジスタ24tをオンにすることで、抵抗素子23に電流が流れるのを防ぐことができる。よって、抵抗素子23において生じる電力の損失を小さく抑え、DCDCコンバータ10の電力変換効率の向上を実現することができる。
また、本発明の一態様にかかるDCDCコンバータ10では、補正回路19が増幅回路17と増幅回路18の電気的特性のに関する情報差を補正信号に含めて増幅回路17に入力することで、増幅回路18から出力される電流信号の電位に近づけるように、増幅回路17から出力される電圧信号の電位を補正することができる。よって、増幅回路17と増幅回路18の電気的特性の差を補正することができるので、電流信号を用いて電力変換回路15の出力電圧が制御される第2の期間と、電圧信号を用いて電力変換回路15の出力電圧が制御される第3の期間の切り替えのときに、負荷11に流れる電流値が変動するのを防ぐことができる。
なお、図3では、PWM(Pulse Width Modulation control)の電位波形を有する信号が出力される変調回路22の構成例を示しているが、本発明の一態様にかかるDCDCコンバータでは、変調回路22が、PFM(Pulse Frequency Modulation control)の電位波形を有する信号を出力する構成を有していても良い。
〈駆動回路の構成例〉
次いで、図3に示した駆動回路20とは異なる、駆動回路20の構成例を図4に示す。
図4に示す駆動回路20は、変調回路22が、コンパレータCompvと、コンパレータCompcと、三角波生成回路37とを有する。また、選択回路21は、スイッチ35及びスイッチ36を有する。スイッチ35は、信号Sig1に従って導通状態が制御され、スイッチ36は、信号Sig1に対して電位の極性が反転している信号Sig1bに従って、導通状態が制御される。
そして、図4に示す駆動回路20では、増幅回路17から出力される電圧信号が、コンパレータCompvの非反転入力端子(+)に供給される。また、増幅回路18から出力される電流信号が、コンパレータCompcの非反転入力端子(+)に供給される。三角波生成回路37において生成された三角波またはノコギリ波の電位波形を有する信号は、コンパレータCompv及びコンパレータCompcの反転入力端子(−)に供給される。そして、コンパレータCompvの出力端子から出力された信号は、スイッチ36を介して、電力変換回路15に供給される。また、そして、コンパレータCompcの出力端子から出力された信号は、スイッチ35を介して、電力変換回路15に供給される。
〈補正回路とエラーアンプEAvの接続構成例〉
次いで、図3に示すDCDCコンバータ10のエラーアンプEAvと補正回路19の接続構成の一例を、図5に示す。図5に示すエラーアンプEAvは、GmアンプGmva及びアンプAmpを有する。また、補正回路19は、スイッチ28として機能するトランジスタ28tと、スイッチ29として機能するトランジスタ29tと、容量素子30と、容量素子31と、GmアンプGmvと、スイッチ34として機能するトランジスタ34t1及びトランジスタ34t2とを有する。
GmアンプGmvaは、電圧検出回路13からの電圧信号INPが非反転入力端子(+)に供給され、保持回路27で保持されている、基準となる電圧信号INNが反転入力端子(−)に供給される。具体的に、GmアンプGmvaの非反転入力端子(+)は、電圧検出回路13のノードBに電気的に接続され、GmアンプGmvaの反転入力端子(−)は、容量素子32の他方の電極に電気的に接続されている。
GmアンプGmvaは、非反転入力端子(+)に供給される電圧信号INPの電位と、反転入力端子(−)に供給される電圧信号INNの電位との間の電位差に応じて、一対の出力端子からそれぞれ出力される電流の差が、制御される。具体的に、GmアンプGmvaでは、電圧信号INPの電位と電圧信号INNの電位との間の電位差が大きくなるほど、一対の出力端子からそれぞれ出力される電流の差が大きくなり、電圧信号INPの電位と電圧信号INNの電位との間の電位差が小さくなるほど、一対の出力端子からそれぞれ出力される電流の差が小さくなる。
GmアンプGmvaの一対の出力端子からそれぞれ出力される電流は、アンプAmpの非反転入力端子(+)と反転入力端子(−)にそれぞれ供給される。
また、GmアンプGmvは、トランジスタ28tを介して非反転入力端子(+)に供給される、アンプAmpの出力端子の電位と、トランジスタ29tを介して反転入力端子(−)に供給される電位Veacとの間の電位差に応じて、一対の出力端子からそれぞれ出力される電流の差が、制御される。具体的に、GmアンプGmvでは、アンプAmpの出力端子の電位と、電位Veacとの間の電位差が大きくなるほど、一対の出力端子からそれぞれ出力される電流の差が大きくなり、アンプAmpの出力端子の電位と、電位Veacとの間の電位差が小さくなるほど、一対の出力端子からそれぞれ出力される電流の差が小さくなる。
GmアンプGmvの一対の出力端子からそれぞれ出力される電流は、補正信号として、スイッチ34が有するトランジスタ34t1及びトランジスタ34t2を介して、アンプAmpの非反転入力端子(+)と反転入力端子(−)にそれぞれ供給される。
アンプAmpは、非反転入力端子(+)と反転入力端子(−)にそれぞれ入力される電流の差に応じて、出力端子(OUT)から出力される電位が制御される。具体的に、アンプAmpでは、非反転入力端子(+)と反転入力端子(−)にそれぞれ入力される電流の差が大きいほど、出力端子の電位は電位Veacとの間の電位差が大きくなり、非反転入力端子(+)と反転入力端子(−)にそれぞれ入力される電流の差が小さいほど、出力端子の電位は電位Veacとの間の電位差が小さくなる。
そして、エラーアンプEAvから出力される電圧信号の電位が補正回路19により補正されることで、図3に示すDCDCコンバータ10では、電力変換回路15の出力電圧の大きさが制御され、その結果、エラーアンプEAvに入力される電圧信号INPの電位と電圧信号INNの電位との間の電位差が小さくなるように補正される。
図6に、図5に示すGmアンプGmva、アンプAmp、GmアンプGmvの具体的な構成例と、GmアンプGmva、アンプAmp、及びGmアンプGmvと、トランジスタ28t、トランジスタ29t、容量素子30、容量素子31、トランジスタ34t1、及びトランジスタ34t2の接続構成例を示す。なお、図6では、GmアンプGmva、アンプAmp、GmアンプGmvがそれぞれ有する電流源への、バイアス電圧の供給を制御するバイアス回路Biasの、構成例も示す。バイアス回路Biasから出力されるバイアス電圧は、信号IREFNP1及び信号IREFNP2によって制御される。
〈DCDCコンバータの構成例4〉
次いで、図1に示したDCDCコンバータ10とは異なる、本発明の一態様にかかるDCDCコンバータの構成例について説明する。
図7に、本発明の一態様に係るDCDCコンバータ10の構成例を示す。図7に示すDCDCコンバータ10は、増幅回路17から出力される電圧信号の電位を補正する補正回路19vと、増幅回路18から出力される電流信号の電位を補正する補正回路19cとを制御回路14に有する点において、図1に示したDCDCコンバータ10と構成が異なる。
具体的に、図7に示すDCDCコンバータ10では、増幅回路17から出力される電圧信号が、補正回路19v及び補正回路19cに入力される。また、増幅回路18から出力される電流信号が、補正回路19v及び補正回路19cに入力される。そして、補正回路19vは、増幅回路17から出力される電圧信号の電位が、増幅回路18から出力される電流信号の電位に近づくように、増幅回路17から出力される電圧信号の電位を補正するための補正信号を生成する。補正回路19vにおいて生成された補正信号は、増幅回路17に供給される。また、補正回路19cは、増幅回路18から出力される電流信号の電位が、増幅回路17から出力される電圧信号の電位に近づくように、増幅回路18から出力される電流信号の電位を補正するための補正信号を生成する。補正回路19cにおいて生成された補正信号は、増幅回路18に供給される。
図7に示すDCDCコンバータ10では、電流信号を用いて電力変換回路15の出力電圧が制御される期間において、補正回路19vにより増幅回路17から出力される電圧信号の電位が制御され、電圧信号を用いて電力変換回路15の出力電圧が制御される期間において、補正回路19cにより増幅回路18から出力される電流信号の電位が制御されることで、期間が切り替わるときに電力変換回路15の出力電圧が変動するのを防ぐことができる。
図8に、図7に示したDCDCコンバータ10が有する、保持回路27、増幅回路17、増幅回路18、補正回路19v、補正回路19cの、接続構成の一例を示す。また、図8では、マルチプレクサMUX1乃至マルチプレクサMUX3が、DCDCコンバータ10に設けられている場合を例示している。
図8では、補正回路19vが、増幅回路17から出力される電圧信号の電位を保持する機能を有する容量素子30vと、容量素子30vへの電圧信号の電位の供給を制御するスイッチ28vと、増幅回路18から出力される電流信号の電位を保持する機能を有する容量素子31vと、容量素子31vへの電流信号の電位の供給を制御するスイッチ29vと、2つの入力電位の差に応じて出力電流の値が定まるGmアンプGmvと、GmアンプGmvから出力される補正信号の、エラーアンプEAvが有する電源端子への供給を制御するスイッチ34vとを有する。スイッチ28v及びスイッチ29vは、信号DOCV2に従って、導通状態が制御される。スイッチ34は、信号DOCV1に従って、導通状態が制御される。
また、補正回路19cは、増幅回路18から出力される電流信号の電位を保持する機能を有する容量素子30cと、容量素子30cへの電流信号の電位の供給を制御するスイッチ28cと、マルチプレクサMUX2から出力される電圧信号の電位を保持する機能を有する容量素子31cと、容量素子31cへの電圧信号の電位の供給を制御するスイッチ29cと、2つの入力電位の差に応じて出力電流の値が定まるGmアンプGmcと、GmアンプGmcから出力される補正信号の、エラーアンプEAcが有する電源端子への供給を制御するスイッチ34cとを有する。スイッチ28c及びスイッチ29cは、信号DOCC2に従って、導通状態が制御される。スイッチ34は、信号DOCC1に従って、導通状態が制御される。
また、マルチプレクサMUX1は、信号DOCC3に従って、図7に示すDCDCコンバータ10の、ノードAにおける電位ISENCEと、電位VREFのいずれか一方を選択し、増幅回路18が有するエラーアンプEAcの非反転入力端子(+)に供給する機能を有する。
マルチプレクサMUX2は、信号DOCC3に従って、電位VREFHと、増幅回路17から出力される電圧信号の電位のいずれか一方を選択する機能を有する。マルチプレクサMUX2により選択された電位は、スイッチ29cを介してGmアンプGmcの反転入力端子(−)及び容量素子31cの一方の電極に供給される。
マルチプレクサMUX3は、信号SELに従って、増幅回路17から出力される電圧信号の電位と、増幅回路18から出力される電流信号の電位のいずれか一方を選択し、出力端子OUTから出力する機能を有する。
また、保持回路27は、スイッチ33の導通状態が信号SHに従って制御されている。そして、図7に示すDCDCコンバータ10の、ノードBにおける電位VSENCEは、増幅回路17が有するエラーアンプEAvの非反転入力端子(+)に、電圧信号INPとして供給される。ノードBにおける電位VSENCEは、スイッチ33を介して、エラーアンプEAvの反転入力端子(−)に、電圧信号INNとして供給される。
図9に、図7及び図8に示すDCDCコンバータ10の動作に用いられる各種電位を、タイミングチャートで一例として示す。
期間T0では、信号DOCV1及び信号DOCC1の電位がハイレベルとなり、スイッチ34v及びスイッチ34cはオンとなる。また、信号DOCC3の電位がハイレベルとなることで、マルチプレクサMUX1では電位VREFが選択される。そして、選択された電位VREFがエラーアンプEAcの非反転入力端子(+)に供給されることで、エラーアンプEAcの出力端子の電位が初期化される。また、信号DOCC3の電位がハイレベルとなることで、マルチプレクサMUX2では電位VREFHが選択される。
また、期間T0では、信号DOCC2の電位がハイレベルとなることで、スイッチ28c及びスイッチ29cがオンになる。エラーアンプEAcから出力される電位は、スイッチ28cを介してGmアンプGmcの非反転入力端子(+)及び容量素子30cの一方の電極に供給される。また、マルチプレクサMUX2より選択された電位VREFHが、スイッチ29cを介してGmアンプGmcの反転入力端子(−)及び容量素子31cの一方の電極に供給される。
GmアンプGmcでは、エラーアンプEAcから出力される電位を、電位VREFHに近づけるよう補正するための、補正信号を生成する。生成された補正信号は、スイッチ34cを介してエラーアンプEAcの電源端子に供給される。
また、期間T0では、信号DOCV2の電位がローレベルとなることで、スイッチ28v及びスイッチ29vがオフになる。そして、信号SHの電位がハイレベルになることで、スイッチ33がオンとなり、電位VSENCEが信号INP及び信号INNとして、エラーアンプEAvの非反転入力端子(+)及び反転入力端子(−)にそれぞれ供給される。
また、期間T0では、信号SELの電位がハイレベルとなることで、マルチプレクサMUX3では、エラーアンプEAcから出力される電位が選択される。選択された電位は出力端子OUTから出力される。なお、エラーアンプEAcから出力される電位は、期間T0の開始時から時間の経過に伴い、電位VREFHに近づくよう徐々に補正される。よって、出力端子OUTから出力される電位も、期間T0の開始時から時間の経過に伴い、電位VREFHに近づくよう徐々に変化する。
エラーアンプEAcから出力される電位VREFHは、スイッチ28cを介して、GmアンプGmcの非反転入力端子(+)及び容量素子30cの一方の電極に供給される。
期間T1では、信号DOCV1及び信号DOCC1の電位がハイレベルを維持するため、スイッチ34v及びスイッチ34cはオンのままである。また、信号DOCC3の電位がローレベルとなることで、マルチプレクサMUX1ではノードAの電位ISENCEが選択される。そして、選択された電位ISENCEが電流信号としてエラーアンプEAcの非反転入力端子(+)に供給されることで、エラーアンプEAcにおいて当該電流信号が増幅される。
また、期間T1では、信号DOCC2の電位がローレベルとなることで、スイッチ28c及びスイッチ29cがオフになる。よって、期間T0において容量素子30cの一方の電極に供給された電位VREFHは、期間T1では容量素子30cにおいて保持され、期間T0において容量素子31cの一方の電極に供給された電位VREFHは、期間T1では容量素子31cにおいて保持される。
また、期間T1では、信号SHの電位はハイレベルを維持するので、スイッチ33はオンのままであり、電位VSENCEが信号INP及び信号INNとして、エラーアンプEAvの非反転入力端子(+)及び反転入力端子(−)にそれぞれ供給される。
そして、期間T1では、信号DOCV2の電位がハイレベルとなることで、スイッチ28v及びスイッチ29vがオンになる。よって、エラーアンプEAvから出力される電位は、スイッチ28vを介して、GmアンプGmvの非反転入力端子(+)及び容量素子30vの一方の電極に供給される。また、エラーアンプEAcにおいて増幅された電流信号は、スイッチ29vを介して、GmアンプGmvの反転入力端子(−)及び容量素子31vの一方の電極に供給される。
GmアンプGmvでは、エラーアンプEAvから出力される電位を、エラーアンプEAcにおいて増幅された電流信号の電位Veacに近づけるよう補正するための、補正信号が生成される。生成された補正信号は、スイッチ34vを介してエラーアンプEAvの電源端子に供給される。よって、エラーアンプEAvでは、出力される電位が、期間T1の開始時から時間の経過に伴い、電位Veacに近づくよう、徐々に補正される。
そして、エラーアンプEAvから出力される電位Veacは、スイッチ28vを介して、GmアンプGmvの非反転入力端子(+)及び容量素子30vの一方の電極に供給される。
また、期間T1では、信号SELの電位がハイレベルを維持するため、マルチプレクサMUX3では、エラーアンプEAcから出力される電位が選択される。選択された電位は出力端子OUTから出力される。なお、エラーアンプEAcから出力される電位は、期間T1の開始時から時間の経過に伴い、電位VREFHから電位Veacに近づくよう徐々に補正される。よって、出力端子OUTから出力される電位も、期間T1の開始時から時間の経過に伴い、電位VREFHから電位Veacに近づくよう徐々に変化する。
期間T2では、信号DOCV1及び信号DOCC1の電位がハイレベルを維持するため、スイッチ34v及びスイッチ34cはオンのままである。また、信号DOCC3の電位がローレベルを維持するため、マルチプレクサMUX1ではノードAの電位ISENCEが選択される。そして、選択された電位ISENCEが電流信号としてエラーアンプEAcの非反転入力端子(+)に供給されることで、エラーアンプEAcにおいて当該電流信号が増幅される。
また、信号DOCC3の電位がローレベルを維持するため、マルチプレクサMUX2では、エラーアンプEAvから出力される電位が選択される。
また、期間T2では、信号DOCC2の電位がハイレベルとなることで、スイッチ28c及びスイッチ29cがオンになる。エラーアンプEAcから出力される電位Veacは、スイッチ28cを介してGmアンプGmcの非反転入力端子(+)及び容量素子30cの一方の電極に供給される。また、マルチプレクサMUX2より選択された、エラーアンプEAvから出力される電位が、スイッチ29cを介してGmアンプGmcの反転入力端子(−)及び容量素子31cの一方の電極に供給される。
GmアンプGmcでは、エラーアンプEAcから出力される電位を、エラーアンプEAvから出力される電位に近づけるよう補正するための、補正信号を生成する。生成された補正信号は、スイッチ34cを介してエラーアンプEAcの電源端子に供給される。
また、期間T2では、信号DOCV2の電位がローレベルとなることで、スイッチ28v及びスイッチ29vがオフになる。よって、期間T1において容量素子30vの一方の電極に供給された電位は、期間T2では容量素子30vにおいて保持され、期間T1において容量素子31vの一方の電極に供給された電位は、期間T2では容量素子31vにおいて保持される。よって、期間T1においてGmアンプGmvから出力されていた補正信号は、期間T2においてもスイッチ34vを介してエラーアンプEAvの電源端子に供給される。
そして、期間T2では、信号SHの電位がローレベルになることで、スイッチ33がオフとなる。その結果、電位VSENCEが信号INPとして、エラーアンプEAvの非反転入力端子(+)に供給され、ノードAの電位に、容量素子32に保持されている電位差が加算された電位が、信号INNとして反転入力端子(−)に供給される。その結果、エラーアンプEAvから出力される電圧信号の電位は、信号INPと信号INNの電位差が大きいほど電位Veacとの電位差が大きくなり、信号INPと信号INNの電位差が小さいほど電位Veacとの電位差が小さくなる。
また、期間T2では、信号SELの電位がローレベルとなることで、マルチプレクサMUX3では、エラーアンプEAvから出力される電位が選択される。選択された電位は出力端子OUTから出力される。
そして、期間T3では、期間T1と同様の動作が繰り返され、期間T4では、期間T2と同様の動作が繰り返される。
〈電力変換回路の構成例〉
次いで、電力変換回路15の、図3とは異なる構成の一例について説明する。
図10に、入力電圧を昇圧させる機能を有する、電力変換回路15の構成例を示す。具体的に、図10では、電力変換回路15が、バッファ38と、容量素子39と、インダクタ40と、ダイオード41と、トランジスタ42とを有する。そして、図3に示す駆動回路20の出力端子から電力変換回路15に供給される信号は、バッファ38を介して、信号GSとしてトランジスタ42のゲートに供給される。トランジスタ42は、信号GSに従って、ダイオード41のアノード及びインダクタ40の一方の端子と、接地電位などの所定の電位が供給される配線との、導通状態を制御する機能を有する。ダイオード41のカソードは、容量素子39の一方の電極に電気的に接続されている。インダクタ40の他方の端子には、電源16からの入力電圧が供給される。容量素子39の他方の電極は、所定の電位が供給される配線に、電気的に接続されている。
そして、容量素子39の一方の電極は、図3に示す電圧検出回路13が有する抵抗素子25の他方の端子と、負荷11とに、電気的に接続されている。
図10に示す電力変換回路15では、トランジスタ42がオンになると、インダクタ40に起電力が生じる。インダクタ40では、起電力によって印加された電圧と、インダクタ40が有するインダクタンスとに応じて、電流が流れる。次いで、トランジスタ42がオフになると、インダクタ40では、上記電流の変化を妨げる方向、すなわち、トランジスタ42がオンのときに生じた起電力とは逆の方向の起電力が生じる。そのため、インダクタ40が有する一対の端子間には、トランジスタ42がオンのときにインダクタ40に流れていた電流に準じた大きさの電圧が生じる。そして、インダクタ40を流れる電流は、端子間に生じた電圧によって維持される。すなわち、トランジスタ42がオフのときには、インダクタ40とダイオード41を経由する電流の経路が形成され、インダクタ40では上記電流が維持される。このとき、容量素子39の一方の電極には、インダクタ40の他方の端子に与えられている電位に、インダクタ40の端子間に生じた電圧が加算された電位が与えられる。容量素子39の一方の電極に与えられる上記電位は、容量素子39において保持される。
なお、トランジスタ42がオンである期間の比率が高いほど、容量素子39に保持されている電位は高くなる。逆に、トランジスタ42がオンである期間の比率が低いほど、容量素子39に保持されている電位は低くなり、インダクタ40の一方の端子の電位に近づく。
〈半導体装置の構成例について〉
次いで、本発明の一態様にかかるDCDCコンバータを用いた、半導体装置の構成例について説明する。
図11(A)に、半導体装置の一つである、発光装置50の一形態を示す。図11(A)に示す発光装置50は、電源16の一例に相当する交流電源16aと、スイッチ51と、整流回路52と、DCDCコンバータ10と、負荷11の一例に相当する発光素子11aとを有している。整流回路52及びDCDCコンバータ10が、電源回路を構成している。
具体的に、図11(A)に示す発光装置50では、交流電源16aからの交流電圧が、スイッチ51を介して整流回路52に与えられ、整流される。整流されることで得られた直流電圧は、DCDCコンバータ10に入力され、その大きさが調整されて出力される。そして、DCDCコンバータ10から出力された電圧が、発光素子11aに与えられることで、発光素子11aは発光する。発光素子11aには、発光ダイオード(LED)、有機発光素子(OLED)など、様々な光源を用いることができる。
なお、図11(A)では、電源16として交流電源16aを用いている発光装置50の構成を示しているが、本発明の一態様はこの構成に限定されない。電源として交流電源ではなく直流電源を用いていても良い。ただし、直流電源を用いる場合は、整流回路52を設けなくとも良い。
また、図11(A)では、電源16である交流電源16aを有している発光装置50の構成を示しているが、本発明の一態様に係る発光装置は、必ずしも電源をその構成要素に含める必要はない。
図11(B)に、半導体装置の一つである、太陽電池53の一形態を示す。
図11(B)に示す太陽電池53は、電源16の一例に相当するフォトダイオード16bと、スイッチ55と、容量素子54と、DCDCコンバータ10とを有している。
具体的に、図11(B)に示す太陽電池53では、光が照射されるとフォトダイオード16bにおいて電圧が生じる。上記電圧は、容量素子54において平滑化された後、スイッチ55を介して、DCDCコンバータ10に入力される。そして、DCDCコンバータ10に入力された電圧は、DCDCコンバータ10においてその大きさが調整されてから、出力される。
〈半導体装置の断面構造の例〉
図12に、図3に示したDCDCコンバータ10の断面構造を、一例として示す。なお、図12では、補正回路19のスイッチ28として機能するトランジスタ28tと、容量素子30と、GmアンプGmvに用いられるトランジスタ70の断面図を、例示している。そして、図12では、容量素子30と、酸化物半導体膜にチャネル形成領域を有するトランジスタ28tとが、単結晶のシリコン基板にチャネル形成領域を有するトランジスタ70上に形成されている場合を例示している。
トランジスタ70は、非晶質、微結晶、多結晶または単結晶である、シリコン又はゲルマニウムなどの半導体膜または半導体基板に、チャネル形成領域を有していても良い。或いは、トランジスタ70は、酸化物半導体膜または酸化物半導体基板に、チャネル形成領域を有していても良い。全てのトランジスタが酸化物半導体膜または酸化物半導体基板に、チャネル形成領域を有している場合、トランジスタ28tはトランジスタ70上に積層されていなくとも良く、トランジスタ28tとトランジスタ70とは、同一の層に形成されていても良い。
シリコンの薄膜を用いてトランジスタ70を形成する場合、当該薄膜には、プラズマCVD法などの気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理により結晶化させた多結晶シリコン、単結晶シリコンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコンなどを用いることができる。
トランジスタ70が形成される半導体基板601は、例えば、シリコン基板、ゲルマニウム基板、シリコンゲルマニウム基板等を用いることができる。図12では、単結晶シリコン基板を半導体基板601として用いる場合を例示している。
また、トランジスタ70は、素子分離法により電気的に分離されている。素子分離法として、選択酸化法(LOCOS法:Local Oxidation of Silicon法)、トレンチ分離法(STI法:Shallow Trench Isolation)等を用いることができる。図12では、トレンチ分離法を用いてトランジスタ70を電気的に分離する場合を例示している。具体的に、図12では、半導体基板601にエッチング等によりトレンチを形成した後、酸化珪素などを含む絶縁物を当該トレンチに埋め込むことで形成される素子分離領域610により、トランジスタ70を素子分離させる場合を例示している。
トランジスタ70上には、絶縁膜611が設けられている。絶縁膜611には開口部が形成されている。そして、上記開口部には、トランジスタ70のソース及びドレインにそれぞれ電気的に接続されている導電膜625及び導電膜626が形成されている。
そして、導電膜625は、絶縁膜611上に形成された導電膜634に電気的に接続されており、導電膜626は、絶縁膜611上に形成された導電膜635に電気的に接続されている。
導電膜634及び導電膜635上には、絶縁膜612が形成されている。絶縁膜612には開口部が形成されており、上記開口部に、導電膜634に電気的に接続された導電膜636が形成されている。そして、導電膜636は、絶縁膜612上に形成された導電膜651に、電気的に接続されている。
また、導電膜651上には、絶縁膜613が形成されている。絶縁膜613には開口部が形成されており、上記開口部に、導電膜651に電気的に接続された導電膜652が形成されている。そして、導電膜652は、絶縁膜613上に形成された導電膜653に、電気的に接続されている。また、絶縁膜613上には、導電膜644が形成されている。
導電膜653及び導電膜644上には絶縁膜661が形成されている。そして、図12では、絶縁膜661上にトランジスタ28t及び容量素子30が形成されている。
トランジスタ28tは、絶縁膜661上に、酸化物半導体を含む半導体膜701と、半導体膜701上の、ソースまたはドレインとして機能する導電膜721及び導電膜722と、半導体膜701、導電膜721及び導電膜722上のゲート絶縁膜662と、ゲート絶縁膜662上に位置し、導電膜721と導電膜722の間において半導体膜701と重なっているゲート電極731と、を有する。なお、導電膜721及び722はそれぞれ、絶縁膜661に設けられた開口部において導電膜644及び653に電気的に接続されている。
そして、トランジスタ28tでは、半導体膜701において、導電膜721に重なる領域と、ゲート電極731に重なる領域との間に、領域710が存在する。また、トランジスタ28tでは、半導体膜701において、導電膜722に重なる領域と、ゲート電極731に重なる領域との間に、領域711が存在する。領域710及び領域711に、導電膜721、導電膜722、及びゲート電極731をマスクとしてアルゴン、p型の導電型を半導体膜701に付与する不純物、或いは、n型の導電型を半導体膜701に付与する不純物を添加することで、半導体膜701のうちゲート電極731に重なる領域よりも、領域710及び領域711の抵抗率を下げることができる。
また、容量素子30は、絶縁膜661上の導電膜654と、導電膜654と重なるゲート絶縁膜662と、ゲート絶縁膜662を間に挟んで導電膜654と重畳する導電膜655とを有する。導電膜654は、絶縁膜661上に導電膜を形成し、当該導電膜を所望の形状に加工することで、導電膜722と共に形成することができる。導電膜655は、ゲート絶縁膜662上に導電膜を形成し、当該導電膜を所望の形状に加工することで、ゲート電極731と共に形成することができる。
そして、トランジスタ28t及び容量素子30上に、絶縁膜663が設けられている。
なお、図12において、トランジスタ28tは、ゲート電極731を半導体膜701の片側において少なくとも有していれば良いが、半導体膜701を間に挟んで存在する一対のゲート電極を有していても良い。
トランジスタ28tが、半導体膜701を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極には導通状態または非導通状態を制御するための信号が与えられ、他方のゲート電極は、電位が他から与えられている状態であっても良い。この場合、一対のゲート電極に、同じ高さの電位が与えられていても良いし、他方のゲート電極にのみ接地電位などの固定の電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタの閾値電圧を制御することができる。
また、図12では、トランジスタ28tが、一のゲート電極731に対応した一のチャネル形成領域を有する、シングルゲート構造である場合を例示している。しかし、トランジスタ28tは、電気的に接続された複数のゲート電極を有することで、一の活性層にチャネル形成領域を複数有する、マルチゲート構造であっても良い。
〈トランジスタについて〉
次いで、酸化物半導体膜にチャネル形成領域を有するトランジスタ90の構成例について説明する。
図13に、酸化物半導体膜にチャネル形成領域を有するトランジスタ90の構成を、一例として示す。図13(A)には、トランジスタ90の上面図を示す。なお、図13(A)では、トランジスタ90のレイアウトを明確にするために、各種の絶縁膜を省略している。また、図13(A)に示した上面図の、一点鎖線A1−A2における断面図を図13(B)に示し、一点鎖線A3−A4における断面図を図13(C)に示す。
図13に示すように、トランジスタ90は、基板97に形成された絶縁膜91上において、順に積層された酸化物半導体膜92a及び酸化物半導体膜92bと、酸化物半導体膜92bに電気的に接続され、ソース電極またはドレイン電極としての機能を有する導電膜93及び導電膜94と、酸化物半導体膜92b、導電膜93及び導電膜94上の酸化物半導体膜92cと、ゲート絶縁膜としての機能を有し、なおかつ酸化物半導体膜92c上に位置する絶縁膜95と、ゲート電極としての機能を有し、なおかつ絶縁膜95上において酸化物半導体膜92a乃至酸化物半導体膜92cと重なる導電膜96とを有する。なお、基板97は、ガラス基板や半導体基板などであってもよいし、ガラス基板や半導体基板上に半導体素子が形成された素子基板であってもよい。
また、トランジスタ90の、具体的な構成の別の一例を、図14に示す。図14(A)には、トランジスタ90の上面図を示す。なお、図14(A)では、トランジスタ90のレイアウトを明確にするために、各種の絶縁膜を省略している。また、図14(A)に示した上面図の、一点鎖線A5−A6における断面図を図14(B)に示し、一点鎖線A7−A8における断面図を図14(C)に示す。
図14に示すように、トランジスタ90は、絶縁膜91上において、順に積層された酸化物半導体膜92a乃至酸化物半導体膜92cと、酸化物半導体膜92cに電気的に接続され、ソース電極またはドレイン電極としての機能を有する導電膜93及び導電膜94と、ゲート絶縁膜としての機能を有し、なおかつ酸化物半導体膜92c、導電膜93及び導電膜94上に位置する絶縁膜95と、ゲート電極としての機能を有し、なおかつ絶縁膜95上において酸化物半導体膜92a乃至酸化物半導体膜92cと重なる導電膜96とを有する。
なお、図13及び図14では、積層された酸化物半導体膜92a乃至酸化物半導体膜92cを用いるトランジスタ90の構成を例示している。トランジスタ90が有する酸化物半導体膜は、積層された複数の酸化物半導体膜で構成されているとは限らず、単膜の酸化物半導体膜で構成されていても良い。
酸化物半導体膜92a乃至酸化物半導体膜92cが順に積層されている半導体膜をトランジスタ90が有する場合、酸化物半導体膜92a及び酸化物半導体膜92cは、酸化物半導体膜92bを構成する金属元素の少なくとも1つを、その構成要素に含み、伝導帯下端のエネルギーが酸化物半導体膜92bよりも0.05eV以上、0.07eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下、真空準位に近い酸化物膜である。さらに、酸化物半導体膜92bは、少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。
上記構成の半導体膜をトランジスタ90が有する場合、ゲート電極に電圧を印加することで、半導体膜に電界が加わると、半導体膜のうち、伝導帯下端のエネルギーが小さい酸化物半導体膜92bにチャネル領域が形成される。即ち、酸化物半導体膜92bと絶縁膜95との間に酸化物半導体膜92cが設けられていることによって、絶縁膜95と離隔している酸化物半導体膜92bに、チャネル領域を形成することができる。
また、酸化物半導体膜92cは、酸化物半導体膜92bを構成する金属元素の少なくとも1つをその構成要素に含むため、酸化物半導体膜92bと酸化物半導体膜92cの界面では、界面散乱が起こりにくい。従って、当該界面においてキャリアの動きが阻害されにくいため、トランジスタ90の電界効果移動度が高くなる。
また、酸化物半導体膜92bと酸化物半導体膜92aの界面に界面準位が形成されると、界面近傍の領域にもチャネル領域が形成されるために、トランジスタ90の閾値電圧が変動してしまう。しかし、酸化物半導体膜92aは、酸化物半導体膜92bを構成する金属元素の少なくとも1つをその構成要素に含むため、酸化物半導体膜92bと酸化物半導体膜92aの界面には、界面準位が形成されにくい。よって、上記構成により、トランジスタ90の閾値電圧等の電気的特性のばらつきを、低減することができる。
また、酸化物半導体膜間に不純物が存在することによって、各膜の界面にキャリアの流れを阻害する界面準位が形成されることがないよう、複数の酸化物半導体膜を積層させることが望ましい。積層された酸化物半導体膜の膜間に不純物が存在していると、酸化物半導体膜間における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリアがトラップされるか、あるいは再結合により消滅してしまうからである。膜間における不純物を低減させることで、主成分である一の金属を少なくとも共に有する複数の酸化物半導体膜を、単に積層させるよりも、連続接合(ここでは特に伝導帯下端のエネルギーが各膜の間で連続的に変化するU字型の井戸構造を有している状態)が形成されやすくなる。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置(スパッタリング装置)を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気(5×10−7Pa乃至1×10−4Pa程度まで)することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体が逆流しないようにしておくことが好ましい。
高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみならず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素ガスやアルゴンガスの露点を、−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。具体的に、酸化物半導体膜92bがIn−M−Zn酸化物(Mは、Ga、Y、Zr、La、Ce、またはNd)の場合、酸化物半導体膜92bを成膜するために用いるターゲットにおいて、金属元素の原子数比をIn:M:Zn=x1:y1:z1とすると、x1/y1は、1/3以上6以下、さらには1以上6以下であって、z1/y1は、1/3以上6以下、さらには1以上6以下であることが好ましい。なお、z1/y1を1以上6以下とすることで、酸化物半導体膜92bとしてCAAC−OS膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、In:M:Zn=1:1:1、In:M:Zn=3:1:2等がある。
具体的に、酸化物半導体膜92a、酸化物半導体膜92cがIn−M−Zn酸化物(Mは、Ga、Y、Zr、La、Ce、またはNd)の場合、酸化物半導体膜92a、酸化物半導体膜92cを成膜するために用いるターゲットにおいて、金属元素の原子数比をIn:M:Zn=x2:y2:z2とすると、x2/y2<x1/y1であって、z2/y2は、1/3以上6以下、さらには1以上6以下であることが好ましい。なお、z2/y2を1以上6以下とすることで、酸化物半導体膜92a、酸化物半導体膜92cとしてCAAC−OS膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、In:M:Zn=1:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3:6、In:M:Zn=1:3:8等がある。
なお、酸化物半導体膜92a及び酸化物半導体膜92cの厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。また、酸化物半導体膜92bの厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下であり、さらに好ましくは3nm以上50nm以下である。
3層構造の半導体膜において、酸化物半導体膜92a乃至酸化物半導体膜92cは、非晶質または結晶質の両方の形態を取りうる。ただし、チャネル領域が形成される酸化物半導体膜92bが結晶質であることにより、トランジスタ90に安定した電気的特性を付与することができるため、酸化物半導体膜92bは結晶質であることが好ましい。
なお、チャネル形成領域とは、トランジスタ90の半導体膜のうち、ゲート電極と重なり、かつソース電極とドレイン電極に挟まれる領域を意味する。また、チャネル領域とは、チャネル形成領域において、電流が主として流れる領域をいう。
例えば、酸化物半導体膜92a及び酸化物半導体膜92cとして、スパッタリング法により形成したIn−Ga−Zn酸化物膜を用いる場合、酸化物半導体膜92a及び酸化物半導体膜92cの成膜には、In−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原子数比])であるターゲットを用いることができる。成膜条件は、例えば、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力0.4Paとし、基板温度を200℃とし、DC電力0.5kWとすればよい。
また、酸化物半導体膜92bをCAAC−OS膜とする場合、酸化物半導体膜92bの成膜には、In−Ga−Zn酸化物(In:Ga:Zn=1:1:1[原子数比])を含む多結晶ターゲットを用いることが好ましい。成膜条件は、例えば、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度300℃とし、DC電力0.5kWとすることができる。
なお、酸化物半導体膜92a乃至92cは、スパッタリング法により形成することができるが、他の方法、例えば、熱CVD法により形成してもよい。熱CVD法の例としてMOCVD(Metal Organic Chemical Vapor Deposition)法やALD(Atomic Layer Deposition)法を使っても良い。
なお、電子供与体(ドナー)となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体(purified Oxide Semiconductor)は、キャリア発生源が少ないため、i型(真性半導体)又はi型に限りなく近くすることができる。そのため、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタは、オフ電流が著しく小さく、信頼性が高い。そして、当該酸化物半導体膜にチャネル形成領域が形成されるトランジスタは、閾値電圧がプラスとなる電気的特性(ノーマリーオフ特性ともいう。)になりやすい。
具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタのオフ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が1×106μmでチャネル長が10μmの素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。この場合、トランジスタのチャネル幅で規格化したオフ電流は、100zA/μm以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が3Vの場合に、数十yA/μmという、さらに小さいオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。
なお、半導体膜として酸化物半導体膜を用いる場合、酸化物半導体としては、少なくともインジウム(In)あるいは亜鉛(Zn)を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム(Ga)を有することが好ましい。また、スタビライザーとしてスズ(Sn)を有することが好ましい。また、スタビライザーとしてハフニウム(Hf)を有することが好ましい。また、スタビライザーとしてアルミニウム(Al)を有することが好ましい。また、スタビライザーとしてジルコニウム(Zr)を含むことが好ましい。
酸化物半導体の中でもIn−Ga−Zn酸化物、In−Sn−Zn酸化物などは、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、上記In−Ga−Zn酸化物は、ガラス基板上に、電気的特性の優れたトランジスタを作製することが可能である。また、基板の大型化にも対応が可能である。
また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)のいずれか一種または複数種を含んでいてもよい。
例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、In−Zn酸化物、Sn−Zn酸化物、Al−Zn酸化物、Zn−Mg酸化物、Sn−Mg酸化物、In−Mg酸化物、In−Ga酸化物、In−Ga−Zn酸化物(IGZOとも表記する)、In−Al−Zn酸化物、In−Sn−Zn酸化物、Sn−Ga−Zn酸化物、Al−Ga−Zn酸化物、Sn−Al−Zn酸化物、In−Hf−Zn酸化物、In−La−Zn酸化物、In−Pr−Zn酸化物、In−Nd−Zn酸化物、In−Ce−Zn酸化物、In−Sm−Zn酸化物、In−Eu−Zn酸化物、In−Gd−Zn酸化物、In−Tb−Zn酸化物、In−Dy−Zn酸化物、In−Ho−Zn酸化物、In−Er−Zn酸化物、In−Tm−Zn酸化物、In−Yb−Zn酸化物、In−Lu−Zn酸化物、In−Sn−Ga−Zn酸化物、In−Hf−Ga−Zn酸化物、In−Al−Ga−Zn酸化物、In−Sn−Al−Zn酸化物、In−Sn−Hf−Zn酸化物、In−Hf−Al−Zn酸化物を用いることができる。
なお、例えば、In−Ga−Zn酸化物とは、InとGaとZnを含む酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素を含んでいてもよい。In−Ga−Zn酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。
例えば、In−Sn−Zn酸化物では比較的容易に高い移動度が得られる。しかしながら、In−Ga−Zn酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
また、トランジスタ90において、ソース電極及びドレイン電極に用いられる導電性材料によっては、ソース電極及びドレイン電極中の金属が、酸化物半導体膜から酸素を引き抜くことがある。この場合、酸化物半導体膜のうち、ソース電極及びドレイン電極に接する領域が、酸素欠損の形成によりn型化される。n型化された領域は、ソース領域またはドレイン領域として機能するため、酸化物半導体膜とソース電極及びドレイン電極との間におけるコンタクト抵抗を下げることができる。よって、n型化された領域が形成されることで、トランジスタ90の移動度及びオン電流を高めることができ、それにより、トランジスタ90を用いた半導体装置の高速動作を実現することができる。
なお、ソース電極及びドレイン電極中の金属による酸素の引き抜きは、ソース電極及びドレイン電極をスパッタリング法などにより形成する際に起こりうるし、ソース電極及びドレイン電極を形成した後に行われる加熱処理によっても起こりうる。また、n型化される領域は、酸素と結合し易い導電性材料をソース電極及びドレイン電極に用いることで、より形成されやすくなる。上記導電性材料としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wなどが挙げられる。
複数の積層された酸化物半導体膜を有する半導体膜をトランジスタ90に用いる場合、n型化される領域は、チャネル領域となる酸化物半導体膜92bにまで達していることが、トランジスタ90の移動度及びオン電流を高め、半導体装置の高速動作を実現する上で好ましい。
絶縁膜91は、加熱により上記酸素の一部を酸化物半導体膜92a乃至酸化物半導体膜92cに供給する機能を有する絶縁膜であることが望ましい。また、絶縁膜91は、欠陥が少ないことが好ましく、代表的には、ESR測定により得られる、シリコンのダングリングボンドに由来するg=2.001を持つスピンの密度が1×1018spins/cm3以下であることが好ましい。
絶縁膜91は、加熱により上記酸素の一部を酸化物半導体膜92a乃至酸化物半導体膜92cに供給する機能を有するため、酸化物であることが望ましく、例えば、酸化アルミニウム、酸化マグネシウム、酸化珪素、酸化窒化珪素、窒化酸化珪素、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどを用いることができる。絶縁膜91は、プラズマCVD(Chemical Vapor Deposition)法またはスパッタリング法等により、形成することができる。
なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を指す。
なお、図13及び図14に示すトランジスタ90は、チャネル領域が形成される酸化物半導体膜92bの端部のうち、導電膜93及び導電膜94とは重ならない端部、言い換えると、導電膜93及び導電膜94が位置する領域とは異なる領域に位置する端部と、導電膜96とが、重なる構成を有する。酸化物半導体膜92bの端部は、当該端部を形成するためのエッチングでプラズマに曝されるときに、エッチングガスから生じた塩素ラジカル、フッ素ラジカル等が、酸化物半導体を構成する金属元素と結合しやすい。よって、酸化物半導体膜の端部では、当該金属元素と結合していた酸素が脱離しやすい状態にあるため、酸素欠損が形成され、n型化しやすいと考えられる。しかし、図13及び図14に示すトランジスタ90では、導電膜93及び導電膜94とは重ならない酸化物半導体膜92bの端部と、導電膜96とが重なるため、導電膜96の電位を制御することにより、当該端部にかかる電界を制御することができる。よって、酸化物半導体膜92bの端部を介して導電膜93と導電膜94の間に流れる電流を、導電膜96に与える電位によって制御することができる。このようなトランジスタ90の構造を、Surrounded Channel(S−Channel)構造とよぶ。
具体的に、S−Channel構造の場合、トランジスタ90がオフとなるような電位を導電膜96に与えたときは、当該端部を介して導電膜93と導電膜94の間に流れるオフ電流を小さく抑えることができる。そのため、トランジスタ90では、大きなオン電流を得るためにチャネル長を短くし、その結果、酸化物半導体膜92bの端部における導電膜93と導電膜94の間の長さが短くなっても、トランジスタ90のオフ電流を小さく抑えることができる。よって、トランジスタ90は、チャネル長を短くすることで、オンのときには大きいオン電流を得ることができ、オフのときにはオフ電流を小さく抑えることができる。
また、具体的に、S−Channel構造の場合、トランジスタ90がオンとなるような電位を導電膜96に与えたときは、当該端部を介して導電膜93と導電膜94の間に流れる電流を大きくすることができる。当該電流は、トランジスタ90の電界効果移動度とオン電流の増大に寄与する。そして、酸化物半導体膜92bの端部と、導電膜96とが重なることで、酸化物半導体膜92bにおいてキャリアの流れる領域が、絶縁膜95に近い酸化物半導体膜92bの界面近傍のみでなく、酸化物半導体膜92bの広い範囲においてキャリアが流れるため、トランジスタ90におけるキャリアの移動量が増加する。この結果、トランジスタ90のオン電流が大きくなる共に、電界効果移動度が高くなり、代表的には電界効果移動度が10cm2/V・s以上、さらには20cm2/V・s以上となる。なお、ここでの電界効果移動度は、酸化物半導体膜の物性値としての移動度の近似値ではなく、トランジスタの飽和領域における電流駆動力の指標であり、見かけ上の電界効果移動度である。
以下では、酸化物半導体膜の構造について説明する。
本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体は、非単結晶酸化物半導体と単結晶酸化物半導体とに分けられる。または、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられる。
なお、非単結晶酸化物半導体としては、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導体としては、単結晶酸化物半導体、CAAC−OS、多結晶酸化物半導体、微結晶酸化物半導体などがある。
まずは、CAAC−OS膜について説明する。
CAAC−OS膜は、c軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって、CAAC−OS膜の明視野像および回折パターンの複合解析像(高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる。一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と略平行な方向から、CAAC−OS膜の断面の高分解能TEM像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
一方、試料面と略垂直な方向から、CAAC−OS膜の平面の高分解能TEM像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC−OS膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属されることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、InGaZnO4の結晶を有するCAAC−OS膜のout−of−plane法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC−OS膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、CAAC−OS膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能TEM像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大きさであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc−OS(nanocrystalline Oxide Semiconductor)膜と呼ぶ。また、nc−OS膜は、例えば、高分解能TEM像では、結晶粒界を明確に確認できない場合がある。
nc−OS膜は、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、nc−OS膜に対し、結晶部よりも大きい径のX線を用いるXRD装置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、nc−OS膜に対し、結晶部よりも大きいプローブ径(例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を行うと、ハローパターンのような回折パターンが観測される。一方、nc−OS膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、nc−OS膜に対しナノビーム電子回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、nc−OS膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
nc−OS膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、nc−OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc−OS膜は、CAAC−OS膜と比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能TEM像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、XRD装置を用いた構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
なお、酸化物半導体膜は、nc−OS膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体(a−like OS:amorphous−like Oxide Semiconductor)膜と呼ぶ。
a−like OS膜は、高分解能TEM像において鬆(ボイドともいう。)が観察される場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。a−like OS膜は、TEMによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なnc−OS膜であれば、TEMによる観察程度の微量な電子照射による結晶化はほとんど見られない。
なお、a−like OS膜およびnc−OS膜の結晶部の大きさの計測は、高分解能TEM像を用いて行うことができる。例えば、InGaZnO4の結晶は層状構造を有し、In−O層の間に、Ga−Zn−O層を2層有する。InGaZnO4の結晶の単位格子は、In−O層を3層有し、またGa−Zn−O層を6層有する、計9層がc軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、(009)面の格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nmと求められている。そのため、高分解能TEM像における格子縞に着目し、格子縞の間隔が0.28nm以上0.30nm以下である箇所においては、それぞれの格子縞がInGaZnO4の結晶のa−b面に対応する。
また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、a−like OS膜の密度は78.6%以上92.3%未満となる。また、例えば、単結晶の密度に対し、nc−OS膜の密度およびCAAC−OS膜の密度は92.3%以上100%未満となる。なお、単結晶の密度に対し密度が78%未満となる酸化物半導体膜は、成膜すること自体が困難である。
上記について、具体例を用いて説明する。例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶InGaZnO4の密度は6.357g/cm3となる。よって、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体膜において、a−like OS膜の密度は5.0g/cm3以上5.9g/cm3未満となる。また、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体膜において、nc−OS膜の密度およびCAAC−OS膜の密度は5.9g/cm3以上6.3g/cm3未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することができる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合を踏まえた加重平均で算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて算出することが好ましい。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、a−like OS膜、微結晶酸化物半導体膜、CAAC−OS膜のうち、二種以上を有する積層膜であってもよい。
また、CAAC−OS膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、処理室内に存在する不純物濃度(水素、水、二酸化炭素、及び窒素など)を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を100℃以上740℃以下、好ましくは200℃以上500℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状又はペレット状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100体積%とする。
ターゲットの一例として、In−Ga−Zn酸化物ターゲットについて以下に示す。
InOX粉末、GaOY粉末及びZnOZ粉末を所定のmol数比で混合し、加圧処理後、1000℃以上1500℃以下の温度で加熱処理をすることで多結晶であるIn−Ga−Zn酸化物ターゲットとする。なお、X、Y及びZは任意の正数である。ここで、所定のmol数比は、例えば、InOX粉末、GaOY粉末及びZnOZ粉末が、2:2:1、8:4:3、3:1:1、1:1:1、4:2:3、2:1:3または3:1:2である。なお、粉末の種類、及びその混合するmol数比は、作製するターゲットによって適宜変更すればよい。特に、In、Ga、Znのmol数比が2:1:3のターゲットを用いて作製されたCAAC−OS膜は、一定の範囲におけるCAAC−OSの回折パターンが観測される領域の割合(CAAC化率ともいう)を高くすることができるので、当該CAAC−OS膜にチャネル形成領域を有するトランジスタの周波数特性(f特)を高めることができる。
なお、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちNaは、酸化物半導体膜に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してNa+となる。また、Naは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの電気的特性の劣化が起こり、加えて、特性のばらつきも生じる。具体的に、二次イオン質量分析法によるNa濃度の測定値は、5×1016/cm3以下、好ましくは1×1016/cm3以下、更に好ましくは1×1015/cm3以下とするとよい。同様に、Li濃度の測定値は、5×1015/cm3以下、好ましくは1×1015/cm3以下とするとよい。同様に、K濃度の測定値は、5×1015/cm3以下、好ましくは1×1015/cm3以下とするとよい。
また、インジウムを含む金属酸化物が用いられている場合に、酸素との結合エネルギーがインジウムよりも大きいシリコンや炭素が、インジウムと酸素の結合を切断し、酸素欠損を形成することがある。そのため、シリコンや炭素が酸化物半導体膜に混入していると、アルカリ金属やアルカリ土類金属の場合と同様に、トランジスタの電気的特性の劣化が起こりやすい。よって、酸化物半導体膜中におけるシリコンや炭素の濃度は低いことが望ましい。具体的に、二次イオン質量分析法によるC濃度の測定値、またはSi濃度の測定値は、1×1018/cm3以下とするとよい。上記構成により、トランジスタの電気的特性の劣化を防ぐことができ、半導体装置の信頼性を高めることができる。
〈半導体装置の断面構造の例〉
図15に、図3に示したDCDCコンバータ10の断面構造を、一例として示す。なお、図15では、補正回路19のスイッチ28として機能するトランジスタ28tと、GmアンプGmvに用いられるトランジスタ70の断面図を、例示している。具体的に、破線A9−A10で示す領域では、トランジスタ28tとトランジスタ70の、チャネル長方向における構造を示しており、破線A11−A12で示す領域では、トランジスタ28tとトランジスタ70の、チャネル幅方向における構造を示している。ただし、本発明の一態様では、1つのトランジスタのチャネル長方向と、別の一つのトランジスタのチャネル長方向とが、必ずしも一致していなくともよい。
なお、チャネル長方向とは、ソース領域及びドレイン領域として機能する一対の不純物領域間において、キャリアが最短距離で移動する方向を意味し、チャネル幅方向は、基板と水平な面内において、チャネル長方向に対して垂直の方向を意味する。
また、図15では、酸化物半導体膜にチャネル形成領域を有するトランジスタ28tが、単結晶のシリコン基板にチャネル形成領域を有するトランジスタ70の上に形成されている場合を例示している。
トランジスタ70が形成される基板400は、例えば、シリコン基板、ゲルマニウム基板、シリコンゲルマニウム基板等を用いることができる。図15では、単結晶シリコン基板を基板400として用いる場合を例示している。
また、トランジスタ70は、素子分離法により電気的に分離されている。素子分離法として、トレンチ分離法(STI法:Shallow Trench Isolation)等を用いることができる。図15では、トレンチ分離法を用いてトランジスタ70を電気的に分離する場合を例示している。具体的に、図15では、エッチング等により基板400に形成されたトレンチに、酸化珪素などが含まれる絶縁物を埋め込んだ後、当該絶縁物をエッチング等により部分的に除去することで形成される素子分離領域401により、トランジスタ70を素子分離させる場合を例示している。
なお、トランジスタ70は、隣接するトランジスタと同じ極性を有している場合、必ずしも、隣接するトランジスタとの間において素子分離を行わなくてもよい。その場合、レイアウト面積を小さくすることができる。
また、トレンチ以外の領域に存在する基板400の凸部には、トランジスタ70の不純物領域402及び不純物領域403と、不純物領域402及び不純物領域403に挟まれたチャネル形成領域404とが設けられている。さらに、トランジスタ70は、チャネル形成領域404を覆う絶縁膜405と、絶縁膜405を間に挟んでチャネル形成領域404と重なるゲート電極406とを有する。
トランジスタ70では、チャネル形成領域404における凸部の側部及び上部と、ゲート電極406とが絶縁膜405を間に挟んで重なることで、チャネル形成領域404の側部と上部を含めた広い範囲においてキャリアが流れる。そのため、トランジスタ70の基板上における占有面積を小さく抑えつつ、トランジスタ70におけるキャリアの移動量を増加させることができる。その結果、トランジスタ70は、オン電流が大きくなると共に、電界効果移動度が高められる。特に、チャネル形成領域404における凸部のチャネル幅方向の長さ(チャネル幅)をW、チャネル形成領域404における凸部の膜厚をTとすると、チャネル幅Wに対する膜厚Tの比に相当するアスペクト比が高い場合、キャリアが流れる範囲はより広くなるため、トランジスタ70のオン電流をより大きくすることができ、電界効果移動度もより高められる。
なお、バルクの半導体基板を用いたトランジスタ70の場合、アスペクト比は0.5以上であることが望ましく、1以上であることがより望ましい。
トランジスタ70上には、絶縁膜411が設けられている。絶縁膜411には開口部が形成されている。そして、上記開口部には、不純物領域402、不純物領域403にそれぞれ電気的に接続されている導電膜412、導電膜413と、ゲート電極406に電気的に接続されている導電膜414とが、形成されている。
そして、導電膜412は、絶縁膜411上に形成された導電膜416に電気的に接続されており、導電膜413は、絶縁膜411上に形成された導電膜417に電気的に接続されており、導電膜414は、絶縁膜411上に形成された導電膜418に電気的に接続されている。
導電膜416乃至導電膜418上には、絶縁膜420が設けられている。そして、絶縁膜420上には、酸素、水素、水の拡散を防ぐブロッキング効果を有する絶縁膜421が設けられている。絶縁膜421は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、より高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶縁膜421として、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いることができる。水素、水の拡散を防ぐブロッキング効果を示す絶縁膜421として、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。
絶縁膜421上には絶縁膜422が設けられており、絶縁膜422上には、トランジスタ28tが設けられている。
トランジスタ28tは、絶縁膜422上に、酸化物半導体を含む半導体膜430と、半導体膜430に電気的に接続された、ソース電極またはドレイン電極として機能する導電膜432及び導電膜433と、半導体膜430を覆っているゲート絶縁膜431と、ゲート絶縁膜431を間に挟んで半導体膜430と重なるゲート電極434と、を有する。なお、絶縁膜420乃至絶縁膜422には開口部が設けられており、導電膜433は、上記開口部において導電膜418に接続されている。
なお、図15において、トランジスタ28tは、ゲート電極434を半導体膜430の片側において少なくとも有していれば良いが、絶縁膜422を間に挟んで半導体膜430と重なるゲート電極を、さらに有していても良い。
トランジスタ28tが、一対のゲート電極を有している場合、一方のゲート電極には導通状態または非導通状態を制御するための信号が与えられ、他方のゲート電極は、電位が他から与えられている状態であっても良い。この場合、一対のゲート電極に、同じ高さの電位が与えられていても良いし、他方のゲート電極にのみ接地電位などの固定の電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタの閾値電圧を制御することができる。
また、図15では、トランジスタ28tが、一のゲート電極434に対応した一のチャネル形成領域を有する、シングルゲート構造である場合を例示している。しかし、トランジスタ28tは、電気的に接続された複数のゲート電極を有することで、一の活性層にチャネル形成領域を複数有する、マルチゲート構造であっても良い。
また、図15に示すように、トランジスタ28tは、半導体膜430が、絶縁膜422上において順に積層された酸化物半導体膜430a乃至酸化物半導体膜430cを有する場合を例示している。ただし、本発明の一態様では、トランジスタ28tが有する半導体膜430が、単膜の金属酸化物膜で構成されていても良い。
〈電子機器の例〉
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)、自動販売機、医療機器などが挙げられる。これら電子機器の具体例を図16(A)乃至(F)に示す。
図16(A)は携帯型ゲーム機であり、筐体5001、筐体5002、表示部5003、表示部5004、マイクロホン5005、スピーカー5006、操作キー5007、スタイラス5008等を有する。本発明の一態様にかかる半導体装置は、携帯型ゲーム機の各種集積回路に用いることができる。なお、図16(A)に示した携帯型ゲーム機は、2つの表示部5003と表示部5004とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図16(B)は携帯情報端末であり、第1筐体5601、第2筐体5602、第1表示部5603、第2表示部5604、接続部5605、操作キー5606等を有する。本発明の一態様にかかる半導体装置は、携帯情報端末の各種集積回路に用いることができる。第1表示部5603は第1筐体5601に設けられており、第2表示部5604は第2筐体5602に設けられている。そして、第1筐体5601と第2筐体5602とは、接続部5605により接続されており、第1筐体5601と第2筐体5602の間の角度は、接続部5605により変更が可能である。第1表示部5603における映像を、接続部5605における第1筐体5601と第2筐体5602との間の角度に従って、切り替える構成としても良い。また、第1表示部5603及び第2表示部5604の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図16(C)はノート型パーソナルコンピュータであり、筐体5401、表示部5402、キーボード5403、ポインティングデバイス5404等を有する。本発明の一態様にかかる半導体装置は、ノート型パーソナルコンピュータの各種集積回路に用いることができる。
図16(D)は手鏡であり、第1筐体5301、第2筐体5302、鏡5303、接続部5304等を有する。第1筐体5301と第2筐体5302とは、接続部5304により接続されており、第1筐体5301と第2筐体5302の間の角度は、接続部5304により変更が可能である。そして、第1筐体5301及び第2筐体5302には、本発明の一態様にかかる半導体装置の一つである照明装置を用いることができる。上記照明装置は、面発光の発光素子を有しており、当該発光素子は、接続部5304における第1筐体5301と第2筐体5302の間の角度に従って、発光の状態と非発光の状態とが切り替えられる構成を有していても良い。
図16(E)はビデオカメラであり、第1筐体5801、第2筐体5802、表示部5803、操作キー5804、レンズ5805、接続部5806等を有する。本発明の一態様にかかる半導体装置は、ビデオカメラの各種集積回路に用いることができる。操作キー5804及びレンズ5805は第1筐体5801に設けられており、表示部5803は第2筐体5802に設けられている。そして、第1筐体5801と第2筐体5802とは、接続部5806により接続されており、第1筐体5801と第2筐体5802の間の角度は、接続部5806により変更が可能である。表示部5803における映像を、接続部5806における第1筐体5801と第2筐体5802との間の角度に従って切り替える構成としても良い。
図16(F)は普通自動車であり、車体5101、車輪5102、ダッシュボード5103、ライト5104等を有する。本発明の一態様にかかる半導体装置は、普通自動車の各種集積回路に用いることができる。
例えば、本明細書等において、トランジスタとして、様々な構造のトランジスタを用いることが出来る。よって、用いるトランジスタの種類に限定はない。トランジスタの一例としては、単結晶シリコンを有するトランジスタ、または、非晶質シリコン、多結晶シリコン、微結晶(マイクロクリスタル、ナノクリスタル、セミアモルファスとも言う)シリコンなどに代表される非単結晶半導体膜を有するトランジスタなどを用いることが出来る。または、それらの半導体を薄膜化した薄膜トランジスタ(TFT)などを用いることが出来る。TFTを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置を大きくできるため、大型基板上に製造できる。または、製造温度が低いため、耐熱性の弱い基板を用いることができる。
なお、微結晶シリコンを製造するときに、触媒(ニッケルなど)を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させることも可能である。ただし、触媒(ニッケルなど)を用いずに、多結晶シリコン又は微結晶シリコンを製造することは可能である。
なお、トランジスタの一例としては、化合物半導体(例えば、SiGe、GaAsなど)、又は酸化物半導体(例えば、Zn−O、In−Ga−Zn−O、In−Zn−O、In−Sn−O(ITO)、Sn−O、Ti−O、Al−Zn−Sn−O(AZTO)、In−Sn−Zn−Oなど)などを有するトランジスタを用いることが出来る。または、これらの化合物半導体、又は、これらの酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらにより、製造温度を低くできるので、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板又はフィルム基板などに直接トランジスタを形成することが出来る。なお、これらの化合物半導体又は酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来る。
なお、トランジスタの一例としては、インクジェット法又は印刷法を用いて形成したトランジスタなどを用いることが出来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができる。よって、マスク(レチクル)を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る。または、レジストを用いらずに製造することが可能なので、材料費が安くなり、工程数を削減できる。または、必要な部分にのみ膜を付けることが可能なので、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。
なお、トランジスタの一例としては、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。有機半導体やカーボンナノチューブを有するトランジスタを用いた装置は、衝撃に強くすることができる。
なお、トランジスタとしては、他にも様々な構造のトランジスタを用いることができる。例えば、トランジスタとして、MOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどを用いることが出来る。トランジスタとしてMOS型トランジスタを用いることにより、トランジスタのサイズを小さくすることが出来る。よって、多数のトランジスタを搭載することができる。トランジスタとしてバイポーラトランジスタを用いることにより、大きな電流を流すことが出来る。よって、高速に回路を動作させることができる。なお、MOS型トランジスタとバイポーラトランジスタとを1つの基板に混在させて形成してもよい。これにより、低消費電力、小型化、高速動作などを実現することが出来る。
例えば、本明細書等において、XとYとが接続されている、と明示的に記載する場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とを含むものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。
XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能である。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号がYへ伝達される場合は、XとYとは機能的に接続されているものとする。
なお、XとYとが接続されている、と明示的に記載する場合は、XとYとが電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYとの間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
なお、例えば、トランジスタのソース(又は第1の端子など)が、Z1を介して(又は介さず)、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2を介して(又は介さず)、Yと電気的に接続されている場合や、トランジスタのソース(又は第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2の一部と直接的に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「XとYとトランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)はYと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この順序で電気的に接続されている」と表現することができる。または、「Xは、トランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、X、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお、ある一つの実施の形態の中で述べる内容(一部の内容でもよい)は、その実施の形態で述べる別の内容(一部の内容でもよい)、及び/又は、一つ若しくは複数の別の実施の形態で述べる内容(一部の内容でもよい)に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図(一部でもよい)は、その図の別の部分、その実施の形態において述べる別の図(一部でもよい)、及び/又は、一つ若しくは複数の別の実施の形態において述べる図(一部でもよい)に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
なお、明細書の中の図面や文章において規定されていない内容について、その内容を除くことを規定した発明の一態様を構成することが出来る。または、ある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に入らないことを規定することができる。
具体例としては、ある回路において、第1乃至第5のトランジスタを用いている回路図が記載されているとする。その場合、その回路が、第6のトランジスタを有していないことを発明として規定することが可能である。または、その回路が、容量素子を有していないことを規定することが可能である。さらに、その回路が、ある特定の接続構造をとっているような第6のトランジスタを有していない、と規定して発明を構成することができる。または、その回路が、ある特定の接続構造をとっている容量素子を有していない、と規定して発明を構成することができる。例えば、ゲートが第3のトランジスタのゲートと接続されている第6のトランジスタを有していない、と発明を規定することが可能である。または、例えば、第1の電極が第3のトランジスタのゲートと接続されている容量素子を有していない、と発明を規定することが可能である。
別の具体例としては、ある値について、例えば、「ある電圧が、3V以上10V以下であることが好適である」と記載されているとする。その場合、例えば、ある電圧が、−2V以上1V以下である場合を除く、と発明の一態様を規定することが可能である。または、例えば、ある電圧が、13V以上である場合を除く、と発明の一態様を規定することが可能である。なお、例えば、その電圧が、5V以上8V以下であると発明を規定することも可能である。なお、例えば、その電圧が、概略9Vであると発明を規定することも可能である。なお、例えば、その電圧が、3V以上10V以下であるが、9Vである場合を除くと発明を規定することも可能である。なお、ある値について、「このような範囲であることが好ましい」、「これらを満たすことが好適である」となどと記載されていたとしても、ある値は、それらの記載に限定されない。つまり、「好ましい」、「好適である」などと記載されていたとしても、必ずしも、それらの記載には、限定されない。
別の具体例としては、ある値について、例えば、「ある電圧が、10Vであることが好適である」と記載されているとする。その場合、例えば、ある電圧が、−2V以上1V以下である場合を除く、と発明の一態様を規定することが可能である。または、例えば、ある電圧が、13V以上である場合を除く、と発明の一態様を規定することが可能である。
別の具体例としては、ある物質の性質について、例えば、「ある膜は、絶縁膜である」と記載されているとする。その場合、例えば、その絶縁膜が、有機絶縁膜である場合を除く、と発明の一態様を規定することが可能である。または、例えば、その絶縁膜が、無機絶縁膜である場合を除く、と発明の一態様を規定することが可能である。または、例えば、その膜が、導電膜である場合を除く、と発明の一態様を規定することが可能である。または、例えば、その膜が、半導体膜である場合を除く、と発明の一態様を規定することが可能である。
別の具体例としては、ある積層構造について、例えば、「A膜とB膜との間に、ある膜が設けられている」と記載されているとする。その場合、例えば、その膜が、4層以上の積層膜である場合を除く、と発明を規定することが可能である。または、例えば、A膜とその膜との間に、導電膜が設けられている場合を除く、と発明を規定することが可能である。
なお、本明細書等において記載されている発明の一態様は、さまざまな人が実施することが出来る。しかしながら、その実施は、複数の人にまたがって実施される場合がある。例えば、送受信システムの場合において、A社が送信機を製造および販売し、B社が受信機を製造および販売する場合がある。別の例としては、トランジスタおよび発光素子を有する発光装置の場合において、トランジスタが形成された半導体装置は、A社が製造および販売する。そして、B社がその半導体装置を購入して、その半導体装置に発光素子を成膜して、発光装置として完成させる、という場合がある。
このような場合、A社またはB社のいずれに対しても、特許侵害を主張できるような発明の一態様を、構成することが出来る。つまり、A社のみが実施するような発明の一態様を構成することが可能であり、別の発明の一態様として、B社のみが実施するような発明の一態様を構成することが可能である。また、A社またはB社に対して、特許侵害を主張できるような発明の一態様は、明確であり、本明細書等に記載されていると判断する事が出来る。例えば、送受信システムの場合において、送信機のみの場合の記載や、受信機のみの場合の記載が本明細書等になかったとしても、送信機のみで発明の一態様を構成することができ、受信機のみで別の発明の一態様を構成することができ、それらの発明の一態様は、明確であり、本明細書等に記載されていると判断することが出来る。別の例としては、トランジスタおよび発光素子を有する発光装置の場合において、トランジスタが形成された半導体装置のみの場合の記載や、発光素子を有する発光装置のみの場合の記載が本明細書等になかったとしても、トランジスタが形成された半導体装置のみで発明の一態様を構成することができ、発光素子を有する発光装置のみで発明の一態様を構成することができ、それらの発明の一態様は、明確であり、本明細書等に記載されていると判断することが出来る。
なお、本明細書等においては、能動素子(トランジスタ、ダイオードなど)、受動素子(容量素子、抵抗素子など)などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケース考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子(トランジスタ、ダイオードなど)、受動素子(容量素子、抵抗素子など)などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そして、その発明の一態様は明確であると言える。そのため、例えば、能動素子(トランジスタ、ダイオードなど)、配線、受動素子(容量素子、抵抗素子など)、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数もしくは複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、N個(Nは整数)の回路素子(トランジスタ、容量素子等)を有して構成される回路図から、M個(Mは整数で、M<N)の回路素子(トランジスタ、容量素子等)を抜き出して、発明の一態様を構成することは可能である。別の例としては、N個(Nは整数)の層を有して構成される断面図から、M個(Mは整数で、M<N)の層を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、N個(Nは整数)の要素を有して構成されるフローチャートから、M個(Mは整数で、M<N)の要素を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、「Aは、B、C、D、E、または、Fを有する」と記載されている文章から、一部の要素を任意に抜き出して、「Aは、BとEとを有する」、「Aは、EとFとを有する」、「Aは、CとEとFとを有する」、または、「Aは、BとCとDとEとを有する」などの発明の一態様を構成することは可能である。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は、明確であると言える。
なお、本明細書等においては、少なくとも図に記載した内容(図の中の一部でもよい)は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は明確であると言える。
なお、電流源は、電流源の両端に加わる電圧の大きさが変化しても、一定の電流を供給する機能を有している。または、例えば、電流源は、電流源と接続された素子の電位が変化しても、素子に一定の電流を供給する機能を有している。
なお、電流源とは別の電源として、電圧源がある。電圧源は、それに接続された回路に流れる電流が変化しても、一定の電圧を供給する機能を有している。したがって、電圧源も電流源も、電圧と電流とを供給する機能を有しているが、何が変化しても、一定の何を供給する機能を有しているのか、という点で、異なった機能を有するものである。電流源は、両端の電圧が変化しても、一定の電流を供給する機能を有し、電圧源は、電流が変化しても、一定の電圧を供給する機能を有している。