JP6416658B2 - レベルシフタ回路 - Google Patents
レベルシフタ回路 Download PDFInfo
- Publication number
- JP6416658B2 JP6416658B2 JP2015037795A JP2015037795A JP6416658B2 JP 6416658 B2 JP6416658 B2 JP 6416658B2 JP 2015037795 A JP2015037795 A JP 2015037795A JP 2015037795 A JP2015037795 A JP 2015037795A JP 6416658 B2 JP6416658 B2 JP 6416658B2
- Authority
- JP
- Japan
- Prior art keywords
- electrically connected
- source
- drain
- transistor
- channel silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
Description
本発明の一態様であるレベルシフタについて、図1を用いて説明する。
図2に示すタイミングチャートを用いて図1のレベルシフタの回路動作を説明する。
本発明の一態様のレベルシフタの別構成について、図3を用いて説明する。
本発明の一態様のレベルシフタの別構成について、図4を用いて説明する。
本発明の一態様のレベルシフタの別構成例について、図5を用いて説明する。
本実施の形態では、本発明の一態様であるレベルシフタ回路に用いることができる、トランジスタの構成例について説明する。
図6に、トランジスタの断面構造を示す。図6では、酸化物半導体膜にチャネル形成領域を有するトランジスタ(以下、OSトランジスタともいう)1101が、単結晶のシリコン基板にチャネル形成領域を有するトランジスタ(以下、Siトランジスタともいう)1102上に形成されている場合を示している。例えば、トランジスタ1101としてOS−FET121、トランジスタ1102としてn型Si−FET113を用いることができる。
次いで、酸化物半導体膜にチャネル形成領域を有するトランジスタ90の構成例について図7を用いて説明する。
本実施の形態では、図6とは異なる構造を有する半導体装置の一例について説明する。
<酸化物半導体の構造>
本実施の形態では、酸化物半導体の構造について説明する。
まずは、CAAC−OSについて説明する。
次に、nc−OSについて説明する。
a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)、自動販売機、医療機器などが挙げられる。これら電子機器の具体例を図15に示す。
91 絶縁膜
92a 酸化物半導体膜
92b 酸化物半導体膜
92c 酸化物半導体膜
93 導電膜
94 導電膜
95 絶縁膜
96 導電膜
97 基板
101 p型Si−FET
102 p型Si−FET
103 p型Si−FET
104 p型Si−FET
111 n型Si−FET
112 n型Si−FET
113 n型Si−FET
114 n型Si−FET
115 n型Si−FET
116 n型Si−FET
117 n型Si−FET
118 n型Si−FET
121 OS−FET
122 OS−FET
123 OS−FET
124 OS−FET
142−145 PP
151 IN
152 INB
161 OUT
162 OUTB
171 抵抗素子
172 抵抗素子
801 半導体基板
810 素子分離領域
811 絶縁膜
812 絶縁膜
813 絶縁膜
825 導電膜
826 導電膜
827 導電膜
834 導電膜
835 導電膜
836 導電膜
837 導電膜
844 導電膜
851 導電膜
852 導電膜
853 導電膜
861 絶縁膜
862 ゲート絶縁膜
863 絶縁膜
901 半導体膜
910 領域
911 領域
921 導電膜
922 導電膜
931 ゲート電極
1000 基板
1001 素子分離領域
1002 不純物領域
1003 不純物領域
1004 チャネル形成領域
1005 絶縁膜
1006 ゲート電極
1011 絶縁膜
1012 導電膜
1013 導電膜
1014 導電膜
1016 導電膜
1017 導電膜
1018 導電膜
1020 絶縁膜
1021 絶縁膜
1022 絶縁膜
1030 半導体膜
1030a 酸化物半導体膜
1030c 酸化物半導体膜
1031 ゲート絶縁膜
1032 導電膜
1033 導電膜
1034 ゲート電極
1101 トランジスタ
1102 トランジスタ
2011 ECCTD
5001 筐体
5002 筐体
5003 表示部
5004 表示部
5005 マイクロホン
5006 スピーカー
5007 操作キー
5008 スタイラス
5100 ペレット
5101 車体
5102 車輪
5103 ダッシュボード
5104 ライト
5120 基板
5161 領域
5301 筐体
5302 冷蔵室用扉
5303 冷凍室用扉
5401 筐体
5402 表示部
5403 キーボード
5404 ポインティングデバイス
5601 筐体
5602 筐体
5603 表示部
5604 表示部
5605 接続部
5606 操作キー
5801 筐体
5802 筐体
5803 表示部
5804 操作キー
5805 レンズ
5806 接続部
Claims (4)
- 第1及び第2のpチャネル型シリコントランジスタと、
第1、第2、第5乃至第8のnチャネル型シリコントランジスタと、
第1乃至第4の酸化物半導体トランジスタと、
高電位電源線と、接地電位電源線と、低電位電源線と、出力信号線と、反転出力信号線と、入力信号線と、反転入力信号線と、を有し、
前記第1のpチャネル型シリコントランジスタのソースまたはドレインの一方は、前記高電位電源線と電気的に接続され、
前記第1のpチャネル型シリコントランジスタのソースまたはドレインの他方は、前記反転出力信号線と電気的に接続され、
前記第1のpチャネル型シリコントランジスタのゲートは、前記第6のnチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第2のpチャネル型シリコントランジスタのソースまたはドレインの一方は、前記高電位電源線と電気的に接続され、
前記第2のpチャネル型シリコントランジスタのソースまたはドレインの他方は、前記出力信号線と電気的に接続され、
前記第2のpチャネル型シリコントランジスタのゲートは、前記第5のnチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第1のnチャネル型シリコントランジスタのソースまたはドレインの一方は、前記反転出力信号線と電気的に接続され、
前記第1のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第3の酸化物半導体トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第1のnチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第2のnチャネル型シリコントランジスタのソースまたはドレインの一方は、前記出力信号線と電気的に接続され、
前記第2のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第4の酸化物半導体トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第2のnチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第5のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第5のnチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第6のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第6のnチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第7のnチャネル型シリコントランジスタのソースまたはドレインの一方は、前記第1のpチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第7のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記出力信号線と電気的に接続され、
前記第7のnチャネル型シリコントランジスタのゲートは、前記高電位電源線と電気的に接続され、
前記第8のnチャネル型シリコントランジスタのソースまたはドレインの一方は、前記第2のpチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第8のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記反転出力信号線と電気的に接続され、
前記第8のnチャネル型シリコントランジスタのゲートは、前記高電位電源線と電気的に接続され、
前記第1の酸化物半導体トランジスタのソースまたはドレインの一方は、前記入力信号線と電気的に接続され、
前記第1の酸化物半導体トランジスタのソースまたはドレインの他方は、前記第3の酸化物半導体トランジスタのゲートと電気的に接続され、
前記第1の酸化物半導体トランジスタのゲートは、前記低電位電源線と電気的に接続され、
前記第2の酸化物半導体トランジスタのソースまたはドレインの一方は、前記反転入力信号線と電気的に接続され、
前記第2の酸化物半導体トランジスタのソースまたはドレインの他方は、前記第4の酸化物半導体トランジスタのゲートと電気的に接続され、
前記第2の酸化物半導体トランジスタのゲートは、前記低電位電源線と電気的に接続され、
前記第3の酸化物半導体トランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第4の酸化物半導体トランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続されていることを特徴とするレベルシフタ回路。 - 第1及び第2のpチャネル型シリコントランジスタと、
第1、第2、第5、第6のnチャネル型シリコントランジスタと、
第1乃至第4の酸化物半導体トランジスタと、
第1及び第2の抵抗素子と、
高電位電源線と、接地電位電源線と、低電位電源線と、出力信号線と、反転出力信号線と、入力信号線と、反転入力信号線と、を有し、
前記第1のpチャネル型シリコントランジスタのソースまたはドレインの一方は、前記高電位電源線と電気的に接続され、
前記第1のpチャネル型シリコントランジスタのソースまたはドレインの他方は、前記反転出力信号線と電気的に接続され、
前記第1のpチャネル型シリコントランジスタのゲートは、前記第6のnチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第2のpチャネル型シリコントランジスタのソースまたはドレインの一方は、前記高電位電源線と電気的に接続され、
前記第2のpチャネル型シリコントランジスタのソースまたはドレインの他方は、前記出力信号線と電気的に接続され、
前記第2のpチャネル型シリコントランジスタのゲートは、前記第5のnチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第1のnチャネル型シリコントランジスタのソースまたはドレインの一方は、前記反転出力信号線と電気的に接続され、
前記第1のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第3の酸化物半導体トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第1のnチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第2のnチャネル型シリコントランジスタのソースまたはドレインの一方は、前記出力信号線と電気的に接続され、
前記第2のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第4の酸化物半導体トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第2のnチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第5のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第5のnチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第6のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第6のnチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第1の酸化物半導体トランジスタのソースまたはドレインの一方は、前記入力信号線と電気的に接続され、
前記第1の酸化物半導体トランジスタのソースまたはドレインの他方は、前記第3の酸化物半導体トランジスタのゲートと電気的に接続され、
前記第1の酸化物半導体トランジスタのゲートは、前記低電位電源線と電気的に接続され、
前記第2の酸化物半導体トランジスタのソースまたはドレインの一方は、前記反転入力信号線と電気的に接続され、
前記第2の酸化物半導体トランジスタのソースまたはドレインの他方は、前記第4の酸化物半導体トランジスタのゲートと電気的に接続され、
前記第2の酸化物半導体トランジスタのゲートは、前記低電位電源線と電気的に接続され、
前記第3の酸化物半導体トランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第4の酸化物半導体トランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第1の抵抗素子の第1の端子は、前記第1のpチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第1の抵抗素子の第2の端子は、前記出力信号線と電気的に接続され、
前記第2の抵抗素子の第1の端子は、前記第2のpチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第2の抵抗素子の第2の端子は、前記反転出力信号線と電気的に接続されていることを特徴とするレベルシフタ回路。 - 第1乃至第4のpチャネル型シリコントランジスタと、
第1乃至第4のnチャネル型シリコントランジスタと、
第1乃至第4の酸化物半導体トランジスタと、
高電位電源線と、接地電位電源線と、低電位電源線と、出力信号線と、反転出力信号線と、入力信号線と、反転入力信号線と、を有し、
前記第1のpチャネル型シリコントランジスタのソースまたはドレインの一方は、前記高電位電源線と電気的に接続され、
前記第1のpチャネル型シリコントランジスタのソースまたはドレインの他方は、前記反転出力信号線と電気的に接続され、
前記第1のpチャネル型シリコントランジスタのゲートは、前記第4のpチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第2のpチャネル型シリコントランジスタのソースまたはドレインの一方は、前記高電位電源線と電気的に接続され、
前記第2のpチャネル型シリコントランジスタのソースまたはドレインの他方は、前記出力信号線と電気的に接続され、
前記第2のpチャネル型シリコントランジスタのゲートは、前記第3のpチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第3のpチャネル型シリコントランジスタのソースまたはドレインの一方は、前記反転出力信号線と電気的に接続され、
前記第3のpチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第3のpチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第3のpチャネル型シリコントランジスタのゲートは、前記第3のnチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第4のpチャネル型シリコントランジスタのソースまたはドレインの一方は、前記出力信号線と電気的に接続され、
前記第4のpチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第4のpチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第4のpチャネル型シリコントランジスタのゲートは、前記第4のnチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第1のnチャネル型シリコントランジスタのソースまたはドレインの一方は、前記反転出力信号線と電気的に接続され、
前記第1のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第3の酸化物半導体トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第1のnチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第2のnチャネル型シリコントランジスタのソースまたはドレインの一方は、前記出力信号線と電気的に接続され、
前記第2のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第4の酸化物半導体トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第2のnチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第3のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第3のnチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第4のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第4のnチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第1の酸化物半導体トランジスタのソースまたはドレインの一方は、前記入力信号線と電気的に接続され、
前記第1の酸化物半導体トランジスタのソースまたはドレインの他方は、前記第3の酸化物半導体トランジスタのゲートと電気的に接続され、
前記第1の酸化物半導体トランジスタのゲートは、前記低電位電源線と電気的に接続され、
前記第2の酸化物半導体トランジスタのソースまたはドレインの一方は、前記反転入力信号線と電気的に接続され、
前記第2の酸化物半導体トランジスタのソースまたはドレインの他方は、前記第4の酸化物半導体トランジスタのゲートと電気的に接続され、
前記第2の酸化物半導体トランジスタのゲートは、前記低電位電源線と電気的に接続され、
前記第3の酸化物半導体トランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第4の酸化物半導体トランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続されていることを特徴とするレベルシフタ回路。 - 第1乃至第4のpチャネル型シリコントランジスタと、
第1乃至第8のnチャネル型シリコントランジスタと、
第1乃至第4の酸化物半導体トランジスタと、
高電位電源線と、接地電位電源線と、低電位電源線と、出力信号線と、反転出力信号線と、入力信号線と、反転入力信号線と、を有し、
前記第1のpチャネル型シリコントランジスタのソースまたはドレインの一方は、前記高電位電源線と電気的に接続され、
前記第1のpチャネル型シリコントランジスタのソースまたはドレインの他方は、前記反転出力信号線と電気的に接続され、
前記第1のpチャネル型シリコントランジスタのゲートは、前記第6のnチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第2のpチャネル型シリコントランジスタのソースまたはドレインの一方は、前記高電位電源線と電気的に接続され、
前記第2のpチャネル型シリコントランジスタのソースまたはドレインの他方は、前記出力信号線と電気的に接続され、
前記第2のpチャネル型シリコントランジスタのゲートは、前記第5のnチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第3のpチャネル型シリコントランジスタのソースまたはドレインの一方は、前記反転出力信号線と電気的に接続され、
前記第3のpチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第3のpチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第3のpチャネル型シリコントランジスタのゲートは、前記第3のnチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第4のpチャネル型シリコントランジスタのソースまたはドレインの一方は、前記出力信号線と電気的に接続され、
前記第4のpチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第4のpチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第4のpチャネル型シリコントランジスタのゲートは、前記第4のnチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第1のnチャネル型シリコントランジスタのソースまたはドレインの一方は、前記反転出力信号線と電気的に接続され、
前記第1のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第3の酸化物半導体トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第1のnチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第2のnチャネル型シリコントランジスタのソースまたはドレインの一方は、前記出力信号線と電気的に接続され、
前記第2のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第4の酸化物半導体トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第2のnチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第3のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第3のnチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第4のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第4のnチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第5のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第5のnチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第6のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第6のnチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第7のnチャネル型シリコントランジスタのソースまたはドレインの一方は、前記第1のpチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第7のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第4のpチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第7のnチャネル型シリコントランジスタのゲートは、前記高電位電源線と電気的に接続され、
前記第8のnチャネル型シリコントランジスタのソースまたはドレインの一方は、前記第2のpチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第8のnチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第3のpチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第8のnチャネル型シリコントランジスタのゲートは、前記高電位電源線と電気的に接続され、
前記第1の酸化物半導体トランジスタのソースまたはドレインの一方は、前記入力信号線と電気的に接続され、
前記第1の酸化物半導体トランジスタのソースまたはドレインの他方は、前記第3の酸化物半導体トランジスタのゲートと電気的に接続され、
前記第1の酸化物半導体トランジスタのゲートは、前記低電位電源線と電気的に接続され、
前記第2の酸化物半導体トランジスタのソースまたはドレインの一方は、前記反転入力信号線と電気的に接続され、
前記第2の酸化物半導体トランジスタのソースまたはドレインの他方は、前記第4の酸化物半導体トランジスタのゲートと電気的に接続され、
前記第2の酸化物半導体トランジスタのゲートは、前記低電位電源線と電気的に接続され、
前記第3の酸化物半導体トランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第4の酸化物半導体トランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続されている、ことを特徴とするレベルシフタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015037795A JP6416658B2 (ja) | 2014-03-05 | 2015-02-27 | レベルシフタ回路 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014042758 | 2014-03-05 | ||
JP2014042758 | 2014-03-05 | ||
JP2014048642 | 2014-03-12 | ||
JP2014048642 | 2014-03-12 | ||
JP2015037795A JP6416658B2 (ja) | 2014-03-05 | 2015-02-27 | レベルシフタ回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015188209A JP2015188209A (ja) | 2015-10-29 |
JP2015188209A5 JP2015188209A5 (ja) | 2018-03-15 |
JP6416658B2 true JP6416658B2 (ja) | 2018-10-31 |
Family
ID=54018435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015037795A Expired - Fee Related JP6416658B2 (ja) | 2014-03-05 | 2015-02-27 | レベルシフタ回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9590594B2 (ja) |
JP (1) | JP6416658B2 (ja) |
KR (1) | KR20150104518A (ja) |
TW (1) | TWI647915B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8736315B2 (en) * | 2011-09-30 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9571093B2 (en) | 2014-09-16 | 2017-02-14 | Navitas Semiconductor, Inc. | Half bridge driver circuits |
US9859732B2 (en) | 2014-09-16 | 2018-01-02 | Navitas Semiconductor, Inc. | Half bridge power conversion circuits using GaN devices |
US10033361B2 (en) | 2015-12-28 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Level-shift circuit, driver IC, and electronic device |
US9831867B1 (en) | 2016-02-22 | 2017-11-28 | Navitas Semiconductor, Inc. | Half bridge driver circuits |
KR102613514B1 (ko) | 2016-07-21 | 2023-12-13 | 삼성전자주식회사 | 레벨 쉬프터 |
US10355673B2 (en) | 2016-09-29 | 2019-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
JP2018093483A (ja) | 2016-11-29 | 2018-06-14 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置及び電子機器 |
KR102269462B1 (ko) * | 2016-12-12 | 2021-06-28 | 스미토모덴키고교가부시키가이샤 | 반도체 디바이스 및 그 제조 방법 |
WO2020240311A1 (ja) * | 2019-05-24 | 2020-12-03 | 株式会社半導体エネルギー研究所 | 半導体装置および電子機器 |
JPWO2021074737A1 (ja) * | 2019-10-17 | 2021-04-22 | ||
CN115308717B (zh) * | 2022-08-17 | 2024-01-12 | 无锡明芯微电子有限公司 | 一种激光雷达的高速驱动电路 |
Family Cites Families (113)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
WO1996036911A1 (en) * | 1995-05-17 | 1996-11-21 | Motorola Inc. | Low power regenerative feedback device and method |
EP0820644B1 (en) | 1995-08-03 | 2005-08-24 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
AU2319600A (en) * | 2000-01-27 | 2001-08-07 | Hitachi Limited | Semiconductor device |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
KR100432652B1 (ko) * | 2002-08-01 | 2004-05-22 | 삼성에스디아이 주식회사 | 레벨 시프터 및 평판 표시 장치 |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
CN102856390B (zh) | 2004-03-12 | 2015-11-25 | 独立行政法人科学技术振兴机构 | 包含薄膜晶体管的lcd或有机el显示器的转换组件 |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
US7151400B2 (en) * | 2004-07-13 | 2006-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Boost-biased level shifter |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
EP2453480A2 (en) | 2004-11-10 | 2012-05-16 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
US7868326B2 (en) | 2004-11-10 | 2011-01-11 | Canon Kabushiki Kaisha | Field effect transistor |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
EP1810335B1 (en) | 2004-11-10 | 2020-05-27 | Canon Kabushiki Kaisha | Light-emitting device |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7199617B1 (en) * | 2004-11-12 | 2007-04-03 | Intel Corporation | Level shifter |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI562380B (en) | 2005-01-28 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
EP3614442A3 (en) | 2005-09-29 | 2020-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufactoring method thereof |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
CN101667544B (zh) | 2005-11-15 | 2012-09-05 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
JP2007180797A (ja) * | 2005-12-27 | 2007-07-12 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
FR2901931A1 (fr) * | 2006-05-31 | 2007-12-07 | St Microelectronics Sa | Circuit decaleur de niveau |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
GB2469638B (en) * | 2009-04-20 | 2014-10-29 | Advanced Risc Mach Ltd | Cascoded level shifter protection |
US8467232B2 (en) * | 2010-08-06 | 2013-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6013680B2 (ja) | 2011-05-20 | 2016-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6030334B2 (ja) | 2011-05-20 | 2016-11-24 | 株式会社半導体エネルギー研究所 | 記憶装置 |
US8786350B1 (en) * | 2013-01-14 | 2014-07-22 | Freescale Semiconductor, Inc. | Transmission system |
US9246476B2 (en) | 2013-05-10 | 2016-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit |
-
2015
- 2015-02-26 KR KR1020150027537A patent/KR20150104518A/ko not_active Application Discontinuation
- 2015-02-27 JP JP2015037795A patent/JP6416658B2/ja not_active Expired - Fee Related
- 2015-03-02 TW TW104106501A patent/TWI647915B/zh not_active IP Right Cessation
- 2015-03-04 US US14/638,331 patent/US9590594B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150256157A1 (en) | 2015-09-10 |
TW201547200A (zh) | 2015-12-16 |
US9590594B2 (en) | 2017-03-07 |
JP2015188209A (ja) | 2015-10-29 |
TWI647915B (zh) | 2019-01-11 |
KR20150104518A (ko) | 2015-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6416658B2 (ja) | レベルシフタ回路 | |
JP6612944B2 (ja) | 半導体装置 | |
JP6663964B2 (ja) | 半導体装置 | |
US10522693B2 (en) | Memory device and electronic device | |
TWI668691B (zh) | 半導體裝置、健康管理系統 | |
US20170236840A1 (en) | Semiconductor device | |
JP6678797B2 (ja) | アナログ演算回路 | |
JP2020074365A (ja) | 半導体装置 | |
JP6584095B2 (ja) | 電圧制御発振器 | |
JP2015207761A (ja) | 半導体装置及び電子機器 | |
JP6625328B2 (ja) | 半導体装置の駆動方法 | |
JP6525421B2 (ja) | 半導体装置 | |
JP2016092829A (ja) | 半導体装置 | |
JP2019220192A (ja) | 半導体装置 | |
JP2015188213A (ja) | 半導体装置、及びその駆動方法 | |
JP6474280B2 (ja) | 半導体装置 | |
JP2015188210A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180201 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180912 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6416658 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |