JP2004104942A

JP2004104942A - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP2004104942A
Application number: JP2002265640A
Authority: JP
Inventors: Hidehiko Sugimoto; 杉本　英彦; Yasuyuki Morishima; 森島　靖之
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2002-09-11
Filing date: 2002-09-11
Publication date: 2004-04-02

Abstract

【課題】スイッチング周波数の高周波化の可能なリプル検出型のＤＣ−ＤＣコンバータを提供する。
【解決手段】入力電圧をスイッチングして交流電圧に変換するスイッチング素子Ｑ１と、交流電圧を整流平滑して出力電圧に変換する低域フィルタ（Ｌ１、Ｃ１、Ｚ）と、出力電圧を検出して目標電圧と比較するコンパレータ１２を備え、コンパレータ１２の出力に応じてスイッチング素子Ｑ１が駆動されるリプル検出型のＤＣ−ＤＣコンバータ１０において、コンパレータ１２の出力電圧の検出結果の入力される点に、制御系の位相およびゲインを調整する補償器１１を設ける。
【選択図】　　　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、リプル検出型のＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
自励発振でスイッチングを行うタイプのＤＣ−ＤＣコンバータの１つとしてリプル検出型のＤＣ−ＤＣコンバータが知られている。
【０００３】
リプル検出型のＤＣ−ＤＣコンバータは、直流の入力電圧をスイッチング素子でスイッチングして交流電圧に変換し、さらにそれを整流平滑して直流の出力電圧に変換する。その際に出力電圧を検出して、その電圧が目標電圧より低いときにはスイッチング素子をオンにし、その結果として出力電圧が目標電圧より高くなるとスイッチング素子をオフにし、それによって出力電圧が再び目標電圧より低くなるとスイッチング素子をオンにする。これを繰り返すことによってスイッチングが継続し、出力電圧がほぼ目標電圧に一致する。この場合、出力電圧の短期的な変動すなわちリプルを検出していることになるのでリプル検出型という（例えば、非特許文献１参照）。
【０００４】
ここで、図６に、従来の典型的なリプル検出型のＤＣ−ＤＣコンバータの回路図を示す。図６において、ＤＣ−ＤＣコンバータ１は、入力電圧を発生する入力電源Ｅ、スイッチング素子Ｑ１、チョークコイルＬ１、フライホイールダイオードＤ１、平滑用のコンデンサＣ１、増幅器２、ヒステリシスコンパレータ３、および目標電圧を発生する目標電圧源４から構成されている。
【０００５】
スイッチング素子Ｑ１のコレクタは入力電源Ｅに接続され、エミッタはチョークコイルＬ１を介して出力端子Ｐｏに接続されている。出力端子Ｐｏからは出力電圧が出力される。フライホイールダイオードＤ１はスイッチング素子Ｑ１およびチョークコイルＬ１の接続点とグランドとの間に接続されている。コンデンサＣ１は出力端子Ｐｏとグランドとの間に接続されている。出力端子Ｐｏはヒステリシスコンパレータ３の一方の入力に接続されている。ヒステリシスコンパレータ３の他方の入力は目標電圧源４に接続されている。そして、ヒステリシスコンパレータ３の出力は増幅器２を介してスイッチング素子Ｑ１のベースに接続されている。なお、出力端子Ｐｏには負荷Ｚが接続されている。そのため、チョークコイルＬ１、コンデンサＣ１、負荷Ｚによってフィルタ回路が構成されていることになる。
【０００６】
このように構成されたＤＣ−ＤＣコンバータ１において、基本構成は一般的な降圧型のスイッチング電源である。そして、スイッチング素子Ｑ１は、上述のように出力端子Ｐｏの電圧（出力電圧）が目標電圧より低いか高いかによってオン、オフされ、これが継続されることになる。
【０００７】
リプル検出型のＤＣ−ＤＣコンバータ１のスイッチング周波数ｆは、ヒステリシスコンパレータを、２つの入力信号の差を入力とし、フライホイールダイオードＤ１の両端の電圧を出力とする記述関数Ｎ（Ｘ）で表し、チョークコイルＬ１、コンデンサＣ１、負荷Ｚからなるフィルタ回路を、フライホイールダイオードＤ１の両端の電圧を入力とし、ＤＣ−ＤＣコンバータ１の出力電圧を出力とする周波数伝達関数Ｇ（ｊω）で表したとき、
Ｇ（ｊω）・Ｎ（Ｘ）＝−１
を満たすω（ω＝２πｆ）で与えられる。なお、記述関数Ｎ（Ｘ）のＸはコンパレータに入力される出力電圧に対応した信号の振幅である。また、コンパレータを記述関数で表す点に関しては、例えば非特許文献２に記載されている。
【０００８】
この条件を視覚化したものを図７および図８に示す。図７はＧ（ｊω）および−１／Ｎ（Ｘ）のベクトル軌跡を表したものである。また、図８はＧ（ｊω）のゲインと位相のボード線図である。
【０００９】
図７よりわかるように、−１／Ｎ（Ｘ）のベクトル軌跡は、複素平面上で一定の大きさの負の虚数成分を有する直線になる。この負の虚数成分はヒステリシスコンパレータ３のヒステリシスの幅に依存するものである。
【００１０】
また、Ｇ（ｊω）のベクトル軌跡は、複素平面上の左下あたりから、周波数の上昇とともに時計回りで右上に向かって上昇し、実数軸に漸近しながら原点に至るものとなる。なお、記載は省略してあるが、周波数が低下する方向に関しては、虚数軸の負の方向に増えながら実数軸の正の方向に増えて、共振点において虚数軸に一致し、さらに反時計回りで上昇し、周波数ゼロで実数軸に一致するベクトル軌跡になる。Ｇ（ｊω）のベクトル軌跡における上記の部分は、図８のボード線図でいえば、ωの増大にしたがって位相が０度から−９０度を通って急激に−１８０度に達して安定する部分に相当する。
【００１１】
このような−１／Ｎ（Ｘ）とＧ（ｊω）のベクトル軌跡の交点が発振点となり、このときのωが発振周波数となる。
【００１２】
なお、上記の従来例においては、コンパレータとしてヒステリシスコンパレータ３を用いている。ヒステリシスのない、あるいは非常に小さいコンパレータの場合には、図７における−１／Ｎ（Ｘ）のベクトル軌跡が実数軸にほぼ一致することよりわかるように、理論的には発振周波数が無限大になり、実際には安定な発振ができなくなる。そのため、従来例においてはヒステリシスコンパレータが必須となる。
【００１３】
【非特許文献１】
トランジスタ技術　１９９０年４月号　Ｐ４４８〜Ｐ４５９
【非特許文献２】
伊藤正美著　「大学講義　自動制御」　丸善株式会社　平成３年２月１５日　第７刷発行　Ｐ２０３〜２１３
【００１４】
【発明が解決しようとする課題】
ところで、図７よりわかるように、従来のリプル検出型のＤＣ−ＤＣコンバータにおいては、ヒステリシスコンパレータのヒステリシスの幅とチョークコイルＬ１、コンデンサＣ１、負荷Ｚからなるフィルタ回路の特性で発振周波数が決まっている。そして実際にはチョークコイルＬ１やコンデンサＣ１の値を現実的なものにすると比較的低い周波数になる。
【００１５】
そして、ヒステリシスコンパレータやフィルタ回路の特性はいずれも簡単に変更できるものではないため、スイッチング周波数が比較的低い値で固定されてしまう。そのため、スイッチング周波数を高周波化してチョークコイルや平滑用のコンデンサの小型化、ひいてはＤＣ−ＤＣコンバータ自身の小型化を実現するのが難しいという問題がある。また、ヒステリシスコンパレータのヒステリシスの幅が入力電圧によって変わるため、スイッチング周波数も入力電圧によって変動し、そのためにノイズ対策がしづらいという問題もある。
【００１６】
本発明は上記の問題点を解決することを目的とするもので、スイッチング周波数の高周波化の可能なリプル検出型のＤＣ−ＤＣコンバータを提供する。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明のＤＣ−ＤＣコンバータは、入力電圧をスイッチングして交流電圧に変換するスイッチング素子と、前記交流電圧を整流平滑して出力電圧に変換する低域フィルタと、前記出力電圧を検出して目標電圧と比較するコンパレータを備え、該コンパレータの出力に応じて前記スイッチング素子が駆動されるリプル検出型のＤＣ−ＤＣコンバータにおいて、前記コンパレータの前記出力電圧の検出結果の入力される点に、制御系の位相およびゲインを調整する補償器を設けたことを特徴とする。
【００１８】
なお、前記コンパレータがヒステリシスコンパレータであってもよい。
【００１９】
そして、本発明のＤＣ−ＤＣコンバータは、前記補償器が、入出力伝達関数が、例えば
【００２０】
【数２】

【００２１】
で表されるものであることを特徴とする。
【００２２】
このように構成することにより、本発明のＤＣ−ＤＣコンバータにおいては、スイッチング周波数を上昇させることができ、それによって小型化を実現することができる。また、ノイズ対策も容易になる。
【００２３】
【発明の実施の形態】
図１に、本発明のＤＣ−ＤＣコンバータの一実施例の回路図を示す。図１において、図６と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【００２４】
図１に示したＤＣ−ＤＣコンバータ１０においては、ＤＣ−ＤＣコンバータ１におけるヒステリシスコンパレータ３に代えてヒステリシス動作をしない、あるいはほとんどしないコンパレータ１２を備えている。そして、出力端子Ｐｏは補償器１１を介してコンパレータ１２の一方の入力に接続されている。この点以外にＤＣ−ＤＣコンバータ１との違いはない。
【００２５】
ここで、図２に、補償器１１の具体的な回路の例を示す。図２において、補償器１１は、オペアンプＯＰ１、抵抗Ｒ１、Ｒ２およびＲ３、コンデンサＣ２およびＣ３から構成されている。オペアンプＯＰ１の反転入力端子は接地され、非反転入力端子は抵抗Ｒ２を介して入力端子ＩＮに接続されている。オペアンプＯＰ１の出力端子は出力端子ＯＵＴに接続されている。オペアンプＯＰ１の非反転入力端子と出力端子の間は並列に接続されて抵抗Ｒ１およびコンデンサＣ２を介して接続されている。そして、抵抗Ｒ３とコンデンサＣ３からなる直列回路が抵抗Ｒ２に並列に接続されている。
【００２６】
この補償器１１は、以下に示す周波数伝達関数Ｃ（ｊω）を有している。
【００２７】
【数３】

【００２８】
なお、図２に示した補償器１１の回路は補償器の一例にすぎず、上記の伝達関数を有するものであれば、回路構成が限定されるものではない。
【００２９】
このように構成されたＤＣ−ＤＣコンバータ１０のスイッチング周波数ｆは、コンパレータを、２つの入力信号の差を入力とし、フライホイールダイオードＤ１の両端の電圧を出力とする記述関数Ｎ（Ｘ）で表し、チョークコイルＬ１、コンデンサＣ１、負荷Ｚからなるフィルタ回路を、フライホイールダイオードＤ１の両端の電圧を入力とし、ＤＣ−ＤＣコンバータ１の出力電圧を出力とする周波数伝達関数Ｇ（ｊω）で表したとき、
Ｇ（ｊω）・Ｃ（ｊω）・Ｎ（Ｘ）＝−１
を満たすωで与えられる。
【００３０】
この条件を視覚化したものを図３および図４に示す。図３はＧ（ｊω）・Ｃ（ｊω）および−１／Ｎ（Ｘ）のベクトル軌跡を表したものである。また、図４はＧ（ｊω）・Ｃ（ｊω）のゲインと位相のボード線図である。
【００３１】
図３よりわかるように、−１／Ｎ（Ｘ）のベクトル軌跡は、複素平面上で虚数成分がゼロの直線になる。従来例で示したヒステリシスコンパレータとの違いはヒステリシスの幅がゼロになった点だけである。
【００３２】
また、Ｇ（ｊω）・Ｃ（ｊω）のベクトル軌跡は、複素平面上の左下あたりから、周波数の上昇とともに右上の原点方向に向かって時計回りで上昇しながらも、途中で位相の周る方向が反時計回りに逆転して一時的に位相が戻り、その上で再度位相が進んで一旦−１８０度を越えた上で原点に至るものとなる。Ｇ（ｊω）・Ｃ（ｊω）のベクトル軌跡における上記の部分は、図４のボード線図でいえば、ωの増大にしたがって位相が０度から−９０度を通って−１８０度に近づくが、途中でいったん戻ったうえで再度−１８０度に近づき、最後には−１８０度と交差している部分に相当する。
【００３３】
この場合、発振点となる−１／Ｎ（Ｘ）とＧ（ｊω）・Ｃ（ｊω）のベクトル軌跡の交点は、Ｇ（ｊω）・Ｃ（ｊω）のベクトル軌跡が実数軸（位相が−１８０度の線）と交差する点になるため、従来に比べて高い周波数となる。しかも、その周波数をＣ（ｊω）によって調節できる。これはすなわち、ＤＣ−ＤＣコンバータ１０においては、従来のＤＣ−ＤＣコンバータ１よりもスイッチング周波数を高周波化し、ＤＣ−ＤＣコンバータの小型化が可能になることを意味している。
【００３４】
このように、本発明のＤＣ−ＤＣコンバータ１０においては、スイッチング周波数の高周波化を図ることができる。また、ヒステリシスコンパレータを用いる必要がないため、Ｎ（Ｘ）が入力電圧によって変わるということもなく、従来のＤＣ−ＤＣコンバータ１の場合と異なり、スイッチング周波数が入力電圧によって変動するということもない。そして、スイッチング周波数が変動しないためにノイズ対策が容易になるというメリットもある。
【００３５】
ここで、図５に、本発明のＤＣ−ＤＣコンバータ１０の出力電圧の波形のシミュレーション結果を示す。図５においては、比較のために従来のＤＣ−ＤＣコンバータ１の出力電圧の波形のシミュレーション結果を同時に示している。
【００３６】
図５より明らかなように、ＤＣ−ＤＣコンバータ１においては、リプルの周波数（すなわちスイッチング周波数）が約８０ｋＨｚでその振幅が約０．５ｍＶだったのに対して、ＤＣ−ＤＣコンバータ１０においては、リプルの周波数（すなわちスイッチング周波数）が約１ＭＨｚでその振幅が約０．０５ｍＶとなっている。このように、本発明のリプル検出型のＤＣ−ＤＣコンバータにおいては、スイッチング周波数の高周波化とリプルの低減を図ることができる。
【００３７】
ところで、ＤＣ−ＤＣコンバータ１０においては、従来のＤＣ−ＤＣコンバータ１の場合とは異なりヒステリシス動作をしないコンパレータを用いているが、ヒステリシスコンパレータを用いても構わない。図３において、一点鎖線で示した線は、ヒステリシスコンパレータを用いた場合の−１／Ｎ（Ｘ）のベクトル軌跡である。
【００３８】
図３よりわかるように、Ｇ（ｊω）・Ｃ（ｊω）のベクトル軌跡とヒステリシスコンパレータを用いた場合の−１／Ｎ（Ｘ）のベクトル軌跡の交点も、図７に示した従来のＤＣ−ＤＣコンバータ１の場合に比べて周波数の高い位置にある。しかも、両者の交差角度が比較的９０度に近いため、ヒステリシスの幅が入力電圧によって変わってもスイッチング周波数の変動は比較的小さいと考えられる。
【００３９】
このように、本願発明のリプル検出型のＤＣ−ＤＣコンバータにおいては、コンパレータとしてはヒステリシス動作の有無については特に限定されないものである。
【００４０】
また、ＤＣ−ＤＣコンバータ１０においては、補償器１１が所定の伝達関数を有するものであれば回路構成が限定されるものではないとしたが、伝達関数そのものについても上述の補償器１１の伝達関数に限定されるものではない。補償器１１と同様に、Ｇ（ｊω）・Ｃ（ｊω）のベクトル軌跡が途中で位相の回る方向が一時的に反時計回りに逆転して、周波数の高い位置で−１／Ｎ（Ｘ）のベクトル軌跡と交差するようにできるものであれば、補償器の伝達関数の式は何ら限定されるものではない。
【００４１】
また、ＤＣ−ＤＣコンバータ１０においては、出力電圧と目標電圧を直接比較するような構成になっているが、例えば出力電圧を抵抗分割したような出力電圧に相当する電圧とツェナーダイオードの降伏電圧のような目標電圧に相当する電圧の比較であっても構わないものである。
【００４２】
【発明の効果】
本発明のＤＣ−ＤＣコンバータによれば、入力電圧をスイッチングして交流電圧に変換するスイッチング素子と、交流電圧を整流平滑して出力電圧に変換する低域フィルタと、出力電圧を検出して目標電圧と比較するコンパレータを備え、コンパレータの出力に応じてスイッチング素子が駆動されるリプル検出型のＤＣ−ＤＣコンバータにおいて、コンパレータの出力電圧の検出結果の入力される点に、制御系の位相およびゲインを調整する補償器を設けることによって、スイッチング周波数の高周波化と出力電圧のリプルの低減を図ることができる。また、入力電圧が変動してもスイッチング周波数が変動しにくくなるため、ノイズ対策が容易になる。
【図面の簡単な説明】
【図１】本発明のＤＣ−ＤＣコンバータの一実施例を示す回路図である。
【図２】図１のＤＣ−ＤＣコンバータにおける補償器の具体例を示す回路図である。
【図３】図１のＤＣ−ＤＣコンバータにおけるフィルタ回路と補償器の組み合わせの伝達関数、およびコンパレータの記述関数の軌跡を示すベクトル軌跡図である。
【図４】図１のＤＣ−ＤＣコンバータにおけるフィルタ回路と補償器の組み合わせの伝達関数のゲインと位相の周波数特性を示すボード線図である。
【図５】図１のＤＣ−ＤＣコンバータの出力電圧のリプルを示す特性図である。
【図６】従来のＤＣ−ＤＣコンバータを示す回路図である。
【図７】図６のＤＣ−ＤＣコンバータにおけるフィルタ回路の伝達関数、およびヒステリシスコンパレータの記述関数の軌跡を示すベクトル軌跡図である。
【図８】図６のＤＣ−ＤＣコンバータにおけるフィルタ回路の伝達関数のゲインと位相の周波数特性を示すボード線図である。
【符号の説明】
４…目標電圧源
１０…ＤＣ−ＤＣコンバータ
１１…補償器
１２…コンパレータ
Ｅ…入力電源
Ｑ１…スイッチング素子
Ｄ１…フライホイールダイオード
Ｌ１…チョークコイル
Ｃ１…コンデンサ
Ｚ…負荷
Ｐｏ…出力端子

Claims

入力電圧をスイッチングして交流電圧に変換するスイッチング素子と、前記交流電圧を整流平滑して出力電圧に変換する低域フィルタと、前記出力電圧を検出して目標電圧と比較するコンパレータを備え、該コンパレータの出力に応じて前記スイッチング素子が駆動されるリプル検出型のＤＣ−ＤＣコンバータにおいて、
前記コンパレータの前記出力電圧の検出結果の入力される点に、制御系の位相およびゲインを調整する補償器を設けたことを特徴とするＤＣ−ＤＣコンバータ。
前記コンパレータがヒステリシスコンパレータであることを特徴とする、請求項１に記載のＤＣ−ＤＣコンバータ。
前記補償器が、入出力伝達関数が、

で表されるものであることを特徴とする、請求項１または２に記載のＤＣ−ＤＣコンバータ。