TWI361177B - Plasma-resistant ceramics with controlled electrical resistivity - Google Patents

Description

1361177 於主要由高度抗存在於 溶趙陶瓷組成的特種含 半導體處 氧化記陶 九、蝥明說明： 【發明所屬之技術領域】 本發明的實施方式關 理裝置中的電漿腐蝕的固 瓷0 【先前技術】 該部分描述關於本發明所揭示的實施方式 題。並没有意' 圖表示或暗指纟該部分討論的背景 習知技術。 抗侵飯（包括腐钱）性是在存在侵姓性環境 處理腔室中使用的裝置構件和襯墊的關鍵屬性。 電漿存在於多數半導體處理環境中，&括電漿増 相沈積（PECVD )和物理氣相沈積（pvD )，但是 強的電聚環境是用於處理裝置清洗和用於蝕刻半 的電漿。這對於存在有高能量電漿並結合化學反 用於存在於環境中的構件表面尤其是如此β當 體’即使在不存在電漿，與處理裝置表面接觸時 件表面或製程腔室襯墊表面的低化學反應性是 性。 存在於用於製造電子元件和微電子機械系統 的處理腔室内的製程腔室襯墊和組成裝置通常由 金構成。製程腔室和組成裝置（存在於腔室内） 常陽極化以提供對侵蝕性環境的一定程度的隔離 的背景主 技術組成 的半導想 儘管侵蝕 強化學氣 侵钱性最 導體基材 應性以作 侵蝕性氣 ，裝置構 重要的屬 (MEMS) 銘和銘合 的表面通 。然而， 5 1361177 铭或鋁合金中的雜質可能破壞陽極化層的完整性，從而侵 蝕較早地開始’缩短了保護塗層的有效期限。與其他陶瓷 材料相比，鋁氧化物的耐電漿屬性並不積極。因此，各種 组分的陶瓷塗層已經用於替代以上所提及的鋁氧化物層； 以及，在一些例子中’已經用在陽極化層的表面上以改善 下層鋁基材料的保護。

氧化釔是很有希望用於保護暴露於製造半導體元件中 使用類型的含虐素電漿的鋁和鋁合金表面的陶瓷材料《氧 化記塗層已經用於並施加在高純度銘合金製程腔室表面的 陽極化表面上’或者製程構件表面上，以産生良好的侵钱 保護（例如，以上提及的 Sun等人的美國專利案號 6，777,873)。可使用諸如喷塗、物理氣相沈積（PVD )、化 學氣相沈積（CVD )等方法施加保護塗層。

Al2〇3、或Al2〇3和Y2〇3膜已經形成於處理腔室的内 壁表面上以及需要高度耐侵14性和絕緣屬性的腔室内的構 件的暴露表面上。在一個示例性應用中，腔室的基材可以 爲陶瓷材料（Al2〇3、Si〇2、A1N等）、鋁或不銹鋼，或在 基材之上具有喷塗膜的其他金屬或金屬合金。該膜可以由 週期表的III-B元素的化合物諸如Y2〇3製成。該膜可主要 包含 Al2〇3 和 Υ2Ο3 。 纪-銘-石權石 (yttrium-aluminum-garnet, YAG)的喷塗膜也在以上提到 過。喷塗膜厚度的實施例從50μιη到300μιη之間變化》 【發明内容】 6 丄的1177

已經研發了在採用含鹵素電漿的半導體處理條件下 佟蝕的特種燒結陶瓷材料。已經改質特種材料以具有與 前用於半導體處理裝置的燒結陶瓷材料相比的改善的耐 漿腐蝕性和適合的機械屬性。6經調整燒结陶瓷材料的 屬性，從而材料的電阻率屬性（其在電漿材料腔室中具 影響）滿足特定腔室構件的需要。這些電阻率屬性要求 前僅被具有低耐電漿腐蝕性質的材料滿足。本發明的特 掎料（其具有耐電漿腐蝕性、機械性能和電阻率性能的 種結合）與之前所用的半導體處理裝置的材料充分相似 該相似的電屬性的一個優點在於不需要改變目前在半導 元件製造中使用的製程程式（recipe )或通用的處理條科

耐 以 電 電 有 之 種 各 〇 體 〇 可 來 積 用 使 個 在 釔 「3+ 率 2 ' 選 用於製造半導體材料腔室構件的特種燒結陶瓷材料 使用例如熱/火焰喷塗或電漿噴塗、物理氣相沈積（諸如 自由特種燒结陶瓷材料組成的靶的減射）或化學氣相沈 等而施加到下層材料之上。或者，燒結的陶瓷材料可使 模製製程而用於製造整體構件，例如，當這對於塗層的 用有利的時候。 討論的燒結陶瓷材料包含氧化釔基的固溶體。在一 實施方式中，改變燒結的含氧化釔陶瓷材料的電阻率。 一個示例性實施方式技術中，將其他氧化物添加到氧化 中，並且燒結該混合物。其他氧化物的陽離子具有與、 離子不同的原子價（valence)，以形成γ空位，導致電阻 降低。該其他的氧化物的實施例包括Ce02、Ti02、ZrO Hf〇2和Nb>2〇5等，僅以示例方式而並不限制於此。在可 7 示例性實施方式技術中，其他氧化物添加到氧化釔中並燒 結該混合物。其他氧化物的陽離子具有與γ3+離子相同的 原子價，但是具有與γ3 +離子顯著不同的離子半徑。在還 原氣氛中燒结前驅混合物。這產生0空位’其也降低了電 阻率。具有與γ3 +離子相同原子價但是具有顯著不同的離 子半徑的氧化物的實‘施例包括 Nd2〇3、Sm2〇3、SC2〇3、 Yb203、Er203、H〇2〇3和Dy2〇3，僅以示例方式而並不限 制於此。 在通常與含釔燒結陶瓷相比需要較低電阻率的半導體 處理腔室中的主要構件其中之一是靜電夾盤。靜電夾盤設 計者建議在半導體處理條件下靜電夾盤的介電表面的電阻 率在從約1〇9到1011^.cm的範固内，以減小在靜電夾盤處 形成電漿電弧的可能。電阻率範圍與在约10·9到l〇-7S/m 範圍内的電導率等價。這是比體ShN4顯著低的電阻率， 例如，其具有電導率1(rl3s/m «對於電漿電弧可能産生不 利影響的其他耐侵蝕表面，諸如升降杆，纟需靜電夾盤需 益的。對於耐侵蝕表面諸如 可能與1014Q.cm —樣高或 要的那個範圍内的電阻率是有益的 製程腔室襯墊，電阻率較高，可能 者向於l〇hQ.cm，並仍然可接受。 其組合。

至少 燒結陶瓷材料的主名 體的兩者氧化物時， 氣化物，其通常選自 8 1361177 T、氧化鎮和氧化飾（以及其他鋼系列元素氧化物 慮用於這些實施例中。 气 當存在用於形成-種或多種固溶體的多於兩種 物時，這些氧化物通常包含氧化纪、氧化錯和至少 2氧化物，該氧化物通常選自氧化給、氧化筑、氧化敍、、 =化銳、氧化彭、氧化鐘、氧化斜、氧化錦及其組合物。 2特別實施例中還可能使用其他鋼系元素。當燒結陶究包 含多個固溶相時，ϋ常有兩個相或三個相。除了至少一個 固溶相，可能在燒結陶-泛記憶趙在化合物或元素金屬的其 他相。 、 通過示例方式，而並不限制於此，心使 物氧化物的燒結陶竞’己經通過試驗確定包含固溶體的燒 結陶究’其t存在約4G%莫耳百分比到小於贿4耳百八 比範園内的氧化纪，並#在從大約G%莫耳百分比到約6二 莫耳百分比範圍内的氧化锆，產生具有在室溫下從約ι〇7 到約io、cm範圍内的電阻率。預期可由其中存在大於 0%莫耳百分比到小於1〇〇%莫耳百分比範圍内的氧化纪和 大於〇%莫耳百分比至小於刚％莫耳百分比的氧化飾的前 驅氧化物的組合得到相同範圍内的電阻率 中存在大於G%莫耳百分比到小於嶋莫耳百分比範2 的氧化纪和大於0%莫耳百分比至小於100%莫耳百分比的 氧化铪的前驅氡化物組合得到從約109到約1011Q.cm範圍 内的電阻率》帛預期可由其中存在從約48%莫耳百分比到 小於1〇〇%莫耳百分比範圍内的氧化釔和大於0%莫耳百分 9 1361177 比至約52 %莫耳百分比範圍内的氧化鈮的前驅氧化物组 得到具有約1〇9到約範圍内電阻率的陶瓷。 用於實施例，並不限制於此，關於使用多於兩種前 氧化物的燒結陶瓷，在一個實施方式中，當燒結陶瓷包 固溶體並且其中燒结陶瓷材料由以下氧化物形成時， 中：存在從約40%莫耳百分比至小於1〇〇%莫耳百分比範 内的氧化記；存在從大於〇%莫耳百分比至約5〇%莫耳百 比範圍内的氧化锆；以及存在大於約〇%莫耳百分比到小 100%莫耳百分比範圍内的氧化釤，燒結陶瓷具有從約] 到約1015n.cm範圍内的電阻率。 在另一實施方式中，當燒結的陶瓷包含固溶體並且 結陶究材料由以下氧化物製成時：存在從約4〇%莫耳百 比至小於100。/。莫耳百分比範圍内的氧化釔；存在從大 〇%莫耳百分比至約50%莫耳百分比範圍内的氧化锆；以 存在大於約0%莫耳百分比到小於1 00%莫耳百分比範圍 的氧化給，燒結陶瓷將具有在約1〇7到约1〇15n.cin範園 的電阻率。 在又一實施方式中，當燒結的陶瓷包含固溶體並且 結陶瓷材料由以下氧化物製成時··存在從約4〇%莫耳百 比至小於100%莫耳百分比範圍内的氧化釔；存在從大 0%莫耳百分比至約45%莫耳百分比範圍内的氧化锆；以 存在大於約〇%莫耳百分比到小於80%莫耳百分比範圍 的氧化鈮時，燒結陶瓷將具有在約107到約1〇iS£2 cm範 内的電阻率。 合 驅 含 其 園 分 於 07 燒 分 於 及 内 内 燒 分 於 及 内 圍 10 1361177 在一個實施方式中，燒結的陶瓷材料包含三個相其 包括：包含Y2〇3_Zr〇2_Nb2〇5的第一固溶相，其占繞結陶 瓷材料的從約60%莫耳百分比到約9〇%莫耳百分比範固 内，Y3Nb07的第二相，其占燒結陶竞材料的從約莫耳 百分比到約30%莫耳百分比範固内；以及Nb元素形式的 第三相，其占燒結陶瓷材料的從約1%莫耳百分比到約ι〇% 莫耳百分比範圍内》

包含三個相的燒結陶瓷材料的另一實施方式中，氧化 釔在從約60%莫耳百分比至小於約75%莫耳百分比範圍 内：氧化锆在從大於約1 5 %莫耳百分比至約2 5 %莫耳百分 比範圍内；以及氧化銀在大於約5 %莫耳百分比到小於1 5 % 莫耳百分比範圍内》

在由以上所述類型的Y2〇3_Zr〇2-MxOy形成的燒結陶 瓷測量樣品中，在其中Μ是釤、給、鈮或鈥的實施方式中， 在暴露於CF4/CHF3電漿76小時之後，已經證明侵蝕速度 是0.1 6μιη/小時或更低。預期當Μ是鈽、釤、餌或其他鑭 系元素時具有類似的侵蝕速度。電漿形成於可從Applied Materials有限公司購得的Enabler for Trench Etch電漿處 理腔室中。電漿源功率高達2000W，製程腔室壓力爲10-500 毫托（Torr)，並且基材溫度爲40°C。該〇.16μιη/小時或更 低的侵蝕速度等價於純 γ2〇3的侵蝕速度。因此，用於提 供較低電阻率燒結陶瓷岛燒結陶瓷改質不影響燒結陶瓷的 侵蝕速度。 雖然以上所述的陶瓷材料是由利用本領域公知的燒結 11 1361177 技術形成的燒结陶瓷，但是在其他實施方式中，以上列出 的起始材料成分可用於利用塗覆技術形成陶瓷塗層於各種 金屬和陶瓷基材的表面上，其包括但是不限於鋁、鋁合金、 不銹鏑、氧化鋁、鋁氮化物和石英。該塗覆技術包括電漿 喷塗、熱/火焰喷塗；從由燒結氧化物形成的濺射靶的物理 氣相沈積；或者化學氣相沈積，作爲示例但是並不限制於 此0

【實施方式】 作爲詳細描述的緒言，應該注意到，如在該說明書和 附圖t所用的，單數形式“一（a ) ” 、 “一（ an ) ”和“該 (the ) ”包括複數指代，文中清晰指出數目的除外。 當在此使用詞“約（a b 〇 u t ) ”時，其意欲指所指的標 稱值準確地在±10%内。

在此所述地爲在採用含齒素電漿的半導體元件處理條 件下研發的抵抗侵蝕的特種陶瓷材料。在特定實施方式 中，已經改質特種材料以具有與之前研發的類似陶瓷材料 相比減小的電阻率以提供耐電漿腐蝕性。減小的電阻率有 益於減小在半導體處理腔室内的各種構件處電漿電弧放電 (arcing )的可能性，尤其在電漿放電成問題的靜電夾盤 的表面或基材升降杆上，用於舉例但不限於此。在過去， 構件或至少構件表面由鋁氮化物或鋁氧化物製造，可對其 摻雜以提供電屬性。雖然該材料提供所需的電屬性，但是 侵蝕/腐蝕速度相對快，限制了特定構件的有效壽命，並需 12

材料以控制電阻率性能在對於 需範圍内。當選擇氧化物的組合 域且讀取本發明的普通技術人員 明。

、边甘Μ形取网瓦两科時，本領 人員將能相對成功地確定H

要更多的停工時間用於組成部 另外’用作電漿虚理主W 適合電屬性的耐腐钱陶竞材 ¥電漿腐蝕/侵蝕屬性的陶究 與電漿接觸的構件有效的所 合以形成陶瓷材料時，太箱 爲了便利具有所需電屬性的適合耐鹵素電漿腐蚀/ 侵蝕陶究材料的發展通過使用燒結陶究實施。所燒結的陶 瓷通過本領域的衆所周知的技術生產。在其他實施方式 =相同的一般組分的適合耐卤素電漿腐蝕/侵蝕的陶瓷材 料可例如，使用熱/火焰噴鍍或電漿喷鍍應用爲在下層諸如 銘或銘合金的材料之上的塗層。在可選實施方式中，所燒 結的陶瓷材料可用於製造可用於通過物理氣相沈積在下層 材料之上施加陶瓷材料，特別地當其上待施加保護陶瓷材 料的裝置較大時，諸如製程腔室襯墊。 如之前所述，討論的所燒結陶瓷材料包括氧化釔。可 改變所燒結的含釔陶瓷材料的電阻率。在一個示例性技術

令 I J 至少一種其他氧化物添加到氧化纪中並燒結該混合 物。至少一種其他氧化物的陽離子具有不同於γ3 +離子的 13 1361177

原子價（valence)，以形成Y空位，導致電阻率降低。該氧 化物的實施例包括Ce02、Ti02、Zr〇2、 Hf〇2和Nb205， 僅用於示例而並不限制於此。在另一示例性技術中，至少 一種其他氧化物添加到氧化釔中，並在還原氣氛中燒結該 混合物；然而，至少一種其他氧化物的陽離子具有與 γ3 + 離子相同的原子價，但是具有與Υ3 +離子顯著不同的離子 半徑。其導致0空位産生，這也降低了電阻率。具有與 γ3 +離子相同原子價但是具有顯著不同的離子半徑的氧化 銘實施例包括 Nd2〇3、Sm2〇3、SC2O3、Yb2Q3、Er2〇3、Η〇2〇3 和Dy203，僅用於示例而並不限制於此β 至今已經研究了多種示例性燒結陶瓷材料的屬性，並 且以下的表格提供了所製造並評估的部分燒結陶瓷材料。 隨後將描述這些材料的評估》 實施例： 表格 樣品 前驅物莫耳 前驅物重量 前驅物Υ203重量 熔點 燒結溫度 相组成 密度 # 百分比％ 百分比％ 份數/100Υ2〇3 (°C) (°C) (g/cm3) 1 Y20j：75 Y2〇3： 77.82 Υ2〇3：100.00 2800 >1800 C-SS單相*· 5.607 HiDj： 20.0 Ηί02： 1935 Ηί〇2： 24,86 ZiO2:5.0 Zr02:2.83 Ζγ〇2： 3.64 2 Y2O3 ： 60.0 Y2〇3 ： 72.18 Υ2〇3 ： 100.00 2360 >1800 c-ss單相·· 4.936 Sc2〇3： 20.0 Sc2〇3:14.69 Sc2〇3>20.36 a〇2： 20.0 Ζγ〇2： 13.13 Zr〇2：18.19 3 Υ2〇3 ： 60.0 Υ2〇3 ： 59.38 Υ2〇3 ： 100.00 Ν/Α· >1800 c-ss單相** 5.555 14 1361177

Nd2〇3:20.0 Zr02： 20.00 Nd203:29.58 Zj〇2: 10.84 Nd2Oj：49.66 a〇2： 18.19 4 Y2〇3 ： 70.0 Y2O3 ： 75.53 Y2〇3 ： 100.00 N/A· >1800 c-ss** 5.331 Nd2O5：10.0 Nd203:12.7 Nd203:16.82 Y3NbO 和 Nb Zspi. 20.0 Zr02:11.77 Zr02:15.59 *N/A =無 **c-ss係指立方氧化釔型固溶體。 實施例一 第1圓是示出各種陶瓷材料的電阻率的圖表1〇〇，陶 瓷材料包括根據本發明的示例性實施方式製造的A型和B 型材料。電阻率在軸104上示出，作爲在軸1〇2上示出的 溫度的函數。可在空氣環境下在丨〇〇〇v下測量電阻率，使 用根據ASTM D 1 829-或JIS C2141的標準測試條件。 在第1圖中示出的曲線1〇6在表中描述爲樣品#4的含 Nb2〇5燒結陶瓷材料。對於含Nb2〇s燒結陶瓷材料，如第 3圖中通過相圖所示，還可通過添加額外的成分得到適合 的電阻率值。燒結陶瓷材料包含三個相，其包括包含 Y2〇3-Zx〇2_Nb2〇5的第一固溶相，其占燒結陶瓷材料的約 60%到約90%莫耳百分比；第二相Y3Nb〇7 ,其占燒結陶瓷 材料的從約5%到約30%的莫耳百分比；以及元素形式的 Nb第三相’其占燒結陶瓷材料的約1 %到約丨〇%莫耳百分 比。當需要低電阻率以防止電弧放電時，該材料特別有效。 電阻率在室溫下低於約並在200〇c爲約ι〇8ω. cm，以及在典型半導體處理條件下可能具有在ι〇9ω. 範 15 1361177

圍内的電阻率。 在第1圖中示出的含Nb205的燒結陶 施方式稱爲Nb205- Zr〇2-Y2〇3。參照第3 區域標記爲“B” 。該標記表示燒結陶瓷 分在從約55%莫耳百分比到約go%莫耳百 下包含Y2〇3，並且在從約5°/。莫耳百分比 分比之間的濃度下包含添加劑諸如Nb205 或 Sc!〇3。 實施例二 在第1圖中示出的曲線108表示根據 Hf〇2燒結陶瓷材料，其還在表格中描述爲 材料顯示出比含Nb2〇5材料高的電阻率， 電夾盤或基材升降杆相比電弧放電不主要 置構件有效。 實施例三 在第1圖中示出的曲線11〇表示根據 製造的含Sc2〇3燒結陶瓷材料，其還在表 #2»同樣’該材料可用於需要i〇iiQ.cni電 實施例四（對比實施你丨、 在第1圖中示出曲線112表示在第2 的Y203 - Zr02 - Al2〇3材料》描述該材料 率陶瓷材料的比較實施例的目的。該燒結 Y2〇3和Zr〇2形成的固溶體，以及由γ2〇3 形成的合成物。典型的燒結陶瓷材料由在 瓷材料的一個實 圖，相圖的一個 枯料的固溶相成 分比之間的濃度 到約25%莫耳百 ' Hf02 ' Nd2〇3 ' 本發明製造的含 樣品# 1。該陶究 但是對製造與靜 的半導體處理裝 本發明實施方式 格中描述爲樣品 阻率的應用中。 圖的相圖中示出 僅用於受控電阻 陶瓷材料包含由 和Al2〇3氧化物 從約6 0 %莫耳百 16 1361177

分比到約 65%莫耳百分比之間的濃度下的 Υ2〇3 ;在從约 20%莫耳百分比到約 25%莫耳百分比之間的濃度下的 Zr〇2 ;以及在從約10%莫耳百分比到約15%莫耳百分比之 間的濃度下的Al2〇3形成。在相圖第2圖中示爲區域“A” 並通過曲線表示爲在第1圖中示出的丫2〇3-以02-八1203的 中心陶瓷材料的一個實施方式，包含：具有立方氧化釔型 晶體結構的約 60%莫耳百分比固溶體，其中c-Y203是溶 劑，Zr2〇3是溶質；具有螢石型晶體結構的約2%莫耳百分 比的固溶體，其中是Zr02溶劑，丫2〇3是溶質；以及約38% 莫耳百分比的YAM ( Υ4Α12〇9 )化合物。 實施例五Γ對比實施例） 第1圖的曲線114表示含Nd2〇3的燒結陶瓷材料，其 在表格中描述爲樣品#3。但是該材料難以滿足需要防止放 電的需要，並且認爲不是彌補本發明的部分單一材料的比 較實施例。 實施例六（對比竇施例）

第1圖的曲線116表示純Y2〇3燒結陶瓷的電阻率屬 性》該材料也是對比實施例，其用作基線，原因在於許多 半導體裝置構件已由純Υ2〇3製造。純Υ2〇3電阻率的比較 示出由本發明得到的電阻率的顯著改善。 曲線120也在第1圖中示出’其表示通常用於製造靜 電夾盤的摻雜鋁氮化物，曲線122表示也用於製造靜電失 盤和需要低電阻率的其他半導體處理裝置的第二摻雜的銘 氛化物。 17 1361177 實施例七 第4圓是示出對於許多燒結陶瓷測試樣 試期間電阻率與所施加的電壓的函數關係圖 上示出電阻率，並且電壓在軸402上示出。 溫（約27eC)»該圖的目的是爲了示出受控 的本發明的耐侵蝕陶瓷實施方式和目前使用 物陶瓷之間在電阻率上的區別。雖然摻雜的 具有稍微低的電阻率，但它們的侵蚀迷度至 以降低電阻率的含氧化釔陶瓷的侵蝕速度高 特別地，第4圖的曲線422表示目前用 盤的摻雜的銘氮化物陶瓷。曲線420表示用 盤和其他較低電阻率構件的另一種摻雜的鋁 第4圖的曲線4 06表示含Nb205的燒結 在表格中表示爲樣品#4 »已經改質以降低電 纪材料具有與表示爲A1N-1的摻雜的鋁氮化 電阻率。然而，摻雜的鋁氮化物的侵蝕速度 示出的含氧化纪材料的侵蝕速度高1〇倍，如 的柱狀圖500示出。 在第4圖中的曲線4〇8表示含Hf〇2的驾 其在表格中表示爲樣品#1。該陶瓷材料表現 材料高的電阻率’並且在室溫下表現出電漿 能發生的構件的推薦範圍之外的電阻率。然 下’其在部分半導體處理期間存在的溫度， 接受範園内，如第】圖中通過曲線1〇8所示 本在電阻率測 4〇〇° 在軸 404 測試溫度是室 以降低電阻率 的摻雜鋁氮化 鋁氮化物陶瓷 少比已經改質 2倍。 於製造靜電夹 於製造靜電夾 氣化物陶瓷。 陶瓷材料，其 阻率的含氧化 物非常接近的 比由曲線406 通過第5圖令 t結陶瓷材料’ 出比含Nb2〇5 電弧放電更可 而，在2〇〇°C 電阻率落入牙 18 1361177 第4圖的曲線410表示含SczO3的燒結陶曼封料，其 在表格中表示爲樣品#2。再次，當處理溫度爲2〇〇。〇時， 該材料可用於需要10"Ω· cm電阻率的應用中》 爲了比較目的（關於包含含氧化釔固溶體的受控電阻 率陶瓷），第4圖的曲線412示出了包含在第2圖中示出的 Y2〇3、Zr02和Al2〇3的“ A”型陶瓷材料》該“ a”型材料 的一個實施方式’其在第1圖中示出，包含具右 ^ c - I 2 U 3

爲溶劑以及Zrz〇3爲溶質的約60%莫耳百分电的立方氧化 釔型結構；具有Zr〇2爲溶劑以及Y2〇3爲溶質的約2%莫耳 百分比的螢石型結構固溶體；以及，約38 %莫耳百分比γΑΜ (YMhO9 )化合物。雖然Α型ΗΡΜ材料表示出適合的耐 侵蝕性能和優良的機械性能’但電阻率顯著高於所需範圍 最大值10uQ.cm»即使在200°C下也是這種情況，如第i 圖中的曲線112所示。該材料並不包括於電阻率改質的对 侵蝕陶瓷的實施方式中。

爲了比較目的，第4圖的曲線414表示含Nd2〇3的燒 結陶瓷材料，其在表格中表示爲樣品#3。該材料難以滿足 防止電弧放電的需要，並認爲是不構成本發明的單_陶資_ 材料部分的比較實施例。 爲了比較目的，第4圖的曲線416示出了純γ2〇3的 燒結陶瓷的電阻率屬性。該材料也是比較實施例，其用作 基準，原因在於大部分半導體裝置構件已經由純γ2〇3製 造》純Υ2〇3的電阻率的比較示出了由本發明所得到的電 阻率有非常顯著的改善。 19 1361177 實施例八

第5圖示出了表示對於多種暴露於電漿的燒結陶瓷材 料標準化爲純Υ2〇3的示例性侵蝕速度的柱狀圖500。電漿 由CF4和CHF3源氣産生。電漿處理腔室是可從Applied Materials 有限公司購得的 Enabler for Trench Etch。電漿 源功率高達2000W，製程腔室壓力爲10-500毫托，並且基 材溫度爲約40°C，76小時的時間週期。轴502未出了測試 耐侵蝕性的多種材料。表示爲Y2〇3-l〇Zr02的測試樣本表 示通過燒結100重量份數的γ2〇3以及10重量份數的Zr〇2 形成。表示爲含Nb205-或Hf02-或Nd203-或Sc203-的測量 樣本表示描述爲含钱刻這些材料的化合物。如在軸504上 所示的侵敍速度的比較表示所改質的電阻率的侵蝕速度，

含氧化纪的燒結陶瓷材料基本與純氧化釔的侵蝕速度相 同。另外’所改質的電阻率的侵蝕速度，含氧化釔的燒結 陶資（基本比八12〇3、八1>1、21'〇2、石英、貿/21'€：、：84(：和8丨0：， 用於提供半導體處理侵蝕襯墊和在半導體處理裝置内部構 件上的耐南素電漿腐蝕材料。 基於在提供以上所述的實施例的實驗期間所得到的結 果’ U及來自其他參考源的資料已經進行了提供在電漿 漏電流中# UV輻射效果評估的計算。電漿環境中（用於 電漿處理中的類型） 化釔的燒結陶瓷材料的漏 193nmUV輻射（在邹 Nb2〇5-B型燒結陶瓷材料 的UV輻射不影響含電阻率改質的氧 電流。 分半導趙處理操作中採用）對在 # Hf〇2-B型燒結陶瓷材料中的 20 漏電流的影響的研究表示這些材料的電性能不應用 UV輻射影響。 用作與電漿接觸的半導趙處理裝置.的含陶瓷顆 品包括蓋子 '襯塑*、喷嘴 '氣體分配板、嗜頭、靜 構件、陰影框架、基材容納框架、處理套件和腔室 僅作爲示例性並且不限於此。 以上所述的示例性實施方式不意欲限制本發 園，由於本發明的揭示内容，本發明的普通技術人 釋與本發明所要求保護的主題對應的實施方式。 【圖式簡單說明】 爲了有助於理解以上所述的實施方式，可參照 加詳細地描述以上所述的特定實施方式。然而，應 到，附圖僅示出了部分典型實施方式並因此不用於 此所述的本發明的範圍。本發明包括其他等效的實;} 第1圖是示出了對於多種材料，在空氣環境中 壓爲1000V下’電阻率與溫度的函數關係圖表100 第2圖是Y203-Zr02-Al203相圖200。該相圖示 了其他成分之外’特種材料的組成，在此在相圖上 區域‘‘ A”用於參考。類型“ a”陶瓷材料是對鹵素 钱具有良好耐腐姓性的陶莞成分； 第3圓是Y203-Zr〇2_Nb2〇5相圖300。該相圖 了其他成分外，特種材料的組成，在此在相圖上標 域· B” ，用於參考。類型“ B”陶瓷材料爲不僅對 受這些 粒的製 電夾盤 襯墊， 明的範 員能解 附圖更 該注意 現在在 色方式。 施加電 9 出了除 標記爲 電槳侵 示出除 記爲區 鹵素電 21 1361177 漿侵蝕具有良好耐腐蝕性而且還具有例如與“A”類型陶 瓷材料相比的受控的、較低電阻率的陶瓷成分； 第4圖是示出對於多種材料的電阻率與施加的電壓的 函數關係圖表400，其中測量可在室溫（約27 °C)空氣中 下進行； 第5圖是直條圖500，其示出了暴露於由CF4和CHF3 源氣體産生的電漿的多種燒結陶瓷材料相對於純氧化釔的 標準化平均示例性侵蝕速度。 【主要元件符號說明】 100 各種陶瓷材料的電阻率的圖表 102 ' 104 轴 106、 108、 110、 112、 114、 116、 120、 122 曲線 200 Y2 〇 3_ Z r Ο 2 - A12 〇 3 相圖 3 00 Y 2 〇 3_ Z r Ο 2 - N b 2 〇 5 相圖

400 對於許多燒結陶瓷測試樣本在電阻率測試期間電阻 率與所施加的電壓的函數關係圖 402 、 404 轴 406、 408、 410' 412、 414、 416、 420、 422 曲線 500 枉狀圖 502 、 504 軸 22

Claims (1)

1361177 公告本 P年Η月'^日修正本 第％βζη牙mm%b年"月士正

1、一種含陶瓷的製品，其能在用於半導體處理裝置時 抵抗含i素電漿的侵蝕並且提供抑制電漿電弧放電之可能 性的一受控電阻率，其中該含陶瓷的製品在從約 3 5 0 °C至 室溫範圍内的溫度下呈現在約107至1015Q.cm範圍内的受 控電阻率，所述含陶瓷製品具有包含含氧化釔的至少一種 固溶體的表面，以及其中該至少一種固溶體包含濃度在 4 0%莫耳百分比以上的氧化釔且含有一種額外的氧化物， 該額外的氧化物選自氧化铪、氧化銃、氧化鈮、氧化釤、 氧化镱、氧化餌、氧化鈽及其組合所構成的群組。 2、如申請專利範圍第1項所述的含陶瓷的製品，其中 一鑭系元素氡化物包括於用在形成所述陶瓷製品的該等氧 化物中。

十、申請專利範圍： 3、如申請專利範圍第1項所述的含陶瓷的製品，其中 兩種氧化物用於形成包含氧化釔和其他氧化物的所述至少 一種固溶體，以及其中所述其他氧化物選自氧化鈽、氧化 铪和氧化鈮所構成的群組。 4、如申請專利範圍第3項所述的含陶瓷的製品，其中 所述陶瓷由在從約 4 0 %莫耳百分比到小於 1 0 0 %莫耳百分 比範圍内的濃度下的氧化釔，和在從高於0%莫耳百分比到 約6 0%莫耳百分比範圍内的濃度下的氧化铈形成。 23 1361177 \ 5、 如申請專利範圍第3項所述的含陶免的製。 所述陶瓷由在從約40%莫耳百分比到 品，其中 1 10 〇 %莫耳石八 比範圍内的濃度下的氧化釔，和在從高於〇〇/ 、 刀 約60%莫耳百分比範圍内的濃度下的氧化铪形成。比到 6、 如申請專利範㈣3項所述的含H的製品，直中 所述陶曼由在從約40%莫耳百分比到小& 1〇〇%莫耳百八 比範圍内的濃度下的氧化纪，和在從高於〇 %莫耳百分比= 約60%莫耳百分比範圍内的濃度下的氧化鈮形成。 7、 一種含陶瓷的製品，其能在用於半導體處理裝置時 抵抗含齒素電漿的侵蝕並且提供抑制電聚電弧放電之可能 性的一受控電阻率，其中該含陶瓷的製品在從約35〇°C至 室溫範圍内的溫度下呈現在約1〇7至1〇l5Q.cm範圍内的受 控電阻率，且其中該含陶瓷製品具有一表面，該表面包含 至少一種含氧化紀的固溶體’該氧化釔的濃度在40%莫耳 百分比以上’且該含陶瓷製品包含至少兩種的額外的前驅 物氧化物，該至少兩種的額外的前驅物氧化物用於形成含 氧化釔的所述固溶體，以及其中所述至少兩種的額外的前 驅物氧化物包括氧化錯以及選自氧化姶、氧化銃、氧化鈮、 氧化釤、氧化镱、氧化铒、氧化鈽及其組合所構成的群組 的其他氧化物° 24 1361177 8、如申請專利範圍第7項所述的含陶瓷的製品，其t 一鑭系元素氧化物包括於所述含陶瓷的製品中。 9、 如申請專利範圍第7項所述的含陶瓷的製品，其申 所述氧化釔存在從約 4 0 %莫耳百分比到小於 1 0 0 %莫耳百 分比範圍内的濃度，以及氧化錯存在從高於0 %莫耳百分比 到約 2 0 %莫耳百分比範圍内，以及氧化銃存在從高於0 % 莫耳百分比到小於1 00%莫耳百分比範圍内。 10、 如申請專利範圍第7項所述的含陶瓷的製品，其 中所述氧化釔存在從約 7 0 %莫耳百分比到小於 1 0 0 %莫耳 百分比範圍内的濃度，以及氧化锆存在從高於0 %莫耳百分 比到約1 7 %莫耳百分比範圍内，以及氧化姶存在從高於0% 莫耳百分比到約27%莫耳百分比範圍内。

1 1、如申請專利範圍第7項所述的含陶瓷的製品，其 中所述製品由三相燒結陶瓷形成，該三相燒結陶瓷包括： 包含Y203-Zr02-Nb205的第一相固溶體，其占所述燒結陶 瓷材料的約 60%到約 90%之間的莫耳百分比；第二相 Y3Nb07，其占所述燒結陶瓷材料的約5%到約30%之間的 莫耳百分比；以及元素形式的第三相Nb，其占所述燒結陶 瓷材料的約1 %到約1 〇%之間的莫耳百分比。 12、如申請專利範圍第1項或第7項所述的含陶瓷的 25 136,1177 製品，其中所述製品爲一靜電夾盤或一基材升降杆 或者需要從約 3 5 0 °C到室溫範圍内的溫度下從約 1015Q.cm範圍内電阻率的其他製品形式。 13、如申請專利範圍第1項或第7項所述的含 製品，其中所述製品爲在一半導體處理腔室内部使 内部構件或一襯墊形式，以及其中所述陶瓷製品的 在從約3 5 0 °C到室溫範圍的溫度下爲在約1 〇7至1 〇 形式， 107至 陶瓷的 用的一 電阻率 15 Ω·cm

14、如申請專利範圍第1項或第7項所述的含 製品，其中所述製品爲一固體燒結陶瓷製品。 15、如申請專利範圍第1項或第7項所述的含 製品，其中所述製品選自靜電夾盤、蓋子、襯墊、 氣體分配板、噴頭、靜電夾盤構件、陰影框架、基 框架、處理套件和腔室襯墊所構成的群組。 16、 如申請專利範圍第1項或第7項所述的含 製品，其中所述製品的所述表面由所述陶瓷塗覆。 17、 一種降低一半導體處理腔室内的電漿電弧 方法，所述半導體處理腔室採用一靜電夾盤、一襯 具有與電漿接觸的表面的内部構件，所述表面包含 陶瓷的 陶瓷的 喷嘴、 材容納

陶瓷的 放電的 墊或一 一陶瓷 26 1.361177

材料，所述方法包含： a)選擇氧化物以由氧化釔和至少一種其他 所述陶瓷材料，其中所述至少一種其他氧化 錯、氧化給、氧化筑、氧化銳、氧化彭、氧化镱 氧化鈽及其組合所構成的群組； b )燒結所述氧化物以形成至.少一種結晶固 結晶固溶體在從約3 5 0 °C至室溫範圍内的溫度 107至1015Q.cm範圍内的受控電阻率；以及 c)將所述陶瓷材料暴露於電漿。 18、如申請專利範圍第17項所述的方法 至少一種其他氧化物選自 Ce〇2、Zr〇2、Hf〇2 其組合所構成的群組。 氧化物形成 ί勿選自氧化 、氧化铒、 溶體，所述 下呈現在約 ，其中所述 、N b 2 0 5 及

27