TWI285763B - Thin film transistor and method for manufacturing same - Google Patents

Thin film transistor and method for manufacturing same Download PDF

Info

Publication number
TWI285763B
TWI285763B TW093105265A TW93105265A TWI285763B TW I285763 B TWI285763 B TW I285763B TW 093105265 A TW093105265 A TW 093105265A TW 93105265 A TW93105265 A TW 93105265A TW I285763 B TWI285763 B TW I285763B
Authority
TW
Taiwan
Prior art keywords
layer
film
insulating layer
gate
hydrogen
Prior art date
Application number
TW093105265A
Other languages
English (en)
Other versions
TW200424650A (en
Inventor
Hiroaki Tanaka
Original Assignee
Nec Lcd Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Lcd Technologies Ltd filed Critical Nec Lcd Technologies Ltd
Publication of TW200424650A publication Critical patent/TW200424650A/zh
Application granted granted Critical
Publication of TWI285763B publication Critical patent/TWI285763B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/91Controlling charging state at semiconductor-insulator interface
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/958Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

!285763 年 月 曰 修正 案號的105265 五、發明說明(1) 【發明所屬之技術領域】 、、 本發明係有關於一種薄膜電晶體(TFT )及其製造方 去三特別是於絕緣基底上形成複晶半導體薄膜做為主動層 之薄膜電晶體及其製造方法。 【先前技術】 路發被廣泛地做為製造半導體裝置wLSi (大型積體電 聲w之材質。在液晶顯示(LCD )、接觸式影像感測器等 矽薄中,用非單晶石夕之石夕薄膜TFT ’如非晶石夕薄膜、複晶
做為膜等。例如’在主動矩陣型影像感測器中’利用TFT MOS、f像素連接至配置於矩陣形式之液晶像素。ΛΤί?Τ具有 溫产、金屬氧化半導體)形式結構’以低於沈積單晶矽之 银ί ί積非晶矽層,或沈積複晶矽層於如玻璃基底之透明 (以下稱為「絕緣基底」)上,並判離子佈植方 泰形成源極與汲極區。 點,ΐτίτ所可V//?夕薄膜具有相對低溫之沈積溫度之優 ΐΐίί二適二Τ量生產。㈤此’㈣ 非晶矽薄膜並/曰裝邀置輯乂’ #晶石夕薄膜有其缺點。因 小,因此僅且;:;:體特性,其晶粒(CI*ystal grain)較 mobility)。因載子移動性(Carrier 電路所用之驅動TFT’若以此類非晶矽薄膜製造LCD驅動 將會降低此驅動電“而此TFT係利用上述方法所製造時, 切^路之驅動效能與操作速度。因此,在許
1285763 案號 93105265 五、發明說明(2)
^ 下’當LCD採用非晶矽薄膜做為TF 】:中之驅動tft係做為-外部嵌合元件。近年v,LC= 應各類應用,對輕薄盘小p 4 上d ΜΙ π 寸之需求激增,所以絕緣基底 ϋ 之連接距離變窄且小。因此,假若 成窄且小之連接距離,難以製造μ螢幕與達 睹一方面,若在m中以複晶石夕薄膜取代非晶矽薄 大,祛俨發工政知以ΐ 日日特性’其晶粒比非晶石夕薄膜 侍載子移動性咼於非晶矽。因此,利用曰 做為LCD之像素TFT,並同時利用、f日访制、生 日日夕薄、 ^ ^ ^ 丨」叶利用複晶矽製造驅動TF T時,
驅動電路之驅動能力與操作速度。再者,驅動TFT 二像素TFT可被整合形成於絕緣基底上,製 且小之 與驅動電路間之連接距離,藉此製造出薄且小尺寸之 LCD。因此’利用複晶矽薄膜製造tft為較佳之方 相V* 2成上述複晶矽薄膜,一般在卜⑽(電漿化學氣 =積)於絕緣基底上沈積非晶㈣膜後,預先以雷射回 ^ (laser anneal )等方式熱處理使非晶矽薄膜產生結 曰曰,此非晶石夕薄膜將轉變成複晶矽薄膜。在習知技術中, 利用上述複B曰矽薄膜之方式形成源極區與汲極區後,利用 ;丨於閘極與源汲極區間、具二氧化梦(Si〇2)之閘極絕緣 層之閘極製成一TFT,在做為主動層之複晶矽薄膜與做為 閘極絕緣層之二氧化矽層(Si%)之介面上將發生於複晶 矽之非鍵結狀態,稱為「懸鍵」(dangUng b〇nd )。因 .懸鍵會在複晶矽之晶粒介面上增加捕取密度(trap 1285763 — 案號 93105265 年月 日 修正 五、發明說明(3) density ),複晶矽之載子移動力將會降低,閥值電壓將 會升高,電晶體之特性與效能將無法發揮。 因此’在習知技術中採用氫化懸鍵的方式,將氫導引 並擴散至懸鍵處,複晶矽上非鍵結狀態將因與氫原子鍵結 -而消失。此外,在氫化過程中,於部分TFT中形成氫植入 •層進行預先熱處理,或於含氫之大氣中進行熱處理使氫可 擴散至懸鍵處。
上述形成TFT中氫化之氫植入層方法已揭示於曰本專 利早期公開第6 - 7 7 4 8 4號(第一習知實施例)。如第9圖所 示’該已揭示之TFT 100包括玻璃材質之絕緣基底101、形 成於該絕緣基底1 0 1上之複晶矽薄膜丨〇 2、形成於該複晶矽 薄膜1 0 2之一端上之源極區1 〇 3、形成於該複晶矽薄膜1 〇 2 上之另一端上之汲極區1 〇4形成於該源極區1〇3與汲極區 104之間之通道區1〇5、形成於該複晶矽區域丨〇2上由二氧 化石夕所構成之閘極絕緣層1 〇 6、以及形成於閘極絕緣層1 〇 6 上之閘極107 〇 如第9圖所示、該所揭示之TFT 100還包括形成於閘極 107表面裸露區上形成二氧化矽所構成之層間介電層1〇8、 形成於層間介電層1〇8中之接觸洞1〇9A與1〇96、鋁層所構 成之源極110以連接至源極區;1 03、鋁層所構成之汲極丨n 以連接至汲極區1 〇 4、以及氮化矽(s“N4 )所構成之阻障 層11 2 ’其中於表面、包括源極丨丨〇與汲極丨丨丨之裸露表面 上含有豐富之氫。在TFT製程之最終步驟中,以3〇〇 至 450 °C於阻障層1 12之表面進行熱處理以達成氫化之目的,
2153-6185-PF1(N2).ptc 第8頁 1285763 -—-tl__93105265 车 H „ 五、發明說明(4) · ' —-- 使氫植入層 間之懸鍵。 之氫可擴散至複晶矽薄膜丨〇 2與閘極絕緣層〗〇 6 配置::用if9圖.所示之習知TFT…中’因阻障層"2 之人而 於擴散氫之複晶矽薄膜102與閘極絕緣層1〇6間 時二,氫之擴散距離過常長。因此,在氫化製程 典^長%間以進行熱處理以充分氫化之目的,TFT將合 溫影響。假若TFT尺寸特別大時,此影響將會加θ 2解,此類問題,另一類TFT (第二習知實施例)可 一曰,’紐氫之擴散距離而充分地執行氫化製程,此方式揭_ 7於日本專利早期公開第卜77484號中。如第10圖所示為 以,示之TFT 120,包括形成於絕緣基底101上之下層 2阳矽薄膜1 2 1,形成於下層複晶矽薄膜i 2 i上、由氮化矽 構成含豐富氫之氫植入層122,以及形成於氫植入層122 上做為主動層之上層複晶石夕薄膜1 2 3。此外,此處與第9 圖中相同標示符號係意指為相同功能之元件,此後不再贅 述0 、 如第二習知實施例所述之TFT 1 20,氫植入層1 22係直 接形成於上層複晶矽薄膜1 2 3下方,並做為主動層,故氫 植入層1 2 2係配置接近於做為擴散氫之上複晶矽薄膜〗2 3與_ 閘極絕緣層1 〇 6之介面,可縮短氫擴散距離。最後,不需 •化費過夕時間進行熱處理即可充分地執行氮化製程。 接著’請參考第11A至1 1 E圖以詳解第二習知實施例中 -製造TF T 1 2 0之流程。第一,如第11 a圖所示,在利用p —
2153-6185-PFKN2) 第9頁 1285763
_j 號 931052fi5 五、發明說明(5) CVD方式於絕緣基底1〇1上沈積非晶矽薄膜,並以雷射光束 如exwa laser施於非晶矽薄膜上,使非晶矽薄臈產生結 晶以形成下層複晶矽薄膜〗21。接著,如第nB圖所示,於 下層複晶矽薄膜12 1上以P-CVD形成由含豐富氫之氮化矽所 .構成之氫植入層122。接著,如第11β圖所示,利用p一CVD ,方法於複晶矽薄膜1 21上形成由氮化矽所構成、含豐富氮 之氫植入層1 2 2。接著,如第11 C圖所示,利用微影技術圖 案化氫植入層1 2 2,以形成預期之形狀。
然後,如第11D圖所示,於整體裸露出之表面、包括 風植入層之表面上利用與沈積下複晶秒薄膜121之相同方 ,法沈積上複晶矽薄膜123。接著,如第11E圖所示,同時對 下層與上層複晶矽薄膜施行微影步驟以完成圖案化,形成 預期之形狀。故可獲得如第1 0圖所示之結構,其中氫植入 層被限制於下複晶矽薄膜1 2 1與上複晶矽薄膜1 2 3之間。利 用上述製造TFT之方法,氫植入層122可配置於接近用於擴 散氫之複晶矽薄膜1 2 3與閘極絕緣層1 0 6之間。
然而,此類似之TFT與其製造方法亦揭示於日本專利 申凊早期公開第6-77484號’在此已揭不之技術中,需要 增加微影步驟以形成氫植入層,進而增加成本。亦即上如 上所述,利用第11 A至11 E圖所示之製造流程而製造出第i 〇 圖所示習知的TFT 120,此結構需為氫植入層122位於下複 .晶矽薄膜121與上複晶矽薄膜123之間。然而,如第llc圖 所示,為於氫植入層1 2 2上進行圖案化以形成預期的形 -狀,在此需額外的微影步驟。再者,為限制氫植入層1 22
2153-6185-PFl(N2).ptc 第10頁 1285763
,上複晶矽薄膜123做為主動層,必須提供額外的p — CVD 二以沈積下複晶矽層121。此類增加之製程步驟將會使tf^ 製造之良率降低並增加成本。 •【發明内容】 、 為,,本發明之一目的係提供一種TFT及其製造方0 去,其氫植入層可形成於較短之氫擴散距離處,且勿需夕0 加微影步驟。 根據本發明之第一特徵,本發明提供一種薄膜電晶 體,包括: 一複晶矽薄膜,該複晶矽薄膜上具有一源極區與〆 極區; 一閘極,形成於該複晶矽薄膜上,於該複晶石夕薄骖與 該閘極間具有一閘極絕緣層; 間 詹
其中’一氫植入層係形成於該閘極絕緣層與該閘揀 之一位置上,並可將氳植入該複晶矽薄膜與該閘極感緣 之間。 在一較佳實施例中,該氫植入層之複數特徵約略與 閘極相同。 在另一較佳實施例中,該閘極絕緣層係由一二氧牝參 層所構成。 一 根據本發明之第二特徵,本發明提供一種薄膜電晶艨 之製造方法,該薄膜電晶體具有一複晶石夕薄膜上之/滹換 區與一没極區,以及一閘極形成於該複晶矽薄膜之/閘換
2153-6185-PFl(N2).ptc 1285763 ___案號 93105265 五、發明說明(7) 年月曰 修正 絕緣層上, 形成一 之一預設形狀; 該方法包括下列步驟: 島型結構之複晶矽薄膜,具有於一絕緣基底上 於該複晶石夕薄膜上形成該閘極絕緣層,並依序於該閘 ‘極絕緣層上形成说晶(mi cro-cry stal 1 ine )石夕薄膜以 及一金屬薄膜; 進行钱刻以形成一侵蝕罩幕層,該侵蝕阻障罩幕層具 有該金屬薄膜之一預設形狀,利用該侵蝕阻障罩幕層施於 該金屬層以形成具一預期形狀之該閘極; 利用該侵蝕阻障罩幕層蝕刻該微晶矽薄膜以形成具與 該閘極約略相同形狀之一氫植入層; " 於裸露並具該閘極之一表面之複數整體表面上形成一 第一絕緣層; 於該複晶矽薄膜上選擇性地植入具一導電形式之_ 設雜質以形成該沒極與該源極區;以及 、 執行溫度30 0 °C至40 0 °C之熱處理,使氫由該氫植入 植入該複晶矽薄膜與該閘極絕緣層間之一介面。 θ 在一較佳實施例中,該植入氫步驟係於含氫電漿 大氣下進行。 ' 在另一較佳實施例中,還包括在該植入氫步驟之德, 於該第一絕緣層與該閘極絕緣層中形成一接觸洞,並丄 出該源極區與該没極區’且形成一源極經由其他該 $路 洞連接至該汲極區,以及還包括於含該源極與該g ^, -表面之複數整體表面上形成該第二絕緣層。 路
2153-6185-PFl(N2).ptc 第12頁 1285763 t —--MM 931QR?.RFi__年 月 日 鉻 A___ 五、發明說明(8) 在另一較佳實施例中,形成該微晶矽薄膜步驟係進行 於溫度低於約40 0 °C下。 在另一較佳實施例中,該閘極絕緣層包括一二氧化石夕 層。 根據本發明之第三特徵,本發明提供一種薄膜電晶體 之製造方法,該薄膜電晶體具有一複晶矽薄膜上之一源極 區與一汲極區,以及一閘極形成於該複晶矽薄膜之一閘極 絕緣層上,該方法包括下列步驟: 形成一島型結構之複晶矽薄膜,具有於一絕緣基底上 之一預設形狀; 於該複晶矽薄膜上形成該閘極絕緣層,並依序於該閘 極絕緣層上形成一微晶(mi cro —crystal 1 ine )矽薄膜以 及一金屬薄膜; 進行蝕刻以形成一侵蝕罩幕層,該侵蝕阻障罩幕層具 有該金屬薄膜之一預設形狀,利用該侵独阻障罩幕層施於 該金屬層以形成具一預期形狀之該閘極; 利用該侵蝕阻障罩幕層蝕刻該微晶矽薄膜以形成具與 該閘極約略相同形狀之一氫植入層; 於裸露並具該閘極之一表面之複數整體表面上形成一 第一絕緣層;以及 、一 於該複晶矽薄膜上選擇性地植入具/導電开y式之預
設雜質以形成該汲極與該源極區; H 其中,於,度約為3 00。〇至400。(:下形^^閘極絕緣層 層,使氳由該氫植入層植入該複晶石夕薄膜
2153-6185-PFl(N2).ptc 第13頁 1285763
---- 案號 QMnWfiR 五、發明說明(9) 間之一介面。 在一較佳實施例中, 少驟係包含於該形成該第 在另一較佳實施例中 .層0 含氫電漿之一大氣以植入氫之一 一絕緣層步驟中。 ’該閘極絕緣層包括一二氧化矽 制才:據本發明之第四特徵,本發明提供一種薄膜電晶體 之:化方法,該薄膜電晶體具有一複晶矽薄膜上之一源極 逐與一汲極區,以及一閘極形成於該複晶矽薄膜之一閘極 絕緣層上,該方法包括下列步驟: 形成一島型結構之複晶矽薄膜,具有於一絕緣基底上 之一預設形狀; 於該複晶矽薄膜上形成該閘極絕緣層,並依序於該閘 極絕緣層上形成一微晶(micr〇一crystalline)矽薄膜以 及一金屬薄膜; 進行蝕刻以形成一侵蝕罩幕層,該侵蝕阻障罩幕層具 有該金屬薄膜之一預設形狀,利用該侵餘阻障罩幕詹細於 該金屬層以形成具一預期形狀之該閘極; ,成具與 利用該侵蝕阻障罩幕層蝕刻該微晶矽薄膜以形成/、/ 該閘極約略相同形狀之一氫植入層; 形成一 於裸露並具該閘極之一表面之複數整體表面上y 第一絕緣層;以及 / <之〆預 於該複晶矽薄膜上選擇性地植入具^導電形> 設雜質以形成該汲極與該源極區; &〆絕緣 其中,於溫度約為3 0 0 °C至40 0 °C下形成
2153-6185-PFl(N2).ptc 第14頁 1285763
案號 9310526S 五、發明說明(10) 層’使氫由該氫植入層 間之一介面。 在一較佳實施例中 步驟係包含於該形成該 在另一較佳實施例 層。 根據本發明之第五 之製造方法,該薄膜電 區與一没極區,以及— 絕緣層上,該方法包括 形成一島型結構之 之一預設形狀; 於該複晶秒薄膜上
極絕緣層上形 及一金屬薄膜 進行#刻 有該金屬薄膜 該金屬層以形 利用該侵 該閘極約略相 於裸露並 第一絕緣層; 於該複晶 設雜質以形成 成一微 曰曰 以形成一 之一預設 成具一預 蝕阻障罩 同形狀之 具該閘極 以及 矽薄膜上 該汲極與 植入該複晶矽薄膜與該閘極絕緣層 ’含氳電漿之一大氣以植入氫之一 第二絕緣層步驟中。 中’該閘極絕緣層包括一二氧化石夕 特徵,本發明提供一種薄膜電晶體 曰日體具有一複晶石夕薄膜上之一源極 閘極形成於該複晶矽薄膜之一閘極 下列步驟: 複晶矽薄膜,具有於一絕緣基底上 形成該閘極絕緣層,並依序於該閘 (micro-crystalline)石夕薄膜以 侵蝕罩幕層,該侵蝕阻障罩幕層具 形狀,利用該侵蝕阻障罩幕層施於 期形狀之該閘極; 幕層蝕刻該微晶矽薄膜以形成具與 一氫植入層; 之一表面之複數整體表面上形成一 選擇性地植入具一導電形式之一預 該源極區;
2153-6185-PFl(N2).ptc 第15頁 1285763
^二Γ 於溫度約為300 °C至400 °C下形成該微晶矽薄 „ . 人 植入層植入該複晶矽薄膜與該閘極絕緣層 間之一介面。 ^ ^述其他的特徵,於做為主動層之複晶矽薄膜上 腔,T 、、、邑緣層之後,會依序形成微晶矽薄膜與金屬薄 及鎢化矽薄膜與金屬薄膜,並選擇性地蝕刻形成閘 亟了二植入,,因此,不需獨立的微影步驟以形成氫植入 層、、Ό果’氯植入層之形成位置可在不需增加製程條件下 縮短氫之擴散距離。
為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂’下文特舉一較佳實施例,並配合所附圖式,作 細說明如下。 【實施方式】 第一實施例 第1圖係顯示本發明第一實施例中TFT特徵之剖面圖。 第2A至5L依序顯示第一實施例中製造TFT之流程圖。如第、 圖所示,第一實施例之TFT 1〇包括絕緣基底1、下絕緣層 2、N型源極區4、N型没極區5、通道區6、閘極絕緣層7、 氫植入層8以及閘極9。絕緣基底1可由如「〇A2基底」(由 Nippon Electric Glass Co·所生產之基底品牌)。下絕 緣層2可由厚度約為8〇nm至1 20nm之二氧化矽層所構成。複 晶矽薄膜3形成於下絕緣原層2上,厚度為70至8 〇nm,其一 端形成為N型源極區4,另一端則形成為N型汲極區5,而通
2153-6185-PFl(N2).ptc 第16頁 1285763 __案號 93105265 五、發明說明(12) 年月日_修正 道區6則形成於N型源極區4與N型汲極區5之間。閘極絕緣 層7形成於複晶矽層3上,由厚度約為35至45nm之二氧化矽 層所構成。氫植入層8形成於閘極絕緣層7上,並由微晶矽 薄膜、厚度約為60至8Onm所構成。閘極9形成於氫植入層8 上並由厚度約為8 0至1 2 0 nm之鶴化石夕薄膜所構成。
如第1圖所示’ TFT 1 0亦包括形成於包括閘極9表面之 下層整體表面上之層間介電層(第一層間絕緣層)11,其 由厚度約為280至320 ηιη之氮化矽層所構成;以及厚度37〇 至4 3 0 n m之鋁層所構成之源極1 3,用以經由形成於層間介 電層11之接觸洞1 2 A連接至源極區4與閘極絕緣層7 ;以及 厚度370至430 nm之鋁層所構成之汲極η,用以經由形成於 層間介電層1 1之接觸洞1 2 B連接至沒極區5與閘極絕緣層 7 ’以及厚度為2 5 0至2 8 0 nm之氮化石夕阻障層1 $ (第二絕緣 層),形成於包括源極13與沒極14表面之整體下層表面 上0 如上所述’根據第一實施例中TFT〗〇之特徵,做為氫 化之氳植入層8形成閘極絕緣層7與閘極9之間,氫化之氣 植入層8與做為氫擴散用之複晶矽薄膜3及閘極絕緣層7間 之介面的距離縮短。因此,因為在氳化期間氫之擴散距離 縮短,故不而I費太多熱處理時間即可達到充分地的氫 化。結果,因複晶矽之晶粒介面上補取密度變小,可抑制 複晶石夕中載子移動力之降低情形發生,且因間值電麼下 降,可改進電晶體之特性。 接著,第2A至5L依序顯示第 一實施例中製造TFT之流
1285763
— 案號 931052fi5 五、發明說明(13) 程圖。首先,如第2A圖所示,絕緣基底1可由如Γ 〇A2基 底」(由Nippon Electric Glass Co·所生產之基底品 牌)。下絕緣層2可由厚度約為8〇nm至i2〇nm之二氧化;5夕層 所構成’係採用P-CVD以SiH4 (矽烷)與\〇 (氮化氧)做為曰 -反應氣體沈積。接著,於下絕緣層2是以低壓CVD方法、採 ,用Si2%做為反應氣體沈積厚度約為7〇至⑽⑽之非晶石夕薄二 接著,利用如激光等雷射光束施于非晶矽薄膜16上使
其發生結晶,並將非晶矽薄膜16轉變為複晶矽薄膜3,如 第2 B圖所示。 接著,如第2C圖所示,經由微影於複晶矽層3上形 預期形狀之光罩層1 7 (防止侵蝕之光罩層)後,利用C{? (四氟化碳)與〇2 (氧)做為蝕刻氣體,以光阻層丨7為4罩 幕進行乾式蝕刻,使複晶矽層3選擇性地被蝕刻成為預期 之島狀、,、口才冓。接著’如第3D圖所示,利用低壓c 以义 (石夕烧)與%0 (氮化氧)做為反應氣體,於含島狀複晶石夕^ 3之裸露的整體表面上沈積厚度35至45nm之二氧化石夕所構 成^閑極絕緣層7。㈣,利用p_CVD方法以 斤構 化氫)'以及H2 (氫氣)根炎处士丨4 3 ^
形成厚度6。至8〇nm、:為做气為祐,體,☆間極絕緣層7_ 石夕薄,具有介於非曰==層之微晶石夕薄膜18。微1 有豐富的氫。接著,H 晶石夕之間的結構態樣’並令 戶声80至12〇nm>植 濺鍍方式於微晶矽薄膜18上沈彩 1化石夕薄膜(金屬薄膜”9。 者 Ε圖所示,在鎢化矽薄膜19上微影形成肩
1285763 j號 93105265
修正 五、發明說明(14) ΪΠ(防止侵餘之光罩)2〇後,利用CF4 (四 行乾$蝕;、I 2 i做為蝕刻氣體’以光阻層20為罩幕進 S =以選擇…刻鶴化發薄膜19。在形成閉極9 -下被餘刻。 鶴化石夕薄膜19可在高選擇比 硫)接d,Λ 3圖所,二,用上述製程並採用SF6 (I化 ,空遲14為2 (虱虱)、仏虱氣),未移除光罩層20以乾式 ^擇=刻微晶石夕薄膜18 ’形成具與閘極9相同形狀之氩 植〇層8。在形成氫植入層8之期間,在微晶石夕薄膜18上所 之式蝕刻氣體成分必須在微晶矽薄膜18與微晶矽薄 、正下方形成閘極絕緣層7之二氧化矽層之間具備高度 ,蝕刻選擇比。利用上述成分的蝕刻氣體可獲得2 〇以上之 高蝕刻選擇比,因此可僅對微晶矽薄膜18選擇性地的蝕 刻。再者,上述蝕刻氣體具備極佳移除鎢化矽殘留之能 =:此外,此舉有利於形成閘極9與氫植入層8,因為^刻 ‘程中在切換蝕刻氣體時可採用相同的真空系統,以捭= 製程產能。 9刀 、 所以’利用本實施例所揭示之方法製造叮了時,因可 選擇性地蝕刻鎢化矽薄膜1 9以形成閘極9,接著可選摆极 地蝕刻微晶矽薄膜18以形成氫植入層9,故製程中不恭 外的微影步驟。亦即,形成氫植入層8之製 = 微影步驟。 r +為心加 接者如第4G圖所示’於含閘極9表面之整體表面 利用P CVD以SiH4、NH3 (氨氣)以及H2做為反應氣體沈
1285763
案號 931052RR 五、發明說明(15) 積厚度2—80至3 20 nm之氮化矽所構成之層間介電層u。 門朽(ΓΛ,如第4H圖所示’利用PH3做為離子摻雜源、並以 】=故為自動對準製程之罩幕,選擇性地將p (填)經由 :間二電川與閘極絕緣層7植入複晶石夕薄膜3之兩端區域 中。接t ’對複晶石夕薄膜3之兩職域施以雷射卩進行約 • # hi之回火(Μη681 )製程,藉以活化雜質(P ),進而 形成N型之源極區4與汲極區5。 接著,如第41圖所示,利用p —CVD設備施以約4〇()t:之 …、处理以氫化,此時基底丨處於具氫電漿之大氣中。亦 /利用上述之熱處理,氫將會離開氫植入層8,擴散至 存在於複晶矽層3與做為閘極絕緣層7之二氧化矽層介面間 之懸鍵1使未鍵結狀態之執域可與氫連接而消失。如上所 j丄,氫化的過程中在含氫之大氣中進行熱處理時,氫不 ,自氫植入層8導入,亦可由含氫之大氣中獲得,因此可 有效的改進氫化的效率。甚至在溫度低於3〇〇 t下,氫化 之效率依然可得到改善。在沈積微晶矽薄膜丨8之每一後續 步驟中,第3D圖中氫植入層8可防止氫不必要之擴散,在、 較佳的,件下,熱處理之溫度可低於4〇〇。 接著,如第5 J圖所示,以微影在層間介電層11上形成 $期之圖案之光罩(未示於圖中)後,以上述光罩為罩 、並以C&與&做為乾式蝕刻氣體選擇性地蝕刻層間介電 -層11與閘極絕緣層7,形成接觸洞12A與12B,並分別裸露 出源極區4與汲極區5。 接著’如第5K圖所示,在以濺鍍方式於含接觸洞〗2a
第20頁 1285763
案化此銘層以形成預期 > 国_ ^ ^ . = 12B之整體表面上沈積厚度約37〇至43〇1^之鋁層後,圖
J之圖案,並同時形成經接觸洞1 2A 連接至源極區4之源極13與經接觸洞12β連接至汲極區5之 •、最後,如第5L所示,利用P-CVD以SiH4、NH3 (氨氣) 以及Η2做為反應氣體、於含源極13與汲極14表面之整體表 面上沈積厚度2 8 0至3 2 0 n m之氮化矽所構成之阻障層丨5,以 完成本實施例之TFT製程。
如上所述’根據本發明第一實施例中製造^^了之方 ,,如第3D至3F圖所示,在做為主動層之島狀結構複晶矽 薄膜3上形成由二氧化矽所構成之閘極絕緣層7之後,依序 於閘極絕緣層7上形成微晶矽薄膜丨8與鎢化矽薄膜丨9,並 依序選擇性地蝕刻鎢化矽薄膜丨9與微晶矽薄膜丨8,一般使 用沈積於鶴化石夕薄膜1 9上之具預設圖案之光阻層2 〇形成閘 極9與氫植入層8。因此不需額外的微影步驟以形成氫植入 層8。再者,在第一實施例中不需如第丨J a至i} e圖所示習 知技術所揭示之下層複晶矽薄膜121以及p — cVD製程以形成 此下層複晶矽薄膜1 21。因此,可避免因增加製程步驟而 降低良率之缺點,並可降低製程之成本。 根據第一實施例之製造TFT之方法,在含氫電漿之大 氣中於3 0 0至4 0 0 C下對絕緣基底1進行熱處理,使氫擴散 至懸鍵之來源不僅止於氫植入層8,亦可包括含氫電漿之 大氣,故可提升氫化之效率。 所以,根據第一實施例所揭示之TFT 1 〇,氫植入層8
2153-6185-PFl(N2).ptc 第21頁 1285763
可將氣擴散至複晶矽薄膜3與閘極絕緣層7間介面上,其 置位於閘極絕緣層7與閘極9之間,可縮短氫化時氫之^ = 距離。如上所述,在做為主動層之島狀複晶矽薄膜3上形 成二氧化石夕所構成之閘極絕緣層7之後,依序於閘極絕^
層7上形成微晶石夕薄膜丨8與鎢化矽薄膜19,並依序選擇性 地蝕刻鎢化矽薄膜1 9與微晶矽薄膜1 8,一般使用沈積於鎢 化石夕薄膜19上之具預設圖案之光阻層2〇形成閘極9與氫植’、、 入層8 °因此不需額外的微影步驟以形成氫植入層8。因 此’根據本實施例之TFT,在形成氫植入層後,不需增加 微影步驟即可縮短氫之擴散距離。 第一實施例
一第6圖係顯示第二實施例中製造TFT之主要流程圖。第 二實施例與第一實施例之差異在於僅利用氫植入層做為氫 之擴放來源,而未利用含氫之大氣。在第一實施例中了第 4H圖之製程揭示n型源極區4與汲極區5已形成於複晶矽薄 膜3上,並採用第41圖所示之P-CVD對置於含氫之大氣下之 絕緣基底1進行熱處理以施行氳化,但在第二實施例中係 採用第6圖所示約4 00 °C之加熱系統對絕緣基底1施以熱處 理以施行氫化。利用加熱系統熱處理後,氫植入層8之氣 可擴散至存在於複晶矽層3與做為閘極絕緣層7之二氧化矽 層介面間之懸鍵,使未鍵結狀態之執域可與氯連接而消 失。為加強氫之擴散效率,較佳之條件為進行3〇〇至4〇〇它 之熱處理。在沈積微晶矽薄膜1 8之每一後續步驟中,第3d 圖中氫植入層8可防止氫不必要之擴散,在較佳的條件
1285763
經 M05265 五、發明說明(18) 下,熱處理之溫度可低於400 °C。 如上所述,根據第二實施例所揭示之製造 法,僅利用氫植入層做為氫之擴散來源,而未1之^; 漿之大氣,故可僅採用一般加熱系統進行氫化 ^風電 用Ρ-CVD製程,可更簡易地達到氫化之目的。此而不需J吏 成氫化之後可完全重複第一實施例中所揭示之在完 所以,利用第二實施例之特徵可獲得與第一=二_ ° 同之效果。此外,根據第二實施例,因*需 貝可^相 一步地簡化製程。 而可進 第三實施例 第7圖係顯示第三實施例中製造TFT之主要产 三實施例與第-實施例之差異在於同時執行層;介㊁屉第 (第-絕緣層)之形成與氫化製程同 :‘ 實施例製程揭利型源極區4與沒極區5已形成於複H晶之石夕第― 膜3上’/後係採用第41圖所示之熱處理,而在第三 :二。。。第二圖:層間介電層之形成與在絕緣基底1上進行 :Γ形成Λ Λ理:如第7圖所示同時完成。在執行熱處理 2 iy介電層11的同時,氫植入層8之氫可擴散至存 = 與做為閘極絕緣層7之二氧化矽層介面間之 ΪμΪΪ結狀態之軌域可與氫連接而消失。為加強氫 之擴散效率,較佳之條件為進行则至4_之轨處理。= 8可防止氫不必要之二後第3D圖中氫植入層 度可低於40。。。。=門;=條件下’熱處理之溫 且因層間;I電層1 1係形成於含氫電漿之
2l53-6185-PFl(N2).ptc 第23頁 1285763 _案號 93105265_年月 η_修正 五、發明說明(19) 大氣中,故可同時完成氫化,可進一步地改善氫化之效 率。 採用第三實施例可同時形成層間介電層1 1並完成氫 化,故可免除獨立之氫化步驟,使氫化之製程更為簡便。 此外,在氫化製程之後可重複第一實施例於第4Η圖所揭示 之後續步驟。 所以,根據第三實施例之特徵可達成與第一實施例相 同成效。 第四實施例
第8圖係顯示第四實施例中製造^了之主要流程圖。第 四實施例與第一實施例之差異在於同時執行阻障層(第二 絕緣層)之形成與氫化製程。不同於第4Η圖之第一實施例 製程揭示Ν型源極區4與汲極區5已形成於複晶矽薄膜3上, 然後係採用第4 I圖所示之熱處理,而在第四實施例中,第 5L圖中阻障層15之形成與在絕緣基底J上進行約4〇〇。(:之埶 處理係如第8圖所示同時完成。在執行熱處理以形成阻障、、 層15的同時,氫植入層8之氫可擴散至存在於複晶矽層3盘 做為閘極絕緣層7之二氧化矽層介面間之懸鍵,使未鍵結 狀態之軌域可與氳連接而消失。
為加強氫之擴散效率,較佳之條件 =處:尤積微晶石夕薄膜18之每一後續步驟 2 :中=入層8可防止氫不必要之擴散,在較佳的條件 溫i可低於40(rc。且因阻障層15係形成於 含風電漿之大氣中,故可同時完成氫化’可進一地改
1285763
M, 93in.^R.R
五、發明說明(20) 氫化之效率。 採用第四實施例可同時形成阻障 〃 可免除獨立之氫化步驟,使氫化之製程更為=風化’故 所以,根據第四實施例之特徵可二 同成效。再者,因可免除獨立 與::實施例相 更為簡便。 乂驟,使氫化之製程 本發明已以較佳實施例揭露 限定本發明,任何孰習此#蓺去如 …、,、並非用以 和靶圍内,當可作更動與潤飾,目: 視後附之申請專利範圍所界定Ii5之保濩靶圍虽 田少在一 T: 所界者為準。例如,本發明所採 ί 1一下層絕緣層、複晶矽薄膜、閘極絕緣層、氫植入 t閘J、層間介電層、源極、⑦極、如阻障層之各類絕 3層、導電層之厚度、沈積方法、或是應用之成分或條件 ,可因目的、應用等不同而改變。在上述實施例中,氮 化矽層係做為層間介電層或阻障層,然而,亦可用二氧化 石夕取代。亡述實施例中所採用之絕緣層可用堆疊形成之氮 化石夕與一氧化矽層所取代。此外,在上述實例中係以鋁做 為源極與沒極,然而亦可採用如鋁為主要成分之鋁合金、 銅、銅為主之銅合金等等取代。此外,形成於複晶矽薄膜 上之源極區與汲極區之電性除為N型,亦可為P型。
1285763 _案號93105265__先月曰 絛正^__ 圖式簡單說明 第1圖係顯示本發明第一實施例中T F T特徵之剖面圖; 第2A至2C圖係依序顯示第一實施例中製造TFT之流程 圖; 第3D至3F圖係依序顯示第一實施例中製造TFT之流程 圖; 第4G至41圖係依序顯示第一實施例中製造TFT之流程 圖; 第5J至5L圖係依序顯示第一實施例中製造TFT之流程 圖; 第6圖係顯示第二實施例中製造TFT之主要流程圖; 第7圖係顯示第三實施例中製造TFT之主要流程圖; 第8圖係顯示第四實施例中製造TFT之主要流程圖; 第9圖係顯示習知TF T之剖面圖(第一習知實施例); 第1 0圖係顯示另一習知TFT之剖面圖(第二習知實施 例);以及 第11係顯示其他習知實施例(第二習知實施例)中製 造TFT之剖面圖。 符號說明: 1、1 0 1〜絕緣基底; 2〜下絕緣層; 3、102、121、123〜複晶矽薄膜; - 4、1 0 3〜源極區; 5、1 0 4〜沒極區;
2153-6185-PFl(N2).ptc 第26頁 1285763 _案號93105265_年月日 修正 圖式簡單說明 6、 105〜通道區; 7、 1 0 6〜閘極絕緣層; 8、 122〜氫植入層; 9、 1 0 7〜閘極; 10 、 100 、 120 〜TFT ; 11、108〜層間介電層(第一層間絕緣層) 12A、12B、109A、1 09B 〜接觸洞; 1 3、11 0〜源極; 14、111〜汲極; 1 5、11 2〜阻障層; 1 6〜非晶矽薄膜; 1 7〜光罩層; 1 8〜微晶矽薄膜; 1 9〜鎢化矽薄膜(金屬薄膜); 20〜光罩層(防止侵#之光罩)。
2153-6185-PFl(N2).ptc 第27頁

Claims (1)

118^76^ 日修(更)正本胳7·" ____號-1 铲年1月1-魅ί______ 六、申請專利範圍 1. 一種薄膜電晶體,包括: 一複晶石夕薄膜,該複晶石夕薄膜上具有一源極區與一没 極區; 一閘極,形成於該複晶矽薄膜上’於該複晶矽薄膜與 該閘極間具有一閘極絕緣層; 其中,一氫植入層係形成於該閘極絕緣層與該閘極間 之一位置上,並可將氮植入該複晶梦薄膜與該閘極絕緣層 之間; 其中該氫植入層之複數特徵約略與該閘極相同。 2·如申請專利範圍第1項所述之該薄膜電晶體,其中 該閘極絕緣層係由一二氧化矽層所構成。 3· —種薄膜電晶體之製造方法,該薄膜電晶體具有一 複晶矽薄膜上之一源極區與一汲極區,以及一閘極形成於 該複晶矽薄膜之一閘極絕緣層上,該方法包括下列步驟· 形成一島型結構之複晶矽薄膜,具有於一絕緣基底上 於該複晶石夕薄膜上形成該閘極絕緣層, 極絕緣層上形成一微曰r · 龙攸序於該閘 u 俽曰日(micro-crystalline )石々墙时 及一金屬薄膜; e』矽溥膜以 _ 進行蝕刻以形成一侵蝕罩暮声 有該金屬薄腺夕 箱气 眷a …丨卞千零層具 該金屬層】::: =狀;利用該侵…罩幕層施於 制田# 預期形狀之該閘極; 該閉極約略相“C刻該微晶發薄膜以形成具與 ^ 一虱植入層,
1285763
於裸露並具該閘極之一表面之複數整體表面上形成一 第一絕緣層; 於該複晶矽薄膜上選擇性地植入具一導電形式之一預 設雜質以形成該汲極與該源極區;以及 執行溫度30 0 °C至400 °C之熱處理,使氫由該氫植入層 植入該複晶矽薄膜與該閘極絕緣層間之一介面。 4 ·如申請專利範圍第3項所述之薄膜電晶體之製造方 法,其中該植入氳步驟係於含氫電漿之一大氣下進行。 5.如申請專利範圍第3項所述之薄膜電晶體之製造方 法’其中還包括在該植入氫步驟之後’於該第一絕緣層與 該閘極絕緣層中形成一接觸洞’並裸露出該源極區與該沒 極區,且形成一源極經由其他該等接觸洞連接至該汲極 區,以及還包括於含該源極與該汲極裸露表面之複數整體 表面上形成該第二絕緣層。 6 ·如申請專利範圍第3項所述之薄膜電晶體之製造方 法,其中形成該微晶矽薄膜步驟係進行於溫度低於400 °C 下。 7·如申請專利範圍第3項所述之薄膜電晶體之製造方 法,其中該閘極絕緣層包括一二氧化矽層。 8. —種薄膜電晶體之製造方法’該薄膜電晶體具有^ 複晶矽薄膜上之一源極區與一汲極區,以及一閘極形成於 該複晶石夕薄膜之一閘極絕緣層上’該方法包括下列步雜· 形成一島型結構之複晶矽薄膜,具有於一絕緣基底上 之一預設形狀;
2153-6185-PFl(N2).ptc 第29頁 1285763
於該複晶矽薄膜上形成該閘極絕緣層,並依序於該閘 極絕緣層上形成一微晶(mi cro-cry stal 1 ine )石夕薄膜以 及一金屬薄膜; 進行蝕刻以形成一侵蝕罩幕層,該侵蝕阻障罩幕層具 -有該金屬薄膜之一預設形狀,利用該侵蝕阻障罩幕層施於 ,該金屬層以形成具一預期形狀之該閘極; 利用該侵姓阻障罩幕層蝕刻該微晶矽薄膜以形成具與 該閘極約略相同形狀之一氫植入層; 於裸露並具該閘極之一表面之複數整體表面上形成一 第一絕緣層;以及 於該複晶矽薄膜上選擇性地植入具一導電形式之一預 設雜質以形成該汲極與該源極區; 产其中,於溫度為300。(:至400 °C下形成該第一絕緣層, 使氫由該氫植入層植入該複晶矽薄膜與該閘極絕緣層間之 一介面0 9·如申請專利範圍第8項所述之薄膜電晶體之製造方 法,、其中含氫電漿之-大氣以植入氫之一步驟係包含於該 形成該第一絕緣層步驟中。 10·如申請專利範圍第8項所述之薄膜電晶體之製造方 法’其中該閘極絕緣層包括一二氧化矽層。 11·種薄膜電曰日體之製造方法,該薄膜電晶體且有 一複晶矽薄膜上之一源極區與一汲極區,以及一閘極形成 於該複晶矽薄膜之一閘極絕緣層上,該方法包括下列步 l__ll 1IHI1 2153-6185-PFl(N2).ptc " : ηΛ : —---- 1285763 年月曰 ___案號 93105^ 六、申請專利範圍 ^ 形成一島梨結構之複晶石夕薄膜 修正 ,具有於一絕緣基底上 之一預設形狀; 於該複晶石夕薄膜上形成該閘極絕緣層’並依序於該閘 極絕緣層上形成一微晶(micr0一crystal 1 ine )石夕薄膜以 及一金屬薄膜; 進行刻以形成一侵钮罩幕層’該侵餘阻障罩幕層具 有該金屬薄膜之一預設形狀,利用該侵钕阻障罩幕層施於 該金屬層以形成具一预期形狀之該閘極; 利用該侵蝕阻障罩幕層蝕刻該微晶矽薄膜以形成具與 該閘極約略相同形狀之一氫植入層; 於裸露並具該閘極之一表面之複數整體表面上形成一 第一絕緣層;以及 於該複晶矽薄膜上選擇性地植入具一導電形式之一預 設雜質以形成該汲極與該源極區; 其中,於溫度為300 °C至400 °C下形成該第二絕緣層, 使氫由該氫植入層植入該複晶矽薄膜與該閘極絕緣層間之 一介面 〇
12 ·如申請專利範圍第11項所述之薄膜電晶體之製名 方法,、其中含氫電漿之一大氣以植入氫之一步驟係包含 該形成該第二絕緣層步驟中。 女、土13甘如^申請專利範圍第11項所述之薄膜電晶體之製名 方法,其中該閘極絕緣層包括一二氧化矽層。 14. 一種薄膜電晶體之製造方法, 一複晶矽薄膜上之一泝極F盥一、%朽F辱膜電日日體具茨 气桎£與/及極區,以及一閘極形
第31頁 1285763 案號 93105265 年月日_於正 六、申請專利範圍 於該複晶矽薄膜之一閘極絕緣層上,該方法包括下列步 驟: 形成一島型結構之複晶矽薄膜,具有於一絕緣基底上 之一預設形狀; 於該複晶矽薄膜上形成該閘極絕緣層,並依序於該閘 極絕緣層上形成一微晶(ffliCr〇— CryStalline)石夕薄膜以 及一金屬薄膜; 進行蝕刻以形成一侵蝕罩幕層,該侵蝕阻障罩幕層具 有該金屬薄膜之一預設形狀,利用該侵蝕阻障罩幕層施於 該金屬層以形成具一預期形狀之該閘極; 利用該侵I虫阻障罩幕層蝕刻該微晶矽薄膜以形成具與 該閘極約略相同形狀之一氫植入層; 於裸露並具該閘極之一表面之複數整體表面上形成一 第一絕緣層;以及 於該複晶矽薄膜上選擇性地植入具一導電形式之一預 設雜質以形成該汲極與該源極區; 其中,於溫度為300 °C至400 °C下形成該微晶矽薄膜, 使氳由該氫植入層植入該複晶矽薄膜與該閘極絕緣層間之 一介面。 1 5 ·如申請專利範圍第1 4項所述之薄膜電晶體之製造 方法,其中該閘極絕緣層包括一;氧化矽層。
2153^6185-PFl(N2).ptc 第32買 1285763 案號 93105265 曰 修正 六、指定代表圖 (一) 、本案代表圖為:第一一一1一一—圖 (二) 、本案代表圖之元件代表符號簡單說明: 1〜絕緣基底;2〜下絕緣層;3〜複晶矽薄膜;4〜源 極區;5〜汲極區;6〜通道區;7〜閘極絕緣層;8〜氫植 入層;9〜閘極;1 0〜TFT ; 11〜層間介電層;12A、 1 2B〜接觸洞;1 3〜源極;1 4〜汲極;1 5〜阻障層。
2153-6185-PFl(N2).ptc 第4頁
TW093105265A 2003-03-13 2004-03-01 Thin film transistor and method for manufacturing same TWI285763B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003067858A JP4382375B2 (ja) 2003-03-13 2003-03-13 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
TW200424650A TW200424650A (en) 2004-11-16
TWI285763B true TWI285763B (en) 2007-08-21

Family

ID=32959309

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093105265A TWI285763B (en) 2003-03-13 2004-03-01 Thin film transistor and method for manufacturing same

Country Status (6)

Country Link
US (2) US20040178429A1 (zh)
JP (1) JP4382375B2 (zh)
KR (1) KR100607768B1 (zh)
CN (1) CN1310339C (zh)
SG (1) SG138446A1 (zh)
TW (1) TWI285763B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072264A (ja) * 2003-08-25 2005-03-17 Seiko Epson Corp トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器
CN100350629C (zh) * 2004-07-14 2007-11-21 友达光电股份有限公司 半导体元件与其中的多晶硅薄膜晶体管及其制造方法
US7786552B2 (en) * 2005-06-10 2010-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having hydrogen-containing layer
WO2007086163A1 (ja) 2006-01-25 2007-08-02 Sharp Kabushiki Kaisha 半導体装置の製造方法、及び、半導体装置
JP5344205B2 (ja) 2006-03-22 2013-11-20 Nltテクノロジー株式会社 積層配線、該積層配線を用いた半導体装置及びその製造方法
JP4960330B2 (ja) * 2008-10-21 2012-06-27 株式会社Adeka ポジ型感光性組成物及び永久レジスト
US8669644B2 (en) * 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
CN101958250B (zh) * 2010-06-28 2013-07-17 四川虹视显示技术有限公司 低温多晶硅tft的制作工艺
US8530273B2 (en) * 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
JP6053490B2 (ja) * 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2013070100A (ja) * 2013-01-09 2013-04-18 Nlt Technologies Ltd 積層配線、該積層配線を用いた半導体装置及びその製造方法
CN104091783A (zh) * 2014-06-26 2014-10-08 京东方科技集团股份有限公司 Tft阵列基板的制作方法、tft阵列基板和显示面板
US10559569B2 (en) * 2016-12-21 2020-02-11 SK Hynix Inc. Semiconductor device and method for fabricating the same
CN107507869A (zh) * 2017-09-20 2017-12-22 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制备方法和阵列基板
US10340387B2 (en) 2017-09-20 2019-07-02 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Low temperature poly-silicon thin film transistor, manufacturing method thereof, and array substrate
CN108987265A (zh) * 2018-06-26 2018-12-11 武汉华星光电半导体显示技术有限公司 显示器件制造方法及装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0197531B1 (en) * 1985-04-08 1993-07-28 Hitachi, Ltd. Thin film transistor formed on insulating substrate
JPS62204575A (ja) 1986-03-05 1987-09-09 Matsushita Electric Ind Co Ltd 薄膜半導体装置およびその製造方法
JPS6354773A (ja) 1986-08-25 1988-03-09 Hitachi Ltd 薄膜トランジスタの製造方法
JPH0458564A (ja) 1990-06-28 1992-02-25 Seiko Epson Corp 薄膜半導体装置の製造方法
US5576222A (en) * 1992-01-27 1996-11-19 Tdk Corp. Method of making a semiconductor image sensor device
JPH05235353A (ja) 1992-02-21 1993-09-10 Seiko Epson Corp アクティブマトリックス基板とその製造方法
JP3171673B2 (ja) 1992-07-16 2001-05-28 シャープ株式会社 薄膜トランジスタ及びその製造方法
JPH0677484A (ja) 1992-08-27 1994-03-18 Sharp Corp 薄膜トランジスタ及びその製造方法
JPH06209012A (ja) * 1993-01-11 1994-07-26 Sharp Corp 半導体装置の製造方法
JP2898167B2 (ja) * 1993-04-28 1999-05-31 シャープ株式会社 薄膜トランジスタの製造方法
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JPH07106582A (ja) 1993-09-29 1995-04-21 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JP3086579B2 (ja) 1993-12-28 2000-09-11 シャープ株式会社 薄膜トランジスタの製造方法
US5620906A (en) * 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JPH07249772A (ja) 1994-03-14 1995-09-26 Sanyo Electric Co Ltd 多結晶シリコン薄膜トランジスタ及びその製造方法
US5858819A (en) * 1994-06-15 1999-01-12 Seiko Epson Corporation Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
JP3330255B2 (ja) 1995-04-26 2002-09-30 シャープ株式会社 半導体装置の製造方法
JPH098313A (ja) * 1995-06-23 1997-01-10 Sharp Corp 半導体装置の製造方法および液晶表示装置の製造方法
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
JP3210568B2 (ja) * 1996-03-15 2001-09-17 松下電器産業株式会社 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法
JP3282582B2 (ja) * 1998-04-21 2002-05-13 日本電気株式会社 トップゲート型薄膜トランジスタ及びその製造方法
JP4493778B2 (ja) * 1999-01-26 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6399988B1 (en) * 1999-03-26 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having lightly doped regions
US20020020840A1 (en) * 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
JP2001326357A (ja) 2000-05-16 2001-11-22 Toshiba Corp 薄膜トランジスタの製造方法
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3357038B2 (ja) * 2001-05-16 2002-12-16 松下電器産業株式会社 薄膜トランジスタの製造方法と液晶表示装置の製造方法

Also Published As

Publication number Publication date
KR20040081344A (ko) 2004-09-21
US20040178429A1 (en) 2004-09-16
JP4382375B2 (ja) 2009-12-09
US20090209070A1 (en) 2009-08-20
KR100607768B1 (ko) 2006-08-01
CN1310339C (zh) 2007-04-11
SG138446A1 (en) 2008-01-28
CN1531112A (zh) 2004-09-22
JP2004281506A (ja) 2004-10-07
TW200424650A (en) 2004-11-16
US8183135B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
TWI285763B (en) Thin film transistor and method for manufacturing same
TWI255007B (en) Method of fabricating a semiconductor device having reduced contact resistance
US7804094B2 (en) Process for fabricating a thin film semiconductor device, thin film semiconductor device, and liquid crystal display
KR100191091B1 (ko) 박막 반도체 장치와 그 제조방법
TWI234288B (en) Method for fabricating a thin film transistor and related circuits
JP3754184B2 (ja) 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
TWI492315B (zh) 低溫多晶矽薄膜晶體管製造方法
TW586144B (en) Method of forming a liquid crystal display
TW200428570A (en) Fabrication method for multiple spacer widths
TWI251349B (en) Method of forming thin film transistor
JP3163822B2 (ja) トランジスタ及びその製造方法
JPH0422120A (ja) 薄膜半導体装置の製造方法
JPH06301056A (ja) 薄膜半導体装置の製造方法
JP5344205B2 (ja) 積層配線、該積層配線を用いた半導体装置及びその製造方法
JPS6159873A (ja) 薄膜電界効果トランジスタおよびその製造方法
JP3057770B2 (ja) 薄膜トランジスタの製造方法
JPH04165613A (ja) 半導体装置の製法
JP2001102590A (ja) 半導体製造方法
JPH07162002A (ja) 半導体膜の製造方法及び薄膜トランジスタの製造方法
JP3382130B2 (ja) 薄膜トランジスタの製造方法
JPS63119576A (ja) 薄膜トランジスターの活性領域の形成方法
JP2002299282A (ja) 半導体装置の製造方法
TWI299214B (en) Thin film transistor and method of fabricating thereof
JP2777101B2 (ja) トランジスタとその製造方法
JPH0458564A (ja) 薄膜半導体装置の製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent