KR20040081344A - 박막 트랜지스터 및 그 제조 방법 - Google Patents
박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20040081344A KR20040081344A KR1020040016407A KR20040016407A KR20040081344A KR 20040081344 A KR20040081344 A KR 20040081344A KR 1020040016407 A KR1020040016407 A KR 1020040016407A KR 20040016407 A KR20040016407 A KR 20040016407A KR 20040081344 A KR20040081344 A KR 20040081344A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- silicon thin
- insulating film
- polycrystalline silicon
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 248
- 238000000034 method Methods 0.000 title claims description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 58
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 154
- 239000001257 hydrogen Substances 0.000 claims abstract description 154
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 148
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 128
- 239000010408 film Substances 0.000 claims description 206
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 54
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 238000005260 corrosion Methods 0.000 claims description 27
- 230000007797 corrosion Effects 0.000 claims description 27
- 235000012239 silicon dioxide Nutrition 0.000 claims description 27
- 239000000377 silicon dioxide Substances 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 11
- 150000002431 hydrogen Chemical class 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 abstract description 18
- 238000009413 insulation Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 100
- 238000005984 hydrogenation reaction Methods 0.000 description 38
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 16
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 16
- 229910021342 tungsten silicide Inorganic materials 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 15
- 238000000206 photolithography Methods 0.000 description 15
- 239000007789 gas Substances 0.000 description 13
- 238000002161 passivation Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 239000013081 microcrystal Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004904 shortening Methods 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000003949 trap density measurement Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/91—Controlling charging state at semiconductor-insulator interface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/958—Passivation layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 포토리소그래피 단계를 증가 시키지 않고 수소의 확산 거리를 단축할 수 있는 위치에 수소 공급층을 형성하기 위한 것으로서, 본 발명에 따른 박막 트랜지스터는 게이트 절연막과 게이트 전극과의 사이의 위치에 다결정 실리콘 박막과 게이트 절연막의 계면의 댕글링 본드에 수소를 확산하기 위한 수소 공급층이 형성되어 있다. 상기 구성에 의해 수소화 도중의 수소의 확산 거리가 단축되어 열처리에 시간이 걸리지 않고서 수소화를 충분히 행할 수 있게 된다.
Description
기술분야
본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 상세하게는 절연 기판상에 형성된 다결정 반도체 박막을 활성층으로서 이용하는 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
본 출원은 일본국 제2003-067858호(2003년 3월 13일)에 대한 우선권 주장 출원이다.
종래기술
LSI(대규모적 집적 회로)로 대표되는 반도체 장치를 제조하는 반도체 재료로서 실리콘이 널리 사용되고 있다. 여기서, 비결정질 실리콘, 또는 다결정 실리콘과 같은 단결정 실리콘 이외의 실리콘 박막을 활성층으로서 이용하는 박막 트랜지스터(Thin Film Transistor : TFT)가 액정 표시 장치(Liquid Crystal Display : LCD)나 밀착형 이미지 센서 등에 사용되고 있다. 예를 들면 LCD에서는매트릭스 형상으로 배치된 액정 화소에는 각각 화소용 TFT가 접속되어 액티브 매트릭스형의 LCD가 구성되어 있다. 상기 TFT는 유리 기판과 같은 투명성 절연 기판(이하, 단지 절연 기판이라고 한다)상에 단결정 실리콘보다도 낮은 온도에서 성막한 비결정질 실리콘 박막 또는 다결정 실리콘 박막을 활성층으로서 이용하고, 이온 도핑에 의해 불순물을 도입하여 소스 영역 및 드레인 영역을 형성하도록 한 MOS형(Metal Oxide Semiconductor type) 구조를 갖고 있다.
상술한 바와 같이, 비결정질 실리콘 박막은 비교적 낮은 온도에서 성막이 가능하기 때문에, 절연 기판으로서 내열성이 낮은 염가의 유리 기판을 이용하여 TFT를 제조할 수 있기 때문에 양산성이 우수하다는 이점이 있고, 상술한 바와 같은 LCD 등에 널리 적용되고 있다. 그러나, 비결정질 실리콘 박막은 결정성이 없기 때문에 결정 입자가 작아 캐리어 이동도가 낮아서 LCD의 구동 회로에 이용하는 구동용 TFT를 상기 화소용 TFT의 제조와 동시에 비결정질 실리콘 박막을 이용하여 제조하면, 구동 회로의 구동 능력 및 동작 속도가 저하되기 때문에 바람직하지 않다. 그 때문에, 비결정질 실리콘 박막을 화소용 TFT로서 이용하는 LCD에서는 구동 회로의 구동용 TFT를 외부 부착 부품에 의해 구성하고 있는 경우가 많다. 여기서, 최근의 LCD는 용도의 다양화에 의해 박형화 및 소형화의 요구가 높아지고 있고 이에 수반하여 절연 기판상에서 LCD와 구동 회로와의 접속 피치가 협소화되고 있는데, 상술한 바와 같이 구동 회로를 외부 부착 부품에 의해 구성하면 협소화에 제약을 받기 때문에 LCD를 대화면이며 고정밀하게 실현하는 것이 곤란해진다.
한편, 비결정질 실리콘 박막 대신에 다결정 실리콘 박막을 이용한 TFT에서는다결정 실리콘 박막은 어느정도 결정성이 있기 때문에, 비결정질 실리콘 박막보다 결정 입자가 커서 캐리어 이동도가 그보다 크다. 따라서, 다결정 실리콘 박막을 화소용 TFT로서 이용하는 LCD에서는 화소용 TFT의 제조와 동시에 구동용 TFT를 다결정 실리콘 박막을 이용하여 제조함에 의해 구동 회로의 구동 능력 및 동작 속도를 향상시킬 수 있다. 게다가 절연 기판상에 양 FET를 일체로 형성할 수 있기 때문에, LCD와 구동 회로와의 접속 피치의 협소화를 도모할 수 있어서, LCD의 박형화 및 소형화의 요구도 만족시킬 수 있다. 그 때문에, 다결정 실리콘 박막을 이용한 TFT가 곧잘 채용되는 경향에 있다.
상술한 바와 같은 다결정 실리콘 박막을 형성하기 위해서는 일반적으로, 절연 기판상에 미리 비결정질 실리콘 박막을 P-CVD(Plasma Chemical Vapor Deposition : 플라즈마 화학적 기상 성장)법 등에 의해 성막한 후, 상기 비결정질 실리콘 박막을 레이저 어닐법 등으로 열처리함에 의해 결정화하여, 다결정 실리콘 박막으로 변화시키는 것이 행하여지고 있다. 그런데, 이와 같이 하여 형성한 다결정 실리콘 박막을 이용하여 소스 영역 및 드레인 영역을 형성한 후, 이산화실리콘막(SiO2)막으로 이루어지는 게이트 절연막을 사이에 두고 게이트 전극을 형성하여 TFT를 제조하면, 활성층으로서의 다결정 실리콘 박막과 게이트 절연막인 이산화실리콘막의 계면 사이에서 댕글링 본드(Dangling bond)라고 하는 다결정 실리콘의 미결합 상태에 있는 궤도(orbit)가 형성되는 것이 종래부터 알려져 있다. 그리고, 상기 댕글링 본드는 다결정 실리콘의 결정립계의 트랩 밀도를 증가시키도록 작용하기때문에, 다결정 실리콘의 캐리어 이동도가 저하되게 되고, 또한 임계치 전압의 증가 등이 생기기 때문에, 트랜지스터의 특성이 저하된다는 문제점이 있다.
그 때문에, 종래 기술로부터 댕글링 본드에 수소를 공급하여 확산시킴에 의해 다결정 실리콘의 미결합 상태의 궤도를 수소로 채워서 종단화시키도록 한 소위 댕글링 본드의 수소화가 행하여지고 있다. 상기 수소화는 TFT의 일부에 미리 수소를 포함한 수소 공급층을 형성하고 나서 열처리를 행함에 의해 또는 수소 함유 분위기하에서 열처리를 행함에 의해 수소를 댕글링 본드로 확산시키는 것이 행하여지고 있다.
상술한 바와 같은 수소화를 행하기 위한 수소 공급층을 형성한 TFT는 예를 들면 일본국 특허공개공보 H6-77484호(제1의 종래 기술)에 개시되어 있다. 상기 공보에 개시된 TFT(100)는 도 9에 도시한 바와 같이, 유리 기판으로 이루어지는 절연 기판(101)과, 절연 기판(101)상에 형성된 다결정 실리콘 박막(102)과, 다결정 실리콘 박막(102)의 양단 영역에 각각 형성된 소스 영역(103) 및 드레인 영역(104)과, 상기 양 영역(103, 104) 사이에 형성된 채널 영역(105)과, 다결정 실리콘 영역(102)상에 형성된 이산화실리콘막으로 이루어지는 게이트 절연막(106)과, 게이트 절연막(106)상에 형성된 게이트 전극(107)을 구비하고 있다.
또한 상기 TFT(100)는 도 9에 도시한 바와 같이, 게이트 전극(107)을 포함하는 전체면상에 형성된 이산화실리콘막으로 이루어지는 층간 절연막(108)과, 층간 절연막(108)에 개구된 컨택트 홀(109A, 109B)을 통하여 각각 소스 영역(103) 및 드레인 영역(104)과 접속하도록 형성된 알루미늄막으로 이루어지는 소스 전극(110)및 드레인 전극(111)과, 소스 전극(110) 및 드레인 전극(111)을 포함하는 전면에 형성된 수소를 많이 포함하는 질화실리콘(Si3N4)막으로 이루어지는 패시베이션막(112)을 구비하고 있다. 그리고, TFT 형성 공정의 최후에, 300 내지 450℃로 열처리하여, 수소 공급층으로서의 패시베이션막(112) 내의 수소를 다결정 실리콘 박막(102)과 게이트 절연막(106)의 계면의 댕글링 본드로 확산시켜서 수소화를 행하도록 하고 있다.
그러나, 도 9에 도시된 종래의 TFT(100)는 수소 공급층으로서의 패시베이션막(112)과, 수소를 확산하여야 할 다결정 실리콘 박막(102)과 게이트 절연막(106)의 계면과의 거리가 1㎛정도 떨어져 있기 때문에, 수소의 확산 거리가 길게 되어 있다. 따라서 수소화를 충분히 행하기 위해서는 열처리에 시간이 걸리기 때문에, TFT에 열적인 악영향을 줄 우려가 있고, 특히 큰 사이즈의 TFT를 제조하는 경우에는 그 경향이 커진다.
상기 문제점을 해결하기 위해, 수소의 확산 거리를 단축함에 의해 수소화가 충분히 행하여지도록 구성한 TFT(제 2의 종래 기술)가 다른 종래 기술로서 상기 일본국 특허공개공보 H6-77484호에 역시 개시되어 있다. 상기 TFT(120)는 도 10에 도시한 바와 같이, 절연 기판(101)상에 형성된 하층 다결정 실리콘 박막(121)과, 하층 다결정 실리콘 박막(121)상에 형성된 수소를 많이 포함하는 질화실리콘막으로 이루어지는 수소 공급층(122)과, 수소 공급층(122)을 가두도록 수소 공급층(122)상에 형성된 활성층으로서의 상층 다결정 실리콘 박막(123)을 포함하도록 구성되어있다. 또한 도 10에서, 도 9의 구성 부분과 대응하는 각 부분에는 동일한 번호를 붙이고 그 설명을 생략한다.
상술한 바와 같은 제 2의 종래 기술의 TFT(120)의 구성에 의하면, 수소 공급층(122)은 활성층으로서의 상층 다결정 실리콘 박막(123)의 바로 아래의 위치에 형성되어 있어서, 수소 공급층(122)과, 수소를 확산하여야 할 상층 다결정 실리콘 박막(123)과 게이트 절연막(106)의 계면과의 거리가 접근하고 있기 때문에, 수소의 확산 거리를 단축할 수 있다. 따라서 열처리에 시간을 들이는 일 없이 수소화를 충분히 행할 수 있게 된다.
다음에, 도 11의 a 내지 e를 참조하여, 제 2의 종래 기술의 TFT(120)의 제조 방법의 주요 단계를 공정순으로 설명한다.
우선, 도 11의 a에 도시한 바와 같이, 절연 기판(101)상에 P-CVD법에 의해 비결정질 실리콘 박막을 성막한 후, 예를 들면 엑시머 레이저광과 같은 레이저 빔을 비결정질 실리콘 박막에 조사함에 의해 결정화하여, 하층 다결정 실리콘 박막(121)으로 변화시킨다. 다음에, 도 11의 b에 도시한 바와 같이, P-CVD법에 의해 하층 다결정 실리콘 박막(121)상에 수소를 많이 포함하는 질화실리콘막으로 이루어지는 수소 공급층(122)를 형성한다. 다음에, 도 11의 c에 도시한 바와 같이, 포토리소그래피법에 의해 수소 공급층(122)을 소망하는 형상으로 패터닝한다.
다음에, 도 11 d에 도시한 바와 같이, 수소 공급층(122)을 포함하는 전면에, 하층 다결정 실리콘 박막(121)의 형성 방법과 같은 방법으로, 상층 다결정 실리콘 박막(123)을 형성한다. 다음에, 도 11의 e에 도시한 바와 같이, 포토리소그래피법에 의해 하층 다결정 실리콘 박막(121) 및 상층 다결정 실리콘 박막(123)을 동시에 소망하는 형상으로 패터닝한다. 따라서, 도 10에 도시한 바와 같이, 하층 다결정 실리콘 박막(121)과 상층 다결정 실리콘 박막(123)의 사이에 수소 공급층(122)를 가둔 구조를 형성한다. 이와 같은 TFT의 제조 방법에 의하면, 도 10에 도시한 바와 같이, 수소 공급층(122)과, 수소를 확산하여야 할 다결정 실리콘 박막(123)과 게이트 절연막(106)의 계면과의 거리를 단축한 TFT를 제조할 수 있다.
그런데, 상기 일본국 특허공개공보 H6-77484호 기재의 종래의 TFT 및 그 제조 방법에서는 수소 공급층을 형성하기 위해 포토리소그래피 단계를 증가할 필요가 있기 때문에, 제조 비용이 높아진다는 문제가 있다. 즉, 도 10에 도시한 종래의 TFT(120)를 제조하기 위해서는 도 11의 a 내지 e에 도시한 바와 같은 제조 공정에 의해 하층 다결정 실리콘 박막(121)과 상층 다결정 실리콘 박막(123)의 사이에 수소 공급층(122)를 가둔 구조를 형성하여야 하는데, 도 11의 c에 도시한 바와 같이, 수소 공급층(122)을 소망하는 형상으로 패터닝하여 형성하기 위한 포토리소그래피 단계를 추가하여야 한다. 또한 수소 공급층(122)을 가두기 위해 활성층이 되는 상층다결정 실리콘 박막(123) 이외에 하층 다결정 실리콘 박막(121)을 성막하여야 하고, 이를 위한 P-CVD 공정도 여분으로 필요해진다. 따라서 공정 증가에 수반하는 수율의 저하를 피할 수 없기 때문에, 제조 비용이 높아진다.
본 발명은 상기 문제점을 감안하여 이루어진 것으로서, 포토리소그래피 단계를 증가시키지 않고 수소의 확산 거리를 단축할 수 있는 위치에 수소 공급층을 형성할 수 있도록 한 TFT 및 그 제조 방법을 제공하는 것을 목적으로 하고 있다.
본 발명의 제1의 특징에 있어서, 소스 영역 및 드레인 영역이 형성된 다결정 실리콘 박막과, 상기 다결정 실리콘 박막상에 게이트 절연막을 사이에 두고 형성된 게이트 전극을 구비하고, 상기 게이트 절연막과 상기 게이트 전극의 사이에 상기 다결정 실리콘 박막과 상기 게이트 절연막의 계면으로 수소를 공급하기 위한 수소 공급층이 형성되는 박막 트랜지스터가 제공된다.
상기 구성에 있어서, 상기 수소 공급층의 형상이 상기 게이트 전극의 형상과 개략 동일한 것을 특징으로 한다.
상기 구성에 있어서, 상기 게이트 절연막이 이산화실리콘막으로 이루어지는 것을 특징으로 한다.
본 발명의 제2의 특징에 있어서, 소스 영역 및 드레인 영역이 형성된 다결정 실리콘 박막과, 상기 다결정 실리콘 박막상에 게이트 절연막을 사이에 두고 형성된 게이트 전극을 구비하는 박막 트랜지스터 제조 방법에 있어서, 절연 기판상에 소망하는 형상으로 아일런드화된 다결정 실리콘 박막을 형성하는 단계와, 상기 다결정 실리콘 박막상에 게이트 절연막을 형성한 후, 상기 게이트 절연막상에 마이크로 크리스탈 실리콘 박막 및 금속 박막을 순차적으로 형성하는 단계와, 상기 금속 박막상에 소망하는 형상의 내식성 마스크층을 형성한 후, 상기 내식성 마스크층을 이용하여 상기 금속 박막을 에칭하여 소망하는 형상의 상기 게이트 전극을 형성하는 단계와, 상기 내식성 마스크층을 이용하여 상기 마이크로 크리스탈 실리콘 박막을 에칭하여 상기 게이트 전극과 개략 동일 형상의 수소 공급층을 형성하는 단계와, 상기 게이트 전극의 표면을 포함하는 전체 표면상에 제 1의 절연막을 형성하는 단계와, 상기 다결정 실리콘 박막에 소망하는 도전형의 불순물을 선택적으로 도입하여 상기 소스 영역 및 드레인 영역을 형성하는 단계와, 300 내지 400℃로 열처리하여 상기 수소 공급층으로부터 상기 다결정 실리콘 박막과 상기 게이트 절연막의 계면으로 수소를 공급하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법이 제공된다.
상기 구성에 있어서, 상기 수소를 공급하는 단계를 수소 플라즈마를 포함하는 분위기에서 행하는 것을 특징으로 한다.
상기 구성에 있어서, 상기 수소를 공급하는 공정의 후에, 상기 제 1의 절연막 및 상기 게이트 절연막에 상기 소스 영역 및 상기 드레인 영역을 노출시키는 컨택트 홀을 개구하고, 상기 컨택트 홀 중의 하나의 컨택트 홀을 통하여 상기 소스 영역에 접속하는 소스 전극, 및 상기 컨택트 홀 중의 다른 컨택트 홀을 통하여 상기 드레인 영역에 접속하는 드레인 전극을 형성하고, 상기 소스 전극 및 상기 드레인 전극의 표면을 포함하는 노출된 전체 표면상에 제 2의 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 구성에 있어서, 상기 마이크로 크리스탈 실리콘 박막을 형성하는 공정 이후의 단계가 약 400℃ 이하에서 행하는 것을 특징으로 한다.
상기 구성에 있어서, 상기 게이트 절연막이 이산화실리콘막으로 이루어지는 것을 특징으로 한다.
본 발명의 제3의 특징에 있어서, 소스 영역 및 드레인 영역이 형성된 다결정실리콘 박막과, 상기 다결정 실리콘 박막상에 게이트 절연막을 사이에 두고 형성된 게이트 전극을 구비하는 박막 트랜지스터 제조 방법에 있어서, 절연 기판상에 소망하는 형상으로 아일런드화된 다결정 실리콘 박막을 형성하는 단계와, 상기 다결정 실리콘 박막상에 게이트 절연막을 형성한 후, 상기 게이트 절연막상에 마이크로 크리스탈 실리콘 박막 및 금속 박막을 순차적으로 형성하는 단계와, 상기 금속 박막상에 소망하는 형상의 내식성 마스크층을 형성한 후, 상기 내식성 마스크층을 이용하여 상기 금속 박막을 에칭하여 소망하는 형상의 상기 게이트 전극을 형성하는 단계와, 상기 내식성 마스크층을 이용하여 상기 마이크로 크리스탈 실리콘 박막을 에칭하여 상기 게이트 전극과 개략 동일 형상의 수소 공급층을 형성하는 단계와, 상기 게이트 전극을 포함하는 노출된 전체 표면상에 제 1의 절연막을 형성하는 단계와, 상기 다결정 실리콘 박막에 소망하는 도전형의 불순물을 선택적으로 도입하여 소스 영역 및 드레인 영역을 형성하는 단계를 포함하며, 상기 제 1의 절연막을 형성하는 단계가 300 내지 400℃에서 행해져서 상기 수소 공급층으로부터 상기 다결정 실리콘 박막과 상기 게이트 절연막의 계면으로 수소를 공급하는 것을 특징으로 하는 박막 트랜지스터 제조 방법이 제공된다.
상기 구성에 있어서, 수소를 공급하기 위한 상기 제 1의 절연막을 형성하는 상기 단계에는 수소 플라즈마를 포함하는 분위기에서의 단계를 포함하는 것을 특징으로 한다.
상기 구성에 있어서, 상기 게이트 절연막이 이산화실리콘막으로 이루어지는 것을 특징으로 한다.
본 발명의 제4의 특징에 있어서, 소스 영역 및 드레인 영역이 형성된 다결정 실리콘 박막과, 상기 다결정 실리콘 박막상에 게이트 절연막을 사이에 두고 형성된 게이트 전극을 구비하는 박막 트랜지스터 제조 방법에 있어서, 절연 기판상에 소망하는 형상으로 아일런드화된 다결정 실리콘 박막을 형성하는 단계와, 상기 다결정 실리콘 박막상에 게이트 절연막을 형성한 후, 상기 게이트 절연막상에 마이크로 크리스탈 실리콘 박막 및 금속 박막을 순차적으로 형성하는 단계와, 상기 금속 박막상에 소망하는 형상의 내식성 마스크층을 형성한 후, 상기 내식성 마스크층을 이용하여 상기 금속 박막을 에칭하여 소망하는 형상의 상기 게이트 전극을 형성하는 단계와, 상기 내식성 마스크층을 이용하여 상기 마이크로 크리스탈 실리콘 박막을 에칭하여 상기 게이트 전극과 개략 동일 형상의 수소 공급층을 형성하는 단계와, 상기 게이트 전극의 표면을 포함하는 노출된 전체 표면상에 제 1의 절연막을 형성하는 단계와, 상기 다결정 실리콘 박막에 소망하는 도전형의 불순물을 선택적으로 도입하여 소스 영역 및 드레인 영역을 형성하는 단계와, 상기 제 1의 절연막 및 상기 게이트 절연막에 상기 소스 영역 및 상기 드레인 영역을 노출시키는 컨택트 홀을 개구하고, 상기 컨택트 홀 중의 하나의 컨택트 홀을 통하여 상기 소스 영역에 접속하는 소스 전극, 및 상기 컨택트 홀 중의 다른 컨택트 홀을 통하여 상기 드레인 영역에 접속하는 드레인 전극을 형성하고, 상기 소스 전극 및 상기 드레인 전극의 표면을 포함하는 노출된 전체 표면상에 제 2의 절연막을 형성하는 단계를 포함하며, 상기 제 2의 절연막을 형성하는 단계는 300 내지 400℃에서 행해져서 상기 수소 공급층으로부터 상기 다결정 실리콘 박막과 상기 게이트 절연막의 계면으로 수소를공급하는 것을 특징으로 하는 박막 트랜지스터 제조 방법이 제공된다.
상기 구성에 있어서, 상기 제2의 절연막을 형성하는 상기 단계 또는 상기 수소를 공급하기 위한 상기 제 1의 절연막을 형성하는 상기 단계에는 수소 플라즈마를 포함하는 분위기에서의 단계를 포함하는 것을 특징으로 한다.
상기 구성에 있어서, 상기 게이트 절연막이 이산화실리콘막으로 이루어지는 것을 특징으로 한다.
본 발명의 제5의 특징에 있어서, 소스 영역 및 드레인 영역이 형성된 다결정 실리콘 박막과, 상기 다결정 실리콘 박막상에 게이트 절연막을 사이에 두고 형성된 게이트 전극을 구비하는 박막 트랜지스터 제조 방법에 있어서, 절연 기판상에 소망하는 형상으로 아일런드화된 다결정 실리콘 박막을 형성하는 단계와, 상기 다결정 실리콘 박막상에 게이트 절연막을 형성한 후, 상기 게이트 절연막상에 마이크로 크리스탈 실리콘 박막 및 금속 박막을 순차적으로 형성하는 단계와, 상기 금속 박막상에 소망하는 형상의 내식성 마스크층을 형성한 후, 상기 내식성 마스크층을 이용하여 상기 금속 박막을 에칭하여 소망하는 형상의 상기 게이트 전극을 형성하는 단계와, 상기 내식성 마스크층을 이용하여 상기 마이크로 크리스탈 실리콘 박막을 에칭하여 상기 게이트 전극과 개략 동일 형상의 수소 공급층을 형성하는 단계와, 상기 게이트 전극의 표면을 포함하는 노출된 전체 표면상에 제 1의 절연막을 형성하는 단계와, 상기 다결정 실리콘 박막에 소망하는 도전형의 불순물을 선택적으로 도입하여 소스 영역 및 드레인 영역을 형성하는 단계를 포함하고, 상기 마이크로 크리스탈 실리콘 박막을 형성하는 단계 이후의 어느 하나의 단계는 300 내지 400℃에서 행해져서, 상기 수소 공급층으로부터 상기 다결정 실리콘 박막과 상기 게이트 절연막의 계면으로 수소를 공급하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
상기 구성에 있어서, 상기 게이트 절연막이 이산화실리콘막으로 이루어지는 것을 특징으로 한다.
도 1은 본 발명의 제 1 실시예인 박막 트랜지스터의 구성을 도시한 단면도.
도 2의 a 내지 c는 상기 박막 트랜지스터 제조 방법을 공정순으로 도시한 공정도.
도 3의 d 내지 f는 상기 박막 트랜지스터 제조 방법을 공정순으로 도시한 공정도.
도 4의 g 내지 i는 상기 박막 트랜지스터 제조 방법을 공정순으로 도시한 공정도.
도 5의 j 내지 l은 상기 박막 트랜지스터 제조 방법을 공정순으로 도시한 공정도.
도 6은 본 발명의 제 2 실시예인 박막 트랜지스터 제조 방법의 주요 단계를 도시한 공정도.
도 7은 본 발명의 제 3 실시예인 박막 트랜지스터 제조 방법의 주요 단계를 도시한 공정도.
도 8은 본 발명의 제 4 실시예인 박막 트랜지스터 제조 방법의 주요 단계를 도시한 공정도.
도 9는 종래의 박막 트랜지스터(제 1의 종래 기술)의 구성을 도시한 단면도.
도 10은 종래의 박막 트랜지스터(제 2의 종래 기술)의 구성을 도시한 단면도.
도 11의 a 내지 e는 상기 박막 트랜지스터(제 2의 종래 기술)의 제조 방법의 주요 단계를 도시한 공정도.
<부호의 설명>
1 : 절연 기판
2 : 하지 절연막
3 : 다결정 실리콘 박막(활성층)
4 : 소스 영역
5 : 드레인 영역
6 : 채널 영역
7 : 게이트 절연막
8 : 수소 공급층
9 : 게이트 전극
10 : TFT(박막 트랜지스터)
11 : 층간 절연막(제 1의 절연막)
12A, 12B : 컨택트 홀
13 : 소스 전극
14 : 드레인 전극
15 : 패시베이션막(제 2의 절연막)
16 : 비결정질 실리콘 박막
17, 20 : 레지스트 마스크층(내식성 마스크층)
18 : 마이크로 크리스탈 실리콘 박막
19 : 텅스텐 실리사이드 박막(금속 박막)
이하, 도면을 참조하여, 본 발명의 실시의 형태에 관해 설명한다. 설명은 실시예를 이용하여 구체적으로 행한다.
제 1 실시예
도 1은 본 발명의 제 1 실시예인 TFT의 구성을 도시한 단면도, 도 2a 내지 도 5l은 상기 TFT의 제조 방법을 공정순으로 도시한 공정도이다. 본 예의 TFT(10)는 도 1에 도시한 바와 같이, 예를 들면 "OA2 기판"(닛폰전기초자사의 상품명)으로 이루어지는 절연 기판(1)과, 절연 기판(1)상에 막두께가 80 내지 120㎚의 이산화실리콘막으로 이루어지는 하지 절연막(2)를 사이에 두고 형성된 막두께가 70 내지 80㎚의 다결정 실리콘 박막(3)과, 다결정 실리콘 박막(3)의 양단 영역에 각각 형성된 N형 소스 영역(4) 및 드레인 영역(5)과, 양 영역(4, 5) 사이에 형성된 채널 영역(6)과, 다결정 실리콘 박막(3)상에 형성된 막두께가 35 내지 45㎚의 이산화실리콘막으로 이루어지는 게이트 절연막(7)과, 게이트 절연막(7)상에 형성된 막두께가 60 내지 80㎚의 마이크로 크리스탈 실리콘 박막으로 이루어지는 수소 공급층(8)과, 수소 공급층(8)상에 형성된 막두께가 80 내지 120㎚의 텅스텐 실리사이드 박막으로 이루어지는 게이트 전극(9)을 구비하고 있다.
도 1에 도시된 바와 같이, 상기 TFT(10)는 게이트 전극(9)을 포함하는 전면에 형성된 막두께가 280 내지 320㎚의 질화실리콘막으로 이루어지는 층간 절연막(제 1의 층간 절연막)(11)과, 층간 절연막(11) 및 게이트 절연막(7)에 개구된 컨택트 홀(12A, 12B)를 통하여 각각 소스 영역(4) 및 드레인 영역(5)과 접속하도록 형성된 막두께가 370 내지 430㎚의 알루미늄막으로 이루어지는 소스 전극(13) 및 드레인 전극(14)과, 소스 전극(13) 및 드레인 전극(14)을 포함하는 전면에 형성된 막두께가 250 내지 280㎚의 질화실리콘막으로 이루어지는 패시베이션막(제 2의 절연막)(15)을 구비하고 있다.
상술한 바와 같은 본 예의 TFT(10)의 구성에 의하면, 수소화를 행하기 위한 수소 공급층(8)은 게이트 절연막(7)과 게이트 전극(9)과의 사이의 위치에 형성되어 있기 때문에, 수소 공급층(8)과 수소를 확산하여야 할 다결정 실리콘 박막(3)과 게이트 절연막(7)의 계면과의 거리는 단축된다. 따라서 수소화시에 수소의 확산 거리가 단축되기 때문에 열처리에 시간을 들이는 일 없이 수소화를 충분히 행할 수 있게 된다. 상기 결과, 다결정 실리콘의 결정립계의 트랩 밀도가 감소하기 때문에, 다결정 실리콘의 캐리어 이동도의 저하가 방지되고, 또한 임계치 전압이 감소하게 되기 때문에, 트랜지스터의 특성이 향상하게 되다.
다음에, 도 2a 내지 도 5l을 참조하여, 본 예의 TFT(10)의 제조 방법을 공정순으로 설명한다. 우선, 도 2의 a에 도시한 바와 같이, 예를 들면 "OA2 기판"(닛폰전기초자사의 상품명)으로 이루어지는 절연 기판(1)을 준비하고, 반응 가스로서SiH4(모노실란)와 N2O(산화질소)를 이용하여 P-CVD법에 의해 절연 기판(1)상에 막두께가 80 내지 120㎚의 이산화실리콘막으로 이루어지는 하지 절연막(2)을 성막한다. 다음에, 반응 가스로서 Si2H6(디실란)를 이용하여 감압 CVD법에 의해 하지 절연막(2)상에 막두께가 70 내지 80㎚의 비결정질 실리콘 박막(16)을 성막한다.
다음에, 엑시머 레이저광과 같은 레이저 빔을 비결정질 실리콘 박막(16)에 조사함에 의해 결정화하고, 도 2의 b에 도시한 바와 같이, 비결정질 실리콘 박막(16)을 다결정 실리콘 박막(3)으로 변화시킨다.
다음에, 도 2의 c에 도시한 바와 같이, 포토리소그래피법에 의해 다결정 실리콘 박막(3)상에 소망하는 형상의 레지스트 마스크층(내식성 마스크층)(17)을 형성한 후, 상기 레지스트 마스크층(17)을 이용하여 에칭 가스로서 CF4(사불화탄소)와 O2를 이용하여 드라이 에칭을 행하여, 다결정 실리콘 박막(3)을 선택적으로 에칭하여 소망하는 형상으로 아일런드화한다. 다음에, 도 3의 d에 도시한 바와 같이, 반응 가스로서 SiH4와 O2를 이용하여 감압 CVD법에 의해 아일런드화된 다결정 실리콘 박막(3)을 포함하는 전면에, 막두께가 35 내지 45㎚의 이산화실리콘막으로 이루어지는 게이트 절연막(7)을 형성한다. 다음에, 반응 가스로서 SiH4와 PH3(포스핀)과 H2를 이용하여 P-CVD법에 의해 게이트 절연막(7)상에 수소 공급층이 되는 막두께가 60 내지 80㎚의 마이크로 크리스탈 실리콘 박막(18)을 성막한다. 상기 마이크로 크리스탈 실리콘 박막(18)은 무정형과 다결정의 중간의 상을 가지며 수소를 많이 포함하고 있다. 다음에, 스퍼터링법에 의해 마이크로 크리스탈 실리콘 박막(18)상에 막두께가 80 내지 120㎚의 텅스텐 실리사이드 박막(금속 박막)(19)을 성막한다.
다음에, 도 3의 e에 도시한 바와 같이, 포토리소그래피법에 의해 텅스텐 실리사이드 박막(19)상에 소망하는 형상의 레지스트 마스크층(내식성 마스크층)(20)을 형성한 후, 상기 레지스트 마스크층(20)을 이용하고 에칭 가스로서 CF4와 O2를 이용하여 드라이 에칭을 행하여, 텅스텐 실리사이드 박막(19)을 선택적으로 에칭하여 소망하는 형상의 게이트 전극(9)을 형성한다. 상기 게이트 전극(9)의 형성시, 상술한 조성의 에칭 가스를 이용함에 의해 텅스텐 실리사이드 박막(19)을 높은 에이치 레이트로 에칭할 수 있다.
다음에, 도 3의 f에 도시한 바와 같이, 레지스트 마스크(20)를 그대로 이용하고, 에칭 가스로서 SF6(육플루오르화 황)과 Cl2와 H2를 이용하여 드라이 에칭을 행하여, 마이크로 크리스탈 실리콘 박막(18)을 선택적으로 에칭하여 게이트 전극(9)과 개략 동일 형상의 수소 공급층(8)을 형성한다. 상기 수소 공급층(8)의 형성시, 마이크로 크리스탈 실리콘 박막(18)을 드라이 에칭하기 위해 이용한 에칭 가스는 마이크로 크리스탈 실리콘 박막(18)과 상기 바로 아래의 게이트 절연막(7)을 구성하고 있는 이산화실리콘막의 사이에서 높은 선택비를 갖는 조성의 것을 이용할 필요가 있는데, 상술한 조성의 에칭 가스를 이용함에 의해 약 20 이상이 높은 선택비를 얻을 수 있기 때문에, 마이크로 크리스탈 실리콘 박막(18)만을 선택적으로 에칭할 수 있다. 게다가 상술한 조성의 에칭 가스는 찌꺼기 텅스텐 실리사이드의 제거 능력에도 우수하다. 또한 상술한 바와 같은 게이트 전극(9) 및 수소 공급층(8)을 형성하기 위한 드라이 에칭은 상술한 바와 같은 각각의 에칭 가스를 도중에 전환함에 의해 동일 진공 장치를 이용하여 행할 수 있기 때문에, 스루풋을 높이는데 유리해진다.
따라서, 본 예의 TFT의 제조 방법에서는 상술한 바와 같이 레지스트 마스크층(20)을 공통으로 이용함에 의해 텅스텐 실리사이드 박막(19)을 선택적으로 에칭하여 게이트 전극(9)를 형성하고, 계속해서 마이크로 크리스탈 실리콘 박막(18)을 선택적으로 에칭하여 수소 공급층(8)을 형성하기 때문에, 수소 공급층(8)을 형성하기 위한 포토리소그래피 공정은 불필요해진다. 따라서 포토리소그래피 단계를 증가하는 일 없이 수소 공급층(8)을 형성할 수 있다.
다음에, 도 4의 g에 도시한 바와 같이, 반응 가스로서 SiH4와 NH3와 H2를 이용하여 P-CVD법에 의해 게이트 전극(9)을 포함하는 전면에, 막두께가 280 내지 320㎚의 질화실리콘막으로 이루어지는 층간 절연막(11)을 형성한다.
다음에, 도 4의 h에 도시한 바와 같이, 불순물원으로서 PH3을 이용하여 이온 도핑법에 의해 게이트 전극(9)을 마스크로 한 셀프 얼라인에 의해 다결정 실리콘 박막(3)의 양단 영역에 층간 절연막(11) 및 게이트 절연막(7)을 사이에 두고 P(인)를 선택적으로 도입한다. 계속해서, 그 양단 영역에 엑시머 레이저광을 조사하여 약 400℃로 어닐하여 불순물(P)을 활성화함에 의해 N형 소스 영역(4) 및 드레인 영역(5)을 형성한다.
다음에, 도 4의 i에 도시한 바와 같이, 플라즈마 CVD 장치를 이용하여, 절연 기판(1)을 수소 플라즈마 분위기하에서, 약 400℃로 열처리하여 수소화를 행한다. 즉, 상술한 열처리에 의해 수소 공급층(8)으로부터 수소를 이탈시키고, 다결정 실리콘 박막(3)과 게이트 절연막(7)인 이산화실리콘막의 계면에 존재하고 있는 댕글링 본드로 확산시켜서, 다결정 실리콘의 미결합 상태의 궤도를 수소로 채워서 종단화시킨다. 상기 수소화시, 상술한 바와 같이 수소 플라즈마 분위기하에서 열처리를 행함에 의해 수소 공급층(8)으로부터 뿐만 아니라 플라즈마 분위기로부터도 수소를 확산시킬 수 있기 때문에, 수소화의 효율을 향상시킬 수 있다. 여기서, 상술한 열처리는 400℃에 한정하지 않고 300℃까지 내려도 수소의 확산 효율을 올릴 수 있다. 또한 도 3의 d에서 수소 공급층(8)이 되는 마이크로 크리스탈 실리콘 박막(18)을 성막한 공정 이후의 각 공정은 수소의 불필요한 이탈을 방지하기 위해, 약 400℃ 이하에서 실시하는 것이 바람직하다.
다음에, 도 5의 j에 도시한 바와 같이, 포토리소그래피법에 의해 층간 절연막(11)상에 소망하는 형상의 레지스트 마스크층(도시 생략)을 형성한 후, 상기 레지스트 마스크를 이용하고 에칭 가스로서 CF4와 H2를 이용하여 드라이 에칭을 행하여, 층간 절연막(11) 및 게이트 절연막(7)을 선택적으로 에칭하여, 소스 영역(4) 및 드레인 영역(5)를 노출시키는 컨택트 홀(12A, 12B)을 개구한다.
다음에, 도 5의 k에 도시한 바와 같이, 스퍼터링법에 의해 컨택트 홀(12A, 12B)을 포함하는 전면에 막두께가 370 내지 430㎚의 알루미늄막을 성막한 후, 알루미늄을 소망하는 형상으로 패터닝함에 의해 컨택트 홀(12A)을 통하여 소스 영역(4)과 접속하는 소스 전극(13)과 동시에, 컨택트 홀(12B)를 통하여 소스 영역(5)과 접속하는 드레인 전극(14)를 형성한다.
최종적으로, 도 5의 l에 도시한 바와 같이, 반응 가스로서 SiH4와 NH3와 H2를 이용하여 P-CVD법에 의해 소스 전극(13) 및 드레인 전극(14)을 포함하는 전면에 막두께가 250 내지 280㎚의 질화실리콘막으로 이루어지는 패시베이션(15)을 형성함에 의해 본 예의 TFT(10)를 완성시킨다.
상술한 바와 같은 본 예의 TFT의 제조 방법에 의하면, 도 3의 d 내지 f의 공정에서 도시한 바와 같이, 활성층으로서의 아일런드화된 다결정 실리콘 박막(3)상에 이산화실리콘막으로 이루어지는 게이트 절연막(7)을 형성한 후, 상기 게이트 절연막(7)상에 마이크로 크리스탈 실리콘 박막(18) 및 텅스텐 실리사이드 박막(19)을 순차로 성막하고, 상기 텅스텐 실리사이드 박막(19)상에 형성한 소망하는 형상의 레지스트 마스크층(20)을 공통으로 이용하여, 텅스텐 실리사이드 박막(19) 및 마이크로 크리스탈 실리콘 박막(18)을 순차로 선택적으로 에칭하여 게이트 전극(9) 및 수소 공급층(8)을 형성하기 때문에, 수소 공급층(8)을 형성하기 위한 포토리소그래피 공정은 불필요해진다. 또한 도 11의 a 내지 e의 종래의 공정에서 도시한 바와 같은 하층 다결정 실리콘 박막(121)에 상당한 다결정 실리콘 박막 및 상기 다결정 실리콘 박막을 형성하기 위한 P-CVD 공정도 불필요해진다. 따라서 공정 증가에 수반하는 수율의 저하를 피할 수 있기 때문에, 제조 비용을 낮게 할 수 있다.
또한 본 예의 TFT의 제조 방법에 의하면, 절연 기판(1)을 수소 플라즈마 분위기하에서, 300 내지 400℃로 열처리함에 의해 수소 공급층(8)으로부터 뿐만 아니라 플라즈마 분위기로부터도 수소를 댕글링 본드로 확산시킬 수 있기 때문에, 수소화의 효율을 향상시킬 수 있다.
이와 같이, 본 예의 TFT(10)의 구성에 의하면, 게이트 절연막(7)과 게이트 전극(9)과의 사이의 위치에, 다결정 실리콘 박막(3)과 게이트 절연막(7)의 계면으로 수소를 확산하기 위한 수소 공급층(8)이 형성되어 있기 때문에, 수소화시의 수소의 확산 거리가 단축된다.
또한, 본 예의 TFT의 제조 방법의 구성에 의하면, 활성층으로서의 아일런드화된 다결정 실리콘 박막(3)상에 이산화실리콘막으로 이루어지는 게이트 절연막(7)을 형성한 후, 상기 게이트 절연막(7)상에 마이크로 크리스탈 실리콘 박막(18) 및 텅스텐 실리사이드 박막(19)를 순차로 성막하고, 상기 텅스텐 실리사이드 박막(19)상에 형성한 소망하는 형상의 레지스트 마스크층(20)을 공통으로 이용하여, 텅스텐 실리사이드 박막(19) 및 마이크로 크리스탈 실리콘 박막(18)을 순차로 선택적으로 에칭하여 게이트 전극(9) 및 수소 공급층(8)을 형성하기 때문에, 수소 공급층(8)을 형성하기 위한 포토리소그래피 공정은 불필요해지고, 제조 비용을 내릴 수 있다. 따라서 포토리소그래피 단계를 증가시키는 일 없이, 수소의 확산 거리를 단축할 수 있는 위치에 수소 공급층을 형성할 수 있다.
제 2 실시예
도 6은 본 발명의 제 2 실시예인 TFT의 제조 방법의 주요 단계를 도시한 공정도이다. 상기 제 2 실시예의 TFT의 제조 방법의 구성이 상술한 제 1 실시예와 다른 점은 수소 플라즈마 분위기하가 아니라 수소 공급층으로부터의 수소의 확산만으로 수소화를 행하도록 한 점이다. 본 예의 TFT의 제조 방법은 제 1 실시예에서와 같이 도 4의 h의 공정에서 다결정 실리콘 박막(3)에 N형 소스 영역(4) 및 드레인 영역(5)을 형성한 후, 도 4의 i의 공정에서 플라즈마 CVD 장치를 이용하여, 절연 기판(1)을 수소 플라즈마 분위기하에서 열처리하여 수소화를 행하는 것이 아니라, 통상의 가열 장치를 이용하여, 도 6에 도시한 바와 같이, 절연 기판(1)을 약 400℃로 열처리하여 수소화를 행한다. 상기 열처리에 의해 수소 공급층(8)으로부터 수소를 이탈시켜서, 다결정 실리콘 박막(3)과 게이트 절연막(7)인 이산화실리콘막의 계면에 존재하고 있는 댕글링 본드로 확산시켜서, 다결정 실리콘의 미결합 상태의 궤도를 수소로 채워서 종단화시킨다. 여기서, 수소의 확산 효율을 올리기 위해, 상술한 열처리는 400℃ 내지 300℃의 온도 범위에서 행하는 것이 바람직하다. 또한 도 3의 d에서 수소 공급층(8)이 되는 마이크로 크리스탈 실리콘 박막(18)을 성막한 공정 이후의 각 공정은 수소의 불필요한 이탈을 방지하기 위해, 약 400℃ 이하에서 실시할 것이 필요하다.
상술한 바와 같은 본 예의 TFT의 제조 방법에 의하면, 수소화를 수소 플라즈마 분위기하가 아니라 수소 공급층(8)으로부터의 수소의 확산만으로 행하도록 하였기 때문에, 플라즈마 CVD 장치를 이용하는 일 없이, 통상의 가열 장치를 이용할 뿐으로 수소화를 행할 수 있기 때문에, 수소화를 간단하게 행할 수 있다. 또한 수소화 이후는 제 1 실시예와 거의 마찬가지로 도 5의 j 이후의 단계를 반복하면 좋다.
이와 같이, 본 예의 구성에 의해서도, 제 1 실시예에서 기술한 것과 거의 같은 효과를 얻을 수 있다. 또한, 본 예의 구성에 의하면, 플라즈마 CVD 장치를 불필요하게 하였기 때문에 수소화를 간단하게 행할 수 있다.
제 3 실시예
도 7은 본 발명의 제 3 실시예인 TFT의 제조 방법의 주요 단계를 도시한 공정도이다. 상기 제 3 실시예의 TFT의 제조 방법의 구성이 상술한 제 1 실시예와 다른 점은 층간 절연막(제 1의 절연막)의 형성 단계를 겸하여 수소화를 행하도록 한 점이다. 본 예의 TFT의 제조 방법은 제 1 실시예에서와 같이 도 4의 h의 공정에서 다결정 실리콘 박막(3)에 N형 소스 영역(4) 및 드레인 영역(5)을 형성한 후, 도 4의 i의 공정에서 열처리하여 수소화를 행하는 것이 아니라, 도 7에 도시한 바와 같이, 제 1 실시예의 도 4의 g의 층간 절연막(11)의 형성 단계와 겸하여, 절연 기판(1)을 약 400℃로 열처리하여 수소화를 행한다. 상기 열처리에 의해 층간 절연막(11)을 형성하는 동시에 수소 공급층(8)으로부터 수소를 이탈시켜서, 다결정 실리콘 박막(3)과 게이트 절연막(7)인 이산화실리콘막의 계면에 존재하고 있는 댕글링 본드로 확산시켜서, 다결정 실리콘의 미결합 상태의 궤도를 수소로 채워서 종단화시킨다.
수소의 확산 효율을 올리기 위해, 상술한 열처리는 400℃ 내지 300℃의 온도 범위에 행하는 것이 바람직하다. 또한 도 3의 d에서 수소 공급층(8)이 되는 마이크로 크리스탈 실리콘 박막(18)을 성막한 공정 이후의 각 공정은 수소의 불필요한 이탈을 방지하기 위해, 약 400℃ 이하에서 실시하는 것이 필요하다. 또한 제 1 실시예에서 나타낸 바와 같이, 층간 절연막(11)의 형성 단계와 동시에 행하는 수소화를 수소 플라즈마 분위기하에서 행하도록 하면, 수소화의 효율을 향상시킬 수 있다.
상술한 바와 같은 본 예의 TFT(7)제조 방법에 의하면, 수소화를 층간 절연막(11)의 형성 단계와 겸하여 행하도록 하였기 때문에, 독립된 수소화 단계를 생략할 수 있어서, 수소화를 간단하게 행할 수 있다. 또한 수소화 이후는 제 1 실시예에서 도 4의 h 이후의 단계를 반복하면 좋다.
이와 같이, 본 예의 구성에 의해서도, 제 1 실시예에 기술한 것과 거의 같은 효과를 얻을 수 있다. 또한, 본 예의 구성에 의하면, 독립된 수소화 단계를 생략하였기 때문에 수소화를 간단하게 행할 수 있다.
제 4 실시예
도 8은 본 발명의 제 4 실시예인 TFT의 제조 방법의 주요 단계를 도시한 공정도이다. 상기 제 4 실시예의 TFT의 제조 방법의 구성이 상술한 제 1 실시예의 그것과 크게 다른 점은 패시베이션막(제 2의 절연막)의 형성 단계를 겸하여 수소화를 행하도록 한 점이다. 본 예의 TFT의 제조 방법은 제 1 실시예에서와 같이 도 4의 h의 공정에서 다결정 실리콘 박막(3)에 N형 소스 영역(4) 및 드레인 영역(5)을 형성한 후, 도 4의 i의 공정에서 열처리하여 수소화를 행하는 것이 아니라, 도 8에 도시한 바와 같이, 제 1 실시예의 도 5(1)의 패시베이션막(15)의 형성 단계와 겸하여, 절연 기판(1)을 약 400℃로 열처리하여 수소화를 행한다. 상기 열처리에 의해 패시베이션막(15)을 형성하는 동시에 수소 공급층(8)으로부터 수소를 이탈시키고, 다결정 실리콘 박막(3)과 게이트 절연막(7)인 이산화실리콘막의 계면에 존재하고있는 댕글링 본드로 확산시켜서, 다결정 실리콘의 미결합 상태의 궤도를 수소로 채워서 종단화시킨다.
수소의 확산 효율을 올리기 위해, 상술한 열처리는 400℃ 내지 300℃의 온도 범위에서 행하는 것이 바람직하다. 또한 도 3의 d에서 수소 공급층(8)이 되는 마이크로 크리스탈 실리콘 박막(18)을 성막한 공정 이후의 각 공정은 수소의 불필요한 이탈을 방지하기 위해, 약 400℃ 이하에서 실시하는 것이 필요하다. 또한 제 1 실시예에서 나타낸 바와 같이, 패시베이션막(15)의 형성 단계와 동시에 행하는 수소화를 수소 플라즈마 분위기하에서 행하도록 하면, 수소화의 효율을 향상시킬 수 있다.
상술한 바와 같은 본 예의 TFT의 제조 방법에 의하면, 수소화를 패시베이션막(15)의 형성 단계와 겸하여 행하도록 하였기 때문에, 독립된 수소화 단계를 생략할 수 있어서, 수소화를 간단하게 행할 수 있다.
이와 같이, 본 예의 구성에 의해서도, 제 1 실시예에서 기술한 것과 거의 같은 효과를 얻을 수 있다. 또한, 더하여, 본 예의 구성에 의하면, 독립된 수소화 단계를 생략하였기 때문에 수소화를 간단하게 행할 수 있다.
이상, 본 발명의 실시예를 도면에 의해 상술하여 왔지만, 구체적인 구성은 본 실시예에 한정되는 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위의 설계의 변경 등이 있어도 본 발명에 포함된다. 예를 들면 실시예에서는 하지 절연막, 다결정 실리콘 박막, 게이트 절연막, 수소 공급층, 게이트 전극, 층간 절연막, 소스 전극, 드레인 전극, 패시베이션막 등의 각종 절연막, 도전막의 막두께, 성막 방법 등의 조건은 한 예를 나타낸 것이고, 목적, 용도 등에 응하여 임의로 변경할 수 있다. 또한 층간 절연막 또는 패시베이션막으로서는 질화실리콘막을 이용한 예로 설명하였지만, 이에 한하지 않고 이산화실리콘막을 이용하도록 할 수도 있고, 또한 질화실리콘막과 이산화실리콘막의 적층막 등의 다른 종류의 절연막을 이용할 수 있다. 또한 소스 전극 및 드레인 전극으로서는 알루미늄을 이용한 예로 설명하였지만, 알루미늄을 주성분으로 하는 알루미늄 합금, 또는 구리 또는 구리를 주성분으로 하는 구리 합금 등의 다른 도전 재료를 이용할 수 있다. 또한 다결정 실리콘 박막에 형성하는 소스 영역 및 드레인 영역의 도전형은 N형에 한하지 않고 P형으로 선택할 수 있다.
이상 설명한 바와 같이, 본 발명의 박막 트랜지스터의 구성에 의하면, 게이트 절연막과 게이트 전극과의 사이의 위치에, 다결정 실리콘 박막과 게이트 절연막의 계면으로 수소를 확산하기 위한 수소 공급층이 형성되어 있기 때문에, 수소화시의 수소의 확산 거리가 단축된다.
또한 본 발명의 박막 트랜지스터 제조 방법의 구성에 의하면, 활성층으로서의 다결정 실리콘 박막상에 게이트 절연막을 형성한 후, 상기 게이트 절연막상에 마이크로 크리스탈 실리콘 박막 및 금속 박막을 순차로 성막하고, 상기 텅스텐 실리사이드 박막상에 형성한 레지스트 마스크층을 공통으로 이용하여, 텅스텐 실리사이드 박막 및 금속 박막을 순차로 선택적으로 에칭하여 게이트 전극 및 수소 공급층을 형성하기 때문에, 수소 공급층을 형성하기 위한 포토리소그래피 공정은 불필요해진다.
따라서 포토리소그래피 단계를 증가시키는 일 없이, 수소의 확산 거리를 단축할 수 있는 위치에 수소 공급층을 형성할 수 있다.
Claims (16)
- 소스 영역 및 드레인 영역이 형성된 다결정 실리콘 박막과,상기 다결정 실리콘 박막상에 게이트 절연막을 사이에 두고 형성된 게이트 전극을 구비하고,상기 게이트 절연막과 상기 게이트 전극의 사이에 상기 다결정 실리콘 박막과 상기 게이트 절연막의 계면으로 수소를 공급하기 위한 수소 공급층이 형성되는 것을 특징으로 하는 박막 트랜지스터.
- 제 1항에 있어서,상기 수소 공급층의 형상이 상기 게이트 전극의 형상과 개략 동일한 것을 특징으로 하는 박막 트랜지스터.
- 제 1항에 있어서,상기 게이트 절연막이 이산화실리콘막으로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
- 소스 영역 및 드레인 영역이 형성된 다결정 실리콘 박막과, 상기 다결정 실리콘 박막상에 게이트 절연막을 사이에 두고 형성된 게이트 전극을 구비하는박막 트랜지스터 제조 방법에 있어서,절연 기판상에 소망하는 형상으로 아일런드화된 다결정 실리콘 박막을 형성하는 단계와,상기 다결정 실리콘 박막상에 게이트 절연막을 형성한 후, 상기 게이트 절연막상에 마이크로 크리스탈 실리콘 박막 및 금속 박막을 순차적으로 형성하는 단계와,상기 금속 박막상에 소망하는 형상의 내식성 마스크층을 형성한 후, 상기 내식성 마스크층을 이용하여 상기 금속 박막을 에칭하여 소망하는 형상의 상기 게이트 전극을 형성하는 단계와,상기 내식성 마스크층을 이용하여 상기 마이크로 크리스탈 실리콘 박막을 에칭하여 상기 게이트 전극과 개략 동일 형상의 수소 공급층을 형성하는 단계와,상기 게이트 전극의 표면을 포함하는 전체 표면상에 제 1의 절연막을 형성하는 단계와,상기 다결정 실리콘 박막에 소망하는 도전형의 불순물을 선택적으로 도입하여 상기 소스 영역 및 드레인 영역을 형성하는 단계와,300 내지 400℃로 열처리하여 상기 수소 공급층으로부터 상기 다결정 실리콘 박막과 상기 게이트 절연막의 계면으로 수소를 공급하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 4항에 있어서,상기 수소를 공급하는 단계를 수소 플라즈마를 포함하는 분위기에서 행하는것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 4항에 있어서,상기 수소를 공급하는 공정의 후에, 상기 제 1의 절연막 및 상기 게이트 절연막에 상기 소스 영역 및 상기 드레인 영역을 노출시키는 컨택트 홀을 개구하고, 상기 컨택트 홀 중의 하나의 컨택트 홀을 통하여 상기 소스 영역에 접속하는 소스 전극, 및 상기 컨택트 홀 중의 다른 컨택트 홀을 통하여 상기 드레인 영역에 접속하는 드레인 전극을 형성하고, 상기 소스 전극 및 상기 드레인 전극의 표면을 포함하는 노출된 전체 표면상에 제 2의 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 4항에 있어서,상기 마이크로 크리스탈 실리콘 박막을 형성하는 공정 이후의 단계가 약 400℃ 이하에서 행하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 4항에 있어서,상기 게이트 절연막이 이산화실리콘막으로 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 소스 영역 및 드레인 영역이 형성된 다결정 실리콘 박막과, 상기 다결정 실리콘 박막상에 게이트 절연막을 사이에 두고 형성된 게이트 전극을 구비하는 박막 트랜지스터 제조 방법에 있어서,절연 기판상에 소망하는 형상으로 아일런드화된 다결정 실리콘 박막을 형성하는 단계와,상기 다결정 실리콘 박막상에 게이트 절연막을 형성한 후, 상기 게이트 절연막상에 마이크로 크리스탈 실리콘 박막 및 금속 박막을 순차적으로 형성하는 단계와,상기 금속 박막상에 소망하는 형상의 내식성 마스크층을 형성한 후, 상기 내식성 마스크층을 이용하여 상기 금속 박막을 에칭하여 소망하는 형상의 상기 게이트 전극을 형성하는 단계와,상기 내식성 마스크층을 이용하여 상기 마이크로 크리스탈 실리콘 박막을 에칭하여 상기 게이트 전극과 개략 동일 형상의 수소 공급층을 형성하는 단계와,상기 게이트 전극을 포함하는 노출된 전체 표면상에 제 1의 절연막을 형성하는 단계와,상기 다결정 실리콘 박막에 소망하는 도전형의 불순물을 선택적으로 도입하여 소스 영역 및 드레인 영역을 형성하는 단계를 포함하며,상기 제 1의 절연막을 형성하는 단계가 300 내지 400℃에서 행해져서 상기 수소 공급층으로부터 상기 다결정 실리콘 박막과 상기 게이트 절연막의 계면으로 수소를 공급하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 9항에 있어서,수소를 공급하기 위한 상기 제 1의 절연막을 형성하는 상기 단계에는 수소 플라즈마를 포함하는 분위기에서의 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 9항에 있어서,상기 게이트 절연막이 이산화실리콘막으로 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 소스 영역 및 드레인 영역이 형성된 다결정 실리콘 박막과, 상기 다결정 실리콘 박막상에 게이트 절연막을 사이에 두고 형성된 게이트 전극을 구비하는 박막 트랜지스터 제조 방법에 있어서,절연 기판상에 소망하는 형상으로 아일런드화된 다결정 실리콘 박막을 형성하는 단계와,상기 다결정 실리콘 박막상에 게이트 절연막을 형성한 후, 상기 게이트 절연막상에 마이크로 크리스탈 실리콘 박막 및 금속 박막을 순차적으로 형성하는 단계와,상기 금속 박막상에 소망하는 형상의 내식성 마스크층을 형성한 후, 상기 내식성 마스크층을 이용하여 상기 금속 박막을 에칭하여 소망하는 형상의 상기 게이트 전극을 형성하는 단계와,상기 내식성 마스크층을 이용하여 상기 마이크로 크리스탈 실리콘 박막을 에칭하여 상기 게이트 전극과 개략 동일 형상의 수소 공급층을 형성하는 단계와,상기 게이트 전극의 표면을 포함하는 노출된 전체 표면상에 제 1의 절연막을 형성하는 단계와,상기 다결정 실리콘 박막에 소망하는 도전형의 불순물을 선택적으로 도입하여 소스 영역 및 드레인 영역을 형성하는 단계와,상기 제 1의 절연막 및 상기 게이트 절연막에 상기 소스 영역 및 상기 드레인 영역을 노출시키는 컨택트 홀을 개구하고, 상기 컨택트 홀 중의 하나의 컨택트 홀을 통하여 상기 소스 영역에 접속하는 소스 전극, 및 상기 컨택트 홀 중의 다른 컨택트 홀을 통하여 상기 드레인 영역에 접속하는 드레인 전극을 형성하고, 상기 소스 전극 및 상기 드레인 전극의 표면을 포함하는 노출된 전체 표면상에 제 2의 절연막을 형성하는 단계를 포함하며,상기 제 2의 절연막을 형성하는 단계는 300 내지 400℃에서 행해져서 상기 수소 공급층으로부터 상기 다결정 실리콘 박막과 상기 게이트 절연막의 계면으로 수소를 공급하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 12항에 있어서,상기 제2의 절연막을 형성하는 상기 단계 또는 상기 수소를 공급하기 위한 상기 제 1의 절연막을 형성하는 상기 단계에는 수소 플라즈마를 포함하는 분위기에서의 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 12항에 있어서,상기 게이트 절연막이 이산화실리콘막으로 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 소스 영역 및 드레인 영역이 형성된 다결정 실리콘 박막과, 상기 다결정 실리콘 박막상에 게이트 절연막을 사이에 두고 형성된 게이트 전극을 구비하는 박막 트랜지스터 제조 방법에 있어서,절연 기판상에 소망하는 형상으로 아일런드화된 다결정 실리콘 박막을 형성하는 단계와,상기 다결정 실리콘 박막상에 게이트 절연막을 형성한 후, 상기 게이트 절연막상에 마이크로 크리스탈 실리콘 박막 및 금속 박막을 순차적으로 형성하는 단계와,상기 금속 박막상에 소망하는 형상의 내식성 마스크층을 형성한 후, 상기 내식성 마스크층을 이용하여 상기 금속 박막을 에칭하여 소망하는 형상의 상기 게이트 전극을 형성하는 단계와,상기 내식성 마스크층을 이용하여 상기 마이크로 크리스탈 실리콘 박막을 에칭하여 상기 게이트 전극과 개략 동일 형상의 수소 공급층을 형성하는 단계와,상기 게이트 전극의 표면을 포함하는 노출된 전체 표면상에 제 1의 절연막을 형성하는 단계와,상기 다결정 실리콘 박막에 소망하는 도전형의 불순물을 선택적으로 도입하여 소스 영역 및 드레인 영역을 형성하는 단계를 포함하고,상기 마이크로 크리스탈 실리콘 박막을 형성하는 단계 이후의 어느 하나의 단계는 300 내지 400℃에서 행해져서, 상기 수소 공급층으로부터 상기 다결정 실리콘 박막과 상기 게이트 절연막의 계면으로 수소를 공급하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 15항에 있어서,상기 게이트 절연막이 이산화실리콘막으로 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003067858A JP4382375B2 (ja) | 2003-03-13 | 2003-03-13 | 薄膜トランジスタの製造方法 |
| JPJP-P-2003-00067858 | 2003-03-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040081344A true KR20040081344A (ko) | 2004-09-21 |
| KR100607768B1 KR100607768B1 (ko) | 2006-08-01 |
Family
ID=32959309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040016407A KR100607768B1 (ko) | 2003-03-13 | 2004-03-11 | 박막 트랜지스터 및 그 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US20040178429A1 (ko) |
| JP (1) | JP4382375B2 (ko) |
| KR (1) | KR100607768B1 (ko) |
| CN (1) | CN1310339C (ko) |
| SG (1) | SG138446A1 (ko) |
| TW (1) | TWI285763B (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072264A (ja) * | 2003-08-25 | 2005-03-17 | Seiko Epson Corp | トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器 |
| CN100350629C (zh) * | 2004-07-14 | 2007-11-21 | 友达光电股份有限公司 | 半导体元件与其中的多晶硅薄膜晶体管及其制造方法 |
| US7786552B2 (en) * | 2005-06-10 | 2010-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having hydrogen-containing layer |
| JP5243046B2 (ja) | 2006-01-25 | 2013-07-24 | シャープ株式会社 | 半導体装置の製造方法、及び、半導体装置 |
| JP5344205B2 (ja) | 2006-03-22 | 2013-11-20 | Ｎｌｔテクノロジー株式会社 | 積層配線、該積層配線を用いた半導体装置及びその製造方法 |
| JP4960330B2 (ja) * | 2008-10-21 | 2012-06-27 | 株式会社Ａｄｅｋａ | ポジ型感光性組成物及び永久レジスト |
| US8669644B2 (en) * | 2009-10-07 | 2014-03-11 | Texas Instruments Incorporated | Hydrogen passivation of integrated circuits |
| CN101958250B (zh) * | 2010-06-28 | 2013-07-17 | 四川虹视显示技术有限公司 | 低温多晶硅tft的制作工艺 |
| US8530273B2 (en) * | 2010-09-29 | 2013-09-10 | Guardian Industries Corp. | Method of making oxide thin film transistor array |
| JP6053490B2 (ja) | 2011-12-23 | 2016-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2013070100A (ja) * | 2013-01-09 | 2013-04-18 | Nlt Technologies Ltd | 積層配線、該積層配線を用いた半導体装置及びその製造方法 |
| CN104091783A (zh) * | 2014-06-26 | 2014-10-08 | 京东方科技集团股份有限公司 | Tft阵列基板的制作方法、tft阵列基板和显示面板 |
| KR20180072901A (ko) * | 2016-12-21 | 2018-07-02 | 에스케이하이닉스 주식회사 | 반도체장치 및 그 제조 방법 |
| US10340387B2 (en) | 2017-09-20 | 2019-07-02 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Low temperature poly-silicon thin film transistor, manufacturing method thereof, and array substrate |
| CN107507869A (zh) * | 2017-09-20 | 2017-12-22 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制备方法和阵列基板 |
| CN108987265A (zh) * | 2018-06-26 | 2018-12-11 | 武汉华星光电半导体显示技术有限公司 | 显示器件制造方法及装置 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3688758T2 (de) * | 1985-04-08 | 1994-02-10 | Hitachi Ltd | Dünnfilmtransistor auf isolierendem Substrat. |
| JPS62204575A (ja) | 1986-03-05 | 1987-09-09 | Matsushita Electric Ind Co Ltd | 薄膜半導体装置およびその製造方法 |
| JPS6354773A (ja) | 1986-08-25 | 1988-03-09 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
| JPH0458564A (ja) | 1990-06-28 | 1992-02-25 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| US5576222A (en) * | 1992-01-27 | 1996-11-19 | Tdk Corp. | Method of making a semiconductor image sensor device |
| JPH05235353A (ja) | 1992-02-21 | 1993-09-10 | Seiko Epson Corp | アクティブマトリックス基板とその製造方法 |
| JP3171673B2 (ja) | 1992-07-16 | 2001-05-28 | シャープ株式会社 | 薄膜トランジスタ及びその製造方法 |
| JPH0677484A (ja) | 1992-08-27 | 1994-03-18 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| JPH06209012A (ja) * | 1993-01-11 | 1994-07-26 | Sharp Corp | 半導体装置の製造方法 |
| JP2898167B2 (ja) * | 1993-04-28 | 1999-05-31 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
| US5663077A (en) * | 1993-07-27 | 1997-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films |
| JPH07106582A (ja) | 1993-09-29 | 1995-04-21 | Sanyo Electric Co Ltd | 薄膜トランジスタの製造方法 |
| JP3086579B2 (ja) | 1993-12-28 | 2000-09-11 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
| US5620906A (en) * | 1994-02-28 | 1997-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device by introducing hydrogen ions |
| JPH07249772A (ja) | 1994-03-14 | 1995-09-26 | Sanyo Electric Co Ltd | 多結晶シリコン薄膜トランジスタ及びその製造方法 |
| KR100327086B1 (ko) * | 1994-06-15 | 2002-03-06 | 구사마 사부로 | 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기 |
| JP3330255B2 (ja) | 1995-04-26 | 2002-09-30 | シャープ株式会社 | 半導体装置の製造方法 |
| JPH098313A (ja) * | 1995-06-23 | 1997-01-10 | Sharp Corp | 半導体装置の製造方法および液晶表示装置の製造方法 |
| US5771110A (en) * | 1995-07-03 | 1998-06-23 | Sanyo Electric Co., Ltd. | Thin film transistor device, display device and method of fabricating the same |
| JP3210568B2 (ja) * | 1996-03-15 | 2001-09-17 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 |
| JP3282582B2 (ja) * | 1998-04-21 | 2002-05-13 | 日本電気株式会社 | トップゲート型薄膜トランジスタ及びその製造方法 |
| JP4493778B2 (ja) * | 1999-01-26 | 2010-06-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6399988B1 (en) * | 1999-03-26 | 2002-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having lightly doped regions |
| US20020020840A1 (en) * | 2000-03-10 | 2002-02-21 | Setsuo Nakajima | Semiconductor device and manufacturing method thereof |
| JP2001326357A (ja) | 2000-05-16 | 2001-11-22 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| US7078321B2 (en) * | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP3357038B2 (ja) * | 2001-05-16 | 2002-12-16 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 |
-
2003
- 2003-03-13 JP JP2003067858A patent/JP4382375B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-01 TW TW093105265A patent/TWI285763B/zh not_active IP Right Cessation
- 2004-03-04 SG SG200401067-4A patent/SG138446A1/en unknown
- 2004-03-08 US US10/793,845 patent/US20040178429A1/en not_active Abandoned
- 2004-03-11 KR KR1020040016407A patent/KR100607768B1/ko active IP Right Grant
- 2004-03-15 CN CNB2004100287474A patent/CN1310339C/zh not_active Expired - Lifetime
-
2009
- 2009-03-05 US US12/379,991 patent/US8183135B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP4382375B2 (ja) | 2009-12-09 |
| TWI285763B (en) | 2007-08-21 |
| CN1310339C (zh) | 2007-04-11 |
| CN1531112A (zh) | 2004-09-22 |
| SG138446A1 (en) | 2008-01-28 |
| US20090209070A1 (en) | 2009-08-20 |
| KR100607768B1 (ko) | 2006-08-01 |
| JP2004281506A (ja) | 2004-10-07 |
| TW200424650A (en) | 2004-11-16 |
| US8183135B2 (en) | 2012-05-22 |
| US20040178429A1 (en) | 2004-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183135B2 (en) | Method for manufacturing thin film transistor having hydrogen feeding layer formed between a metal gate and a gate insulating film | |
| JP3939399B2 (ja) | 半導体装置の作製方法 | |
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| US6465284B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100372841B1 (ko) | 고품질 결정성 규소막을 갖는 반도체 장치의 제조방법 | |
| US6365444B2 (en) | Process for forming polycrystalline thin film transistor liquid crystal display | |
| US7309625B2 (en) | Method for fabricating metal oxide semiconductor with lightly doped drain | |
| KR100776362B1 (ko) | 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| US20040023446A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| US6498059B2 (en) | Method for fabricating thin film transistor | |
| KR100965980B1 (ko) | 금속 유도 측면 결정화를 이용한 다결정 실리콘 박막트랜지스터 및 그의 제조방법 | |
| KR100525436B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR100504538B1 (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 | |
| KR100489167B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100989200B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100525434B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| KR100434314B1 (ko) | 다결정화 방법 및 이를 이용한 액정표시장치 제조방법 | |
| KR100421906B1 (ko) | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 | |
| JPH11354448A (ja) | 半導体装置の作製方法 | |
| KR100452446B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100861796B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| JP3310567B2 (ja) | 半導体装置の製造方法 | |
| KR101306137B1 (ko) | 유기 전계발광 표시장치 및 액정표시장치 | |
| KR20030057654A (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| JPH08148688A (ja) | 薄膜半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130705 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140716 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150626 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160704 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170628 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 13 |