TW502442B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW502442B
TW502442B TW090105090A TW90105090A TW502442B TW 502442 B TW502442 B TW 502442B TW 090105090 A TW090105090 A TW 090105090A TW 90105090 A TW90105090 A TW 90105090A TW 502442 B TW502442 B TW 502442B
Authority
TW
Taiwan
Prior art keywords
layer
gate
shaped
diode
gate electrode
Prior art date
Application number
TW090105090A
Other languages
English (en)
Inventor
Higashida Syouji
Takaishi Masaru
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Application granted granted Critical
Publication of TW502442B publication Critical patent/TW502442B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

502442 A7 五、發明說明（1 ) ’ [發明所屬技術領域] 本發明係有關一種半導體裝置，該裝置係將保護二極 體連接於MOSFET或絕緣閘極型：雙極性晶體管（IGBT)的閘 極·源極等之間。更詳細地說，係有關一種不需擴大晶片 面積、減少保護二極體的插入電阻、以及增加靜電破壞g 量之半導體裝置。 [習知之技術] 以往，例如縱型M〇SFET的開關速度很快，常當作輸 出大的開關裝置來使用，但透過將閘極絕緣膜薄膜化，而 有降低閘極閥值之電塵傾向。當此絕緣膜變繆時，即使是 靜電等小能量也很容易絕緣損壞。因此，採用一種在閘極· 源極之間插入保護二極體，利用該保護二極體讓靜電放電 之構造α此保護二極體在例如由多晶矽膜所構成的閘極電 極墊片的外厨部分形成ρη接合，作為雙方向之穩壓二極 體，連接於閘極與淼極之間，如上所述設置保護二極髏構 造之縱型MOSFET —例係在第9圖（a)以剖視圖示之。 亦即，在例如n+型半導體基板21a上，讓作為汲極領 域之η形半導體層（外延成長層）21外延成長，藉由在其表 面側擴散ρ形不純物形成ρ形本體領域22,而在該本體領 域22的外周部形成η +型源極領域23。位於本體領域22 的端部及其外侧之半導體層2 1的表面側隔著閘極氧化膜 24設置閘極電極25。接著，為了與源極領域23相連接， 隔著在層間絶緣膜26所設置的接觸孔經由Ai等形成源極 電極（源極配線）27，藉由在半導體基板21a裏面形成未囷 ^紙張尺度適用节國爵家標準（CNS)a4規格（210 X 297公釐〉 Α 3miy
-----I------- if (請先閱讀背面之沒意事項再填寫本頁) .線 502442
經 濟 部 智 % 財 產 局 員 消 合 i钍 'V A7 五、發明說明（2 ) 示之汲極電極，而形成FET部20。 如第9圖（b)之平面圖所示，本體領域22呈矩陣狀， 藉由形成複數個電晶體元件，使對應於大電流之功率 MOSFET 形成。 此夕f，保護二極體部30與本體領域22相同，在η形 半導體層21透過擴散所形成之ρ形領域31表面隔著絕緣 膜32形成由多晶矽膜所構成的閘極電極墊片33，係如第 10圖（a)中閘極電極墊片33的平面說明圖所示，藉由在該 閘極電極塾片33的外周部交叉形成η形層33a與ρ形層 33b，使最外周的n形層33a與前述源極電極27相連接， 以作為npnpn連接構造。其結果，係如第1 〇圖（b) _等效 電路圖所示，在FET之閘極G與源極S之間形成由雙向穩 壓二極體ZD構成的保護二極體30。另外，在第9圖中， 3 5係接合用閘極電極塾片以及閘極雖線，其中，接合用閉 極電極墊片係由與多晶矽膜構成的閘極電極墊片33相連 接所形成的A1等金屬所構成。 如前所述，以往之保護二極體部係設置在由多晶石夕膜 構成的閘極電極墊片的外周部之構造。在閘極電極墊片外 周部所設置之構造中，不需完全擴大保護二極體部之接合 面積（pn接合方向之直角方向的長度、閘極電極墊片的外 周長度）。如此一來，會使保護二極體部的串聯電阻增大而 不會充分提昇耐壓，當閘極電極墊片變大，會使部分電晶 體元件變窄並降低特性，而產生必須擴大晶片面積之問 題。 本紙張尺度適用中麵家標準（CNS)A4規格（21〇 χ 297公f 312413 — · I i I ! i ! f * i ! tft— I Γ I ! I (請先閱讀背面之注意事項再填寫本頁) 502442
五、發明說明（3 經 濟 部 智 慧 貝ί 產 局 消 費 合 作 社 印 製 因此本發明係為了解決如上所述之問題而創設者，其 目的在於提供一種具有保護二極體之半導體裝置，不需擴 大晶片面積，利用晶片多餘的外周部分，減少串聯電阻， 並且能充分發揮保護功能。 本發明之其他目的在於提供一種半導體裝置，利用在 前述晶片外周部設置保護二極體，即使不在電晶體元件群 中設置閘極選擇指等，在全部的電晶體元件中透過低電阻 配線也可傳遞信號。 再者，本發明之其他目的在於提供一種具有保護二極 體之半導體裝置，藉由防止因保護二極體的部分破壞所造 成的破損，或是藉由材料的選擇或擴大接合面積使串聯電 阻變小，來提昇破壞耐量。 再者’本發明之其他目的在於提供一種能使電晶體元 件群最外周的耐壓提昇之構造的半導艟裝置。 [解決問題之方案] 本發明者等為了針對縱型MOSFET等突波（surge)提昇 破壞耐量，經熱心研究的結果發現：即使在閘極源極之 間即使插入穩壓二極體等保護二極體，當此閘極·源極間 的串聯電阻變大時，透過保護二極體放電之前會破壞閘極 絕緣膜，而無法充分發揮其功能。而且，盡可能擴大寬度（相 對於pn接合方向之直角方向長度）的同時，該連接構造不 需透過半導體層等，而直接透過金屬配線來連接，且藉由 無電阻成分之構造，開始提昇破壞耐量。 本發明之半導體裝置係具備有：由在半導體層所並聯 if — — !ili ———i^ii----線 (請先閱請背面之注意事項再填寫本頁) 本紙張尺度適用中國爵家標準（CNS)A4規格（210x 297公釐） 3 312413 經濟部智慧財產局員工消費合作社印製 502442 A7 -----~-_— B7 _— 五、發明綱（4 ) ''' f接複數個電晶體元件排賴形成之絕緣閘極電場效果電 '明體，連接於該電晶體的閘極以及源極之間，將施加於該 間極以及源極之m壓以上的輸人降低之保護二極 刖述保護一極體藉由在前述所排列之電晶體元件之外 周側的絕緣臈上水平交互地設置環狀p形層與n形層，而 形成雙向二極體，並且，在前述口形層或是。形層的最内 周乂及最外周層分別設置環狀接觸金屬膜分別將該環狀 接觸金屬膜與由金屬膜構成的源極配線或閘極電極墊片相 f接。在此所謂的環狀接觸係沿著環狀所設置的？形層或 疋π形層的全周連績地或間接地接觸。 透過該構造，被排列的電晶體元件的外周侧為半導體 晶片的外周部’在半導體晶片上通常元件活性領域的周圍 或是晶片的外周部為了確保耗盡層（depletion)的終端部而 留有空間(場部）’在其部分空間的絕緣膜上形成保護二極 體如此一來’不需擴大晶片面積，利用以往多餘之空間 即可形成保護二極體。 而且，藉由在晶片的外周部形成環狀保護二極體，其 周長（pn接合方向之直角方向的長度，亦即？11接合面積） 針對晶片尺寸形成最大長度，故可使{)11接合方向的串聯電 阻變得極小。再者，在保護二極體最内周以及最外周的半 導體層上接觸環狀金屬膜的同時，藉由將閘極電極墊片及 源極配線的任一側一體連接在最内厨以及最外周的環狀金 屬膜，由於在保護二極體兩端的連接部不使甩半導體的擴 散領域或多晶矽膜等，故產生極低的電阻。其結果，不需 裝· -----ί‘訂— -----* I .線Φ (請先間讀背面之注意事項再填寫本頁) 本紙張尺度適用中國家標準（CNS)A4規格（21〇 χ 297公釐） 4 312413 502442
五、發明說明（5 ) 經濟部智慧·財產局員工消費合作社印一农 擴大晶片面積，可内藏高破壞耐量之保護二極體，針對靜 電等可充分地保護。 與前述最外周層相接觸所設置的環狀金屬膜係與前述 閘極電極墊片相連接所形成的閘極配線，由於與前述最内 周層相接觸所設置的金屬膜係源極配線，4使環狀金屬 膜、閘極電極墊片、以及源極配線同時形成於1層，且簡 單地形成。 在與前述最外周層相接觸所設置的閘極配線形成閘極 連接部，其部分橫跨前述保護二極體而與電晶體元件的閘 極電極相連接，藉由該間極連接部與接觸於前述源择配線 的前述最内周層的源極連接部水平交互地形成，由於從晶 片的外周部藉由金屬配線與各元件的閘極電極相連接，即 使從閘極電極墊片到遠處之元件，也不需要經由多晶梦膜 的電阻層，即使不設置閘極選擇指等，也不會衰退或延遲 時間且可將信號傳遞至晶片内全部的元件。 前述p形層以及η形層可由多晶矽、非晶質矽、絕緣 膜上的單結晶矽、SiC、以及SiGe等任一種來形成。尤其， 由SiC所構成時，電阻值最好比矽小1/1〇左右。 前述p形層以及η形層之形成最妤在分別相同導電形 層使寬度以及不純物濃度大略一致，藉此，在ρ形層或η 形層形成複數層時，即使施加突波等大電力，也會均等分 散在各層而不會讓電力集中在特定層上，使整體的破壞耐 量提昇。 在離前述所排列的電晶體元件的前述保護二極體的最 — — — · I I t ί I 1 i ^ i J i ti I ί I (請先閱讀背面之注意事項再填窵本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） 5 312413 ^‘442 ^‘442 經濟部智慧財產局員工消費合作社印製 A7 ^_ 五、發明說明(6 ) 一 ~ 近側形成與半導體基板不同之導電形擴散領域，藉由將接 觸於前埠保護二極體最内周層的前述源極配線接觸至該擴 散領域’而構成場板（field pl〇te)，使電晶體的耐壓更加提 昇。 根據本發明之半導體裝置的其他實施型態，在申請專 利範圍第1項的構造中，由於構成前述雙方向之二極體的 ?开>層以及n形層並非平行排列，而是高度方向交互形成， 故透過如上所述之構造，可將肿接合的接合面積極端擴 大’使串聯電阻減少，使作為突波等吸收用二極體確實發 揮功效的同時，由於可構成大電流，而使破壞耐量更加提 昇。 [發明之實施型態] 其次，參照圖示來說明本發明之半導體裝置^本發明 之半導體裝置係如第Ϊ圖其中一實施型態之縱型MOSFET 的晶片外周部的剖視說明圖（第1圖（b)A-A剖視）與晶片整 體的平面說明圖所示，在半導體層4上排列形成複數個電 晶體元件T。接著，在其所排列的複數個電晶體元件τ之 外周側（晶片端部侧）的絕緣膜6上設置多晶矽膜，藉由在 多晶矽膜水平交互形成環狀p形層lb與η形層la，形成 保護二極體1。此保護二極體1係在其最外側層，由A1 等金屬膜所橼成，其特徵為將與閘極電極墊片連接所形成 的閘極配線2環狀設置並接觸，藉由以金屬膜構成的源極 配線3接觸於最内侧層來連接閘極與源極間。 如前所述，本發明者等，在縱型MOSFET等的閘極· -----------φ^ί —------ ! -----線·· {請先閱讀背面之注*事項再填寫本頁) 本紙張尺度適用中國圖家標準（CNS)A4規格（210 X 297公爱） 6 312413 502442 經濟部智¾財產局ir工消費合作钍印製 A7 B7 五、發明說明（7 ) 源極間，即使針對sauge等只插入保護二極體，也無法得 到所希望之破壞耐量，為了更提昇耐量而熱心研究的結果 發現在閘極·源極之間插入穩壓二極體等保護二極體時， 當此閘極·源極之間的串聯電阻變大時，透過保護二極體 放電前會破壞閘極絕緣膜，而無法完全發揮其功效。亦即， 保護二極體本身也具有串聯電阻，此外在連接方面，透過 半導體層的擴散領域等來連接時，會影響其電祖量，由於 該電阻量使保護二極體在完全發捧功能前，造成縱型 MOSFET之損壞。 例如，作為保護二在體的電阻量，從對構成保護二極 體1之多晶砍膜的不純物濃度或長度（pn接合方向的長 度；pn接合面與直角方向的長度）、宽度（與pil接合方向相 對之直角方向長度；pn接合的面積）得知受到很大的影響@ 多晶矽膜的不純物濃度或長度（pn接合方向的長度）由於會 影響使保護二極體降低之電壓’不能只朝降低電阻量之方 >向來設定，其宽度（與pn接合方向相對之直角方向的長度） 與降低電壓無關連，只會影響電阻，藉由將此寬度擴大到 極限’亦即形成於使pn接合的環狀變大之晶片的外周部， 可使此串聯電阻降低。 此外，如第8圖（a)所示，即使在相同晶片的外周部形 成保護二極體30，在晶片端部側形成源極配線27a時，隔 著在半導體層表面所形成的ρ牌（well)3 1而未連接源極配 線27a，雖然不會同時形成由金屬膜構成的閘極配線35或 閘極電極墊片，但將該P晶圓31的擴散領域作為路徑時， ί ! 1 ί 1 I I -----I J I n ^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國毆家標準（CNS)A4規格（210 X 297公釐） 7 312413 502442
五、發明說明（8 ) 經濟部智慧財產局員工消費合作社印製 擴散領域的薄層（sheet)電阻係大約2〇〇Ω/[](1〇(^ 1〇〇〇Ω/[]) 左右，閘極·源極間的配線電阻R在擴散領域3 1的連接 方向長度（參照第8圖（a))係100μιη、而晶片周圍長度係 lmmx 4=4mm 時，則會形成 R=100|jm/4mmx2〇〇Q/[>5n (2.5 至 25Ω)。 · * 亦即，係如第8圖（b)之等效電路圖所示，電阻 左右會形成串聯連接之構造。在此狀態下為了提昇靜電破 壞耐量，必須使保護二極體降低後的電阻值下降至，1()〇左 右’使與降低電壓所必要之不純物濃度的關係不能相近。 因此’無法將該擴散領域使用於部分保護二極體的連接構 造，而必須使用電阻小的配線。 如第1圖（b)之形成閘極配線2與源極配線3的Α1圖 案之平面說明圖所示，本發明之保護二極體i環狀形成於 半導體晶片的外周部。在第1圖所示之縱型MOSFET中， 在此保護二極體1的内周侧如第1圖（a)之一部份所示，形 成有由例如p型本體領域5所示之呈矩陣狀之電晶體元 件。因此，雖然在其元件活性領域上並無設置，在元件活 性領域（形成源極配線3之領域）的外周侧使在各元件部的 耗盡層盡可能以從元件分離部分終端，以在半導體晶片的 外周部確保某種程度的空間（場部）。在場部由Si02構成的 絕緣膜（場氧化膜）6上，形成例如由多晶矽膜構成的閘極電 極墊片或元件部的閘極電極8的同時，多晶矽膜成膜且圖 案化，同時導入不純物，然後交互排列η形層1 a與p形層 lb，使pn接合部朝橫方向複數組串聯形成。 I I I i I ---i ί I 1 I ' ί ! i I i — It IA_WJ ! (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用_國·家標準（CNS)A4規格（210 X 297公釐） 8 312413 502442 經濟部智«•財產局1工消費合作社印製
AT 五、發明說明（9 ) 前述多晶梦膜形成例如〇 5jjm左右的厚度，以例如4叫 左右的寬度使η形層1&與{)形層lb交叉成環狀。此11形 層la與p形層lb的不純物濃度係分別形成5χ i〇2〇cm_3、 7 x; 10 cm左右’藉由不純物濃度與pn接合數來設定所 希望的降低電壓。透過n形層1&與卩形層lb形成保護二 極體1的方法係··例如在多晶矽膜上全面摻雜p形摻劑後， 透過摻雜’讓由圖案化構成之環狀η形摻劑形成前述不純 物濃度，使η形層la與ρ形層11)在平面反覆交互摻雜， 而形成雙向之穩壓二極體。 如前所述，保護二極體1的降低電壓透過其不純物濃 度之調整，可調整某種程度，通常以1個二極體5至10V 左右來設定不純物濃度。接著，形成例如3至4個左右的 ρη接合部’以20至30 V左右形成降低之保護二極體1。 在此保護二極體1最外周的η形層la上，接觸有閘極 配線2。亦即’係如第1圖（a)所示，形成例如由多晶石夕膜 >構成之保護二極體1以及晶體管元件的閘極電極8後，設 置層間絕緣膜9，在保護二極體1的最外周以及最内周開 設接觸孔，讓全面成膜之A1膜藉由圖案化，如第1圖（b) 所示，透過金屬膜來形成與閘極電極墊片〇相連接所設置 的閘極配線2與源極配線3。其結果，保護二極體1皆係 由金屬膜配線連接閘極與源極間之構造。 如部分第1圖（a)所示，晶體管元件部在300μιη左右的 厚度的η+型半導體基板4a上，以比電阻O.lQ.cm至數+Ω · Cm左右，厚度數0111至數+ JLtm左右在讓外延（epitaxiai)成長 私紙張尺度適用中國家標準（CNS)A4規格（21〇 x 297公釐） 312413 I Γ » ----I I---- (請先閱讀背面之注意事項再填寫本頁) A7 - ~~ -— B7 _ 五、發明說明（10 ) ^--- 之η·形外延成長層4的表面㈣人p轉劑綠置矩陣 狀本體領域5,在該本體領域5的外周部導人0不純物 而形成源極領域7,在源極領域7#n形半導體層4所夾 之本體領域5的周邊通道領域上隔著閘極氧化膜6a設置閘 極電極8。本體領域5係如前述設置成矩陣狀使晶-體管 元件多數個並聯連接，以構成可獲得大電流之縱型 MOSFET 〇 另外’閘極電極8係藉由摻雜一種摻劑，與前述保護 二極體1同時將多昴矽膜成膜且圖案化而形成。在此閘極 電極8上設置層間絕緣膜9 ,且開設接觸孔，係如前述， 源極配線3係透過真空蒸著等設置A1等，與各晶體管元 件的源極領域7相連接而开>成。此外，在半導體基板4a(在 圖中與其他部分相比寫的較薄）的裏面，同樣藉由電極金屬 的蒸著等來形成汲極電極1〇〇 本發明之半導體裝置由於係如上所述之構造，保護二 極艘1以半導體晶片外周的長度，將相當於該面積之pn 接合方向與直角方向的長度（pn接合面積）形成最大，而且 其兩端部透過A1等金屬膜直接與閘極和源極相連接。如 此一來’可將閘極·源極間的串聯電阻變小。亦即，因金 屬臈所產生之配線的電阻可趨近於〇。其結果，即使是獲 得降低電壓之所希望的不純物濃度（藉由降低不純物濃度 使耗盡層擴大並提高降低電壓），亦可充分抑制插入電阻， 完全提昇靜電破壞耐量，並使以往之120V左右的破壞耐 量提昇至1000 V左右。 (請先閱讀背面之注S事項再填窵本頁) 訂·！ ------- !線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國函家標準（CNS)A4規格（210 X 297公釐） 10 312413 502442 經 濟 部 智 4 財 產 局 消 費 合 社 印 製 A7 B7 玉、發明說明（η ) 再者，根據本發明，為了擴大耗盡層，由於利用不能 形成元件之半導體晶片周圍的場部來形成保護二極體，故 不需擴大半導體晶片的面積。再者，由於閘極配線與保護 二極體最外周層相接觸，故可同時形成閘極配線與源極配 * ·* * 線，不需增加製造工序即可形成有效的保護二極體。其結 果，按使用目的設定降低電壓，相對於以上的靜電或突波 等的施加，可確實保護閘極絕緣膜等容易損壞的部分。 1 前述之實施例，雖然將晶體管元件形成於半導體晶片 的端部侧，但如與第1圖相同之第2圖的剖視說明圖所示， 在最端部側未形成晶體管元件，而只形成與本體領域相同 之ρ形領域11 ’藉由在擴散領域11上接觸源極配線3， 能夠得到耗盡層的曲率，避免電場集中，所以更加提昇耐 壓。另外，第2圖中，與第1圖相同之部分會標上相同符 號並省略說明^ 其次’說明第2圖所示構造的半導體裝置的製法。首 >先，係如第3圖（a)所示，在構成汲極之以型矽基板4&上， 比電阻成長O.lQ.cm至數+n.Cm、厚度成長數㈣至數 + μιη的η形外延成長層4。接著，形成數百nm左右的氧化 膜6,為了使形成本體領域5以及〆形擴散領域〗1之部分 開口而蝕刻，來形成貫穿氧化膜16。然後，離子注入p形 摻質之硼（Β)離子，藉由進行熱處理來擴散，形成ρ形本體 領域5以及ρ +形擴散領域丨！。 然後，係如第3圖（b)所示，將構成活性領域之元件領 域的氧化膜除去，形成閘極氧化膜6a並將構成閘極電極之 ^張尺度適财_祕準（CNS)A4規格⑵Qx297公髮） π 312413 I I « I ---In ' n I----線-- (請先閱讀背面之注音？事項再填寫本頁) 502442 A7 —__B7______ 五、發明說明（12 ) 多晶矽膜8a成膜。接著，在可獲得所希望耐壓之保護二極 體的濃度下，注入例如硼（B)離子的P形離子β (請先閱讀背面之注意事項再填寫本頁) 其次，如第3圖（c)所示，為了形成元件部，將形成閘 極電極8之多晶矽膜8a圖案化，然後以遮罩覆蓋此閘極電 極8，離子注入例如硼離子的p形摻質，透過熱擴散形成 通道領域5a。另外，進行離子注入時，也要對保護二極體 部的多晶矽膜8a離子注入。雖然離子注入的濃度在極低的 情沉下沒有問題，但若是例如此離子注入的劑量約為1〇13 cnT2左右時，在合計最初的p形離子注入與此通道形成的 p形離子植入的濃度下，控制保護二極體1的耐壓。 之後，透過光阻劑形成第3圖（d)所示之遮罩17，注入 磷（P)等η形離子，藉由退火（anneai)處理形成源極領域7。 此時，在擴散領域11部上為了不使n形離子注入而以遮罩 17覆蓋，並且在保護二極體部同時形成第3圖（d)所示之遮 罩17,注入相同之η形離子並藉由退火處理形成由η形層 la與ρ形層lb構成之ρη接合的保護二極體1。 經濟部智慧財產局員工消費合作社印製 之後，如第3圖（e)所示，透過常壓cVD法沈積由PSG 構成的層間絕緣膜9。然後，將其圓案化來形成接觸孔， 藉由將A1等蒸著並經由圖案化，形成由金屬膜構成的閘 極配線2、閘極電極墊片〇以及源極配線3，以形成第1 圖所示構造的縱型MOSFET 〇此時，如第i圖（b)所示，閘 極配線2係與閘極電極墊片g相連接的同時，覆蓋至離保 護二極體1的最外層更靠近外側處，並將其圖案化所形成 者0 本紙張尺度顧 12 312413 .經濟部智慧財產局員工消費合作社印製 A7 --------J7 —_— 五、發明綱（13 ) ~ —- 在前述之實施例中，將保護二極體的最内周層與源極 電極相連接，將最外周層與閘極電極墊片相連接，以構成 與在外周侧所設置之金屬膜相連接之構造。另一方面，由 於從閘極電極墊片至偏遠處之某一元件透過多晶矽臈連接 至各兀件的閘極電極，會*加電阻成分而延遲信號傳遞。 為了解決該問題，雖然在部分元件列之間可採用設有由金 丨屬膜構成之閘極選擇指之構造，但設置閘極選擇指會產生 元件數減少之問題。然而，藉由在本發明晶片外周形成與 間極電極墊片相連接之金屬膜的構造，從金屬膜可連接至 元件群外周侧之元件，即使從閘極電極墊片到遠處元件的 閑極電極亦可透過晶片外周的金屬膜連接，並加速對元件 群全體的信號傳遞。 亦即，如第4圖中最外周的閘極配線2與部分源極配 線3部的平面說明圖所示，源極配線3和保護二極體1的 最内周層的速接部3a與閘極配線2的各元件閘極電極的連 I接部2a交互形成，係如第4圖所示，透過鋸齒形钓咬合， 可從閘極電極墊片透過金屬膜來連接至元件群外周侧之元 件。 在前述之各實施例中，即使用A1等金屬電極膜使保 護一極體1的最内周與最外周相接觸’將最内周的η形層 或ρ形層與源極配線、最外周的η形層或ρ形層與閘極配 線直接連接來接觸，但如此一來，最妤一次將所有的金屬 電極膜成膜然後只透過圖案化來形成。但是，係如第5圖 所示，亦可將保護二極體1最内周的η形層或ρ形層與閘 -ί I . I I--- 1 ---III! — (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國®家標準（CNS)A4規格（210 X 297公釐） 13 312413 502442 Λ7 —---------- —_J7____ 五、發明說明（14 ) 極電極墊片2、最外周的η形層或P形層與源極配線直接 連接來接觸。如此一來，源極配線3與接觸最外周的η形 層或Ρ形層之金屬配線13透過絕緣膜15必須與再度設置 之金屬配線14連接，增加製造工序。但是，可以只用金屬 配線將保護二極體1的兩端部與源極配線3以·及閘極電極 墊片2直接相連接，並可插入串聯電阻小之保護二極體1。 再者’在前述之實施例中，雖然以多晶矽膜形成保護 二極體1 ’但即使不用多晶矽膜亦可形成η形層以及ρ形 層’可由在非晶（非晶質）梦、絕緣膜上所形成的單結晶碎、 單結晶、多結晶或是非晶形的SiC、SiGe等來形成。尤其， 因SiC比矽的電阻值小1/10左右，故對降低串聯電阻有很 大的效果。 再者’在前述之實施例中，雖然構成保護二極體1之 η形層la與p形層ib的寬度相同，但如第6圖所示，n 形層la的寬度&與{)形層ib的寬度b也可不同。但是， 最好分別將η形層la、p形層lb以相同的寬度形成相同不 純物濃度。因為當n形層la或p形層形成複數層，在施加 突波等情況時，會在較弱的一層上集中突波而容易產生破 壞。最好使各層均等形成，由於所施加的突波分散於各層， 使破壞耐量變大。 在前述之實施例中，雖然將保護二極體1之n形層與 P形層水平排列來形成pn接合，但在上述構造中，一層半 導體層的成膜，可只藉由圖案化和捧雜來形成。但是，如 第7圖所示，也可縱方向沈積形成η形層la與ρ形層ib。 .— (請先閱讀背面之注*事項再填寫本頁) 訂丨 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） 14 312413 502442 經 濟 部 智 慧 財 產 局· 消 費 合 作 社 印 製 A7 五、發明說明（15 此時，各層的厚度係例如〇5μιη至2μιη左右，η形層與p 形層的不純物濃度與前述實施例相同，可邊成膜邊摻雜。 此時’最下層與最上層最好增加不純物濃度。如此一來， 可極端擴大ρη接合面積，減少串聯電阻，構成大電流，並 可内藏極大破壞耐量的保護二極體另外，在此保護二 極體一端侧之最下層與另一端侧之最上層的連接，分別由 源極配線3以及閘極電極墊片2連接所形成的金屬臈來接 觸。任一侧與源極配線或是閘極電極墊片相連接均可。 雖然前述之實施例係以縱型MOSFET為例，但在縱型 MOSFET中裝入雙極性晶體管之絕緣閘極型雙極性晶體管 (IGBT)亦，此外，即使是雙極性晶體管也可防止基極發 射極間_破壞，所以在電極間連接保護二極體時，同樣地 在晶片外周侧有半導體層的空間，可在其上方的絕緣膜上 設置保護二極體。 根據本發明，不需擴大由多晶矽膜構成的閘極電極墊 •片’利用半導體晶片多餘的空間形成保蹲二極體的同時， 破保所希望之降低電壓和減少串聯電阻，故可獲得極大靜 電破壞耐量。其結果，可以獲致一種具有多元件之高特性 的小半導體晶片，且靜電破壞耐量強，信賴度高之半導體 裝置。 [發明之效果] 根據本發明，由於靜電破壞耐量強，可獲得大電流之 開關元件’故可有效應用於DVD、手提音響、開關電源等 電源1C、電動螺絲起子、以及電磁驅動等^ 本紙‘度適用中國爵家標準（CNS)A4規格⑵“ 297公爱) (請先閱讀背面之注意事項再填寫本頁) 502442 A7 B7 五、發明說明（16) [圖面之簡單說明] 第1圖（a)至第1圖（b)為本發明之丰導體裝置一實施型 態的縱型MOSFET剖視以及平面說明圖。 第2圖為第1圖之縱型MOSFET變形例的剖視說明 圖。 * 第3圖（a)至第3圖（e)為第2圖之製造工序的說明圖。 第4圖在第1圖所示之例中為說明圖，其顯示最外周 的閘極配線與元件的閘極電極相連接之例的閘極配線以及 源極配線的圖案。 第5圖為剖視說明圖，其與第1圖（a)相同顯示第1圖 (a)至第1圖（b)之變形例。 第6圖為部分剖視說明圖，其與第1圖相同顯示第1 圖（a)之其他變形例。 第7圖為剖視說明圖，其與第1圖（a)相同顯示本發明 其他實施型態。 第8圖（a)至第8圖（b)為說明保護二極體之連接透過半 導體的擴散領域進行時的問題之說明圖。 第9圖（a)至第9圖（b)為設置有以往之保護二極體的縱 型MOSFET剖視以及平面說明圖。 第10圖（a)至第10圖（b)為第9圖之設置有保護二極體 的電極墊片說明圖。 [元件符號說明] G 閘極電極墊片 1 保護二極體 la、33 an 形層 lb、33bp 形層 * ! II* · I I (請先閱讀背面之注意事項再填寫本頁) 訂" 線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 16 312413 502442 A7 B7 五、發明說明（Η 2 閘極配線 3 源極配線 3a 連接部 4 外延成長層（半導* 4a 半導體基板 5 本體領域 6a 氧化膜 7 源極領域 8 閘極電;i 8a 多晶矽膜 9、15 絕緣膜 10 汲極電極 11 P+形領域 13、14 金屬配線 16 貫穿氧化膜 20 FET部 21 η形半導盤層 21a n+形半導體基板 22 Ρ型本體領域 23 n+形本體領域 24 閘極氧化膜 25 閘極電極 26 層間絕緣膜 27 源極電極 30 保護二極體部 31 P形領域 32 絕緣膜 33 閘極電極墊片 ί I I *--I I ---ί» ^ · } ! I lilt* (請先閱讀背面之注意事項再填寫本頁) 經 濟 部 智 •t 財 產 局 消 費 合 社 印 製 本紙張尺度適用中國®家標準（CNS)A4規格（210 X 297公釐） 17 312413

Claims (1)

  1. 六、申請專利範圍 種半導體裝置，係具有：在半導體層所並聯連接複數 個電晶體元件排列所形成之絕緣閘極電場效果電晶 體連接於該電晶體的閘極以及源極之間，將施加於該 閘極以及源極之間一定電壓以上的輸入降低之保護二 體，刖述保遵一極體藉由在前述所排列之電晶體元件 之外周側的絕緣膜上水平交互地設置環狀p形層與η形 層，而形成雙向二極體，並且，在前述ρ形層或是η形 層的最内周以及最外周層分別設置環狀接觸金屬膜，分 別將該環狀接觸金屬冑與由金屬膜構成的源極配線或 閘極電極墊片相連接。 2‘如申請專利範圍第丨項之半導體裝置，其中，與前述最 周a接觸所^又置的環狀金屬膜係與前述閘極電極墊 片連接所形成的閘極配線，而與前述最内周層接觸所設 置的金屬膜係前述源極配線。 3.:申請專利範圍第2項之半導體裝置，其中，在與前述 取外周層相接觸所設置的閘極配線形成閘極連接部，其 部分橫跨前述保護二極體而與電晶體元件的閉極電極 相連接，該閘極連接部與接觸於前述源極配線的前述最 内周層的源極連接部水平交互地形成。 4·如申請專利範圍第1項、第2項或第3項之半導體裝置， 其中，前述P形層以及η形層可由多晶石夕、非晶質石夕、 絕緣膜上的單結晶矽、SiC、以及SiGe等任一種來形 成。 5·如申請專利範圍第1項、第2項或第3項之半導體裝置， ΐ 紙張尺細 (iiT^7_il> 312413 ϊ ! 線 502442 A8 B8 C8 D8 六、申請專利範圍 其中，前述p形層以及η形層之形成最好分別以相同導 電形層使寬度以及不純物濃度大略一致。 6·如申請專利範圍第丨項、第2項或第3項之半導體裝置， 其中’在前述所排列的電晶體元件的前述保護二極體的 最近側形成與半導體基板不同之導電形擴散領域，將接 觸於前述保護二極體最内周層的前述源極配線接觸至 該擴散領域。 7·如申請專利範圍第1項之半導體裝置，其中，構成前述 雙傾向二極體的Ρ形層以及η形層並非呈平行，而是高 度方向交互形成。 . ^--------^---------線 (請先閱讀背面之注意事項再填寫本頁) 經 濟 部 智 慧 ，財 產 局 項 工 消 費 合 作 社 印 製 本紙張尺度適用中_家標準（cns)a4規格⑵q χ 297公愛） 19 312413
TW090105090A 2000-03-06 2001-03-06 Semiconductor device TW502442B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000059710 2000-03-06
JP2001005627A JP4917709B2 (ja) 2000-03-06 2001-01-12 半導体装置

Publications (1)

Publication Number Publication Date
TW502442B true TW502442B (en) 2002-09-11

Family

ID=26586796

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090105090A TW502442B (en) 2000-03-06 2001-03-06 Semiconductor device

Country Status (5)

Country Link
US (1) US6965150B2 (zh)
EP (2) EP1189286A4 (zh)
JP (1) JP4917709B2 (zh)
TW (1) TW502442B (zh)
WO (1) WO2001067520A1 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4917709B2 (ja) 2000-03-06 2012-04-18 ローム株式会社 半導体装置
DE60325458D1 (de) 2003-04-18 2009-02-05 St Microelectronics Srl Elektronisches Bauteil mit Übergang und mit dem Bauteil integriertes Leistungs-Bauelement
TW584953B (en) * 2003-04-25 2004-04-21 Toppoly Optoelectronics Corp ESD protection device with thick poly film, electronic device and method for forming the same
US7141470B2 (en) * 2004-01-06 2006-11-28 Macronix International Co., Ltd. Low voltage CMOS structure with dynamic threshold voltage
JP2006059841A (ja) * 2004-08-17 2006-03-02 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
ITMI20042243A1 (it) * 2004-11-19 2005-02-19 St Microelectronics Srl Processo per la realizzazione di un dispositivo mos di potenza ad alta densita' di integrazione
US7875936B2 (en) * 2004-11-19 2011-01-25 Stmicroelectronics, S.R.L. Power MOS electronic device and corresponding realizing method
US20060223261A1 (en) * 2005-03-31 2006-10-05 California Micro Devices Corporation CMOS-based low ESR capacitor and ESD-protection device and method
JP4955222B2 (ja) * 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4790340B2 (ja) * 2005-07-25 2011-10-12 パナソニック株式会社 半導体装置
JP2007142087A (ja) * 2005-11-17 2007-06-07 Nec Electronics Corp 半導体装置
US8476709B2 (en) * 2006-08-24 2013-07-02 Infineon Technologies Ag ESD protection device and method
JP5511124B2 (ja) * 2006-09-28 2014-06-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
JP2008085188A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP2008177328A (ja) * 2007-01-18 2008-07-31 Denso Corp 半導体装置およびその製造方法
US7511357B2 (en) * 2007-04-20 2009-03-31 Force-Mos Technology Corporation Trenched MOSFETs with improved gate-drain (GD) clamp diodes
JP5309497B2 (ja) * 2007-08-09 2013-10-09 富士電機株式会社 半導体装置
KR101374337B1 (ko) 2007-10-18 2014-03-17 삼성전자주식회사 능동소자를 갖는 반도체소자 및 그 제조방법
JP5358926B2 (ja) * 2007-11-01 2013-12-04 富士電機株式会社 炭化珪素トレンチｍｏｓ型半導体装置
JP5337470B2 (ja) * 2008-04-21 2013-11-06 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
JP2010034188A (ja) * 2008-07-28 2010-02-12 Nec Electronics Corp 半導体装置
US8445917B2 (en) * 2009-03-20 2013-05-21 Cree, Inc. Bidirectional silicon carbide transient voltage suppression devices
WO2010125661A1 (ja) 2009-04-30 2010-11-04 三菱電機株式会社 半導体装置及びその製造方法
US8164162B2 (en) * 2009-06-11 2012-04-24 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes sharing same gate metal pad
EP2315255A1 (en) * 2009-10-22 2011-04-27 Nxp B.V. Surge protection device
JP2012054378A (ja) * 2010-09-01 2012-03-15 Renesas Electronics Corp 半導体装置
JP5961865B2 (ja) * 2010-09-15 2016-08-02 ローム株式会社 半導体素子
JP5728258B2 (ja) 2011-03-10 2015-06-03 株式会社東芝 半導体装置
JP6176817B2 (ja) 2011-10-17 2017-08-09 ローム株式会社 チップダイオードおよびダイオードパッケージ
US9276097B2 (en) * 2012-03-30 2016-03-01 Infineon Technologies Austria Ag Gate overvoltage protection for compound semiconductor transistors
DE102012102788A1 (de) * 2012-03-30 2013-10-02 Zf Lenksysteme Gmbh SPERRSCHICHTTEMPERATURMESSUNG EINES LEISTUNGS-MOSFETs
JP5924313B2 (ja) * 2012-08-06 2016-05-25 株式会社デンソー ダイオード
EP2975641B1 (en) * 2013-03-14 2021-05-12 Fuji Electric Co., Ltd. Semiconductor device
US20140264434A1 (en) * 2013-03-15 2014-09-18 Fairchild Semiconductor Corporation Monolithic ignition insulated-gate bipolar transistor
JP2015018950A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
US9236449B2 (en) * 2013-07-11 2016-01-12 Globalfoundries Inc. High voltage laterally diffused metal oxide semiconductor
JP6539035B2 (ja) 2014-01-08 2019-07-03 ローム株式会社 チップ部品
JP6393587B2 (ja) 2014-03-05 2018-09-19 ローム株式会社 双方向ツェナーダイオード
JP2015035616A (ja) * 2014-10-10 2015-02-19 ローム株式会社 半導体素子
WO2017086069A1 (ja) * 2015-11-19 2017-05-26 富士電機株式会社 半導体装置
KR102369553B1 (ko) * 2015-12-31 2022-03-02 매그나칩 반도체 유한회사 저전압 트렌치 반도체 소자
JP6430424B2 (ja) 2016-03-08 2018-11-28 株式会社東芝 半導体装置
DE102016104796B4 (de) * 2016-03-15 2023-01-19 Infineon Technologies Dresden Gmbh Halbleitervorrichtung
JP6730078B2 (ja) 2016-04-27 2020-07-29 ローム株式会社 半導体装置
JP6942511B2 (ja) * 2016-05-18 2021-09-29 ローム株式会社 半導体装置
US10522674B2 (en) 2016-05-18 2019-12-31 Rohm Co., Ltd. Semiconductor with unified transistor structure and voltage regulator diode
JP6643268B2 (ja) 2017-03-24 2020-02-12 株式会社東芝 半導体装置
JP6964461B2 (ja) 2017-08-04 2021-11-10 エイブリック株式会社 半導体装置
JP6998788B2 (ja) * 2018-02-09 2022-01-18 エイブリック株式会社 半導体装置
CN110993600B (zh) * 2019-12-16 2024-03-15 广东聚华印刷显示技术有限公司 Esd防护结构、esd防护结构制作方法及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5884461A (ja) * 1981-11-13 1983-05-20 Hitachi Ltd 絶縁ゲ−ト型半導体装置
JPH01114077A (ja) * 1987-10-27 1989-05-02 Nec Corp 半導体装置
JPH081956B2 (ja) * 1987-11-06 1996-01-10 日産自動車株式会社 保護機能を備えた縦型ｍｏｓｆｅｔ
DE3855533T2 (de) * 1987-12-28 1997-01-23 Fuji Electric Co Ltd Halbleiteranordnung mit isoliertem Gate
JPH07105495B2 (ja) * 1988-05-06 1995-11-13 富士電機株式会社 絶縁ゲート型半導体装置
JP2906749B2 (ja) * 1991-07-11 1999-06-21 日産自動車株式会社 半導体装置のゲート保護装置
JP2956434B2 (ja) * 1992-10-30 1999-10-04 株式会社デンソー 絶縁分離形半導体装置
US5798554A (en) * 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
EP0729186B1 (en) * 1995-02-24 1999-05-06 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
DE69527146T2 (de) * 1995-11-10 2002-12-12 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Integriertes MOS-Bauelement mit einer Gateschutzdiode
JPH10144938A (ja) * 1996-11-11 1998-05-29 Nec Corp 半導体装置
JP3191747B2 (ja) * 1997-11-13 2001-07-23 富士電機株式会社 Ｍｏｓ型半導体素子
US6268242B1 (en) * 1997-12-31 2001-07-31 Richard K. Williams Method of forming vertical mosfet device having voltage clamped gate and self-aligned contact
JP4917709B2 (ja) 2000-03-06 2012-04-18 ローム株式会社 半導体装置
WO2007014378A2 (en) 2005-07-28 2007-02-01 Thomson Licensing Motion estimation and compensation using a hierarchical cache

Also Published As

Publication number Publication date
WO2001067520A1 (en) 2001-09-13
US6965150B2 (en) 2005-11-15
EP1189286A4 (en) 2008-02-27
US20030057497A1 (en) 2003-03-27
EP2337079A1 (en) 2011-06-22
JP4917709B2 (ja) 2012-04-18
EP1189286A1 (en) 2002-03-20
JP2001326354A (ja) 2001-11-22

Similar Documents

Publication Publication Date Title
TW502442B (en) Semiconductor device
TW306056B (zh)
US7282386B2 (en) Schottky device and method of forming
TWI283067B (en) Semiconductor device having insulated gate bipolar transistor with dielectric isolation structure and method of manufacturing the same
US6864536B2 (en) Electrostatic discharge protection circuit
JP4145364B2 (ja) Ｄｍｏｓ構造及びその製造方法
CN101019236A (zh) 金属源极功率晶体管及其制造方法
TW201010054A (en) Electrostatic discharge protection circuit
JP2004047959A (ja) 静電気放電保護素子
US11309416B2 (en) Semiconductor device
TW379452B (en) SOI MOS field effect transistor
US10438947B2 (en) Semiconductor device, manufacturing method therefor and semiconductor module
CN110034189A (zh) 集成电路器件
TW457585B (en) Silicon on insulator thick oxide structure and process of manufacture
JP3869580B2 (ja) 半導体装置
JP5391261B2 (ja) 半導体装置
EP2076926B1 (en) Method of forming a high breakdown voltage diode
CN111403379B (zh) 一种基于soi工艺的静电放电保护结构
CN217641331U (zh) 一种具有ESD结构的SiC MOSFET器件
JP3869581B2 (ja) 半導体装置およびその製法
JP2988047B2 (ja) 半導体装置
TW312823B (en) Manufacturing method of emitter of insulated-gate bipolar transistor
CN105702672B (zh) 半导体装置
TWI238529B (en) Structure of silicon control rectifier and method thereof
JP4731706B2 (ja) 半導体素子

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees