JP2010034188A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010034188A JP2010034188A JP2008193242A JP2008193242A JP2010034188A JP 2010034188 A JP2010034188 A JP 2010034188A JP 2008193242 A JP2008193242 A JP 2008193242A JP 2008193242 A JP2008193242 A JP 2008193242A JP 2010034188 A JP2010034188 A JP 2010034188A
- Authority
- JP
- Japan
- Prior art keywords
- zener diode
- aluminum
- gate
- gate electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 44
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 87
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 87
- 238000005259 measurement Methods 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 4
- 150000001768 cations Chemical class 0.000 description 4
- 239000013039 cover film Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】静電破壊耐量が大きくすることができ、且つ、高温逆バイアステスト後のゲート／ソース間のリーク測定におけるリーク電流を低減できる半導体装置を提供する。
【解決手段】半導体基板上に形成された酸化膜３と、酸化膜３の上層に形成されたツェナーダイオード１０と、ツェナーダイオード１０の上層に形成された層間膜５と、層間膜５の上層に形成されたゲートアルミ７及びソースアルミ６と、を有し、ツェナーダイオード１０は、ゲートアルミ７とソースアルミ６との間に接続され、同心状に形成されたＮ型領域１０ＢとＰ型領域１０Ａとが交互に接合されてなり、ツェナーダイオード１０の平面形状は、ゲートアルミ７の平面形状と略相似であり、ゲートアルミ７は、ツェナーダイオード１０のＰ型領域１０Ａの最外周の縁部より外側に所定距離延出するように構成した。
【選択図】図１
【解決手段】半導体基板上に形成された酸化膜３と、酸化膜３の上層に形成されたツェナーダイオード１０と、ツェナーダイオード１０の上層に形成された層間膜５と、層間膜５の上層に形成されたゲートアルミ７及びソースアルミ６と、を有し、ツェナーダイオード１０は、ゲートアルミ７とソースアルミ６との間に接続され、同心状に形成されたＮ型領域１０ＢとＰ型領域１０Ａとが交互に接合されてなり、ツェナーダイオード１０の平面形状は、ゲートアルミ７の平面形状と略相似であり、ゲートアルミ７は、ツェナーダイオード１０のＰ型領域１０Ａの最外周の縁部より外側に所定距離延出するように構成した。
【選択図】図１
Description
本発明は、半導体装置に関し、特に、パワーＭＯＳＦＥＴなどの半導体装置に関する。
パワーＭＯＳＦＥＴ（Power metal oxide semiconductor field effect transistor）などの半導体装置では、薄いゲート酸化膜を保護するため、ゲート抵抗をゲート電極に接続する場合がある。また、ゲート酸化膜を保護するため、ゲート電極とソース電極との間にツェナーダイオードを接続する場合もある。
例えば、特許文献１には、いわゆるトレンチゲート型のＭＯＳＦＥＴが記載されている。特許文献１に記載のＭＯＳＦＥＴでは、Ｎ＋半導体基板上にＮ−型エピタキシャル層からなるドレイン領域を設け、ドレイン領域の上にＰ型チャネル層を設け、Ｐ型チャネル層にトレンチを設けている。また、Ｐ型チャネル層の上にゲート酸化膜を設け、ゲート酸化膜の上にツェナーダイオードを設けている。ツェナーダイオードは、ポリシリコン層にＮ型不純物、Ｐ型不純物を交互にイオン注入して形成されている。また、ツェナーダイオードの一端はゲート電極に接続され、他端はソース電極に接続されている。即ち、ゲート電極とソース電極の間にツェナーダイオードを接続している。また、ツェナーダイオードでは、Ｎ型不純物が導入されたＮ型半導体領域とＰ型不純物が導入されたＰ型半導体領域とが同心円状に交互に配置されている。これにより、ゲート電極とソース電極の間に印加された過電圧を逃がし、ゲート酸化膜の破壊を回避している。
ところで、ゲート電極とソース電極との間に接続されたツェナーダイオードは、レイアウト上の理由からゲート電極の下に構成されることが多い。また、ツェナーダイオードの構成は、ゲート電極とソース電極との間の電圧の保証値（ＶＧＳＳ保証値）、ゲートワイヤー径、ダイオードの特性（周囲長）に制約される。
一方、車載用半導体の分野では、電子制御の進展により搭載される電子回路が増大している。そのため、車室内では、電子回路を搭載するスペースが不足し、電子機器をエンジンルームに搭載する必要が出てきている。そして、車載用半導体に対し、より広い温度での信頼性が求められている。例えば、１７５℃の高温での信頼性が求められている。そのため、車載用パワーＭＯＳＦＥＴの分野では、例えば、１７５℃、１６８時間以上で高温逆バイアステストが行われる。
しかしながら、特許文献１に記載されているパワーＭＯＳＦＥＴなどで、当該高温逆バイアステストを行うと、ゲート／ソース間のリーク電流が増加するという問題があった。
そして、特許文献２には、ゲート電極とソース電極との間に２つのツェナーダイオードを直列に接続したトレンチゲート型のＭＯＳＦＥＴが記載されている。そして、２つのツェナーダイオードの間にＮ型半導体領域を設けることにより、リーク電流の低減を図っている。
特開２００２−１１８２５８号公報
特開２００２−０４３５７４号公報
しかしながら、特許文献１及び特許文献２に記載の技術では、ツェナーダイオードにおいて、Ｎ型半導体領域とＰ型半導体領域とが同心円状に形成されるため、Ｎ型半導体領域とＰ型半導体領域との接合部分（以下、ＰＮ接合部分と称する。）の長さが短くなっている。そのため、ツェナーダイオードの動作抵抗が大きくなる。動作抵抗が大きいと、ツェナーダイオードの電圧吸収能が低下する。したがって、ツェナーダイオードの静電破壊耐量が小さくなってしまう。
本発明の第１の態様にかかる半導体装置は、半導体基板上に形成された絶縁膜と、前記絶縁膜の上層に形成されたツェナーダイオードと、前記ツェナーダイオードの上層に形成された層間絶縁膜と、前記層間絶縁膜の上層に形成されたゲート電極及びソース電極と、を有している。そして、前記ツェナーダイオードは、前記ゲート電極と前記ソース電極との間に接続されている。また、前記ツェナーダイオードは、同心状に形成されたＮ型半導体領域とＰ型半導体領域とが交互に接合されてなる。また、前記ツェナーダイオードの平面形状は、前記ゲート電極の平面形状と略相似となっている。また、前記ゲート電極は、前記ツェナーダイオードの前記Ｐ型半導体領域の最外周の縁部より外側に所定距離延出している。
本発明の第１の態様においては、ツェナーダイオードの平面形状がゲート電極の平面形状と略相似となっているため、ツェナーダイオードのＰＮ接合部分の長さがより長くなっている。そのため、ツェナーダイオードの動作抵抗をより小さくすることができる。したがって、ツェナーダイオードの電圧吸収能を向上することができる。よって、ツェナーダイオードの静電破壊耐量を大きくすることができる。
また、本発明の第１の態様においては、ゲート電極は、ツェナーダイオードのＰ型半導体領域の最外周の縁部より外側に所定距離延出している。即ち、ツェナーダイオードの全てのＰ型半導体領域は、その上側がゲート電極により覆われている。そのため、高温逆バイアステストを行うために、ゲート電極及びソース電極を０Ｖとし、ドレイン電極に電圧を印加しても、ゲート電極とソース電極との間に入り込んだ陽イオンがＰ型半導体領域表面に反転層を形成することができない。そのため、高温逆バイアステスト後の測定におけるゲート／ソース間のリーク電流を低減することができる。
本発明により、静電破壊耐量が大きくすることができ、且つ、高温逆バイアステスト後のゲート／ソース間のリーク測定におけるリーク電流を低減できる。
以下に、本発明を適用可能な実施の形態を説明する。なお、以下の実施の形態では、半導体装置としてパワーＭＯＳＦＥＴを例に挙げて説明する。しかし、本発明は、以下の実施の形態に限定されるものではない。
実施の形態１．
図１に、本発明の実施の形態１にかかるパワーＭＯＳＦＥＴ１００の平面図を示す。また、図３に、図１におけるＩＩＩ−ＩＩＩ矢視断面図を示す。
パワーＭＯＳＦＥＴ１００は、図１に示すように、平面視略矩形状に形成されている。また、パワーＭＯＳＦＥＴ１００は、図３に示すように、エピタキシャル層１、ウェル２、酸化膜（絶縁膜）３、ポリシリコン層４、層間膜（層間絶縁膜）５、ソースアルミ（ソース電極）６、ゲートアルミ（ゲート電極）７、カバー膜８、ポリイミド９を有している。
実施の形態１．
図１に、本発明の実施の形態１にかかるパワーＭＯＳＦＥＴ１００の平面図を示す。また、図３に、図１におけるＩＩＩ−ＩＩＩ矢視断面図を示す。
パワーＭＯＳＦＥＴ１００は、図１に示すように、平面視略矩形状に形成されている。また、パワーＭＯＳＦＥＴ１００は、図３に示すように、エピタキシャル層１、ウェル２、酸化膜（絶縁膜）３、ポリシリコン層４、層間膜（層間絶縁膜）５、ソースアルミ（ソース電極）６、ゲートアルミ（ゲート電極）７、カバー膜８、ポリイミド９を有している。
図１に示すように、ゲートアルミ７は、平面視略矩形状に形成された部分を有している。また、ソースアルミ６は、ゲートアルミ７の平面視略矩形状の部分を取り囲むように、平面視略コ字状に形成されている。なお、図２に示すように、ソースアルミ６は、ゲートアルミ７の平面視略矩形状の部分を取り囲むように、平面視略Ｌ字状に形成されていてもよい。
また、ゲートアルミ７の平面視略矩形状の部分の下層側には、ツェナーダイオード１０が形成されている。
また、ゲートアルミ７の平面視略矩形状の部分の下層側には、ツェナーダイオード１０が形成されている。
ツェナーダイオード１０の平面形状は、ゲートアルミ７の平面形状と略相似となっている。具体的には、ツェナーダイオード１０は、ゲートアルミ７の平面視略矩形状の部分と略同一の平面視略矩形状に形成されている。
また、ツェナーダイオード１０は、ツェナーダイオード１０は、複数のＰ型領域（Ｐ型半導体領域）１０Ａと、複数のＮ型領域（Ｎ型半導体領域）１０Ｂと、を有している。Ｐ型領域１０ＡとＮ型領域１０Ｂとは、略矩形の環状に形成されている。そして、Ｐ型領域１０ＡとＮ型領域１０Ｂとは、ゲートアルミ７の平面視略矩形状の中心部分を同心として、ツェナーダイオード１０の外縁に向かって、交互に配置されている。即ち、ツェナーダイオード１０は、Ｐ型領域１０ＡとＮ型領域１０Ｂとが交互に接合されてなる。
また、ツェナーダイオード１０は、ツェナーダイオード１０は、複数のＰ型領域（Ｐ型半導体領域）１０Ａと、複数のＮ型領域（Ｎ型半導体領域）１０Ｂと、を有している。Ｐ型領域１０ＡとＮ型領域１０Ｂとは、略矩形の環状に形成されている。そして、Ｐ型領域１０ＡとＮ型領域１０Ｂとは、ゲートアルミ７の平面視略矩形状の中心部分を同心として、ツェナーダイオード１０の外縁に向かって、交互に配置されている。即ち、ツェナーダイオード１０は、Ｐ型領域１０ＡとＮ型領域１０Ｂとが交互に接合されてなる。
ソースアルミ６の下層側には、ソースアルミ６と最も外側のＮ型領域１０Ｂとを接続するためのコンタクト１１が形成されている。コンタクト１１は、ソースアルミ６の平面形状と略同一に形成されており、平面視略コ字状に形成されている。なお、ソースアルミ６が平面視略Ｌ字状に形成されている場合、コンタクト１１も平面視略Ｌ字状に形成される。また、コンタクト１１は、ソースアルミ６の下層の層間膜５が、ソースアルミ６がゲートアルミ７と対向する縁部に沿ってエッチングされることにより形成されている。
また、ゲートアルミ７の下層側であって、ツェナーダイオード１０の最も内側のＮ型領域１０Ｂに相当する部分には、コンタクト１２が形成されている。コンタクト１２は、平面視略矩形の環状に形成されている。また、コンタクト１２は、ゲートアルミ７の下層の層間膜５が最も内側のＮ型領域１０Ｂの縁部に沿ってエッチングされることにより形成されている。
また、ゲートアルミ７の下層側であって、ツェナーダイオード１０の最も内側のＮ型領域１０Ｂに相当する部分には、コンタクト１２が形成されている。コンタクト１２は、平面視略矩形の環状に形成されている。また、コンタクト１２は、ゲートアルミ７の下層の層間膜５が最も内側のＮ型領域１０Ｂの縁部に沿ってエッチングされることにより形成されている。
図３に示すように、エピタキシャル層１は、例えば、シリコンなどで形成されたＮ＋型半導体基板（図示省略）の上層に形成される。エピタキシャル層１は、例えば、Ｎ−型半導体である。そして、エピタキシャル層１は、Ｎ＋型半導体基板とともに、縦型パワーＭＯＳＦＥＴ１００のドレインとして動作する。
ウェル２は、エピタキシャル層１の上層に形成される。ウェル２は、例えば、ボロンを含むＰ型チャネル層である。
酸化膜３は、ウェル２の上層に形成される。酸化膜３の上層には、ポリシリコン層４が形成される。
ポリシリコン層４には、ツェナーダイオード１０が形成されている。ツェナーダイオード１０のＰ型領域１０Ａは、ポリシリコン層４にＰ型不純物をイオン注入することにより形成される。また、ツェナーダイオード１０のＮ型領域１０Ｂは、ポリシリコン層４にＮ型不純物をイオン注入することにより形成される。
層間膜５は、ポリシリコン層４の上層に形成される。層間膜５は、例えば、ＢＰＳＧ（Ｂｏｒｏｎ ｄｏｐｅｄ Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などで形成されている。層間膜５のツェナーダイオード１０の最外周のＮ型領域１０Ｂの上層となる部分には、コンタクト１１が形成されている。また、層間膜５のツェナーダイオード１０の最も内側のＮ型領域１０Ｂの上層となる部分には、コンタクト１２が形成されている。
ソースアルミ６及びゲートアルミ７は、層間膜５の上層に形成されている。具体的には、層間膜５の上層にソースアルミ６及びゲートアルミ７となる金属層が形成される。そして、当該金属層がエッチングされることにより、ソースアルミ６及びゲートアルミ７が形成される。
ソースアルミ６は、層間膜５のコンタクト１１の上層部分に形成される。そして、ソースアルミ６は、コンタクト１１を介して、ツェナーダイオード１０の最外周のＮ型領域１０Ｂと接続されている。
ゲートアルミ７は、層間膜５のコンタクト１２の上層部分に形成される。そして、ゲートアルミ７は、コンタクト１２を介して、ツェナーダイオード１０の最も内側のＮ型領域１０Ｂと接続されている。
また、ゲートアルミ７は、図１及び図３に示すように、ゲートアルミ７とソースアルミ６とが対向する部分において、ツェナーダイオード１０のＰ型領域１０Ａの最外周の縁部から外側に所定距離（図３に示す距離Ａ）延出している。
なお、ゲートアルミ７は、ツェナーダイオード１０の最も外周側のＰ型領域１０Ａの上層を覆うように形成されていればよい。また、ゲートアルミ７のパターン形成時の製造ばらつきや、ツェナーダイオード１０のＰ型領域１０ＡとＮ型領域１０Ｂとが接合する長さ（以下、ＰＮ接合長と称する。）と当該所定距離とのトレードオフ、チップサイズの拡大を抑制する観点から、当該所定距離は、１０μｍ以下であることが望ましい。従って、当該所定距離は０μｍ以上１０μｍ以下であることが好ましい。
ゲートアルミ７は、層間膜５のコンタクト１２の上層部分に形成される。そして、ゲートアルミ７は、コンタクト１２を介して、ツェナーダイオード１０の最も内側のＮ型領域１０Ｂと接続されている。
また、ゲートアルミ７は、図１及び図３に示すように、ゲートアルミ７とソースアルミ６とが対向する部分において、ツェナーダイオード１０のＰ型領域１０Ａの最外周の縁部から外側に所定距離（図３に示す距離Ａ）延出している。
なお、ゲートアルミ７は、ツェナーダイオード１０の最も外周側のＰ型領域１０Ａの上層を覆うように形成されていればよい。また、ゲートアルミ７のパターン形成時の製造ばらつきや、ツェナーダイオード１０のＰ型領域１０ＡとＮ型領域１０Ｂとが接合する長さ（以下、ＰＮ接合長と称する。）と当該所定距離とのトレードオフ、チップサイズの拡大を抑制する観点から、当該所定距離は、１０μｍ以下であることが望ましい。従って、当該所定距離は０μｍ以上１０μｍ以下であることが好ましい。
カバー膜８は、ソースアルミ６及びゲートアルミ７の上層に形成される。カバー層８は、例えば、ＰＳＧ膜（リンシリケートガラス膜）やＳｉＯＮ膜（シリコン酸窒化膜）などである。
ポリイミド９は、カバー膜８の上層に形成される。
ポリイミド９は、カバー膜８の上層に形成される。
図４に、図１における一点鎖線により囲まれた部分の拡大図を示す。図４に示すように、実施の形態１では、ソースアルミ６とゲートアルミ７との間隔は一定である。
また、ゲートアルミ７は、ゲートアルミ７とソースアルミ６とが対向する部分において、ツェナーダイオード１０のＰ型領域１０Ａの最外周の縁部から外側に所定距離延出している。
また、コンタクト１１は、ソースアルミ６の外周より内側の位置に形成されている。
また、ゲートアルミ７は、ゲートアルミ７とソースアルミ６とが対向する部分において、ツェナーダイオード１０のＰ型領域１０Ａの最外周の縁部から外側に所定距離延出している。
また、コンタクト１１は、ソースアルミ６の外周より内側の位置に形成されている。
以上、説明したように、実施の形態１にかかるパワーＭＯＳＦＥＴ１００においては、ツェナーダイオード１０の平面形状がゲートアルミ７の平面形状と略相似となっているため、ツェナーダイオード１０のＰＮ接合部分の長さがより長くなっている。そのため、ツェナーダイオード１０の動作抵抗をより小さくすることができる。したがって、ツェナーダイオード１０の電圧吸収能を向上することができる。よって、ツェナーダイオード１０の静電破壊耐量を大きくすることができる。
通常、高温逆バイアステストでは、半導体装置を高温炉の中に入れ、例えば、１７５℃の高温で１６８時間以上の長時間保持する。また、この時、ゲートアルミ７とソースアルミ６とが０Ｖ、ドレインをプラス電位にした状態が保たれる。次いで、半導体装置を高温炉から取り出し、ドレインとソースアルミ６とをショートし、０Ｖにした状態で、ゲートアルミ７に、例えば、＋２０Ｖ及び−２０Ｖの電圧を順に印加する。そして、ゲートアルミ７とソースアルミ６との間のリーク電流を測定する。
そして、従来のパワーＭＯＳＦＥＴの高温逆バイアステストでは、当該リーク電流が増加するという問題点があった。本願発明者は、鋭意検討の結果、当該リーク電流の増加のメカニズムを解明した。当該リーク電流の増加のメカニズムを図５に示す。
そして、従来のパワーＭＯＳＦＥＴの高温逆バイアステストでは、当該リーク電流が増加するという問題点があった。本願発明者は、鋭意検討の結果、当該リーク電流の増加のメカニズムを解明した。当該リーク電流の増加のメカニズムを図５に示す。
図５に示すように、ソースアルミ６０とゲートアルミ７０とが０電位、ドレインが＋電位の状態では、ポリイミド９０などのパッケージ樹脂やカバー膜８０に含まれる可動イオンは、ゲートアルミ７０及びソースアルミ６０の表面近傍に集まる。そして、可動イオンの多くは陽イオンである。このとき、図５に示すように、ゲートアルミ７０とソースアルミ６０の間にツェナーダイオード１１１のＰ型領域１１１Ａが露出していると、ゲートアルミ７０とソースアルミ６０との間に入り込んだ陽イオンが層間膜５０を介してＰ型領域１１１Ａの表面に反転層を形成する。そして、この反転層がリークパスとなってリーク電流が上昇してしまう。
しかし、実施の形態１にかかるパワーＭＯＳＦＥＴ１００では、ゲートアルミ７は、ツェナーダイオード１０のＰ型領域１０Ａの最外周の縁部より外側に所定距離延出している。即ち、ツェナーダイオード１０の全てのＰ型領域１０Ａは、その上側がゲートアルミ７により覆われている。そのため、高温逆バイアステストを行うために、ソースアルミ６とゲートアルミ７とを０Ｖとし、ドレインに電圧を印加しても、ゲートアルミ７とソースアルミ６との間に入り込んだ陽イオンがＰ型領域１０Ａ表面に反転層を形成することができない。そのため、高温逆バイアステストにおけるゲート／ソース間のリーク電流を低減することができる。
なお、ツェナーダイオード１０の最外周のＰ型領域１０Ａをソースアルミ６で覆う構造も考えられる。しかし、この場合、ゲートアルミ７からソースアルミ６に横断する部分において、ゲートアルミ７とソースアルミ６との間隔にＰ型領域１０Ａが露出してしまう。そのため、当該部分にリーク電流が発生する。従って、リーク電流を防止するためには、ツェナーダイオード１０の全てのＰ型領域１０Ａをゲートアルミ７で覆う必要がある。
実施の形態２．
図６に、本発明の実施の形態２にかかるパワーＭＯＳＦＥＴ２００の平面図を示す。また、図７に、図６におけるＶＩＩ−ＶＩＩ矢視断面図を示す。
図６に示すように、実施の形態２にかかるパワーＭＯＳＦＥＴ２００は、実施の形態１にかかるパワーＭＯＳＦＥＴ１００と同様に、平面視略矩形状に形成されている。また、パワーＭＯＳＦＥＴ２００のソースアルミ１０６、ゲートアルミ１０７、ツェナーダイオード１１０、コンタクト１１２以外の構成は、パワーＭＯＳＦＥＴ１００と同様であるため、同一の符号を付すとともにその説明を省略する。
図６に、本発明の実施の形態２にかかるパワーＭＯＳＦＥＴ２００の平面図を示す。また、図７に、図６におけるＶＩＩ−ＶＩＩ矢視断面図を示す。
図６に示すように、実施の形態２にかかるパワーＭＯＳＦＥＴ２００は、実施の形態１にかかるパワーＭＯＳＦＥＴ１００と同様に、平面視略矩形状に形成されている。また、パワーＭＯＳＦＥＴ２００のソースアルミ１０６、ゲートアルミ１０７、ツェナーダイオード１１０、コンタクト１１２以外の構成は、パワーＭＯＳＦＥＴ１００と同様であるため、同一の符号を付すとともにその説明を省略する。
図６に示すように、実施の形態２にかかるパワーＭＯＳＦＥＴ２００のコンタクト１１２の大きさは、実施の形態１にかかるパワーＭＯＳＦＥＴ１００のコンタクト１２に比べて、小さくなっている。それに伴い、実施の形態２にかかるツェナーダイオード１１０の大きさも、実施の形態１にかかるツェナーダイオード１０より小さくなっている。そのため、ゲートアルミ１０７及びソースアルミ１０６の範囲を従来のゲートアルミ及びソースアルミより大きく変えなくても、ゲートアルミ１０７はツェナーダイオード１１０の最外周のＰ型領域１１０Ａの上を十分に覆うことができる。
換言すれば、パワーＭＯＳＦＥＴ２００では、ツェナーダイオード１１０の全てのＰ型領域１１０Ａがゲートアルミ１０７に覆われるようにコンタクト１１２の大きさが決定されている。これにより高温逆バイアステスト後の測定におけるゲート／ソース間のリーク電流を低減することができる。
換言すれば、パワーＭＯＳＦＥＴ２００では、ツェナーダイオード１１０の全てのＰ型領域１１０Ａがゲートアルミ１０７に覆われるようにコンタクト１１２の大きさが決定されている。これにより高温逆バイアステスト後の測定におけるゲート／ソース間のリーク電流を低減することができる。
なお、アルミは、ゲート電極及びソース電極の材料の一例であって、ゲート電極及びソース電極は、アルミ合金、銅、及び銅合金などの金属材料によって形成されてもよい。
１ エピタキシャル層（半導体基板）
２ ウェル（半導体基板）
３ 酸化膜（絶縁膜）
５ 層間膜（層間絶縁膜）
６、１０６ ソースアルミ（ソース電極）
７、１０７ ゲートアルミ（ゲート電極）
１０、１１０ ツェナーダイオード
１０Ａ、１１０Ａ Ｐ型領域（Ｐ型半導体領域）
１０Ｂ、１１０Ｂ Ｎ型領域（Ｎ型半導体領域）
１１ コンタクト
１２、１１２ コンタクト
１００、２００ パワーＭＯＳＦＥＴ（半導体装置）
２ ウェル（半導体基板）
３ 酸化膜（絶縁膜）
５ 層間膜（層間絶縁膜）
６、１０６ ソースアルミ（ソース電極）
７、１０７ ゲートアルミ（ゲート電極）
１０、１１０ ツェナーダイオード
１０Ａ、１１０Ａ Ｐ型領域（Ｐ型半導体領域）
１０Ｂ、１１０Ｂ Ｎ型領域（Ｎ型半導体領域）
１１ コンタクト
１２、１１２ コンタクト
１００、２００ パワーＭＯＳＦＥＴ（半導体装置）
Claims (7)
- 半導体基板上に形成された絶縁膜と、
前記絶縁膜の上層に形成されたツェナーダイオードと、
前記ツェナーダイオードの上層に形成された層間絶縁膜と、
前記層間絶縁膜の上層に形成されたゲート電極及びソース電極と、を有し、
前記ツェナーダイオードは、前記ゲート電極と前記ソース電極との間に接続され、
同心状に形成されたＮ型半導体領域とＰ型半導体領域とが交互に接合されてなり、
前記ツェナーダイオードの平面形状は、前記ゲート電極の平面形状と略相似であり、
前記ゲート電極は、前記ツェナーダイオードの前記Ｐ型半導体領域の最外周の縁部より外側に所定距離延出している半導体装置。 - 前記ゲート電極は、平面視略矩形状に形成され、
前記ソース電極は、前記ゲート電極を取り囲むように平面視略コ字状又は平面視略Ｌ字状に形成され、
前記ゲート電極は、前記ゲート電極と前記ソース電極とが対向する部分において、前記ツェナーダイオードの前記Ｐ型半導体領域の最外周の縁部より外側に所定距離延出している請求項１に記載の半導体装置。 - 前記所定距離は、０μｍ以上１０μｍ以下である請求項１又は２に記載の半導体装置。
- 前記ゲート電極は、平面視略矩形状に形成され、
前記ツェナーダイオードにおいて、前記Ｎ型半導体領域及び前記Ｐ型半導体領域は、同心の平面視略矩形の環状に形成されている請求項１乃至３の何れか一項に記載の半導体装置。 - 前記ソース電極と、前記ツェナーダイオードの最外周のＮ型半導体領域とを接続する、前記層間絶縁膜に設けられたコンタクトは、前記ゲート電極と対向する前記ソース電極の縁部に沿って配置されている請求項１乃至４の何れか一項に記載の半導体装置。
- 前記ゲート電極と、前記ツェナーダイオードの最も内側のＮ型半導体領域とを接続する、前記層間絶縁膜に設けられたコンタクトは、前記最も内側のＮ型半導体領域の縁部に沿って配置されている請求項１乃至５の何れか一項に記載の半導体装置。
- 前記ゲート電極と前記ソース電極との間隔は一定である請求項１乃至６の何れか一項に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008193242A JP2010034188A (ja) | 2008-07-28 | 2008-07-28 | 半導体装置 |
| US12/458,852 US8115231B2 (en) | 2008-07-28 | 2009-07-24 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008193242A JP2010034188A (ja) | 2008-07-28 | 2008-07-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010034188A true JP2010034188A (ja) | 2010-02-12 |
Family
ID=41567844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008193242A Pending JP2010034188A (ja) | 2008-07-28 | 2008-07-28 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8115231B2 (ja) |
| JP (1) | JP2010034188A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101430674B1 (ko) | 2012-12-20 | 2014-08-18 | 주식회사 케이이씨 | 제너 다이오드를 갖는 반도체 디바이스 |
| KR101570483B1 (ko) | 2014-07-30 | 2015-11-20 | 파워큐브세미(주) | 과도전압 보호용 다이오드 소자를 내장하는 전력 반도체 장치 및 그 제조방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9069924B2 (en) * | 2011-12-29 | 2015-06-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuit cell |
| TWI618240B (zh) * | 2015-11-27 | 2018-03-11 | 世界先進積體電路股份有限公司 | 半導體裝置 |
| US9607944B1 (en) | 2016-01-26 | 2017-03-28 | Vanguard International Semiconductor Corporation | Efficient layout placement of a diode |
| CN110879343B (zh) * | 2019-10-28 | 2021-09-24 | 深圳市晶导电子有限公司 | 器件高温漏源漏电流特性的测试方法及测试系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0997901A (ja) * | 1995-10-02 | 1997-04-08 | Toshiba Corp | 半導体装置 |
| JP2002009285A (ja) * | 2000-06-26 | 2002-01-11 | Sanyo Electric Co Ltd | Ｍｏｓｆｅｔの保護装置 |
| JP2002043574A (ja) * | 2000-07-27 | 2002-02-08 | Sanyo Electric Co Ltd | Ｍｏｓｆｅｔの保護装置およびその製造方法 |
| JP2008071964A (ja) * | 2006-09-14 | 2008-03-27 | Nec Electronics Corp | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4917709B2 (ja) * | 2000-03-06 | 2012-04-18 | ローム株式会社 | 半導体装置 |
| JP2002118258A (ja) | 2000-10-10 | 2002-04-19 | Sanyo Electric Co Ltd | Ｍｏｓｆｅｔおよびそれを用いた保護回路装置 |
| JP2002141507A (ja) * | 2000-10-31 | 2002-05-17 | Mitsubishi Electric Corp | 半導体装置とその製造方法 |
-
2008
- 2008-07-28 JP JP2008193242A patent/JP2010034188A/ja active Pending
-
2009
- 2009-07-24 US US12/458,852 patent/US8115231B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0997901A (ja) * | 1995-10-02 | 1997-04-08 | Toshiba Corp | 半導体装置 |
| JP2002009285A (ja) * | 2000-06-26 | 2002-01-11 | Sanyo Electric Co Ltd | Ｍｏｓｆｅｔの保護装置 |
| JP2002043574A (ja) * | 2000-07-27 | 2002-02-08 | Sanyo Electric Co Ltd | Ｍｏｓｆｅｔの保護装置およびその製造方法 |
| JP2008071964A (ja) * | 2006-09-14 | 2008-03-27 | Nec Electronics Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101430674B1 (ko) | 2012-12-20 | 2014-08-18 | 주식회사 케이이씨 | 제너 다이오드를 갖는 반도체 디바이스 |
| KR101570483B1 (ko) | 2014-07-30 | 2015-11-20 | 파워큐브세미(주) | 과도전압 보호용 다이오드 소자를 내장하는 전력 반도체 장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100019274A1 (en) | 2010-01-28 |
| US8115231B2 (en) | 2012-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106463540B (zh) | 半导体装置 | |
| JP4927340B2 (ja) | 半導体装置 | |
| TWI532167B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| US20120049187A1 (en) | Semiconductor device | |
| US10115795B2 (en) | Semiconductor device and method of manufacturing same | |
| JP2007324261A (ja) | 半導体装置 | |
| JP2010034188A (ja) | 半導体装置 | |
| JP5798024B2 (ja) | 半導体装置 | |
| JP2006237224A (ja) | 半導体装置 | |
| CN108110003B (zh) | 碳化硅半导体装置 | |
| JP2019175937A (ja) | 半導体装置 | |
| JP6960602B2 (ja) | 炭化珪素半導体装置 | |
| US11063116B2 (en) | Semiconductor device | |
| JP2020150157A (ja) | 半導体装置 | |
| JP2007220814A (ja) | 半導体装置 | |
| JP2018093209A (ja) | 半導体装置 | |
| US9691752B1 (en) | Semiconductor device for electrostatic discharge protection and method of forming the same | |
| US11373996B2 (en) | Silicon-controlled-rectifier electrostatic protection structure and fabrication method thereof | |
| JP2009032968A (ja) | 半導体装置及びその製造方法 | |
| JP2020043200A (ja) | 半導体装置 | |
| JP2022159154A (ja) | パワー半導体デバイス、パッケージ構造および電子デバイス | |
| JP2008182121A (ja) | 半導体装置及びその製造方法 | |
| JP2013134998A (ja) | 半導体装置およびその製造方法 | |
| US9006780B2 (en) | Semiconductor device | |
| JP2011029675A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130806 |