TW201445653A - 半導體封裝及封裝半導體裝置之方法 - Google Patents

半導體封裝及封裝半導體裝置之方法 Download PDF

Info

Publication number
TW201445653A
TW201445653A TW103108828A TW103108828A TW201445653A TW 201445653 A TW201445653 A TW 201445653A TW 103108828 A TW103108828 A TW 103108828A TW 103108828 A TW103108828 A TW 103108828A TW 201445653 A TW201445653 A TW 201445653A
Authority
TW
Taiwan
Prior art keywords
conductive
conductive layer
layer
studs
package substrate
Prior art date
Application number
TW103108828A
Other languages
English (en)
Other versions
TWI531018B (zh
Inventor
Yongbo Yang
Antonio Jr Bambalan Dimaano
Chun Hong Wo
Original Assignee
United Test & Assembly Ct Lt
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Test & Assembly Ct Lt filed Critical United Test & Assembly Ct Lt
Publication of TW201445653A publication Critical patent/TW201445653A/zh
Application granted granted Critical
Publication of TWI531018B publication Critical patent/TWI531018B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明揭示半導體封裝及用於形成一半導體封裝之方法。該方法包含提供具有第一主要表面及第二主要表面之一封裝基板。該封裝基板包含：一基底基板，其具有一模製材料；及複數個互連結構，其包含延伸穿過該封裝基板之該第一主要表面至該第二主要表面之導通體觸點。提供在其第一表面或第二表面上具有導電觸點之一晶粒。該晶粒之該等導電觸點電耦合至該等互連結構。一帽蓋形成於該封裝基板上方以囊封該晶粒。

Description

半導體封裝及封裝半導體裝置之方法
球柵陣列(BGA)封裝、熱無引線陣列(TLA)封裝及基於引線框之封裝(諸如高密度引線框陣列(HLA)封裝)係工業中之高I/O裝置之受歡迎之封裝解決方案。然而，現有BGA、TLA及基於引線框之封裝具有數個缺點。舉例而言，BGA可提供高接腳計數，然而，用於產生BGA之成本係相對代價高的且BGA封裝之熱效能需要改良。另一方面，需要增加TLA封裝之穩健性及可靠性，舉例而言，就引線拉拔強度及晶粒墊跌落等而言。儘管基於引線框之封裝(諸如HLA)提供一經濟替代方案，但用於產生HLA封裝之程序並非容易的且封裝級可靠性受限制。
依據前述論述，期望提供具有極薄封裝輪廓、較高I/O計數、精細間距及撓性佈線且具有增強之電及熱效能的一經改良封裝。亦期望提供簡化方法以產生具有相對低成本且可根據設計要求而係可靈活定製之一可靠封裝。
實施例一般而言係關於半導體封裝。在一項實施例中，揭示一種用於形成一半導體封裝之方法。該方法包含提供具有第一主要表面及第二主要表面之一封裝基板。該封裝基板包含：一基底基板，其具有一模製材料；及複數個互連結構，其包含延伸穿過該封裝基板之該 第一主要表面至該第二主要表面之導通體觸點。提供在其第一表面或第二表面上具有導電觸點之一晶粒。該晶粒之該等導電觸點電耦合至該等互連結構。一帽蓋形成於該封裝基板上方以囊封該晶粒。
在另一實施例中，呈現一種半導體封裝。該半導體封裝包含具有第一主要表面及第二主要表面之一封裝基板。該封裝基板包含：一基底基板，其具有一模製材料；及複數個互連結構，其包含延伸穿過該封裝基板之該第一主要表面至該第二主要表面之導通體觸點。在其第一表面或第二表面上具有導電觸點之一晶粒安置於該封裝基板上。該晶粒之該等導電觸點電耦合至該等互連結構。一帽蓋安置於該封裝基板上方且囊封該晶粒。
透過參考以下說明及附圖將明瞭此等實施例連同本文中所揭示之其他優點及特徵。另外，應理解，本文中所闡述之各種實施例之特徵不互相排斥且可以各種組合及排列存在。
100‧‧‧半導體封裝
101‧‧‧封裝基板
103a‧‧‧第一主要表面
103b‧‧‧第二主要表面
105a‧‧‧第一區域/晶粒區域
105b‧‧‧第二區域/非晶粒區域
106‧‧‧基底基板
106a‧‧‧第一主要表面/第一表面
106b‧‧‧第二主要表面/第二表面
107‧‧‧導通體觸點
107a‧‧‧第一表面
107b‧‧‧第二表面
110‧‧‧晶粒/半導體晶片
110a‧‧‧第一表面/非作用表面
110b‧‧‧第二表面/作用表面
112‧‧‧線接合
119‧‧‧腔/通孔
120‧‧‧黏合劑
130‧‧‧導電跡線
132‧‧‧連接墊
140‧‧‧絕緣層
150‧‧‧黏合層
160‧‧‧封裝觸點
170‧‧‧進一步互連層級
172‧‧‧導電螺柱
1721‧‧‧第一導電層
1722‧‧‧第二導電層
172a‧‧‧第一表面
174‧‧‧絕緣層
190‧‧‧帽蓋
190a‧‧‧第一主要表面/第一表面
190b‧‧‧第二主要表面/第二表面
200‧‧‧半導體封裝
220‧‧‧覆晶
220a‧‧‧非作用表面
220b‧‧‧作用表面
230‧‧‧導電跡線
232‧‧‧連接墊
270‧‧‧晶粒觸點
272‧‧‧導電螺柱
274‧‧‧絕緣層
301‧‧‧封裝基板
301c‧‧‧周邊
301d‧‧‧周邊
306‧‧‧基底基板
306a‧‧‧第一表面
306b‧‧‧第二表面
307‧‧‧導通體觸點
307a‧‧‧第一表面
307b‧‧‧第二表面
307c‧‧‧側表面
307d‧‧‧側表面
372‧‧‧導電螺柱
372c‧‧‧側表面
3721‧‧‧第一導電層
3722‧‧‧第二導電層
374‧‧‧絕緣層
400‧‧‧半導體封裝
472‧‧‧導電螺柱
472c‧‧‧側表面
474‧‧‧絕緣層/圖案化絕緣層
500‧‧‧半導體封裝
600‧‧‧半導體封裝
700‧‧‧半導體封裝
800‧‧‧半導體封裝
900‧‧‧半導體封裝
1201‧‧‧第一模套
1203‧‧‧第二模套
1203a‧‧‧第一表面
1205‧‧‧腔
1206‧‧‧突出部分
1207‧‧‧突出部
1209‧‧‧腔
1215‧‧‧模製結構
1217‧‧‧基底
1219‧‧‧腔/通孔
1220‧‧‧黏合層
1230‧‧‧導電載體
1230a‧‧‧第一表面
1230b‧‧‧第二表面
1430‧‧‧導電載體/引線框
1430a‧‧‧第一表面
1431‧‧‧第一導電層
1431a‧‧‧第一主要表面
1431b‧‧‧第二主要表面
1433‧‧‧第二導電層
1433a‧‧‧第一主要表面
1433b‧‧‧第二主要表面/第二表面
1435‧‧‧第三導電層
1435a‧‧‧第一主要表面/第一表面
1435b‧‧‧第二主要表面/第二表面
1519‧‧‧空間
1619‧‧‧腔/通孔
1719‧‧‧腔/通孔
1739‧‧‧空間
1819‧‧‧腔
在圖式中，相似參考字符一般係指所有不同視圖中之相同部件。此外，圖式未必符合比例，而重點一般在於圖解說明本發明之原理。在以下說明中，參考以下圖式闡述本發明之各種實施例，其中：圖1至圖3展示一半導體封裝之各種實施例；圖4至圖9展示一半導體封裝之各種其他實施例；圖10a至圖10j、圖11a至圖11d、圖12a至圖12f、圖13a至圖13f、圖14a至圖14e、圖15a至圖15h及圖16a至圖16g展示用於形成一半導體封裝之一方法之各種實施例；及圖17至圖18展示一封裝基板之各種實施例之一第一表面之俯視圖。
實施例係關於半導體封裝及用於形成一半導體封裝之方法。該 等封裝用於封裝一或多個半導體晶粒或晶片。針對一個以上晶粒之情形，該等晶粒可配置成一平面配置、垂直配置或其一組合。舉例而言，該等晶粒可包含記憶體裝置、邏輯裝置(諸如混合信號邏輯裝置)、通信裝置、RF裝置、光電裝置、數位信號處理器(DSP)、微控制器、系統單晶片(SOC)以及其他類型之裝置或其一組合。此等封裝可併入至諸如電話、電腦以及行動產品及行動智慧型產品之電子產品或設備中。將該等封裝併入至其他類型之產品中亦可係有用的。
圖1至圖3展示一半導體封裝之不同實施例之簡化剖面圖。如圖1中所展示之半導體封裝100包含一封裝基板101。封裝基板包含第一主要表面及第二主要表面。第一主要表面103a(舉例而言)可稱為頂部表面且第二主要表面103b(舉例而言)可稱為底部表面。表面之其他名稱亦可係有用的。在一項實施例中，封裝基板之第一主要表面包含第一區域及第二區域。第一區域105a(舉例而言)係一晶粒安裝於其上之一晶粒或晶片區域且第二區域105b(舉例而言)係一非晶粒區域。在一項實施例中，非晶粒區域環繞晶粒區域。舉例而言，晶粒區域可安置於晶粒所安裝之一中心部分及在晶粒區域外側之一非晶粒區域中。舉例而言，晶粒區域可同心地安置於封裝基板之周邊內。晶粒區域及非晶粒區域之其他組態亦可係有用的。
在一項實施例中，封裝基板包含一基底基板106及自封裝基板之第一主要表面延伸至第二主要表面之複數個導通體觸點107。在一項實施例中，基底基板包含一模製化合物，諸如模製環氧樹脂材料。基底基板可由其他適合類型之基板材料形成。舉例而言，基底基板可係足夠薄或可包含任何適合厚度，此取決於製造能力。基底基板包含第一主要表面106a及第二主要表面106b，從而界定封裝基板之第一主要表面及第二主要表面。在一項實施例中，基底基板係具有容納該複數個導通體觸點之複數個腔或通孔119的一圖案化或預界定模製基板。
在一項實施例中，導通體觸點由一單個導電材料形成。舉例而言，導通體觸點可由銅形成。其他適合類型之導電材料亦可係有用的。在另一實施例中，導通體觸點可由兩種或兩種以上導電材料形成，從而形成一多層堆疊。舉例而言，多層堆疊可包含銅、鎳、金、銀、合金或其一組合。其他適合類型之導電材料亦可係有用的。導通體觸點可具有錐形或筆直輪廓。舉例而言，導通體觸點固持在一起且被基底基板環繞。如所展示之導通體觸點藉由基底基板彼此隔離。應理解，導通體觸點亦可安置於封裝基板之周邊處。
導通體觸點包含第一表面107a及第二表面107b。在一項實施例中，導通體觸點之第二表面107b與基底基板之第二表面106b實質上共面。在另一實施例中，導通體觸點之第二表面與基底基板之第二表面不共面。舉例而言，導通體觸點之第二表面可高於或低於基底基板之第二表面。
在一項實施例中，一黏合劑120安置於基底基板之第一表面106a上。舉例而言，黏合劑包含一UV敏層壓材料或一熱敏層壓材料。亦可使用其他適合類型之黏合劑材料。黏合劑可呈不同形式。舉例而言，黏合劑可係一膠帶、一液體或一膏。
在一項實施例中，導電跡線130及連接墊132安置於基底基板上方之黏合層120及導通體觸點之第一表面107a上。導電跡線130及連接墊132耦合至導通體觸點，從而形成耦合至一晶粒之晶粒墊的封裝基板之互連件。在一項實施例中，導電跡線及連接墊由與導通體觸點相同之導電材料(諸如銅)形成。在另一實施例中，導電跡線及連接墊可由不同於導通體觸點之一材料形成。舉例而言，導電跡線及連接墊可由一單片導電材料形成。其他適合類型之導電材料亦可係有用的。舉例而言，導電跡線或連接墊之厚度可低至約10μm。其他適合厚度亦可係有用的。
一絕緣層140可視情況安置於導電跡線中間。舉例而言，絕緣層隔離導電跡線。舉例而言，絕緣層包含諸如一焊料遮罩或無機絕緣膜材料之一介電材料。亦可使用其他適合類型之介電材料。
在一項實施例中，可使用一黏合層150來將一晶粒110安裝至封裝基板。晶粒可係一半導體晶粒或晶片。晶粒包含第一主要表面及第二主要表面。舉例而言，第一表面110a係晶粒之一非作用表面且第二表面110b係晶粒之一作用表面。晶粒之表面之其他名稱亦可係有用的。舉例而言，作用表面包含在一最後鈍化層中之開口(未展示)以曝露導電晶粒墊/觸點(未展示)。舉例而言，晶粒墊之表面與晶粒之第二主要表面實質上共面。提供不與晶粒之第二主要表面共面的導電墊之表面亦可係有用的。晶粒墊提供至晶粒之電路之連接。舉例而言，晶粒墊由諸如銅、鋁、金、鎳或其合金之一導電材料形成。其他類型之導電材料亦可用於晶粒墊。晶粒墊之圖案可係安置於作用表面之周邊處之一或多列。其他墊圖案亦可係有用的。
晶粒之非作用表面憑藉黏合層150之使用安裝至封裝基板之晶粒區域。舉例而言，黏合層可包含一黏合膏或晶粒附接膜，諸如膠帶。其他類型之黏合劑(諸如環氧樹脂)亦可係有用的。在一項實施例中，提供線接合112以將晶粒上之晶粒墊耦合至導電跡線。線接合形成封裝基板之導電跡線與晶粒上之晶粒墊之間的電連接。
在一項實施例中，一帽蓋190安置於封裝基板之頂部上，從而囊封晶粒及線接合。帽蓋用於保護晶粒免受環境影響。舉例而言，帽蓋可保護晶粒免受濕氣影響。舉例而言，帽蓋由一囊封材料形成。舉例而言，囊封材料可包含模製環氧樹脂材料。其他適合類型之囊封材料亦可係有用的。
帽蓋包含第一主要表面190a及第二主要表面190b。舉例而言，第一表面190a可係頂部表面且第二表面190b可係底部表面。帽蓋之表面 之其他名稱亦可係有用的。在一項實施例中，帽蓋環繞且覆蓋晶粒及線接合。在一項實施例中，帽蓋190b之底部表面可接觸封裝基板之導電跡線130、連接墊132、絕緣層140及黏合劑120。如圖1中所展示，帽蓋之第二表面藉由導電跡線130、連接墊132及絕緣層140與封裝基板之基底基板分開。
封裝觸點160安置於導通體觸點之第二表面上。舉例而言，封裝觸點係球形結構或球。封裝觸點自封裝基板之底部表面突出。提供不自封裝基板之底部表面突出之封裝觸點(諸如銲盤)亦可係有用的。封裝觸點由一導電材料形成。舉例而言，封裝觸點可由焊料形成。可使用各種類型之焊料來形成封裝觸點。舉例而言，焊料可係一基於鉛或非基於鉛之焊料。亦可使用其他類型之導電材料來形成封裝觸點。
封裝觸點經由導電跡線、導通體觸點及晶粒墊提供對晶粒之外部接達。封裝可藉由封裝觸點電耦合至一外部裝置(未展示)，諸如一電路板。
圖2展示一半導體封裝200之另一實施例。半導體封裝200類似於圖1中所闡述之半導體封裝。舉例而言，封裝基板101包含固持在一起且被基底基板106環繞之複數個導通體觸點107。一黏合劑120安置於基底基板之第一表面上且封裝觸點160安置於導通體觸點之第二表面107b上，類似於圖1中所闡述。照此，可不闡述或詳細闡述共同元件。
在一項實施例中，導電跡線230及連接墊232安置於基底基板上方之黏合劑120及導通體觸點之第一表面107a上。在一項實施例中，導電跡線230及連接墊232由與導通體觸點相同之導電材料(諸如銅)形成。在另一實施例中，導電跡線及連接墊可由不同於導通體觸點之一材料形成。舉例而言，導電跡線及連接墊可由一單片導電材料形成。其他適合類型之導電材料亦可係有用的。舉例而言，導電跡線或連接 墊之厚度可低至約10μm。其他適合厚度亦可係有用的。
在一項實施例中，一覆晶220安裝於封裝基板之晶粒區域上，如圖2中所展示。舉例而言，覆晶包含非作用表面220a及作用表面220b。晶粒觸點270安置於晶粒之作用表面220b上。在一項實施例中，連接墊232安置於封裝基板之晶粒區域中。如所展示之連接墊232經組態以匹配覆晶之晶粒觸點之圖案。導電跡線230及連接墊232因此將覆晶之晶粒觸點耦合至封裝基板之導通體觸點。導電跡線及連接墊以及導通體觸點形成封裝基板之互連結構。諸如一基於環氧樹脂之聚合材料之一底填充物(未展示)可提供於晶粒與封裝基板之間的空間中。另一選擇係，無底填充物提供於晶粒與封裝基板之間。
在一項實施例中，一帽蓋190安置於封裝基板之頂部上，從而囊封覆晶。帽蓋用於保護覆晶免受環境影響。舉例而言，帽蓋由一囊封材料形成。舉例而言，囊封材料可包含模製環氧樹脂材料。其他類型之囊封材料亦可係有用的。
在一項實施例中，帽蓋覆蓋且環繞覆晶及晶粒觸點。在一項實施例中，帽蓋之第二表面190b接觸封裝基板之基底基板106上之黏合劑120及/或導通體觸點之第一表面107a。如圖2中所展示，帽蓋之第二表面190b藉由基底基板上之黏合劑120與封裝基板之基底基板分開。
在另一實施例中，帽蓋環繞覆晶之側，從而使覆晶之非作用表面220a曝露，如圖3中所展示。照此，帽蓋之第一表面190a與覆晶之非作用表面實質上共面。藉由提供不覆蓋晶粒之非作用表面之一帽蓋幫助改良來自晶粒之熱耗散。外部散熱座(未展示)亦可附接至晶粒之非作用表面以進一步改良熱耗散。
如圖1至圖3之實施例中所闡述，帽蓋之第二表面藉由黏合劑及/或導電跡線及連接墊與封裝基板之基底基板分開。此外，如所呈現， 封裝基板包含固持在一起且被基底基板環繞之複數個導通體觸點。照此，導通體觸點將不容易地被拆卸。相對於其他類型之封裝(諸如熱無引線陣列(TLA))，此允許經改良穩健性及可靠性，諸如增強之引線拉拔強度、晶粒墊跌落等。相對於層壓基底基板，使用模製材料作為基底基板之材料亦提供一節省成本之解決方案。另外，在一項實施例中，導通體觸點之第二表面安置於基底基板之第二表面下面或相對於基底基板之第二表面凹入。此組態係有利的，此乃因其提供用於較佳接納封裝觸點之凹部或凹坑。如(舉例而言)圖1中所闡述之封裝基板包含在晶粒區域及非晶粒區域中之導通體觸點。照此，封裝基板用作晶粒觸點之扇入及扇出重新分佈結構，從而達成經重新分佈之外部封裝連接。如圖3中所闡述之半導體封裝可具有改良之熱效能，此乃因覆晶之非作用表面經曝露以用於耗散熱。此外，此組態亦允許包含額外散熱座或散熱器以進一步增強熱耗散。
圖4及圖5展示一半導體封裝之各種其他實施例。圖4及圖5之半導體封裝400至500類似於圖1中所闡述之半導體封裝。舉例而言，封裝基板101包含固持在一起且被基底基板106環繞之複數個導通體觸點107。一黏合劑120安置於基底基板之第一表面上且封裝觸點160安置於導通體觸點之第二表面107b上，類似於圖1中所闡述。照此，可不闡述或詳細闡述共同元件。
在一項實施例中，封裝基板包含進一步互連層級170。封裝基板包含在導通體觸點上方之複數個導電螺柱172或272，如圖4及圖5中所展示。舉例而言，導電螺柱可形成於導通體觸點之中心上方。舉例而言，螺柱亦可在除導通體觸點之中心區域以外之區域處形成於導通體觸點上方。在一項實施例中，導電螺柱272包含一單層，如圖5中所展示。在一項實施例中，導電螺柱272包含與導通體觸點相同之導電材料。舉例而言，導電螺柱包含一銅層。諸如不同於導通體觸點之材料 之其他適合類型之導電材料亦可係有用的。導電螺柱272之寬度及厚度小於或等於導通體觸點之寬度及厚度。其他適合寬度及厚度亦可係可用的。
在另一實施例中，導電螺柱172可由兩種或兩種以上導電材料形成，從而形成一多層堆疊，如圖4中所展示。舉例而言，多層堆疊可包含銅、鎳或其一組合。其他類型之導電材料亦可係有用的。舉例而言，多層堆疊包含一第一導電層1721及在該第一導電層下方之一第二導電層1722。多層堆疊可包含兩個以上層。在一項實施例中，第二導電層1722接觸導通體觸點。舉例而言，第二導電層1722包含一銅層而第一導電層1721包含一鎳層。其他適合類型之導電材料亦可係有用的。導電螺柱172之寬度及厚度小於或等於導通體觸點之寬度及厚度。其他適合寬度及厚度亦可係有用的。
在一項實施例中，封裝基板進一步包含安置於基底基板106上之黏合劑120及導通體觸點之第一表面107a上方之一絕緣層174或274，從而填充導電螺柱172或272之間的空間，如圖4至圖5中所展示。絕緣層174或274提供導電螺柱之間的絕緣。在一項實施例中，絕緣層包含諸如焊料遮罩或無機絕緣膜之一介電材料。在一項實施例中，絕緣層包含不同於基底基板之材料之一材料。諸如與基底基板之材料相同之其他類型之介電材料亦可係有用的。如圖4至圖5中所展示，絕緣層174或274圍繞導電螺柱172或272形成。舉例而言，絕緣層174或274之厚度可與導電螺柱172或272之厚度實質上相同或小於導電螺柱172或272之厚度。
在一項實施例中，導電跡線130及連接墊132安置於絕緣層174及導電螺柱之頂部表面上。導電跡線130或連接墊132可自導電螺柱172或272之側表面延伸。在其中導電螺柱172包含一多層堆疊之情形中，導電跡線130或連接墊132可自導電螺柱172之多層堆疊之兩個或兩個 以上層延伸。在一項實施例中，導電跡線130及連接墊132由與導電螺柱相同之材料(諸如銅)形成，如圖5中所展示。其他類型之導電材料(諸如不同於如圖4中所展示之導電螺柱之材料之材料)亦可係有用的。舉例而言，導電跡線之厚度可低至約10μm。在一項實施例中，導電跡線電耦合至導電螺柱，導電螺柱耦合至導通體觸點，從而形成封裝基板之互連件，如圖4至圖5中所展示。
一晶粒110藉由一黏合層150安裝至封裝基板，類似於圖1中所闡述。舉例而言，提供線接合112以將晶粒上之晶粒墊耦合至在封裝基板之非晶粒區域處之導電跡線130，導電跡線130耦合至導電螺柱172或272且耦合至導通體觸點107，如圖4至圖5中所展示。照此，將不闡述或詳細闡述晶粒之特徵。
在一項實施例中，一帽蓋190形成於絕緣層174或274上方，從而囊封晶粒110及線接合112。在一項實施例中，帽蓋環繞且覆蓋晶粒及線接合。在一項實施例中，帽蓋之第二表面190b接觸絕緣層174或274及/或導電跡線130。如圖4至圖5中所展示，帽蓋之第二表面190b藉由黏合劑120及絕緣層174或274與封裝基板之基底基板106分開。
圖6至圖7展示一半導體封裝之各種其他實施例。半導體封裝600至700類似於圖4至圖5中所闡述之半導體基板。照此，可不闡述或詳細闡述共同元件。
在一項實施例中，導電跡線230及連接墊232安置於絕緣層174或274上。舉例而言，導電跡線及連接墊之厚度係約10μm。導電跡線及連接墊電耦合至導電螺柱172或272，導電螺柱172或272耦合至導通體觸點107，從而形成封裝基板之互連件。在一項實施例中，導電跡線及連接墊安置於封裝基板之晶粒區域中。
在一項實施例中，類似於圖2至圖3中所闡述之覆晶之一覆晶220安裝於封裝基板之晶粒區域上，如圖6至圖7中所展示。舉例而言，晶 粒觸點270安置於晶粒之作用表面220b上。如所展示之連接墊232經組態以匹配覆晶之晶粒觸點之圖案。導電跡線230及連接墊232因此將覆晶之晶粒觸點270耦合至導電螺柱172或272且耦合至封裝基板之導通體觸點107。
一帽蓋190形成於絕緣層174或274上方，從而囊封覆晶。帽蓋用於保護覆晶免受環境影響。在一項實施例中，帽蓋覆蓋且環繞覆晶及晶粒觸點。在一項實施例中，帽蓋190b之第二表面接觸絕緣層174或274及/或導電跡線230及連接墊232。如圖6至圖7中所展示，帽蓋之第二表面190b藉由基底基板上之絕緣層174或274及黏合劑120與封裝基板之基底基板分開。
在另一實施例中，帽蓋環繞覆晶之側，從而使覆晶之非作用表面曝露(未展示)。照此，帽蓋之第一表面190a與覆晶之頂部或非作用表面共面。外部散熱座亦可附接至晶粒之非作用表面以進一步改良熱耗散。
關於圖4至圖7所闡述之實施例包含如關於圖1至圖3所闡述之某些或所有優點。照此，將不闡述或詳細闡述此等優點。如圖4至圖7之實施例中所闡述之封裝基板包含進一步互連層級，該進一步互連層級包含導電螺柱。在一項實施例中，如所闡述之導電螺柱之寬度小於導通體觸點之寬度。如所闡述之導電螺柱不必形成於導通體觸點之中心處且其相對於導通體觸點之較小寬度允許更多跡線，從而導致跡線之更靈活且高效可佈線性。此外，尤其在包含導電跡線、螺柱及導通體觸點的封裝基板之互連結構由一單個低電阻材料(諸如銅)形成之情況下電阻降低。此進一步增強半導體封裝之效能。
圖8至圖9展示一半導體封裝之各種其他實施例。半導體封裝800至900類似於圖1至圖3及圖4至圖7中所闡述之半導體封裝。照此，可不闡述或詳細闡述共同元件。
在一項實施例中，封裝基板301包含一基底基板306及自封裝基板之第一主要表面延伸至第二主要表面之複數個導通體觸點307。在一項實施例中，基底基板306包含一模製化合物，諸如模製環氧樹脂材料。導通體觸點307由一導電材料形成。舉例而言，導通體觸點可由一單片導電材料形成。舉例而言，導電材料包含銅。其他適合類型之導電材料亦可係有用的。導通體觸點307固持在一起且藉由基底基板306彼此隔離。封裝觸點160安置於導電導通體觸點之第二表面307b上。
在一項實施例中，導通體觸點307安置於封裝基板之周邊301c至301d處。如圖8至圖9中所展示，在封裝基板之周邊處之導電導通體觸點之側表面307c至307d經曝露。在一項實施例中，導通體觸點之第一表面307a及第二表面307b以及基底基板之第一表面306a及第二表面306b實質上彼此共面。提供與基底基板之第一表面及第二表面不共面的導通體觸點之第一表面及第二表面亦可係有用的。
在一項實施例中，封裝基板包含進一步互連層級。封裝基板包含在導通體觸點307上方且耦合至導通體觸點307之複數個導電螺柱372或472，如圖8至圖9中所展示。在一項實施例中，導電螺柱372或472安置於封裝基板之晶粒區域及非晶粒區域中。在一項實施例中，導電螺柱372或472亦可在封裝基板之周邊301d處提供於導通體觸點307上。照此，安置於在封裝基板之周邊處之導通體觸點上方之導電螺柱之側表面372c或472c經曝露。
在一項實施例中，導電螺柱472包含一單層，如圖9中所展示。在一項實施例中，導電螺柱472包含與導通體觸點相同之導電材料。舉例而言，導電螺柱包含銅。諸如不同於導通體觸點之材料之其他適合類型之導電材料亦可係有用的。導電螺柱472之寬度及厚度小於或等於導通體觸點之寬度及厚度。其他適合寬度及厚度亦可係可用的。
在另一實施例中，導電螺柱372可由兩種或兩種以上導電材料形成，從而形成一多層堆疊，如圖8中所展示。舉例而言，多層堆疊可包含銅、鎳或其一組合。其他類型之導電材料亦可係有用的。舉例而言，多層堆疊包含一第一導電層3721及在該第一導電層下方之一第二導電層3722。多層堆疊可包含兩個以上層。在一項實施例中，第二導電層3722接觸導通體觸點。舉例而言，第二導電層3722包含一鎳層而第一導電層3721包含一銅層。其他適合類型之導電材料亦可係有用的。第一導電層及第二導電層可包含任何適合厚度及導電材料，此取決於用以適合所需要之應用之所要電性質。
在一項實施例中，封裝基板進一步包含安置於導通體觸點之頂部表面及基底基板上方之一絕緣層374或474，從而填充導電螺柱372或472之間的空間，如圖8至圖9中所展示。絕緣層提供導電螺柱之間的絕緣。在一項實施例中，絕緣層包含諸如焊料遮罩或無機絕緣膜之一介電材料。在一項實施例中，絕緣層包含不同於基底基板之材料之一材料。其他類型之介電材料亦可係有用的。如圖8至圖9中所展示，絕緣層圍繞導電螺柱形成。舉例而言，絕緣層374或474之厚度可與導電螺柱372或472之厚度實質上相同或小於導電螺柱372或472之厚度。
在一項實施例中，導電跡線130及連接墊132安置於絕緣層374或474上，如圖8至圖9中所展示。導電跡線130或連接墊132可自導電螺柱372或472之側表面延伸。在其中導電螺柱372包含一多層堆疊之情形中，導電跡線130或連接墊132可自導電螺柱372之多層堆疊之兩個或兩個以上層延伸。在一項實施例中，導電跡線130及連接墊132由與導電螺柱相同之材料(諸如銅)形成。諸如不同於導電螺柱之材料之材料之其他類型之導電材料亦可係有用的。舉例而言，導電跡線之厚度可低至約10μm。在一項實施例中，導電跡線130及連接墊132電耦合至導電螺柱372或472，導電螺柱372或472耦合至導通體觸點307，從 而形成封裝基板之互連件，如圖8至圖9中所展示。
一晶粒110藉由一黏合層150安裝至封裝基板，類似於圖1中所闡述。舉例而言，提供線接合112以將晶粒上之晶粒墊耦合至在封裝基板之非晶粒區域處之導電跡線130，導電跡線130耦合至導電螺柱372或472且耦合至導通體觸點307，如圖8至圖9中所展示。照此，將不闡述或詳細闡述晶粒之特徵。
在一項實施例中，一帽蓋190形成於絕緣層374或474上方，從而囊封晶粒110及線接合112。在一項實施例中，帽蓋環繞且覆蓋晶粒及線接合。在一項實施例中，帽蓋之第二表面190b接觸絕緣層374或474及/或導電跡線130。如圖8至圖9中所展示，帽蓋之第二表面190b藉由絕緣層374或474與封裝基板之基底基板306分開。
如圖8至圖9中所展示之半導體封裝包含一線接合之晶粒。在另一實施例中，半導體封裝可包含一覆晶晶粒，類似於圖2至圖3及圖6至圖7中所闡述。應理解，可做出修改以形成如已針對覆晶應用所闡述之導電凸塊。照此，可不闡述或詳細闡述共同元件。
關於圖8至圖9所闡述之實施例包含如關於圖1至圖7所闡述之某些或所有優點。照此，將不闡述或詳細闡述此等優點。如圖8至圖9之實施例中所闡述之封裝基板包含進一步優點。舉例而言，包含導通體觸點、導電螺柱及導電跡線的封裝基板之互連結構安置於封裝基板之周邊處。照此，在封裝基板之周邊處之互連結構之側表面經曝露。此組態改良封裝之熱效能。
如圖1至圖9中所闡述之實施例展示具有一線接合類型之晶粒或一覆晶類型之晶粒的一半導體封裝。應理解，其他適合類型之晶粒(諸如TSV類型之晶粒及微機電系統晶片)亦可係有用的。如圖1至圖9中所圖解說明之半導體封裝包含一單個晶粒。應理解，半導體封裝亦可包含一晶粒堆疊(未展示)。晶粒堆疊包含x數目個晶粒，其中x 2。另外，應理解，晶粒堆疊之晶粒可係相同大小或類型。提供具有係不同類型及/或大小之晶片的一晶粒堆疊亦係有用的。
圖10a至圖10j展示用於形成一半導體封裝之一方法之一實施例。提供一第一模套1201及一第二模套1203，如圖10a中所展示。第一模套(在一項實施例中)包含一腔1205而第二模套(在一項實施例中)製備有複數個突出部1207及在該等突出部中間的腔1209。在另一實施例中，第一模套製備有複數個突出部及在該等突出部中間的腔而第二模套包含一腔。如圖10a中所展示，複數個突出部預界定於第二模套之一第一表面1203a上。突出部之高度可係變化的，舉例而言，取決於待稍後形成之一封裝基板之一所要厚度。突出部之高度之其他適合尺寸亦可係有用的。在一項實施例中，突出部包含筆直側壁。在其他實施例中，突出部可包含錐形側壁。提供突出部之其他側壁輪廓亦可係有用的。第一模套及第二模套在組裝時形成界定待稍後形成之一封裝基板之一基底基板之形狀的上部腔及下部腔。
將一基板材料施配至模套總成中，從而填充第一模套與第二模套之間的空間或腔以形成一模製結構1215。在一項實施例中，基板材料包含一模製化合物，諸如模製環氧樹脂材料。提供其他適合類型之基板材料亦可係有用的。在模製之後，將模製結構1215與模套分開，如圖10b中所展示。如所展示之模製結構包含一基底1217及複數個突出部分1206，在該等突出部分中間具有腔或通孔1219。腔可具有錐形或筆直輪廓，此取決於如上文所論述之模套之突出部之側壁輪廓。腔之大小可係變化的，舉例而言，取決於待稍後形成之導通體觸點之一所要大小。
程序繼續以移除模製結構之部分。在一項實施例中，移除模製結構之基底，從而留下突出部分，如圖10c中所展示。在薄化程序之後之模製結構之突出部分可稱為一封裝基板之基底基板106。舉例而 言，基底基板係具有容納複數個導通體觸點之複數個腔或通孔119之一圖案化或預界定模製基板。在一項實施例中，藉由研磨移除模製結構之基底。亦可使用其他適合技術來將模製結構薄化至一適合厚度，此取決於一封裝基板之所要厚度。
在另一實施例中，可視情況提供一暫時載體(未展示)。舉例而言，在其中模製結構係薄的之情形中，可在模製結構之薄化期間視情況將模製結構附接至暫時載體。在其中模製結構係足夠厚之情形中，在薄化程序期間不需要暫時載體。舉例而言，暫時載體應係足夠剛性的以在移除或薄化程序期間用作一支撐件。藉由一非限制性實例之方式，暫時載體可係一金屬載體。可使用各種適合類型之材料來形成暫時載體。
在一項實施例中，提供一導電載體1230，如圖10d中所展示。舉例而言，導電載體用作用於在基底基板之腔119中形成導通體觸點同時形成封裝基板之互連結構之部分的一基底。在一項實施例中，導電載體包含一銅載體。在另一實施例中，導電載體可包含一多層金屬載體，諸如NiAu。其他適合類型之導電載體亦可係有用的。
在一項實施例中，在導電載體1230之一第一表面1230a上提供一黏合層1220以促進將基底基板106附接至導電載體。舉例而言，黏合層包含一UV敏層壓材料或熱敏層壓材料。黏合層可係提供將基底基板接合至導電載體之第一表面之任何類型之黏合劑。黏合層可呈不同形式。舉例而言，黏合層可係一膠帶、一液體或一膏。可使用各種技術將黏合層提供於導電載體上。所採用之技術可取決於黏合劑之類型或形式。舉例而言，一膠帶黏合劑可藉由層壓提供於導電載體上，一膏黏合劑可藉由印刷提供於導電載體上而一液體黏合劑可藉由旋塗提供於導電載體上。亦可採用其他適合類型之技術。
參考圖10d，在一項實施例中，憑藉如上文所闡述之黏合層1220 之使用將基底基板之一第一表面106a附接至導電載體之第一表面1230a。根據所使用之設備及黏合劑類型使用任何適合技術將基底基板附接至導電載體。
在另一實施例中，在形成模製結構1215之後且在薄化模製結構之前緊接著提供如上文所闡述之在其第一表面1230a上製備有黏合劑1220之導電載體1230。在此情景中，憑藉黏合劑之使用將模製結構附接至導電載體之第一表面。執行薄化程序以移除模製結構之部分。照此，導電載體可具有足夠厚度以在模製結構之薄化期間亦用作一支撐載體而且用作用於在基底基板之腔中形成導通體觸點同時形成封裝基板之互連結構之部分的基底。
程序繼續以移除黏合層之經曝露部分。在一項實施例中，可藉由一圖案化程序移除黏合層之經曝露部分。可在一圖案化遮罩層之幫助下執行黏合層之圖案化。可藉由任何適合蝕刻技術達成黏合層之圖案化。舉例而言，在基底基板之第二表面106b上方提供諸如一光阻劑之一圖案化蝕刻遮罩(未展示)。另一選擇係，基底基板106可用作一蝕刻遮罩。可使用蝕刻遮罩來執行一蝕刻以移除黏合層之未受蝕刻遮罩保護之部分。如圖10e中所展示，移除在基底基板之突出部分之間的腔119中之黏合層之部分。照此，曝露在突出部分之間的腔中之導電載體之第一表面之部分。舉例而言，該蝕刻可係濕式蝕刻或乾式蝕刻。亦可採用其他適合技術來移除黏合層之部分。保留接觸基底基板之第一表面106a之黏合劑120。
在圖案化黏合層之後，移除遮罩。舉例而言，可藉由灰化移除遮罩。用於移除遮罩之其他技術亦可係有用的。
參考圖10f，程序繼續以形成封裝基板之導通體觸點107。如所展示，在突出部分之間的腔或通孔119中形成導通體觸點。在一項實施例中，導通體觸點可係銅或銅合金。在一項實施例中，藉由電鍍形成 導通體觸點。舉例而言，可採用電化學或無電電鍍來形成導通體觸點。導電載體因此用作用於電鍍程序之基底或基板。在一項實施例中，可藉由一單個經電鍍層形成導通體觸點。在其他實施例中，可藉由多個經電鍍層形成導通體觸點，從而形成一多層堆疊導通體觸點。舉例而言，多層堆疊可包含銅、鎳、金、銀、合金或其一組合。用於形成導通體觸點及適合類型之導電材料(包含電鍍材料)之其他適合方法亦可係有用的。在某些實施例中，可在形成導電導通體觸點之前使用晶種層。
在一項實施例中，導通體觸點之第二表面107b與基底基板之第二表面106b實質上共面。在另一實施例中，導通體觸點之第二表面107b與基底基板之第二表面不共面，如圖10f中所展示。舉例而言，導通體觸點之第二表面可高於或低於基底基板之第二表面。提供在基底基板之第二表面下方的導通體觸點之第二表面可係有利的，此乃因此組態提供用於在一稍後處理階段較佳接納封裝觸點之凹部或凹坑。
程序繼續以形成封裝基板之導電跡線130及連接墊132，如圖10g中所展示。在一項實施例中，藉由圖案化導電載體1230而形成封裝基板之導電跡線130及連接墊132。可在一圖案化遮蔽層之幫助下執行導電載體之圖案化。可藉由任何適合蝕刻技術達成導電載體之圖案化。舉例而言，在導電載體之第二表面1230b上方提供諸如光阻劑之一圖案化蝕刻遮罩(未展示)。可使用蝕刻遮罩來執行一蝕刻以移除導電載體之未受蝕刻遮罩保護之部分。舉例而言，該蝕刻可係一各向同性蝕刻，諸如一濕式蝕刻。可使用一各向異性蝕刻，諸如反應離子蝕刻(RIE)。用於圖案化導電載體之其他技術亦可係有用的。舉例而言，導電跡線130或連接墊132之厚度係約10μm。如所展示之導電跡線及連接墊耦合至導通體觸點107以形成封裝基板之互連結構。
在圖案化導電載體之後，移除遮罩。舉例而言，可藉由灰化移 除遮罩。用於移除遮罩之其他技術亦可係有用的。
可視情況提供一絕緣層140，從而覆蓋且填充導電跡線130及連接墊132之間的空間，如圖10h中所展示。絕緣層隔離導電跡線及連接墊。在一項實施例中，絕緣層包含諸如焊料遮罩或無機絕緣膜之一介電材料。舉例而言，可藉由模製或層壓技術形成絕緣層。其他類型之介電材料及技術對於形成絕緣層亦可係有用的。
如所形成之封裝基板101包含具有互連結構之一基底基板106。如所展示之封裝基板包含具有在封裝基板之一晶粒區域105a及一非晶粒區域105b中之導通體觸點107及導電跡線130之互連結構。
參考圖10i，將包含電路組件之一晶粒或一半導體晶片110附接至封裝基板之晶粒區域。舉例而言，電路組件包含電晶體、電阻器、電容器及互連件以形成一IC。可在晶粒上方形成一最後鈍化層(未展示)。最後鈍化層包含開口(未展示)以曝露晶粒墊/觸點(未展示)。包含至晶粒墊之開口的晶粒之表面可稱為晶粒之作用表面110b。在一項實施例中，可使用一黏合層150來將晶粒安裝至封裝基板之晶粒區域。舉例而言，憑藉黏合層之使用將晶粒之非作用表面110a安裝至封裝基板。舉例而言，黏合層可包含一黏合膏或晶粒附接膜，諸如膠帶。其他類型之黏合劑(諸如環氧樹脂)亦可係有用的。在一項實施例中，形成線接合112以形成封裝基板上之導電跡線與晶粒上之晶粒墊之間的電連接。
參考圖10i，在封裝基板上形成一帽蓋190。舉例而言，施配一囊封材料以囊封晶粒及線接合。在一項實施例中，囊封材料包含一模製化合物，諸如模製環氧樹脂材料。提供其他類型之囊封材料亦可係有用的。帽蓋包含第一主要表面190a及第二主要表面190b。在一項實施例中，帽蓋之第二表面190b接觸基底基板106上方之黏合劑120及/或導電跡線130。如所展示，帽蓋之第二表面190b藉由黏合劑及/或導電 跡線與基底基板分開。
在一項實施例中，藉由轉移模製技術形成帽蓋。將諸如一模製化合物之囊封材料施配至模製總成中以形成帽蓋。在模製之後，將經模製晶粒與模具分開。用於形成帽蓋之其他適合類型之技術亦可係有用的。舉例而言，亦可藉由印刷或壓縮模製形成帽蓋。
程序藉由形成耦合至導通體觸點107之封裝觸點160而繼續，如圖10j中所展示。舉例而言，在導通體觸點之第二表面107b上形成封裝觸點。舉例而言，封裝觸點可包含配置成柵格圖案之球形結構或球以形成一BGA類型封裝。照此，形成諸如圖1中所展示之半導體封裝之一半導體封裝。封裝觸點由一導電材料形成。舉例而言，封裝觸點可由焊料形成。可使用各種類型之焊料來形成封裝觸點。舉例而言，焊料可係一基於鉛或非基於鉛之焊料。
在某些實施例中，其他類型之封裝觸點耦合至導通體觸點。舉例而言，封裝觸點可包含不自封裝基板之底部表面突出之觸點。提供不自封裝基板之底部表面突出之封裝觸點(諸如銲盤)亦可係有用的。封裝觸點可由除焊料以外之材料形成或使用其他技術形成。
如關於圖10a至圖10j所闡述之程序適合於線接合類型之晶粒或晶片封裝。該程序亦可用於其他類型之晶粒，包含覆晶應用。圖11a至圖11d展示用於形成一半導體封裝之一程序之另一實施例。該程序類似於圖10a至圖10j中所闡述之程序。照此，可不闡述或詳細闡述共同元件。
參考圖11a，提供一部分地經處理之封裝基板。該部分地經處理之封裝基板處於如圖10f中所闡述之處理階段。舉例而言，形成封裝基板之導通體觸點107。在突出部分之間的腔或通孔中形成導通體觸點。在一項實施例中，藉由類似於圖10f中所闡述之程序及材料之程序及材料形成導通體觸點。舉例而言，導通體觸點可包含單個或多個 經電鍍層。如所形成之導通體觸點類似於如圖10f中所闡述之導通體觸點。照此，將不闡述或詳細闡述導通體觸點之特徵。
程序繼續以形成封裝基板之導電跡線230及連接墊232，如圖11b中所展示。在一項實施例中，藉由圖案化導電載體1230而形成封裝基板之導電跡線230及連接墊232。可在一圖案化遮蔽層之幫助下執行導電載體之圖案化。可藉由任何適合蝕刻技術達成導電載體之圖案化。舉例而言，在導電載體上方提供諸如光阻劑之一圖案化蝕刻遮罩(未展示)。可使用蝕刻遮罩來執行一蝕刻以移除導電載體之未受蝕刻遮罩保護之部分。舉例而言，該蝕刻可係一各向同性蝕刻，諸如一濕式蝕刻。可使用一各向異性蝕刻，諸如反應離子蝕刻(RIE)。用於圖案化導電載體之其他技術亦可係有用的。舉例而言，導電跡線230或連接墊232之厚度係約10μm。如所展示之導電跡線及連接墊耦合至導通體觸點以形成封裝基板之互連結構。圖案化導電載體以形成耦合至封裝基板中之導通體觸點且稍後耦合至一覆晶之晶粒觸點的導電跡線及連接墊。
在圖案化導電載體之後，移除遮罩。舉例而言，可藉由灰化移除遮罩。用於移除遮罩之其他技術亦可係有用的。
如所形成之封裝基板包含具有互連結構之一基底基板106。如所展示之封裝基板包含具有在封裝基板之一晶粒區域及一非晶粒區域中之導通體觸點107及導電跡線230之互連結構。
參考圖11c，將在晶粒之一作用表面220b上具有晶粒觸點270之一覆晶220安裝至晶粒區域105a上。在一覆晶應用之情形中，將連接墊232安置於封裝基板之晶粒區域中。如所展示之連接墊232經組態以匹配覆晶之晶粒觸點270之圖案。諸如一基於環氧樹脂之聚合材料之一底填充物(未展示)可提供於覆晶與封裝基板之間的空間中。另一選擇係，無底填充物提供於覆晶與封裝基板之間。
在封裝基板上形成一帽蓋190。舉例而言，施配一囊封材料以囊封覆晶。舉例而言，施配一囊封材料以填充晶粒觸點之間的空間且覆蓋覆晶之非作用表面。在一項實施例中，囊封物係一模製化合物，諸如模製環氧樹脂材料。提供其他類型之囊封材料亦可係有用的。
在一項實施例中，藉由轉移模製技術形成帽蓋。將諸如一模製化合物之囊封材料施配至模製總成中，從而環繞覆晶之側且覆蓋非作用表面以形成帽蓋，如圖11d中所展示。在模製之後，將經模製晶粒與模具分開。用於形成帽蓋之其他適合類型之技術亦可係有用的。舉例而言，亦可藉由印刷或壓縮模製形成帽蓋。
在另一實施例中，藉由一膜輔助之轉移模製技術形成帽蓋。舉例而言，倚靠一模具(未展示)之外形放置一膜。在一項實施例中，當倚靠模具放置封裝基板及晶粒時，該膜接觸覆晶之非作用表面。帽蓋環繞覆晶之側，從而使覆晶之非作用表面曝露以形成類似於圖3中所展示之半導體封裝之一半導體封裝。照此，帽蓋之第一表面與覆晶之非作用表面實質上共面。藉由提供不覆蓋晶粒之非作用表面之一帽蓋幫助改良來自晶粒之熱耗散。外部散熱座亦可附接至晶粒之非作用表面以進一步改良熱耗散。
程序藉由形成耦合至導電導通體觸點之封裝觸點160而繼續，如圖11d中所展示。舉例而言，在封裝基板之導通體觸點之第二表面107b上形成封裝觸點，類似於圖10j中所闡述。照此，將不闡述或詳細闡述共同特徵。形成諸如圖2或圖3中所展示之半導體封裝之一半導體封裝。
如關於圖10a至圖10j及圖11a至圖11d所闡述之該等程序產生優點。舉例而言，在一項實施例中，藉由電鍍形成導通體觸點。就控制導通體觸點相對於基底基板之表面之高度而言，電鍍技術之使用提供靈活性。舉例而言，電鍍技術使得導通體觸點之第二表面能夠相對於 基底基板之第二表面實質上共面或不共面(包含突出或凹入)。提供安置於基底基板之第二表面下面或相對於基底基板之第二表面凹入的導通體觸點之第二表面係進一步有利的，此乃因其提供用於較佳接納封裝觸點之凹部或凹坑。另外，舉例而言，藉由一蝕刻程序形成導電跡線。舉例而言，蝕刻程序相對於其他技術呈現用於形成導電跡線之一相對低成本之解決方案。
此外，如所呈現，封裝基板包含固持在一起且被基底基板環繞之複數個導通體觸點。照此，導通體觸點將不容易地被拆卸。相對於其他類型之封裝(諸如熱無引線陣列(TLA))，此允許經改良穩健性及可靠性，諸如增強之引線拉拔強度、晶粒墊跌落等。如所形成之封裝基板包含在晶粒區域及非晶粒區域中之導通體觸點。照此，該程序使得能夠形成用作晶粒之扇入及扇出重新分佈結構之封裝基板，從而達成經重新分佈之扇入及扇出外部封裝連接。如圖11d之一替代實施例中所闡述之半導體封裝可具有經改良熱效能，此乃因覆晶之非作用表面經曝露以用於耗散熱。此外，此組態亦允許包含額外散熱座或散熱器以進一步增強熱耗散。
圖12a至圖12f展示用於形成一半導體封裝之一程序之另一實施例。該程序類似於圖10a至圖10j及圖11a至圖11d中所闡述之程序。參考圖12a，提供一部分地經處理之封裝基板。該部分地經處理之封裝基板處於如圖10c中所闡述之處理階段。舉例而言，基於如已闡述之技術或其他適合技術而移除模製結構之部分，從而留下突出部分。在薄化程序之後之模製結構之突出部分可稱為一封裝基板之基底基板106，如圖10c中所闡述。基底基板包含複數個腔119，如圖12a中所展示。照此，可不闡述或詳細闡述共同元件。
參考圖12b，提供一導電載體或引線框1430。舉例而言，導電載體可用作封裝基板之互連結構之部分。在一項實施例中，導電載體包 含一多層堆疊。在一項實施例中，導電載體包含第一導電層、第二導電層及第三導電層。提供其他數目層之導電層以形成多層堆疊亦可係有用的。
在一項實施例中，第一導電層1431包含一銅層。第一導電層包含第一主要表面1431a及第二主要表面1431b。舉例而言，第一導電層係足夠厚以支撐結構。在第一導電層1431之第一主要表面1431a上方提供具有第一主要表面1433a及第二主要表面1433b之第二導電層1433。在一項實施例中，第二導電層1433包含一鎳層。在第二導電層之第一主要表面1433a上方形成具有第一主要表面1435a及第二主要表面1435b之第三導電層1435。在一項實施例中，第三導電層包含與第一導電層相同之材料。舉例而言，第三導電層包含銅。用不同於第一導電層之材料提供第三導電層亦可係有用的。在一項實施例中，第二導電層包含不同於第三導電層之材料。任何其他適合類型之材料可用於第二導電層，只要其提供第二導電層與第三導電層之間的蝕刻選擇性。其他適合類型之材料亦可用於第一導電層、第二導電層及第三導電層。
在一項實施例中，藉由電鍍形成第二導電層及第三導電層。舉例而言，可採用電化學或無電電鍍來形成第二導電層及第三導電層。導電載體之第一導電層因此亦用作用於形成第二導電層之電鍍程序之一基底或基板而第二導電層用作用於形成第三導電層之電鍍程序之一基底或基板。亦可採用其他適合類型之技術來形成第二導電層及第三導電層。舉例而言，若第二導電層係為高電阻(諸如鎳)則其係足夠薄的。其他適合厚度亦可係有用的。舉例而言，第三導電層之厚度可變化至待稍後形成之導電跡線及連接墊之一所要厚度。
在一項實施例中，在導電載體之一第一表面1430a上提供一黏合層1220以促進將基底基板106附接至導電載體。舉例而言，在第三導 電層1435之第二表面1435a上方提供一黏合層。舉例而言，黏合層包含一UV敏層壓材料或熱敏層壓材料。亦可使用任何其他適合類型之黏合劑材料。黏合層可係提供將基底基板接合至導電載體之第一表面之任何類型之黏合劑。黏合層可呈不同形式。舉例而言，黏合層可係一膠帶、一液體或一膏。可使用各種技術將黏合層提供於導電載體上。所採用之技術可取決於黏合劑之類型或形式。舉例而言，一膠帶黏合劑可藉由層壓提供於導電載體上，一膏黏合劑可藉由印刷提供於導電載體上而一液體黏合劑可藉由旋塗提供於導電載體上。亦可採用其他適合類型之技術。
參考圖12b，在一項實施例中，憑藉如上文所闡述之黏合層1220之使用將基底基板之一第一表面106a附接至導電載體之第一表面1430a。根據所使用之設備及黏合劑類型使用任何適合技術將基底基板附接至導電載體。
程序繼續以移除黏合層1220之經曝露部分，如圖12c中所展示。在一項實施例中，可藉由一圖案化程序移除黏合層之部分。可在一圖案化遮罩層之幫助下執行黏合層之圖案化。可藉由任何適合蝕刻技術達成黏合層之圖案化。舉例而言，在基底基板之第二表面106b上方提供諸如一光阻劑之一圖案化蝕刻遮罩(未展示)。另一選擇係，基底基板106可用作一蝕刻遮罩。可使用蝕刻遮罩來執行一蝕刻以移除黏合層之未受蝕刻遮罩保護之部分。如圖12c中所展示，移除在基底基板之突出部分之間的腔119中之黏合層之部分。照此，曝露在突出部分之間的腔中之第三導電層1435之第一表面1435a之部分。舉例而言，該蝕刻可係濕式蝕刻或乾式蝕刻。亦可採用其他適合技術來移除黏合層之部分。保留接觸基底基板之第一表面106a之黏合劑120。
在圖案化黏合層之後，移除遮罩。舉例而言，可藉由灰化移除遮罩。用於移除遮罩之其他技術亦可係有用的。
參考圖12d，程序繼續以形成封裝基板之導通體觸點107。如所展示，在突出部分之間的腔或通孔119中形成導通體觸點。在一項實施例中，藉由類似於圖10f中所闡述之程序及材料之程序及材料形成導通體觸點。舉例而言，導通體觸點可包含單個或多個電鍍層。照此，如所形成之導通體觸點類似於如圖10f中所闡述之導通體觸點。照此，將不闡述或詳細闡述導通體觸點之特徵。
程序藉由移除導電載體之第一導電層1431及第二導電層1433而繼續，如圖12e中所展示。在一項實施例中，藉由一蝕刻程序移除導電載體之第一導電層及第二導電層。在一項實施例中，該蝕刻程序包含一個兩步驟蝕刻程序。舉例而言，第一蝕刻移除第一導電層1431。因此，第二導電層在第一導電層之移除期間用作一蝕刻停止或障壁層。舉例而言，第二蝕刻移除第二導電層1433。由於第二導電層及第三導電層包含不同材料，因此第二蝕刻停止在第三導電層之第二表面1435b上。照此，在第二導電層之移除期間將不過蝕第三導電層。可修整該蝕刻程序(諸如化學及其他參數)以相對於其他材料選擇性地移除所要材料。亦可採用其他適合類型之技術來移除第一導電層及第二導電層。
在一項實施例中，程序繼續以形成封裝基板之導電跡線130及連接墊132，如圖12fi中所展示。在一項實施例中，藉由圖案化剩餘第三導電層1435而形成封裝基板之導電跡線及連接墊。可在一圖案化遮蔽層之幫助下執行第三導電層之圖案化。可藉由任何適合蝕刻技術達成第三導電層之圖案化。舉例而言，在第三導電層之第二表面1435b上方提供諸如光阻劑之一圖案化蝕刻遮罩(未展示)。可使用蝕刻遮罩來執行一蝕刻以移除第三導電層之未受蝕刻遮罩保護之部分。舉例而言，該蝕刻可係一各向同性蝕刻，諸如一濕式蝕刻。可使用一各向異性蝕刻，諸如反應離子蝕刻(RIE)。用於圖案化第三導電層之其他技 術亦可係有用的。如圖12fi中所展示，第三導電層之厚度界定所形成之導電跡線及連接墊之厚度。如所展示之導電跡線及連接墊耦合至導通體觸點160以形成封裝基板之互連結構。
在圖案化第三導電層之後，移除遮罩。舉例而言，可藉由灰化移除遮罩。用於移除遮罩之其他技術亦可係有用的。
可視情況提供一絕緣層，從而覆蓋且填充導電跡線及連接墊之間的空間，類似於圖10h中所闡述。將包含圖10i中類似地闡述之電路組件之一晶粒附接至封裝基板之晶粒區域。程序如圖10i中類似地闡述且向前繼續。照此，將不闡述或詳細闡述此等程序步驟。程序繼續直至形成類似於圖1中所展示之封裝之一封裝。
在另一實施例中，在移除導電載體1430之第一導電層1431及第二導電層1433之後形成封裝基板之導電跡線230及連接墊232，如圖12fii中所展示。舉例而言，藉由圖案化第三導電層1435而形成封裝基板之導電跡線及連接墊。第三導電層之圖案化類似於關於圖11b所闡述之圖案化。如圖12fii中所展示，第三導電層之厚度界定所形成之導電跡線及連接墊之厚度。將如所展示之形成於封裝基板之晶粒區域中之連接墊耦合至導通體觸點以形成封裝基板之互連結構。圖案化第三導電層以形成耦合至導通體觸點且稍後耦合至一覆晶之晶粒觸點之導電跡線及連接墊。
在形成導電跡線及連接墊之後，將在晶粒之一作用表面上具有晶粒觸點之一覆晶220安裝至晶粒區域上，類似於關於圖11c所闡述。程序如圖11c中類似地闡述且向前繼續。照此，將不闡述或詳細闡述此等程序步驟。程序繼續直至形成類似於圖2或圖3中所展示之封裝之一封裝。
關於圖12a至圖12f所闡述之實施例包含如關於圖10a至圖10j及圖11a至圖11d所闡述之某些或所有優點。照此，將不闡述或詳細闡述此 等優點。如關於圖12a至圖12f所闡述之實施例產生額外優點。使用模製技術形成如所闡述之基底基板。舉例而言，基底基板之厚度可由模套上之突出部之高度界定。因此，此方法提供靈活性且允許形成各種厚度之基底基板或封裝基板。
另外，在一項實施例中，將諸如鎳及銅層之第二導電層及第三導電層電鍍至第一導電層上以形成導電載體以用於較佳處置。舉例而言，諸如鎳之第二導電層在第一導電層之移除期間充當一障壁。照此，在第一導電層之移除期間將不過蝕第三導電層及導通體觸點。
如所闡述，藉由電鍍形成圖12a至圖12f中之導電載體之第三導電層(其用於形成導電跡線)。此允許較佳控制導電跡線之厚度。舉例而言，可形成具有較精細或較薄輪廓之導電跡線。具有較薄輪廓之導電跡線需要一較短蝕刻時間從而導致較容易程序控制且減小過蝕至導通體觸點中之風險。此外，電鍍技術不需要載體之平直度之嚴密控制。
圖13a至圖13f展示用於形成一半導體封裝之一程序之另一實施例。該程序類似於圖10a至圖10j、圖11a至圖11d及圖12a至圖12f中所闡述之程序。照此，可不闡述或詳細闡述共同元件。
參考圖13a，提供一部分地經處理之封裝基板。該部分地經處理之封裝基板處於如圖12d中所闡述之處理階段。舉例而言，提供導電載體1430且在突出部分之間的腔或通孔119中形成導通體觸點107。藉由如圖12b中所闡述之程序及材料形成導電載體，而在一項實施例中藉由類似於圖10f中所闡述之程序及材料之程序及材料形成導電導通體觸點。照此，將不闡述或詳細闡述導電載體1430及導通體觸點107之特徵。
參考圖13b，程序藉由移除導電載體1430之第一導電層1431而繼續。在一項實施例中，可執行一蝕刻程序以移除第一導電層。用於移除第一導電層之其他技術亦可係有用的。舉例而言，該蝕刻移除第一 導電層且停止在第二導電層之第二表面1433b處。照此，第二導電層用作一蝕刻停止層。
在一項實施例中，程序繼續以形成封裝基板之進一步互連層級。程序繼續以在導通體觸點上方形成導電螺柱172且將導電螺柱172耦合至導通體觸點，如圖13c中所展示。在一項實施例中，移除第二導電層1433及第三導電層1435之部分以形成導電螺柱172。在一項實施例中，圖案化導電載體1430之第二導電層及第三導電層以形成界定導電螺柱172及在該等導電螺柱中間的空間1519之一圖案，如圖13c中所展示。舉例而言，可在導通體觸點之中心上方形成導電螺柱。在除導通體觸點之中心以外之區域上方形成導電螺柱亦可係有用的。可在一圖案化遮蔽層之幫助下執行導電載體之第二導電層及第三導電層之圖案化。可藉由任何適合蝕刻技術達成第二導電層及第三導電層之圖案化。舉例而言，在第一導電層1431上方提供諸如光阻劑之一圖案化蝕刻遮罩(未展示)。可使用蝕刻遮罩執行一個兩步驟蝕刻程序以移除第二導電層及第三導電層之未受蝕刻遮罩保護之部分。舉例而言，第一蝕刻移除第二導電層1433之未受遮罩保護之部分。因此，第三導電層1435在第二導電層之部分之移除期間用作一蝕刻停止層。舉例而言，第二蝕刻移除第三導電層1435之未受遮罩保護之部分。舉例而言，第二蝕刻停止在基底基板上之黏合劑120處。用於圖案化第二導電層及第三導電層之其他技術亦可係有用的。
在一項實施例中，如所形成之導電螺柱包含一多層堆疊，如圖13c中所展示。舉例而言，如所形成之導電螺柱之寬度及厚度可小於或等於導通體觸點之寬度及厚度。其他適合寬度亦可係有用的。如所展示之導電螺柱之厚度對應於導電載體之第二導電層及第三導電層之厚度。
提供一絕緣層174，從而覆蓋且填充導電螺柱172之間的空間， 如圖13d中所展示。絕緣層提供導電螺柱之間的絕緣。在一項實施例中，絕緣層包含諸如焊料遮罩或無機絕緣膜之一介電材料。舉例而言，可藉由模製或層壓技術形成絕緣層。用於形成絕緣層之其他類型之介電材料及技術亦可係有用的。如圖13d中所展示，圍繞導電螺柱形成絕緣層，從而曝露導電螺柱之第一表面172a。舉例而言，絕緣層之厚度可與導電螺柱之厚度實質上相同或小於導電螺柱之厚度。
參考圖13e，程序繼續以形成導電跡線130及連接墊132。在一項實施例中，導電跡線及連接墊由不同於導電螺柱之材料之一材料形成。諸如與導電螺柱相同之其他類型之導電材料亦可係有用的。在一項實施例中，藉由電鍍形成導電跡線及連接墊。舉例而言，可採用電化學或無電電鍍來形成導電跡線及連接墊。導電螺柱之第一導電層因此亦用作用於電鍍程序之一基底或基板。亦可使用用於形成導電跡線及連接墊之其他適合方法。舉例而言，導電跡線或連接墊之厚度可低至約10μ。如所展示，導電跡線在封裝基板之晶粒區域及非晶粒區域中形成於絕緣層174及導電螺柱之頂部表面上方且電耦合至導電螺柱172。導電跡線130可自導電螺柱172之側表面延伸。在其中導電螺柱172包含一多層堆疊之情形中，導電跡線130可自導電螺柱172之多層堆疊之兩個或兩個以上層延伸。
藉由一黏合層150將包含圖10i中類似地闡述之電路組件之一晶粒110附接至封裝基板之晶粒區域。程序如圖10i中類似地闡述且向前繼續。照此，將不闡述或詳細闡述此等程序步驟。程序繼續直至形成類似於圖4中所展示之封裝的如圖13fi中所展示之一封裝。
在另一實施例中，在形成絕緣層174之後形成封裝基板之導電跡線230及連接墊232，如圖13d中所闡述。在一項實施例中，導電跡線及連接墊由不同於導電螺柱之材料之一材料形成。諸如與導電螺柱相同之其他類型之導電材料亦可係有用的。在一項實施例中，藉由電鍍 形成導電跡線及連接墊。舉例而言，可採用電化學或無電電鍍來形成導電跡線及連接墊。導電螺柱之第一導電層因此亦用作用於電鍍程序之一基底或基板。亦可使用用於形成導電跡線及連接墊之其他適合方法。舉例而言，導電跡線或連接墊之厚度可低至約10μm。如所展示，導電跡線及連接墊形成於封裝基板之晶粒區域中之絕緣層174上方且電耦合至導電螺柱172。導電跡線及連接墊耦合至導電螺柱且稍後耦合至一覆晶之晶粒觸點270。
在形成導電跡線及連接墊之後，將在晶粒之一作用表面上具有晶粒觸點270之一覆晶220安裝至晶粒區域上，類似於關於圖11c所闡述。程序如圖11c中類似地闡述且向前繼續。照此，將不闡述或詳細闡述此等程序步驟。程序繼續直至形成類似於圖6中所展示之封裝的如圖13fii中所展示之一封裝。
圖14a至圖14e展示用於形成一半導體封裝之一程序之另一實施例。該程序類似於圖10a至圖10j、圖11a至圖11d、圖12a至圖12f及圖13a至圖13f中所闡述之程序。照此，可不闡述或詳細闡述共同元件。
參考圖14a，提供一部分地經處理之封裝基板。該部分地經處理之封裝基板處於如圖13b中所闡述之處理階段。舉例而言，在突出部分之間的腔或通孔中形成導通體觸點107且移除導電載體1430之第一導電層1431。
程序繼續以移除第二導電層1433。在一項實施例中，可執行一蝕刻程序以移除第二導電層。由於第二導電層及第三導電層包含不同材料，因此(舉例而言)蝕刻停止在第三導電層之第二表面1435b處，從而曝露第三導電層之表面。用於移除第二導電層之其他技術亦可係有用的。
參考圖14b，程序繼續以形成封裝基板之進一步互連層級170。程序繼續以在導電導通體觸點上方形成導電螺柱272。程序繼續以在 導通體觸點上方形成導電螺柱272，如圖14b中所展示。在一項實施例中，移除第三導電層1435之部分以形成導電螺柱。在一項實施例中，圖案化導電載體之第三導電層以形成界定導電螺柱272及在該等導電螺柱中間的腔或通孔1619之一圖案，如圖14b中所展示。可在一圖案化遮蔽層之幫助下執行導電載體之第三導電層之圖案化。可藉由任何適合蝕刻技術達成第三導電層之圖案化。舉例而言，在第三導電層上方提供諸如光阻劑之一圖案化蝕刻遮罩(未展示)。可使用蝕刻遮罩來執行一蝕刻程序以移除第三導電層之未受蝕刻遮罩保護之部分。用於圖案化第二導電層及第三導電層之其他技術亦可係有用的。如圖14b中所展示，移除第三導電層之未受遮罩保護之部分。
如所形成之導電螺柱272包含一單個導電層。舉例而言，如所形成之導電螺柱之寬度及厚度可小於或等於導通體觸點之寬度及厚度。其他適合寬度亦可係有用的。如所展示之導電螺柱之厚度對應於第三導電層1435之厚度。
提供一絕緣層274，從而覆蓋且填充導電螺柱272之間的空間，如圖14c中所展示。絕緣層提供導電螺柱之間的絕緣。在一項實施例中，絕緣層包含諸如焊料遮罩或無機絕緣膜之一介電材料。舉例而言，可藉由模製或層壓技術形成絕緣層。用於形成絕緣層之其他類型之介電材料及技術亦可係有用的。如圖14c中所展示，圍繞導電螺柱形成絕緣層，從而曝露導電螺柱之第一表面272a。舉例而言，絕緣層274之厚度可與導電螺柱272之厚度實質上相同或小於導電螺柱272之厚度。
程序繼續以形成在絕緣層274上方且耦合至導電螺柱272之導電跡線130及連接墊132。在一項實施例中，導電跡線130及連接墊132由與導電螺柱272相同之材料(諸如銅)形成。諸如不同於導電螺柱之其他類型之導電材料亦可係有用的。在一項實施例中，藉由電鍍形成導 電跡線及連接墊。舉例而言，可採用電化學或無電電鍍來形成導電跡線及連接墊。導電螺柱272因此亦用作用於電鍍程序之一基底或基板。亦可使用用於形成導電跡線之其他適合方法。舉例而言，導電跡線或連接墊之厚度可低至約10μm。如所展示，導電跡線在封裝基板之晶粒區域及非晶粒區域中形成於絕緣層274及導電螺柱之頂部表面上方且電耦合至導電螺柱272。導電跡線130可自導電螺柱272之側表面延伸。
參考圖14ei，藉由一黏合層150將包含圖12i中類似地闡述之電路組件之一晶粒110附接至封裝基板之晶粒區域。程序如圖10i中類似地闡述且向前繼續。照此，將不闡述或詳細闡述此等程序步驟。程序繼續直至形成類似於圖5中所展示之封裝的如圖14ei中所展示之一封裝。
在另一實施例中，在形成絕緣層274之後形成封裝基板之導電跡線230及連接墊232，如圖14c中所闡述。在一項實施例中，導電跡線及連接墊由與導電螺柱272相同之材料(諸如銅)形成。諸如不同於導電螺柱之其他類型之導電材料亦可係有用的。在一項實施例中，藉由電鍍形成導電跡線及連接墊。舉例而言，可採用電化學或無電電鍍來形成導電跡線及連接墊。導電螺柱272因此亦用作用於電鍍程序之一基底或基板。亦可使用用於形成導電跡線及連接墊之其他適合方法。 舉例而言，導電跡線或連接墊之厚度可低至約10μm。如所展示，導電跡線形成於絕緣層274及在封裝基板之晶粒區域中之導電螺柱272之頂部表面上方且電耦合至導電螺柱272。導電跡線及連接墊耦合至導電螺柱272且稍後耦合至一覆晶之晶粒觸點270。
在形成導電跡線及連接墊之後，將在晶粒之一作用表面上具有晶粒觸點270之一覆晶220安裝至晶粒區域上，類似於關於圖11c所闡述。程序如圖11c中類似地闡述且向前繼續。照此，將不闡述或詳細 闡述此等程序步驟。程序繼續直至形成類似於圖7中所展示之封裝之一封裝。
關於圖13a至圖13f及圖14a至圖14e所闡述之實施例包含如關於圖10a至圖10j、圖11a至圖11d及圖12a至圖12f所闡述之某些或所有優點。照此，將不闡述或詳細闡述此等優點。如關於圖13a至圖13f及圖14a至圖14e所闡述之實施例產生進一步優點。圖13a至圖13f及圖14a至圖14e之實施例包含形成封裝基板之進一步互連層級。進一步互連層級包含導電螺柱。如所闡述之導電螺柱之寬度小於導通體觸點之寬度。如所闡述之導電螺柱不必形成於導通體觸點之中心處且其相對於導通體觸點之較小寬度允許更多跡線，從而導致跡線之更靈活且高效可佈線性。
另外，藉由電鍍形成如圖13a至圖13f及圖14a至圖14e中所闡述之實施例之導電跡線。此技術允許形成細間距跡線，從而產生較薄封裝。在圖14a至圖14e中所闡述之實施例中，可在移除第一導電層之後移除第二導電層。此允許導電螺柱由係與導通體觸點相同之材料之一單個材料形成。尤其在包含導電跡線、螺柱及導通體觸點的封裝基板之互連結構由一單個材料形成之情況下電阻降低。此進一步增強半導體封裝之效能。此外，如圖14a至圖14e之實施例中所闡述之導電螺柱具有較薄輪廓。此使得能夠形成進一步較薄封裝。
圖15a至圖15h展示用於形成一半導體封裝之一程序之另一實施例。該程序包含類似於圖10a至圖10j、圖11a至圖11d、圖12a至圖12f及圖13a至圖13f及圖14a至圖14e中所闡述之程序之程序。照此，可不闡述或詳細闡述共同程序。參考圖15a，提供一導電載體1430。導電載體1430類似於圖12b中所闡述之導電載體。用於形成導電載體之材料、厚度及程序類似於圖12b中所闡述之材料、厚度及程序。照此，可不闡述或詳細闡述共同元件。在一項實施例中，導電載體亦用作封 裝基板中之導通體觸點同時形成如稍後將闡述之封裝基板之互連結構之部分。
程序繼續以移除第一導電層1431之部分。在一項實施例中，圖案化導電載體1430之第一導電層1431以形成界定封裝基板之導通體觸點307及在該等導通體觸點中間的腔或通孔1719之一圖案。可在一圖案化遮蔽層之幫助下執行導電載體之第一導電層之圖案化。可藉由任何適合蝕刻技術達成第一導電層之圖案化。舉例而言，在導電載體上方提供諸如光阻劑之一圖案化蝕刻遮罩(未展示)。可使用蝕刻遮罩來執行一蝕刻以移除第一導電層之未受蝕刻遮罩保護之部分。舉例而言，該蝕刻可係一各向同性蝕刻，諸如一濕式蝕刻。可使用一各向異性蝕刻，諸如反應離子蝕刻(RIE)。由於第一導電層及第二導電層包含不同材料，因此(舉例而言)蝕刻停止在第二導電層1433之第二表面1433b處，從而曝露第二導電層之表面。照此，第二導電層用作一蝕刻停止層。用於圖案化第一導電層之其他技術亦可係有用的。
在圖案化第一導電層之後，移除遮罩。舉例而言，可藉由灰化移除遮罩。用於移除遮罩之其他技術亦可係有用的。
程序藉由在導電載體上方形成一基板材料而繼續。在一項實施例中，一基板材料施配於導電載體上方且填充導通體觸點307之間的腔1719。在一項實施例中，基板材料係一模製化合物，諸如模製環氧樹脂材料。提供其他適合類型之基板材料亦可係有用的。
在一項實施例中，藉由轉移模製技術形成基板材料。舉例而言，將模製材料沈積至模製基板中，從而填充導通體觸點中間的腔。在模製之後，將模製結構與模具分開。用於形成基板材料之其他適合類型之技術亦可係有用的。舉例而言，亦可藉由印刷、膜輔助之模製或壓縮模製形成基板材料。
程序繼續以移除模製結構之部分。在一項實施例中，移除第一 導電層上方之模製材料之過多部分。在一項實施例中，藉由研磨移除第一導電層上方之模製材料之過多部分。亦可使用其他適合技術來移除模製材料之過多部分。在一項實施例中，研磨程序經執行以移除模製材料之過量部分且停止在導通體觸點之第二表面307b處，從而將模製材料留在導通體觸點中間，如圖15c中所展示。在研磨程序之後保留在導電導通體觸點中間的模製材料可稱為封裝基板之基底基板。模製材料亦用作提供毗鄰導通體觸點之間的電隔離之絕緣層。
在一項實施例中，程序繼續以形成封裝基板之進一步互連層級。程序繼續以在導通體觸點上方形成導電螺柱372。在一項實施例中，移除第二導電層及第三導電層之部分以形成導電螺柱372。在一項實施例中，圖案化導電載體之第二導電層1433及第三導電層1435以形成界定導電螺柱及在該等導電螺柱中間的空間1739之一圖案，如圖15d中所展示。可在一圖案化遮蔽層之幫助下執行導電載體之第二導電層及第三導電層之圖案化。可藉由任何適合蝕刻技術達成第二導電層及第三導電層之圖案化。舉例而言，在第三導電層上方提供諸如光阻劑之一圖案化蝕刻遮罩(未展示)。可使用蝕刻遮罩來執行一個兩步驟蝕刻程序以移除第二導電層及第三導電層之未受蝕刻遮罩保護之部分。舉例而言，第一蝕刻移除第三導電層1435之未受遮罩保護之部分。因此，第二導電層1433在第三導電層1435之部分之移除期間用作一蝕刻停止層。舉例而言，第二蝕刻移除第二導電層1433之未受遮罩保護之部分。舉例而言，第二蝕刻停止在導電導通體觸點之第一表面307a處。用於圖案化第二導電層及第三導電層之其他技術亦可係有用的。
在一項實施例中，如所形成之導電螺柱372包含一多層堆疊3721-2，如圖15d中所展示。舉例而言，如所形成之導電螺柱之寬度及厚度可小於或等於導通體觸點之寬度及厚度。其他適合寬度亦可係有用的。 如所展示之導電螺柱之厚度對應於導電載體之第二導電層及第三導電層之厚度。
提供一絕緣層374，從而覆蓋且填充導電螺柱372之間的空間，如圖15e中所展示。絕緣層提供導電螺柱之間的絕緣。在一項實施例中，絕緣層包含諸如焊料遮罩或無機絕緣膜之一介電材料。舉例而言，可藉由模製或層壓技術形成絕緣層。用於形成絕緣層之其他類型之介電材料及技術亦可係有用的。如圖15e中所展示，圍繞導電螺柱形成絕緣層，從而曝露導電螺柱之第一表面372a。舉例而言，絕緣層374之厚度可與導電螺柱372之厚度實質上相同或小於導電螺柱372之厚度。
程序繼續以形成封裝基板之導電跡線130及連接墊132，如圖15f中所展示。在一項實施例中，導電跡線130及連接墊132由與導電螺柱相同之材料形成。諸如不同於導電螺柱之其他類型之導電材料亦可係有用的。在一項實施例中，藉由電鍍形成導電跡線130及連接墊132。舉例而言，可採用電化學或無電電鍍來形成導電跡線及連接墊。導電螺柱372之第一導電層3721及/或第二導電層3722因此亦用作用於電鍍程序之一基底或基板。亦可使用用於形成導電跡線及連接墊之其他適合方法。舉例而言，導電跡線或連接墊之厚度可低至約10μm。如所展示，導電跡線在封裝基板之晶粒區域及非晶粒區域中形成於絕緣層374及導電螺柱372之頂部表面上方且電耦合至導電螺柱372。導電跡線130可自導電螺柱372之側表面延伸。在其中導電螺柱372包含一多層堆疊之情形中，導電跡線130可自導電螺柱372之多層堆疊之兩個或兩個以上層延伸。
藉由一黏合層150將包含圖10i中類似地闡述之電路組件之一晶粒110附接至封裝基板之晶粒區域，如圖15g中所展示。程序如圖10i中類似地闡述且向前繼續。照此，將不闡述或詳細闡述此等程序步驟。 程序繼續直至形成類似於圖8中所展示之封裝的如圖15h中所展示之一封裝。
圖16a至圖16g展示用於形成一半導體封裝之一程序之另一實施例。該程序包含類似於圖10a至圖10j、圖11a至圖11d、圖12a至圖12f及圖13a至圖13f、圖14a至圖14e及圖15a至圖15h中所闡述之程序之程序。照此，可不闡述或詳細闡述共同元件。參考圖16a，提供一部分地經處理之封裝基板。該部分地經處理之封裝基板處於如圖15c中所闡述之處理階段。舉例而言，模製材料(舉例而言)保留在導通體觸點307中間的腔中。在研磨程序之後保留在導通體觸點中間的模製材料可稱為封裝基板之基底基板306。模製材料亦用作提供毗鄰導通體觸點之間的電隔離之絕緣層。
程序藉由移除導電載體之第二導電層1433及第三導電層1435而繼續，如圖16b中所展示。在一項實施例中，藉由一蝕刻程序移除導電載體之第二導電層及第三導電層。舉例而言，該蝕刻程序可係一個兩步驟蝕刻程序。舉例而言，第一蝕刻移除第三導電層1435。因此，第二導電層1433在第三導電層1435之移除期間用作一蝕刻停止層。舉例而言，第二蝕刻移除第二導電層1433。舉例而言，第二蝕刻停止在導通體觸點之第一表面307a處。亦可採用其他適合類型之技術來移除第二導電層及第三導電層。
參考圖16c，程序繼續以形成封裝基板之進一步互連層級。在一項實施例中，在導通體觸點之第一表面307a及基底基板306a上方提供一絕緣層474，如圖16c中所展示。在一項實施例中，絕緣層包含諸如一UV敏壓層之一光敏介電材料。絕緣層474之厚度界定待稍後形成之導電螺柱472之厚度。舉例而言，可藉由模製或層壓技術形成絕緣層。其他類型之介電材料及沈積技術對於形成絕緣層亦可係有用的。
程序繼續以移除絕緣層之部分。在一項實施例中，圖案化絕緣 層474以形成界定其中將形成封裝基板之導電螺柱472之位置的腔1819，如圖16c中所展示。舉例而言，腔之寬度小於導通體觸點之寬度。可在一圖案化遮蔽層之幫助下執行絕緣層之圖案化。可藉由任何適合蝕刻技術達成絕緣層之圖案化。舉例而言，在絕緣層上方提供諸如光阻劑之一圖案化蝕刻遮罩(未展示)。可使用蝕刻遮罩來執行一蝕刻以移除絕緣層之未受蝕刻遮罩保護之部分。舉例而言，該蝕刻可係一各向同性蝕刻，諸如一濕式蝕刻。可使用一各向異性蝕刻，諸如反應離子蝕刻(RIE)。用於圖案化絕緣層之其他技術亦可係有用的。
程序繼續以在導通體觸點307上方形成導電螺柱472，如圖16d中所展示。在一項實施例中，導電螺柱472可由一單個導電材料形成。舉例而言，導電螺柱可包含與導通體觸點相同之材料。在另一實施例中，導電螺柱可由兩種或兩種以上導電材料形成，從而形成一多層堆疊。舉例而言，多層堆疊可包含銅、鎳或其一組合。其他類型之導電材料亦可係有用的。
在一項實施例中，藉由電鍍形成導電螺柱472。舉例而言，可採用電化學或無電電鍍來形成導電螺柱。因此，可電鍍一或多個層以形成導電螺柱。導通體觸點之第一表面307a因此亦用作用於電鍍程序之一基底或基板。亦可使用用於形成導電螺柱之其他適合方法。舉例而言，導電螺柱之厚度可與絕緣層474之厚度大約相同或低於絕緣層474之厚度。
程序繼續以形成封裝基板之導電跡線及連接墊，如圖16e中所展示。在一項實施例中，導電跡線130及連接墊132由與導電螺柱相同之材料形成。諸如不同於導電螺柱之其他類型之導電材料亦可係有用的。在一項實施例中，藉由電鍍形成導電跡線130及連接墊132。舉例而言，可採用電化學或無電電鍍來形成導電跡線及連接墊。導電螺柱之第一表面472a因此亦用作用於電鍍程序之一基底或基板。亦可使用 用於形成導電跡線及連接墊之其他適合方法。舉例而言，導電跡線或連接墊之厚度可低至約10μm。如所展示，導電跡線及連接墊在封裝基板之晶粒區域及非晶粒區域中形成於絕緣層474及導電螺柱之頂部表面上方且電耦合至導電螺柱472。
藉由一黏合層150將包含圖10i中類似地闡述之電路組件之一晶粒110附接至封裝基板之晶粒區域，如圖16f中所展示。程序如圖10i中類似地闡述且向前繼續。照此，將不闡述或詳細闡述此等程序步驟。程序繼續直至形成類似於圖9中所展示之封裝的如展示圖16g中所展示之一封裝。
關於圖15a至圖15h及圖16a至圖16g所闡述之實施例包含如關於圖10a至圖10j、圖11a至圖11d、圖12a至圖12f、圖13a至圖13f及圖14a至圖14e所闡述之某些或所有優點。照此，將不闡述或詳細闡述此等優點。如關於圖15a至圖15h及圖16a至圖16g所闡述之實施例產生進一步優點。舉例而言，第二導電層在第一導電層之部分之移除期間充當一障壁以形成導通體觸點。照此，導通體觸點之厚度可取決於如所提供之第一導電層之厚度而變化。此外，藉由一蝕刻程序形成如圖15a至圖15h及圖16a至圖16g之實施例中所闡述之導通體觸點。此技術相對於其他技術提供一成本較少之解決方案以形成導通體觸點。
如圖15a至圖15h及圖16a至圖16g中所闡述之實施例允許包含導通體觸點、導電螺柱及導電跡線之互連結構形成於封裝基板之周邊處。照此，曝露在封裝基板之周邊處之互連結構之側表面。此組態改良封裝之熱效能或可用作夾箍連接之雉堞引線。
如圖10a至圖10j、圖11a至圖11d、圖12a至圖12f、圖13a至圖13f、圖14a至圖14e、圖15a至圖15h及圖16a至圖16g中所闡述之實施例提供靈活性且基於設計要求而係可定製的。舉例而言，針對其中期望較大間距之應用(舉例而言，焊料接頭接腳應用)，可採用蝕刻程 序。另一方面，針對需要較小間距及高密度線/空間區域(例如，導電跡線)之應用，可使用電鍍程序。藉由電鍍程序形成之線/空間間距係有利的，此乃因其係較精細的且更穩定的。
圖17至圖18展示一封裝基板之各種實施例之一第一表面之俯視圖。舉例而言，圖17展示如圖1至圖3中所闡述之實施例之一第一表面之俯視圖。如圖17中所展示，取決於化學蝕刻技術之能力，一個導電跡線在一間距A內能夠在兩個導通體觸點之間通過。另一方面，圖18展示如圖4至圖9中所闡述之實施例之一第一表面之俯視圖。參考圖18，封裝基板包含導電螺柱。針對相同間距A，導電螺柱使得至少兩個或兩個以上跡線能夠在兩個導通體觸點之間通過，此取決於導電螺柱之寬度。此外，導電螺柱不必定位於導通體觸點之中心處，從而導致跡線之更靈活且高效可佈線性。
可以其他具體形式來體現本發明，而不背離其精神或基本特性。因此，應在所有態樣中將前述實施例視為說明性而非限制本文中所闡述之本發明。
100‧‧‧半導體封裝
101‧‧‧封裝基板
103a‧‧‧第一主要表面
103b‧‧‧第二主要表面
105a‧‧‧第一區域/晶粒區域
105b‧‧‧第二區域/非晶粒區域
106‧‧‧基底基板
106a‧‧‧第一主要表面/第一表面
106b‧‧‧第二主要表面/第二表面
107‧‧‧導通體觸點
107a‧‧‧第一表面
107b‧‧‧第二表面
110‧‧‧晶粒/半導體晶片
110a‧‧‧第一表面/非作用表面
110b‧‧‧第二表面/作用表面
112‧‧‧線接合
119‧‧‧腔/通孔
120‧‧‧黏合劑
130‧‧‧導電跡線
132‧‧‧連接墊
140‧‧‧絕緣層
150‧‧‧黏合層
160‧‧‧封裝觸點
190‧‧‧帽蓋
190a‧‧‧第一主要表面/第一表面
190b‧‧‧第二主要表面/第二表面

Claims (24)

  1. 一種用於形成一半導體封裝之方法，其包括：提供具有第一主要表面及第二主要表面之一封裝基板，其中該封裝基板包括：一基底基板，其具有一模製材料；及複數個互連結構，其包含延伸穿過該封裝基板之該第一主要表面至該第二主要表面之導通體觸點；提供在其第一表面或第二表面上具有導電觸點之一晶粒，其中該晶粒之該等導電觸點電耦合至該等互連結構；及在該封裝基板上方形成一帽蓋以囊封該晶粒。
  2. 如請求項1之方法，其中提供該封裝基板包括：提供具有複數個腔之一經圖案化模製基板以形成該基底基板。
  3. 如請求項2之方法，其中藉由以下方式形成該經圖案化模製基板：組裝第一模套及第二模套，其中該第二模套係以藉由腔分開之複數個突出部而界定；及將該模製材料施配至該模套總成中以形成具有一基底及複數個突出部分之一模製結構；及移除該模製結構之該基底。
  4. 如請求項2之方法，其中藉由以下方式形成該等導通體觸點：提供具有第一表面及第二表面之一導電載體，其中該第一表面製備有一黏合層；藉由該黏合層將該基底基板附接至該導電載體上；圖案化該黏合層以曝露該等腔中之該導電載體之部分；及在該導電載體之該等經曝露部分上電鍍一導電材料以形成該 等導通體觸點。
  5. 如請求項4之方法，其包括形成耦合至該等導通體觸點以形成該等互連結構之導電跡線。
  6. 如請求項5之方法，其中形成該等導電跡線包括：藉由一遮罩及蝕刻程序圖案化該導電載體之該第二表面。
  7. 如請求項5之方法，其中：該導電載體包括第一導電層、第二導電層及第三導電層，其中藉由電鍍形成該第二導電層及該第三導電層，且該方法包括移除該第一導電層及該第二導電層；及圖案化該第三導電層以形成該等導電跡線。
  8. 如請求項7之方法，其中該第三導電層之厚度界定該等導電跡線之厚度。
  9. 如請求項4之方法，其中：該導電載體包括第一導電層、第二導電層及第三導電層，其中藉由電鍍形成該第二導電層及該第三導電層；且該方法包括形成該封裝基板之進一步互連層級，其中形成該進一步互連層級包括形成耦合至該等導通體觸點之複數個導電螺柱，該導電螺柱之一寬度小於該等導通體觸點之一寬度。
  10. 如請求項9之方法，其中形成該複數個導電螺柱包括：移除該第一導電層；及圖案化該第二導電層及該第三導電層以形成該等導電螺柱。
  11. 如請求項9之方法，其中形成該複數個導電螺柱包括：移除該第一導電層及該第二導電層；及圖案化該第三導電層以形成該等導電螺柱。
  12. 如請求項9之方法，其包括形成耦合至該等導電螺柱之導電跡線，其中該等導通體觸點、導電螺柱及導電跡線形成該等互連 結構。
  13. 如請求項1之方法，其中提供該封裝基板包括：提供經圖案化以形成界定該封裝基板之該等導通體觸點及複數個腔之一圖案的一導電載體；及用一模製材料填充該等腔以形成該封裝基板之該基底基板。
  14. 如請求項13之方法，其中：該導電載體包括第一導電層、第二導電層及第三導電層，其中藉由電鍍形成該第二導電層及該第三導電層；且圖案化該第一導電層以界定該等導通體觸點。
  15. 如請求項14之方法，其包括形成該封裝基板之進一步互連層級，其中形成該進一步互連層級包括形成耦合至該等導通體觸點之複數個導電螺柱，該導電螺柱之一寬度小於該等導通體觸點之一寬度。
  16. 如請求項15之方法，其中形成該複數個導電螺柱包括圖案化該第二導電層及該第三導電層以形成該等導電螺柱。
  17. 如請求項15之方法，其中形成該複數個導電螺柱包括：移除該第二導電層及該第三導電層；提供具有界定待形成於該封裝基板上方之該等導電螺柱之位置之腔的一介電層，其中該等腔曝露該等導通體觸點之部分；及在該等導通體觸點之該等經曝露部分上電鍍一導電材料以形成該等導電螺柱。
  18. 如請求項15之方法，其包括形成耦合至該等導電螺柱之導電跡線，其中該等導通體觸點、導電螺柱及導電跡線形成該等互連結構。
  19. 如請求項18之方法，其中藉由電鍍形成該等導電跡線。
  20. 一種半導體封裝，其包括：一封裝基板，其具有第一主要表面及第二主要表面，其中該封裝基板包括：一基底基板，其具有一模製材料；及複數個互連結構，其包含延伸穿過該封裝基板之該第一主要表面至該第二主要表面之導通體觸點；在其第一表面或第二表面上具有導電觸點之一晶粒，其安置於該封裝基板上，其中該晶粒之該等導電觸點電耦合至該等互連結構；及一帽蓋，其安置於該封裝基板上方且囊封該晶粒。
  21. 如請求項20之半導體封裝，其包括：一黏合劑，其在該基底基板上方，其中該帽蓋藉由該黏合劑與該基底基板分開。
  22. 如請求項20之半導體封裝，其中該封裝基板包括具有耦合至該等導通體觸點之複數個導電螺柱之進一步互連層級，其中該導電螺柱之一寬度小於該等導通體觸點之一寬度。
  23. 如請求項22之半導體封裝，其中該封裝基板包括耦合至該等導電螺柱之導電跡線，其中該等導通體觸點、導電螺柱及該等導電跡線形成該封裝基板之互連結構。
  24. 如請求項20之半導體封裝，其中該封裝基板包含安置於該封裝之周邊處之導通體觸點且其中曝露在該封裝之該等周邊處之該等導通體觸點之側表面。
TW103108828A 2013-03-14 2014-03-12 半導體封裝及封裝半導體裝置之方法 TWI531018B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/802,769 US9087777B2 (en) 2013-03-14 2013-03-14 Semiconductor packages and methods of packaging semiconductor devices

Publications (2)

Publication Number Publication Date
TW201445653A true TW201445653A (zh) 2014-12-01
TWI531018B TWI531018B (zh) 2016-04-21

Family

ID=51504006

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108828A TWI531018B (zh) 2013-03-14 2014-03-12 半導體封裝及封裝半導體裝置之方法

Country Status (4)

Country Link
US (4) US9087777B2 (zh)
CN (1) CN104051334B (zh)
SG (1) SG10201400559PA (zh)
TW (1) TWI531018B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691034B (zh) * 2015-07-24 2020-04-11 德商羅伯特博斯奇股份有限公司 微電子構件裝置的製造方法及微電子構件裝置
TWI694574B (zh) * 2015-08-31 2020-05-21 美商英特爾公司 電子封裝體及形成電氣封裝體之方法
TWI706519B (zh) * 2015-09-08 2020-10-01 美商艾馬克科技公司 具有可路由囊封的傳導基板的半導體封裝及方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9437459B2 (en) * 2014-05-01 2016-09-06 Freescale Semiconductor, Inc. Aluminum clad copper structure of an electronic component package and a method of making an electronic component package with an aluminum clad copper structure
WO2016043697A1 (en) * 2014-09-15 2016-03-24 Intel Corporation Methods to form high density through-mold interconnections
TWI566349B (zh) * 2014-12-04 2017-01-11 矽品精密工業股份有限公司 封裝結構及其製法
US9589871B2 (en) * 2015-04-13 2017-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US10321575B2 (en) * 2015-09-01 2019-06-11 Qualcomm Incorporated Integrated circuit (IC) module comprising an integrated circuit (IC) package and an interposer with embedded passive components
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
US9853011B2 (en) * 2016-03-29 2017-12-26 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
JP6771308B2 (ja) * 2016-05-02 2020-10-21 三菱電機株式会社 回路基板および半導体集積回路の実装構造
US10032850B2 (en) * 2016-05-11 2018-07-24 Texas Instruments Incorporated Semiconductor die with back-side integrated inductive component
US10083866B2 (en) * 2016-07-27 2018-09-25 Texas Instruments Incorporated Sawn leadless package having wettable flank leads
US10229859B2 (en) * 2016-08-17 2019-03-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US10566309B2 (en) 2016-10-04 2020-02-18 Infineon Technologies Ag Multi-purpose non-linear semiconductor package assembly line
DE102017106202B4 (de) * 2017-03-22 2018-11-29 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
US11183460B2 (en) * 2018-09-17 2021-11-23 Texas Instruments Incorporated Embedded die packaging with integrated ceramic substrate
US20210074621A1 (en) * 2019-09-10 2021-03-11 Amazing Microelectronic Corp. Semiconductor package

Family Cites Families (193)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5444033B2 (zh) * 1974-12-28 1979-12-24
US4359491A (en) * 1980-12-31 1982-11-16 Jin An Industrial Co., Ltd. Process for the preparation of a thermal transferable twinkling pattern
US5544469A (en) * 1988-09-26 1996-08-13 Southpac Trust International, Inc. Wrapping material having an extension for design indicia for wrapping flower pots and floral arrangements and methods
US5118540A (en) * 1990-04-23 1992-06-02 Solar Kinetics, Inc. Corrosion resistant flexible reflective film for solar energy applications
US5072520A (en) * 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
US5167992A (en) * 1991-03-11 1992-12-01 Microelectronics And Computer Technology Corporation Selective electroless plating process for metal conductors
JPH04332404A (ja) * 1991-05-07 1992-11-19 Nec Corp 異方性導電材料及びこれを用いた集積回路素子の接続方法
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
JP2679681B2 (ja) * 1995-04-28 1997-11-19 日本電気株式会社 半導体装置、半導体装置用パッケージ及びその製造方法
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
US5773386A (en) * 1997-02-26 1998-06-30 Moore U.S.A. Inc. Durable image direct thermal label
JP3545177B2 (ja) * 1997-09-18 2004-07-21 株式会社荏原製作所 多層埋め込みＣｕ配線形成方法
JP3638771B2 (ja) * 1997-12-22 2005-04-13 沖電気工業株式会社 半導体装置
US6872661B1 (en) 1998-06-10 2005-03-29 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7332375B1 (en) * 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
JP2000068702A (ja) * 1998-08-24 2000-03-03 Sony Corp フィルタ素子およびその製造方法
US6915566B2 (en) * 1999-03-01 2005-07-12 Texas Instruments Incorporated Method of fabricating flexible circuits for integrated circuit interconnections
JP3914654B2 (ja) * 1999-03-17 2007-05-16 株式会社ルネサステクノロジ 半導体装置
TW413874B (en) * 1999-04-12 2000-12-01 Siliconware Precision Industries Co Ltd BGA semiconductor package having exposed heat dissipation layer and its manufacturing method
US6441114B1 (en) * 1999-06-11 2002-08-27 3M Innovative Properties Company Adhesives for use on fluorine-containing or polycarbonate surfaces
US6420779B1 (en) * 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
JP3450236B2 (ja) * 1999-09-22 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
US6689689B1 (en) * 2000-01-05 2004-02-10 Advanced Micro Devices, Inc. Selective deposition process for allowing damascene-type Cu interconnect lines
US6444567B1 (en) * 2000-01-05 2002-09-03 Advanced Micro Devices, Inc. Process for alloying damascene-type Cu interconnect lines
US6455425B1 (en) * 2000-01-18 2002-09-24 Advanced Micro Devices, Inc. Selective deposition process for passivating top interface of damascene-type Cu interconnect lines
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US6613671B1 (en) * 2000-03-03 2003-09-02 Micron Technology, Inc. Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
US6348726B1 (en) * 2001-01-18 2002-02-19 National Semiconductor Corporation Multi row leadless leadframe package
US20040070080A1 (en) * 2001-02-27 2004-04-15 Chippac, Inc Low cost, high performance flip chip package structure
US6437429B1 (en) * 2001-05-11 2002-08-20 Walsin Advanced Electronics Ltd Semiconductor package with metal pads
US6724083B2 (en) * 2001-07-16 2004-04-20 Ars Electronics Co., Ltd. Method of producing semiconductor packages by cutting via holes into half when separating substrate
US7001798B2 (en) * 2001-11-14 2006-02-21 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
US6664615B1 (en) 2001-11-20 2003-12-16 National Semiconductor Corporation Method and apparatus for lead-frame based grid array IC packaging
JP2003197856A (ja) * 2001-12-28 2003-07-11 Oki Electric Ind Co Ltd 半導体装置
US6737298B2 (en) * 2002-01-23 2004-05-18 St Assembly Test Services Ltd Heat spreader anchoring & grounding method & thermally enhanced PBGA package using the same
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
JP3666591B2 (ja) 2002-02-01 2005-06-29 株式会社トッパンＮｅｃサーキットソリューションズ 半導体チップ搭載用基板の製造方法
US20100210745A1 (en) * 2002-09-09 2010-08-19 Reactive Surfaces, Ltd. Molecular Healing of Polymeric Materials, Coatings, Plastics, Elastomers, Composites, Laminates, Adhesives, and Sealants by Active Enzymes
US8304864B2 (en) * 2003-06-25 2012-11-06 Unisem (Mauritius) Holdings Limited Lead frame routed chip pads for semiconductor packages
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
CN100514580C (zh) * 2003-08-26 2009-07-15 宇芯（毛里求斯）控股有限公司 可颠倒无引线封装及其堆叠
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
TWI227046B (en) * 2003-11-11 2005-01-21 United Microelectronics Corp Process of metal interconnects
US7886685B2 (en) * 2003-12-25 2011-02-15 Ebara Corporation Substrate holding apparatus, substrate holding method, and substrate processing apparatus
JP2005236176A (ja) * 2004-02-23 2005-09-02 Torex Semiconductor Ltd 電極パッケージ及び半導体装置
US7214562B2 (en) * 2004-02-25 2007-05-08 Carsem (M) Sdn. Bhd. Method for encapsulating lead frame packages
US6940183B1 (en) * 2004-06-04 2005-09-06 Lu-Chen Hwan Compound filled in lead IC packaging product
US7157791B1 (en) 2004-06-11 2007-01-02 Bridge Semiconductor Corporation Semiconductor chip assembly with press-fit ground plane
JP2006041453A (ja) * 2004-06-22 2006-02-09 Ebara Corp 配線形成方法及び配線形成装置
TWI378983B (en) * 2004-07-27 2012-12-11 Kaneka Corp Adhesive film and utilization thereof
US7413995B2 (en) 2004-08-23 2008-08-19 Intel Corporation Etched interposer for integrated circuit devices
JP4713131B2 (ja) * 2004-11-19 2011-06-29 株式会社マルチ プリント配線板及びそのプリント配線板の製造方法
JP4892834B2 (ja) * 2004-12-27 2012-03-07 宇部興産株式会社 接着性の改良されたポリイミドフィルム、その製法および積層体
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
US7160798B2 (en) * 2005-02-24 2007-01-09 Freescale Semiconductor, Inc. Method of making reinforced semiconductor package
DE102005014748B4 (de) * 2005-03-31 2007-02-08 Advanced Micro Devices, Inc., Sunnyvale Technik zum elektrochemischen Abscheiden einer Legierung mit chemischer Ordnung
TWI388846B (zh) * 2005-07-14 2013-03-11 Jsr Corp An electrical impedance measuring device and a measuring method for connecting an electrical resistance measuring connector and a circuit board
US20070057169A1 (en) * 2005-09-14 2007-03-15 Chung-Chi Hsiao Package structure for an optical sensor
JP4819471B2 (ja) 2005-10-12 2011-11-24 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP2007109825A (ja) 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
JP2007194436A (ja) 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
US8201746B2 (en) * 2006-01-24 2012-06-19 Agency For Science, Technology And Research On-chip antenna and a method of fabricating the same
US7816186B2 (en) * 2006-03-14 2010-10-19 Unisem (Mauritius) Holdings Limited Method for making QFN package with power and ground rings
US20070246821A1 (en) 2006-04-20 2007-10-25 Lu Szu W Utra-thin substrate package technology
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
JP4431123B2 (ja) * 2006-05-22 2010-03-10 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US7902660B1 (en) * 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
MY142210A (en) * 2006-06-05 2010-11-15 Carsem M Sdn Bhd Multiple row exposed leads for mlp high density packages
US9281218B2 (en) * 2006-08-30 2016-03-08 United Test And Assembly Center Ltd. Method of producing a semiconductor package
TWI514348B (zh) * 2006-09-29 2015-12-21 Semiconductor Energy Lab 顯示裝置和電子裝置
JP2008091638A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP5044189B2 (ja) * 2006-10-24 2012-10-10 リンテック株式会社 複合型半導体装置の製造方法、及び複合型半導体装置
JP5074738B2 (ja) * 2006-10-24 2012-11-14 リンテック株式会社 複合型半導体装置用スペーサーシート、及び複合型半導体装置の製造方法
US20080116587A1 (en) * 2006-11-16 2008-05-22 Chun Ho Fan Conductor polymer composite carrier with isoproperty conductive columns
TWI316749B (en) 2006-11-17 2009-11-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
JPWO2008069260A1 (ja) * 2006-11-30 2010-03-25 三洋電機株式会社 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
JP2008159820A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
US7755174B2 (en) * 2007-03-20 2010-07-13 Nuvotonics, LLC Integrated electronic components and methods of formation thereof
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US8030768B2 (en) * 2007-04-24 2011-10-04 United Test And Assembly Center Ltd. Semiconductor package with under bump metallization aligned with open vias
US7576435B2 (en) * 2007-04-27 2009-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost and ultra-fine integrated circuit packaging technique
KR100826988B1 (ko) 2007-05-08 2008-05-02 주식회사 하이닉스반도체 인쇄회로기판 및 이를 이용한 플립 칩 패키지
KR100923562B1 (ko) * 2007-05-08 2009-10-27 삼성전자주식회사 반도체 패키지 및 그 형성방법
US20080285304A1 (en) * 2007-05-18 2008-11-20 Rankin Jr Charles M Light extraction film system
JP2009043857A (ja) * 2007-08-08 2009-02-26 Casio Comput Co Ltd 半導体装置およびその製造方法
US7671452B1 (en) * 2007-08-17 2010-03-02 National Semiconductor Corporation Microarray package with plated contact pedestals
TWI334324B (en) * 2007-09-19 2010-12-01 Unimicron Technology Corp Printed circuit board and method of fabricating the same
US8089159B1 (en) * 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7749809B2 (en) 2007-12-17 2010-07-06 National Semiconductor Corporation Methods and systems for packaging integrated circuits
US8426960B2 (en) * 2007-12-21 2013-04-23 Alpha & Omega Semiconductor, Inc. Wafer level chip scale packaging
US7956453B1 (en) * 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
JP4981712B2 (ja) 2008-02-29 2012-07-25 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US7732901B2 (en) * 2008-03-18 2010-06-08 Stats Chippac Ltd. Integrated circuit package system with isloated leads
US7948076B2 (en) 2008-03-25 2011-05-24 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and vertical signal routing
US8354688B2 (en) * 2008-03-25 2013-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump
WO2009122912A1 (ja) * 2008-03-31 2009-10-08 三洋電機株式会社 はんだ構造体、はんだ構造体の形成方法、はんだ構造体を含む半導体モジュール、および携帯機器
KR101195786B1 (ko) * 2008-05-09 2012-11-05 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 칩 사이즈 양면 접속 패키지의 제조 방법
US20090289362A1 (en) * 2008-05-21 2009-11-26 Texas Instruments Incorporated Low Inductance Ball Grid Array Device Having Chip Bumps on Substrate Vias
US8310051B2 (en) * 2008-05-27 2012-11-13 Mediatek Inc. Package-on-package with fan-out WLCSP
US9202777B2 (en) * 2008-05-30 2015-12-01 Stats Chippac Ltd. Semiconductor package system with cut multiple lead pads
TWI389278B (zh) * 2008-06-19 2013-03-11 Subtron Technology Co Ltd 封裝基板製程
KR20110030483A (ko) * 2008-06-24 2011-03-23 유니챰 가부시키가이샤 흡수성 물품 및 흡수성 물품의 제조 방법
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
US20100019379A1 (en) * 2008-07-24 2010-01-28 Broadcom Corporation External heat sink for bare-die flip chip packages
US8125064B1 (en) * 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
WO2010024233A1 (ja) * 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
KR101002680B1 (ko) * 2008-10-21 2010-12-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR101009103B1 (ko) * 2008-10-27 2011-01-18 삼성전기주식회사 양면 전극 패키지 및 그 제조방법
US8176628B1 (en) 2008-12-23 2012-05-15 Amkor Technology, Inc. Protruding post substrate package structure and method
JP5419441B2 (ja) * 2008-12-26 2014-02-19 富士フイルム株式会社 多層配線基板の形成方法
US7902661B2 (en) 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US9490212B2 (en) * 2009-04-23 2016-11-08 Huilong Zhu High quality electrical contacts between integrated circuit chips
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
JP5120342B2 (ja) * 2009-06-18 2013-01-16 ソニー株式会社 半導体パッケージの製造方法
US20110180891A1 (en) * 2009-08-06 2011-07-28 Advanced Chip Engineering Technology Inc. Conductor package structure and method of the same
US8021930B2 (en) * 2009-08-12 2011-09-20 Stats Chippac, Ltd. Semiconductor device and method of forming dam material around periphery of die to reduce warpage
WO2011026261A1 (en) 2009-09-02 2011-03-10 Tunglok Li Ic package and method for manufacturing the same
JP2011153190A (ja) * 2010-01-26 2011-08-11 Nitto Denko Corp 導電性粘着テープ
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
JP4657369B1 (ja) * 2010-02-24 2011-03-23 エンパイア テクノロジー ディベロップメント エルエルシー 配線基板及びその製造方法、並びに配線基板の分解方法
US8455995B2 (en) * 2010-04-16 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. TSVs with different sizes in interposers for bonding dies
WO2011136417A1 (ko) * 2010-04-30 2011-11-03 주식회사 웨이브닉스이에스피 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법
JP2011238742A (ja) * 2010-05-10 2011-11-24 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
TWI427716B (zh) * 2010-06-04 2014-02-21 矽品精密工業股份有限公司 無載具之半導體封裝件及其製法
US9674964B2 (en) * 2010-06-08 2017-06-06 Abacus Finance Group LLC Method and structure for directly connecting coaxial or micro coaxial cables to the interior side of pads of a printed circuit board to improve signal integrity of an electrical circuit
KR101088824B1 (ko) * 2010-06-16 2011-12-06 주식회사 하이닉스반도체 모듈 기판, 이를 갖는 메모리 모듈 및 메모리 모듈 형성방법
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US8716873B2 (en) * 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
TWI460834B (zh) * 2010-08-26 2014-11-11 Unimicron Technology Corp 嵌埋穿孔晶片之封裝結構及其製法
US8097490B1 (en) * 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
US8440544B2 (en) * 2010-10-06 2013-05-14 International Business Machines Corporation CMOS structure and method of manufacture
US8309400B2 (en) 2010-10-15 2012-11-13 Advanced Semiconductor Engineering, Inc. Leadframe package structure and manufacturing method thereof
TWI496258B (zh) * 2010-10-26 2015-08-11 Unimicron Technology Corp 封裝基板之製法
TWI527174B (zh) * 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
US8791501B1 (en) * 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8377750B2 (en) * 2010-12-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with multiple row leads and method of manufacture thereof
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
TWI486259B (zh) * 2010-12-27 2015-06-01 Au Optronics Corp 可撓式基板結構及其製作方法
US20120187545A1 (en) * 2011-01-24 2012-07-26 Broadcom Corporation Direct through via wafer level fanout package
US20120193785A1 (en) * 2011-02-01 2012-08-02 Megica Corporation Multichip Packages
US8735224B2 (en) 2011-02-14 2014-05-27 Stats Chippac Ltd. Integrated circuit packaging system with routed circuit lead array and method of manufacture thereof
US20120229990A1 (en) * 2011-03-08 2012-09-13 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
US8709933B2 (en) * 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
KR101069488B1 (ko) * 2011-05-13 2011-09-30 주식회사 네패스 인터포져 블럭이 내장된 반도체 패키지
TWI455271B (zh) * 2011-05-24 2014-10-01 矽品精密工業股份有限公司 半導體元件結構及其製法
JP5808586B2 (ja) * 2011-06-21 2015-11-10 新光電気工業株式会社 インターポーザの製造方法
US20130000968A1 (en) * 2011-06-30 2013-01-03 Broadcom Corporation 1-Layer Interposer Substrate With Through-Substrate Posts
US8502363B2 (en) * 2011-07-06 2013-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with solder joint enhancement element and related methods
TWI497668B (zh) 2011-07-27 2015-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US8580672B2 (en) 2011-10-25 2013-11-12 Globalfoundries Inc. Methods of forming bump structures that include a protection layer
US8598715B2 (en) * 2011-12-02 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures in packaging
US8957518B2 (en) * 2012-01-04 2015-02-17 Mediatek Inc. Molded interposer package and method for fabricating the same
US9258922B2 (en) * 2012-01-18 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. PoP structures including through-assembly via modules
JP6230777B2 (ja) * 2012-01-30 2017-11-15 新光電気工業株式会社 配線基板、配線基板の製造方法、及び発光装置
MY176915A (en) * 2012-02-13 2020-08-26 Semiconductor Components Ind Llc Method of forming an electronic package and structure
US8674487B2 (en) * 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
US20130249073A1 (en) * 2012-03-22 2013-09-26 Hsin Hung Chen Integrated circuit packaging system with support structure and method of manufacture thereof
US20130256885A1 (en) * 2012-04-03 2013-10-03 Conexant Systems, Inc. Copper Sphere Array Package
US8978247B2 (en) * 2012-05-22 2015-03-17 Invensas Corporation TSV fabrication using a removable handling structure
TWI459517B (zh) * 2012-06-14 2014-11-01 矽品精密工業股份有限公司 封裝基板暨半導體封裝件及其製法
CN103576370A (zh) * 2012-07-23 2014-02-12 天津富纳源创科技有限公司 偏光片
JP6057641B2 (ja) * 2012-09-20 2017-01-11 新光電気工業株式会社 配線基板及びその製造方法
US9030010B2 (en) * 2012-09-20 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods
US8686568B2 (en) * 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
EP2717307A1 (en) * 2012-10-04 2014-04-09 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Releasable substrate on a carrier
TWI487042B (zh) * 2012-10-18 2015-06-01 旭德科技股份有限公司 封裝製程
US8937387B2 (en) * 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
KR101419601B1 (ko) * 2012-11-20 2014-07-16 앰코 테크놀로지 코리아 주식회사 Emc 웨이퍼 서포트 시스템을 이용한 반도체 디바이스 및 이의 제조방법
US9431369B2 (en) * 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
US8866286B2 (en) * 2012-12-13 2014-10-21 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Single layer coreless substrate
US20150348895A1 (en) * 2013-01-21 2015-12-03 Pbt Pte. Ltd. Substrate for semiconductor packaging and method of forming same
TWI500130B (zh) * 2013-02-27 2015-09-11 矽品精密工業股份有限公司 封裝基板及其製法暨半導體封裝件及其製法
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8916422B2 (en) * 2013-03-15 2014-12-23 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9368440B1 (en) * 2013-07-31 2016-06-14 Altera Corporation Embedded coaxial wire and method of manufacture
US9167710B2 (en) * 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
JP6335619B2 (ja) * 2014-01-14 2018-05-30 新光電気工業株式会社 配線基板及び半導体パッケージ
JP2016039253A (ja) * 2014-08-07 2016-03-22 イビデン株式会社 プリント配線板およびその製造方法
US9362256B2 (en) * 2014-10-08 2016-06-07 Dyi-chung Hu Bonding process for a chip bonding to a thin film substrate
JP2016213283A (ja) * 2015-05-01 2016-12-15 ソニー株式会社 製造方法、および貫通電極付配線基板
ITUB20152895A1 (it) * 2015-08-05 2017-02-05 St Microelectronics Srl Procedimento per realizzare circuiti integrati e circuito corrispondente
US20190035715A1 (en) * 2017-07-31 2019-01-31 Innolux Corporation Package device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691034B (zh) * 2015-07-24 2020-04-11 德商羅伯特博斯奇股份有限公司 微電子構件裝置的製造方法及微電子構件裝置
TWI694574B (zh) * 2015-08-31 2020-05-21 美商英特爾公司 電子封裝體及形成電氣封裝體之方法
TWI706519B (zh) * 2015-09-08 2020-10-01 美商艾馬克科技公司 具有可路由囊封的傳導基板的半導體封裝及方法

Also Published As

Publication number Publication date
CN104051334A (zh) 2014-09-17
SG10201400559PA (en) 2014-10-30
US9087777B2 (en) 2015-07-21
CN104051334B (zh) 2017-07-28
US20190348387A1 (en) 2019-11-14
US10403592B2 (en) 2019-09-03
TWI531018B (zh) 2016-04-21
US20140264789A1 (en) 2014-09-18
US20180033759A1 (en) 2018-02-01
US20150325511A1 (en) 2015-11-12
US9786625B2 (en) 2017-10-10

Similar Documents

Publication Publication Date Title
TWI531018B (zh) 半導體封裝及封裝半導體裝置之方法
US10867897B2 (en) PoP device
US9165878B2 (en) Semiconductor packages and methods of packaging semiconductor devices
KR101681031B1 (ko) 반도체 패키지 및 그 제조방법
KR101390628B1 (ko) 반도체 패키지 및 반도체 소자 패키징 방법
US9111947B2 (en) Chip arrangement with a recessed chip housing region and a method for manufacturing the same
US8860079B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US8174109B2 (en) Electronic device and method of manufacturing same
US8957518B2 (en) Molded interposer package and method for fabricating the same
TWI717813B (zh) 半導體封裝及其製造方法
US9391026B2 (en) Semiconductor packages and methods of packaging semiconductor devices
TWI569380B (zh) 半導體封裝及封裝半導體裝置之方法
US20200343184A1 (en) Semiconductor package and manufacturing method thereof
TW201631701A (zh) 以聚合物部件爲主的互連體
TW202021085A (zh) 半導體封裝
US20220359360A1 (en) Multi-chip system-in-package
TWI816063B (zh) 半導體裝置及製造方法
TW201814851A (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法