TW201143098A - Transistor and display device - Google Patents

Transistor and display device Download PDF

Info

Publication number
TW201143098A
TW201143098A TW099128876A TW99128876A TW201143098A TW 201143098 A TW201143098 A TW 201143098A TW 099128876 A TW099128876 A TW 099128876A TW 99128876 A TW99128876 A TW 99128876A TW 201143098 A TW201143098 A TW 201143098A
Authority
TW
Taiwan
Prior art keywords
oxide
layer
oxide semiconductor
electrode layer
insulating layer
Prior art date
Application number
TW099128876A
Other languages
English (en)
Other versions
TWI524536B (zh
Inventor
Shunpei Yamazaki
Toshinari Sasaki
Junichiro Sakata
Masashi Tsubuku
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201143098A publication Critical patent/TW201143098A/zh
Application granted granted Critical
Publication of TWI524536B publication Critical patent/TWI524536B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Description

201143098 六、發明說明： 【發明所屬之技術領域】 本發明有關包含氧化物半導體的顯示裝置。 【先前技術】 近年來’藉由使用形成於具有絕緣表面的基板上之半 導體薄膜（具有大約數奈米至數百奈米之厚度）而形成薄膜 電晶體（TFT)的技術已引起注意。薄膜電晶體係施加至諸 如1C或電光裝置之寬廣範圍的電子裝置，且尤其，薄膜 電晶體被迅速發展成爲影像顯示裝置中的開關元件。各式 各樣的金屬氧化物係使用於許許多多的應用。氧化銦爲熟 知的材料，且係使用做爲用於液晶顯示器及其類似物所必 要的透光電極材料。 若干金屬氧化物具有半導體特徵。具有半導體特徵之 該等金屬氧化物的實例包含氧化鎢、氧化錫、氧化銦 '氧 化鋅、及其類似物。其中通道形成區係使用具有半導體特 徵之此金屬氧化物而形成的薄膜電晶體係已知的（例如’ 請參閱專利文獻1及2)。 在包含其他非晶半導體的薄膜電晶體之中’包含非晶 氧化物半導體的薄膜電晶體具有相對高的場效應遷移率。 因此，顯示裝置或其類似物之驅動器電路亦可使用包含非 晶氧化物半導體的薄膜電晶體而形成。 [參考文件] [專利文獻] -5- 201143098 [專利文獻1 ]日本公開專利申請案第2 0 0 7 - 1 2 3 8 6 1號 [專利文獻2 ]日本公開專利申請案第2 0 0 7 - 9 6 0 5 5號 【發明內容】 當像素部（亦稱爲像素電路）及驅動器電路部係形成於 顯示裝置或其類似物中的一基板之上時，使用於像素部之 電晶體需具有例如高的開/關比之優異的開關特徵，以及 使用於驅動器電路部之薄膜電晶體需操作於高速度。 尤其，當顯示裝置具有更高的像素密度時，使用於驅 動器電路部之電晶體較佳地操作於高速度，以縮短寫入顯 示影像的時間。 在此說明書中所揭示之本發明的實施例有關能解決上 述問題的電晶體以及包含該電晶體的顯示裝置。 在此說明書中所揭示之本發明的實施例係一種電晶體 ，其中氧化物導電層係包含於源極區及汲極區之中，以及 半導體層係使用氧化物半導體而形成。此外，上述實施例 包含顯示裝置，其中各包含該電晶體的驅動器電路部及顯 示部（亦稱爲像素部）係形成於一基板之上。 依據此說明書中所揭示之本發明的一實施例，電晶體 包含：閘極電極層；閘極絕緣層，在閘極電極層之上；氧 化物半導體層，在閘極絕緣層之上·•氧化物導電層，與氧 化物半導體層部分地重疊於閘極絕緣層之上；源極電極層 及汲極電極層，在氧化物導電層之上；以及氧化物絕緣層 ，與氧化物半導體層接觸。氧化物導電層包括晶體區。 -6- 201143098 依據此說明書中所揭示之本發明的另一實施例，電晶 體包含：閘極電極層；閘極絕緣層，在閘極電極層之上： 源極電極層及汲極電極層，在閘極絕緣層之上；氧化物導 電層，在源極電極層及汲極電極層之上；氧化物半導體層 ，與氧化物導電層部分地重疊於閘極絕緣層之上；以及氧 化物絕緣層，與氧化物半導體層接觸。氧化物導電層包含 晶體區。 在上述個別的結構之中，電晶體之源極電極層及汲極 電極層可使用包括選擇自六1、（：1'、（：11、丁3、1^、1^0、及 W的金屬元素做爲主要成分的膜或其之合金膜而形成。源 極電極層及汲極電極層並未受限於包含上述元素的單層， 且亦可使用不同膜的堆疊層。 氧化物導電層係形成於氧化物半導體層與電晶體之源 極電極層及汲極電極層的各者之間，接觸電阻可被藉以降 低；因此，可實現能高速操作的電晶體。氧化物導電層可 使用氧化銦、氧化銦-氧化錫合金、氧化銦-氧化鋅合金、 氧化鋅、氧化鋅鋁、氮氧化鋅鋁、氧化鋅鎵，或其類似物 之膜而形成，氧化物導電層包含晶體區。 此外，在上述個別的結構之中，氧化物絕緣層作用成 爲電晶體的通道保護層。氧化物絕緣層可使用氧化矽、氧 化氮化矽、氧化鋁、氮氧化鋁、或其類似物而形成，氧化 物絕緣層係透過濺鑛法而形成。 並且，顯示裝置可使用EL元件、液晶元件、電泳元 件、或其類似物，而藉由使用本發明實施例之電晶體來形 201143098 成驅動器電路部及顯示部（亦稱爲像素部）於一基板上，以 製造出。 依據此說明書中所揭示之本發明的另一實施例，顯示 裝置包含：像素部及驅動器電路部，各包括電晶體於一基 板上，且該電晶體包含：閘極電極層，在該基板上；閘極 絕緣層，在閘極電極層上；氧化物半導體層，在閘極絕緣 層上；氧化物導電層，與氧化物半導體層部分地重疊於閘 極絕緣層上：源極電極層及汲極電極層，在氧化物導電層 上；以及氧化物絕緣層，與氧化物半導體接觸。氧化物導 電層包含晶體區》 依據此說明書中所揭示之本發明的另一實施例，顯示 裝置包含：像素部及驅動器電路部，各包括電晶體於一基 板上，且該電晶體包含：閘極電極層，在該基板上；閘極 絕緣層，在閘極電極層上；源極電極層及汲極電極層，在 閘極絕緣層上；氧化物導電層，在源極電極層及汲極電極 層；氧化物半導體層，與氧化物導電層部分地重疊於閘極 絕緣層之上；以及氧化物絕緣層，與氧化物半導體層接觸 。氧化物導電層包含晶體區。 在本發明實施例的顯示裝置之包括複數個電晶體的像 素部之中，亦具有其中一電晶體的閘極電極連接至另一電 晶體的源極導線或汲極導線之區域。此外，在本發明實施 例之顯示裝置的驅動器電路部之中，具有其中電晶體的閘 極電極連接至該電晶體的源極導線或汲極導線之區域。 因爲電晶體會由於靜電或其類似物而易於損壞，所以 -8- 201143098 較佳地，用以保護像素部之電晶體的保護電路係設置於與 閘極線或源極線相同的基板上。較佳地，保護電路係使用 包含氧化物半導體層之非線性元件而形成。 包含晶體區的氧化物導電層係形成於氧化物半導體層 與源極電極層及汲極電極層的各者之間，具有有利電性特 徵及高可靠度的電晶體可被藉以製造出。 【實施方式】 在下文中，將參照附圖來詳細敘述本發明之實施例。 然而，本發明並未受限於下文之說明，且熟習於本項技藝 之該等人士將易於瞭解的是，在此所揭示的模式及細節可 以以各式各樣的方式來加以修正，而不會背離本發明之精 神及範疇。因此，本發明不應被解讀爲受限於以下之實施 例的說明。注意的是，在此說明書的圖式中，相同的部分 或具有相似功能的部分係藉由相同的參考符號而表示’且 其之說明將予以省略。 (實施例1) 在此實施例中，將敘述薄膜電晶體及其製造方法的實 施例。 第1E圖描繪具有底部閘極結構之所謂通道餓刻型的 薄膜電晶體4 4 0之橫剖面視圖。 薄膜電晶體440包含閘極電極餍42 1 a ’閘極絕緣層 包括通道形成區443的氧化物半導體層’源極電極 -9- 402， 201143098 層445a，及汲極電極層445b於具有絕緣表面的基板400 之上，此外，絕緣層42 7及保護絕緣層428係設置於通道 形成區443、氧化物導電層446a、氧化物導電層446b、源 極電極層44 5a、及汲極電極層44 5b之上。 各與氧化物絕緣層426重疊之氧化物半導體層的第一 區444c及第二區444d可以以類似於通道形成區443之氧 過量狀態而設置，以便具有降低漏電流及寄生電容的功能 〇 注意的是，在此說明書中之諸如“第一”及“第二”的 序號係針對便利性而使用，且並不表示步驟之順序或層之 堆疊次序。此外，在此說明書中之序號並不表示指明本發 明的特定名稱。 在此，氧化物導電層446a及446b係使用具有高導電 率的材料而形成，其包含晶體區，且可降低氧化物半導體 層與各源極電極層445a及汲極電極層445b之間的接觸電 阻，以致可實現能高速操作的薄膜電晶體。 將參照第1 A至1 E圖來敘述薄膜電晶體440的製造方 法於下文。 首先，在將導電膜形成於具有絕緣表面的基板440上 面之後，閘極電極層42 1 a係以第一光微影術步驟而形成 〇 注意的是，使用於光微影術步驟的阻體罩幕可透過噴 墨法而形成。當組體罩幕係透過噴墨法而形成時，因爲並 未使用光罩，所以可降低製造成本。 -10- 201143098 做爲閘極電極層4 2 1 a之導電膜的材料，可給定選擇 自Al、Cr、Ta、Ti、Mo、及W之元素，包括上述元素的 合金，其中組合任何上述元素之堆疊膜，及其類似物。選 擇性地，可使用金屬氧化物或其類似物。 做爲基板400，例如可使用鋁矽酸鹽玻璃、鋁硼矽酸 鹽玻璃、或鋇硼矽酸鹽玻璃之玻璃基板。在其中於稍後所 執行的熱處理之溫度變高的情況中，較佳地使用應變點大 於或等於7 3 0 °C的玻璃基板。 注意的是，取代上述之玻璃基板，可使用利用諸如陶 質基板、石英基板、或藍寶石基板之絕緣物所形成的基板 ，做爲基版4 0 0。 雖然並未描繪，但可將用作基底膜的絕緣層設置於基 板400與閘極電極層421a之間，基底膜具有防止雜質元 素自基板400擴散之功能，且可使用氮化矽膜、氧化矽膜 、氧化氮化矽膜、及氯氧化矽膜之一或更多個的單層結構 或堆疊結構而形成。 接著，形成閘極絕緣層4 〇 2於閘極電極層4 2 1 a之上 〇 閘極絕緣層4 0 2可使用諸如氧化矽層、氮化矽層、氮 氧化矽層、或氧化氮化矽層之透光絕緣膜，而透過電漿 CVD法、濺鍍法、或其類似方法以形成。閘極絕緣層402 並未受限於單層之上述的絕緣謨，且亦可使用堆疊層之不 同的膜。例如，氮氧化矽膜可使用甲矽烷（SiH4)、氧、及 氮做爲膜形成氣體，而透過電漿CVD法以形成。該閘極 -11 - 201143098 絕緣層402的厚度係100奈米至500奈米（包含100奈米 及500奈米）。例如，在堆疊結構的情況中’具有50奈米 至200奈米（包含50奈米及200奈米）之厚度的第—閘極絕 緣層以及具有5奈米至300奈米（包含5奈米及300奈米） 之厚度的第二閘極絕緣層係以此順序而被堆疊。 在此實施例中，閘極絕緣層402係使用透過電漿CVD 法所形成之具有100奈米厚度的氮氧化矽（si0N(組成比： N < Ο))層而形成。 其次，在閘極絕緣層402之上，氧化物半導體膜係形 成爲5奈米至200奈米（包含5奈米及200奈米），較佳地 ，10奈米至20奈米（包含10奈米及20奈米）之厚度。較 佳地該厚度係薄至50奈米或更小，以便使氧化物半導體 膜保持非晶狀態，即使當用於脫水或脫氫之熱處理係在形 成氧化物半導體膜之後才執行時，亦然。當熱處理係在形 成氧化物半導體層之後才執行時，厚度的降低可防止該氧 化物半導體膜結晶化。 做爲氧化物半導體膜的材料，可使用諸如以In-Sn-Ga-Zn-0 爲主之金屬氧化物的四成分金屬氧化物，諸如以In-Ga-Zn-0 爲主之金屬氧化物、以In-Sn-Zn-Ο爲主之金屬氧化物、 以Ιη-Α1·Ζη-0爲主之金屬氧化物、以Sn-Ga-Zn-O爲主之 金屬氧化物、以 Al-Ga-Ζη-Ο爲主之金屬氧化物、及以 Sn-Al-Zn-Ο爲主之金屬氧化物的三成分金屬氧化物，或 諸如以Ιη-Ζη-0爲主之金屬氧化物、以Sn-Zn-Ο爲主之金 屬氧化物、以Al-Ζη-Ο爲主之金屬氧化物、以Zn-Mg-Ο爲 -12- 201143098 主之金屬氧化物、以 Sn-Mg-Ο爲主之金屬氧化物、以 In-Mg-Ο爲主之金屬氧化物、以ΐη·〇爲主之金屬氧化物 、以Sn-Ο爲主之金屬氧化物、及以Ζη-0爲主之金屬氧化 物的二成分金屬氧化物。上述氧化物半導體膜可包含Si02 〇 做爲氧化物半導體膜，可使用藉由InMO^ZnCOn^mX)) 所表示的薄膜。在此，Μ代表選擇自Ga、A1、Μη、及Co 之一或更多個金屬元素。例如，可將Ga、Ga及A1、Ga 及Μη、或Ga及Co給定成爲Μ。組成公式係表示爲 InMO3(ZnO)m(m>0)-其中至少包含Ga做爲Μ之氧化物半 導體膜係稱爲上述之以In-Ga-Zn-O爲主的氧化物半導體 ，且其薄膜亦係稱爲以In-G a-Ζη-0爲主的膜。 在此實施例中，做爲氧化物半導體膜，具有1 5奈米厚 度之以In-Ga-Zn-O爲主的膜係使用用以形成以In-Ga-Zn-0 爲主的氧化物半導體之靶極，而透過濺鍍法以形成。 以In-Ga-Zn-O爲主的膜之形成可使用以In-Ga-Zn-0 爲主之氧化物半導體靶極（ln203: Ga203: ZnO=l: 1: 1( 在莫爾比之下）（亦即，In: Ga: Zn=l: 1 : 0.5[在原子比之 下]))，而在以下條件之下執行：基板與靶極之間的距離爲 100毫米；壓力爲0.6帕：直流（DC)電源供應爲0.5仟瓦 ;以及氛圍係氧（氧之流動比爲1 00%)。選擇性地，可使用 具有In:Ga:Zn=l:l:l[在原子比之下]或In:Ga: Zn = l : 1 : 2[在原子比之下]之組成比的靶極。此外，該等 靶極塡充係數爲9 0 %至1 0 〇 % (包含9 0 %及1 0 0 % )，較佳地 -13- 201143098 ，95%至99.9%(包含95%及99.9%)。透過具有高塡充係數 之金屬氧化物靶極的使用所形成之氧化物半導體膜變成密 質的。 濺鍍法的實例包含其中使用高頻電源於濺鍍電源的 RF濺鍍法，其中使用DC電源的DC濺鍍法，以及其中以 脈波方式施加偏壓的脈波式DC濺鍍法。RF濺鍍法係主要 使用於其中形成絕緣層的情況中，以及DC濺鍍法係主要 使用於其中形成金屬膜的情況中。 此外，亦具有其中可設定複數個不同材料之靶極的多 源濺鍍設備，具有該多源濺鍍設備，可將不同材料的膜形 成爲堆疊於相同的室之中，或可藉由放電而同時形成複數 種材料的膜於相同的室之中。 再者，亦具有其中靶極物質及濺鍍氣體成分係相互化 學反應於膜形成期間，而形成其之薄化合物膜的反應性濺 鍍法；其中電壓亦在膜形成期間被施加至基板的偏壓濺鍍 法；及其類似方法。 注意的是，在以濺鍍法形成氧化物半導體膜之前，較 佳地，在閘極絕緣層402的表面上之灰塵係藉由其中引入 氬氣體且產生電漿的逆濺鍍法而予以去除。逆濺鍍法意指 其中，無需施加電壓至靶極側，基板的表面係以此方式而 修正，亦即，用於電壓施加之RF電源係在氬氛圍之下被 使用至基板側且游離的氬與基板碰撞之方式的方法。注意 的是，可使用氮、氦、氧、或其類似物來取代氬。 在形成氧化物半導體膜之前，可於惰性氣體（例如氮 •14- 201143098 '氦 '氖、或氬）的氛圍之下執行熱處理（以高於或等於 400 °C且低於基板的應變點），以致使包含於閘極絕緣層 402中之諸如氫和水的雜質被去除。 然後，在第二光微影術步驟中將氧化物半導體膜處理 成爲島狀氧化物半導體層（請參閱第1B圖）。進一步地， 用以形成島狀氧化物半導體層404的罩幕可透過噴墨法而 形成。當阻體罩幕係以噴墨法形成時，可降低製造成本。 接著，使氧化物半導體層404脫水或脫氫。用於脫水 或脫氫之第一熱處理係使用電爐或其類似物，而在諸如氮 或稀有氣體（例如：氮、氖、或氫）之惰性氣體的氛圍下， 執行於高於或等於400 °C，較佳地，高於425 °C且低於基 板應變點的溫度。注意的是，在高於425 t之溫度的情況 中，熱處理時間可爲1小時或更短；然而，在低於42 5 °C 之溫度的情況中，熱處理時間則比1小時更長。做爲另一 加熱方法，可執行快速熱退火（RTA)處理，快速熱退火 (RTA)處理係使用高溫惰性氣體或光而執行於650 °C，大 約3分鐘。因爲脫水或脫氫可透過RTA法而以短時間執 行，所以甚至可將第一熱處理執行於超過玻璃基板之應變 點的溫度。 注意的是，在此說明書中，於諸如氮、稀有氣體、或 其類似物之惰性氣體的氛圍下之熱處理係稱爲用於脫水或 脫氫之熱處理。在此說明書中，“脫氫”並非表示僅只 H2的排除。爲便利性之緣故，Η、OH、及其類似物的排除 係稱爲“脫水或脫氫”。 -15- 201143098 此外，重要的是，不再混合水或氫至氧化物半導體層 之內，因爲該氧化物半導體層係無需暴露至空氣而脫水或 脫氫。在使用以此方式所獲得之氧化物半導體層的電晶體 中，i型氧化物半導體層係由於脫水或脫氫而改變成爲η 型（例如，η +型或η_型）氧化物半導體層，亦即，低阻氧化 物半導體層，且然後，使該η型氧化物半導體層再改變成 爲i型氧化物半導體層，以便具有高的電阻，該電晶體的 臨限電壓可爲正電壓，使得電晶體顯示所謂常態截止之特 徵。較佳的是，使用於顯示裝置的電晶體應以盡可能接近 0V的正臨限電壓形成。在主動矩陣顯示裝置中，包含於 電路中之電晶體的電性特徵係重要的，且會影響顯示裝置 的性能。電晶體的臨限電壓尤其重要。注意的是，若電晶 體的臨限電壓係負時，電晶體顯示所謂常態導通之特徵； 換言之，即使當閘極電壓係0V時，電流亦會流動於源極 電極與汲極電極之間。因而，難以控制包含電晶體的電路 。甚至當電晶體具有正的臨限電壓時，因爲在其中臨限電 壓的絕對値係大的情況中，驅動電壓並不足夠，所以電晶 體無法執行本身的開關操作。在η通道電晶體的情況中， 較佳的是，在施加正電壓爲閘極電壓之後，通道應形成且 汲極電流開始流動。其中除非驅動電壓變高，否則無法形 成通道的電晶體；以及其中即使當施加負電壓時，通道會 形成，且然後，汲極電流會流動之電晶體均不適合做爲使 用於電路的電晶體。 其中執行脫水或脫氫之溫度係減低的氛圍可切換至與 -16- 201143098 該氛圍不同之其中增加溫度或執行熱處理的氛圍。例如冷 卻係藉由使用其中執行脫水或脫氫之相同的爐，且藉由以 高純度氧氣、高純度n2o氣體、或超乾燥空氣（具有低 於-4 0 °C之露點’較佳地’低於-6 0。(：）來充塡該爐而執行， 無需暴露至空氣。 注意的是’在第一熱處理中，較佳的是，水、氫、及 其類似物不應包含於氮或諸如氦、氖、或氫之稀有氣體中 。選擇性地，較佳的是，所引入至熱處理設備之內的氮或 諸如氦、氖、或氬之稀有氣體具有6N(99.9999%)或更多的 純度，較佳地，7Ν(99·99999%)或更多。 在其中熱處理係在惰性氣體之氛圍下執行的情況中， 初始的i型氧化物半導體層係由於熱處理而改變爲氧不足 之氧化物半導體層，成爲η型（例如，ιΓ型）氧化物半導體 層，亦即，低阻氧化物半導體層。然後，該氧化物半導體 層係由於形成與該氧化物半導體層接觸的氧化物絕緣層， 而被置於氧過多的狀態中，使得形成高阻氧化物半導體層 ，亦即，i型氧化物半導體層。因而，可製造出具有有利 電性特徵及高可靠度的薄膜電晶體。 在上述條件下被充分脫水或脫氫的氧化物半導體層中 ，於顯示水分之排出的光譜中之二峰値在大約2 5 〇 °C至 3 00°C的至少一峰値並未透過熱解吸附光譜術（TDS)而偵測 出，即使當脫水或脫氫的氧化物半導體層之溫度被增加至 4 5 0 °C時，亦然。 第11圖顯示在氮氛圍下各接受熱處理於某一溫度之 -17- 201143098 複數個取樣中透過熱解吸附光譜術（TDS)而分析水分之排 出的結果。 熱解吸附光譜術係使用四極質譜儀以偵測及識別氣體 成分的方法，該氣體成分係在當將取樣加熱且將其溫度在 高度真空中增加時自該取樣所排出或產生的；因此，可觀 察自取樣的表面及內部所排出之氣體及分子。透過使用由 ESCO Ltd.所製造之熱解吸附光譜術設備（產品名稱： 1 024amu QMS)，測量係在下述條件之下執行：上升溫度 約爲l〇°C /分鐘；在測量開始時，壓力爲lxl(T8(帕）；以 及在測量之期間，壓力爲大約lxl (Γ7(帕）之真空度。 第11圖顯示藉由製造其中具有50奈米膜厚度之以 In-Ga-Zn-Ο爲主的膜係形成於玻璃基板上之以下的取樣， 而自水分之觀點來比較TDS測量結果之圖形：未加熱之取 樣（非晶沈積）以及處理於25 0°C、1小時之取樣，處理於 3 5 0 °C、1小時之取樣，處理於3 5 0 °C、1 0小時之取樣，及 處理於450 °C、1小時之取樣；以及玻璃基板單獨之取樣（ 未加熱）。第11圖中之結果指出的是，在氮氛圍下之加熱 溫度愈高，則自In-Ga-Ζη-Ο爲主的膜所排出之水分減少 愈多；以及在加熱於450 °C的取樣中，並未在顯示水分排 出之光譜中觀察到峰値於200°C至3 50°C。
所觀察到的是，顯示在20(TC或更高的高溫處，來自 以In-Ga-Ζη-Ο爲主的膜之水分排出的光譜之二峰値：出 現在200°C與250°C間之溫度處的第一峰値；以及出現在 25 0°C與3 50°C間之溫度處的第二峰値。除了加熱於250°C -18- 201143098 的取樣之外，出現在200 °C與250 °C間之溫度處的第一峰 値並未在取樣中清楚可見。在非晶沈積的取樣中，因爲二 峰値相互重疊’因而具備具有一峰値的光譜。進一步地， 在接受3 5 0 °C之熱處理的取樣中，因爲稍微地排出水分， 因而第一峰値係實質地消失。而且，可自各光譜之峰値位 置的對稱性質來加以確認，以及各個光譜的峰値位置係偏 移至更高的溫度側。 此外’第Π圖之圖形的垂直軸表示隨意單位，其中 可相對地看到所排出之氣體的存在。該等形狀之光譜各顯 示相對於熱處理的相似改變，而不管將被測量之物體的面 積或體積。從而，可有效地使用該等光譜做爲處理監測器 之觀察或用於失效分析之手段。換言之，可檢查200°C至 3 5 0 °C之溫度範圍中之峰値的存在，而可藉以確認適當的 處理是否已被執彳了之指不記錄。 注意的是，即使在其中接受氮氛圍下之450 °C熱處理 的取樣在大氣氛圍下之室溫被留下約一週的情況中，亦未 觀察到在200°C或以上之水分的排出。因此，所發現的是 ，藉由執行熱處理，以In-Ga-Ζη-Ο爲主的膜會變得穩定 〇 進一步地，TD S測量係使用已在與其中已測量水分排 出之取樣相同的條件下接受熱處理之取樣而執行，以便測 量除了 H20 外之 Η、Ο、OH、H2、02、N、N2、及 Ar。可 清楚地觀察到顯示來自若干取樣之Η，Ο，及OH排出的 光譜。第12圖顯示Η的TDS光譜。第13圖顯示〇的 -19- 201143098 TDS光譜。第14圖顯示OH的TDS光譜。玻璃基板單獨（ 未加熱）的測量結果係添加至水分，Η、Ο、及OH的TDS 光譜以供比較之用。注意的是，在上述加熱條件中之氮氛 圍下的氧濃度係20ppm或更小。 顯示Η、0、及OH之排出的光譜具有與顯示水分之 排出的光譜相似之傾向，且指示的是，在加熱於4 5 0 °C的 取樣中，並未觀察到顯示有會在大約250 °C至300 °C處出 現之各排出成分的峰値。 上述結果表示的是，由於以In-Ga-Ζη-Ο爲主的膜之 熱處理的性能，水分、Η、Ο、及OH會被排出。因爲H、 〇、及OH之排出易於以與水分之排出相似的狀態而執行 ，所以可謂大部分之Η、0、及OH的排出係由水分子所 衍生。 此處，在此實施例中，基板係引入至熱處理設備之一 的電爐之內，且氧化物半導體層的熱處理係在氮氛圍之下 執行。然後，氧化物半導體層並未暴露至空氣，而防止該 氧化物半導體層再混合水或氫，以致可獲得氧化物半導體 層。此外，自氧化物半導體層脫水或脫氫之加熱溫度Τ至 足以防止水進入之溫度，特定地，至大於1 〇 0 °C而低於加 熱溫度T之溫度的緩慢冷卻係執行於一爐之中的氮氛圍中 。無需受限於氮氛圍，脫水或脫氫可在諸如氦、氖、或氫 之稀有氣體氛圍中執行。 氧化物半導體層係根據第一熱處理的條件或氧化物半 導體層的材料，而在某些情況中部分地結晶化。在第一熱 -20- 201143098 處理之後，可獲得改變爲氧不足之氧化物半導體層而成爲 低阻氧化物半導體層的氧化物半導體層404(請參閱第1 B 圖）。在第一熱處理之後的氧化物半導體層之載子體濃度 係比正好在膜形成之後的氧化物半導體瞑的載子濃度更高 ;因而，較佳地，該氧化物半導體層404具有lxl018/cm3 或更大的載子濃度。注意的是，氧化物半導體層較佳地爲 非晶，但可予以部分地結晶化。注意的是，即使在其中氧 化物半導體層係部分地結晶化的狀態中，亦可將其稱爲“ 非晶”狀態。 進一步地，在某些情況中，閘極電極層42 1 a係根據 第一熱處理之條件或閘極電極層42 1 a之材料而結晶化爲 微晶膜或多晶膜。例如，在其中使用氧化銦-氧化錫合金 的膜做爲閘極電極層42 1 a的情況中，該膜係藉由45 0°C， 1小時的第一熱處理而結晶化。 選擇性地，第一熱處理可在氧化物半導體膜被處理成 爲島狀氧化物半導體層之前，執行於該氧化物半導體膜之 上。在該情況中，於第一熱處理之後，將基板自熱處理設 備取出，且然後，執行第二光微影術步驟。 接著，氧化物絕緣膜係透過濺鍍法而形成於閘極絕緣 層402及氧化物半導體層404之上。然後，阻體罩幕係形 成於第三光微影術步驟中，且氧化物絕緣層426係藉由選 擇性蝕刻而形成。之後，可執行去除阻體罩幕的步驟。在 此階段，形成與覆蓋氧化物半導體層的周邊部分及側表面 (氧化物半導體層的第一區444c及第二區444d)的氧化物 -21 - 201143098 絕緣層42 6重疊的區域，而可藉以降低漏電流及寄生電容 (請參閱第1E圖）。 氧化物絕緣層426可透過其中並不會使諸如水或氫之 雜質混合至上述氧化物絕緣層之內的方法，而以至少1奈 米之厚度適當地形成。在此實施例中，氧化物絕緣層426 係使用透過濺鍍法所形成的氧化矽膜而形成。 在膜形成時的基板溫度可自室溫至30(TC (包含300°C) ，且在此實施例中，係100°C。氧化矽膜可在稀有氣體（典 型地，M)的氛圍，氧氛圍，或包含稀有氣體（典型地，氬） 及氧的混合氛圍之下，透過濺鍍法而形成。 此外，可使用氧化矽靶極或矽靶極做爲靶材。例如， 透過矽靶極的使用，氧化矽膜可在氧及稀有氣體的氛圍下 ，透過濺鍍法而形成。與電阻降低之氧化物半導體層接觸 所形成的氧化物絕緣層係使用無機絕緣膜而形成，該無機 絕緣膜不包含諸如水分、氫離子、OH·之雜質且能阻擋該 等雜質自外部進入。典型地，可使用氧化矽膜、氧化氮化 矽膜、氧化鋁膜、氮氧化鋁膜、或其類似物。 在此實施例中，膜形成係使用添加硼之柱狀多晶矽靶 極（電阻率係0.01 Q cm且純度係6N)，透過脈波式DC濺 鍍法而執行，其中基板與靶極之間的距離（T-S距離）係89 毫米，壓力係0.4帕，直流（DC)功率係6仟瓦，以及氛圍 係氧（氧流動比係100%)。其之膜厚度係3 00奈米。 其次，將氧化物半導體膜及金屬膜堆疊於閘極絕緣層 402、氧化物絕緣層426、及氧化物半導體層404之上。透 -22- 201143098 過濺鍍法’氧化物導電膜及金屬膜之堆疊層的膜形成可連 續執行，而無需暴露至空氣。 做爲氧化物導電膜之材料，例如可使用任一以下的導 電性金屬氧化物材料：以In-S η-Ο爲主的金屬氧化物；以 In-Sn-Zn-Ο爲主的金屬氧化物；以In-Al-Zn-O爲主的金屬 氧化物；以Sn-Ga-Zn-O爲主的金屬氧化物；以Al-Ga-Zn-O 爲主的金屬氧化物；以Sn-Al-Zn-Ο爲主的金屬氧化物；_ 以Ιη-Ζη-0爲主的金屬氧化物；以Sn-Zn-O爲主的金屬氧 化物；以Al-Ζη-Ο爲主的金屬氧化物；以In-O爲主的金 屬氧化物；以Sn-Ο爲主的金屬氧化物；或以Ζη-0爲主的 金屬氧化物。氧化物導電膜的厚度係適當地選擇於50奈 米至300奈米（包含50奈米及300奈米）的範圍中。在此實 施例中，使用氧化鋅膜。 做爲金屬膜之材料，係使用選擇自Ti、Mo、W、A1、 Cr、Cu、及Ta之元素，包含該等元素之任一者做爲成分 的合金，或其類似物。上述金屬膜並未受限於單一層’且 可使用不同膜的堆疊層。在此實施例中’使用其中堆疊鉬 膜、鋁膜、及鉬膜之三層堆疊的膜。 接著，阻體罩幕係形成於第四光微影術步驟之中，且 金屬膜被選擇性地蝕刻而形成源極電極層445 a及汲極電 極層44 5b。之後，將該阻體罩幕去除。注意的是，鹼性溶 液係使用做爲去除阻體罩幕的阻體剝離劑。在其中使用阻 體剝離劑的情況中’氧化鋅膜亦係使用源極電極層4 4 5 a 及汲極電極層445b做爲罩幕而予以選擇性地蝕刻。 -23- 201143098 在此方式中，氧化物導電層4463係 層445a的下面且與源極電極層445a接觸 電層446b係形成於汲極電極層445b的下 層445b接觸（請參閱第1D圖 藉由提供氧化物導電層446a於源極霄 化物半導體層之間，可降低接觸電阻，而 以致可實現能高速操作之薄膜電晶體。設 445a與氧化物半導體層之間的氧化物導電 源極區，以及設置於汲極電極層445b與 之間的氧化物導電層446b作用爲汲極區 週邊電路（驅動器電路）形成於一基板上的 效於頻率特徵的改善。 在其中鉬膜及氧化物半導體層係相互 中，接觸電阻會增加。此係因爲當與鈦比 可能被氧化，且因此，僅自氧化物半導體 ，而不致使鉬與氧化物半導體層之間的介i 物半導體。然而，即使在該情況之中，藉 電層於氧化物半導體層與各源極電極層及 ，亦可降低接觸電阻。 在氧化物半導體層與氧化物導電層之 不同的，且因此，在氧化物半導體層之上 導體層接觸的氧化物導電層可藉由控制週 除。 在將金屬膜選擇性地蝕刻之後，阻體 形成於源極電極 ，以及氧化物導 面且與汲極電極 【極層445a與氧 導致電阻降低， 置於源極電極層 層446a作用爲 氧化物半導體層 ，在其中例如將 情況中，此係有 直接接觸的情況 較時，鉬係較不 層提取少量的氧 留成爲η型氧化 由提供氧化物導 汲極電極層之間 間的蝕刻速率係 且與該氧化物半 期時間而予以去 罩幕可藉由氧灰 -24- 201143098 化處理來加以去除而留下氧化鋅膜，且然後，可以以源極 電極層445a及汲極電極層445b做爲罩幕而選擇性地蝕刻 該氧化鋅膜。 用以形成源極電極層425a及汲極電極層425b的阻體 罩幕可透過噴墨法而形成。 接著，形成絕緣層4 2 7於氧化物絕緣層4 2 6、源極電 極層445a、汲極電極層445b及氧化物半導體層404之上 。做爲絕緣層4〗7，係使用氧化矽膜' 氧化氮化矽膜、氧 化鋁膜、氮氧化鋁膜、或其類似物。在此實施例中，氧化 矽膜仍透過RF濺鍍法而形成爲絕緣層427。 在此階段，第二熱處理係在諸如氮之惰性氣體的氛圍 下執行於大於或等於200°C且小於或等於40(TC，較佳地 ’大於或等於250°C且小於或等於3 50 °C的溫度。例如， 熱處理係在氮氛圍下執行於2 5 0 °C，1小時。 在第二熱處理中，其係氧化物之絕緣層4 2 7的一部分 及氧化物半導體層404係在相互接觸的同時，被加熱。因 此，在已透過第一熱處理而降低電阻的氧化物半導體層 4〇4之中，氧係供應自絕緣層427，而使氧化物半導體層 404成爲氧過多之狀態，因而氧化物半導體層404具有高 的電阻（i型導電性）。 雖然在此實施例中’第二熱處理係在氧化矽膜的形成 之後執行’但第二熱處理可在氧化矽膜的形成之後的任何 時間執行，且第二熱處理的時序並未受限於正好在氧化矽 膜的形成之後。 -25- 201143098 此外，在其中源極電極層445a及汲極電極層445b係 使用熱阻材料而形成的情況中，其中使用第一熱處理之條 件的步驟可在第二熱處理的時序執行。在此情況中，熱處 理可僅一次地在氧化矽膜的形成之後才執行。 在第二熱處理中，只要諸如氧化矽之結晶抑制劑不包 含於氧化物導電層446 a及446b之中，則可使氧化物導電 層4W a及446b結晶化爲各具有晶體區。例如，當使用氧 化鋅或其類似物時，將易於使氧化物導電層結晶化爲柱狀 晶體，以及當使用氧化銦-氧化錫合金時，將易於以微晶 狀態而結晶化。因此，所實現的是，氧化物半導體層與各 源極電極層445a及汲極電極層445b間之接觸電阻的降低 ，以及導電率的改善。另一方面，在此實施例中所使用之 以In-Gz-Zn-Ο爲主的氧化物半導體層甚至並未由於第二 熱處理而結晶化，且因此，維持其之非晶狀態。 接著，形成保護絕緣層428於絕緣層427之上（請參 閱第1E圖）。做爲保護絕緣層428，可使用氮化矽膜、氧 化氮化矽膜、氮化鋁膜、或其類似物。在此實施例中，氮 化矽膜係透過RF濺鍍法而形成爲保護絕緣層428。 透過上述步驟，可製造出其中具有晶體區的氧化物導 電層係形成於氧化物半導體層與各源極電極層及汲極電極 層之間的薄膜電晶體440。 注意的是，此實施例可與任一其他的實施例自由地結 合。 -26- 201143098 (實施例2 ) 在此實施例中，將參照第2A至2E圖來敘述與實施例 1不同的底部接觸薄膜電晶體及其製造方法的實例。第2A 至2E圖係與第1A至1E圖相同，除了在一部分的處理中 存在有不同外。因此，相同的部分係藉由相同的參考符號 而表示，且相同部分之詳細說明將予以省略。 第2E圖中所描繪之薄膜電晶體470係所謂底部接觸 型的底部閘極結構。 薄膜電晶體470包含閘極電極層421a，閘極絕緣層 402，源極電極層445a，汲極電極層445b，氧化物導電層 446a，氧化物導電層446b，及包括通道形成區443的氧化 物半導體層於具有絕緣表面的基板400之上。此外，絕緣 層427及保護絕緣層42 8係設置於通道形成區443、源極 電極層445a、及汲極電極層445b之上。 在此，氧化物導電層446a及446b係使用具有高導電 率的材料而形成，其包括晶體區，且可降低氧化物半導體 層與各源極電極層445a及汲極電極層445b之間的接觸電 阻，以致可實現能高速操作的薄膜電晶體。 將參照第2A至2E圖來敘述薄膜電晶體470的製造方 法於下文。 閘極電極層4 2 1 a及閘極絕緣層4 0 2係依據實施例1 而形成。 其次，將金屬膜及氧化物導電膜堆疊於閘極絕緣層 4〇2之上（請參閱第2A圖）。此時，透過濺鍍法，可連續執 -27- 201143098 行金屬膜及氧化物導電膜之堆疊層的膜形成，而無需暴露 至空氣。在此實施例中，使用其中堆疊鉬膜、鋁膜、及鉬 膜之三層堆疊的膜於金屬膜，且使用氧化鋅膜於氧化物導 電膜。 接著，阻體罩幕係形成於光微影術步驟之中，且金屬 膜及氧化鋅膜被選擇性地蝕刻而形成源極電極層445a、汲 極電極層 445b、氧化物導電層 446a、及氧化物導電層 446b(請參閱第2B圖）。在此，鹼性溶液係使用做爲去除 阻體罩幕的阻體剝離劑。因爲氧化鋅膜亦在某些情況中被 蝕刻，所以較佳的是，藉由氧灰化法來去除阻體罩幕，以 防止氧化鋅膜的厚度降低。 其次，氧化物半導體膜係以與實施例1之方式相似的 方式形成，且氧化物半導體層404係透過光微影術步驟及 蝕刻步驟而形成（請參閱第2C圖）。 在此，氧化物半導體層係依據實施例1中所述之第一 熱處理的方法而脫水及脫氫。 注意的是，在形成氧化物半導體膜之前，可在惰性氣 體（例如，氮、氨、氖、或氬）的氛圍下執行熱處理（在高於 或等於400t且低於基板的應變點之下），使得可將包含於 閘極絕緣層402中之諸如氫及水的雜質加以去除。 接著，形成絕緣層427於源極電極層445a、汲極電極 層445b、及氧化物半導體層404之上。做爲絕緣層427， 係使用氧化矽膜、氧化氮化矽膜、氧化鋁膜、氮氧化鋁膜 、或其類似物。在此實施例中，氧化矽膜係透過RF濺鍍 -28- 201143098 法而形成爲絕緣層4 2 7。 在此’熱處理係依據實施例1中所述之第二熱處理的 方法而執行。 雖然在此實施例中，第二熱處理係在氧化矽膜的形成 之後執行，但第二熱處理可在氧化矽膜的形成後之任何時 間執行，且第二熱處理的時序並未受限於正好在氧化矽膜 的形成之後。 此外，在其中源極電極層445a及汲極電極層445b係 使用熱阻材料而形成的情況中，其中使用第一熱處理之條 件的步驟可在第二熱處理的時序執行。 透過直至此處爲止之任一熱處理方法，均可使氧化物 導電層446a及446b結晶化爲各具有晶體區，只要諸如氧 化矽之結晶抑制劑並不包含於氧化物導電層446a及446b 之中即可。不用多說地，可將熱處理方法執行複數次。另 一方面，即使經由複數次執行的熱處理，氧化物半導體層 亦不會被結晶化，且因此，可維持其之非晶狀態。 其次，形成保護絕緣層428於絕緣層427之上（請參 閱第2E圖）。 透過上述步驟，可製造出其中具有晶體區的氧化物導 電層係形成於氧化物半導體層與各源極電極層及汲極電極 層之間的薄膜電晶體470。 注意的是，此實施例可與任一其他的實施例自由地結 合。 -29- 201143098 (實施例3) 在此實施例中，將參照第3A至3E圖來敘述與實施例 1及2不同的底部接觸薄膜電晶體及其製造方法的實例。 第3A至3E圖係與第1A至1E圖相同，除了在一部分的 處理中存在有不同外。因此，相同的部分係藉由相同的參 考符號而表示，且相同部分之詳細說明將予以省略。 第3E圖描繪薄膜電晶體480的橫剖面視圖，該薄膜 電晶體具有所謂通道保護型的底部閘極結構。 薄膜電晶體480包含閘極電極層421a，閘極絕緣層 402，氧化物半導體層，氧化物導電層446a，源極電極層 445a，及汲極電極層445b於具有絕緣表面的基板400之 上。在此，氧化物半導體層包含通道形成區443、高電阻 源極區424a、及高電阻汲極區424b。此外，作用成爲通 道保護層之氧化物絕緣層426a係與通道形成區443接觸 而設置。進一步地，保護絕緣層42 8係設置於源極電極層 445a、汲極電極層445b、通道保護層426a、及氧化物半 導體層404之上。 各自地與氧化物絕緣層426b重疊之氧化物半導體層 的第一區424c及第二區424d係以與通道形成區443相似 之氧過多狀態而設置，且可具有降低漏電流及寄生電容的 功能。 與保護絕緣層428接觸之氧化物半導體層的第三區 424e係設置於通道形成區443與高電阻源極區424a之間 。與保護絕緣層42 8接觸之氧化物半導體層的第四區424f -30- 201143098 係設置於通道形成區443與高電阻汲極區424b之間。 氧化物導電層446a及446b係使用具有高導電率的材 料而形成，其具有晶體區，且可降低氧化物半導體層與各 源極電極層445a及汲極電極層445b之間的接觸電阻，以 致可實現能高速操作的薄膜電晶體。 氧化物半導體層的第三區424c及第四區424f分別係 氧不足區之高電阻源極區（亦稱爲HRS區）及氧不足區之高 電阻汲極區（亦稱爲HRD區）。特定地，高電阻汲極區的載 子濃度大於或等於lX1018/cm3，且至少高於通道形成區的 載子濃度（小於lxl〇18/cm3)。 注意的是，在此實施例中的載子濃度係在室溫藉由霍 耳（Hall)效應測量而獲得。當在通道長度方向中之第三區 及第四區的寬度大時，可降低薄膜電晶體的截止電流。對 照地，當在通道長度方向中之第三區及第四區的寬度小時 ，可增加薄膜電晶體的操作速度。 在通道保護型薄膜電晶體中，雖然作用成爲通道保護 層之氧化物絕緣層的寬度降低使得實質的通道長度L易於 縮短，但當源極電極層及汲極電極層係設置於氧化物絕緣 層之上時，可能造成短路。因此，源極電極層445a及汲 極電極層445b係設置使得其末端部分遠離氧化物絕緣層 〇 在第3E圖中，於作用成爲通道保護層之氧化物絕緣 層426a下面的氧化物半導體層之區域係稱爲通道形成區 。因此，薄膜電晶體480的通道長度L係等於在通道長度 -31 - 201143098 方向中之氧化物絕緣層426a的寬度，且在第3E圖的橫剖 面視圖中’對應於梯形氧化物絕緣層426a之基底的長度 〇 將參照第3A至3E圖來敘述薄膜電晶體480的製造方 法於下文。 閘極電極層4 2 1 a及閘極絕緣層4 0 2係依據實施例1 而形成（請參閱第3A圖）。 其次，氧化物半導體膜係以與實施例1之方式相似的 方式形成，且島狀氧化物半導體層404係透過光微影術步 驟及蝕刻步驟而形成（請參閱第3B圖）。 注意的是，在形成氧化物半導體膜之前，可在惰性氣 體（例如，氮，氮，氖，或氬）的氛圍下執行熱處理（在高於 或等於400 °C且低於基板的應變點之下），使得可將包含於 閘極絕緣層402中之諸如氫及水的雜質加以去除。 在此，氧化物半導體層係依據實施例1中所述之第一 熱處理的方法而脫水或脫氫。 選擇性地，第一熱處理可在氧化物半導體膜被處理成 爲島狀氧化物半導體層之前執行於該氧化物半導體膜之上 〇 接著，氧化物絕緣層係以與實施例1之方式相似的方 式，透過濺鍍法而形成於閘極絕緣層402及氧化物半導體 層404之上。然後，在光微影術步驟之中形成阻體罩幕， 且藉由選擇性蝕刻法而形成氧化物絕緣層426a及426b。 之後，可將該阻體罩幕去除。在此，於氧化物絕緣層426a -32- 201143098 下面之氧化物半導體層的區域用作通道形成n 3C 圖）。 其次，氧化物導電膜及金屬膜係堆疊於氧 426a、氧化物絕緣層426b、及氧化物半導體層 部分地蝕刻而形成源極電極層44 5 a、汲極電桓 氧化物導電層446a、及氧化物導電層446b。 ，氧化物導電膜及金屬膜之堆疊層的膜形成可 ，而無需暴露至空氣。在此實施例中，其中堆 膜' 及鉬膜之三層堆疊的膜係使用於金屬膜， 膜係使用於氧化物導電膜（請參閱第3D圖）。 接著，第二熱處理係在諸如氮之惰性氣體 行於大於或等於200 °C且小於或等於400°C的 地，大於或等於2 5 0 °C且小於或等於3 5 0 °C。 理係在氮氛圍下執行於2 5 0 °C，1小時。 在第二熱處理中，氧化物半導體層4 04的 當與氧化物絕緣層426a及426b接觸時的同時 因此，在已透過第一熱處理而降低電阻的氧化 4 0 4之中，氧係供應自氧化物絕緣層4 2 6 a及 氧化物半導體層404成爲氧過多之狀態，因而 體層404具有高的電阻（i型導電性）。 另一方面，因爲並未與氧化物絕緣層4 26a 疊之氧化物半導體層4〇4的部分係在當暴露時 加熱，所以可形成電阻被維持或進一步降低的^ 及第四區424f。 ί (請參閱第 化物絕緣層 之上，且被 !層 4 4 5b、 透過濺鍍法 連續地執行 疊鉬膜、鋁 以及氧化鋅 的氛圍下執 溫度，較佳 例如，熱處 一部分係在 ，被加熱。 物半導體層 426b ，而使 氧化物半導 及426b重 的同時，被 赛三區424c -33- 201143098 注意的是，雖然在此實施例中，第二熱處理係在氧化 物絕緣層426a及426b的形成之後執行，但第二熱處理可 在氧化物絕緣層426a及426b的形成之後的任何時間執行 ，且第二熱處理的時序並未受限於正好在氧化物絕緣層 426a及426b的形成之後。 透過第二熱處理，可使氧化物導電層446a及446b結 晶化爲各具有晶體區，只要諸如氧化矽之結晶抑制劑不包 含於氧化物導電層446 a及446b之中即可。另一方面，氧 化物半導體層甚至並未由於第二熱處理而結晶化，且因此 ，維持其之非晶狀態。 接著，形成保護絕緣層428於氧化物半導體層404、 氧化物絕緣層 426a、氧化物絕緣層426b、源極電極層 445a、及汲極電極層445b之上（請參閱第3E圖）。做爲絕 緣層428，可使用氮化矽膜、氧化氮化矽膜、氮化鋁膜、 或其類似物。在此實施例中，氮化矽膜係透過RF濺鍍法 而形成爲保護絕緣層428。 透過上述步驟，可製造出其中具有晶體區的氧化物導 電層係形成於氧化物半導體層與各源極電極層及汲極電極 層之間的薄膜電晶體48 0。 注意的是，此實施例可與任一其他的實施例自由地結 合。 (實施例4) 在此實施例中，將敘述其中主動矩陣液晶顯示裝置或 -34- 201143098 發光裝置係使用實施例1、2、及3之任一者中所描述的薄 膜電晶體而製造於一基板之上的實例。 第4圖描繪使用主動矩陣基板的液晶顯示裝置之橫剖 面結構的實例。 雖然在實施例1、2、及3之中，薄膜電晶體的模式係 以橫剖面視圖而描繪，但在此實施例中，其中驅動器電路 部及像素部係包含在一基板之上的結構將透過描繪以下的 視圖來加以敘述：用於驅動器電路部的薄膜電晶體4 5 0 ; 用於像素部的薄膜電晶體460 ;閘極導線接觸部；儲存電 容器；閘極導線，源極導線，及其交點；像素電極；及類 似物。儲存電容器，閘極導線，及源極導線可形成於與實 施例1及2中所示之薄膜電晶體相同的製造步驟中，且可 無需增加光罩數目及無需增加步驟數目地予以製造。 在第4圖中，薄膜電晶體450係設置於驅動器電路部 之中的薄膜電晶體，以及電性連接至像素電極層457a的 薄膜電晶體460係設置於像素部之中的薄膜電晶體。 在此實施例中，形成於基板400之上的薄膜電晶體 4 6 0具有與實施例1、2、及3中之薄膜電晶體相同的結構 。在此，係顯示通道蝕刻型薄膜電晶體做爲實例。 在與薄膜電晶體460之閘極電極層相同的步驟中使用 相同之材料所形成的電容器導線層43 0透過插入於該處之 間之用作電介質的閘極絕緣層402，而與電容電極層43 1 重疊；因此，形成儲存電容器。注意的是’電容器電極層 4 3 1係在與設置於薄膜電晶體4 6 0的源極區或汲極區中之 -35- 201143098 電極層及氧化物導電層相同的步驟中，使用相同 形成。 注意的是，儲存電容器係設置於像素電極層 下面。雖未描繪，但電容器電極層431係電性連 電極層45 7a。 此實施例顯示其中儲存電容器係使用電容 431及電容器導線層430而形成的實例；然而， 容器的結構上並無特殊的限制。例如，儲存電容 此方式而形成，亦即，無需電容器導線層之設置 極層可透過平坦化絕緣層、保護絕緣層、及閘極 插入於該處之間而與鄰接像素中的閘極導線重疊 複數個閘極導線、源極導線、及電容器導線 像素密度而設置。在端子部之中，係配置與閘極 電位的複數個第一端子電極、與源極導線相同電 個第二端子電極、與電容器導線層相同電位的複 端子電極，及其類似物。將被設置之該等端子的 爲任何數目，且各端子的數目可予以適當地決定 在閘極導線接觸部之中，閘極電極層42 1 b 阻金屬材料而形成。閘極電極層42 1 b係透過到 線的接觸孔而電性連接至閘極導線。 用於氧化物半導體層之脫水或脫氫的熱處理 :形成氧化物半導體層之後；堆疊氧化物導電層 半導體層上之後；或形成鈍態膜於源極電極及汲 之後。 的材料而 4 5 7a 的 接至像素 器電極層 在儲存電 器可以以 ，像素電 絕緣層被 〇 層係依據 導線相同 位的複數 數個第三 數目各可 〇 可使用低 達閘極導 可執行於 於氧化物 極電極上 -36- 201143098 在驅動器電路部中之薄膜電晶體450的閘極電極層可 電性連接至設置在氧化物半導體層上方之導電層417。 進一步地，在導線交點中，爲了要降低如第4圖中所 描繪之寄生電容，閘極絕緣層402及氧化物絕緣層4M係 插入於閘極導線層42 1 c與源極導線層422之間。 當製造主動矩陣液晶顯示裝置時，主動矩陣基板及設 置有相對電極之相對基板係以液晶層插入於其間而固定。 同樣地，透過設置於二電極之間的複數個微囊胞，各囊胞 包含具有正電荷的第一粒子及具有負電荷的第二粒子，可 製造出主動矩陣電泳顯示裝置。電性連接至相對基板上之 相對電極的共同電極係設置於主動矩陣基板之上，且電性 連接至共同電極的第四端子電極係設置於端子部之中。第 四端子電極人使用以設定共同電極爲諸如GND或0V之固 定電位。第四端子電極可使用與像素電極層457a相同的 材料而形成。 當使用相同的材料於閘極電極、源極電極、汲極電極 、像素電極、不同的電極層、及不同的導線層時，可使用 共同的濺鍍靶極及共同的製造設備，且因此，可減少材料 成本及使用於蝕刻之蝕刻劑（或蝕刻氣體）的成本。因而， 可降低製造成本。 當使用光敏樹脂材料於第4圖之結構中的平坦化絕緣 層45 6時，可省略阻體罩幕的形成步驟。 此外，第5圖描繪在形成EL層於第一電極（像素電極 )上之前之主動矩陣發光裝置的基板狀態之橫剖面視圖。 -37- 201143098 在第5圖中，係描繪通道蝕刻型薄膜電晶體；然而， 亦可使用具有與實施例2及3中所述之該等結構相似的結 構之薄膜電晶體。此外，第5圖中所描繪之主動矩陣發光 裝置可具有與上述液晶顯示裝置之結構相似的結構，除了 將於下文顯示之像素部的結構之外。 在形成絕緣層427之後，形成濾色層453。濾色層之 彩色係紅色，綠色，及藍色。該等濾色層係透過印刷法， 噴墨法，光微影術，蝕刻法，或其類似方法而形成於特定 的位置中。藉由提供濾色層453於基板400側，可執行濾 色層45 3及發光元件之發光區的對齊，而無需根據密封基 板的對齊準確性。 接著，形成覆蓋濾色層453之外覆層458。該外覆層 45 8係使用透光樹脂而形成。 在此，係敘述其中全彩色顯示係使用紅色、綠色、及 藍色之三彩色的濾色層而執行的實例；然而，彩色顯示並 未特定地受限於此。亦可使用青色，深紅色，黃色，或白 色的彩色。 其次，形成覆蓋外覆層45 8及絕緣層42 7的保護絕緣 層428 »針對保護絕緣層428，係使用諸如氮化矽膜、氮 化鋁膜、氧化氮化矽膜、或氮氧化鋁膜之無機絕緣膜》 接著，在光微影術步驟及蝕刻步驟中，到達連接電極 層4 5 2的接觸孔係形成於保護絕緣層4 2 8及絕緣層4 2 7之 中。此外，在此光微影術步驟及蝕刻步驟中，於端子部中 之保護絕緣層42 8及絕緣層42 7係選擇性地蝕刻，而暴露 -38- 201143098 出部分的端子電極。進一步地，爲了要連接稍後所形 發光元件的第二電極至共同電位線，亦形成到達共同 線的接觸孔。 接著’形成透明導電膜’且執行光微影術步驟及 步驟於該處之上，以致使電性連接至連接電極層452 一電極457b形成。 其次’形成隔板459以覆蓋第一電極457b的周 隔板4 5 9係使用聚醯亞胺、丙烯酸、聚醯胺、環氧、 類似物之有機樹脂膜、無機絕緣膜，或有機聚砂氧垸 成。隔板4 5 9可使用有機絕緣材料或無機絕緣材料而 。較佳的是’隔板459應形成爲具有開口於第一電極 之上，以致使側壁形成爲具有曲率的傾斜表面。此開 易於使用光敏樹脂材料而形成》 透過上述步驟，可獲得第5圖中所描繪之基板的 。進一步地’將EL層形成於第一電極457b之上，且 一電極形成於EL層之上，藉以形成發光元件。第二 係電性連接至共同電位線。 導電層417可設置於第4及5圖的各圖中之驅動 路部的薄膜電晶體450之氧化物半導體層上。導電層 可在與像素電極層45 ?a或第一電極45 7b相同的步驟 使用相同的材料而形成。 導電:層4 1 7係設置以便與氧化物半導體層的通道 區443重® ’藉以降低薄膜電晶體450之臨限電壓在 上的改Μ量。導電層417具有與閘極電極層42U之 成之 電位 蝕刻 的第 邊。 或其 而形 形成 45 7b 口可 狀態 將第 電極 器電 4 17 中， 形成 時間 電位 -39- 201143098 相同的電位，且可作用成爲第二閘極電極層。此外，導電 層417可具有與閘極電極層421a之電位不同的電位。選 擇性地，導電層417的電位可爲GND或0V，或導電層 4 1 7可在浮動狀態中。 因爲薄膜電晶體容易由於靜電或其類似物而損壞，所 以較佳地，將保護電路設置於與像素部或驅動器電路部相 同的基板上。較佳地，保護電路係以包含氧化物半導體層 之非線性元件而形成。例如，保護電路係設置於像素部與 各掃描線輸入端子及信號線輸入端子之間。在此實施例中 ，係設置複數個保護電路，以便防止當由於靜電或其類似 物之電湧電壓施加至掃描線、信號線、及電容器滙流排線 時可造成之像素電晶體及其類似物的損壞。因此，保護電 路係形成以便當電湧電壓施加至保護電路時，釋放電荷至 共同導線。進一步地，保護電路包含與掃描線相同並聯而 配置於其間的非線性元件。非線性元件包含諸如二極體之 二端子元件或諸如電晶體之三端子元件。例如，該非線性 元件可透過與像素部中之薄膜電晶體460相同的步驟而形 成，且例如，可藉由連接非線性元件的閘極端子至汲極端 子而使其具有與二極體相同的特徵。 注意的是，此實施例可與任一其他的實施例自由地結 合。 (實施例5) 具有顯示功能之半導體裝置（亦稱爲顯示裝置）可使用 -40- 201143098 實施例1、2、及3中之任一者所描述的薄膜電晶體而製造 出。此外，可將各包含薄膜電晶體的驅動器電路部及像素 部形成於一基板之上，藉以獲得系統在面板上。 顯示裝置包含顯示元件。進一步地，可使用其中對比 係由電場所改變之諸如液晶元件（亦稱爲液晶顯示元件）或 電子墨水的顯示媒質。 注意的是，在此說明書中之顯示裝置意指影像顯示裝 置、顯示裝置、或光源（包含照明裝置）。進一步地，“顯 示裝置”在其種類上包含以下模組：包含撓性印刷電路 (FPC)或卷帶自動接合（TAB)帶的模組；具有TAB帶且該 TAB帶係設置有印刷導線板於其末端處的模組；以及具有 積體電路（1C)且該積體電路（1C)係透過晶片在玻璃上（COG) 法而被直接安裝在顯示元件上的模組。 將參照第6A 1，6A2，及6B圖來敘述顯示裝置實施例 之液晶顯示面板的外觀及橫剖面。第6A 1及6A2圖各係 面板的平面視圖，其中薄膜電晶體40 1 0及40 1 1以及液晶 元件40 1 3係密封於以密封劑4005插入於該處之間的第一 基板4001與第二基板4006之間。第6B圖係沿著第6A1 及6 A 2圖中之線Μ - N所取得的橫剖面視圖。 密封劑4005係提供以便包圍設置在第一基板400 1之 上的像素部4002及掃描線驅動器電路4004。第二基板 4006係設置於像素部4002及掃描線驅動器電路4004之上 。因此，像素部4002及掃描線驅動器電路4004係與液晶 層4008 —起由第一基板4001、密封劑4005、及第二基板 -41 - 201143098 4006所密封。進一步地，使用單晶半導體或多晶年 形成的信號線驅動器電路4003係安裝於第一基板 之與藉由密封劑4005所包圍的區域不同的區域中。 注意的是’在信號線驅動器電路4003的連接 並無特殊之限制，且可使用C Ο G法、打線接合g 法、或其類似方法。第6 A 1圖描繪其中信號線驅動 4003係透過COG法而安裝之實例，以及第6A2圖 中信號線驅動器電路4003係透過TAB法而安裝之^ 設置於第一基板4001上之像素部4002及掃描 器電路4004各包含複數個薄膜電晶體。在第6B圖 含於像素部4002中之薄膜電晶體4010及包含於掃 動器電路4004中之薄膜電晶體4011被描繪成爲實 緣層4041、4020、及4021係設置於薄膜電晶體4010 之上。 在任一實施例1、2、及3中所描述之各包氧化 體層的任何高度可靠之薄膜電晶體均可使用做爲薄 體4010及4011。在此實施例中，薄膜電晶體4010 ； 係η通道薄膜電晶體。 導電層4040係設置於絕緣層402 1之上，以便 驅動器電路的薄膜電晶體4011中之氧化物半導體 道形成區重疊。該導電層4040係設置以便與氧化 體層的通道形成區重疊，藉以降低薄膜電晶體401 限電壓在時間上的改變量。導電層4040具有與薄 體4 0 1 1之閘極電極的電位相同的電位’且可作用 =導體所 4001 上 方法上 ：' TAB 器電路 描繪其 賽例。 線驅動 中，包 描線驅 例。絕 及 401 1 物半導 膜電晶 及 401 1 與用於 層的通 物半導 1之臨 膜電晶 成爲第 -42- 201143098 二閘極電極層。此外，導電層4040可具有與薄膜電晶體4011 之閘極電極的電位不同的電位。選擇性地，導電層4040 的電位可爲GND或0V，或導電層4040可在浮動狀態之 〇 包含於液晶元件4 0 1 3中之像素電極4 0 3 0係電性連接 至薄膜電晶體4010。液晶元件4013的相對電極403 1係形 成於第二基板4006之上。液晶元件4013對應於其中像素 電極4030’相對電極4031，及液晶層4008相互重疊於該 處的區域。注意的是，像素電極4030及相對電極403 1係 分別設置有各作用爲配向膜之絕緣層4032及絕緣層4033 〇 注意的是’可使用諸如玻璃、陶質物、或塑膠之透光 基板做爲第一基板4001及第二基板4006。做爲塑膠，可 使用纖維玻璃強化塑膠（FRP)板、聚氟乙烯（PVF)膜、聚酯 膜、或丙烯酸樹脂膜。 由參考符號4 0 3 5所表示之柱狀間隔物係藉由選擇性 地蝕刻絕緣層而獲得，且係設置以便控制像素電極4 0 3 0 與相對電極403 1之間的距離（胞格間隙）。注意的是，可使 用球狀間隔物。相對電極4 0 3 1係電性連接至共同電位線 ，該共同電位線係形成於與薄膜電晶體4 0 1 〇相同的基板 上。相對電極403 1及共同電位線可使用共同連接部，而 透過配置於成對基板間之導電粒子，以相互電性連接。注 意的是，導電粒子係包含於密封劑4005之中。 選擇性地’可使用顯示藍色相而無需配向膜之液晶。 -43- 201143098 藍色相係液晶相之一，其係正好在當增加膽石醇液晶之溫 度時且同時膽石醇相改變爲各向同性相之前所產生。因爲 藍色相僅在狹窄的溫度範圍內產生，所以使用包含5重量 百分比或更多之爲了改善溫度範圍的對掌性分子之液晶組 成物於液晶層4008。包含顯示藍色相之液晶及對掌性分子 的液晶組成物具有1毫秒或更小之短的回應時間，具有無 需配向處理之光學各向同性，以及具有小的視角相依性。 液晶顯示裝置的實例係描述其中偏光板設置於基板的 外表面之上（在觀視者側），以及使用於顯示元件的彩色層 及電極層係以此順序而設置於基板的內表面之上；然而， 可將偏光板設置於基板的內表面之上。偏光板及彩色層的 堆疊結構並未受限於此實施例，且可根據偏光板及彩色層 的材料或製造過程的條件而適當地設定》 在薄膜電晶體401 1中，絕緣層404 1係形成與包含通 道形成區的半導體層接觸。該絕緣層4041可使用與實施 例1中所描述之絕緣層427的材料及方法相似的材料及方 法而形成。爲了要降低薄膜電晶體的表面粗糙度，薄膜電 晶體係以作用成爲平坦化絕緣層之絕緣層402 1來加以覆 蓋。在此，氧化矽膜係以與實施例1之方式相似的方式， 透過濺鍍法而形成爲絕緣層4041。 保護絕緣層4020係形成於絕緣層404 1之上。該保護 絕緣層4020可使用與實施例1中所述之保護絕緣層428 相似的材料及方法而形成。在此，氮化矽膜係透過PCVD 法而形成爲保護絕緣層4020。 -44- 201143098 絕緣層402 1係形成爲平坦化絕緣層。絕緣層4〇21可 使用諸如聚醯亞胺’丙烯酸，苯并環丁烯，聚醯胺，或環 氧之熱阻有機材料而形成。除了該等有機材料之外，亦可 使用低電介質常數之材料（低k材料）、以矽氧烷爲主之樹 脂、磷砂酸鹽玻璃（PSG)、硼磷矽酸鹽玻璃（BPSG)、或其 類似物。注意的是，絕緣層4 0 2 1可藉由堆疊複數個使用 該等材料所形成的絕緣層而形成。 注意的是’以砂氧烷爲主之樹脂對應於使用以矽氧烷 爲主之材料做爲起始材料所形成之包含Si-0-Si鍵的樹脂 。以砂氧烷爲主之樹脂可包含有機基（例如，烷基或芳基） 或氟基做爲替代基。此外，該有機基可包含氟基。 絕緣層4021可根據材料，透過諸如濺鍍法、s〇G法 、旋塗法、浸漬法、噴塗法、微滴排出法（例如，噴墨法 、網印法、或平版印刷法），或諸如手術刀、輥塗器、簾 塗器、或刀塗器之工具的方法而形成。絕緣層402 1的烘 烤步驟亦用作半導體層的退火步驟，可藉以有效率地製造 出顯示裝置。 像素電極4030及相對電極4031可使用諸如包含氧化 鎢之氧化銦，包含氧化鎢之氧化銦鋅，包含氧化鈦之氧化 銦，包含氧化鈦之氧化銦錫，氧化銦錫（下文中稱爲丨T 〇 ) ’氧化銦鋅’或添加氧化砂之氧化銦錫的透光導電材料而 形成。 選擇性地，像素電極4 0 3 0及相對電極4 0 3 1可使用包 導電巨分子（亦稱爲導電聚合物）之導電組成物而形成。較 -45- 201143098 佳的是，使用導電組成物所形成之像素電極具有每平方 1 0,000歐姆或更小的片電阻，以及在55 0奈米的波長時之 7 0%或更大的透射比。進一步地，包含於導電組成物中之 導電巨分子的電阻率係較佳地小於或等於0.1歐姆•公分 〇 做爲導電巨分子，可使用所謂7Γ電子共軛之導電聚合 物》例如，可給定聚苯胺或其衍生物，聚吡咯或其衍生物 ，聚噻吩或其衍生物，二或更多種該等的共聚物，及其類 似物。 進一步，各式各樣的信號及電位係透過FPC 4018而 供應至：分離所形成之信號線驅動器電路4003 ;掃描線驅 動器電路4004;及像素部40 02。 此外，連接端子電極4015係藉由與包含在液晶元件 4013中之像素電極403 0相同的導電膜而形成，以及端子 電極4016係藉由與薄膜電晶體4010及401 1之源極電極 層及汲極電極層相同的導電膜而形成。 連接端子電極40 15係透過各向異性導電膜40 19而電 性連接至包含於FPC 4018中的端子。 注意的是，第6A1、6A2、及6B圖描繪其中信號線驅 動器電路4003係分離地形成且安裝於第一基板400 1上之 實例；然而，此實施例並未受限於此結構。掃描線驅動器 電路可分離地形成且然後安裝，或僅一部分之信號線驅動 器電路或一部分之掃描線驅動器電路可分離地形成且然後 予以安裝。 -46- 201143098 注意的是，此實施例可與任一其他的實施例自由地結 合。 (實施例6) 在此實施例中，將參照第7A及7B圖來敘述發光顯示 面板（亦稱爲發光面板）的外觀及橫剖面。第7A圖係面板 的平面視圖，其中形成於第一基板上的薄膜電晶體及發光 元件係以密封劑而密封於第一基板與第二基板之間。第 7B圖係沿著第7A圖中之線H-I所取得的橫剖面視圖。 密封劑4505係設置以便包圍設置在第一基板450 1上 之像素部4502，信號線驅動器電路4503a及4503b，以及 掃描線驅動器電路4504a及4504b。此外，第二基板4506 係設置於像素部45 02，信號線驅動器電路45 03 a及45 03 b ’以及掃描線驅動器電路4504a及4504b之上。 因而’像素部4502，信號線驅動器電路4503a及4503b ’以及掃描線驅動器電路4504a及4504b係藉由第一基板 4501，密封劑4505，及第二基板4506而與充塡物4507密 封在一起。較佳的是，在此方式中，面板係以保護膜（諸 如接合膜或紫外線硬化樹脂膜）或具有氣密性及少許除氣 性之覆蓋材料來予以封裝（密封），使得面板不致暴露至外 面的空氣。 進—步地，設置於第一基板45 0 1上之像素部4 5 02， 信號線驅動器電路45 03 a及45 03 b，以及掃描線驅動器電 路45 04 a及45 04b各包含複數個薄膜電晶體。在第7B圖 -47- 201143098 中，係描繪包含於像素部45 02中之薄膜 包含於信號線驅動器電路4503a中之薄月 爲實例。 可使用任一實施例1、2、及3中所fj 物半導體層的任何高度可靠之薄膜電晶i 45 09及4510 »在此實施例中，薄膜電晶 係η通道薄膜電晶體。 導電層45 40係設置於絕緣層4544二 驅動器電路的薄膜電晶體4509中之氧化 道形成區重疊。該導電層4540係設置以 體層的通道形成區重疊，藉以降低ΒΤ測 晶體45 09之臨限電壓在時間上的改變量 有與薄膜電晶體4509之閘極電極的電位 可作用成爲第二閘極電極層。此外，導電 與薄膜電晶體4509之閘極電極的電位不 性地，導電層 4540的電位可爲 GND % 4540可在浮動狀態之中。 在薄膜電晶體4509的周邊之中，形 4 542，該氧化物絕緣層4542覆蓋氧化物 部分（包含側表面）。 進一步地，薄膜電晶體4510係透過: 而電性連接至第一電極4517。進一步地， 層4542，該氧化物絕緣層4542覆薄膜電Ε 物半導體層的周邊部分（包含側表面）。 電晶體4 5 1 0以及 I電晶體4 5 0 9做 ί述之各包含氧化 丨做爲薄膜電晶體 體 4509 及 4510 :上，以便與用於 物半導體層的通 便與氧化物半導 丨試前後的薄膜電 。導電層4540具 相同的電位，且 層 4540可具有 同的電位。選擇 ξ 0V，或導電層 成氧化物絕緣層 半導體層的周邊 連接電極層4548 形成氧化物絕緣 f曰體4510之氧化 -48- 201143098 氧化物絕緣層4542可使用與實施例1中所描述之氧 化物絕緣層4 2 6的材料及方法相似的材料及方法而形成。 此外，形成覆蓋氧化物絕緣層4542的絕緣層4544。該絕 緣層4544可使用與實施例1中所描述之保護絕緣層428 的材料及方法相似的材料及方法而形成。 濾色層4545係形成於薄膜電晶體4510之上’以便與 發光元件4511之發光區重疊。 進一步地，爲了要降低濾色層4545的表面粗糙度， 濾色層4545係以作用成爲平坦化絕緣膜之外覆層4543來 加以覆蓋。 進一步地，絕緣層4546係形成於外覆層4543之上。 該絕緣層4546可使用與實施例1中所描述之保護絕緣層 4 2 8的材料及方法相似的材料及方法而形成。 其係包含於發光元件4511中之像素電極的第一電極 4 5 1 7係電性連接至薄膜電晶體4 5 1 0的源極電極層及汲極 電極層。注意的是，發光元件45 1 1的結構並未受限於第 一電極4517、電激發光層4512、及第二電極4513之堆疊 結構。例如，發光元件4 5 1 1的結構可根據其中自該發光 元件4 5 1 1提取光之方向而適當地改變。 隔板4 5 2 0可使用有機樹脂膜，無機樹脂膜，或有機 聚矽氧烷而形成。較佳的是，隔板4520係形成爲具有開 口於第一電極45 1 7之上，使得側壁係形成爲具有曲率的 傾斜表面。此開口可易於使用光敏樹脂材料而形成。 電激發光層4512並未受限於單層，且可使用堆疊的 -49- 201143098 複數個層而形成。 保護膜可形成於第二電極4513及隔板4520之上，以 防止氧、氫、水分、二氧化碳、或其類似物進入至發光元 件4511之內。做爲保護膜，可形成氮化矽膜、氧化氮化 矽膜、DLC膜、或其類似物。 進一步地，各式各樣的信號及電位係透過FPC 45 18a 及45 18b而供應至信號線驅動器電路4503 a及4503 b、掃 描線驅動器電路4504a及4504b、以及像素部4502。 此外，連接端子電極4515係藉由與發光元件4511中 所包含之第一電極4517相同的導電膜所形成，且端子電 極4516係藉由與薄膜電晶體4509之源極電極層及汲極電 極層相同的導電膜所形成。 連接端子電極4515係透過各向異性導電膜4519而電 性連接至包含於FPC 4518a中的端子。 做爲位在其中自發光元件4511提取光之方向中的第 二基板需具有透光性質。在該情況中，可使用諸如玻璃板 、塑膠板、聚酯膜、或丙烯酸膜之透光材料於第二基板。 做爲充塡物45 07，除了諸如氮或氬之惰性氣體外，可 使用紫外線硬化樹脂或熱硬化樹脂。例如，可使用聚氯乙 烯（PVC)、丙烯酸、聚醯亞胺、環氧樹脂、矽氧樹脂、聚 乙烯醇縮丁醛（PVB)、或乙烯乙酸乙烯酯（EVa)。 視需要地，可將諸如偏光板、圓形偏光板（包含橢圆 偏光板）' 延遲板（四分之一波板或半波板）、或濾色片之光 學膜適當地設置用於發光元件的發光表面。進一步地，偏 -50- 201143098 光板及圓形偏光板可設置有抗反射膜。例如，可執行抗眩 光處理’反射光可藉該處理而由表面上之凸出物及凹處所 漫射’以便降低眩光。 做爲信號線驅動器電路4503 a及4503b以及掃描線驅 動器電路4504a及4504b，可安裝使用單晶半導體或多晶 半導體所形成的驅動器電路。選擇性地，可分離地形成及 安裝僅只信號線驅動器電路或其部件，或僅只掃描線驅動 器電路或其部件。惟，此實施例並未受限於第7A及7B圖 中所描繪的結構。 透過上述之步驟，可製造出高度可靠的發光顯示裝置 (顯示面板）。 注意的是，此實施例可與任一其他的實施例自由地結 合。 (實施例7) 在此說明書中所揭示的顯示裝置可施加至各式各樣之 電子裝置（包含娛樂機器）。電子裝置的實例係電視機（亦稱 爲電視或電視接收機），電腦或其類似物之監測器，諸如 數位相機或數位攝影機之相機，數位相框，行動電話（亦 稱爲移動式電話或行動電話手機），可攜帶式遊戲控制台 ’可攜帶式資訊終端機’聲頻再生裝置，諸如柏青哥機之 大型遊戲機，或其類似物。 第8 A圖描繪行動電話之實例。行動電話1 1 〇 〇係設置 有結合於外殼1 1 〇 1中之顯示部1 1 0 2，操作鈕1 1 〇 3，外部 -51 - 201143098 連接埠1 104，揚聲器1 105，微音器1 106，及其類似物。 當行動電話1100的顯示部1102係以手指或其類似物 而觸控時，可將資料輸入至行動電話1100之內。進一步 地，諸如打電話、撰郵件、或其類似者之操作可藉由以手 指或類似物來觸控顯示部11 02而執行。 顯示部1102主要具有三種螢幕模式。第一模式係顯 示模式，主要用以顯示影像。第二模式係輸入模式，主要 用以輸入諸如原文之資料。第三模式係顯示及輸入模式， 其係該二模式的結合，亦即，顯示模式及輸入模式的結合 〇 例如，在其中打電話或撰郵件的情況中，係選擇主要 用以輸入原文的原文輸入模式於顯示部11 052，使得可輸 入螢幕上所顯示之原文。在該情況中，較佳地顯示鍵盤或 數字鈕於顯示部1102的螢幕之幾乎所有區域之上。 當將包含諸如陀螺儀或加速度感測器之用以偵測傾斜 之感測器的偵測裝置設置於行動電話11 00之內時’在顯 示部1102之螢幕上的顯示可藉由決定行動電話1100的方 向（行動電話1100是否針對風景模式或肖像模式而水平或 垂直地放置），而自動地切換。 螢幕模式係藉由觸控顯示部1102或操作外殼1101的 操作鈕1103而切換。選擇性地，螢幕模式可根據顯示部 1 1 02上所顯示之影像的種類而切換。例如’當顯示部上所 顯示之影像的信號係動像資料時’螢幕模式會切換至顯示 模式。當該信號係原文資料之信號時’螢幕模式會切換至 -52- 201143098 輸入模式。 進一步地，在輸入模式中，當藉由顯示部1102中之 光學感測器所偵測的信號被偵測之同時，藉由觸控顯示部 11 02之輸入並未在某一週期執行時，可控制螢幕模式以便 自輸入模式切換至顯示模式。 顯示部1 1 02亦可作用成爲影像感測器。例如，當顯 示部1 1 02係透過手掌或手指而被觸控時，可取得掌紋、 指紋、或其類似物之影像，個人識別可藉以執行。進一步 地，藉由提供可發出近紅外光之背光或感測光源於顯示部 之中，可取得手指血管、手掌血管、或其類似物的影像。 第8 B圖亦描繪行動電話的實例。其之實例係描繪於 第8 B圖中的可攜帶式資訊終端機可具有複數個功能。例 如，除了電話功能之外，此可攜帶式資訊終端機可具有藉 由結合電腦而處理各式各樣之資料的功能。 第8B圖中所繪的可攜帶式資訊終端機具有二外殼， 外殻1 800及外殼1801。外殼1800包含顯示面板1802, 揚聲器1803，微音器1804，指引裝置1806，相機1807, 外部連接端子1808，及其類似物。外殻1801包含鍵盤 1 8 1 0，外接記憶體1 8 1 1，及其類似物。此外，天線係結合 於外殼1 8 0 1之中。 顯示面板1 8 02係設置有觸控面板，顯示爲影像之複 數個操作鍵1 8 0 5係藉由虛線而描繪於第8 B圖之中。 進一步地’除了上述結構之外，可結合無接點1C晶 片、小型記憶體裝置' 或其類似物。 -53- 201143098 可使用顯示裝置於顯示面板1 8 02，且使顯示之方向根 據應用模式而適當地改變。進一步地，顯示裝置係設置有 相機18 07於與顯示面板18 02相同的表面上，且因此，可 將其使用爲視訊電話。揚聲器1803及微音器1804可使用 於視訊電話通話’記錄及播放聲音，及其類似者，以及語 音通話。此外，在其中如第8B圖中所描繪之顯示外殼 1800及1801的狀態中，外殼1800及1801可藉由滑動而 偏移’使得一者重疊於另一者之上；因此，可攜帶式資訊 終端機的尺寸可降低，而使該可攜帶式資訊終端機適用於 攜帶。 外部連接端子1808可連接至諸如充電電纜及USB電 纜之各式各樣類型的電纜，且充電個人電腦及與個人電腦 資料通訊係可行的。此外，可使儲存媒體插入至外接記憶 體槽1811之內並移開，以致可儲存更大數量之資料。 進一步地，除了上述功能之外，可提供紅外線通訊功 能、電視接收功能、或其類似功能。 第9A圖描繪電視機9600的實例。在電視機9600之 中，顯示部9603係結合於外殻9601中。該顯示部9603 可顯示影像。在此，外殼960 1係由機架9605所支撐。 電視機9600可透過外殼9601之操作開關或分離的遙 控器9610而操作。頻道及音量可以以遙控器9610的操作 鍵9609來控制，使得可控制顯示部96063之上所顯示的 影像。再者，遙控器9610可設置有顯示部9607，用以顯 示藉由該遙控器96 10所輸出之資料。 -54- 201143098 注意的是，電視機9600係設置有接收器、調變 器、及其類似物。透過接收器之使用，可接收一般的 廣播。此外，當電視機9600係透過有線或無線而經 變解調器連接至通訊網路時，可執行單向（自傳送器 收器）或雙向（在傳送器與接收器之間，或在接收器之丨 資料通訊。 第9B圖描繪數位相框9700的實例。例如，在數 框9700中，顯示部9703係結合於外殼970 1之中。 部9703可顯示各式各樣的影像。例如，顯示部9703 示以數位相機或其類似物所取得之影像的資料，且如 相框一樣地作用。 注意的是，數位相框9700係設置有操作部、外 接端子（例如，USB端子）、外接記憶體槽、及其類似 雖然可將該等組件設置於提供顯示部的表面之上，但 數位相框97 00的設計，較佳的是，將它們設置於側 背面。例如，可將儲存由數位相機所取得之影像資料 億體插入於數位相框的外接記憶體槽中，以及可將影 料轉移且顯示於顯示部9703之上。 數位相框9700可組構以無線地發射及接收資料 使用其中所欲之影像資料係無線地轉移且顯示的結構 第10圖係可攜帶式遊戲機且包含二外殻，外殻 及外殼9 8 9 1 ;該等外殼係以接合部9 8 9 3連接，以致 該可攜帶式遊戲機打開或折疊。顯示部98 8 2及顯 9 8 8 3係分別結合於外殼9 8 8 1及外殼9 8 9 1之中。 解調 電視 由調 至接 哥）的 位相 顯示 可顯 —般 部連 物。 針對 面或 的記 像資 。可 〇 98 8 1 可使 示部 -55- 201143098 此外，第ι〇圖中所描繪之可攜帶式遊戲 揚聲器部9884，記錄媒體插入部9886，LED戈 入裝置（操作鍵988 5,連接端子98 8 7，感測器 測量力、位移、位置、速度、加速度、角速度 離、光、液體、磁性、溫度、化學物質、聲音 度、電場、電流、電壓、電功率、輻射線、流 梯度、振動、氣味、或紅外線之功能），及微音 及其類似物。不用多說地，可攜帶式娛樂機器 受限於上述，且可使用至少設置有此說明書中 膜電晶體的其他結構。該可攜帶式娛樂機器可 其他附屬裝備。第10圖中所描繪之可攜帶式 讀取記錄媒體中所儲存之程式或資料的功能， 線通訊而與另一可攜帶式遊戲機分享資訊的功 是，第1〇圖中所描繪之可攜帶式遊戲機的功 於上述該等功能，且該可攜帶式遊戲機可具有 功能。 如上述，在其他實施例中所描述的顯示裝 諸如上述任一者之各式各樣電子器具的顯示面才 注意的是，此實施例可與任一其他的實施 合。 本申請案係根據2009年9月4日在日本專 之日本專利申請案序號第2009-204801號，該 部內容係結合於本文以供參考之用。 機係設置有 1 9890 » 輸 9888(具有 、轉數、距 、時間、硬 率、濕度、 器 9889)， 的結構並未 所揭示之薄 適當地包含 遊戲機具有 以及藉由無 能。注意的 能並未受限 各式各樣的 置可配置於 反之中。 例自由地結 利局所申請 申請案的全 -56- 201143098 【圖式簡單說明】 第1 A至1 E圖係依據本發明實施例之電晶體的橫剖面 處理視圖； 第2A至2E圖係依據本發明實施例之電晶體的橫剖面 處理視圖； 第3 A至3 E圖係依據本發明實施例之電晶體的橫剖面 處理視圖； 第4圖係依據本發明實施例之顯示裝置的橫剖面處理 視圖； 第5圖係依據本發明實施例之顯示裝置的橫剖面處理 視圖； 第6A 1至6A2圖係平面視圖以及第6B圖係橫剖面視 圖，描繪顯示裝置： 第7圖係平面視圖以及第7 b圖係橫剖面視圖，描繪 顯示裝置； 第8A至8B圖各描繪電子裝置； 第9A至9B圖各描繪電子裝置； 第10圖描繪電子裝置； 第11圖顯示水分的TDS光譜； 第12圖顯示Η的TDS光譜； 第13圖顯不〇的TDS光譜；以及 第圖顯示〇Η的TDS光譜； 【主要元件符號說明】 -57- 201143098 400， 4001 ， 4506， 4006， 4501:基板 4 02 :閘極電極層 404:氧化物半導體層 41 7，4040，4540 :導電層 422 :源極導線層 426，426a，426b，4542:氧化物絕緣層 427， 4021， 4544， 4546 > 4032， 4041 ：絕緣層 428，4020:保護絕緣層 4 3 0 :電容器導線層 43 1 :電容器電極層 440 > 450 ， 480 ， 460 ， 470 ， 4010 ， 4011 ， 4509 ， 4510 ： 薄膜電晶體 442，449，452，4548 :連接電極層 443 :通道形成區 453 ， 4545 :濾色層 4 5 6 :平坦化絕緣層 458 ， 4543 ：外覆層 4 5 9，4 5 2 0 :隔板 421a，421b，451a，45 1b：閘極電極層 4 2 1 c :閘極導線層 424a:局電阻源極區 424b :高電阻汲極區 424c~424f，444c，444d :區域 445 a，455a :源極電極層 -58- 201143098 445b，4 5 5b：汲極電極層 446a，446b ：氧化物導電層 457a:像素電極層 457b， 4513， 4517：電極 1 1 〇 〇 :行動電話 1101 ， 1800， 9701 ， 9881 ， 9891 ， 1801 ， 9601 ：外殼 1102， 9603， 9882， 9883 > 9607， 9703 ：顯示部 1 1 0 3 :操作鈕 1 104 :外部連接埠 1105 ， 1803 :揚聲器 1106， 1804， 9889 ：微音器 1802:顯不面板 1805， 9609， 9885 ：操作鍵 1 8 06 :指引裝置 1 8 0 7 :相機 1 8 0 8 :外部連接端子 1 8 1 0 :鍵盤 1 8 1 1 :外部記憶體槽 4002， 4502:像素部 4 0 0 3，4 5 0 3 a，4 5 0 3 b :信號線驅動器電路 4004，4504a，4504b :掃描線驅動器電路 4 0 0 5，45 05 ：密封齊[J 4008 :液晶層 4013 :液晶元件 -59- 201143098 4015，4515 :連接端子電極 4016，4516:端子電極 4 0 1 8，4 5 1 8 a :撓性印刷電路 4019，4519:各向異性導電膜 403 0 ：像素電極 403 1 :相對電極 4507 :充塡物 451 1 :發光元件 45 1 2 :電激發光層 9 6 0 0 :電視機 9605 :機架 9610 :遙控器 9 7 0 0 :數位相框 98 84 :揚聲器部 98 86 :記錄媒體插入部 9 8 8 7 :連接端子 9 8 8 8 :感測器 9890 ： LED 燈 9893 :接合部 -60

Claims (1)

  1. 201143098 七、申請專利範圍： 1. 一種電晶體，包含： 閘極電極層； 閘極絕緣層，在該閘極電極層之上； 氧化物半導體，在該閘極絕緣層之上； 成對的氧化物導電層，與該氧化物半導體層部分地重 疊於該閘極絕緣層之上； 源極電極層和汲極電極層，在該成對的氧化物導電層 的各個氧化物導電層之上；以及 氧化物絕緣層，與該氧化物半導體層接觸， 其中該成對的氧化物導電層包括晶體區。 2. 如申請專利範圍第1項之電晶體，其中該氧化物半 導體層係非晶的。 3 .如申請專利範圍第1項之電晶體，其中該源極電極 層及該汲極電極層係使用包括選擇自 Al、Cr、Cu、Ta、 Ti、Mo、及W的元素做爲主要成分的膜或其之合金膜而 形成。 4.如申請專利範圍第1項之電晶體，其中該成對的氧 化物導電層係使用選擇自氧化銦、氧化銦-氧化錫合金、 氧化銦-氧化鋅合金、氧化鋅、氧化鋅鋁、氮氧化鋅鋁、 及氧化鋅鎵的其中一種而形成。 5 .如申請專利範圍第1項之電晶體，其中該氧化物絕 緣層係使用透過濺鍍法所形成的氧化矽、氧化氮化矽、氧 化鋁或氮氧化鋁而形成。 -61 - 201143098 6 .如申請專利範圍第1項之電晶體，其中由水分所衍 生出之解吸附組分的峰値並不顯示於該氧化物半導體層的 光譜中，該氧化物半導體層的該光譜係透過在大於或等於 200°C且小於或等於3 50 °C之溫度範圍中的熱解吸附光譜術 而顯示。 7. —種電晶體，包含： 閘極電極層； 閘極絕緣層，在該閘極電極層之上； 源極電極層及汲極電極層，在該閘極絕緣層之上； 成對的氧化物導電層，在該源極電極層及該汲極電極 層之上； 氧化物半導體層，與該成對的氧化物導電層的各個氧 化物導電層部分地重疊於該閘極絕緣層之上；以及 氧化物絕緣層，與該氧化物半導體層接觸， 其中該成對的氧化物導電層包括晶體區》 8. 如申請專利範圍第7項之電晶體，其中該氧化物半 導體層係非晶的。 9. 如申請專利範圍第7項之電晶體，其中該源極電極 層及該汲極電極層係使用包括選擇自 Al、Cr、Cu、Ta、 Ti、Mo、及W的元素做爲主要成分的膜或其之合金膜而 形成》 1 〇·如申請專利範圍第7項之電晶體，其中該成對的 氧化物導電層係使用選擇自氧化銦、氧化銦-氧化錫合金 、氧化銦-氧化鋅合金、氧化鋅、氧化鋅鋁、氮氧化鋅鋁 -62- 201143098 、及氧化鋅鎵的其中一種而形成。 ! 1 .如申請專利範圍第7項之電晶體，其中該氧化物 絕緣層係使用透過濺鍍法所形成的氧化矽、氧化氮化砂' 氧化銘或氮氧化鋁而形成。 1 2 .如申請專利範圍第7項之電晶體，其中由水分所 衍生出之解吸附組分的峰値並不顯示於該氧化物半® 的光譜中，該氧化物半導體層的該光譜係透過在大於或等 於200t且小於或等於3 5 0 °C之溫度範圍中的熱解吸附光 譜術而顯示。 13.—種顯示裝置，包含： 像素部及驅動器電路部，各包括電晶體於一基板上’ 該電晶體包含： 閘極電極層，在該基板上； 閘極絕緣層，在該閘極電極層之上； 氧化物半導體層，在該閘極絕緣層之上； 成對的氧化物導電層，與該氧化物半導體層部分地重 疊於該閘極絕緣層之上； 源極電極層及該汲極電極層，在該成對的氧化物導電 層的各個氧化物導電層之上；以及 氧化物絕緣層，與該氧化物半導體層接觸， 其中該成對的氧化物導電層包括晶體區。 1 4.如申請專利範圍第丨3項之顯示裝置，其中該氧化 物半導體層係非晶的。 1 5 .如申請專利範圍第】3項之顯示裝置，其中該源極 -63- 201143098 電極層及該汲極電極層係使用包括選擇自 Al、Cr、Cu、 Ta、Ti、Mo、及W的元素做爲主要成分的膜或其之合金 膜組合的堆疊膜而形成。 1 6 ·如申請專利範圍第1 3項之顯示裝置，其中該成對 的氧化物導電層係使用選擇自氧化銦、氧化銦-氧化錫合 金、氧化銦-氧化鋅合金、氧化鋅、氧化鋅鋁、氮氧化鋅 鋁、及氧化鋅鎵的其中一種而形成。 17.如申請專利範圍第13項之顯示裝置，其中該氧化 物絕緣層係使用透過濺鍍法所形成的氧化矽、氧化氮化矽 、氧化鋁或氮氧化鋁而形成。 1 8 ·如申請專利範圍第1 3項之顯示裝置，其中由水分 所衍生出之解吸附組分的峰値並不顯示於該氧化物半導體 層的光譜中，該氧化物半導體層的該光譜係透過在大於或 等於200°C且小於或等於3 50°C之溫度範圍中的熱解吸附 光譜術而顯示。 19.—種顯示裝置，包含： 像素部及驅動器電路部，各包括電晶體於一基板上， 該電晶體包含： 閘極電極層，在該基板上； 閘極絕緣層，在該閘極電極層之上； 氧化物半導體層，在該閘極絕緣層之上； 成對的氧化物導電層，在各該源極電極層及該汲極電 極層之上； 氧化物半導體，與該成對的氧化物導電層的各個氧化 -64- 201143098 物導電層部分地重疊於該閘極絕緣層之上；以及 氧化物絕緣層，與該氧化物半導體層接觸， 其中該成對的氧化物導電層包括晶體區。 20.如申請專利範圍第19項之顯示裝置，其中該氧化 物半導體層係非晶的。 2 1 .如申請專利範圍第1 9項之顯示裝置，其中該源極 電極層及該汲極電極層係使用包括選擇自Al、Cr、Cu、 Ta、Ti、Mo、及W的元素做爲主要成分的膜或其之合金 膜組合的堆疊膜而形成。 2 2 ·如申請專利範圍第1 9項之顯示裝置，其中該成對 的氧化物導電層係使用選擇自氧化銦、氧化銦-氧化錫合 金、氧化銦-氧化鋅合金、氧化鋅、氧化鋅銘、氮氧化鋅 銘、及氧化鋅鎵的其中一種而形成。 23. 如申請專利範圍第19項之顯示裝置，其中該氧化 物絕緣層係使用透過濺鍍法所形成的氧化矽、氧化氮化矽 、氧化鋁或氮氧化鋁而形成。 24. 如申請專利範圍第19項之顯示裝置，其中由水分 所衍生出之解吸附組分的峰値並不顯示於該氧化物半導體 層的光譜中’該氧化物半導體層的該光譜係透過在大於或 等於200°C且小於或等於3 5 0。(：之溫度範圍中的熱解吸附 光譜術而顯示。 -65-
TW099128876A 2009-09-04 2010-08-27 電晶體和顯示裝置 TWI524536B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009204801 2009-09-04

Publications (2)

Publication Number Publication Date
TW201143098A true TW201143098A (en) 2011-12-01
TWI524536B TWI524536B (zh) 2016-03-01

Family

ID=43647003

Family Applications (8)

Application Number Title Priority Date Filing Date
TW105143626A TWI633673B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW108131728A TWI700836B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW109123593A TWI747375B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW099128876A TWI524536B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW110142081A TW202211326A (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW106135950A TW201804623A (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW104141712A TWI575758B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW112100910A TW202320349A (zh) 2009-09-04 2010-08-27 顯示裝置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW105143626A TWI633673B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW108131728A TWI700836B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW109123593A TWI747375B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置

Family Applications After (4)

Application Number Title Priority Date Filing Date
TW110142081A TW202211326A (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW106135950A TW201804623A (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW104141712A TWI575758B (zh) 2009-09-04 2010-08-27 電晶體和顯示裝置
TW112100910A TW202320349A (zh) 2009-09-04 2010-08-27 顯示裝置

Country Status (4)

Country Link
US (11) US8389989B2 (zh)
JP (10) JP5649378B2 (zh)
TW (8) TWI633673B (zh)
WO (1) WO2011027656A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097947A (zh) * 2013-04-30 2015-11-25 乐金显示有限公司 薄膜晶体管阵列基板及其制造方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR20140054465A (ko) * 2010-09-15 2014-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
WO2012102281A1 (en) * 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012117936A1 (ja) * 2011-03-01 2012-09-07 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
KR20120138074A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
WO2013042696A1 (en) * 2011-09-23 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107591316B (zh) 2012-05-31 2021-06-08 株式会社半导体能源研究所 半导体装置
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
KR101991338B1 (ko) 2012-09-24 2019-06-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR102109166B1 (ko) 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
TWI615157B (zh) 2013-02-06 2018-02-21 大塚製藥股份有限公司 包括不定形西洛他唑的固體分散劑
US9799772B2 (en) * 2013-05-29 2017-10-24 Joled Inc. Thin film transistor device, method for manufacturing same and display device
JP6286988B2 (ja) * 2013-09-26 2018-03-07 凸版印刷株式会社 薄膜トランジスタの製造方法
KR102085099B1 (ko) * 2013-10-15 2020-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판, 표시 장치 및 표시 장치의 제조 방법
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
TWI560882B (en) 2014-01-17 2016-12-01 E Ink Holdings Inc Semiconductor structure
JP6216668B2 (ja) * 2014-03-17 2017-10-18 株式会社ジャパンディスプレイ 表示装置の製造方法
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
JP6722980B2 (ja) * 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
KR20150146409A (ko) * 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
TWM493712U (zh) * 2014-08-01 2015-01-11 Superc Touch Corp 具有遮罩功能的感應電極之生物辨識裝置
CN104253159B (zh) * 2014-08-19 2017-06-13 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
JP6412791B2 (ja) * 2014-12-18 2018-10-24 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102646460B1 (ko) * 2015-07-24 2024-03-11 스미또모 가가꾸 가부시끼가이샤 조성물 및 표시 장치
CN105046243B (zh) * 2015-08-25 2019-12-20 业成光电（深圳）有限公司 显示装置
US10340392B2 (en) * 2015-09-24 2019-07-02 Sharp Kabushiki Kaisha Semiconductor device including mark portion and production method for same
JP6904730B2 (ja) 2016-03-08 2021-07-21 株式会社半導体エネルギー研究所 撮像装置
JP2018129430A (ja) * 2017-02-09 2018-08-16 株式会社ジャパンディスプレイ 半導体装置
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
TWI648581B (zh) * 2018-01-24 2019-01-21 友達光電股份有限公司 畫素結構以及可切換顯示模式的驅動方法
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
TWI702457B (zh) 2019-04-23 2020-08-21 元太科技工業股份有限公司 反射式主動元件陣列基板及其製作方法與反射式顯示裝置及其製作方法
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
JP7387475B2 (ja) 2020-02-07 2023-11-28 キオクシア株式会社 半導体装置及び半導体記憶装置
EP4191331A4 (en) 2020-07-27 2023-12-27 Sony Group Corporation IMAGING APPARATUS, METHOD FOR ADJUSTING THE FOCUS POSITION AND PROGRAM
US11335775B2 (en) 2020-08-27 2022-05-17 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01117068A (ja) * 1987-10-29 1989-05-09 Toshiba Corp 薄膜半導体素子
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
GB9200293D0 (en) 1992-01-08 1992-02-26 Wyeth John & Brother Ltd Piperazine derivatives
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW494266B (en) * 1996-05-13 2002-07-11 Nanya Technology Corp Manufacturing method of thin film transistor liquid crystal display
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4730994B2 (ja) * 1999-06-04 2011-07-20 株式会社半導体エネルギー研究所 電気光学装置及びその作製方法並びに電子装置
TW527735B (en) 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3961172B2 (ja) * 1999-11-26 2007-08-22 アルプス電気株式会社 酸化物透明導電膜と酸化物透明導電膜形成用ターゲットおよび先の酸化物透明導電膜を備えた基板の製造方法と電子機器および液晶表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6894674B2 (en) 2000-12-06 2005-05-17 Sony Corporation Timing generation circuit for display apparatus and display apparatus incorporating the same
JP2002175053A (ja) * 2000-12-07 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003051599A (ja) * 2001-05-24 2003-02-21 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
US6906344B2 (en) 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP4069648B2 (ja) * 2002-03-15 2008-04-02 カシオ計算機株式会社 半導体装置および表示駆動装置
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
TWI276696B (en) 2002-04-02 2007-03-21 Sumitomo Titanium Corp Silicon monoxide sintered product and sputtering target comprising the same
JP4364481B2 (ja) * 2002-04-22 2009-11-18 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100490322B1 (ko) 2003-04-07 2005-05-17 삼성전자주식회사 유기전계발광 표시장치
JP4305192B2 (ja) 2003-04-25 2009-07-29 セイコーエプソン株式会社 薄膜半導体装置の製造方法、電気光学装置の製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US8319219B2 (en) 2003-07-14 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005085830A (ja) * 2003-09-05 2005-03-31 Sony Corp 薄膜デバイスの製造方法および薄膜デバイス
JP4401826B2 (ja) * 2004-03-10 2010-01-20 キヤノン株式会社 電界効果型トランジスタおよびその製造方法
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2455975B1 (en) * 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
US7745798B2 (en) * 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2006293385A (ja) * 2006-05-24 2006-10-26 Semiconductor Energy Lab Co Ltd 表示装置
KR100801961B1 (ko) 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5386069B2 (ja) 2006-06-02 2014-01-15 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5026019B2 (ja) 2006-08-08 2012-09-12 三菱電機株式会社 薄膜トランジスタ基板、薄膜トランジスタの製造方法、及び表示装置
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5216276B2 (ja) * 2006-08-30 2013-06-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TWI354967B (en) 2006-10-27 2011-12-21 Chimei Innolux Corp Liquid crystal display
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP2008151963A (ja) 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP2009031742A (ja) 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101092483B1 (ko) 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
JP5138276B2 (ja) 2007-05-31 2013-02-06 株式会社ジャパンディスプレイイースト 表示装置の製造方法
KR100882909B1 (ko) * 2007-06-27 2009-02-10 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
KR101333594B1 (ko) 2007-08-30 2013-11-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
KR101563692B1 (ko) 2007-10-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동 방법
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR100936874B1 (ko) * 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8387569B2 (en) * 2008-01-24 2013-03-05 Kenneth S. Davis Raptor perch apparatus and system
US20090188445A1 (en) * 2008-01-24 2009-07-30 Joan Viehouser Jacobsen Equine cast cover and protective device
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101944656B1 (ko) * 2009-06-30 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101810699B1 (ko) * 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR102011616B1 (ko) 2009-06-30 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR20180120804A (ko) * 2009-06-30 2018-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR102319490B1 (ko) * 2009-07-10 2021-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
KR101857405B1 (ko) * 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011040213A1 (en) * 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097947A (zh) * 2013-04-30 2015-11-25 乐金显示有限公司 薄膜晶体管阵列基板及其制造方法
US9508747B2 (en) 2013-04-30 2016-11-29 Lg Display Co., Ltd. Thin film transistor array substrate

Also Published As

Publication number Publication date
US10665615B2 (en) 2020-05-26
TW202042312A (zh) 2020-11-16
JP5965461B2 (ja) 2016-08-03
US9368641B2 (en) 2016-06-14
JP2020191480A (ja) 2020-11-26
US20170294457A1 (en) 2017-10-12
TW201804623A (zh) 2018-02-01
TWI633673B (zh) 2018-08-21
JP2016197739A (ja) 2016-11-24
JP6676819B2 (ja) 2020-04-08
US20160035902A1 (en) 2016-02-04
US20180342538A1 (en) 2018-11-29
JP2015046630A (ja) 2015-03-12
JP6756937B2 (ja) 2020-09-16
WO2011027656A1 (en) 2011-03-10
US20200286928A1 (en) 2020-09-10
US20200006393A1 (en) 2020-01-02
US20210366944A1 (en) 2021-11-25
US20130153910A1 (en) 2013-06-20
TWI747375B (zh) 2021-11-21
TW201714313A (zh) 2017-04-16
JP2023065405A (ja) 2023-05-12
US9954007B2 (en) 2018-04-24
JP2020047933A (ja) 2020-03-26
JP2018125536A (ja) 2018-08-09
US11862643B2 (en) 2024-01-02
JP2020109861A (ja) 2020-07-16
US8389989B2 (en) 2013-03-05
TW202320349A (zh) 2023-05-16
JP2011077510A (ja) 2011-04-14
US20110057186A1 (en) 2011-03-10
US9640670B2 (en) 2017-05-02
US20140197406A1 (en) 2014-07-17
JP5649378B2 (ja) 2015-01-07
JP2020003798A (ja) 2020-01-09
TWI700836B (zh) 2020-08-01
TW201946285A (zh) 2019-12-01
TWI575758B (zh) 2017-03-21
US8710499B2 (en) 2014-04-29
TW202211326A (zh) 2022-03-16
JP2022095639A (ja) 2022-06-28
JP6625781B1 (ja) 2019-12-25
TWI524536B (zh) 2016-03-01
US10418384B2 (en) 2019-09-17
US20160284865A1 (en) 2016-09-29
US11094717B2 (en) 2021-08-17
TW201611301A (zh) 2016-03-16
US20240105733A1 (en) 2024-03-28
JP6294395B2 (ja) 2018-03-14
US9105735B2 (en) 2015-08-11

Similar Documents

Publication Publication Date Title
JP6625781B1 (ja) 表示装置