KR20190083675A - 반도체 디바이스의 조정 가능한 임피던스를 캘리브레이팅하기 위한 장치 및 방법 - Google Patents

반도체 디바이스의 조정 가능한 임피던스를 캘리브레이팅하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR20190083675A
KR20190083675A KR1020197019420A KR20197019420A KR20190083675A KR 20190083675 A KR20190083675 A KR 20190083675A KR 1020197019420 A KR1020197019420 A KR 1020197019420A KR 20197019420 A KR20197019420 A KR 20197019420A KR 20190083675 A KR20190083675 A KR 20190083675A
Authority
KR
South Korea
Prior art keywords
calibration
impedance
parameters
circuit
programmable
Prior art date
Application number
KR1020197019420A
Other languages
English (en)
Inventor
딘 간스
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Priority to KR1020217008774A priority Critical patent/KR102351911B1/ko
Publication of KR20190083675A publication Critical patent/KR20190083675A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/54—Modifications of networks to reduce influence of variations of temperature

Abstract

본원에 반도체 디바이스의 조정 가능한 임피던스들을 캘리브레이팅하기 위한 예시적인 장치들 및 방법들이 개시된다. 예시적인 장치는 임피던스 캘리브레이션 정보를 저장하도록 구성된 레지스터를 포함하고 프로그램 가능한 임피던스를 갖는 프로그램 가능한 종단 저항들을 더 포함한다. 예시적인 장치는 캘리브레이션 동작을 수행하여 상기 프로그램 가능한 종단 저항들의 상기 프로그램 가능한 임피던스를 설정하기 위한 캘리브레이션 파라미터들을 결정하도록 구성된 임피던스 캘리브레이션 회로를 더 포함한다. 임피던스 캘리브레이션 회로는 상기 임피던스 캘리브레이션 정보를 상기 캘리브레이션 동작과 관련되게 프로그래밍하도록 더 구성된다.

Description

반도체 디바이스의 조정 가능한 임피던스를 캘리브레이팅하기 위한 장치 및 방법
관련 출원 상호 참조
본 출원은 2016년 12월 9일에 출원된 미국 가 출원 번호 62/432,494의 출원 이익을 주장한다. 본 출원은 모든 용도로 그 전체가 본원에 참조로 통합된다.
다른 것들 중에서도, 마이크로 컴퓨터들, 메모리들, 게이트 어레이들과 같은 반도체 디바이스들은 입력/출력 핀들 및 데이터를 버스, 보드 상에 형성된 전송선들 등을 통해 다른 디바이스들로 전송하기 위한 출력 회로를 포함한다. 데이터 전송을 담당하는 반도체 디바이스 내 회로는 예를 들어, 출력 버퍼들 및 드라이버들을 포함한다. 최적의 전송이 이루어지기 위해서는 전송 디바이스의 임피던스가 전송 네트워크 및 수신 디바이스의 임피던스와 일치해야 한다.
전자 디바이스들의 동작 속도가 증가함에 따라, 전송된 신호들의 스윙이 감소한다. 그러나, 전송된 신호의 신호 스윙 폭이 감소함에 따라, 외부 잡음이 증가한다. 인터페이스에서 임피던스가 일치하지 않으면 외부 잡음이 출력 신호의 반사 특성들에 영향을 줄 수 있다. 임피던스 불일치는 다른 것들 중에서도, 외부 잡음 또는 전원 공급 장치 전압, 온도 및 공정상의 변수들 등의 잡음으로 인해 유발된다. 임피던스 불일치가 일어나면, 데이터의 전송 속도가 감소하고, 반도체 디바이스로부터의 데이터가 왜곡될 수 있다. 따라서, 반도체 디바이스가 왜곡된 데이터를 수신하는 경우, 셋업/홀드 실패 또는 수신된 데이터의 판독 오류로 인해 문제들이 유발될 수 있다.
이러한 해로운 상황들을 완화하기 위해, 메모리 디바이스들은 조정 가능한 온-다이 종단을 제공하기 위해 사용될 수 있는 프로그램 가능한 종단 구성요소들 및 조정 가능한 출력 드라이버 임피던스를 포함할 수 있다. 온-다이 종단은 예를 들어, 신호들(예를 들어, 명령, 데이터 등)이 메모리 디바이스들에 제공될 때, 임피던스 불일치를 감소시키도록 조정될 수 있다. 프로그램 가능한 종단 구성요소는 동작 조건들이 변경될 때 조정될 수 있는 임피던스 값들을 갖는다. 일부 구현 예에서, 프로그램 가능한 종단 구성요소는 외부 저항에 결합되는 회로 노드에서 이루어지는 전압 측정을 기반으로 캘리브레이트된다.
어떤 경우에는 제한된 수의 외부 접속부를 외부 저항에 결합하는 데 이용 가능하다. 이러한 외부 접속부는 캘리브레이션 목적들로 접속부를 사용하는 다수의 디바이스 간에 공유될 수 있다. 그 결과, 두 개 이상의 디바이스가 캘리브레이션 동작을 위해 외부 접속부를 동시에 사용하려고 시도할 때 외부 접속부 사용에 대한 경합이 일어날 수 있다.
프로그래밍 가능한 종단 구성요소들의 캘리브레이션은 통상적으로 예를 들어 전원 투입, 메모리 디바이스 리셋, 메모리 디바이스 동작을 위한 주파수 세트 포인트 변경 또는 캘리브레이션 프로세스 개시가 요구되는 언제든, 메모리 디바이스에 제공되는 메모리 명령에 응답하여 발생한다. 캘리브레이션 프로세스의 개시 이후 일정한 시한 다음, 또 다른 메모리 명령이 메모리 디바이스에 제공되어 캘리브레이션 프로세스 동안 결정된 파라미터들을 적용하여 그에 따라 프로그램 가능한 종단 구성요소들을 설정한다. 시한은 메모리 디바이스에 대한 동작 사양에 의해 설 될 수 있다.
캘리브레이션을 위해 공유 외부 저항에 결합되는 메모리 디바이스들의 수가 증가함에 따라, 시한이 끝나기 이전 모든 메모리 디바이스에 대한 캘리브레이션 프로세스를 완료하는 것이 더 어려워질 수 있다. 다수의 디바이스를 포함하는 시스템에서, 다음의 메모리 명령이 제공될 때 캘리브레이션 파라미터들이 적용되게 하기 위해, 모든 디바이스에 대한 캘리브레이션 동작들은 특정된 시한이 경과하기 전에 완료되어야 한다. 다수의 디바이스가 공유 외부 저항에 결합되어 있는 경우, 외부 저항 사용에 대한 경합을 피하기 위해 한 번에 하나의 디바이스씩 교정 동작들이 일어난다. 그럼에도 불구하고, 모든 다수의 디바이스에 대한 캘리브레이션 동작들을 수행하는 전체 시간은 그 시한보다 짧아야 한다. 시스템에 점점 더 많은 디바이스가 포함됨에 따라, 모든 디바이스에 대한 캘리브레이션 동작들을 완료하기 위한 전체 시간은 더 길어지게 된다. 몇 가지 점에서, 시스템의 모든 디바이스에 대한 캘리브레이션 동작들이 특정된 시한 내에 완료되지 않는 것은 실용적이지 않을 것이다.
반도체 디바이스의 조정 가능한 임피던스들을 캘리브레이팅하기 위한 예시적인 장치들 및 방법들이 설명된다.
일례로, 장치는 임피던스 캘리브레이션 정보를 저장하도록 구성된 레지스터 및 프로그램 가능한 임피던스를 갖는 프로그램 가능한 종단 저항들을 포함한다. 상기 장치는 캘리브레이션 동작을 수행하여 상기 프로그램 가능한 종단 저항들의 상기 프로그램 가능한 임피던스를 설정하기 위한 캘리브레이션 파라미터들을 결정하도록 구성된 임피던스 캘리브레이션 회로를 더 포함한다. 임피던스 캘리브레이션 회로는 상기 임피던스 캘리브레이션 정보를 상기 캘리브레이션 동작과 관련되게 프로그래밍하도록 더 구성된다.
다른 예로, 장치는 온도를 나타내는 온도 정보를 제공하도록 구성된 온도 센서 및 프로그램 가능한 임피던스를 갖는 프로그램 가능한 종단 저항들을 포함한다. 상기 장치는 캘리브레이션 동작을 수행하여 상기 온도 센서에 의해 제공되는 상기 온도 정보를 기초하여 상기 프로그램 가능한 종단 저항들의 상기 프로그램 가능한 임피던스를 설정하기 위한 캘리브레이션 파라미터들을 결정하도록 구성된 임피던스 캘리브레이션 회로를 더 포함한다.
다른 예로, 방법은 백그라운드 임피던스 캘리브레이션 동작을 개시하는 단계 및 상기 임피던스 캘리브레이션 동작을 수행하여 상기 반도체 디바이스에 포함되는 프로그램 가능한 종단 저항들의 임피던스를 설정하기 위한 캘리브레이션 파라미터들을 결정하는 단계를 포함한다. 상기 방법은 상기 캘리브레이션 동작에 반응하여 상기 반도체의 모드 레지스터에 임피던스 캘리브레이션 정보를 프로그래밍하는 단계를 더 포함한다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 블록도이다.
도 2a는 메모리 제어기들에 결합되는 본 발명의 일 실시예에 따른 반도체 메모리의 블록도이다. 도 2b는 본 발명의 일 실시예에 따라 도 2a의 반도체 메모리의 임피던스들을 캘리브레이트하기 위한 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 임피던스 캘리브레이션 회로의 블록도이다.
도 4는 캘리브레이션 회로에 대한 본 발명의 일 실시예에 따른 동작의 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 캘리브레이션 동작의 흐름도이다.
도 6은 본 발명의 일 실시예에 따라 온도에 기초하여 캘리브레이션 동작을 개시하기 위한 캘리브레이션 개시 동작의 흐름도이다.
도 7은 본 발명의 일 실시예에 따른 임피던스 캘리브레이션 제어기의 블록도이다.
도 8은 본 발명의 일 실시예에 따른 임피던스 캘리브레이션 엔진의 블록도이다.
도 9는 본 발명의 일 실시예에 따른 프로그램 가능한 종단 구성요소들의 블록도이다.
도 10은 본 발명의 일 실시예에 따른 Voh 캘리브레이션의 타이밍도이다.
도 11은 본 발명의 일 실시예에 따른 Voh 캘리브레이션의 타이밍도이다.
소정의 세부 사항들이 본 발명의 실시 예들에 대한 충분한 이해를 제공하기 위해 아래에 제시된다. 그러나, 본 발명의 실시 예들이 해당 기술분야의 통상의 기술자에게 이러한 특정 세부 사항들 없이도 실시될 수 있다는 것이 명백할 것이다. 또한, 본원에 설명된 본 발명의 특정 실시 예들은 예로서 제공되는 것이고 본 발명의 범위를 이러한 특정 실시 예들로 제한하는 것으로 사용되지는 않아야 한다. 그 외 다른 사례들에서, 주지된 회로들, 제어 신호들, 타이밍 프로토콜들 및 소프트웨어 동작들은 본 발명을 불필요하게 애매모호하게 하는 것을 회피하기 위해 상세하게 제시되지 않았다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스(10)의 블록도이다. 반도체 디바이스(10)는 예를 들어, 단일 반도체 칩으로 집적되는 DDR5 SDRAM일 수 있다. 반도체 디바이스(10)는 메모리 모듈 기판, 마더 보드 등인 외부 기판(2) 상에 장착될 수 있다. 외부 기판(2)은 반도체 디바이스(10)의 캘리브레이션 단자(ZQ)(27)에 결합되는 외부 저항(RZQ)을 채용한다. 외부 저항(RZQ)은 임피던스(ZQ) 캘리브레이션 회로(38)에 의해 사용되는 참조 임피던스이다. 본 실시 예에서, 외부 ZQ 레지스터로도 지칭될 수 있는 외부 저항(RZQ)이 전원 공급 기구에 결합된다. 일부 실시 예에서, 외부 저항(RZQ)의 임피던스는 240 오옴이다. 본 발명의 일부 실시 예에서, 외부 저항(RZQ)이 결합되는 전원 공급 기구는 더 상세하게 후술될 바와 같이, 전원 공급 기구 전압(Vdd2H)일 수 있다. 그러나, 본 발명의 범위는 전원 공급 기구 전압(Vdd2H)에 결합되는 외부 저항(RZQ)으로 제한되지 않고, 본 발명의 다른 실시 예에서 외부 저항(RZQ)은 다른 전원 공급 기구에 결합될 수 있다. 예를 들어, 본 발명의 그 외 다른 실시 예들에서, 외부 저항(RZQ)은 전원 공급 기구 전압(VDDQ)에, 또는 다른 전원 공급 기구에 연결될 수 있다.
도 1에 도시된 바와 같이, 반도체 디바이스(10)는 메모리 셀 어레이(11)를 포함한다. 메모리 셀 어레이(11)는 복수의 뱅크를 포함하며, 각 뱅크는 복수의 워드 라인(WL), 복수의 비트 라인(BL) 및 복수의 워드 라인(WL) 및 복수의 비트 라인(BL)의 교차점들에 배치되는 복수의 메모리 셀(MC)을 포함한다. 워드 라인(WL)의 선택은 로우 디코더(12)에 의해 수행되고, 비트 라인(BL)의 선택은 컬럼 디코더(13)에 의해 수행된다. 감지 증폭기들(18)은 대응하는 비트 라인들(BL)에 결합되고 로컬 I/O 라인 쌍들(LIOT/B)에 결합된다. 로컬 I/O 라인 쌍들(LIOT/B)은 스위치들로 기능하는 전달 게이트들(TG)(19)을 통해 메인 I/O 라인 쌍들(MIOT/B)에 결합된다.
반도체 디바이스(10)에 포함되는 복수의 외부 단자에 대한 설명으로 돌아가, 복수의 외부 단자는 어드레스 단자들(21), 명령 단자들(22), 클록 단자들(23), 데이터 단자들(24), 전원 공급 기구 단자들(25 및 26) 및 캘리브레이션 단자(ZQ)(27)를 포함한다. 입력 신호 블록(41)은 어드레스 단자들(21), 명령 단자들(22) 및 클록 단자들(23)을 포함할 수 있다. 데이터 인터페이스 블록(42)은 데이터 단자들(24)을 포함한다. 데이터 단자들(24)은 메모리들의 판독 동작들에 대한 출력 버퍼들에 결합될 수 있다. 대안적으로, 데이터 단자들(24)은 후술될 메모리들의 판독/기록 액세스에 대한 입력 버퍼들에 결합될 수 있다. 도 1은 동적 랜덤 액세스 메모리(DRAM)의 일례를 도시하나, 신호 입력/출력에 대한 외부 단자들을 갖는 임의의 디바이스가 본 발명의 실시 예들의 외부 단자들로 포함될 수 있다.
어드레스 단자들(21)에는 어드레스 신호(ADD) 및 뱅크 어드레스 신호(BADD)가 공급된다. 어드레스 단자들(21)에 공급되는 어드레스 신호(ADD) 및 뱅크 어드레스 신호(BADD)는 어드레스 입력 회로(31)를 통해 어드레스 디코더(32)에 전달된다. 어드레스 디코더(32)는 어드레스 신호(ADD)를 수신하고 디코딩된 로우 어드레스 신호(XADD)를 로우 디코더(12)에 공급하며, 디코딩된 컬럼 어드레스 신호(YADD)를 컬럼 디코더(13)에 공급한다. 어드레스 디코더(32)는 또한 뱅크 어드레스 신호(BADD)를 수신하고 뱅크 어드레스 신호(BADD)를 로우 디코더(12) 및 컬럼 디코더(13)에 공급한다.
명령 단자들(22)에는 명령 신호(COM)가 공급된다. 명령 신호(COM)는 하나 이상의 별개의 신호를 포함할 수 있다. 명령 단자들(22)로의 명령 신호(COM) 입력은 명령 입력 회로(33)를 통해 명령 디코더(34)로 입력된다. 명령 디코더(34)는 명령 신호(COM)를 디코딩하여 다양한 내부 명령 신호를 발생시킨다. 예를 들어, 내부 명령들은 워드 라인을 선택하기 위한 로우 명령 신호 및 비트 라인을 선택하기 위한 판독 명령 또는 기록 명령과 같은 컬럼 명령 신호 및 캘리브레이션 회로(38)에 제공되는 캘리브레이션 신호(ZQ_COM)를 포함할 수 있다.
따라서, 판독 명령이 발행되고 로우 어드레스 및 칼럼 어드레스에 판독 평령이 적시에 공급될 때, 판독 데이터가 이러한 로우 어드레스 및 컬럼 어드레스에 의해 지정되는 메모리 셀 어레이(11)에서의 메모리 셀(MC)로부터 판독된다. 판독 데이터(DQ)는 데이터 단자들(24)로부터 판독/기록 증폭기(15) 및 입력/출력 회로(17)를 통해 외부로 출력된다. 유사하게, 기록 명령이 발행되고 로우 어드레스 및 컬럼 어드레스에 기록 명령이 적시에 공급된 다음, 기록 데이터(DQ)가 데이터 단자들(24)에 공급될 때, 기록 데이터(DQ)는 입력/출력 회로(17) 및 판독/기록 증폭기(15)를 통해 메모리 셀 어레이(11)에 공급되고 로우 어드레스 및 컬럼 어드레스에 의해 지정되는 메모리 셀(MC)에 기록된다. 입력/출력 회로(17)는 일 실시 예에 따라, 입력 버퍼들 및 출력 버퍼들을 포함할 수 있다. 입력/출력 회로(17)는 프로그램 가능한 종단 구성요소들(30)을 포함할 수 있다. 입력/출력 회로(17)의 프로그램 가능한 종단 구성요소들(30)은 입력/출력 회로(17)의 입력 버퍼 및 출력 버퍼의 임피던스들을 제공하도록 설정될 수 있다. 전술한 바와 같이, 프로그램 가능한 종단 구성요소들의 임피던스는 임피던스 불일치를 감소시키기 위해 사용될 수 있다.
클록 단자들(23)에는 각각, 클록 신호들(CK 및 /CK)이 공급된다. 이러한 외부 클록 신호들(CK 및 /CK)은 서로 상보적이고 클록 입력 회로(35)에 공급된다. 클록 입력 회로(35)는 외부 클록 신호들(CK 및 /CK)을 수신하고 내부 클록 신호(ICLK)를 발생시킨다. 내부 클록 신호(ICLK)는 내부 클록 발생기(36)에 공급되고 그에 따라 명령 입력 회로(33)로부터 수신되는 내부 클록 신호(ICLK) 및 클록 인에이블 신호(CKE)에 기초하여 위상 제어 내부 클록 신호(LCLK)가 생성된다. DLL 회로가 내부 클록 발생기(36)로 사용될 수 있지만, 이에 제한되는 것은 아니다. 위상 제어 내부 클록 신호(LCLK)는 입력/출력 회로(17)에 공급되고 판독 데이터(DQ)의 출력 타이밍을 결정하기 위한 타이밍 신호로 사용된다. 내부 클록 신호(ICLK)는 또한 타이밍 발생기(37)에 공급되고 그에 따라 다양한 내부 클록 신호가 생성될 수 있다.
온도 센서(44)는 반도체 디바이스(10)의 온도를 감지하고 반도체 디바이스(10)의 온도를 나타내는 TEMP 신호를 제공한다. 일부 실시 예에서, TEMP 신호는 반도체 디바이스의 온도를 나타내는 값을 갖는 디지털 신호일 수 있다. 일부 실시 예에서, TEMP 신호는 반도체 디바이스의 온도를 나타내는 전압 레벨을 가질 수 있다. 예를 들어, TEMP 신호들의 값은 반도체 디바이스의 온도가 증가할 경우 증가할 수 있다.
모드 레지스터(46)는 반도체 디바이스(10)의 프로그램 가능한 동작들 및 구성들의 다양한 모드를 정의하기 위해 사용된다. 모드 레지스터는 저장된 정보가 리프로그래밍 또는 리셋되거나 반도체 디바이스(10)가 전력 공급이 끊길 때까지 그것을 유지한다. 모드 레지스터(46)는 모드 레지스터 기록 명령을 통해 프로그래밍된다. 모드 레지스터(46)는 상이한 동작들 및 구성들과 관련된 정보를 저장하기 위한 하나 이상의 레지스터를 포함할 수 있다. 예를 들어, 모드 레지스터는 버스트 길이, 버스트 유형, CAS 레이턴시, 주파수 세트 포인트를 설정하고, 프로그램 가능한 종단 구성요소들을 인에이블할 뿐만 아니라 기타를 위해 사용될 수 있다. 모드 레지스터(46)는 또한 반도체 디바이스(10)에 대한 상태 정보를 제공하기 위해 판독될 수 있는 정보를 갖게 프로그래밍될 수 있다. 예를 들어, 모드 레지스터는 준비 상태, 캘리브레이션 상태, 뿐만 아니라 상태 정보를 제공하기 위해 사용될 수 있다. 판독되는 정보는 반도체 디바이스(10)의 회로들에 의해 프로그래밍될 수 있다. 모드 레지스터(46)는 모드 레지스터 판독 명령을 통해 판독될 수 있다. 모드 레지스터(46)를 판독하면 동작들 및 구성들의 상태에 대한 정보가 반도체 디바이스(10)에 의해 제공되게 한다.
전원 공급 기구 단자들(25)에는 전원 공급 기구 전압들(VDD 및 VSS)이 제공된다. 이러한 전원 공급 기구 전압들(VDD 및 VSS)은 내부 전원 공급 기구 회로(39)에 제공된다. 내부 전원 공급 기구 회로(39)는 다양한 내부 전압(VPP, VOD, VARY, VPERI, Vdd2H) 및 참조 전압(ZQVREF)을 발생시킨다. Vdd2H 전압은 출력 신호들을 구동하기 위한 출력 전압으로 사용되는 내부 전압일 수 있다. 내부 전압(VPP)은 주로 로우 디코더(12)에 사용되고, 내부 전압들(VOD 및 VARY)은 주로 메모리 셀 어레이(11)에 포함되는 감지 증폭기들(18)에 사용되며, 내부 전압(VPERI)은 많은 그 외 다른 회로 블록에 사용된다. 참조 전압(ZQVREF)은 캘리브레이션 회로(38)에 의해 사용된다. 일부 실시 예에서, ZQVREF는 Vdd2H 전압에 기초한다.
전원 공급 기구 단자들(26)에는 전원 공급 기구 전압들(VDDQ 및 VSSQ)이 제공된다. 이러한 전원 공급 기구 전압들(VDDQ 및 VSSQ)은 입력/출력 회로(17)에 공급된다. 전원 공급 기구 전압들(VDDQ 및 VSSQ)은 각각, 전원 공급 기구 단자들(25)에 공급되는 전원 공급 기구 전압들(VDD 및 VSS)과 동일한 전압들일 수 있다. 그러나, 전용 전원 공급 기구 전압들(VDDQ 및 VSSQ)을 입력/출력 회로(17)에 사용하여 입력/출력 회로(17)에 의해 발생되는 전원 공급 기구 잡음이 그 외 다른 회로 블록들로 전파되지 않게 할 수 있다.
전원 공급 기구 전압(VDDQ)은 동작 동안 변경될 수 있다. 예를 들어, 전원 공급 기구 전압(VDDQ)은 상대적으로 저전압(예를 들어, 0.3 볼트)에서 상대적으로 고전압(예를 들어, 0.5 볼트)로 그리고 그 반대로 변경될 수 있다. 전원 공급 기구 전압(VDDQ)은 반도체 디바이스(10)의 주파수 세트 포인트가 변경될 때 변경될 수 있다. 반도체 디바이스(10)에 대한 주파수 세트 포인트가 변경되는 것은 입력/출력 회로들(17)의 동작 주파수, 예를 들어, 동작 속도를 변경한다. 더 낮은 동작 주파수들은 온-다이 종단들을 사용하지 않고 동작할 수 있는 한편, 더 높은 동작 주파수들은 온-다이 종단들을 사용하여 임피던스 불일치를 완화시키는 것이 필요할 수 있다. 더 낮은 전압들은 비단절로부터 감소되는 전압 스윙에 기인하여 더 낮은 동작 주파수들에 사용될 수 있는 반면, 더 높은 전압들은 더 높은 동작 주파수들에 사용된다. 예를 들어, 상대적으로 낮은 주파수 세트 포인트에서 더 높은 주파수 세트 포인트로 전환될 때, 전원 공급 기구 전압(VDDQ)은 상대적으로 저전압에서 더 높은 전원 공급 기구 전압(VDDQ)으로 변경될 수 있다. 반대로, 상대적으로 높은 주파수 세트 포인트에서 더 낮은 주파수 세트 포인트로 전환될 때, 전원 공급 기구 전압(VDDQ)은 상대적으로 고전압에서 더 낮은 전원 공급 기구 전압(VDDQ)으로 변경될 수 있다. 일부 예에서, 외부 저항(RZQ)은 전원 공급 기구 전압(VDDQ)에 연결된다.
캘리브레이션 회로(38)는 캘리브레이션 신호(ZQ_COM)에 의해 활성화될 때 캘리브레이션 동작들을 수행하기 위한 회로들을 포함한다. 캘리브레이션 동작들은 외부 저항(RZQ) 및 기준 전압(ZQVREF)의 임피던스를 참조하여 수행될 수 있다. 캘리브레이션 회로(38)는 캘리브레이션 단자(ZQ)(27)에 결합된다. 복수의 반도체 디바이스(10)가 외부 저항(RZQ)에 결합되는 각각의 캘리브레이션 단자들(ZQ)(27)을 갖는 실시 예들에서, 캘리브레이션 회로(38)는 캘리브레이션 동작들 동안 외부 저항(RZQ)의 사용에 대해 복수의 반도체 디바이스(10) 간을 중재한다. 캘리브레이션 동작 동안, 캘리브레이션 회로(38)는 프로그램 가능한 종단 구성요소 임피던스를 설정하기 위해 사용되는 적절한 캘리브레이션 파라미터들을 결정함으로써 프로그램 가능한 종단 구성요소들의 임피던스들을외부 저항(RZQ)으로 캘리브레이트한다. 캘리브레이션 동작 동안 캘리브레이션 회로(38)에 의해 결정되는 캘리브레이션 파라미터들은 캘리브레이션 회로(38)에 의해 저장될 수 있다. 저장된 캘리브레이션 파라미터들이 검색되어 프로그램 가능한 종단 구성요소들에 적용될 수 있다. 캘리브레이션 파라미터를 나타내는 임피던스 코드(ZQCODE)가 입력/출력 회로(17)에 공급되어 프로그램 가능한 종단 구성요소들을 입력/출력 회로(17)의 버퍼들에 대해 목적하는 임피던스로 설정한다.
캘리브레이션 회로(38)는 캘리브레이션 정보(ZQRDY)를 모드 레지스터(46)로 프로그래밍한다. 캘리브레이션 정보(ZQRDY)는 캘리브레이션 동작의 양태를 반영한다. 예를 들어, 일부 실시 예에서, 모드 레지스터(46)에 프로그래밍되는 캘리브레이션 정보(ZQRDY)의 값은 캘리브레이션 동작이 완료되었는지 여부를 나타낸다. 일부 실시 예에서, 캘리브레이션 정보(ZQRDY)의 값은 임의의 새로운 캘리브레이션 파라미터들이 캘리브레이션 회로(38)에 의해 결정되었는지 여부를 나타낸다. 모드 레지스터들(46)은 예를 들어, 메모리 제어기에 의해 캘리브레이션 동작의 양태, 예를 들, 캘리브레이션 동작들의 완료 그리고/또는 새로운 캘리브레이션 파라미터들이 결정되었음을 반영하는 캘리브레이션 정보를 검색할 것 질의받을 수 있다.
질의 받은 캘리브레이션 정보를 제공하면 메모리 제어기가 캘리브레이션 동작의 양태에 관해 통지 받게 한다. 일부 실시 예에서, 캘리브레이션 정보는 메모리 제어기에 의해 사용되어 모든 디바이스가 캘리브레이션 동작들을 완료하였다는 가정 하에 일정한 시한의 말에 명령을 발행하기 보다는, 캘리브레이션 파라미터들에 명령을 발행해야 할 때를 결정할 수 있다. 전술한 바와 같이, 시스템들은 점점 더 많은 디바이스를 포함하여, 시한 내 다수의 디바이스 시스템에 대한 캘리브레이션 동작들을 완료하는 것이 매우 어려워지게 된다. 캘리브레이션 정보를 모드 레지스터들로 프로그래밍함으로써, 메모리 제어기는 캘리브레이션 동작들의 완료될 때까지 유휴 상태에 있기 보다는 모드 레지스터를 주기적으로 판독함으로써 캘리브레이션 파라미터들을 적용하기 위한 명령을 발행해야 할 때를 결정할 수 있다.
일부 실시 예에서, 전원 투입 시퀀스에 대한 캘리브레이션 동작의 완료 이후에는, 메모리 제어기로부터의 어떠한 명령에도 의존하지 않고 반도체 디바이스에 의해 캘리브레이션 파라미터들이 적용될 수 있다. 예를 들어, 반도체 디바이스는 캘리브레이션 동작이 완료됨을 결정한 후 메모리 제어기로부터의 명령을 기다리지 않고 자동으로 캘리브레이션 파라미터들을 적용한다. 이러한 방법으로, 메모리 제어기는 전원 투입 시퀀스 동안 임피던스들의 캘리브레이션에 관여할 필요가 없다. 그러나, 메모리 제어기는 모드 레지스터 내 캘리브레이션 정보를 확인함으로써 캘리브레이션 동작의 상태를 확인할 수 있다.
또한 캘리브레이션 정보를 모드 레지스터들로 프로그래밍하면 캘리브레이션 동작들에 대한 총 시간이 모든 디바이스에 대한 캘리브레이션 동작들이 완료될 때까지 메모리 제어기 유휴 상태에 기인하여 전원 투입 시간에 부정적인 영향을 미치지 않고 시한을 초과하게 한다. 추가적으로, 일부 실시 예에서, 캘리브레이션 파라미터들은 임피던스들을 설정하기 위한 명령을 수신하지 않고도 적용되어 그렇게 한다. 캘리브레이션 파라미터들은 캘리브레이션 동작들을 완료한 후 자동으로 적용될 수 있다. 더 일반적으로, 디바이스들에 대한 캘리브레이션 동작들의 완료는 서두르지 않고, 메모리 제어기는 캘리브레이션 동작들에 대한 시간 동안 그 외 다른 기동 관련 동작들을 수행할 수 있다.
도 2a는 본 발명의 일 실시예에 따른 반도체 메모리(200)의 블록도이다. 반도체 메모리(200)는 SRAM 또는 DRAM과 같은 휘발성 메모리, 또는 FLASH 메모리 또는 강유전 메모리와 같은 비휘발성 메모리일 수 있다. 일 실시 예에서, 반도체 메모리(200)는 저전력 더블 데이터 레이트 5(LPDDR5) 메모리와 같은 더블 데이터 레이트(DDR) 메모리일 수 있다. 다양한 실시 예에 따르면, 반도체 메모리(200)는 하나 이상의 상이한 반도체 다이 상에 배치될 수 있는 복수의 개별적인 반도체 디바이스(204)를 포함할 수 있다. 일부 실시 예에서, 도 1의 반도체 디바이스(10)는 반도체 메모리(200)의 개별적인 반도체 디바이스들(204)로 사용될 수 있다.
반도체 메모리(200)는 다양한 개별적인 반도체 디바이스(204)를 포함하고 서로 연결하는 패키지를 포함할 수 있다. 패키지는 패키지의 내부 상에 배치되는 접촉 패드들에 결합되는 복수의 외부 핀을 제공할 수 있다. 핀들 및 패드들은 이를테면 반도체 디바이스들(204)과 반도체 메모리(200)가 결합되는 더 큰 시스템 간 전기적 연결부들을 제공할 수 있다. 도 2a에 도시된 바와 같이, 반도체 메모리(200)는 ZQ 패드(112)로 지칭될 수 있는 내부 패드를 포함할 수 있다. 외부 저항(RZQ)은 ZQ 패드(112)에 결합될 수 있다.
개별적인 반도체 디바이스들(204) 중 하나 이상은 임피던스 캘리브레이션을 위해 외부 저항(RZQ)을 공유하기 위해 ZQ 패드(112)에 결합된다. 반도체 디바이스들(204)의 각각은 각각의 캘리브레이션 단자(ZQ)(27)에서 ZQ 패드(112)에 결합될 수 있다. 전술한 바와 같이, 몇몇 반도체 디바이스(204)가 외부 저항(RZQ)을 공유하는 각각의 캘리브레이션 단자들(ZQ)(27)을 가질 경우, 반도체 디바이스들(204)은 캘리브레이션 동작들 동안 외부 저항(RZQ)의 사용을 중재하고 캘리브레이션 동작들을 개시하기 전 외부 저항(RZQ)에 대한 제어를 획득할 필요가 있다.
반도체 메모리(200)는 반도체 메모리(200)로 그리고 그로부터 데이터 통신을 제공하도록 구성된 하나 이상의 메모리 제어기(240)와 연관될 수 있다. 각 메모리 제어기(240)는 메모리 제어기(240)를 반도체 메모리(200)의 하나 이상의 개별적인 반도체 디바이스(204)에 결합시키는 별도의 메모리 버스(252)를 거쳐 통신할 수 있다. 주어진 메모리 제어기(240)와 연관된 각 메모리 버스(252)는 각각의 메모리 제어기(240)가 통신하는 다양한 반도체 디바이스(204) 사이에 공통으로 연결되는 어드레스, 데이터 및 제어 라인들을 포함할 수 있다. 각 메모리 버스(252)는 추가적으로 반도체 디바이스들(204) 중 하나가 공통 어드레스, 데이터 및 제어 라인들을 거쳐 데이터를 송신 또는 수신할 수 있게 하도록 선택적으로 어써트될 수 있는 개별적인 칩 선택 라인들(256)을 포함할 수 있다. 개별적인 칩 선택 라인들(256) 및 공통 어드레스, 데이터 및 제어 라인들의 조합을 통해, 주어진 메모리 제어기(240)와 연관된 메모리 버스(252)는 메모리 제어기와 메모리 제어기(240)가 통신하는 다양한 반도체 디바이스(204) 간 별개의 통신 경로들을 제공한다.
더 상세하게 후술될 바와 같이, 캘리브레이션 회로(38)는 백그라운드에서 ZQ 캘리브레이션 동작들을 중재 및 수행하고 캘리브레이션 파라미터들을 유지하도록 구성된다. 즉, 캘리브레이션 회로(38)는 예를 들어, 메모리 제어기로부터 캘리브레이션 명령을 수신하지 않고 ZQ 캘리브레이션 동작들을 수행하고 캘리브레이션 파라미터들을 유지할 수 있다. 이러한 방법으로, 캘리브레이션 명령을 기다리지 않고 반도체 디바이스(10)에 의해 캘리브레이션 동작들이 수행될 수 있고 캘리브레이션 파라미터들이 유지된다.
캘리브레이션 동작들은 전력이 처음 반도체 디바이스(10)에 제공될 때 일어나는 전원 켜기 시퀀스의 부분으로 수행될 수 있다. 캘리브레이션 동작들은 또한 반도체 디바이스(10)에 대한 동작 조건이 변경될 때 캘리브레이션 회로(38)에 의해 수행될 수 있다. 예를 들어, 캘리브레이션 동작들은 반도체 디바이스(10)의 동작 온도에 기초하여 캘리브레이션 회로(38)에 의해 수행될 수 있다, 이를테면 동작 온도의 변화가 캘리브레이션 동작들이 수행되게 할 수 있거나, 동작 온도가 온도 제한을 초과하거나 그 아래로 떨어진다. 캘리브레이션 동작들은 또한 시간에 기초하여서도 수행될 수 있다. 예를 들어, 캘리브레이션 회로(38)는 일정한 시한이 경과된 후 캘리브레이션 동작들을 수행할 수 있다. 캘리브레이션 회로(38)는 다른 예로 주기적으로 캘리브레이션 동작들을 수행할 수 있다.
캘리브레이션 회로(38)는 모드 레지스터들(46) 내 정보를 업데이트함으로써 캘리브레이션 파라미터들을 완료함 또는 새로운 캘리브레이션 파라미터들을 결정함의 표시를 제공할 수 있다. 예를 들어, 일부 실시 예에서, 캘리브레이션 회로(38)는 모드 레지스터들(46)에 저장된 비트를 업데이트한다. 모드 레지스터들(46)은 예를 들어, 메모리 제어기에 의해 캘리브레이션 동작들의 완료를 반영하여 업데이트된 비트를 검색할 것을 질의받을 수 있다. 캘리브레이션 회로(38)는 추가적으로 또는 대안적으로 업데이트된 캘리브레이션 파라미터들의 표시를 제공하도록 모드 레지스터들(46) 내 정보를 업데이트할 수 있다. 캘리브레이션 파라미터들은 전술한 바와 같은, 캘리브레이션 회로(38)에 의해 유발되는 캘리브레이션 동작 이후에 변경(예를 들어, 업데이트)될 수 있다.
동작 시, 도 2b를 참조하면, 메모리 제어기(240)는 단계(260)에서 모드 레지스터 판독 명령을 메모리 제어기가 모드 레지스터로부터 캘리브레이션 정보를 판독하기 위해 결합되는 반도체 디바이스(204)에 발행할 수 있다. 단계(263)에서, 판독 캘리브레이션 정보가 캘리브레이션 동작이 완료되고/거나 새로운 캘리브레이션 파라미터들이 결정되었음을 나타내도록 설정되는 경우, 단계(265)에서 메모리 제어기(240)는 캘리브레이션 파라미터들을 적용하여 그러한 반도체 디바이스에 대한 프로그램 가능한 종단 구성요소들의 임피던스들을 설정하기 위한 명령을 발생할 수 있다. 명령을 수신하지 않고 캘리브레이션 파라미터들이 적용될 경우, 메모리 제어기(240)는 구체적인 명령을 발행하지 않고, 단계(265)가 생략될 수 있다. 캘리브레이션 정보가 그렇게 나타내도록 설정되지 않을 경우, 메모리 제어기(240)는 단계(270)에 의해 나타내어 지는 바와 같이, 이후 시간에 캘리브레이션 정보를 확인할 수 있다. 그러한 이후 시간까지, 메모리 제어기(240)는 그 외 다른 동작들, 예를 들어, 전원 투입 및 초기화와 완련된 그 외 다른 동작들을 수행할 수 있다.
반도체 디바이스들(204)의 캘리브레이션 정보를 확인하는 동작은 반도체 디바이스들(204)이 모두 캘리브레이트될 때까지 메모리 제어기들(240)에 의해 반복될 수 있다. 모든 반도체 디바이스(204)가 캘리브레이션 동작이 완료되었음, 그리고 캘리브레이션 파라미터들이 적용되었음을 나타내는 캘리브레이션 정보를 가진 후, 반도체 메모리(200)에 대한 캘리브레이션 동작들이 완료된다.
도 3은 본 발명의 일 실시예에 따른 임피던스(ZQ) 캘리브레이션 회로(300)의 블록도이다. 캘리브레이션 회로(300)는 일부 실시 예에서 ZQ 캘리브레이션 회로(38)(도 1)로 사용될 수 있다. ZQ 캘리브레이션 회로(300)는 예를 들어, 메모리 제어기로부터 캘리브레이션 명령을 수신하지 않고 캘리브레이션 동작들을 수행할 수 있다. 캘리브레이션 동작들은 백그라운드에서 일어나고, 완료 또는 새로운 캘리브레이션 파라미터들로의 업데이트는 모드 레지스터에 프로그래밍되는 캘리브레이션 정보에 의해 나타내어진다.
캘리브레이션 회로(300)는 캘리브레이션 단자(ZQ)(27)에 결합된다. 외부 저항(RZQ)은 캘리브레이션 단자(ZQ)(27)와 전원 공급 기구 사이에 결합된다. 전원 공급 기구는 예를 들어, 내부 전압(Vdd2H)과 동일한 전압을 제공할 수 있다. 일부 실시 예에서, 내부 전압(Vdd2H)을 정전압이고, 외부로 제공되는 전압, 예를 들어, 외부로 제공되는 데이터 출력 전압(VDDQ) 또는 전원 공급 기구 전압(VDD)의 변화에 기초하여 달라지지 않는다. 그러나, 전술한 바와 같이, 본 발명의 일부 실시 예에서, 전원 공급 기구는 VDDQ 전압 또는 다른 전압과 동일한 전압을 제공할 수 있다.
캘리브레이션 회로(300)는 캘리브레이션 단자(ZQ)(27)에 결합되는 ZQ 중재 엔진(310)을 포함하고 캘리브레이션 활성화 신호(ZQCAL)를 수신한다. 전술한 바와 같이, 캘리브레이션 회로(300)는 캘리브레이션 신호(ZQ_COM)에 의해 활성화될 때 캘리브레이션 동작들을 수행한다. ZQ 중재 엔진(310)은 동일한 외부 저항(RZQ)에 결합되는 다수의 반도체 디바이스 간 외부 저항(RZQ)에 대한 제어를 중재하도록 구성된다. 캘리브레이션 활성화 신호(ZQCAL)에 반응하여, ZQ 중재 엔진(310)은 외부 저항(RZQ)에 대한 제어가 획득될 때 캘리브레이션 동작들을 개시하기 위한 캘리브레이션 시작 신호(ZQCALSTART)를 제공한다.
일부 실시 예에서, ZQ 중재 엔진(310)은 공유 외부 저항(RZQ)에 결합되는 그 외 다른 반도체 디바이스들에 프로토콜 우선 순위 중재 기법을 적용할 수 있다. 그 외 다른 반도체 디바이스들이 외부 저항(RZQ)을 사용하여 캘리브레이션 동작들을 수행하고 있는지 여부를 결정 시, ZQ 중재 엔진(310)은 캘리브레이션 단자(ZQ)(27)의 전압을 모니터링하고 전압을 예상되는 임계 전압과 비교할 수 있다. 중재 엔진(310)은 외부 저항(RZQ)의 사용에 대한 경쟁을 회피하기 위해 반도체 디바이스와 연관된 시간 간격으로 캘리브레이션 단자(ZQ)(27)의 전압을 모니터링할 수 있다. 외부 저항(RZQ)에 결합되는 반도체 디바이스들의 각각은 상이한 시간 간격을 가질 수 있다.
중재 프로토콜들의 예들이 설명되었지만, 그것들은 본 발명을 단지 이러한 예들의 중재 프로토콜들로 제한하도록 의도되지 않는다. 그 외 다른 중재 프로토콜들이 본 발명의 범위를 벗어나지 않고 사용될 수도 있다.
ZQ 캘리브레이션 엔진(320)은 중재 엔진(310) 및 캘리브레이션 단자(ZQ)(27)에 결합된다. ZQ 캘리브레이션 엔진(320)은 캘리브레이션 동작을 수행하도록 그리고 프로그램 가능한 종단 구성요소들의 임피던스들을 설정하기 위한 캘리브레이션 파라미터들을 제공하도록 구성된다. ZQ 캘리브레이션 엔진(320)은 캘리브레이션 시작 신호(ZQCALSTART)에 의해 활성화될 때 캘리브레이션 동작들을 수행한다. ZQ 캘리브레이션 엔진(320)은 캘리브레이션 파라미터들을 결정하기 위해 캘리브레이션 단자(ZQ)(27)의 전압을 사용한다. 캘리브레이션 파라미터들은 저장될 수 있고, ZQ 캘리브레이션 엔진(320)은 ZQLAT 신호에 반응하여 캘리브레이션 파라미터들을 적용하여 프로그램 가능한 종단 구성요소의 임피던스들을 설정할 수 있다. ZQLAT 신호는 반도체 디바이스에 의해 수신되는 ZQ 래치 명령에 기초한다. 캘리브레이션 파라미터들은 임피던스 코드(ZQCODE) 형태로 제공된다. 임피던스 코드(ZQCODE)는 입력/출력 회로(17)에 제공되고 적용되어 입력/출력 회로(17)에 포함되는 프로그램 가능한 종단 구성요소들의 임피던스들을 설정한다.
캘리브레이션 회로는 ZQ 캘리브레이션 제어기(330)를 더 포함한다. ZQ 캘리브레이션 제어기(330)는 캘리브레이션 신호(ZQ_COM)를 수신하고 ZQ 중재 엔진(310)에 결합된다. 캘리브레이션 제어기(330)는 외부 저항(RZQ)에 대한 제어가 획득될 때 캘리브레이션 동작들을 개시하기 위한 캘리브레이션 활성화 신호(ZQCAL)를 ZQ 중재 엔진(310)에 제공한다.
ZQ 캘리브레이션 제어기(330)는 또한 온도 센서(44)에 의해 제공되는 온도 정보를 수신할 수 있다. 온도 정보는 TEMP 신호로 나타내어질 수 있다. 더 상세하게 후술될 바와 같이, 캘리브레이션 제어기(330)는 온도 정보에 기초하여 캘리브레이션 동작들을 개시하기 위한 캘리브레이션 활성화 신호(ZQCAL)를 제공할 수 있다. 예를 들어, 일부 실시 예에서, 캘리브레이션 제어기(330)는 온도가 온도 범위를 초과하는 변화에 반응하여 캘리브레이션 동작을 개시할 수 있다. 이러한 방법으로, 동작 온도를 변경되는 동안 정확한 캘리브레이션 파라미터들이 유지될 수 있다.
ZQ 캘리브레이션 제어기(330)는 시간에 기초하여 캘리브레이션 동작들을 개시할 수 있다. ZQ 캘리브레이션 제어기(330)는 클록 신호, 예를 들어, 도 1의 내부 클록 발생기(36)에 의해 제공되는 내부 클록 신호(LCLK)를 수신할 수 있다. ZQ 캘리브레이션 제어기(330)는 클록 신호를 사용하여 캘리브레이션 활성화 신호(ZQCAL)가 캘리브레이션 동작들을 개시하기 위해 제공될 시간을 맞출 수 있다. 예를 들어, ZQ 캘리브레이션 제어기(330)는 캘리브레이션 동작들을 주기적으로 수행하기 위한 캘리브레이션 활성화 신호(ZQCAL)를 제공할 수 있다. 시한은 클록 신호 및 시한이 경과될 때 제공되는 캘리브레이션 활성화 신호(ZQCAL)에 따라 측정될 수 있다. 이러한 방법으로, 시간이 지나면서 정확한 캘리브레이션 파라미터들이 유지될 수 있다.
도 4는 본 발명의 일 실시예에 따른 캘리브레이션 회로(300)의 동작의 흐름도(400)이다. 단계(410)에서 캘리브레이션 동작이 수행되어 I/O 회로(17)의 프로그램 가능한 종단 구성요소들(30)에 대한 캘리브레이션 파라미터들을 결정한다. 단계(420)에서 캘리브레이션 파라미터들이 새로운 캘리브레이션 파라미터들로 업데이트될 경우(예를 들어, 프로그램 가능한 종단 구성요소들(30)의 설정을 변경시키도록), 단계(430)에서 캘리브레이션 파라미터들이 업데이트되었음을 나타내기 위한 정보가 모드 레지스터에 프로그래밍(예를 들어, "1"을 모드 레지스터에 프로래밍)된다. 그러나, 캘리브레이션 파라미터들이 단계(420)에서 새로운 캘리브레이션 파라미터들로 업데이트되지 않을 경우(예를 들어, 프로그램 가능한 종단 구성요소들(30)의 현재 설정을 유지), 단계(440)에서 캘리브레이션 동작의 통지/표시를 제공하는 정보가 모드 레지스터에 유지(예를 들어, "0"이 모드 레지스터에 유지)된다.
도 5는 본 발명의 일 실시예에 따른 캘리브레이션 동작(500)의 흐름도이다. 캘리브레이션 동작(500)은 캘리브레이션 회로, 예를 들어, 도 1의 캘리브레이션 회로(38), 도 3의 캘리브레이션 회로(300) 또는 본 발명의 일 실시 예에 따른 다른 캘리브레이션 회로에 의해 수행될 수 있다.
일부 실시 예에서, 캘리브레이션 동작(500)은 캘리브레이션 회로에 의해 전원 투입 동작의 부분으로 개시될 수 있다. 일부 실시 예에서, 캘리브레이션 동작(500)은 캘리브레이션 명령에 반응하여 개시될 수 있다. 캘리브레이션 명령은 예를 들어, 메모리 제어기에 의해 캘리브레이션 회로를 포함하는 반도체 디바이스에 제공될 수 있다. 일부 실시 예에서, 캘리브레이션 동작(500)은 캘리브레이션 회로에 의해 온도, 이를테면 도 1의 온도 센서(44)에 의해 측정되는 온도에 기초하여 개시될 수 있다. 예를 들어, 캘리브레이션 회로는 측정된 온도가 온도 제한을 초과할 때 캘리브레이션 동작(500)을 개시할 수 있다. 다른 예로, 캘리브레이션 회로는 현재 온도와 이전 온도 간 온도 차이가 온도 범위를 초과할 때 캘리브레이션 동작(500)을 개시할 수 있다. 일부 실시 예에서, 캘리브레이션 동작(500)은 캘리브레이션 회로에 의해 시간에 기초하여 개시될 수 있다. 예를 들어, 캘리브레이션 회로는 주기적으로 또는 일정한 시한이 경과된 후 캘리브레이션 동작(500)을 개시할 수 있다. 시한은 클록 신호에 기초하여 측정될 수 있다.
캘리브레이션 회로는 복수의 반도체 디바이스가 동일한 외부 저항(RZQ)에 결합될 때 단계(510)를 수행할 수 있다. 하나의 반도체 디바이스는 한 번에 캘리브레이션 동작들에 대해 외부 저항(RZQ)을 사용할 수 있다. 하나보다 많은 반도체 디바이스가 외부 저항(RZQ)을 동시에 사용하는 것을 회피하기 위해, 캘리브레이션 회로의 ZQ 중재 엔진은 외부 저항(RZQ)을 동시에 사용하는 그 외 다른 반도체 디바이스들과의 충돌을 회피하도록 반도체 디바이스에 의한 외부 저항(RZQ)의 사용을 중재할 수 있다.
단계(520)에서는 캘리브레이션 회로에 의해 반도체 디바이스가 캘리브레이션 동작에 사용할 외부 저항(RZQ)에 대해 제어력이 있는지 여부가 결정된다. 단계(520)에서 캘리브레이션 회로는 반도체 디바이스가 캘리브레이션 동작을 수행하기 위한 외부 저항(RZQ)에 대한 제어력을 획득할 때까지 유지된다. 반도체 디바이스가 외부 저항(RZQ)에 대한 제어력을 가질 때, 단계(530)에서 캘리브레이션 회로는 캘리브레이션 동작을 수행한다. 일부 실시 예에서 단계들(510 및 520)은 캘리브레이션 동작(500)에서 배제될 수 있다. 예를 들어, 다수의 반도체 디바이스에 의한 외부 저항(RZQ)의 동시 사용이 몇몇 그 외 다른 기술에 의해 회피될 경우, 단계들(510 및 520)은 배제될 수 있다.
단계(530)에서, 캘리브레이션 파라미터들은 외부 저항(RZQ)에 기초하여 캘리브레이션 회로에 의해 결정될 수 있다. 캘리브레이션 파라미터들은 ZQ 캘리브레이션 엔진에 의해 결정될 수 있다. 일부 실시 예에서, ZQ 캘리브레이션 엔진은 캘리브레이션 단자(ZQ)(27)에서의 전압을 기준 전압과 비교하는 것 그리고 캘리브레이션 단자(ZQ)에서의 전압이 기준 전압(ZQVREF)과 동일할 때가지 프로그램 가능한 종단 구성요소들을 조정하는 것을 포함하는 동작에 의해 캘리브레이션 파라미터들을 결정한다. 그 다음 단계(540)에서 캘리브레이션 파라미터들이 캘리브레이션 회로에 의해 저장되고 단계(550)에서 캘리브레이션 동작 완료의 표시가 프로그래밍 정보에 의해 모드 레지스터에 제공된다. 모드 레지스터는 모드 레지스터 판독 동작을 통해, 예를 들어, 메모리 제어기에 의해 질의 받을 수 있다. 일부 실시 예에서, 임의의 새로운 캘리브레이션 파라미터들을 적용하기 위해 캘리브레이션 래치 명령이 반도체 디바이스(10)에 의해 수신될 수 있다. 일부 실시 예에서는, 캘리브레이션 래치 명령 없이 새로운 캘리브레이션 파라미터들이 적용될 수 있다. 예를 들어, 주파수 세트 포인트의 변경 이후, 메모리 제어기로부터 캘리브레이션 래치 명령을 수신하지 않고 임의의 새로운 캘리브레이션 파라미터들이 적용될 수 있다.
도 6은 본 발명의 일 실시예에 따라 온도에 기초하여 캘리브레이션 동작(600)을 개시하기 위한 캘리브레이션 개시 동작의 흐름도이다. 캘리브레이션 개시 동작(600)은 캘리브레이션 회로, 예를 들어, 도 1의 캘리브레이션 회로(38), 도 3의 캘리브레이션 회로(300) 또는 본 발명의 일 실시 예에 따른 다른 캘리브레이션 회로에 의해 수행될 수 있다.
단계(610)에서, 현재 온도를 나타내는 온도 정보가 캘리브레이션 회로에 의해 래칭될 수 있다. 온도 정보는 온도 센서, 예를 들어, 도 1의 온도 센서(44)에 의해 캘리브레이션 회로에 제공될 수 있다. 전술한 바와 같이, 온도 센서는 반도체 디바이스들의 온도를 감지하고 온도 정보를 제공한다. 온도 정보는 반도체 디바이스의 온도를 나타내는 신호로 나타내어질 수 있다. 예를 들어, 일부 실시 예에서, 신호는 캘리브레이션 회로에 의해 래칭될 수 있는 디지털 데이터를 나타낸다. 일부 실시 예에서, 신호의 전압 레벨은 반도체 디바이스의 온도가 더 높아지게 될 경우 더 높아지게 될 수 있고, 반대로, 반도체 디바이스의 온도가 더 낮아지게 될 경우 더 낮아지게 될 수 있다. 신호의 전압은 그 다음 캘리브레이션 회로에 의해 래칭될 수 있는 디지털 값으로 변환될 수 있다.
단계(620)에서는, 캘리브레이션 회로에 의해 현재 온도를 이전 온도와 비교하여 온도의 변화를 결정한다. 온도의 변화가 온도 범위를 초과할 때, 캘리브레이션 동작이 개시될 수 있다. 단계(630)에서는, 온도 변화가 온도 범위를 초과하는지 여부가 결정된다. 온도 변화가 온도 범위를 초과하지 않을 경우, 단계(610)에서의 비교를 위해 새로운 온도 범위가 래칭된다. 이러한 방식으로, 온도 센서에 의해 측정될 때 온도의 변화는 온도 변화가 온도 범위를 초과할 때까지 캘리브레이션 회로에 의해 모니터링될 수 있다. 온도 변화가 온도 범위를 초과할 경우, 단계(640)에서 캘리브레이션 회로에 의해 캘리브레이션 동작이 개시된다. 일부 실시 예에서 단계(640)에서의 캘리브레이션 동작에 의해 도 5의 캘리브레이션 동작(500)이 사용될 수 있다.
일부 실시 예에서 온도 변화가 평가되는 온도 범위는 정보를 모드 레지스터에 프로그래밍함으로써 프로그램 가능할 수 있다. 예를 들어, 제1 정보를 모드 레지스터에 프로그래밍하는 것은 온도 변화를 평가하기 위한 제1 온도 범위를 프로그래밍할 수 있는 한편, 제2 정보를 모드 레지스터에 프로그래밍하는 것은 온도 변화를 평가하기 위한 제2 온도 범위를 프로그래밍할 수 있다.
도 7은 본 발명의 일 실시예에 따른 임피던스(ZQ) 캘리브레이션 제어기(700)의 블록도이다. ZQ 캘리브레이션 제어기(700)는 ZQ 캘리브레이션 제어기(330)에 사용될 수 있다. ZQ 캘리브레이션 제어기(700)는 캘리브레이션 신호(ZQ_COM)를 수신하는 ZQ 캘리브레이션 제어 로직(710)을 포함한다. 전술한 바와 같이, 캘리브레이션 신호(ZQ_COM)는 캘리브레이션 회로를 활성화하여 캘리브레이션 동작들을 수행하기 위해 사용된다. ZQ 캘리브레이션 제어 로직(710)은 캘리브레이션 활성화 신호(ZQCAL)를 제공하여 캘리브레이션 동작을 개시한다. 캘리브레이션 활성화 신호(ZQCAL)는 예를 들어, 캘리브레이션 동작을 수행하기 전 외부 저항(RZQ)의 제어에 대한 중재를 시작하기 위해 ZQ 중재 엔진에 제공될 수 있다.
ZQ 캘리브레이션 제어기(700)는 온도 비교기(720)를 더 포함할 수 있다. 온도 비교기(720)는 온도 정보(TEMP)를 수신할 수 있고 온도 비교기(720)에 의해 비교되어 ZQ 캘리브레이션 제어 로직(710)이 캘리브레이션 활성화 신호(ZQCAL)를 제공함으로써 캘리브레이션 동작을 개시해야할 지 여부를 결정할 수 있다. 예를 들어, 온도 정보(TEMP)가 래칭되고 온도 비교기(720)에 의해 온도 변화가 온도 범위를 초과할지 여부를 결정하기 위해 이전 온도에 대한 온도 정보와 비교될 수 있다. 온도 변화가 온도 범위를 초과할 경우, ZQ 캘리브레이션 제어 로직(710)은 캘리브레이션 활성화 신호(ZQCAL)를 제공하여 캘리브레이션 동작을 개시한다. 일부 실시 예에서, 온도 비교기(720)는 온도 정보(TEMP)를 온도 제한들과 비교하고, 온도 제한들이 초과될 때, ZQ 캘리브레이션 제어 로직(710)은 캘리브레이션 동작을 개시한다.
ZQ 캘리브레이션 제어기(700)는 타이머(730)를 포함할 수 있다. 타이머(730)는 내부 클록 신호(LCLK)를 수신한다. 타이머(730)는 ZQ 캘리브레이션 제어 로직(710)이 캘리브레이션 활성화 신호(ZQCAL)를 제공하여 캘리브레이션 동작을 개시하게 하기 위해 사용될 수 있다. 타이머(730)는 캘리브레이션 동작들을 개시해야 할 시간까지 내부 클록 신호(LCLK)를 사용할 수 있다. 예를 들어, 타이머(730)는 ZQ 캘리브레이션 제어 로직(710)이 캘리브레이션 동작들을 주기적으로 개시하게 하기 위해 사용될 수 있다. 타이머(730)는 시한이 경과할 때 ZQ 캘리브레이션 제어 로직(710)이 캘리브레이션 활성화 신호(ZQCAL)를 제공하도록 내부 클록 신호(LCLK)에 따라 시한을 측정할 수 있다.
ZQ 캘리브레이션 제어기(700)는 또한 ZQ 캘리브레이션 플래그 회로(740)를 포함할 수 있다. ZQ 캘리브레이션 플래그 회로(740)는 캘리브레이션 동작과 관련된 표시를 제공하기 위한 정보를 모드 레지스터(예를 들어, 도 1의 모드 레지스터(46))로 프로그래밍하도록 구성된다. 도 7의 실시 예에서, 모드 레지스터에 프로그래밍되는 캘리브레이션 정보는 캘리브레이션 정보(ZQRDY)로 나타내어진다. 캘리브레이션 정보는 모드 레지스터에 프로그래밍되는 데이터의 단일 비트로 나타내어질 수 있다. ZQ 캘리브레이션 플래그 회로(740)는 캘리브레이션 동작의 일 양태를 반영하는 값을 갖는 모드 레지스터에 캘리브레이션 정보(ZQRDY)를 프로그래밍하도록 구성된다. 예를 들어, 일부 실시 예에서, 모드 레지스터에 프로그래밍되되는 캘리브레이션 정보(ZQRDY)의 값은 캘리브레이션 동작이 완료되었는지 여부를 나타낸다. "0" 값은 캘리브레이션 동작이 완료되지 않았음을 나타낼 수 있고 "1" 값은 캘리브레이션 동작이 완료되었음을 나타낼 수 있다. 일부 실시 예에서, 캘리브레이션 정보(ZQRDY)의 값은 임의의 새로운 캘리브레이션 파라미터들이 ZQ 캘리브레이션 엔진에 의해 결정되었는지 여부를 나타낸다. "0" 값은 캘리브레이션 동작이 새로운 캘리브레이션 파라미터들을 야기하지 않음을 나타내고, "1" 값은 새로운 캘리브레이션 파라미터들이 있음을 나타낼 수 있다.
모드 레지스터에 프로그래밍되는 캘리브레이션 정보는 데이터의 비트, 즉 데이터의 1 비트로 나타내어지는 캘리브레이션 정보(ZQRDY)로 설명되었다. 그러나, 일부 실시 예에서, 추가 비트들이 모드 레지스터에 프로그래밍되는 정보의 부분으로 포함될 수 있다. 예를 들어, 각 비트가 캘리브레이션 동작의 상이한 양태들의 표시를 제공하는 2 이상의 비트가 모드 레지스터에 프로그래밍될 수 있다.
모드 레지스터는 반도체 디바이스(10)에 의해 수신되는 모드 레지스터 판독 명령에 의해 판독될 수 있다. 캘리브레이션 정보(ZQRDY)는 모드 레지스터 판독에 반응하여 제공될 것이며, 그에 의해 캘리브레이션 동작의 표시를 제공할 것이다. 모드 레지스터 판독 명령은 메모리 제어기에 의해 반도체 디바이스(10)에 캘리브레이션 동작의 상태에 관해 질의하기 위해 사용될 수 있다. 모드 레지스터 판독 명령에 반응하여, 캘리브레이션 정보(ZQRDY)를 비롯한 모드 레지스터에 프로그래밍되는 정보가 반도체 디바이스(10)에 의해 메모리 제어기에 제공된다. 캘리브레이션 정보(ZQRDY)가 (예를 들어, 캘리브레이션 동작이 완료됨을 나타내도록, 새로운 캘리브레이션 파라미터들을 나타내도록 등으로) 설정되었다는 결정 시, 메모리 제어기는 일부 실시 예에서 ZQ 래치 명령을 반도체 디바이스에 제공하여 캘리브레이션 파라미터들을 적용하여 프로그램 가능한 종단 구성요소들의 임피던스들을 설정할 수 있다. 반도체 디바이스(10)는 캘리브레이션 파라미터들을 적용하여 ZQ 래치 명령에 반응하여 임피던스들을 설정한다. 일부 실시 예에서, 캘리브레이션 파라미터들이 명령을 수신하지 않고 적용되어 임피던스들을 설정할 수 있다, 예를 들어, 캘리브레이션 파라미터들은 캘리브레이션 동작들의 완료 이후 반도체 디바이스에 의해 자동으로 적용된다.
도 7에 ZQ 캘리브레이션 제어기(700)가 ZQ 캘리브레이션 제어 로직(710), 온도 비교기(720), 타이머(730) 및 ZQ 캘리브레이션 플래그 회로(740)를 포함하는 것으로 도시되어 있다. 그러나, 도 7에 도시된 실시 예는 ZQ 캘리브레이션 제어기(700)의 구성을 제한하도록 의도되지 않는다. 본 발명의 그 외 다른 실시 예들에서, ZQ 캘리브레이션 제어 로직(710), 온도 비교기(720), 타이머(730) 및 ZQ 캘리브레이션 플래그 회로(740) 중 하나 이상은 반도체 디바이스의 다른 곳에 위치될 수 있고/거나 반도체 디바이스에 포함되는 그 외 다른 회로들을 사용하여 구현될 수 있다.
도 8은 본 발명의 일 실시예에 따른 임피던스(ZQ) 캘리브레이션 엔진(800)의 블록도이다. ZQ 캘리브레이션 엔진(800)은 ZQ 캘리브레이션 엔진(800)을 활성화하여 캘리브레이션 동작들을 수행하기 위한 캘리브레이션 시작 신호(ZQCALSTART)를 수신하는 캘리브레이션 엔진 제어 로직(822)을 포함한다. ZQ 캘리브레이션 엔진(800)에 포함되는 비교기(824)는 캘리브레이션 단자(ZQ)(27)에 결합되고 또한 기준 전압(ZQVREF)이 제공된다. 비교기(824)는 캘리브레이션 단자(ZQ)(27)에서의 전압을 기준 전압(ZQVREF)과 비교한다. 기준 전압(ZQVREF)은 다른 전압에 기초할 수 있다. 예를 들어, 일부 실시 예에서, 기준 전압(ZQVREF)은 외부로 제공되는 데이터 출력 전압(VDDQ)일 수 있다. 일부 실시 예에서, 기준 전압(ZQVREF)은 내부 전압에 기초할 수 있다. 예를 들어, 기준 전압(ZQVREF)은 Vdd2H에 기초할 수 있으며, 이는 전술한 바와 같이, 외부로 제공되는 전압, 예를 들어, 외부로 제공되는 데이터 출력 전압(VDDQ)의 변화에 기초하여 달라지지 않는다. 일부 실시 예에서 Vdd2H는 1.05 볼트일 수 있다. 그러나, 일부 실시 예에서,Vdd2H는 1.1 볼트일 수 있다. 기준 전압(ZQVREF)은 Vdd2H의 분율일 수 있다. 일부 실시 예에서, 기준 전압(ZQVREF)은 Vdd2H/4일 수 있다. 일부 실시 예에서, 기준 전압(ZQVREF)은 Vdd2H/2일 수 있다. 설명된 기준 전압(ZQVREF)에 대한 구체적인 예들은 기준 전압(ZQVREF)을 그러한 예들로 제한하도록 의도되지 않는다. 기준 전압(ZQVREF)에 대한 그 외 다른 값들이 또한 사용될 수 있다.
비교기(824)는 신호를 캘리브레이션 파라미터 회로(826)에 제공한다. 캘리브레이션 파라미터 회로(826)는 프로그램 가능한 종단 구성요소들의 임피던스를 조정하기 위해 사용되는 캘리브레이션 파라미터들을 결정한다. 캘리브레이션 파라미터 회로(826)는 비교기(824)가 캘리브레이션 단자(ZQ)(27)에서의 전압이 기준 전압(ZQVREF)과 동일함을 나타낼 때까지 캘리브레이션 파라미터들을 변경함으로써 캘리브레이션 파라미터들을 결정한다. 비교기(824)가 나타내는 전압들이 동일할 때, 캘리브레이션 파라미터들이 캘리브레이션 파라미터 래치(828)에 제공된다. 캘리브레이션 파라미터 래치(828)는 캘리브레이션 파라미터들을 래칭하고, 캘리브레이션 파라미터들은 ZQ 래치 신호(ZQLAT)에 반응하여 적용되어 프로그램 가능한 종단 구성요소들의 임피던스들을 설정한다.
ZQ 캘리브레이션 엔진(800)은 캘리브레이션 파라미터 저장 회로(830)를 더 포함한다. 캘리브레이션 파라미터 저장 회로(830)는 캘리브레이션 파라미터들을 저장하도록 구성된다. 다양한 동작 조건에 대한 캘리브레이션 파라미터들은 캘리브레이션 저장 회로(830)에 의해 저장될 수 있다. 예를 들어, 캘리브레이션 파라미터들이 캘리브레이션 파라미터 회로(826)에 의해 결정된 후 다수의 주파수 세트 포인트에 대한 캘리브레이션 파라미터들이 저장될 수 있다. 캘리브레이션 파라미터들은 현재 백그라운드 캘리브레이션 동작들에 의해 유지될 수 있다. 현재 캘리브레이션 파라미터들은 이전 캘리브레이션 파라미터들을 업데이트하도록 저장될 수 있다. 캘리브레이션 파라미터들을 캘리브레이션 저장 회로(830)에 저장하면 동작 조건들을 변경할 때, 예를 들어, 주파수 세트 포인트들을 변경할 때 캘리브레이션 동작 수행을 회피할 수 있게 된다.
도 9는 본 발명의 일 실시예에 따른 프로그램 가능한 종단 구성요소들(900)의 블록도이다. 프로그램 가능한 종단 구성요소들(900)은 I/O 회로들(17)의 프로그램 가능한 종단 구성요소들(30)에 대한 풀-업 및 풀-다운 임피던스들을 설정하여 사용될 수 있다. 일부 실시 예에서, 프로그램 가능한 종단 구성요소들(900)은 온-다이 종단에 사용되는 프로그램 가능한 종단 구성요소들 및 출력 버퍼 임피던스 의 복제이다. 프로그램 가능한 종단 구성요소들(900)이 복제인 그러한 실시 예들에서, 프로그램 가능한 종단 구성요소들(900)은 임피던스 코드(ZQCODE)를 결정하기 위해 사용되며, 이는 그 다음 온-다이 종단에 사용되는 실제 프로그램 가능한 종단 구성요소들의 임피던스들 및 출력 버퍼 임피던스를 설정하기 위해 사용된다.
프로그램 가능한 종단 구성요소들(900)은 조정 가능한 풀-업 종단 구성요소들(910) 및 조정 가능한 풀-다운 종단 구성요소들(920)을 포함한다. 조정 가능한 풀-업 종단 구성요소들(910) 및 조정 가능한 풀-다운 종단 구성요소들(920)은 노드(930)에 결합된다. 노드(930)는 스위치(940)를 통해 캘리브레이션 단자(27)에 결합될 수 있다. 풀-업 종단 구성요소들(910)의 풀-업 임피던스는 풀-업 캘리브레이션 파라미터들(ZQPUP)에 따라 조정될 수 있고 풀-다운 종단 구성요소들(920)의 풀-다운 임피던스는 풀-다운 캘리브레이션 파라미터들(ZQPDN)에 따라 조정될 수 있다. 풀-업 및 풀-다운 캘리브레이션 파라미터들(ZQPUP 및 ZQPDN)은 ZQ 캘리브레이션 엔진(320)에 의해 제공되는 캘리브레이션 파라미터들(ZQCODE)에 포함될 수 있다.
일부 실시 예에서, 조정 가능한 풀-업 종단 구성요소들(910)은 노드(930)와 전원 공급 기구 사이에 병렬로 결합되는 복수의 유사한 풀-업 종단 회로를 포함할 수 있다. 풀-업 종단 회로들의 각각은 레지스터 및 레지스터의 임피던스를 튜닝하기 위해 풀-업 종단 회로의 임피던스를 감소시키기 위해 레지스터와 병렬로 결합되는 P-채널 디바이스들을 포함한다. 풀-업 캘리브레이션 코드(ZQPUP)는 P-채널 디바이스들의 제어 단자들에 제공되어 풀-업 단자 회로들의 임피던스를 조정할 수 있다. 조정 가능한 풀-다운 종단 구성요소들(920)은 조정 가능한 풀-업 종단 구성요소들(910)과 유사하다. 조정 가능한 풀-다운 종단 구성요소들(920)의 풀-다운 종단 회로들의 각각은 레지스터와 병렬로 결합되는 다수의 N-채널 디바이스를 포함하고, 풀-다운 종단 회로들의 임피던스는 풀-다운 캘리브레이션 파라미터들(ZQPDN)에 의해 조정 가능하다. 조정 가능한 풀-업 및 풀-다운 종단 구성요소들의 그 외 다른 구성들은 본 발명의 그 외 다른 실시 예들에서 사용될 수 있고, 제공되는 예는 본 발명의 범위를 조정 가능한 풀-업 및 풀-다운 구성요소들의 임의의 특정 구성으로 제한하도록 의도되지 않는다.
풀-업 종단 구성요소들(910)은 스위치(915)를 통해 전원 공급 기구(예를 들어, Vdd2H)에 결합될 수 있다. 스위치(915)는 풀-업 종단 구성요소들(910)을 활성화하기 사용될 수 있다. 풀-다운 종단 구성요소들(920)은 스위치(925)를 통해 접지에 결합될 수 있다. 스위치(925)는 풀-다운 종단 구성요소들(920)을 활성화하기 사용될 수 있다. 스위치들(915 및 925)은 캘리브레이션 동작들 동안 캘리브레이션 엔진 제어 로직(822)에 의해 제어될 수 있다.
본 발명의 일 실시예에 따른 캘리브레이션 동작이 후술될 것이다. 캘리브레이션 동작은 ZQ 캘리브레이션 회로에 의해 수행될 수 있다. 캘리브레이션 동작은 도 1 내지 도 9을 참조하여 설명될 것이다. 이하 캘리브레이션 동작은 예로서 제공되고 본 발명을 설명되는 구체적인 캘리브레이션 동작으로 제한하도록 의도되지 않는 것으로 이해될 것이다. ZQ 캘리브레이션 엔진 제어 로직(822)은 캘리브레이션 시작 신호(ZQCALSTART)에 의해 활성화되어 캘리브레이션 동작을 수행한다. 캘리브레이션 동작은 캘리브레이션 파라미터들을 결정하여 프로그램 가능한 종단 구성요소들의 풀-다운 임피던스를 설정하는 것 그리고 또한 캘리브레이션 파라미터들을 결정하여 프로그램 가능한 종단 구성요소들의 풀-업 임피던스를 설정하는 것을 포함할 수 있다.
캘리브레이션 엔진 제어 로직(822)이 캘리브레이션 시작 신호(ZQCALSTART)에 의해 활성화될 때, 비교기(824)는 캘리브레이션 단자(ZQ)(27)에서의 전압을 기준 전압(ZQVREF)과 비교하여 캘리브레이션 파라미터들을 결정하여 풀-다운 임피던스를 설정한다. 캘리브레이션 단자(ZQ)(27)에서의 전압은 현재 캘리브레이션 파라미터들에 의해 설정되는 프로그램 가능한 종단 구성요소들의 임피던스 및 외부 저항(RZQ)에 기초한다. 전술한 바와 같이, 캘리브레이션 단자(ZQ)(27)는 외부 저항(RZQ)에 결합된다. 외부 저항(RZQ)은 프로그램 가능한 종단 구성요소들의 풀-다운 임피던스와 전압 분배기 회로를 형성하고, 그에 따라, 캘리브레이션 단자(ZQ)(27)의 전압이 외부 저항(RZQ)의 임피던스들 및 프로그램 가능한 종단 구성요소들의 풀-다운 임피던스의 비에 기초하여 Vdd2H 전압의 분율이다. 프로그램 가능한 종단 구성요소들의 풀-다운 임피던스가 증가함에 따라, 캘리브레이션 단자(ZQ)(27)의 전압이 증가한다. 반대로, 프로그램 가능한 종단 구성요소들의 풀-다운 임피던스가 감소함에 따라, 캘리브레이션 단자(ZQ)(27)의 전압이 감소한다.
프로그램 가능한 종단 구성요소들의 풀-다운 임피던스는 비교기(824)가 캘리브레이션 단자(ZQ)(27)의 전압이 기준 전압(ZQVREF)과 동일함을 나타낼 때까지 풀-다운 임피던스를 설정하는 캘리브레이션 파라미터들을 변경함으로써 캘리브레이션 파라미터 회로(826)에 의해 조정된다. 캘리브레이션 단자(ZQ)(27)의 전압이 기준 전압(ZQVREF)과 동일할 때, 프로그램 가능한 종단 구성요소들의 풀-다운 임피던스는 정확한 풀-다운 임피던스로 설정되었다. 프로그램 가능한 종단 구성요소들의 정확한 임피던스 또는 풀-다운 임피던스를 설정하는 캘리브레이션 파라미터 회로(826)에 의해 제공되는 캘리브레이션 파라미터들은 캘리브레이션 파라미터 래치(828)에 의해 래칭된다.
조정 가능한 풀-다운 종단 구성요소들의 세트의 정확한 풀-다운 임피던스를 이용하여, 조정 가능한 풀-업 종단 구성요소들의 풀-업 임피던스를 설정하기 위한 캘리브레이션 파라미터들이 결정될 수 있다. 캘리브레이션에 외부 저항(RZQ)이 사용되는 대신, 캘리브레이션 단자(ZQ)(27)가 조정 가능한 풀-다운 종단 구성요소들을 통해 접지에 결합되고(정확한 풀-다운 임피던스로 설정되고) 또한 조정 가능한 풀-업 종단 구성요소들을 통해 전압(Vdd2H)을 제공하는 전원 공급 기구에 결합된다.
조정 가능한 풀-업 종단 구성요소들의 풀-업 임피던스는 비교기(824)가 캘리브레이션 단자(ZQ)(27)의 전압이 기준 전압(ZQVREF)과 동일함을 나타내는 신호를 캘리브레이션 파라미터 회로(826)에 제공할 때까지 풀-업 임피던스를 설정하는 캘리브레이션 파라미터들을 변경함으로써 캘리브레이션 파라미터 회로(826)에 의해 조정된다. 풀-업과 풀-다운 종단 구성요소들 사이에 공유되는 노드(예를 들어, 도 9의 노드(930))의 전압이 기준 전압(ZQVREF)과 동일할 때, 조정 가능한 풀-업 종단 구성요소들의 풀-업 임피던스는 정확한 풀-업 임피던스로 설정되었다. 조정 가능한 풀-업 종단 구성요소들의 정확한 풀-업 임피던스를 설정하는 캘리브레이션 파라미터 회로(826)에 의해 제공되는 캘리브레이션 파라미터들은 캘리브레이션 파라미터 래치(828)에 의해 래칭된다.
캘리브레이션 동작 이후, 풀-다운 및 풀-업 임피던스들에 대한 캘리브레이션 파라미터들이 결정되었고 풀-다운 및 풀-업 임피던스들을 설정하기 위한 캘리브레이션 파라미터들은 ZQ 래치 신호(ZQLAT)에 반응하여 적용된다.
전술한 바와 같이, 기준 전압(ZQVREF)은 내부 전압, 예를 들어, Vdd2H 또느 외부 전압, 이를테면 VDDQ에 기초할 수 있다. 내부 전압(Vdd2H)은 외부로 제공되는 데이터 출력 전압(VDDQ)의 변화에 기초하여 달라지지 않는 정전압일 수 있다. 그에 따라, 캘리브레이션 동작은 데이터 출력 전압(VDDQ)이 변경될 경우, 예를 들어, 동작에 대한 주파수 세트 포인트를 변경할 때 수행될 필요가 없을 수 있다.
일부 실시 예에서, 프로그램 가능한 종단 구성요소들에 대한 풀-업 임피던스에 대한 캘리브레이션 파라미터들을 결정하기 위한 캘리브레이션 동작들은 명령 기반일 수 있다. 예를 들어, 풀-다운 임피던스에 대한 캘리브레이션 동작들을 수행하지 않고, 프로그램 가능한 종단 구성요소들의 풀-업 임피던스를 위한 캘리브레이션 동작들을 수행하기 위한 명령이 반도체 디바이스에 의해 수신될 수 있다. 풀-임피던스에 대한 캘리브레이션 동작들은 외부 저항(RZQ)의 사용을 필요로 하지 않고, 그 결과, 외부 저항(RZQ)에 대한 제어 획득을 위한 중재가 불필요하다. 이러한 방법으로, 동작에 대한 주파수 세트 포인트를 변경할 때 프로그램 가능한 종단 구성요소들의 풀-업 임피던스가 업데이트될 수 있으며, 이는 데이터 출력 전압(VDDQ) 변경을 수반할 수 있다. 데이터 출력 전압(VDDQ)을 변경하는 것은 풀-다운 임피던스를 변경하지 않고 풀-업 임피던스를 변경하는 것을 수반할 수 있다.
도 10은 본 발명의 일 실시예에 따른 Voh 캘리브레이션의 타이밍도이다. Voh는 출력 데이터 신호들에 대한 논리 하이 값의 전압을 나타낸다. 도 10의 타이밍도는 더 높은 데이터 출력 전압(VDDQ)으로의 변경과 연관된 주파수 세트 포인트 변경에 대한 다양한 신호를 도시한다. 도 10은 참 클록 신호(CK_t) 및 상보적 클록 신호(CK_c)를 명령 어드레스 신호들(CA) 및 명령 어드레스 신호들(CA)에 의해 나타내어지는 명령과 함께, 도시한다. 도 10은 데이터 출력 전압(VDDQ), 참 및 상보적인 데이터 스트로브 신호들(DQS_t 및 DQS_c) 및 데이터 신호들(DQ[15:0])을 더 도시한다. 도 10의 실시 예에서, 데이터 신호들(DQ[15:0])은 16개의 신호를 포함한다. 그러나, 그 외 다른 실시 예들에 대한 데이터 신호들은 더 크거나 더 적은 신호들을 포함할 수 있다.
시간(T0 및 T1)이 지나면서, 반도체 디바이스(10)에 의해 기록 명령이 수신된다. 데이터 스트로브 신호들(DQS_t 및 DQS_c)에 반응하여 시간(T2와 Tb0) 사이 반도체 디바이스(10)에 의해 기록 데이터가 데이터 신호들(DQS[15:0])로 수신된다. 시간(T2와 Tb0) 사이, 반도체 디바이스는 명령의 표현으로 DES에 의해 표기된 바와 같이, 선택 해제된다. 기록 스트로브 일시 정지 시간(tWPST)과 같이, 데이터 시간(tDQS2DQ)에 대한 데이터 스트로브가 도시되어 있다.
시간(T1)쯤, 데이터 출력 전압(VDDQ)이 제1 전압(예를 들어, 0.3 볼트)에서 증가하기 시작한다. 데이터 출력 전압(VDDQ)이 변경되기 시작하더라도 이전 기록 명령의 기록 동작은 지속될 수 있다. 데이터 출력 전압(VDDQ)의 변경은 반도체 디바이스에 대한 주파수 세트 포인트가 변경될 것임을 나타낸다. 통상적으로, 데이터 출력 전압(VDDQ)은 더 높은 주파수 세트 포인트에 대한 변화를 증가시키고, 반대로, 데이터 출력 전압(VDDQ)은 더 낮은 주파수 세트 포인트에 대한 변화는 감소시킨다. 시간(Tb0)까지, 데이터 출력 전압(VDDQ)은 제1 전압보다 큰 제2 전압(예를 들어, 0.5 볼트)에 이르렀다. 시간(Tb0)에서는 MPC 트레인/캘 명령에 의해 나타내어지는 바와 같이, 캘리브레이션 동작을 수행하기 위한 캘리브레이션 명령이 수신된다. 제1 전압에서 더 높은 제2 전압으로 데이터 출력 전압(VDDQ)의 변경에 기인하여 캘리브레이션 동작이 필요하게 될 수 있다. ZQ 캘리브레이션 시간(tZQCAL)은 캘리브레이션 명령에 관해 측정된다. ZQ 캘리브레이션 시간(tZQCAL) 동안 캘리브레이션 프로세스가 수행된다.
시간(Tc0 및 Tc1)이 지나면서 다른 기록 명령이 반도체 디바이스에 의해 수신되며, 기록 데이터가 시간(Td1과 Te1) 사이에 데이터 스트로브 신호들(DQS_t 및 DQS_c)에 반응하여 수신된다. 기록 데이터 프리앰블 시간(tWPRE) 및 데이터 스트로브 셋업 시간(tDQSS)이 또한 도시되어 있다. 도 10에 의해 도시된 바와 같이, 메모리 동작, 예를 들어, 기록 동작은 ZQ 캘리브레이션 시간(tZQCAL) 수행될 수 있다.
시간(Te2 및 Te3)이 지나면서, 모드 레지스터 기록 명령들이 수신되어 주파수 세트 포인트가 ZQ 캘리브레이션 시간(tZQCAL)의 마지막 이후 변경되게 한다. 이에 반응하여, 반도체 디바이스에 대한 주파수 세트 포인트는 주파수 변경 시간(tFC)이 지나면서 변경되고, 반도체 디바이스는 시간(Tf0) 이후 새로운 주파수 세트 포인트에 따라 동작될 수 있다. 주파수 변경 시간(tFC) 동안, 기준 전압(Vref)이 새로운 데이터 출력 전압(VDDQ)에 대해 업데이트될 수 있다. 일부 실시 예에서, 임의의 새로운 캘리브레이션 파라미터들을 적용하기 위해 캘리브레이션 래치 명령이 반도체 디바이스(10)에 의해 수신되게 요구되어 입력/출력 회로들(17)에서의 프로그램 가능한 종단 구성요소의 임피던스들을 조정한다. 그 외 다른 실시 예들에서는, 예를 들어, 주파수 세트 포인트 변경에 반응하여 캘리브레이션 래치 명령을 수신하지 않고 캘리브레이션 파라미터들에 대한 임의의 변경이 적용되며, 이는 반도체 디바이스가 캘리브레이션 파라미터들을 적용하기 위한 캘리브레이션 래치 명령을 수신할 필요를 제거한다.
도 11은 본 발명의 일 실시예에 따른 Voh 캘리브레이션의 타이밍도이다. 도 11의 타이밍도는 더 낮은 데이터 출력 전압(VDDQ)으로의 변경과 연관된 주파수 세트 포인트 변경에 대한 다양한 신호를 도시한다. 도 11은 참 클록 신호(CK_t) 및 상보적 클록 신호(CK_c)를 명령 어드레스 신호들(CA) 및 명령 어드레스 신호들(CA)에 의해 나타내어지는 명령과 함께, 도시한다. 도 11은 데이터 출력 전압(VDDQ), 참 및 상보적인 데이터 스트로브 신호들(DQS_t 및 DQS_c) 및 데이터 신호들(DQ[15:0])을 더 도시한다. 도 11의 실시 예에서, 데이터 신호들(DQ[15:0])은 16개의 신호를 포함한다. 그러나, 그 외 다른 실시 예들에 대한 데이터 신호들은 더 크거나 더 적은 신호들을 포함할 수 있다.
시간(T0 및 T1)이 지나면서, 반도체 디바이스(10)에 의해 기록 명령이 수신된다. 시간(T2와 Tb0) 사이 데이터 스트로브 신호들(DQS_t 및 DQS_c)에 반응하여 반도체 디바이스(10)에 의해 기록 데이터가 데이터 신호들(DQS[15:0])로 수신된다. 시간(T2와 Tb0) 사이, 반도체 디바이스는 명령의 표현으로 DES에 의해 표기된 바와 같이, 선택 해제된다. 기록 스트로브 일시 정지 시간(tWPST)과 같이, 데이터 시간(tDQS2DQ)에 대한 데이터 스트로브가 도시되어 있다.
시간(Tb0 및 Tb1)이 지나면서, 모드 레지스터 기록 명령들이 수신되어 주파수 세트 포인트가 변경되게 한다. 이에 반응하여, 반도체 디바이스에 대한 주파수 세트 포인트는 주파수 변경 시간(tFC)이 지나면서 변경된다. 주파수 변경 시간(tFC) 동안, 기준 전압(Vref)이 새로운 데이터 출력 전압(VDDQ)에 대해 업데이트될 수 있다. 반도체 디바이스는 시간(Tc0) 이후 새로운 주파수 세트 포인트에 따라 동작될 수 있다.
시간(Tc0)쯤, 데이터 출력 전압(VDDQ)이 제1 전압에서 증가하기 시작한다. 전술한 바와 같이, 데이터 출력 전압(VDDQ)의 변경은 반도체 디바이스에 대한 주파수 세트 포인트가 변경될 것임을 나타낸다. 데이터 출력 전압(VDDQ)을 감소시키면 통상적으로 신호들이 더 낮은 주파수 세트 포인트로 변경된다. 시간(Td0)까지 데이터 출력 전압(VDDQ)은 더 낮은 제2 전압에 이르렀다.
시간(Td1)에서는 MPC 트레인/캘 명령에 의해 나타내어지는 바와 같이, 캘리브레이션 동작을 수행하기 위한 캘리브레이션 명령이 수신된다. 제1 전압(예를 들어, 0.5 볼트)에서 더 낮은 제2 전압(예를 들어, 0.3 볼트)으로 데이터 출력 전압(VDDQ)의 변경에 기인하여 캘리브레이션 동작이 필요하게 될 수 있다. ZQ 캘리브레이션 시간(tZQCAL)은 캘리브레이션 명령에 관해 측정된다. ZQ 캘리브레이션 시간(tZQCAL) 동안 캘리브레이션 프로세스가 수행된다.
시간(Tc1)에 임의의 새로운 캘리브레이션 파라미터들을 적용하기 위해 ZQ 캘리브레이션 래치 명령이 반도체 디바이스에 의해 수신되어 입력/출력 회로들(17)에서의 프로그램 가능한 종단 구성요소의 임피던스들을 조정한다. 그 외 다른 실시 예들에서는, 주파수 세트 포인트 변경에 반응하여 캘리브레이션 파라미터들에 대한 임의의 변경이 적용되며, 이는 반도체 디바이스가 캘리브레이션 파라미터들을 적용하기 위한 캘리브레이션 래치 명령을 수신할 필요를 제거한다.
상기 내용으로부터 본 발명의 특정 실시 예들이 예시의 목적들을 위하여 본 출원에서 설명되었지만, 다양한 변형들이 본 발명의 사상 및 범위를 벗어나지 않고 이루어질 수 있다는 것이 인식될 것이다. 따라서, 본 발명은 첨부된 청구범위에 의한 것을 제외하고 제한되지 않는다.

Claims (28)

  1. 장치로서,
    임피던스 캘리브레이션 정보를 저장하도록 구성된 레지스터;
    프로그램 가능한 임피던스를 갖는 프로그램 가능한 종단 저항들; 및
    캘리브레이션 동작을 수행하여 상기 프로그램 가능한 종단 저항들의 상기 프로그램 가능한 임피던스를 설정하기 위한 캘리브레이션 파라미터들을 결정하도록 구성된 임피던스 캘리브레이션 회로로서, 상기 임피던스 캘리브레이션 정보를 상기 레지스터에 상기 캘리브레이션 동작과 관련되게 프로그래밍하도록 더 구성되는, 상기 임피던스 캘리브레이션 회로를 포함하는, 장치.
  2. 청구항 1에 있어서, 상기 캘리브레이션 동작과 관련된 상기 임피던스 캘리브레이션 정보는 상기 캘리브레이션 동작이 완료되었다는 표시를 포함하는, 장치.
  3. 청구항 1에 있어서, 상기 캘리브레이션 동작과 관련된 상기 임피던스 캘리브레이션 정보는 상기 캘리브레이션 파라미터들이 상기 캘리브레이션 동작 이후 업데이트되었다는 표시를 포함하는, 장치.
  4. 청구항 1에 있어서, 상기 임피던스 캘리브레이션 회로는:
    활성화되는 것에 반응하여 상기 캘리브레이션 동작을 수행하도록 그리고 상기 캘리브레이션 파라미터들을 결정하도록 구성된 임피던스 캘리브레이션 엔진; 및
    상기 캘리브레이션 동작을 개시하도록 구성되고 상기 레지스터를 임피던스 캘리브레이션 정보를 갖게 프로그래밍하도록 더 구성된 임피던스 캘리브레이션 제어기를 포함하는, 장치.
  5. 청구항 1에 있어서, 상기 임피던스 캘리브레이션 회로는:
    상기 임피던스 캘리브레이션 엔진을 활성화하여 외부 저항에 대한 제어를 획득하는 것에 반응하여 상기 캘리브레이션 동작을 수행하도록 구성된 중재 엔진을 더 포함하는, 장치.
  6. 청구항 1에 있어서, 상기 임피던스 캘리브레이션 회로는:
    활성화되는 것에 반응하여 상기 캘리브레이션 동작을 수행하도록 그리고 상기 캘리브레이션 파라미터들을 결정하도록 구성된 임피던스 캘리브레이션 엔진; 및
    상기 캘리브레이션 동작을 개시하도록 구성된 임피던스 캘리브레이션 제어기를 포함하며, 상기 임피던스 캘리브레이션 제어기는:
    상기 레지스터에 임피던스 캘리브레이션 정보를 프로그래밍하도록 구성된 임피던스 캘리브레이션 플래그 회로; 및
    상기 임피던스 캘리브레이션 플래그 회로가 상기 임피던스 캘리브레이션 정보를 프로그래밍하게 하도록 구성된 임피던스 캘리브레이션 제어 로직을 포함하는, 장치.
  7. 청구항 1에 있어서, 상기 임피던스 캘리브레이션 회로는:
    상기 캘리브레이션 동작을 개시하도록 구성된 임피던스 캘리브레이션 제어기; 및
    활성화되는 것에 반응하여 상기 캘리브레이션 동작을 수행하도록 그리고 상기 캘리브레이션 파라미터들을 결정하도록 구성된 임피던스 캘리브레이션 엔진을 포함하며, 상기 임피던스 캘리브레이션 엔진은:
    상기 캘리브레이션 엔진을 활성화하여 캘리브레이션 동작들을 개시하기 위한 캘리브레이션 시작 신호를 수신하도록 구성된 캘리브레이션 엔진 제어 로직; 및
    복수의 주파수 세트 포인트에 대한 캘리브레이션 파라미터들을 저장하기 위한 캘리브레이션 파라미터 저장 회로를 포함하는, 장치.
  8. 장치로서,
    온도를 나타내는 온도 정보를 제공하도록 구성된 온도 센서;
    프로그램 가능한 임피던스를 갖는 프로그램 가능한 종단 저항들; 및
    캘리브레이션 동작을 수행하여 상기 온도 센서에 의해 제공되는 상기 온도 정보에 기초하여 상기 프로그램 가능한 종단 저항들의 상기 프로그램 가능한 임피던스를 설정하기 위한 캘리브레이션 파라미터들을 결정하도록 구성된 임피던스 캘리브레이션 회로를 포함하는, 장치.
  9. 청구항 8에 있어서, 상기 임피던스 캘리브레이션 정보는 상기 온도가 온도 범위를 초과하여 변화하는 것에 반응하여 상기 온도 정보에 기초하여 상기 캘리브레이션 동작을 수행하도록 구성되는, 장치.
  10. 청구항 8에 있어서, 상기 임피던스 캘리브레이션 정보는 상기 온도가 온도 제한을 초과하는 것에 반응하여 상기 온도 정보에 기초하여 상기 캘리브레이션 동작을 수행하도록 구성되는, 장치.
  11. 청구항 8에 있어서, 상기 임피던스 캘리브레이션 회로는:
    활성화되는 것에 반응하여 상기 캘리브레이션 동작을 수행하도록 그리고 상기 캘리브레이션 파라미터들을 결정하도록 구성된 임피던스 캘리브레이션 엔진; 및
    상기 캘리브레이션 동작을 개시하도록 구성된 임피던스 캘리브레이션 제어기를 포함하며, 상기 임피던스 캘리브레이션 제어기는:
    상기 임피던스 캘리브레이션 엔진을 활성화하기 위한 캘리브레이션 활성화 신호를 제공하도록 구성된 임피던스 캘리브레이션 제어 로직; 및
    상기 온도 정보를 수신하도록 그리고 상기 임피던스 캘리브레이션 제어 로직이 상기 임피던스 캘리브레이션 엔진을 활성화하게 하도록 구성된 온도 비교기를 포함하는, 장치.
  12. 청구항 8에 있어서, 상기 임피던스 캘리브레이션 회로는:
    활성화되는 것에 반응하여 상기 캘리브레이션 동작을 수행하도록 그리고 상기 캘리브레이션 파라미터들을 결정하도록 구성된 임피던스 캘리브레이션 엔진; 및
    상기 캘리브레이션 동작을 개시하도록 구성된 임피던스 캘리브레이션 제어기를 포함하며, 상기 임피던스 캘리브레이션 제어기는:
    상기 임피던스 캘리브레이션 엔진을 활성화하기 위한 캘리브레이션 활성화 신호를 제공하도록 구성된 임피던스 캘리브레이션 제어 로직; 및
    일정한 시한 경과에 반응하여 상기 임피던스 캘리브레이션 제어 로직이 상기 임피던스 캘리브레이션 엔진을 활성화하게 하도록 구성된 타이머를 포함하는, 장치.
  13. 청구항 8에 있어서, 상기 프로그램 가능한 종단 저항들은:
    풀-다운 캘리브레이션 파라미터들(pull-down calibration parameters)에 기초하여 조정 가능한 풀-다운 임피던스를 제공하도록 구성된 조정 가능한 풀-다운 종단 구성요소들; 및
    풀-업 캘리브레이션 파라미터들(pull-up calibration parameters)에 기초하여 조정 가능한 풀-업 임피던스를 제공하도록 구성된 조정 가능한 풀-업 종단 구성요소들을 포함하는, 장치.
  14. 방법으로서,
    백그라운드 임피던스 캘리브레이션 동작을 개시하는 단계;
    상기 임피던스 캘리브레이션 동작을 수행하여 상기 반도체 디바이스에 포함되는 프로그램 가능한 종단 저항들의 임피던스를 설정하기 위한 캘리브레이션 파라미터들을 결정하는 단계; 및
    상기 캘리브레이션 동작에 반응하여 상기 반도체의 모드 레지스터에 임피던스 캘리브레이션 정보를 프로그래밍하는 단계를 포함하는, 방법.
  15. 청구항 14에 있어서,
    상기 프로그램 가능한 종단 저항들의 상기 임피던스를 설정하기 위한 상기 캘리브레이션 파라미터들을 적용하는 단계를 더 포함하는, 방법.
  16. 청구항 15에 있어서, 상기 프로그램 가능한 종단 저항들의 상기 임피던스를 설정하기 위한 상기 캘리브레이션 파라미터들을 적용하는 단계는 캘리브레이션 래치 명령에 반응하는, 방법.
  17. 청구항 14에 있어서,
    캘리브레이션 래치 명령에 반응하여 상기 캘리브레이션 파라미터들을 래칭하는 단계를 더 포함하는, 방법.
  18. 청구항 14에 있어서, 상기 백그라운드 임피던스 캘리브레이션 동작은 반도체 디바이스의 전원 투입에 반응하여 개시되는, 방법.
  19. 청구항 14에 있어서, 상기 캘리브레이션 동작은:
    상기 프로그램 가능한 종단 저항들의 조정 가능한 풀-다운 종단 구성요소들의 임피던스를 설정하기 위한 캘리브레이션 파라미터들을 결정하는 단계; 및
    상기 프로그램 가능한 종단 저항들의 조정 가능한 풀-업 종단 구성요소들의 임피던스를 설정하기 위한 캘리브레이션 파라미터들을 결정하는 단계를 포함하는, 방법.
  20. 청구항 19에 있어서, 상기 프로그램 가능한 종단 저항들의 상기 조정 가능한 풀-업 종단 구성요소들의 임피던스를 설정하기 위한 캘리브레이션 파라미터들을 결정하는 단계는 상기 조정 가능한 풀-다운 종단 구성요소들의 상기 임피던스에 기초하여 상기 조정 가능한 풀-다운 종단 구성요소들에 대한 상기 캘리브레이션 파라미터들을 결정하는 단계를 포함하는, 방법.
  21. 청구항 14에 있어서, 상기 임피던스 캘리브레이션 동작을 수행하여 캘리브레이션 파라미터들을 결정하는 단계는:
    외부 ZQ 레지스터에 기초하여 상기 프로그램 가능한 종단 저항들의 조정 가능한 풀-다운 종단 구성요소들의 임피던스를 설정하기 위한 캘리브레이션 파라미터들을 결정하는 단계를 포함하는, 방법.
  22. 청구항 14에 있어서,
    조정 가능한 풀-업 종단 구성요소들의 캘리브레이션 명령을 수신하는 단계; 및
    상기 조정 가능한 풀-업 종단 구성요소들의 캘리브레이션 명령에 반응하여 상기 프로그램 가능한 종단 저항들의 조정 가능한 풀-업 종단 구성요소들의 임피던스를 설정하기 위한 캘리브레이션 파라미터들을 결정하는 단계를 더 포함하는, 방법.
  23. 청구항 22에 있어서, 상기 조정 가능한 풀-업 종단 구성요소들의 캘리브레이션 명령은 전원 공급 기구 전압이 제1 전압보다 큰 제2 전압에 있을 때 수신되는, 방법.
  24. 청구항 22에 있어서,
    주파수 세트 포인트의 변화에 반응하여 상기 조정 가능한 풀-업 종단 구성요소들의 상기 임피던스를 설정하기 위한 상기 캘리브레이션 파라미터들을 적용하는 단계를 더 포함하는, 방법.
  25. 청구항 14에 있어서,
    조정 가능한 풀-다운 종단 구성요소들의 캘리브레이션 명령을 수신하는 단계; 및
    상기 조정 가능한 풀-다운 종단 구성요소들의 캘리브레이션 명령에 반응하여 상기 프로그램 가능한 종단 저항들의 조정 가능한 풀-다운 종단 구성요소들의 임피던스를 설정하기 위한 캘리브레이션 파라미터들을 결정하는 단계를 더 포함하는, 방법.
  26. 청구항 25에 있어서, 상기 조정 가능한 풀-다운 종단 구성요소들의 캘리브레이션 명령은 전원 공급 기구 전압이 제1 전압보다 큰 제2 전압에 있을 때 수신되는, 방법.
  27. 청구항 25에 있어서,
    주파수 세트 포인트의 변화에 반응하여 상기 조정 가능한 풀-다운 종단 구성요소들의 상기 임피던스를 설정하기 위한 상기 캘리브레이션 파라미터들을 적용하는 단계를 더 포함하는, 방법.
  28. 청구항 14에 있어서,
    외부 저항에 대한 제어에 대해 중재하는 단계를 더 포함하되;
    상기 임피던스 캘리브레이션 동작은 상기 외부 저항에 대한 제어를 획득하는 것에 반응하여 개시되는, 방법.
KR1020197019420A 2016-12-09 2017-12-08 반도체 디바이스의 조정 가능한 임피던스를 캘리브레이팅하기 위한 장치 및 방법 KR20190083675A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217008774A KR102351911B1 (ko) 2016-12-09 2017-12-08 반도체 디바이스의 조정 가능한 임피던스를 캘리브레이팅하기 위한 장치 및 방법

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662432494P 2016-12-09 2016-12-09
US62/432,494 2016-12-09
US15/834,892 2017-12-07
US15/834,892 US10348270B2 (en) 2016-12-09 2017-12-07 Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
PCT/US2017/065391 WO2018107076A1 (en) 2016-12-09 2017-12-08 Apparatuses and methods for calibrating adjustable impedances of a semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217008774A Division KR102351911B1 (ko) 2016-12-09 2017-12-08 반도체 디바이스의 조정 가능한 임피던스를 캘리브레이팅하기 위한 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20190083675A true KR20190083675A (ko) 2019-07-12

Family

ID=62490409

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217008774A KR102351911B1 (ko) 2016-12-09 2017-12-08 반도체 디바이스의 조정 가능한 임피던스를 캘리브레이팅하기 위한 장치 및 방법
KR1020197019420A KR20190083675A (ko) 2016-12-09 2017-12-08 반도체 디바이스의 조정 가능한 임피던스를 캘리브레이팅하기 위한 장치 및 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020217008774A KR102351911B1 (ko) 2016-12-09 2017-12-08 반도체 디바이스의 조정 가능한 임피던스를 캘리브레이팅하기 위한 장치 및 방법

Country Status (6)

Country Link
US (5) US10348270B2 (ko)
EP (1) EP3552203A4 (ko)
KR (2) KR102351911B1 (ko)
CN (1) CN110073439B (ko)
TW (1) TWI660578B (ko)
WO (1) WO2018107076A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9766831B2 (en) 2015-10-14 2017-09-19 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
US10348270B2 (en) * 2016-12-09 2019-07-09 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US10193711B2 (en) 2017-06-22 2019-01-29 Micron Technology, Inc. Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device
US10615798B2 (en) 2017-10-30 2020-04-07 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
US10205451B1 (en) 2018-01-29 2019-02-12 Micron Technology, Inc. Methods and apparatuses for dynamic step size for impedance calibration of a semiconductor device
US10504571B1 (en) 2018-10-04 2019-12-10 Microa Technology, Inc. Apparatus with a calibration mechanism
US10585835B1 (en) * 2018-11-20 2020-03-10 Micron Technology, Inc. Methods and apparatuses for independent tuning of on-die termination impedances and output driver impedances, and related semiconductor devices and systems
US11238909B2 (en) * 2019-08-14 2022-02-01 Micron Technology, Inc. Apparatuses and methods for setting operational parameters of a memory included in a memory module based on location information
US10747245B1 (en) 2019-11-19 2020-08-18 Micron Technology, Inc. Apparatuses and methods for ZQ calibration
US11196418B1 (en) * 2020-04-07 2021-12-07 Xilinx, Inc. Calibration of transmitter output impedance and receiver termination impedance using a single reference pin
US11145383B1 (en) * 2020-04-14 2021-10-12 Micron Technology, Inc. Impedance calibration via a number of calibration circuits, and associated methods, devices, and systems
US11355165B2 (en) * 2020-04-27 2022-06-07 Micron Technology, Inc. Adjusting parameters of channel drivers based on temperature
KR102359599B1 (ko) * 2020-06-17 2022-02-07 윈본드 일렉트로닉스 코포레이션 코드 시프트 산출 회로 및 코드 시프트값의 산출 방법
US11790977B2 (en) * 2020-07-20 2023-10-17 Mediatek Inc. Transmitter with voltage level adjustment mechanism in memory controller
KR20220063956A (ko) 2020-11-11 2022-05-18 삼성전자주식회사 메모리 장치의 임피던스 조정 회로 및 임피던스 조정 방법
JP2023043011A (ja) 2021-09-15 2023-03-28 キオクシア株式会社 半導体記憶装置
US20230106101A1 (en) * 2021-10-02 2023-04-06 Innogrit Technologies Co., Ltd. Adaptive thermal calibration for throttling prevention
US20230129949A1 (en) * 2021-10-27 2023-04-27 Samsung Electronics Co., Ltd. Memory device performing offset calibration and operating method thereof
WO2023080624A1 (ko) * 2021-11-04 2023-05-11 삼성전자 주식회사 휘발성 메모리의 동작을 제어하는 전자 장치와 이의 동작 방법
US20230133234A1 (en) * 2021-11-04 2023-05-04 Samsung Electronics Co., Ltd. Electronic device controlling an operation of a volatile memory and method for operating the same

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2494010B1 (fr) 1980-11-07 1986-09-19 Thomson Csf Mat Tel Dispositif d'arbitration decentralisee de plusieurs unites de traitement d'un systeme multiprocesseur
US4745548A (en) 1984-02-17 1988-05-17 American Telephone And Telegraph Company, At&T Bell Laboratories Decentralized bus arbitration using distributed arbiters having circuitry for latching lockout signals gated from higher priority arbiters
JPH01261025A (ja) 1988-04-12 1989-10-18 Mitsubishi Electric Corp クロック発生回路
US4986183A (en) 1989-10-24 1991-01-22 Atlas Powder Company Method and apparatus for calibration of electronic delay detonation circuits
US5254883A (en) 1992-04-22 1993-10-19 Rambus, Inc. Electrical current source circuitry for a bus
DE69434903T2 (de) 1993-11-29 2007-04-26 Fujitsu Ltd., Kawasaki Elektronisches System zum Abschluss von Busleitungen
US5894238A (en) 1997-01-28 1999-04-13 Chien; Pien Output buffer with static and transient pull-up and pull-down drivers
JP3579856B2 (ja) * 1997-07-08 2004-10-20 株式会社日立製作所 半導体集積回路システム
US6442644B1 (en) 1997-08-11 2002-08-27 Advanced Memory International, Inc. Memory system having synchronous-link DRAM (SLDRAM) devices and controller
US6094075A (en) 1997-08-29 2000-07-25 Rambus Incorporated Current control technique
US6091300A (en) 1997-10-20 2000-07-18 Lucent Technologies, Inc. Method and apparatus for adjusting the input common mode voltage of a differential amplifier
US6262625B1 (en) 1999-10-29 2001-07-17 Hewlett-Packard Co Operational amplifier with digital offset calibration
JP2000049583A (ja) 1998-07-27 2000-02-18 Hitachi Ltd 出力回路
US7239198B1 (en) 1998-12-14 2007-07-03 Ati International Srl Single gate oxide differential receiver and method
US6377117B2 (en) 1999-07-27 2002-04-23 Conexant Systems, Inc. Method and system for efficiently transmitting energy from an RF device
JP3515025B2 (ja) 1999-09-22 2004-04-05 株式会社東芝 半導体装置
JP3975629B2 (ja) 1999-12-16 2007-09-12 ソニー株式会社 画像復号装置及び画像復号方法
US6661860B1 (en) 2000-01-04 2003-12-09 Massachusetts Institute Of Technology Multiple arbiter jitter estimation system and related techniques
KR100375986B1 (ko) 2000-11-27 2003-03-15 삼성전자주식회사 프로그래머블 임피던스 제어회로
DE20101605U1 (de) 2001-01-31 2002-06-13 Ic Haus Gmbh Vorrichtung zum Bereitstellen eines Eingangssignals für eine ausgangsseitig fehlangepasste Leitung
DE10107386C1 (de) 2001-02-16 2002-08-22 Infineon Technologies Ag Schaltungsanordnung mit Temperaturschutz und Verfahren
US6779123B2 (en) 2001-02-28 2004-08-17 Intel Corporation Calibrating return time for resynchronizing data demodulated from a master slave bus
US6509778B2 (en) 2001-03-15 2003-01-21 International Business Machines Corporation BIST circuit for variable impedance system
TW520518B (en) 2001-11-16 2003-02-11 Via Tech Inc Circuit having self-compensation terminal resistor
US6836144B1 (en) 2001-12-10 2004-12-28 Altera Corporation Programmable series on-chip termination impedance and impedance matching
KR100446292B1 (ko) 2001-12-22 2004-09-01 삼성전자주식회사 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법
KR100487526B1 (ko) 2002-05-22 2005-05-03 삼성전자주식회사 반도체 장치
US6807650B2 (en) 2002-06-03 2004-10-19 International Business Machines Corporation DDR-II driver impedance adjustment control algorithm and interface circuits
KR100465759B1 (ko) 2002-06-14 2005-01-13 삼성전자주식회사 반도체 장치
US6965529B2 (en) 2002-06-21 2005-11-15 Intel Coproration Memory bus termination
KR100495660B1 (ko) 2002-07-05 2005-06-16 삼성전자주식회사 온-다이 종결 회로를 구비한 반도체 집적 회로 장치
DE10245536B4 (de) 2002-09-30 2005-02-03 Infineon Technologies Ag Kalibrieren von Halbleitereinrichtungen mittels einer gemeinsamen Kalibrierreferenz
US6885959B2 (en) 2002-10-29 2005-04-26 Intel Corporation Circuit and method for calibrating DRAM pullup Ron to pulldown Ron
US6967500B1 (en) 2002-11-27 2005-11-22 Lattice Semiconductor Corporation Electronic circuit with on-chip programmable terminations
US6949949B2 (en) 2002-12-17 2005-09-27 Ip-First, Llc Apparatus and method for adjusting the impedance of an output driver
US6832177B2 (en) 2002-12-27 2004-12-14 Intel Corporation Method of addressing individual memory devices on a memory module
KR100506976B1 (ko) 2003-01-03 2005-08-09 삼성전자주식회사 온다이 터미네이션 회로를 가지는 동기 반도체 메모리 장치
US7129738B2 (en) 2003-03-04 2006-10-31 Micron Technology, Inc. Method and apparatus for calibrating driver impedance
US6836170B2 (en) 2003-04-17 2004-12-28 Kabushiki Kaisha Toshiba Impedance trimming circuit
US6873543B2 (en) 2003-05-30 2005-03-29 Hewlett-Packard Development Company, L.P. Memory device
JP4201128B2 (ja) 2003-07-15 2008-12-24 株式会社ルネサステクノロジ 半導体集積回路装置
KR100583636B1 (ko) 2003-08-19 2006-05-26 삼성전자주식회사 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치
JP4086757B2 (ja) 2003-10-23 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の入出力インターフェース回路
JP4290537B2 (ja) 2003-11-26 2009-07-08 株式会社ルネサステクノロジ 半導体装置
KR100541557B1 (ko) 2004-04-13 2006-01-10 삼성전자주식회사 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법
US7138824B1 (en) 2004-05-10 2006-11-21 Actel Corporation Integrated multi-function analog circuit including voltage, current, and temperature monitor and gate-driver circuit blocks
KR100610007B1 (ko) 2004-06-14 2006-08-08 삼성전자주식회사 임피던스 랜지 시프팅 기능을 갖는 반도체 장치의프로그래머블 임피던스 콘트롤 회로 및 그에 따른임피던스 랜지 시프팅 방법
JP4159553B2 (ja) 2005-01-19 2008-10-01 エルピーダメモリ株式会社 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
KR100575006B1 (ko) 2005-04-12 2006-04-28 삼성전자주식회사 Ｏｃｄ 회로와 ｏｄｔ 회로를 제어할 수 있는 반도체 장치및 제어 방법
US8169233B2 (en) 2009-06-09 2012-05-01 Google Inc. Programming of DIMM termination resistance values
US7432731B2 (en) 2005-06-30 2008-10-07 Intel Corporation Method and apparatus to calibrate DRAM on resistance (Ron) and on-die termination (ODT) values over process, voltage and temperature (PVT) variations
US7535250B2 (en) 2005-08-22 2009-05-19 Micron Technology, Inc. Output impedance calibration circuit with multiple output driver models
KR100744039B1 (ko) 2005-09-27 2007-07-30 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US7451053B2 (en) 2005-09-29 2008-11-11 Hynix Semiconductor Inc. On die thermal sensor of semiconductor memory device and method thereof
KR100805696B1 (ko) 2005-09-29 2008-02-21 주식회사 하이닉스반도체 반도체 메모리 장치
US7626416B2 (en) 2005-12-12 2009-12-01 Micron Technology, Inc. Method and apparatus for high resolution ZQ calibration
KR100656470B1 (ko) 2006-02-07 2006-12-11 주식회사 하이닉스반도체 반도체 메모리의 드라이버 제어장치 및 방법
KR20070088845A (ko) 2006-02-27 2007-08-30 삼성전자주식회사 메모리 모듈 및 메모리 모듈에 포함되는 반도체디바이스들의 임피던스 교정방법
JP5065618B2 (ja) 2006-05-16 2012-11-07 株式会社日立製作所 メモリモジュール
JP5069507B2 (ja) 2006-06-30 2012-11-07 エスケーハイニックス株式会社 データ入出力ドライバのインピーダンスを調整可能な半導体装置
KR100870427B1 (ko) * 2006-08-24 2008-11-26 주식회사 하이닉스반도체 온 다이 터미네이션 장치.
US7557603B2 (en) 2006-08-29 2009-07-07 Micron Technology, Inc. Method and apparatus for output driver calibration, and memory devices and system embodying same
JP2008072460A (ja) 2006-09-14 2008-03-27 Renesas Technology Corp 半導体装置およびインピーダンス調整方法
US20080068049A1 (en) 2006-09-18 2008-03-20 Alexander George Welti Current-regulated, bootstrapped-biased, high to low impedance signal-buffer/output-driver for audio electronics
US7443193B1 (en) 2006-12-30 2008-10-28 Altera Corporation Techniques for providing calibrated parallel on-chip termination impedance
US20080198666A1 (en) 2007-02-20 2008-08-21 Aaron Nygren Semiconductor device including adjustable driver output impedances
KR100853466B1 (ko) * 2007-03-02 2008-08-21 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을빠르게 하기 위한 방법
KR100862316B1 (ko) 2007-03-08 2008-10-13 주식회사 하이닉스반도체 반도체 메모리장치, 반도체 메모리장치의 ｚｑ캘리브래이션동작 제어회로 및 반도체 메모리장치의 ｚｑ캘리브래이션방법
JP5495477B2 (ja) 2007-04-23 2014-05-21 ピーエスフォー ルクスコ エスエイアールエル 出力インピーダンス調節回路を備えた半導体装置及び出力インピーダンスの試験方法
US7646213B2 (en) 2007-05-16 2010-01-12 Micron Technology, Inc. On-die system and method for controlling termination impedance of memory device data bus terminals
KR100902104B1 (ko) 2007-06-08 2009-06-09 주식회사 하이닉스반도체 반도체 메모리장치
KR100879783B1 (ko) * 2007-06-26 2009-01-22 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
US20090009212A1 (en) 2007-07-02 2009-01-08 Martin Brox Calibration system and method
JP4939327B2 (ja) 2007-07-10 2012-05-23 エルピーダメモリ株式会社 キャリブレーション回路及びこれを備える半導体装置、並びに、メモリモジュール
JP4480745B2 (ja) 2007-08-09 2010-06-16 株式会社ルネサステクノロジ 半導体集積回路のテスト方法
US7733118B2 (en) 2008-03-06 2010-06-08 Micron Technology, Inc. Devices and methods for driving a signal off an integrated circuit
JP2009237678A (ja) 2008-03-26 2009-10-15 Fujitsu Microelectronics Ltd メモリコントローラデバイス、メモリコントローラデバイスの制御方法およびデータ受信デバイス
JP2010166299A (ja) 2009-01-15 2010-07-29 Elpida Memory Inc キャリブレーション回路及びキャリブレーション方法
WO2010085405A1 (en) 2009-01-22 2010-07-29 Rambus Inc. Maintenance operations in a dram
CN101552606B (zh) 2009-04-29 2011-03-09 西安理工大学 基于芯片内建时钟晶振的智能自校准芯片及自校准方法
KR101046242B1 (ko) 2009-06-30 2011-07-04 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
KR20110013704A (ko) 2009-08-03 2011-02-10 삼성전자주식회사 Ｚｑ 캘리브레이션 회로를 포함하는 반도체 장치 및 그 캘리브레이션 동작 방법
JP2011081893A (ja) * 2009-09-11 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備えるデータ処理システム
JP2011101143A (ja) * 2009-11-05 2011-05-19 Elpida Memory Inc 半導体装置及びそのシステムとキャリブレーション方法
JP4996670B2 (ja) 2009-11-10 2012-08-08 住友ゴム工業株式会社 空気入りタイヤ
KR101024244B1 (ko) * 2009-11-30 2011-03-29 주식회사 하이닉스반도체 임피던스 조절 장치
US7973553B1 (en) * 2010-03-11 2011-07-05 Altera Corporation Techniques for on-chip termination
KR101138834B1 (ko) 2010-05-25 2012-05-10 에스케이하이닉스 주식회사 임피던스 코드 생성회로 및 이를 포함하는 반도체 장치, 터미네이션 임피던스 값 설정방법
KR101069733B1 (ko) * 2010-07-02 2011-10-04 주식회사 하이닉스반도체 임피던스 조정 회로
KR101168337B1 (ko) 2010-07-08 2012-07-24 에스케이하이닉스 주식회사 데이터 출력 임피던스를 조절할 수 있는 집적회로 및 데이터 출력 임피던스 조절방법
WO2012014603A1 (ja) * 2010-07-29 2012-02-02 ルネサスエレクトロニクス株式会社 半導体装置及びデータ処理システム
KR101694804B1 (ko) * 2010-08-16 2017-01-11 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
JP2012049838A (ja) 2010-08-27 2012-03-08 Elpida Memory Inc 半導体装置およびその特性調整方法
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR101806817B1 (ko) 2010-10-20 2017-12-11 삼성전자주식회사 데이터 출력 버퍼 및 이를 포함하는 반도체 메모리 장치
US8298168B2 (en) 2011-01-27 2012-10-30 Medtronic Xomed, Inc. Adjustment for hydrocephalus shunt valve
KR20120087662A (ko) 2011-01-28 2012-08-07 에스케이하이닉스 주식회사 반도체 장치와 이를 위한 임피던스 조정 회로
JP6084764B2 (ja) 2011-02-22 2017-02-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2013021528A (ja) 2011-07-12 2013-01-31 Elpida Memory Inc 半導体装置、及び出力バッファのインピーダンスを調整する方法
US9104547B2 (en) 2011-08-03 2015-08-11 Micron Technology, Inc. Wear leveling for a memory device
US9711189B1 (en) 2011-08-12 2017-07-18 Altera Corporation On-die input reference voltage with self-calibrating duty cycle correction
US9151818B2 (en) 2011-11-08 2015-10-06 Analog Devices Global Voltage measurement
JP2013081079A (ja) 2011-10-04 2013-05-02 Elpida Memory Inc 半導体装置
JP2013085078A (ja) 2011-10-07 2013-05-09 Elpida Memory Inc 半導体装置及びこれを備える半導体モジュール
JP2013090100A (ja) 2011-10-17 2013-05-13 Elpida Memory Inc 半導体装置
KR101839881B1 (ko) 2011-11-08 2018-03-20 에스케이하이닉스 주식회사 임피던스 조절회로 및 이를 포함하는 반도체 장치
KR101858578B1 (ko) 2011-12-21 2018-05-18 에스케이하이닉스 주식회사 이종 칩들을 포함하는 반도체 패키지 및 이를 포함하는 메모리 시스템
KR101964261B1 (ko) 2012-05-17 2019-04-01 삼성전자주식회사 자기 메모리 장치
US8766663B2 (en) * 2012-06-18 2014-07-01 International Business Machines Corporation Implementing linearly weighted thermal coded I/O driver output stage calibration
KR101997079B1 (ko) 2012-07-26 2019-07-08 삼성전자주식회사 가변 저항 메모리를 포함하는 저장 장치 및 그것의 동작 방법
KR102047930B1 (ko) * 2012-12-17 2019-11-22 에스케이하이닉스 주식회사 임피던스 조정 기능을 갖는 적층형 반도체 회로
US9437257B2 (en) 2012-12-31 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Sensing circuit, memory device and data detecting method
KR102089613B1 (ko) 2013-01-02 2020-03-16 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
US9142272B2 (en) 2013-03-15 2015-09-22 International Business Machines Corporation Dual asynchronous and synchronous memory system
JP2015023308A (ja) 2013-07-16 2015-02-02 マイクロン テクノロジー， インク． 半導体装置、及び出力回路のインピーダンス調整方法
JP2015032325A (ja) 2013-07-31 2015-02-16 マイクロン テクノロジー， インク． 半導体装置
US9779039B2 (en) 2013-08-29 2017-10-03 Micron Technology, Inc. Impedance adjustment in a memory device
KR102083005B1 (ko) 2013-10-31 2020-02-28 삼성전자주식회사 종단 저항을 보정하는 반도체 메모리 장치 및 그것의 종단 저항 보정 방법
KR20150091893A (ko) 2014-02-04 2015-08-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것을 포함하는 시스템
US9293176B2 (en) 2014-02-18 2016-03-22 Micron Technology, Inc. Power management
KR102126716B1 (ko) * 2014-03-21 2020-06-25 삼성전자주식회사 비휘발성 메모리 장치의 구동 방법 및 이를 이용하는 비휘발성 메모리 장치
JP2015216513A (ja) 2014-05-12 2015-12-03 マイクロン テクノロジー， インク． 半導体装置及びこれを備える半導体システム
WO2015179068A1 (en) 2014-05-21 2015-11-26 Micron Technology, Inc. Device having multiple channels with calibration circuit shared by multiple channels
JP2015219936A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置及びこれを備える半導体システム
KR20150142426A (ko) 2014-06-12 2015-12-22 에스케이하이닉스 주식회사 캘리브레이션 동작을 수행하는 메모리들을 포함하는 반도체 장치
KR102229942B1 (ko) 2014-07-09 2021-03-22 삼성전자주식회사 멀티 다이들을 갖는 멀티 채널 반도체 장치의 동작 방법 및 그에 따른 반도체 장치
JP2016018430A (ja) 2014-07-09 2016-02-01 ソニー株式会社 メモリ管理装置
US9269404B1 (en) 2014-08-07 2016-02-23 Qualcomm Incorporated Semiconductor package on package memory channels with arbitration for shared calibration resources
KR102260369B1 (ko) 2014-10-28 2021-06-03 에스케이하이닉스 주식회사 보정 회로 및 이를 포함하는 보정 장치
KR20160068394A (ko) 2014-12-05 2016-06-15 에스케이하이닉스 주식회사 반도체 장치
KR102226370B1 (ko) 2015-01-13 2021-03-15 삼성전자주식회사 집적 회로 및 집적 회로를 포함하는 스토리지 장치
US10025685B2 (en) 2015-03-27 2018-07-17 Intel Corporation Impedance compensation based on detecting sensor data
US10025747B2 (en) 2015-05-07 2018-07-17 Samsung Electronics Co., Ltd. I/O channel scrambling/ECC disassociated communication protocol
KR20160138627A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 위한 임피던스 조절 회로 및 방법
US9531382B1 (en) 2015-09-01 2016-12-27 Sandisk Technologies Llc Search for impedance calibration
US9766831B2 (en) 2015-10-14 2017-09-19 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
US9665462B2 (en) 2015-10-14 2017-05-30 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
KR20170064777A (ko) 2015-12-02 2017-06-12 삼성전자주식회사 Ｚｑ 핀 없이 캘리브레이션 동작을 수행하는 메모리 장치
KR102529968B1 (ko) * 2016-05-11 2023-05-08 삼성전자주식회사 반도체 메모리 장치의 임피던스 조정 회로, 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US10348270B2 (en) 2016-12-09 2019-07-09 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US9767921B1 (en) 2016-12-30 2017-09-19 Micron Technology, Inc. Timing based arbiter systems and circuits for ZQ calibration
US10193711B2 (en) 2017-06-22 2019-01-29 Micron Technology, Inc. Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device
KR20190017112A (ko) 2017-08-10 2019-02-20 삼성전자주식회사 메모리 모듈, 메모리 시스템 및 메모리 모듈의 멀티-다이 임피던스 조정 방법
US10615798B2 (en) 2017-10-30 2020-04-07 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
US10147721B1 (en) * 2017-12-20 2018-12-04 Advanced Micro Devices, Inc. Method and apparatus for dynamic calibration of on-die-precision-resistors
US10205451B1 (en) 2018-01-29 2019-02-12 Micron Technology, Inc. Methods and apparatuses for dynamic step size for impedance calibration of a semiconductor device
KR102649322B1 (ko) 2018-05-25 2024-03-20 삼성전자주식회사 메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법
US10504571B1 (en) 2018-10-04 2019-12-10 Microa Technology, Inc. Apparatus with a calibration mechanism
US11720719B2 (en) 2019-10-01 2023-08-08 Micron Technology, Inc. Apparatuses and methods for signal encryption in high bandwidth memory
US10747245B1 (en) 2019-11-19 2020-08-18 Micron Technology, Inc. Apparatuses and methods for ZQ calibration

Also Published As

Publication number Publication date
EP3552203A4 (en) 2020-08-05
TWI660578B (zh) 2019-05-21
WO2018107076A1 (en) 2018-06-14
US20230137651A1 (en) 2023-05-04
US20210099160A1 (en) 2021-04-01
CN110073439A (zh) 2019-07-30
US10348270B2 (en) 2019-07-09
TW201834393A (zh) 2018-09-16
US20190334505A1 (en) 2019-10-31
KR20210035924A (ko) 2021-04-01
US11916527B2 (en) 2024-02-27
US20180167055A1 (en) 2018-06-14
CN110073439B (zh) 2023-03-31
EP3552203A1 (en) 2019-10-16
US10868519B2 (en) 2020-12-15
US20240154605A1 (en) 2024-05-09
US11482989B2 (en) 2022-10-25
KR102351911B1 (ko) 2022-01-18

Similar Documents

Publication Publication Date Title
US11916527B2 (en) Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US10284198B2 (en) Memory systems with ZQ global management and methods of operating same
US7773440B2 (en) ZQ calibration controller and method for ZQ calibration
US20190161341A1 (en) Systems and methods for temperature sensor access in die stacks
US10256817B2 (en) Methods and systems for averaging impedance calibration
US7646213B2 (en) On-die system and method for controlling termination impedance of memory device data bus terminals
US7514954B2 (en) Method and apparatus for output driver calibration
US20150269985A1 (en) Semiconductor device having a memory and calibration circuit that selectively adjusts an impedance of an output buffer dependent upon refresh commands
US10693460B1 (en) Fuse adjustable output driver
US20110193590A1 (en) Semiconductor device and circuit board having the semiconductor device mounted thereon
US10878862B2 (en) Apparatuses and methods for DRAM wordline control with reverse temperature coefficient delay
US11101802B2 (en) Apparatuses and methods for transmitting an operation mode with a clock
US8963577B2 (en) Termination impedance apparatus with calibration circuit and method therefor
CN112823477B (zh) 用于温度独立的延迟电路的方法和设备
US11922996B2 (en) Apparatuses, systems, and methods for ZQ calibration
KR20170040719A (ko) Zq 글로벌 매니징 기능을 갖는 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
E601 Decision to refuse application
E801 Decision on dismissal of amendment
A107 Divisional application of patent