KR102359599B1 - 코드 시프트 산출 회로 및 코드 시프트값의 산출 방법 - Google Patents
코드 시프트 산출 회로 및 코드 시프트값의 산출 방법 Download PDFInfo
- Publication number
- KR102359599B1 KR102359599B1 KR1020200073633A KR20200073633A KR102359599B1 KR 102359599 B1 KR102359599 B1 KR 102359599B1 KR 1020200073633 A KR1020200073633 A KR 1020200073633A KR 20200073633 A KR20200073633 A KR 20200073633A KR 102359599 B1 KR102359599 B1 KR 102359599B1
- Authority
- KR
- South Korea
- Prior art keywords
- rate
- change
- extreme
- temperature
- code
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2254—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Control Of Transmission Device (AREA)
Abstract
[목적] 드라이브 강도 코드의 편차를 없앨 수 있는 코드 시프트 산출 회로 및 코드 시프트값의 산출 방법을 제공한다. [해결수단] 코드 시프트 산출 회로의 제1 연산 회로는, 온도 차이값 및 드라이브 강도 코드 대 온도의 제1 변화율에 근거해, 제1 출력값을 생성하고, 온도 차이값은, 전(前)의 ZQ 커맨드를 취득했을 때의 구 온도와 현재의 ZQ 커맨드를 취득했을 때의 현 온도의 사이의 차이값이다. 코드 시프트 산출 회로의 제2 연산 회로는, 전압 차이값 및 드라이브 강도 코드 대 전압의 제2 변화율에 근거해, 제2 출력값을 생성하고, 전압 차이값은, 전(前)의 ZQ 커맨드를 취득했을 때의 구 동작전압과 현재의 ZQ 커맨드를 취득했을 때의 현 동작전압의 사이의 차이값이다. 코드 시프트 산출 회로의 제3 연산 회로는, 제1 출력값과 제2 출력값을 가산해 시프트값을 생성하고, 이에 따라 ZQ 캘리브레이션을 실시한 드라이브 강도 코드를 조정한다.
Description
본 발명은, ZQ 캘리브레이션(ZQ Calibration)에 관한 것으로, 특히, 전압 변화 및 온도 변화에 근거해 ZQ 캘리브레이션을 조정하는 드라이브 강도(强度) 코드에 관한 것이다.
전자 설비의 동작 스피드가 빨라짐에 따라, 전자 설비 내의 반도체 기억 장치의 사이에 전송되는 신호의 스윙 폭(swing width)이 감소해, 신호의 전송에 걸리는 지연 시간을 최소화한다. 그러나, 스윙 폭이 감소할수록, 신호 전송은 한층 더 큰 레벨로 외부 노이즈의 영향을 받고, 인터페이스단의 신호의 반사가 임피던스(Impedance) 부정합에 의해 커진다. 임피던스 부정합은, 제조 과정, 전원 전압, 및 동작온도(Process-Voltage-Temperature, PVT)의 변화에 의해 발생한다. 임피던스 부정합은, 반도체 기억 장치로부터 출력되는 신호를 왜곡시키기 때문에, 왜곡된 신호를 대응하는 반도체 기억 장치가 수신하면, 셋업/홀드 실패(setup/hold failure) 또는 신호 레벨의 판단 미스 등의 고장이 일어날 가능성이 있다. 전송선의 임피던스와 출력 회로의 출력 임피던스를 서로 정합시키기 위해서는, 반도체 기억 장치의 출력 임피던스를 조정하여, 전송선의 임피던스와 정합시킬 필요가 있다.
ZQ 캘리브레이션 회로는, 반도체 기억 장치의 출력 임피던스를 조정하여, ZQ 핀을 반도체 기억 장치의 ZQ 캘리브레이션 단자로서 제공하기 위해 사용된다. 외부 ZQ 캘리브레이션 커맨드, 예를 들면, ZQCS(ZQ Calibration Short) 커맨드는, ZQ 핀 내에 입력된다. 외부 ZQ 캘리브레이션 커맨드를 입력했을 때, ZQ 캘리브레이션 동작은, 이 커맨드가 정의한 주기 내에 실행되고, 생성된 코드를 이용해 출력 드라이버의 저항값을 변경한다. ZQ 캘리브레이션 후의 출력 드라이버의 저항 제도를 올리기 위해, 분해능 향상(improve resolution)의 수단, 즉, 코드를 증가시키는 방법을 채용할 수 있다. 그렇지만, ZQCS 커맨드가 정의한 주기는 비교적 짧기 때문에, 하나의 ZQCS 커맨드가 이동할 수 있는 코드의 폭을 늘려 분해능을 향상시켰을 경우, 신호 전송이 규범(ZQCS 커맨드가 정의한 주기)에 부합하지 않는 리스크가 생길 가능성이 있다. 상대적으로, 하나의 ZQCS 커맨드가 이동할 수 있는 코드의 폭을 늘리지 않는 것을 전제로서 분해능을 향상시켰을 경우, 온도 변화 또는 전압 변화에 의해 초래되는 출력 임피던스의 변화를 없애는 것은 어렵다.
따라서, 하나의 ZQCS 커맨드가 이동할 수 있는 코드의 폭을 늘리지 않는 것을 전제로 해서 분해능을 향상시켜, 온도 변화 또는 전압 변화에 의해 초래되는 출력 임피던스의 변화, 즉, 온도 변화 또는 전압 변화에 의해 초래되는 드라이브 강도 코드의 편차를 없앨 수 있는 다른 해결 방안이 필요하다.
본 발명은, ZQ 캘리브레이션을 실시한 드라이브 강도 코드를 시프트 하여, 온도 변화 또는 전압 변화에 의해 초래되는 드라이브 강도 코드의 편차를 없앨 수 있는 코드 시프트 산출 회로 및 코드 시프트값의 산출 방법을 제공한다.
본 발명의 코드 시프트 산출 회로는, 시프트값을 생성해, ZQ 캘리브레이션을 실시한 드라이브 강도 코드를 조정하기 위해 사용된다. 코드 시프트 산출 회로는, 제1 연산 회로와, 제2 연산 회로와, 제3 연산 회로를 포함한다. 제1 연산 회로는, 온도 차이값 및 드라이브 강도 코드 대 온도의 제1 변화율(first rate of change of drive strength code to temperature)에 근거해, 제1 출력값을 생성한다. 온도 차이값은, 전(前)의 ZQ 커맨드를 취득했을 때의 구(舊) 온도와 현재의 ZQ 커맨드를 취득했을 때의 현(現) 온도의 사이의 차이값이다. 제2 연산 회로는, 전압 차이값 및 드라이브 강도 코드 대 동작 전압의 제2 변화율(second rate of change of drive strength code to operating voltage)에 근거해, 제2 출력값을 생성한다. 전압 차이값은, 전(前)의 ZQ 커맨드를 취득했을 때의 구 동작전압과 현재의 ZQ 커맨드를 취득했을 때의 현(現) 동작전압의 사이의 차이값이다. 제3 연산 회로는, 제1 출력값과 제2 출력값을 가산해 시프트값을 생성하고, 이에 따라 드라이브 강도 코드를 조정하기 위해 사용된다.
본 발명의 코드 시프트값의 산출 방법은, 시프트값을 생성해, ZQ 캘리브레이션을 실시한 드라이브 강도 코드를 조정하기 위해 사용된다. 이 방법은, 온도 차이값 및 드라이브 강도 코드 대 온도의 제1 변화율에 근거해 제1 출력값을 생성하고, 온도 차이값이, 전의 ZQ 커맨드를 취득했을 때의 구 온도와 현재의 ZQ 커맨드를 취득했을 때의 현 온도의 사이의 차이값인 것과, 전압 차이값 및 드라이브 강도 코드 대 전압의 제2 변화율에 근거해 제2 출력값을 생성하고, 전압 차이값이, 전의 ZQ 커맨드를 취득했을 때의 구 동작전압과 현재의 ZQ 커맨드를 취득했을 때의 현 동작전압의 사이의 차이값인 것과, 제1 출력값과 제2 출력값을 가산해 시프트값을 생성하고, 이에 따라 드라이브 강도 코드를 조정하는 것을 포함한다.
이상과 같이, 본 발명은, 온도 차이값 및 동작전압의 전압 차이값에 근거해, 코드의 시프트값을 생성하고, 이에 따라 ZQ 캘리브레이션을 실시한 드라이브 강도 코드를 조정할 수 있다. 따라서, 본 발명은, 분해능을 향상시키는 것을 전제로 하고, 동시에, 온도 변화 또는 전압 변화에 의해 초래되는 드라이브 강도 코드의 편차를 없앨 수 있다.
첨부 도면은, 본 발명의 원리가 한층 더 이해되도록 하기 위해 포함되어 있고, 본 명세서에 조입되고 또한 그 일부를 구성하는 것이다. 도면은, 본 발명의 실시 형태를 예시하고, 설명과 함께, 본 발명의 원리를 설명하는 역할을 달성하고 있다.
[도 1] 도 1은, 본 발명의 코드 시프트 산출 장치의 블록 개략도이다.
[도 2] 도 2a는, 코드 대 온도의 변화율과 전압의 상대 관계를 나타낸 곡선도이다. 도 2b는, 코드 대 전압의 변화율과 온도의 상대 관계를 나타낸 곡선도이다.
[도 3] 도 3은, 본 발명의 코드 시프트 산출 회로의 블록 개략도이다.
[도 4] 도 4는, 본 발명의 일 실시 형태의 비율 산출 회로(311)의 블록 개략도이다.
[도 5] 도 5는, 본 발명의 일 실시 형태의 비율 산출 회로(321)의 블록 개략도이다.
[도 6] 도 6은, 본 발명의 코드 시프트값 산출 방법의 스텝 플로우도이다.
[도 1] 도 1은, 본 발명의 코드 시프트 산출 장치의 블록 개략도이다.
[도 2] 도 2a는, 코드 대 온도의 변화율과 전압의 상대 관계를 나타낸 곡선도이다. 도 2b는, 코드 대 전압의 변화율과 온도의 상대 관계를 나타낸 곡선도이다.
[도 3] 도 3은, 본 발명의 코드 시프트 산출 회로의 블록 개략도이다.
[도 4] 도 4는, 본 발명의 일 실시 형태의 비율 산출 회로(311)의 블록 개략도이다.
[도 5] 도 5는, 본 발명의 일 실시 형태의 비율 산출 회로(321)의 블록 개략도이다.
[도 6] 도 6은, 본 발명의 코드 시프트값 산출 방법의 스텝 플로우도이다.
도 1은, 본 발명의 코드 시프트 산출 장치의 블록 개략도이다. 도 1을 참조하면, 코드 시프트 산출 장치(100)는, 저항 분압 회로(110)와, 앰프(OP)와, OR 게이트(120)와, 온도 변화와 전압 변화의 산출 회로(130)와, 코드 시프트 산출 회로(140)와, 퓨즈(150)와, 시프터(SF)와, 플립플롭(FF4)을 포함한다. 저항 분압 회로(110)는, VDD 분압 레벨을 제공하기 위해 사용된다. 앰프(OP)는, VDD 분압 레벨 및 기준 전압(VBGR)을 수신하여, 동작전압(VDD)의 전압값을 나타내는 전압 코드(VDD_C)를 출력한다.
온도 변화와 전압 변화의 산출 회로(130)는, 전압 코드(VDD_C) 및 온도값을 나타내는 온도 코드(T_C)를 수신한다. 온도 변화와 전압 변화의 산출 회로(130)는, 플립플롭(FF0∼FF3) 및 감산기(SUB1와 SUB2)를 포함한다. 플립플롭(FF0∼FF3)은, ZQCS 커맨드 또는 ZQCL 커맨드에 의해 트리거 된다. 예를 들어 설명하면, ZQCS 커맨드의 현재의 상승 엣지의 시간점에서, 플립플롭(FF0)은, 이 시간점에 대응하는 전압 코드(VDD_C)를 현 전압(CV)으로서 출력하고, 플립플롭(FF1)은, ZQCS 커맨드의 전(前)의 상승 엣지의 시간점에 대응하는 전압 코드(VDD_C)를 구 전압으로서 출력한다. 감산기(SUB1)는, 현 전압(CV) 및 구 전압 코드에 근거해, 전의 상승 엣지의 시간점과 현재의 상승 엣지의 시간점의 사이의 전압 변화량(DV)을 산출한다. 마찬가지로, 플립플롭(FF2)은, 현 온도(CT)를 출력하고, 플립플롭(FF3)은, 구 온도를 출력하고, 감산기(SUB2)는, 온도 변화량(DT)을 생성하기 위해 사용된다.
코드 시프트 산출 회로(140)는, 현 전압(CV), 전압 변화량(DV), 현 온도(CT), 및 온도 변화량(DT)에 근거해, ZQ 캘리브레이션을 실시한 드라이브 강도 코드의 시프트값을 조정할 수 있다. 이에 따라, 본 발명은, 온도 변화 또는 전압 변화에 의해 ZQ 캘리브레이션을 실시한 드라이브 강도 코드를 조정(또는 시프트(shift)라고도 한다)할 수 있다. 설명해야 할 것으로, 코드 시프트 산출에 필요한 드라이브 강도 코드의 고압/저압에서의 온도에 대한 변화율, 및 드라이브 강도 코드의 고압/저압에서의 전압에 대한 변화율은, 퓨즈(Fuse)(150)에 의해 미리 보존할 수 있다. 그렇지만, 본 발명은, 퓨즈에 의해 상술한 변화율을 보존할 수 있기만 하면, 보존 기능을 가지는 어떠한 기억 장치(예를 들면, 메모리 회로)도 본 발명의 보호 범위 내에 들어가는 것으로 한다.
시프터(SF)는, 코드 시프트 산출 회로(140)가 산출한 시프트값, 및 풀업/풀다운 신호(pull up/pull down signal)(PU/PD)를 수신한다. 시프터(SF)는, 시프트값에 근거해, 풀업/풀다운 신호(PU/PD)를 조정하고, 조정한 풀업/풀다운 신호(PU/PD)를 플립플롭(FF4)에 출력한다. 플립플롭(FF4)은, 트리거된 후에, 조정한 풀업/풀다운 신호(PU/PD)(코드 형식)(드라이브 강도 코드)를 출력한다. 일 실시 형태에서, 시프터(SF)는, 가산기로 실현될 수 있다.
도 2a는, 코드 대 온도의 변화율과 전압의 상대 관계를 나타낸 곡선도이다. 도 2a를 참조하면, R(T)_LV는, 저압(LV)에서의 코드 대 전압의 변화율을 나타내고, R(T)_HV는, 고압(HV)에서의 코드 대 전압의 변화율을 나타낸다. 상술한 「고압」 및 「저압」은, 정상 동작전압 범위의 2개의 극단값이어도 무방하다. 변화율(R(T)_LV) 및 변화율(R(T)_HV)의 수치는, 실험으로부터 얻을 수 있고, 퓨즈(150)에 미리 보존된다. 코드 시프트 산출 회로(140)는, 코드 대 온도의 변화율과 전압의 상대 변화가 선형성(線型性)이라고 가정하고, 이에 따라, 수신한 변화율(R(T)_LV)과 변화율(R(T)_HV)의 수치 및 현 전압(CV)(예를 들면, 전압(V0∼V3) 중 어느 하나)에 근거해, 대응하는 코드 대 전압의 변화율(예를 들면, R(T)_V0, ∼R(T)_V3 중 어느 하나)을 산출할 수 있다. 설명해야 할 것으로, 도 2a는, 전압(V0∼V3) 만을 예시하고 있지만, 본 발명은 이것으로 한정되지 않는다. 그 외의 실시 형태에서, 전압(LV)과 전압(HV)의 사이에 더 많은 전압 수치를 구분해도 무방하다.
도 2b는, 코드 대 전압의 변화율과 온도의 상대 관계를 나타낸 곡선도이다. 도 2b를 참조하면, R(V)_LT는, 저온(LT)에서의 코드 대 전압의 변화율을 나타내고, R(V)_HT는, 고온(HT)에서의 코드 대 전압의 변화율을 나타낸다. 상술한 「고온」 및 「저온」은, 정상 동작온도 범위의 2개의 극단값이어도 무방하다. 변화율(R(V)_LT) 및 변화율(R(V)_HT)의 수치는, 실험으로부터 얻을 수 있고, 퓨즈(150)에 미리 보존된다. 코드 시프트 산출 회로(140)는, 코드 대 전압의 변화율과 온도의 상대 변화가 선형성이라고 가정하고, 이에 따라, 수신한 변화율(R(V)_LT)과 변화율(R(V)_HT)의 수치 및 현 온도(CT)(예를 들면, 온도(T0∼T3) 중 어느 하나)에 근거해, 대응하는 코드 대 전압의 변화율(예를 들면, R(V)_T0, ∼R(V)_T3 중 어느 하나)을 산출할 수 있다. 설명해야 할 것으로, 도 2b는, 온도(T0∼T3) 만을 예시하고 있지만, 본 발명은 이것으로 한정되지 않는다. 그 외의 실시 형태에서, 저온(LT)과 고온(HT)의 사이에 더 많은 온도 수치를 구분해도 무방하다.
도 3은, 본 발명의 코드 시프트 산출 회로의 블록 개략도이다. 도 3을 참조하면, 코드 시프트 산출 회로(300)는, 제1 연산 회로(310)와, 제2 연산 회로(320)와, 가산기(330)를 포함한다. 제1 연산 회로(310)는, 비율 산출 회로(311)와 승산기(312)를 포함한다. 비율 산출 회로(311)는, 변화율(R(T)_HV), 변화율(R(T)_LV), 및 현 전압(CV)을 수신한다. 비율 산출 회로(311)는, 상술한 3개의 수치에 근거해, 현 전압(CV)에 대응하는 코드 대 온도의 변화율(R(T)_CV)을 제1 변화율로서 산출한다. 승산기(312)는, 변화율(R(T)_CV) 및 온도 변화량(DT)을 수신하여, 변화율(R(T)_CV)과 온도 변화량(DT)의 곱(Product)을 제1 출력값(CSV1)으로서 산출하기 위해 사용된다.
제2 연산 회로(320)는, 비율 산출 회로(321)와 승산기(322)를 포함한다. 비율 산출 회로(321)는, 변화율(R(V)_HT), 변화율(R(V)_LT), 및 현 온도(CT)를 수신한다. 비율 산출 회로(321)는, 상술한 3개의 수치에 근거해 현 온도(CT)에 대응하는 코드 대 전압의 변화율(R(V)_CT)을 제2 변화율로서 산출한다. 승산기(322)는, 변화율(R(V)_CT) 및 전압 변화량(DV)을 수신하여, 변화율(R(V)_CT)과 전압 변화량(DV)의 곱을 제2 출력값(CSV2)으로서 산출하기 위해 사용된다. 마지막으로, 가산기(330)에 의해 제1 출력값(CSV1) 및 제2 출력값(CSV2)에 대해 가법(加法) 연산을 실시해, 드라이브 강도 코드를 조정하기 위한 시프트값(CSV3)을 얻는다.
도 4는, 본 발명의 일 실시 형태의 비율 산출 회로(311)의 블록 개략도이다. 도 4를 참조하면, 본 실시 형태에서, 비율 산출 회로(311)는, 제산기(3111 및 3115)와, 승산기(3112∼3114 및 3116∼3118)와, 멀티플렉서(S1 및 S2)와, 가산기(AD1)를 포함한다. 제산기(3111)는, 변화율(R(T)_HV)을 수신하여, 변화율(R(T)_HV)에서 8을 나누는 연산을 실시해, 값(a1)을 얻는다. 승산기(3112∼3114)는, 값(a1)을 수신하여, 값(a1)에 각각 3, 5 및 7을 곱하는 연산을 실시해, 값(a2∼a4)을 얻는다. 멀티플렉서(S1)는, 현 전압(CV)에 근거해, 값(a1∼a4) 중에서 현 전압(CV)에 대응하는 하나의 값을 선택해, 값(a5)으로서 출력한다.
마찬가지로 해서, 제산기(3115)는, 변화율(R(T)_LV)을 수신하여, 변화율(R(T)_LV)에서 8을 나누는 연산을 실시해, 값(a6)을 얻는다. 승산기(3116∼3118)는, 값(a6)을 수신하여, 값(a6)에 각각 3, 5 및 7을 곱하는 연산을 실시해, 값(a7∼a9)을 얻는다. 멀티플렉서(S2)는, 현 전압(CV)에 근거해, 값(a6∼a9) 중에서 현 전압(CV)에 대응하는 하나의 값을 선택해, 값(a10)으로서 출력한다. 가산기(AD1)는, 값(a5)과 값(a10)에 대해 가법 연산을 실시해, 현 전압(CV)에 대응하는 코드 대 온도의 변화율(R(T)_CV)을 얻기 위해 사용된다.
도 2a 및 도 4를 동시에 참조하면, 현 전압(CV)의 값과 전압(V0)의 값이 동일할 때, 멀티플렉서(S1 및 S2)는, 각각 값(a1) 및 값(a9)을 선택해 출력한다. 현 전압(CV)의 값과 전압(V1)의 값이 동일할 때, 멀티플렉서(S1 및 S2)는, 각각 값(a2) 및 값(a8)을 선택해 출력한다. 현 전압(CV)의 값과 전압(V2)의 값이 동일할 때, 멀티플렉서(S1 및 S2)는, 각각 값(a3) 및 값(a7)을 선택해 출력한다. 현 전압(CV)의 값과 전압(V3)의 값이 동일할 때, 멀티플렉서(S1 및 S2)는, 각각 값(a4) 및 값(a6)을 선택해 출력한다.
도 5는, 본 발명의 일 실시 형태의 비율 산출 회로(321)의 블록 개략도이다. 도 5를 참조하면, 본 실시 형태에서, 비율 산출 회로(321)는, 제산기(3211 및 3215)와, 승산기(3212∼3214 및 3216∼3218)와, 멀티플렉서(S3 및 S4)와, 가산기(AD2)를 포함한다. 제산기(3211)는, 변화율(R(V)_HT)을 수신하여, 변화율(R(V)_HT)에서 8을 나누는 연산을 실시해, 값(a11)을 얻는다. 승산기(3212∼3214)는, 값(a11)을 수신하여, 값(a11)에 각각 3, 5 및 7을 곱하는 연산을 실시해, 값(a12∼a14)을 얻는다. 멀티플렉서(S3)는, 현 온도(CT)에 근거해, 값(a11∼a14) 중에서 현 온도(CT)에 대응하는 하나의 값을 선택해, 값(a15)으로서 출력한다.
마찬가지로 해서, 제산기(3215)는, 변화율(R(V)_LT)을 수신하여, 변화율(R(V)_LT)에서 8을 나누는 연산을 실시해, 값(a16)을 얻는다. 승산기(3216∼3218)는, 값(a16)을 수신하여, 값(a16)에 각각 3, 5 및 7을 곱하는 연산을 실시해, 값(a17∼a19)을 얻는다. 멀티플렉서(S4)는, 현 온도(CT)에 근거해, 값(a16∼a19) 중에서 현 온도(CT)에 대응하는 하나의 값을 선택해, 값(a20)으로서 출력한다. 가산기(AD2)는, 값(a15)과 값(a20)에 대해 가법 연산을 실시해, 현 온도(CT)에 대응하는 코드 대 전압의 변화율(R(V)_CT)을 얻기 위해 사용된다.
도 2b 및 도 5를 동시에 참조하면, 현 온도(CT)의 값과 온도(T0)의 값이 동일할 때, 멀티플렉서(S3 및 S4)는, 각각 값(a11) 및 값(a19)을 선택해 출력한다. 현 온도(CT)의 값과 온도(T1)의 값이 동일할 때, 멀티플렉서(S3 및 S4)는, 각각 값(a12) 및 값(a18)을 선택해 출력한다. 현 온도(CT)의 값과 온도(T2)의 값이 동일할 때, 멀티플렉서(S3 및 S4)는, 각각 값(a13) 및 값(a17)을 선택해 출력한다. 현 온도(CT)의 값과 온도(T3)의 값이 동일할 때, 멀티플렉서(S3 및 S4)는, 각각 값(a14) 및 값(a16)을 선택해 출력한다.
특히 언급해야 할 것으로, 도 4 및 도 5에서의 승산기와 제산기의 수량, 및 그에 대응하는 연산은, 고온/저온, 고압/저압의 범위 설정 및 상술한 범위 구분의 미세함에 관련된다. 그 외의 실시 형태에서, 더 많은 수량 및 다른 연산에 대응하는 승산기와 제산기를 채용해, 한층 더 정밀한 산출 결과를 얻어도 무방하다.
도 6은, 본 발명의 코드 시프트값 산출 방법의 스텝 플로우도이다. 도 3 및 도 6을 동시에 참조하면, 스텝(S610)은, 온도 차이값(즉, 온도 변화량(DT)) 및 드라이브 강도 코드 대 온도의 제1 변화율(즉, 변화율(R(T)_CV))에 근거해, 제1 출력값(CSV1)을 생성한다. 온도 변화량(DT)은, 전(前)의 ZQ 커맨드를 취득했을 때의 구 온도와 현재의 ZQ 커맨드를 취득했을 때의 현 온도의 사이의 차이값이다. 스텝(S620)은, 전압 차이값(전압 변화량(DV)) 및 드라이브 강도 코드 대 전압의 제2 변화율(즉, 변화율(R(V)_CT))에 근거해, 제2 출력값(CSV2)을 생성한다. 전압 변화량(DV)은, 전의 ZQ 커맨드를 취득했을 때의 구 동작전압과 현재의 ZQ 커맨드를 취득했을 때의 현 동작전압의 사이의 차이값이다. 스텝(S630)은, 제1 출력값(CSV1)과 제2 출력값(CSV2)을 가산해 시프트값(CSV3)을 생성하고, 이에 따라 드라이브 강도 코드를 조정한다.
이상과 같이, 본 발명은, 온도 차이값 및 동작전압의 전압 차이값에 근거해, 코드의 시프트값을 생성하고, 이에 따라 ZQ 캘리브레이션을 실시한 드라이브 강도 코드를 조정할 수 있다. 따라서, 본 발명은, 분해능을 향상시키는 것을 전제로 하고, 동시에, 온도 변화 또는 전압 변화에 의해 초래되는 드라이브 강도 코드의 편차를 없앨 수 있다.
100: 코드 시프트 산출 장치
110: 저항 분압(分壓) 회로
120: OR 게이트
130: 온도 변화와 전압 변화의 산출 회로
140: 코드 시프트 산출 회로
150: 퓨즈
300: 코드 시프트 산출 회로
310: 제1 연산 회로
311: 비율 산출 회로
3111, 3115: 제산기(divider)
3112∼3114, 3116∼3118: 승산기(multiplier)
312: 승산기
320: 제2 연산 회로
321: 비율 산출 회로
3211, 3215: 제산기
322: 승산기
330: 가산기(adder)
a1∼a20: 값
AD1, AD2: 가산기
CSV1: 제1 출력값
CSV2: 제2 출력값
CSV3: 시프트값
CT: 현 온도
CV: 현 전압
DT: 온도 변화량
DV: 전압 변화량
FF0∼FF4: 플립플롭(Flip-flop)
HT: 고온
HV: 고압
LT: 저온
LV: 저압
OP: 앰프
PU/PD: 풀업/풀다운 신호
R(V)_CT, R(T)_CV, R(T)_HV, R(T)_LV, R(V)_HT, R(V)_LT, R(V)_T0, ∼R(V)_T3, R(T)_V0, ∼R(T)_V3: 변화율
S1∼S4: 멀티플렉서(multiplexer)
S610∼S630: 스텝
SF: 시프터(shifter)
SUB1, SUB2: 감산기(subtracter)
T0∼T3: 온도
T_C: 온도 코드
V0∼V3: 전압
VBGR: 기준 전압
VDD: 동작전압
VDD_C: 전압 코드
ZQCL: 커맨드
ZQCS: 커맨드
110: 저항 분압(分壓) 회로
120: OR 게이트
130: 온도 변화와 전압 변화의 산출 회로
140: 코드 시프트 산출 회로
150: 퓨즈
300: 코드 시프트 산출 회로
310: 제1 연산 회로
311: 비율 산출 회로
3111, 3115: 제산기(divider)
3112∼3114, 3116∼3118: 승산기(multiplier)
312: 승산기
320: 제2 연산 회로
321: 비율 산출 회로
3211, 3215: 제산기
322: 승산기
330: 가산기(adder)
a1∼a20: 값
AD1, AD2: 가산기
CSV1: 제1 출력값
CSV2: 제2 출력값
CSV3: 시프트값
CT: 현 온도
CV: 현 전압
DT: 온도 변화량
DV: 전압 변화량
FF0∼FF4: 플립플롭(Flip-flop)
HT: 고온
HV: 고압
LT: 저온
LV: 저압
OP: 앰프
PU/PD: 풀업/풀다운 신호
R(V)_CT, R(T)_CV, R(T)_HV, R(T)_LV, R(V)_HT, R(V)_LT, R(V)_T0, ∼R(V)_T3, R(T)_V0, ∼R(T)_V3: 변화율
S1∼S4: 멀티플렉서(multiplexer)
S610∼S630: 스텝
SF: 시프터(shifter)
SUB1, SUB2: 감산기(subtracter)
T0∼T3: 온도
T_C: 온도 코드
V0∼V3: 전압
VBGR: 기준 전압
VDD: 동작전압
VDD_C: 전압 코드
ZQCL: 커맨드
ZQCS: 커맨드
Claims (14)
- 시프트값을 생성해, ZQ 캘리브레이션을 실시한 드라이브 강도 코드를 조정하기 위해 사용되는 코드 시프트 산출 회로에 있어서,
온도 차이값 및 상기 드라이브 강도 코드 대 온도의 제1 변화율에 근거해, 제1 출력값을 생성하고, 상기 온도 차이값이, 전(前)의 ZQ 커맨드를 취득했을 때의 구 온도와 현재의 ZQ 커맨드를 취득했을 때의 현 온도의 사이의 차이값인 제1 연산 회로와,
전압 차이값 및 상기 드라이브 강도 코드 대 동작 전압의 제2 변화율에 근거해, 제2 출력값을 생성하고, 상기 전압 차이값이, 상기 전의 ZQ 커맨드를 취득했을 때의 구 동작전압과 상기 현재의 ZQ 커맨드를 취득했을 때의 현 동작전압의 사이의 차이값인 제2 연산 회로와,
상기 제1 출력값과 상기 제2 출력값을 가산해 상기 시프트값을 생성하고, 상기 시프트값에 따라 상기 드라이브 강도 코드를 조정하는 제3 연산 회로
를 포함하는 코드 시프트 산출 회로. - 제1항에 있어서,
상기 제1 연산 회로가, 상기 온도 차이값과 상기 제1 변화율과의 곱(Product)을 계산함으로써, 상기 제1 출력값을 더 취득하고,
상기 제2 연산 회로가, 상기 전압 차이값과 상기 제2 변화율과의 곱을 계산함으로써, 상기 제2 출력값을 더 취득하는
코드 시프트 산출 회로. - 제1항에 있어서,
상기 제1 연산 회로가,
상기 현 동작전압, 상기 드라이브 강도 코드의 제1 극단 동작전압에서의 온도에 대한 제1 극단 변화율, 및 상기 드라이브 강도 코드의 제2 극단 동작전압에서의 온도에 대한 제2 극단 변화율에 근거해, 상기 제1 변화율을 더 산출하고,
상기 제2 연산 회로가,
상기 현 온도, 상기 드라이브 강도 코드의 제1 극단 온도에서의 전압에 대한 제3 극단 변화율, 및 상기 드라이브 강도 코드의 제2 극단 온도에서의 전압에 대한 제4 극단 변화율에 근거해, 상기 제2 변화율을 더 산출하는
코드 시프트 산출 회로. - 제3항에 있어서,
상기 제1 연산 회로가,
제1 비율의 상기 제1 극단 변화율 및 제2 비율의 상기 제2 극단 변화율을 가산하여, 상기 제1 변화율을 더 생성하고, 상기 제1 비율 및 상기 제2 비율이, 상기 현 동작전압에 근거해 결정되고,
상기 제2 연산 회로가,
제3 비율의 상기 제3 극단 변화율 및 제4 비율의 상기 제4 극단 변화율을 가산하여, 상기 제2 변화율을 더 생성하고, 상기 제3 비율 및 상기 제4 비율이, 상기 현 온도에 근거해 결정되는
코드 시프트 산출 회로. - 제4항에 있어서,
상기 제1 연산 회로가,
상기 현 동작전압에 근거해, 복수의 다른 비율의 상기 제1 극단 변화율 중에서 상기 제1 비율의 상기 제1 극단 변화율을 더 선택하는 동시에, 상기 현 동작전압에 근거해, 복수의 다른 비율의 상기 제2 극단 변화율 중에서 상기 제2 비율의 상기 제2 극단 변화율을 더 선택하고,
상기 제2 연산 회로가,
상기 현 온도에 근거해, 복수의 다른 비율의 상기 제3 극단 변화율 중에서 상기 제3 비율의 상기 제3 극단 변화율을 더 선택하는 동시에, 상기 현 온도에 근거해, 복수의 다른 비율의 상기 제4 극단 변화율 중에서 상기 제4 비율의 상기 제4 극단 변화율을 더 선택하는
코드 시프트 산출 회로. - 제5항에 있어서,
상기 복수의 다른 비율이, (1/8), (5/8), 및 (7/8)을 포함하는
코드 시프트 산출 회로. - 제3항에 있어서,
상기 제1 연산 회로가,
상기 현 동작전압에 근거해, 복수의 다른 비율의 상기 제1 극단 변화율 중에서 제1 비율의 상기 제1 극단 변화율을 선택해 출력하는 제1 멀티플렉서와,
상기 현 동작전압에 근거해, 복수의 다른 비율의 상기 제2 극단 변화율 중에서 제2 비율의 상기 제2 극단 변화율을 선택해 출력하는 제2 멀티플렉서와,
상기 제1 비율의 상기 제1 극단 변화율과 상기 제2 비율의 상기 제2 극단 변화율을 가산하여, 상기 제1 변화율을 취득하는 제1 가산기
를 포함하고,
상기 제2 연산 회로가,
상기 온도에 근거해, 복수의 다른 비율의 상기 제3 극단 변화율 중에서 제3 비율의 상기 제3 극단 변화율을 선택해 출력하는 제3 멀티플렉서와,
상기 온도에 근거해, 복수의 다른 비율의 상기 제4 극단 변화율 중에서 제4 비율의 상기 제4 극단 변화율을 선택해 출력하는 제4 멀티플렉서와,
상기 제3 비율의 상기 제3 극단 변화율과 상기 제4 비율의 상기 제4 극단 변화율을 가산하여, 상기 제2 변화율을 취득하는 제2 가산기
를 포함하는 코드 시프트 산출 회로. - 제7항에 있어서,
상기 복수의 다른 비율이, (1/8), (5/8), 및 (7/8)을 포함하는 코드 시프트 산출 회로. - 시프트값을 생성해, ZQ 캘리브레이션을 실시한 드라이브 강도 코드를 조정하기 위해 사용되는 코드 시프트값의 산출 방법에 있어서,
온도 차이값 및 상기 드라이브 강도 코드 대 온도의 제1 변화율에 근거해, 제1 출력값을 생성하고, 상기 온도 차이값이, 전의 ZQ 커맨드를 취득했을 때의 구 온도와 현재의 ZQ 커맨드를 취득했을 때의 현 온도의 사이의 차이값인 단계와,
전압 차이값 및 상기 드라이브 강도 코드 대 동작 전압의 제2 변화율에 근거해, 제2 출력값을 생성하고, 상기 전압 차이값이, 전의 ZQ 커맨드를 취득했을 때의 구 동작전압과 현재의 ZQ 커맨드를 취득했을 때의 현 동작전압의 사이의 차이값인 단계와,
상기 제1 출력값과 상기 제2 출력값을 가산해 상기 시프트값을 생성하고, 상기 시프트값에 따라 상기 드라이브 강도 코드를 조정하는 단계
를 포함하는 코드 시프트값의 산출 방법. - 제9항에 있어서,
상기 온도 차이값과 상기 제1 변화율과의 곱을 계산함으로써, 상기 제1 출력값을 취득하는 단계와,
상기 전압 차이값과 상기 제2 변화율과의 곱을 계산함으로써, 상기 제2 출력값을 취득하는 단계
를 더 포함하는 코드 시프트값의 산출 방법. - 제9항에 있어서,
상기 현 동작전압, 상기 드라이브 강도 코드의 제1 극단 동작전압에서의 온도에 대한 제1 극단 변화율, 및 상기 드라이브 강도 코드의 제2 극단 동작전압에서의 온도에 대한 제2 극단 변화율에 근거해, 상기 제1 변화율을 산출하는 단계와,
상기 현 온도, 상기 드라이브 강도 코드의 제1 극단 온도에서의 전압에 대한 제3 극단 변화율, 및 상기 드라이브 강도 코드의 제2 극단 온도에서의 전압에 대한 제4 극단 변화율에 근거해, 상기 제2 변화율을 산출하는 단계
를 더 포함하는 코드 시프트값의 산출 방법. - 제11항에 있어서,
제1 비율의 상기 제1 극단 변화율 및 제2 비율의 상기 제2 극단 변화율을 가산하여, 상기 제1 변화율을 생성하고, 상기 제1 비율 및 상기 제2 비율이, 상기 현 동작전압에 근거해 결정되는 단계와,
제3 비율의 상기 제3 극단 변화율 및 제4 비율의 상기 제4 극단 변화율을 가산하여, 상기 제2 변화율을 생성하고, 상기 제3 비율 및 상기 제4 비율이, 상기 현 온도에 근거해 결정되는 단계
를 더 포함하는 코드 시프트값의 산출 방법. - 제12항에 있어서,
현 동작전압에 근거해, 복수의 다른 비율의 상기 제1 극단 변화율 중에서 상기 제1 비율의 상기 제1 극단 변화율을 선택하는 동시에, 현 동작전압에 근거해, 복수의 다른 비율의 상기 제2 극단 변화율 중에서 상기 제2 비율의 상기 제2 극단 변화율을 선택하는 단계와,
현 온도에 근거해, 복수의 다른 비율의 상기 제3 극단 변화율 중에서 상기 제3 비율의 상기 제3 극단 변화율을 선택하는 동시에, 현 온도에 근거해, 복수의 다른 비율의 상기 제4 극단 변화율 중에서 상기 제4 비율의 상기 제4 극단 변화율을 선택하는 단계
를 더 포함하는 코드 시프트값의 산출 방법. - 제13항에 있어서,
상기 복수의 다른 비율이, (1/8), (5/8), 및 (7/8)을 포함하는 코드 시프트값의 산출 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200073633A KR102359599B1 (ko) | 2020-06-17 | 2020-06-17 | 코드 시프트 산출 회로 및 코드 시프트값의 산출 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200073633A KR102359599B1 (ko) | 2020-06-17 | 2020-06-17 | 코드 시프트 산출 회로 및 코드 시프트값의 산출 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210156004A KR20210156004A (ko) | 2021-12-24 |
KR102359599B1 true KR102359599B1 (ko) | 2022-02-07 |
Family
ID=79176464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200073633A KR102359599B1 (ko) | 2020-06-17 | 2020-06-17 | 코드 시프트 산출 회로 및 코드 시프트값의 산출 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102359599B1 (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180167055A1 (en) | 2016-12-09 | 2018-06-14 | Micron Technology, Inc. | Apparatuses and methods for calibrating adjustable impedances of a semiconductor device |
KR102070619B1 (ko) | 2013-03-13 | 2020-01-30 | 삼성전자주식회사 | 온다이 터미네이션 회로, 이를 포함하는 반도체 장치 및 온다이 터미네이션 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100040217A (ko) * | 2008-10-09 | 2010-04-19 | 삼성전자주식회사 | 온도 변화의 보상이 가능한 반도체 집적 회로 및 그 구동 방법 |
KR102083005B1 (ko) * | 2013-10-31 | 2020-02-28 | 삼성전자주식회사 | 종단 저항을 보정하는 반도체 메모리 장치 및 그것의 종단 저항 보정 방법 |
-
2020
- 2020-06-17 KR KR1020200073633A patent/KR102359599B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102070619B1 (ko) | 2013-03-13 | 2020-01-30 | 삼성전자주식회사 | 온다이 터미네이션 회로, 이를 포함하는 반도체 장치 및 온다이 터미네이션 방법 |
US20180167055A1 (en) | 2016-12-09 | 2018-06-14 | Micron Technology, Inc. | Apparatuses and methods for calibrating adjustable impedances of a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20210156004A (ko) | 2021-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101045086B1 (ko) | 터미네이션 회로 및 이를 포함하는 임피던스 매칭 장치 | |
KR101138834B1 (ko) | 임피던스 코드 생성회로 및 이를 포함하는 반도체 장치, 터미네이션 임피던스 값 설정방법 | |
KR100853466B1 (ko) | 온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을빠르게 하기 위한 방법 | |
US7420387B2 (en) | Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device | |
US9118317B2 (en) | Transmitter swing control circuit and method | |
US7804323B2 (en) | Impedance matching circuit and semiconductor memory device with the same | |
US20110291698A1 (en) | Impedance adjusting device | |
KR100886644B1 (ko) | 온 다이 터미네이션 장치의 캘리브래이션 회로 | |
US20090146685A1 (en) | Calibration circuit of on-die termination device | |
US9608632B1 (en) | Resistance calibration method and related calibration system | |
US20130207736A1 (en) | Resistance measuring circuit, resistance measuring method, and impedance control circuit | |
US8384424B2 (en) | Real time averaged impedance calibration for on-die termination | |
US20120194215A1 (en) | Semiconductor apparatus and impedance calibration circuit for the same | |
KR102359599B1 (ko) | 코드 시프트 산출 회로 및 코드 시프트값의 산출 방법 | |
KR20120005291A (ko) | 임피던스 캘리브레이션 회로 및 그 동작 방법 | |
US10326429B1 (en) | Receiver and common-mode voltage calibration method thereof | |
JP6890701B1 (ja) | コードシフト算出回路およびコードシフト値の算出方法 | |
TWI734531B (zh) | 代碼移位計算電路以及代碼位移值的計算方法 | |
Kwak et al. | A low-power two-tap voltage-mode transmitter with precisely matched output impedance using an embedded calibration circuit | |
KR100933670B1 (ko) | 캘리브래이션 회로 및 집적회로 | |
CN113889171A (zh) | 代码移位计算电路以及代码位移值的计算方法 | |
KR101175245B1 (ko) | 임피던스 조절회로 및 이를 포함하는 집적회로 칩 | |
KR20090022043A (ko) | 온 다이 터미네이션 장치의 캘리브래이션 회로 | |
CN111398775B (zh) | 电路运行速度检测电路 | |
KR20100006887A (ko) | 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |