KR20140036296A - 상호접속을 위한 갭핑층들을 함유하는 금속 및 실리콘 - Google Patents

상호접속을 위한 갭핑층들을 함유하는 금속 및 실리콘 Download PDF

Info

Publication number
KR20140036296A
KR20140036296A KR1020147000231A KR20147000231A KR20140036296A KR 20140036296 A KR20140036296 A KR 20140036296A KR 1020147000231 A KR1020147000231 A KR 1020147000231A KR 20147000231 A KR20147000231 A KR 20147000231A KR 20140036296 A KR20140036296 A KR 20140036296A
Authority
KR
South Korea
Prior art keywords
metal
containing precursor
metal line
precursor
silicon
Prior art date
Application number
KR1020147000231A
Other languages
English (en)
Other versions
KR101995602B1 (ko
Inventor
정이 유
젱웨이 지앙
프라모드 수브라모니움
로이 샤비브
후이-정 우
나그라지 샹카르
Original Assignee
노벨러스 시스템즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노벨러스 시스템즈, 인코포레이티드 filed Critical 노벨러스 시스템즈, 인코포레이티드
Publication of KR20140036296A publication Critical patent/KR20140036296A/ko
Application granted granted Critical
Publication of KR101995602B1 publication Critical patent/KR101995602B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기재된 방법들은, 실리콘과 결합된 금속 또는 금속-함유 화합물의 층으로 구리 파인들의 노출된 표면들을 캡핑한다. 몇몇 경우들에서, 금속 또는 금속-함유 화합물은 원자층을 형성한다. 특정한 실시형태들에서, 방법들은, 예를 들어, 피닝 처리에 의해 산화물, 질화물, 탄화물 등으로 선택적으로 변환될 수도 있는 흡착된 전구체 또는 금속 원자들의 원자층을 형성하기 위해 금속 함유 전구체에 구리 표면을 먼저 노출시키는 단계를 수반한다. 실리콘-함유 전구체로의 후속 노출은 변환될 금속 원자들을 이용하여 또는 금속 원자들 없이 진행될 수도 있다.

Description

상호접속을 위한 갭핑층들을 함유하는 금속 및 실리콘{METAL AND SILICON CONTAINING CAPPING LAYERS FOR INTERCONNECTS}
관련 출원들에 대한 상호 참조
본 출원은 2011년 6월 3일자로 출원되고 여기에 그 전체가 모은 목적들을 위해 참조로서 포함되는 미국 가특허출원 제 61/492,951호의 이점을 주장한다.
다마신 프로세싱은 집적 회로들 상에 금속 라인들을 형성하기 위한 방법이다. 그것은, 유전체 층 (층간 유전체 또는 ILD) 에 형성된 트렌치들 및 비아들에서의 인레이 (inlaid) 금속 라인들의 형성을 수반한다. 다마신 프로세싱은, 플라즈마 에칭에 의해 용이하게 패터닝될 수 없는 구리와 같은 금속들에 특히 매우-적합하다.
통상적인 다마신 프로세스 흐름에서, 구리 또는 다른 금속은, 유전체 층에 형성된 비아들 및 트렌치들을 채우기 위해 패터닝된 유전체 상으로 증착된다. 실리콘 탄화물 또는 실리콘 질화물과 같은 유전체 확산 장벽 재료의 얇은 층이 유전체의 벌크층들로의 금속의 확산을 방지하기 위해 인접한 금속화 층들 사이에 증착된다. 몇몇 경우들에서, 실리콘 탄화물 또는 실리콘 질화물 유전체 확산 장벽층은 또한, 층간 유전체 층의 패터닝 동안 에칭 중지층으로서 기능한다.
통상적인 집적 회로 (IC) 에서, 수 개의 금속화 층들은 스택을 형성하는 서로의 상단 상에 증착되며, 여기서, 금속-채워진 비아들 및 트렌치들은 IC 도전 경로들로서 기능한다. 하나의 금속화 층의 도전 경로들은 일련의 다마신 상호접속들에 의해 하부 또는 오버레이 층의 도전 경로들에 접속된다.
이들 상호접속들의 제조는, IC 디바이스 피처들의 치수들이 계속 수축함에 따라 더 많이 현저하게 되는 수 개의 문제점들을 나타낸다. 개선된 수명 및 신뢰도를 갖는 상호접속들을 제공할 수 있는 상호접속 제조 방법들에 대한 강한 필요성이 존재한다.
기재된 방법들은, 실리콘과 결합된 금속 또는 금속-함유 화합물의 층을 갖는 구리 라인들의 노출된 표면들을 캡핑 (cap) 한다. 몇몇 경우들에서, 금속 또는 금속-함유 화합물은 원자층을 형성한다. 특정한 실시형태에서, 방법들은, 예를 들어, 피닝 (pinning) 처리에 의해 유전체 화합물 (산화물, 질화물, 탄화물, 또는 그의 혼합물들) 로 선택적으로 변환될 수도 있는 흡착된 전구체 또는 금속 원자들의 원자층을 형성하기 위해 먼저 Cu 표면을 금속 함유 전구체에 노출시키는 단계를 수반한다. 실란 또는 다른 실리콘-함유 전구체로의 후속 노출은 변환되는 금속 원자들을 이용하여 또는 그들 없이 진행될 수도 있다. 금속 및 실리콘 결합 프로세스는 후속하여 증착된 장벽층의 구리로의 부착을 개선시킨다.
본 발명의 일 양태는 반도체 디바이스의 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법들에 관한 것이다. 특정한 실시형태들에서, 그러한 방법은 다음의 동작들: (a) 금속 라인의 노출된 표면을 갖는 부분적으로 제조된 반도체 디바이스를 홀딩하는 반응 챔버에 금속-함유 전구체를 전달하는 단계; (b) 실리콘-함유 전구체를 반응 챔버에 전달하는 단계; 및 (c) 실리콘-함유 전구체의 적어도 일부가 금속 라인의 노출된 표면과 상호작용하고 및/또는 금속-함유 전구체 또는 제 1 금속과 상호작용하게 함으로써, 금속 라인 상에 캡핑층을 형성하는 단계를 특징으로 한다. 몇몇 구현들에서, 동작들 (b) 및 (c) 은 시간에서 중첩한다. 동작 (a) 은 금속 라인의 노출된 표면에 금속-함유 전구체가 부착 또는 결합되게 초래할 수도 있다. 금속-함유 전구체는 제 1 금속을 함유한다. 필수적이지는 않지만 통상적으로, 금속-함유 전구체의 제 1 금속은 금속 라인의 금속과는 상이하다. 예들로서, 제 1 금속은 알루미늄, 티타늄, 마그네슘, 또는 칼슘일 수도 있다.
특정한 실시형태들에서, 방법은 또한, 동작 (a) 을 수행하기 전에 금속 라인의 노출된 표면을 세정하는 동작을 포함한다. 몇몇 실시형태들에서, 방법은 또한, 동작 (a) 을 수행하기 전에 금속 라인의 노출된 표면으로부터 산화물을 제거하는 동작을 포함한다.
특정한 실시형태들에서, 동작 (a) 은 화학 기상 증착 반응을 포함한다. 몇몇 경우들에서, 동작 (a) 은 제 1 금속이 금속 라인의 노출된 표면 상에 증착하는 것을 초래한다. 다른 경우들에서, 금속-함유 전구체 또는 그의 변형된 버전이 노출된 금속 표면에 부착 또는 결합된다.
특정한 실시형태들에서, 금속-함유 전구체는 유기알루미늄 화합물, 유기마그네슘 화합물, 유기티타늄 화합물, 또는 유기칼슘 화합물이다. 특정한 실시형태들에서, 실리콘-함유 전구체는 실란 또는 대체된 실란이다. 다양한 구현들에서, 실리콘 함유 전구체는, 틈새 (interstitial) 영역들 내의 금속 라인의 노출된 표면에 부착되며, 여기서, 금속-함유 전구체는 금속 라인에 부착 또는 결합되지 않는다.
몇몇 실시형태들에서, 방법은 금속 라인의 노출된 표면 상의 금속-함유 전구체 또는 제 1 금속의 적어도 일부를 유전체 재료로 변환시키는 동작을 포함한다. 예들로서, 유전체 재료는 제 1 금속 및 산소, 탄소, 또는 질소를 함유한다. 필수적이지는 않지만 통상적으로, 제 1 금속의 층의 적어도 일부를 유전체 재료로 변환시키는 동작은 동작 (c) 이전에 수행된다. 대안적인 실시형태들에서, 금속-함유 전구체는 동작 (c) 이전에 유전체 재료로 변환되지 않는다. 몇몇 구현들에서, 동작 (c) 은 플라즈마의 존재 시에 수행된다.
금속 라인은 상호접속 라인일 수도 있다. 그것은, 45나노미터 기술 노드 또는 22나노미터 기술 노드, 또는 더 진보된 기술 노드와 연관된 치수들로 제조된 디바이스의 일부일 수도 있다. 상기 방법은, 캡핑층 위에 확산 장벽을 형성하는 동작을 부가적으로 포함할 수도 있다. 몇몇 경우들에서, 확산 장벽은 실란 탄화물이다.
본 발명의 다른 양태는 반도체 디바이스의 전류 전달 금속 라인 상에 캡핑층을 형성하기 위한 장치에 관한 것이다. 특정한 실시형태들에서, 장치는 다음의 엘리먼트들: 프로세싱 동안 웨이퍼를 홀딩하기 위한 웨이퍼 홀딩 엘리먼트를 포함하는 반응 챔버; 금속-함유 전구체 및 실리콘-함유 전구체를 전달하기 위한 반응 챔버로의 하나 이상의 유입구들; 및 여기에 기재된 방법들과 관련된 동작들과 같은 동작들을 수행하기 위한 명령들을 포함하는 제어기를 포함한다. 몇몇 경우들에서, 제어기는 장치가 다음의 동작들: (i) 금속-함유 전구체가 웨이퍼 상의 금속 라인의 노출된 표면에 부착 또는 결합되는 조건들 하에서 금속-함유 전구체를 반응 챔버로 전달하는 동작; (ii) 실리콘-함유 전구체를 반응 챔버에 전달하는 동작; 및 (iii) 실리콘-함유 전구체의 적어도 일부가 금속-함유 전구체에 의해 변형된 바와 같은 노출된 표면과 상호작용하게 함으로써 금속 라인 상에 캡핑층을 형성하는 동작을 수행하게 하도록 설계 또는 구성된다.
특정한 실시형태들에서, 장치는 플라즈마 생성기를 부가적으로 포함한다. 몇몇 그러한 실시형태들에서, 제어기는 반응 챔버에서 플라즈마를 생성하면서 캡핑층을 형성하기 위한 명령들을 포함한다. 몇몇 실시형태들에서, 제어기는 동작 (i) 전에 웨이퍼를 사전세정하기 위한 명령들을 포함한다.
몇몇 실시형태들에서, 반응 챔버는 다수의 스테이션들을 포함한다. 그러한 경우들에서, 제어기는 동작 (i) 동안 제 1 스테이션에 웨이퍼를 홀딩하고, 제 2 스테이션으로 웨이퍼를 이동시키며, 동작 (ii) 동안 제 2 스테이션에 웨이퍼를 홀딩하기 위한 부가적인 명령들을 포함할 수도 있다.
몇몇 구현들에서, 제어기는 금속 라인의 노출된 표면 상의 금속-함유 전구체, 또는 그로부터 유도된 금속의 적어도 일부를 유전체 재료로 변환시키기 위한 부가적인 명령들을 포함한다.
이들 및 다른 특성들은 관련 도면들을 참조하여 상세히 후술될 것이다.
도 1은 본 발명의 특정한 실시형태들을 표현하는 흐름도이다.
도 2는 2개의 캡핑 시퀀스 메커니즘들을 도시하며, 그 중 하나는 유전체 화합물로 변환되는 흡착된 금속 전구체를 갖고, 다른 하나는 갖지 않는다.
도 3은 그 중에서도, 금속 전구체로의 초기 노출 후속하는 실란에 대한 노출을 이용했던 프로세스, 단지 실란만을 이용했던 프로세스, 및 먼저 실란을 후속하여 금속 전구체를 이용했던 프로세스를 사용하는 결과들을 도시한다.
도입 및 맥락
IC 제조 동안 직면되는 하나의 도전적인 문제점은 전자이동 (electromigration) 실패이다. 전자이동은, 상호접속에 의해 경험되는 높은 전류 밀도들이 전류를 이용한 금속 원자들의 이동을 유도하고, 그에 따라 상호접속들 내의 보이드들의 형성을 유도할 경우 발생한다. 궁극적으로, 그러한 보이드들의 형성은 디바이스의 실패를 유도할 수도 있다. IC 디바이스들의 진행중인 소형화 동안, 상호접속 치수들은 감소하며, 더 큰 진류 밀도들이 상호접속들에 의해 경험된다. 그 결과, 전자이동 실패의 확률이 소형화에 따라 증가한다. 구리가 심지어 구리 상호접속들에서 알루미늄보다 큰 전자이동 저항을 갖지만, 전자이동 실패는, 25nm 기술 노드, 22nm 기술 노드 및 그보다 뛰어난 (beyond) 기술 노드에서 상당한 신뢰도 문제가 된다.
전자이동 실패는 다음의 원인들에 기여한다. 먼저, 구리 표면은, 구리 산화물을 형성하기 위한 공기 또는 미량의 산소로의 노출 시에 용이하게 산화될 수 있다. 불운하게도, 구리 산화물은 비교적 약한 결합 에너지 (＜200kJ/mol) 를 가지며, 따라서, 전기 전류에 노출된 경우 용이하게 약화된다. 비교하여, SiO2, Al2O3, 및 TiO2와 같은 다른 산화물들은 더 높은 결합 에너지 (＞300kJ/mol) 를 갖는다. 추가적으로, 불량한 계면 결합 에너지가 존재하며, 따라서, 유전체 구리 확산 장벽층 (예를 들어, SiN, SiC, 또는 SiCN) 과 전류 운반 라인 내의 구리 사이에 불량한 부착이 존재한다. 불량한 부착은, 구리-금속 상호작용들과 비교하여 표면 구리 산화물의 존재 및/또는 유전체 확산 장벽 재료들 (예를 들어, SiN, SiC, 또는 SiCN) 과 구리 사이의 약한 결합 강도에 기여된다.
상호접속들의 전자이동 성능을 개선시킬 수 있는 금속 (예를 들어, 구리) 라인들과 유전체 확산 장벽 (또는 에칭 중지) 층들 사이의 계면에 상주하는 부착층들이 여기서 제공된다. 그러한 캡들을 형성하기 위한 방법들이 또한 설명된다. 유리하게, 설명된 부착층들은, 상호접속 저항을 현저히 증가시키지 않으면서, 유전체 확산 장벽층을 갖는 그의 계면에서 금속 라인의 상부 부분 상에 상주하는 매우 얇은 층들로서 형성될 수 있다. 몇몇 실시형태들에서, 금속 라인으로의 캡핑 재료의 실질적인 확산이 발생하지 않으며, 부착층은, 예를 들어, 라인의 상단 부분의 또는 그 내의 라인 최상단에서 깔끔하게 분리된다.
상호접속 표면들 상에서의 부착층들의 형성은, 구리 듀얼 다마신 프로세싱의 맥락 및 단일 다마신 프로세싱을 포함하는 다른 프로세싱 방법들에서 달성될 수도 있으며, 구리보다 뛰어난 다양한 상호접속 금속들에 적용될 수 있다. 예를 들어, 이들 방법들은 알루미늄, 금, 및 은-함유 상호접속들에 적용될 수 있다.
구리 상호접속들을 보호하기 위한 다른 이용가능한 기술들은 다음을 포함하며, 이들 각각은 여기에 기재된 부착층 실시형태들과 함께 사용될 수도 있다.
1. 도펀트 확산
구리 내의 합금 엘리먼트 (이종 (foreign) 금속 원자들) 는, 격자로의 도펀트 및 구리의 상호작용들로 인해 EM 성능을 개선시킬 수 있다. 몇몇 실시형태들에서, 이러한 접근법은 Cu 전기도금을 위해 Cu-Al 합금 시드층을 사용함으로써 구현된다. 이러한 접근법에서, 비아들 및 트렌치들이 유전체 층에서 형성된 이후, 및 그들이 (Ta, Ti, W 및 그의 질화물들을 포함할 수도 있는) 부분적으로 도전성인 확산 장벽 재료와 컨포멀하게 (conformally) 라이닝 (line) 된 이후, 구리 및 알루미늄 양자를 함유하는 시드층 재료는 통상적으로 PVD에 의해 컨포멀하게 증착된다. 그 후, 비아들 및 트렌치들은 통상적으로 전기도금에 의해 구리로 채워지며, 알루미늄은 통상적으로 열 어닐링 이후 구리-채워진 라인들로 확산하도록 허용된다. 다른 실시형태들에서, 구리 라인들이 구리로 채워진 이후, 알루미늄의 층은 (예를 들어, PVD 또는 CVD에 의해) 구리 표면 상에 증착되며, 열 어닐링이 구리로의 알루미늄 확산을 허용하도록 수행된다.
2. 자체-정렬된 장벽 (SAB)
구리 표면 상의 캡핑층은 또한, 구리 전자이동 저항을 개선시킬 수 있다. 몇몇 실시형태들에서, 이러한 접근법은 금속 합금 캡 증착, 예를 들어, CoWP 캡 증착을 사용하여 달성된다. 이러한 접근법에서, CoWP 층은, 인접한 유전체 상에 증착하지 않으면서 구리 표면 상에 선택적으로 무전해 증착된다. 그러한 캡들은 구리 상호접속들의 전자이동 성능을 상당히 개선시킬 수 있다. 그러나, 이러한 종류의 금속 장벽들의 잠재적인 결함은, 그들의 증착 선택도가 IMD 유전체 표면 상에서 통상적으로 불량하다는 것이다. 따라서, 구리 라인들 사이에 증착된 금속 엘리먼트들은, 누설 전류를 초래할 수 있으며, 불량한 TDDB (시간 의존 유전체 파손 (breakdown) 를 초래할 수 있다.
다른 실시형태들에서, PECVD 자체-정렬된 장벽들이 사용되며, 여기서, CuSiN 장벽층들은 PECVD를 사용하여 구리 라인들 내에 형성된다. 이러한 방법은 상술된 CoWP 캡핑의 잠재적으로 불량한 선택도 이슈들을 완화시킨다. 이러한 방법에서, 구리 표면은 구리 산화물을 제거하도록 사전-세정되고, 실란은 플라즈마의 부재시에 기판과 접촉하여, 유전체와 반응하지 않으면서 상호접속의 상부 표면에서 구리 규화물을 선택적으로 형성한다. 그 후, "질소 피닝" 이, CuSiN 장벽을 형성하기 위해 NH3 어닐링/플라즈마를 적용함으로써 달성된다. 즉, SuSiN 장벽은, 증착 기술보다는 구리 상호접속의 표면을 변형시킴으로써 형성된다. 이러한 기술은, 전자이동 개선과 도전성 라인 저항 증가 사이에 트레이드-오프를 갖는다. PECVD 자체-정렬된 장벽들의 예들은 2007년 3월 20일자로 출원된 미국 특허 제 7,704,873호 및 2010년 1월 15일자로 출원된 미국 특허 출원 제 12/688,154호에 설명되어 있으며, 그 각각은 그 전체가 여기에 참조로서 포함된다.
프로세스 구현들
기재된 방법들은, 실리콘과 결합된 금속 또는 금속-함유 화합물의 층을 갖는 구리 라인들의 노출된 표면들을 캡핑한다. 몇몇 경우들에서, 금속 또는 금속-함유 화합물은 원자층을 형성한다. 부가적으로, 실리콘은 CuSiHx을 특징으로 하는 재료를 형성할 수도 있다. 특정한 실시형태들에서, 방법들은 먼저, 예를 들어, 피닝 처리에 의해 유전체 화합물 (산화물, 질화물, 탄화물, 또는 이들의 혼합물들) 로 선택적으로 변환될 수도 있는 흡착된 전구체 또는 금속 원자들의 원자층을 형성하도록 금속 함유 전규체로 Cu 표면을 노출시키는 단계를 수반한다. 실란 또는 다른 실리콘-함유 전구체로의 후속 노출은 변환될 금속 원자들을 이용하여 또는 그 원자들 없이 진행될 수도 있다. 금속 및 실리콘 결합 프로세스는, 부착이 금속 화합물 또는 실란만을 적용하는 것으로부터 초래하는 프로세스들과 비교하여, 후속하여 증착된 장벽층의 구리로의 부착을 개선시킬 수도 있다. 결합 캡핑 시퀀스는 또한, (예를 들어, 약 1% 미만으로) 구리 라인들에서의 저항 시프트를 제한할 수도 있다. 부가적으로, 전자이동에 대한 저항이 상당히 개선될 수도 있다.
도 1은, 부분적으로 제조된 반도체 디바이스가 전류 운반 라인들의 전자이동 저항을 개선시키도록 처리된 프로세스 흐름 (101) 을 나타낸다. 도 1의 예에서, 부분적으로 제조된 디바이스는 노출된 구리 다마신 라인들을 갖는다. 블록 (103) 을 참조한다.
도 1에서 참조된 바와 같이, 통상적은 프로세스는 초기에, 노출된 라인들 상에 형성된 모든 또는 거의 모든 구리 산화물을 제거하기 위해, 노출된 구리 라인들을 포함하는 부분적으로 제조된 기판을 사전처리하는 단계를 수반한다. 블록 (105) 을 참조한다. 사전처리 단계 동안 또한 제거되는 구리 라인들 상에 다른 오염물들 또는 잔해물 (debris) 이 존재할 수도 있다. 감소한 플라즈마들 및/또는 자외선 방사로의 노출을 포함하는 다양한 사전처리 기술들이 이용될 수도 있다. 구리 라인들의 사전처리 및 결과적인 표면 조건에 대한 부가적인 세부사항들을 위해, (그 전체가 여기에 참조로서 포함되는) 2010년 1월 15일자로 출원된 미국 특허출원 제 12/688,154호 [대리인 도켓 넘버 NOVLP321] 를 참조한다.
특정한 실시형태들에서, 이후에 설명되는 금속 및 실리콘-함유 화합물들의 증착 전에 구리 라인들 상에 작은 양의 잔류 구리 산화물을 존재하게 남기는 것이 바람직할 수도 있다. 특정한 실시형태들에서, 구리 산화물의 제거가 수행되지 않는다.
구리 라인들이 적절하게 사전처리된 이후, 기판 표면은 금속-함유 전구체로 노출된다. 도 1의 블록 (107) 을 참조한다. 이것은, 구리 라인들의 노출된 표면들 상으로의 전구체의 화학적 및/또는 물리적 흡착을 초래한다. 일 구현에서, 습수된 전구체는 추가적인 화학적 변환 없이 실리콘-함유 전구체로 노출된다. 다른 옵션들에서, 금속-함유 전구체가 먼저 변환된다. 블록 (109) 을 참조한다. 다양한 변환 프로세스들이 참조로서 이전에 포함된 미국 특허출원 제 12/688,154호에 설명되어 있다. 이들 변환 프로세스들 중 임의의 프로세스는 여기에 설명된 방법과 함께 사용하기에 적합하다. 일 예로서, 전구체는 구리 라인 표면들 상에 금속 질화물 또는 금속 아민을 형성하기 위해 암모니아 또는 다른 질소 함유 반응물에 노출될 수도 있다.
몇몇 실시형태들에서, 전구체는, 사전처리 이후 표면에 남아있는 (또는, 대안적으로, 금속 전구체로의 노출 전에 구리 표면을 변경시키도록 고의적으로 도입된) 산소 원자들을 통해 노출된 구리 표면에 부착된다. 산소 원자들을 통한 결합이 (후술되는) 도 2에 도시되어 있다.
광범위한 범위의 적절한 금속-함유 전구체들이, 참조로서 또한 포함되는 미국 특허출원 제 12/688,154호에 설명되어 있다. 부가적으로, 노출된 구리 라인 표면들에 금속 전구체를 흡착 또는 그렇지 않으면 부착하기 위한 조건들의 범위가, 참조로서 또한 포함되는 미국 특허출원 제 12/688,154호에 설명되어 있다. 또한, 그 출원은 적절한 증착 장치의 설명들을 포함하며, 그러한 장치의 설명을 위한 참조로서 포함된다.
특정한 실시형태들에서, 금속 전구체 증착의 하나 이상의 부가적인 사이클들이 수행된다. 이들 부가적인 사이클들의 임의의 하나 이상은 상술된 바와 같은 화학 변환 단계와 커플링될 수도 있다. 특정한 실시형태들에서, 금속 전구체 증착의 1개와 약 10개 (또는 1개와 약 6개) 사이의 부가적인 사이클들이 수행된다. 이들 사이클들의 임의의 하나, 2개 또는 그 이상이 화학 변환과 커플링된다. 특정한 실시형태들에서, 모든 부가적인 사이클들은 변환 단계와 커플링된다. 이들 부가적인 사이클들은 동작들 (111, 107, 및 109) 에 의해 도 1에 도시되어 있다.
금속 전구체가 노출된 구리 표면들에 부착되고, 및 질화물 또는 다른 금속 함유 재료로 선택적으로 변환된 이후, 기판은 실란 또는 다른 실리콘-함유 전구체에 노출된다. 도 1의 블록 (113) 을 참조한다. 실리콘-함유 전구체로의 이러한 노출은, 구리 라인들로의 후속하여-증착된 장벽 또는 에칭 중지층의 부착을 상당히 개선시키는 것으로 발견된다. 이를 나타내는 데이터가 표 1 (부착 에너지) 에 도시되어 있다.
도 1의 도시된 프로세스는, 금속 및 실리콘-함유 부착 촉진층을 함유하는 기판 표면 위에서의 장벽층의 형성으로 종결된다. 부착 촉진층과 장벽층 사이의 결과적인 계면은 디라미네이션 (delamination) 및 전자이동 손상에 저항이 있다.
특정한 실시형태들에서, 구리로의 실란의 확산을 방지하는 조건들 하에서 실란 또는 다른 실리콘-함유 전구체가 기판으로 전달되는 것이 바람직하며, 이는 현재 운반 라인들의 저항에 대해 네거티브한 영향을 초래할 것이다. 이와 관련하여, 암모니아와 함께 실란을 전달하는 것이 구리로의 실리콘의 비교적 매우 작은 확산을 초래한다는 것이 발견된다. 추가적으로, 흡착된 금속 전구체는 또한, 구리로의 실리콘 확산을 방지하기 위해 실리콘과 반응할 수도 있다. 한편, 수소와 함께 실란을 전달하는 것은 이러한 유익한 효과를 갖지 않을 수도 있다. 따라서, 특정한 실시형태들에서, 실리콘 함유 전구체는 수소의 부재 시에 (또는 수소가 실질적으로 존재하지 않으면서) 기판 표면으로 전달된다. 특정한 실시형태들에서, 실리콘-함유 전구체는 암모니아 또는 다른 질소 함유 화합물과 함께 전달된다.
일 실시형태에서, 실란 또는 다른 실리콘-함유 전구체는, 약 400℃ 이하 또는 약 300℃ 이하의 기판 온도의 기판에 전달된다. 특정한 실시형태에서, 온도는 약 280℃이다. 추가적인 실시형태에서, 실란 대 암모니아의 볼륨 비율은 약 5:1 내지 약 700:1 이다. 몇몇 경우들에서, 비율은 약 12:1과 약 100:1 사이에 있을 수도 있다. 몇몇 예들에서, 실란은 약 120sccm의 비율로 전달되고, 암모니아는 약 7000sccm의 비율로 전달된다.
실란 또는 다른 실리콘-함유 전구체를 전달하기 위한 추가적인 예들 및 적절한 옵션들은, 그 전체가 참조로서 여기에 포함되며 2010년 4월 27일자로 등록되어 이제 미국 특허 제 7,704,873호인 2007년 3월 20일자로 출원된 미국 특허출원 제 11/726,363호에서 제공된다. 그 출원은 또한, 적절한 증착 장치의 설명들을 포함한다. 또한, 발명자들로서 Chattopadhyay 등인 2007년 2월 20일자로 출원된 발명의 명칭이 "Protective Self-aligned Buffer Layers for Damascene Interconnects" 인 미국 특허출원 제 11/709,293호, 및 발명자들로서 van Schravendijk 등인 2004년 11월 3일자로 출원된 발명의 명칭이 "Protection of Cu Damascene Interconnects by Formation of a Self-aligned Buffer Layer" 인 미국 특허출원 제 10/980,076호를 참조하며, 이들 모두는, 여기에 기재된 발명에 공통적인 프로세스 동작들 및 서브-구조들의 기재를 위해 그리고 그 전체들이 참조로서 여기에 포함된다.
몇몇 실시형태들에서, 금속 함유 전구체가 변환되는 경우들보다 금속 함유 전구체가 변환되는 않는 기판들을 처리할 경우 4내지 5배의 더 많은 실란이 요구된다. 예를 들어, 상기 실란 투여 (dosing) 조건들을 사용할 경우, 실란 암모니아 혼합물은 약 14초 동안 변환되지 않은 금속을 갖는 기판에 노출될 필요가 있지만, 동일한 혼합물은, 금속 함유 전구체가 이전에 변환된 경우 3초 동안만 기판에 노출될 필요가 있다.
금속 또는 금속-함유 전구체로의 노출이 Cu 부착에 대한 장벽층을 개선시킨다는 것이 믿어진다. 그러나, 화합물의 입체 장애 (steric hindrance) 로 인해, Cu 표면에 결합된 금속 원자들의 농도는 제한된다. 즉, 노출된 구리 표면 상의 다양한 사이트들은 금속 또는 금속 화합물의 부착에 이용가능하지 않다. 틈새 영역에서, 드러난 (bare) Cu 표면은 금속 원자들에 의해 "피닝" 되지 않는다. 후속 SiH4 노출을 이용하는 설명된 실시형태들에서, 작은 SiH4 분자는 틈새 영역에 도달하고 구리-실리콘 재료 (예를 들어, CuSiHx) 를 형성할 수 있어서, 더 많은 표면 앵커링 (anchoring) 사이트들 (및 그에 따른 더 양호한 부착) 을 제공한다. 부가적으로, SiH4는, 흡착된 금속 전구체가 먼저 피닝 처리를 겪지 않으면, 금속 규화물 (몇몇 경우들에서는 MSiHx) 로 금속 원자들 (M) 을 변환시킬 수도 있다. 금속-함유 화합물 및 CuSiHx 양자를 형성하는 시너지 효과는 계면에서 고밀도의 불안정한 결합을 제공하며, 따라서, Cu와 장벽층 사이의 부착 강도를 추가적으로 개선시킨다.
금속 또는 도전성 금속-함유 화합물이 공유 결합들을 통해 Cu 표면에 결합될 수도 있으므로, 기재된 캡핑 시퀀스는 또한, Cu의 저항 시프트를 (예를 들어, 약 1% 미만으로) 최소화시키며, 이는 금속 또는 금속 규화물이 Cu 라인으로 확산하는 것을 방지한다. 금속 화합물 층의 존재는 또한 Cu 표면으로의 실리콘의 액세스를 제한하며, 따라서, CuSix의 형성으로부터 유해한 Rs 시프트를 최소화시킨다. (먼저 실란, 그 후, 금속-함유 전구체에 노출된 기판에 관한) 반전된 실리콘 도핑 시퀀스가 아마도 금속 규화물의 형성 및 그의 Cu로의 확산으로 인해, ＞10% Cu Rs 시프트를 초래할 수 있음이 관측된다.
도 2는 2개의 캡핑 시퀀스 메커니즘들을 도시하며, 하나는 유전체 화합물로 변환될 흡착된 금속 전구체를 갖고 다른 하나는 갖지 않는다. 도면에서, "AP" 는 흡착 촉진기 (또는 금속-함유 전구체) 를 지칭한다. 도면의 상부 패널은, 금속 전구체가 실란으로의 노출 전에 변환되지 않는 프로세스를 도시한다. 하부 패널은, 전구체가 실란 노출 이전에 변환되는 프로세스를 도시한다. 어느 경우든, 실리콘 수소화물 잔기 (moiety) 들이, 금속 화합물에 의해 이전에 점유되지 않았던 구리 표면 상의 사이트들을 점유함을 유의한다.
여기에 기재된 방법들 및 구조들이 도 2에 도시된 메커니즘으로 제한되지 않음을 이해해야 한다. 예를 들어, 금속 화합물이 산소 원자를 통해 구리 표면에 링크되었다는 것을 도면이 도시하지만, 이것이 그 경우일 필요는 없다. 추가적으로, 변환된 금속 함유 전구체가 아민기들을 포함하는 것으로 도면이 도시하지만, 이것이 그 경우일 필요는 없다.
기재된 시너지 캡핑이 PECVD 툴에서 수행될 수도 있다. 멀티-스테이션 툴이 특히 유리하며, 적어도 하나의 스테이션은 금속 함유 전구체의 투여를 위해 사용되고, 상이한 스테이션은 실란 또는 다른 실리콘-함유 전구체의 투여를 위해 사용된다. 대안적으로, 모든 이들 동작들은 상이한 케미스트리들의 공통-반응을 방지하기 위해 적절한 퍼지를 이용하여 하나의 스테이션 상에서 결합될 수도 있다.
금속 전구체가 실란 처리 이전에 투여되는 다양한 실시형태들에서, 구리 라인들의 저항은 낮게 유지된다. 도 3을 참조한다. 실란 처리가 금속 전구체 처리 이전에 수행된 경우 동일한 것이 반드시 참일 필요는 없다. 중요하게는, 금속 전구체로의 초기 노출, 후속하여 실란으로의 노출을 이용했던 도 3의 2개의 프로세스들이 실란만을 이용하거나 먼저 실란 후속하여 금속 전구체를 이용하는 프로세스보다 더 양호한 성능을 나타냈다.
표 1은 다양한 프로세스들에 대한 Cu-장벽 계면의 접착 강도를 나타낸다. 4개의 포인트의 벤딩 (bending) 프로브가 측정들을 행하기 위해 이용되었다. 구리-NDC (질소 도핑된 탄화물 (장벽층)) 계면에서의 디라미네이션은 바람직하지 않다. NDC-접착제 계면에서의 디라미네션은, 그것이 Cu-NDC 계면이 디라미네이션에 강하게 저항이 있다는 것을 표시하므로 바람직하다.
Figure pct00001
AP + 변환 및 AP + 변환 + 실란이 상당한 결과들을 제공할 수 있음을 유의해야 한다. 그러나, 비-실란 프로세스가 실란 프로세스의 결과만큼 양호한 결과들을 제공하기 위해, 변환 프로세스는 상당히 긴 시간 기간 동안 수행되어야 한다. 요구되는 지속기간들은, 예를 들어, 유전체의 유전 상수를 증가시킴으로써 디바이스에 손상을 줄 수 있다.
노출된 구리 라인들을 갖는 다마신 구조
구리 도전성 루트들은, PVD, 전기도금, 무전해 도금, CVD 등을 포함하는 다수의 기술들에 의해 트렌치들 및 비아들에서 인레이될 수 있다. 트렌치들 및 비아들은, 실리콘 이산화물일 수도 있지만 더 통상적으로는 낮은-k 유전체 재료인 금속간 유전체의 층에 형성된다. 통상적으로, 약 3.5미만, 바람직하게는 약 3.0미만, 및 종종 약 2.8보다 낮은 k 값을 갖는 재료들이 층간 유전체들로서 이용된다. 이들 재료들은 플루오린 또는 탄소 도핑된 실리콘 이산화물, 유기-함유 낮은-k 재료들 및 다공성 도핑된 실리콘 이산화물계 재료들, 및 당업자들에게 알려진 다른 재료들을 포함하지만 이에 제한되지 않는다. 그러한 재료들은, 예를 들어, PECVD 또는 스핀-온 (spin-on) 방법들에 의해 증착될 수 있다.
몇몇 실시형태들에서, 비교적 불량한 기계적 속성들을 갖지만 낮은 유전 상수를 갖는 ULK 유전체들 (예를 들어, 약 2.8보다 작고 빈번하게는 약 2.4보다 작은 k를 갖는 유전체) 은,디바이스의 전기 성능을 최대화시키기 위해 사용된다. 기계적으로 약한 다공성인 유기 유전체들이 사용된 경우, 특수한 주의 (care) 가 프로세싱 단계들 동안 유전체 손상을 감소시키도록 종종 취해진다. 몇몇 실시형태들에서, 노출된 ULK 유전체를 보호하기 위해, 캡핑층 형성 시에 다이렉트 플라즈마의 사용이 전체적으로 회피될 수도 있다.
언급된 바와 같이, 기재된 실시형태들은, 45nm 기술 노드, 또는 22nm 기술 노드 및 이들보다 뛰어난 기술 노드들에서의 디바이스들에 대한 상호접속들과 함께 작동할 경우 특히 유용하다.
노출된 구리 표면들의 사전세정
일반적으로, 기판은 그의 표면으로부터 오염물들을 제거하기 위해 동작 (203) 에서 선택적으로 사전-세정된다. 예를 들어, 기판은, 구리 표면으로부터 구리 산화물의 일부 또는 전부를 제거하기 위해, 플라즈마에서 환원 가스 (예를 들어, 플라즈마 방전에서 H2, N2, NH3 및 그의 혼합물들로 이루어진 그룹으로부터 선택된 가스) 에 기판을 노출시킴으로써 사전세정될 수도 있다. 몇몇 실시형태들에서, H2 플라즈마를 이용한 사전-세정은 특정하게 개선된 특징들을 디바이스들에 제공한다. 사전-세정 동안의 프로세스 가스는 또한, He, Ar 등과 같은 캐리어 가스를 포함할 수 있다. 일 예에서, 사전-세정은 약 200 - 400℃의 온도, 약 1.5 - 4 Torr의 압력, 및 약 4,000 - 10,000 sccm의 H2 유동율로 PECVD 챔버에서 수행된다. 고주파수 (HF) 및 저주파수 (LF) 컴포넌트를 함유할 수도 있는 플라즈마가 점화되고, 하나의 300mm 웨이퍼 당 200 - 1000W의 총 전력으로 유지된다. 몇몇 실시형태들에서, 사전-세정 동작 동안 0.1 - 1.5W/cm2의 HF 전력 및 약 0 - 0.8 W/cm2의 LF 전력을 사용하는 것이 바람직하다. 다른 예에서, NH3는 H2 대신 환원 가스로서 사용되며, 약 6,000 내지 8,000sccm의 범위에 있는 유동율로 프로세스 챔버로 흐른다. N2 캐리어 가스는 약 2,000 - 4,000sccm의 유동율로 챔버로 흐른다. 사전-세정 처리는 수초, 예를 들어, 약 6 - 20초 사이에서 지속될 수 있다.
몇몇 실시형태들에서, 사전-세정은, 구리 산화물을 완전히 제거하는 것이 아니라 구리 표면 상에 Cu-O 결합들의 단일층에 관해 남겨지기 위해 수행된다. 이러한 작은 양의 산화물은 M2-O 결합들의 후속 형성에 유용할 수도 있다. 바람직하게, 10Å을 초과하지 않는 Cu-O 층이 이들 실시형태들에서 표면 상에 남겨져야 한다. 제어된 구리 산화물 제거는, 플라즈마 조건들 뿐만 아니라 사전-세정의 지속기간을 제어함으로써 달성될 수 있다.
몇몇 실시형태들에서, 다이렉트 플라즈마 노출보다 더 온화한 방법들을 사용하여 사전-세정을 수행하는 것이 바람직하다. 다이렉트 플라즈마 노출에 의해 용이하게 손상을 입을 수 있는 연약한 (delicate) ULK 유전체들에 구리 라인들이 삽입되는 경우 이들 더 온화한 방법들이 특히 유리하다.
몇몇 실시형태들에서, 구리 산화물의 완전한 또는 부분적인 제거는, H2, N2, NH3 및 이들의 혼합물들로 이루어진 그룹으로부터 선택되는 가스를 포함하는 원격 플라즈마를 사용함으로써 수행된다. 이러한 구현에서, 이들 가스들 중 하나 이상 (예를 들어, H2와 N2의 혼합물 또는 NH3와 N2의 혼합물) 이, 웨이퍼 기판을 홀딩하는 챔버로부터 물리적으로 분리되는 챔버에서 플라즈마를 형성하는데 사용된다. 그 후, 형성된 플라즈마는, 라디컬들을 남기면서, 이온들의 플라즈마를 고갈시키는 (deplete) 이온 필터로 전달 라인을 통해 안내된다. 결과적인 라디컬-풍부 (radical-rich) 프로세스 가스는 기판을 하우징하는 챔버에 유입구 (예를 들어, 샤워헤드) 를 통해 전달된다. (몇몇 실시형태들에서, 거의 없거나 실질적으로 없는 이온 종들을 함유하는) 라디컬-풍부 프로세스 가스는 기판 표면에 접촉하고, 원하는 바와 같이 부분적으로 또는 완전하게 구리 산화물을 제거한다. 다이렉트 플라즈마에 포함되는 고 에너지 이온들이 유전체 손상에 관련되기 때문에, 이온-없는 (ion-poor) 원격 플라즈마의 사용은 사전-세정을 수행하는 온화하고 효율적인 방식을 제공한다. 원격 플라즈마 시스템들의 적절한 예들은, 캘리포니아 샌호세 소재의 노벨러스 시스템스에 의해 제공된 제품들의 GammaTM 라인에서 발견된다.
다른 실시형태들에서, 구리 산화물의 완전한 또는 부분적인 제거는, H2, N2, NH3 및 그의 혼합물들로 이루어진 그룹으로부터 선택되는 가스와 같은 환원 가스의 존재 시에 자외선 (UV) 방사 처리를 사용함으로써 수행된다. 이러한 구현에서, 기판이 UV 광을 이용하여 조사되는 동안, 이들 가스들 중 하나 이상 (예를 들어, H2와 N2의 혼합물 또는 NH3와 N2의 혼합물) 은 기판에 접촉한다. 예를 들어, 여기에 설명된 실시형태들에서의 사용에 적합한 UV 처리의 장치 및 방법들의 세부사항들을 제공하는 목적을 위해 그 전체가 참조로서 여기에 포함되는 B.Varadarajan 등의 발명의 명칭이 "UV and Reducing Treatment for K Recovery and surface Clean in Semiconductor Processing" 인 2009년 11월 12일자로 출원된 공동 소유된 가특허출원 제 61/260,789호에 설명된 것과 같은 장치 및 프로세스 조건들이 설명되어 있다. 설명된 UV 처리는 구리 산화물의 제어가능한 제거를 위해 사용될 수 있으며, 여기서, 제거된 산화물의 두께는 UV 노출의 지속기간, 프로세스 가스 조성, 기판 온도, 및 다른 조건들에 의해 제어될 수 있다.
몇몇 실시형태들에서, 사전-세정은 플라즈마-프리 (plasma-free) 환경에서의 열 처리에 의해 달성된다. 예를 들어, 웨이퍼는 H2, N2, NH3, N2 또는 그의 혼합물들을 포함하는 분위기에서 약 15 내지 60초 동안 적어도 약 200℃의 온도로 가열될 수도 있다. 그러한 열 처리는 부분적인 구리 산화물 제거를 위해 사용될 수도 있으며, 연약한 ULK 유전체들을 포함하는 기판들을 처리하기에 특히 유리하다.
몇몇 실시형태들에서, 원하는 두께로 구리 산화물을 제어가능하게 제거하는 것 대신에, 구리 표면으로부터 구리 산화물을 완전히 제거하고, 그 후, 구리 표면 상에 원하는 양의 Cu-O 결합들 (예를 들어, 10Å 이하) 을 제어가능하게 성장시키는 것이 더 효율적일 수도 있다. 조건들이 전체 산화물 층의 제거를 위해 조정되는 동안, 완전한 제거는 상술된 바와 같이, 환원 환경에서의 다이렉트 플라즈마 처리, 원격 플라즈마 처리, 열 처리 또는 UV 처리에 의해 수행될 수 있다. 그 후, Cu-O 결합들의 제어된 양의 성장은, 온도, 압력, 시간 등과 같은 제어된 조건들에서 O2, H2O, CO2, N2O 또는 이들의 혼합물들과 같은 산호-함유 가스의 엄격하게 제어된 투여로 산소-프리 구리 표면을 노출시킴으로써 구현될 수 있다. 그러한 성장은 플라즈마의 도움을 이용하거나 도움 없이 달성될 수도 있다.
노출된 구리 표면들 상에서의 금속 또는 금속 화합물 층의 형성
(구속되거나 (bound) 구속되지 않은 형태로) 금속 원자들을 결합하는 것은, 원하는 금속 엘리먼트들을 포함하는 하나 이상의 전구체들을 갖는 노출된 구리 표면을 갖는 (몇몇 실시형태들에서는 제어된 양의 Cu-O 결합들을 갖는) 기판에 접촉함으로써 구리 상호접속 구조 상으로 부가될 수 있다. 바람직한 실시형태들에서, 증착은 화학 기상 증착 (CVD) 장치에서 플라즈마의 부재 시에 수행된다. 다음은 사용될 수 있는 몇몇 예시적인 전구체들이다.
알루미늄-함유층들은 트리알킬알루미늄 전구체들 (예를 들어, 트리메틸알루미늄 (TMA), 트리에틸알루미늄 (TEA), 및 트리이소부틸알루미늄 (TIBA)) 을 이용하여 기판에 접촉함으로써 증착될 수 있다. 디메틸알루미늄 수소화물 (DMAH)과 같은 수소화물-함유 유기금속 전구체들이 또한 사용될 수 있다.
칼슘-함유층들은 칼슘 비스(2,2,6,6-테트라메틸-3,5-헵탄디오네이트)(Ca(TMHD)2), 또는 다른 적절한 전구체들과 같은 유기금속 칼슘-함유 전구체들을 이용하여 기판에 접촉함으로써 형성될 수 있다.
마그네슘-함유층들은 비스(사이클로펜타디에닐)마그네슘, 비스(에틸사이클로펜타디에닐)마그네슘, 비스(펜타메틸사이클로펜타디에닐)마그네슘, 비스(n-프로필사이클로펜타디에닐)마그네슘, 또는 다른 적절한 전구체들과 같은 유기금속 마그네슘-함유 전구체들을 이용하여 기판에 접촉함으로써 형성될 수 있다.
티티늄-함유층들은 비스(2,4-디메틸펜타디에닐)티타늄, (메틸사이클로펜타디에닐)Ti(NMe2)3; (에틸사이클로펜타디에닐)Ti(NMe2)3; (프로필사이클로펜타디에닐)Ti(NMe2)3; (메틸사이클로펜타디에닐)Ti(NEt2)3; (에틸사이클로펜타디에닐)Ti(NEt2)3; (프로필사이클로펜타디에닐)Ti(NEt2)3; (메틸사이클로펜타디에닐)Ti(NMeEt)3; (에틸사이클로펜타디에닐)Ti(NMeEt)3); (프로필사이클로펜타디에닐)Ti(NMeEt)3), (트리메틸)펜타메틸사이클로펜타디에닐티타늄, 또는 다른 적절한 전구체들과 같은 유기금속 티타늄-함유 전구체들을 이용하여 기판에 접촉함으로써 형성될 수 있다.
몇몇 실시형태들에서, 전구체 층의 두께는 흡착의 열역학에 의해 표시된 바와 같이 단일층 또는 포화층을 형성함으로써 주의깊게 제어된다. 예를 들어, 몇몇 실시형태들에서, 전구체 층 두께는 기판에 의해 흡착될 수 있는 전구체의 두께보다 크지 않다. 따라서, 몇몇 실시형태들에서, 프로세스는 흡착-제어되며, 제어가능하지 않은 큰 양의 재료의 증착이 회피된다.
몇몇 실시형태들에서, 두께에 대한 제어는, 구리 표면 상에 구리 산화물의 두께를 제어함으로써 달성된다. 이러한 경우에서, 부착층의 두께는 금속-함유 전구체와 이용가능한 구리 산화물 사이의 반응에 의해 제한될 것이다. 따라서, 제어된 작은 양의 Cu-O 결합들이 표면 상에 상주하도록 허용되면, M2-O 함유층의 두께는 Cu-O 결합들의 양에 의해 제한될 수도 있다.
다른 실시형태들에서, 전구체 층의 두께는 전구체 유동율들, 기판 노출 시간들, 기판 온도, 또는 증착 프로세스의 다른 파라미터들에 의해 제어될 수 있다.
특정한 실시형태들에서, (구속되지 않은 금속을 본래 포함할 수도 있는) 금속 전구체 층은 구리 금속 라인들 및 둘러싼 IMD 유전체 재료들 양자 상에 안정된 산화물, 질화물, 아민, 또는 탄화물 형태로 완전히 변환된다. 그러나, 몇몇 실시형태들에서, 층의 일부 또는 전부는 구리 상호접속 구조들 위에 적어도 프리 금속 (또는 적어도 임시적으로는 전구체) 의 형태로 유지된다.
상술된 방법들을 제어하는 조합들이 또한 사용될 수도 있다.
여기에 설명된 방법들이 많은 타입들의 장치에서 실시될 수도 있지만, 몇몇 실시형태들에서, 플라즈마 향상된 화학 기상 증착 (PECVD) 장치가 바람직하다. 몇몇 실시형태들에서, PECVD 장치는 고주파수 (HF) 및 저주파수 (LF) 플라즈마 생성 소스들을 제공할 수 있다. 그러나, 금속-함유 전구체 층의 증착이 플라즈마의 부재 시에 통상적으로 수행되며, 임의의 적절한 CVD 장치에서 수행될 수 있음을 유의한다. 그럼에도, 몇몇 실시형태들에서, 특정한 사전-처리들 또는 사후-처리들이 플라즈마의 사용을 요구할 수도 있으며, PECVD 장치는 여기에 설명된 시퀀스의 일부들 또는 전체 시퀀스를 수행하는데 사용될 수도 있다.
유리하게, 금속-함유 전구체 재료는 금속 표면 상으로 선택적으로 증착될 필요가 없으며, 유전체의 표면 및 금속 양자 상으로 증착될 수도 있지만, 몇몇 실시형태들에서는 그것이 구리 표면 상에 선택적으로 증착된다. 전구체 층은, 금속-함유 전구체 층의 증착을 초래하는 조건들 하에서 전구체 (예를 들어, 금속-함유 반응물) 를 이용하여 부분적으로 제조된 디바이스에 접촉함으로써 증착된다.
일 실시형태에서, 금속-함유 전구체 층은 플라즈마 방전 없이 열적으로 증착된다. 예를 들어, 휘발성 수소화물, 할로겐화물, 카르보닐, 또는 유기금속 화합물과 같은 휘발성 전구체는, 기판 표면 상에 금속-함유 재료의 층을 증착하기 위해 높은 온도로 반응 (예를 들어, 분해) 될 수도 있다. 몇몇 실시형태들에서, 전구체는 M2-O) 결합들을 형성하기 위해 구리 표면 및 유전체 양자 상의 표면 산소와 반응한다. 다른 실시형태들에서, 프리 금속 및 M2-O 결합 형성의 증착 양자가 발생할 수도 있다. 온도 범위, 기판 노출 시간, 및 다른 증착 조건들은 당업자들에 의해 이해될 바와 같이, 원하는 결과를 달성하기 위해 각각의 특정한 전구체에 대해 튜닝된다. 예를 들어, 몇몇 실시형태들에서, 구리 산화물의 원자층을 포함하는 구리 표면 상의 TMA 전구체로부터의 Al-함유층의 증착을 위한 온도 범위는, 구리 표면 상의 Al-O 결합들의 형성이 용이하게 발생하는 동안 본질적으로 프리 알루미늄이 증착되지 않도록 선택된다. 그러한 반응 레지메는 약 80 - 350℃ 사이의 기판 온도들에서 발생한다. 다른 실시형태들에서, 온도 레지메는, 프리 알루미늄 금속이 구리 상으로 증착되도록 조정될 수도 있으며, 여기서, 구리 표면은 완전히 산소-프리인 것이 바람직하다. 이러한 반응 레지메는 적어도 약 400℃의 기판 온도들로 구현될 수도 있다.
일 예에서, 휘발성 금속-함유 전구체는 챔버로 도입된다. 유기금속 화합물들, 금속 수소화물들, 금속 할로겐화물들, 및 금속 카르보닐들은 적절한 전구체들로서 기능할 수도 있다. 예를 들어, 알킬-대체된 금속 유도체들 및 사이클로펜타디에닐-대체된 금속 유도체들이 사용될 수도 있다. 전구체는, 기판 상에 금속-함유 전구체 층을 형성하기 위해 높은 온도로 반응한다. 일반적으로, 전구체의 속성에 의존하여, 증착 조건들은 원하는 품질들로 금속-함유 소스층을 증착시키도록 최적화된다. 예를 들어, 온도 범위는 전구체에 대한 특정한 분해 메커니즘을 선호하도록 최적화될 수도 있으며, 그에 의해, 원하는 바와 같이 금속-함유 소스층의 구성을 튜닝한다.
언급된 바와 같이, 다양한 금속들이 결합제로서 기능할 수 있다. 예를 들어, Al, Ti, Ca, 및/또는 Mg 뿐만 아니라 그들의 결합들이 사용될 수도 있다. 휘발성 전구체들이 알려져 있는, 여기에 기재된 기준들을 충족시키는 다른 금속들이 사용될 수도 있다. 전구체들의 예들은 위에서 이전에 리스트되었다. 몇몇 실시형태들에서, 알루미늄-함유 전구체는, 트리메틸알루미늄, 디메틸알루미늄 수소화물, 트리에틸알루미늄, 트리이소부틸알루미늄, 및 트리스(디에틸아미노)알루미늄으로 이루어진 그룹으로부터 선택된다. 몇몇 실시형태들에서, 티타늄을 포함하는 소스층들을 증착하기 위해 사용될 수 있는 전구체들의 예들은, 테트라키스(디메틸아미노)티타늄(TDMAT), 테트라키스(디에틸아미노)티타늄(TDEAT), 테트라키스(에틸메틸아미드)티타늄, 및 비스(디에틸아미노)비스(디이소프로필아미노)티타늄을 포함하지만 이에 제한되지 않는다.
상술된 바와 같이, 전구체 층은 순수한 엘리먼트 금속을 반드시 포함할 필요는 없지만, 다른 엘리먼트들, 예를 들어, H, C, N, O 등과 금속의 화합물들을 포함할 수도 있다.
언급된 바와 같이, 전구체 층은 구리 라인의 상단 상에 배타적으로 선택적으로 증착될 필요는 없지만, 유전체 층의 상단 및 구리의 상단 양자 상에 증착될 수도 있다. 그러나, 많은 실시형태들에서, 구리와 유전체 사이의 몇몇 정도의 선택도가 달성되며, 더 두꺼운 전구체 층이 구리 라인 위에 형성될 수도 있다. 특정한 전구체 및 증착 조건들에 의존하여, 광범위하게 다양한 선택도들이, 구리 라인 상으로의 전구체 층의 전체적으로 선택적인 증착으로부터, 전구체 층이 구리 및 유전체 양자 상에 동일한 두께로 증착되는 전체적으로 비-선택적인 프로세스까지의 범위로 달성될 수도 있다. 통상적으로, 트리알킬알루미늄이 전구체로서 사용된 경우, 증착은 유전체와의 접촉부 상에서의 Al-O 결합들의 용이한 형성으로 인해 비-선택적이다.
전구체 층은 금속 또는 금속 화합물 층을 형성하도록 허용될 수도 있다. 화합물은, 예를 들어, 산화물일 수도 있다. 이것은, 예를 들어, 유기금속 전구체가 금속층을 형성하기 위해 기판 표면 상에서 분해되는 경우 또는 유기금속 화합물이 Cu-O 결합들과 반응하는 경우, 자발적으로 발생할 수도 있다. 몇몇 실시형태들에서, 몇몇 전구체들 또는 반응 조건들에 대해, 흡착된 전구체가 반응하기 위해 특정한 시간 기간이 필요한 경우, 반응은 즉시 발생한다.
선택적인 변형 또는 패시베이션 (passivation) 동작은 다음의 목적들을 제공할 수도 있다. 먼저, 프리 금속이 전구체 층에 존재하면, 그것은, 부동 (immobile) 형태로, 예를 들어, M2-O, M2-C, M2-N 결합들 또는 이들의 결합들을 포함하는 형태로 금속을 변환시킴으로써 상호접속 저항을 제어하는 것을 도울 수도 있다. 바람직하게, 패시베이팅된 층은, 패시베이팅된 재료로부터 구리 라인으로 용이하게 확산될 수 없는 재료들을 포함한다. 예를 들어, 프리 알루미늄은 알루미늄 산화물, 질화물 등으로 변환될 수도 있다. 프리 알루미늄이 구리 라인으로 확산될 수 있는 동안, 질화물들 및 산화물들로 변환되는 경우, 이들 재료들은 패시베이팅된 층 내에 트랩 (trap) 되며, 구리 라인으로 진입하여 그의 저항도를 증가시킬 수 없다. 금속 또는 금속 산화물 층이 이러한 사후-처리 단계에서 변형되기 때문에, 구리 라인으로 도입되는 금속의 양은 제로로 제한되거나 감소된다.
사후-처리는 또한, 금속 전구체 층이 구리 및 유전체 양자 위에 증착되는 도전성 재료들을 포함하는 그들 실시형태들에서 유익할 수도 있다. 이들 실시형태들에서, 패시베이션은 도전성이 거의 없거나 없는 재료로 도전성 재료 (예를 들어, 금속) 를 변환시키며, 그에 의해, 인접한 구리 라인들 사이의 쇼팅 (shorting) 을 방지한다. 예를 들어, 유전체 층 상에 프리 금속 M2을 포함하는 전구체 층은, M2-O, M2-N, M2-C 결합들 또는 이들의 결합들을 포함하는 비-도전성 재료로 변환될 수 있다.
몇몇 실시형태들에서, 사후-처리는 전구체 층으로부터 잔류 유기기들 (예를 들어, 알킬기들) 을 제거하기 위해 수행된다. 예를 들어, H2를 이용한 처리는 유기기들을 제거하고 M2-H 결합들을 형성하기 위해 사용될 수도 있다. NH3, N2 및 이들의 혼합물들을 이용한 처리는 M2-N 결합들을 형성하기 위해 사용될 수도 있다. 이들 처리들은, 전구체 층이 프리 금속을 거의 포함하지 않거나 포함하지 않지만 잔류 유기 결합들을 포함하는 경우 특히 바람직하다.
일반적으로, 전구체 층의 속성 (예를 들어, 프리 금속, 잔류 알킬기들 등의 부재 또는 존재), 사용된 금속들의 속성, ILD 층의 케미스트리, 및 유전체 확산 장벽층의 속성에 의존하여 선택될 수 있는 전구체 층에 대한 다양한 사후-처리들이 가능하다.
몇몇 실시형태들에서, 사후-처리는 다이렉트 플라즈마 처리를 수반한다. 예를 들어, 노출된 전구체 층을 갖는 기판은, H2, N2, NH3 및 이들의 혼합물들로 이루어진 그룹으로부터 선택되는 프로세스 가스에서 형성되는 플라즈마를 이용하여 처리될 수도 있다. 몇몇 실시형태들에서, 전구체 층을 갖는 기판은 플라즈마에서 H2를 이용하여 처리된다. 수소 플라즈마 처리는, 전구체 층으로부터 잔류 유기기들을 제거하고, 터미널 (terminal) M2-H 결합들을 형성하기 위해 기능할 수 있다. 다른 예들에서, 기판은 플라즈마 내의 H2 및 N2의 혼합물 또는 플라즈마 내의 NH3를 이용하여 사후-처리되며, 이는 유기기들의 제거 및 M2-N 결합들의 형성을 초래한다. N2H4 및 아민들과 같은 다른 질화제 (nitridizing agent) 들이 몇몇 실시형태들에서 사용될 수도 있다.
사전-처리를 이용한 경우와 같이, 다이렉트 플라즈마 처리보다 더 온화한 처리 방법들을 사용하는 것이 종종 바람직하다. 예를 들어, 몇몇 실시형태들에서, 기판은 H2, N2, NH3 및 그의 혼합물들로 이루어진 그룹으로부터 선택된 가스로 형성된 원격 플라즈마를 사용하여 처리될 수도 있다. 상술된 바와 같이, 원격 플라즈마는, 기판을 하우징하는 챔버로부터 물리적으로 분리된 챔버에서 생성되고, 그것이 기판에 전달되기 전에 이온 종의 고갈이 발생하며, 이는 더 낮은 확률의 유전체 손상을 유도한다. 이것은, 원격 플라즈마에 포함된 라디컬들이 통상적으로 고에너지 이온들보다 덜 손상을 입기 때문이다. M2-H, 및 M2-N 결합들 뿐만 아니라 층으로부터의 유기기들의 제거는 원격 플라즈마에 의해 달성될 수 있다.
추가적으로, 온화한 사후-처리는, 이전에 참조로서 포함되었던 미국 가출원 제 61/260,789호에 설명된 방법들을 사용하여, H2, N2, NH3 및 그의 혼합물들로부터 선택된 프로세스 가스에서 UV 조사에 의해 수행될 수 있다. 그러한 UV 처리는 M2-H, 및 M2-N 결합들을 형성할 뿐만 아니라 전구체 층으로부터 유기 대체물들을 제거하기 위해 사용될 수 있다.
몇몇 실시형태들에서, 사후-처리는, 플라즈마-프리 환경에서 열 처리에 의해 달성된다. 예를 들어, 웨이퍼는 H2, N2, NH3, 또는 그의 혼합물들을 포함하는 분위기에서 적어도 약 300 내지 350℃의 온도로 가열될 수도 있다. 그러한 열 처리는, 연약한 ULK 유전체들을 포함하는 기판들을 처리하는데 특히 유리하다.
원격 플라즈마 사후-처리, 열 사후-처리, 및 UV 사후-처리는, ULK 유전체들, 특히 용이하게 손상을 입는 다공성 및 유기 유전체들이 ILD 층에서 사용되는 경우 특히 유리하다.
질화 사후-처리가 많은 실시형태들에서 바람직하지만, 몇몇 실시형태들에서, 다른 타입들의 사후-처리가 사용될 수도 있다. 예를 들어, M2-O 결합들을 형성하기 위한 산화 사후-처리는, 플라즈마 내의 (O2, CO2, N2O 등과 같은) 산소-함유 가스로 노출된 전구체 층을 갖는 기판에 접촉함으로써 구현될 수도 있다. 다른 실시형태들에서, M2-C 결합들은, 예를 들어, 플라즈마 내의 탄화수소를 이용하여 전구체 층을 처리함으로써 사후-처리 단계에서 형성된다. M2-S, M2-Se, M2-Te, 및 M2-P는, 플라즈마를 이용하여 또는 플라즈마 없이 요구되는 엘리먼트, 예를 들어, H2S, H2Se, H2Te, PH3를 포함하는 반응물에 기판을 노출시킴으로써 사후-처리 단계에서 각각 형성될 수 있다. 다이렉트 플라즈마 및 원격 플라즈마 양자는 이들 타입들의 사후-처리들을 위해 사용될 수 있다.
특정한 실시형태들에서, 여기에서의 프로세스의 금속 증착 부분은, 구리 라인의 상단에서 Al-O 구속 형태로 부동 알루미늄을 포함하는 극히 얇은 부착층 (일반적으로 알루미늄 원자들의 1-3 원자의 단일층, 바람직하게는 약 1원자의 단일층) 을 제공한다. 추가적으로, 몇몇 실시형태들에서, 층은 유전체 확산 장벽층과 강한 O-Al-N-Si 결합을 갖는다. 부착층의 작은 두께 때문에 및 구속 알루미늄의 부동성 때문에, 그러한 부착층들과의 상호접속들은 (예를 들어, 큰 양의 확산 도펀트들 또는 두꺼운 캡들과의 상호접속들과 비교하여) 저항에서의 큰 증가들을 나타내지 않는다
실란 처리
금속-함유 전구체가 변환되거나 변환되지 않든지 간에, 기판은 실란 또는 다른 실리콘-함유 전구체를 이용하여 처리된다. 몇몇 실시형태들에서, 실리콘-함유 전구체 이외의 반응물들이 이용될 수도 있다. 이전에 참조로서 포함된 미국 특허출원 제 11/726,363호에서, 이들 화합물들은 종종 "PSAB 형성 반응물들" 로서 일반적으로 지칭된다. 실리콘-함유 전구체들 이외에, 여기에 사용될 수도 있는 전구체들은 게르마늄-함유 화합물들, 붕소-함유 화합물들 등을 포함한다.
실리콘 함유 반응물의 예들은 SiH4, Si2H6, Si3H8, 대체된 실란들 (예를 들어, RSiH3, R2SiH2, R3SiH, 여기서, R은, 이종원자들로 추가적으로 대체될 수도 있는 알킬, 알켄닐 또는 알키닐이다.) 등을 포함한다. 그러한 화합물들로의 노출에 의해 형성된 금속 규화물들은 상술된 바와 같이, 확산 장벽층들로의 탁월한 부착을 제공한다.
일반적으로, 실리콘-함유 반응물은 약 20℃ 내지 500℃의 범위에 있는 기판 온도, 및 약 10mTorr 내지 약 100Torr의 범위에 있는 압력으로 전달될 수 있다. 특정한 실시형태에서, 예를 들어, 실란은 약 200-400℃의 온도 범위로 전달된다. 프로세스 내의 반응물들의 유동율들은 (4개의 300mm 웨이퍼들을 하우징하는 프로세스 챔버 당) 약 0.001sccm 내지 약 10000sccm의 범위에 있을 수 있고, 반응물 접촉 횟수들은 약 0.5 내지 약 50000초, 예를 들어, 약 0.5 내지 약 5000초의 범위에 있을 수 있다.
몇몇 실시형태들에서, 실리콘 투여 프로세스는 플라즈마 처리 또는 플라즈마-향상된 반응을 포함할 수도 있다. 따라서, 몇몇 실시형태들에서, 노벨러스 시스템스 아이엔씨 (CA, 샌호세) 로부터 입수가능한 SEQUELTM 및 VECTORTM PECVD와 같은 PECVD 툴들을 사용하는 것이 바람직하다. 빈번하게, 툴은 단일 압력 제어된 챔버에 다수의 스테이션들을 포함한다. 몇몇 실시형태들에서, 방법은 VECTOR ExcelTM과 같은 다수의 집적된 단일-웨이퍼 챔버들을 갖는 클러스터 툴에서 구현된다. 추가적으로, 몇몇 실시형태들에서, 고주파수 (HF) 및 저주파수 (LF) 무선 주파수 (RF) 플라즈마 소스들을 갖는 듀얼 주파수 PECVD 장치가 사용된다. 저주파수 RF 전력은 100kHz 와 2MHz 사이의 주파수를 갖는 RF 전력을 지칭한다. LF 플라즈마 소스에 대한 통상적인 주파수 범위는 약 100kHz 내지 500kHz 사이이며, 예를 들어, 400kHz 주파수가 사용될 수도 있다. 고주파수 전력은 2MHz보다 큰 주파수를 갖는 RF 전력을 지칭한다. 통상적인 HF RF 주파수는 약 2MHz 내지 30MHz 사이의 범위에 놓여있다. 일반적으로 사용되는 HF RF 값들은 13.56MHz 및 27MHz를 포함한다. 몇몇 실시형태들에서, 약 0W/cm2 내지 1.0W/cm2의 범위에 있는 LF 전력, 및 0.1 내지 1.5W/cm2의 범위에 있는 HF 전력은 사전-세정, 피닝 및 H2 사후-처리 동안과 같이, 플라즈마 보조된 동작들에서 사용될 수 있다. 몇몇 실시형태들에서, 단일 주파수 프로세스가 플라즈마-보조된 동작들에서 사용된다.
특정한 예에서, 부착층의 규화물 (또는 다른 실리콘 함유 재료) 컴포넌트는, 약 100 내지 1000sccm의 유동율로 프로세스 챔버로 SuH4를 흐르게 함으로써 형성된다. 약 4000 내지 10000sccm의 유동율의 NH3 또는 약 4000 내지 10000sccm의 유동율의 H2는 실란과 동시에 프로세스 챔버로 선택적으로 흐를 수 있다. SiH4 처리는 약 200 내지 400℃의 범위에 있는 온도 및 약 1.5 내지 4Torr의 범위에 있는 압력으로 약 1 내지 20초 동안 지속된다. 몇몇 실시형태들에서, 온도는, 비도전성 종의 금속 라인으로의 확산을 제한하기 위해 300℃ 미만으로 유지된다.
실리콘 포함 이후에 형성되는 부착층들의 두께는 약 10Å 내지 10,000Å의 범위에 있을 수 있다. 특정한 실시형태들에서, 층들은 약 10 내지 100Å의 범위, 특히 약 10 내지 60Å의 범위의 두께를 갖는다.
부착층 상의 장벽층의 형성
금속-실리콘 결합 부착층의 형성 시에, 도핑된 또는 도핑되지 않은 실리콘 탄화물의 층이 증착된다. 실리콘 탄화물의 층은 에칭 중지 및/또는 유전체 확산 장벽층으로서 기능하며, 통상적으로 약 100 내지 500Å의 두께로 증착된다. 실리콘 탄화물의 층은 CVD (바람직하게는 PECVD), 예를 들어, 플라즈마 방전에서 실리콘-함유 및 탄소-함유 전구체들로 기판을 노출시킴으로써 증착될 수 있다. 예를 들어, 실란, 알킬실란들, 및 탄화수소들이 전구체들로서 사용될 수도 있다. 도핑된 실리콘 탄화물이 증착된 경우, 도펀트-함유 전구체는 프로세스 챔버로 부가적으로 도입된다. 예를 들어, CO2, O2 또는 N2O는 산소-함유 실리콘 탄화물의 증착 동안 부가될 수도 있고, B2H6는 붕소-도핑된 실리콘 탄화물을 증착시키기 위해 부가될 수도 있고, NH3 및 N2는 질소-도핑된 실리콘 탄화물을 증착시키기 위해 부가될 수도 있으며, 기타 등등이 행해질 수도 있다. 다른 실시형태들에서, 도핑된 또는 도핑되지 않은 실리콘 질화물 또는 실리콘 질화탄소는 에칭 중지 또는 확산 장벽층으로서 기능하기 위해 금속-함유 부착층의 상단 상에 증착된다. 실리콘 질화물의 증착은, 실리콘-함유 전구체 (예를 들어, 실란) 및 질소-함유 전구체 (예를 들어, 암모니아) 를 사용하여 PECVD에 의해 수행될 수 있다. 실리콘 질화탄소는 탄소, 실리콘, 및 질소를 포함하는 전구체 또는 전구체들을 사용하여, 예를 들어, 유기실란 및 암모니아의 혼합물을 사용하여 PECVD에 의해 증착될 수 있다.
확산 장벽이 증착된 이후, 상호접속이 종래의 다마신 프로세싱을 사용하여 형성될 수도 있다.
몇몇 경우들에서, (사후-처리를 이용하여 또는 사후-처리 없이 형성된) 부착층이 확산 장벽 또는 에칭 중지로서 기능하기 위한 적절한 속성들을 가질 수도 있기 때문에, 유전체 확산 장벽 또는 에칭 중지층의 증착은 선택적이다. 예를 들어, 특정한 금속 산화물들 또는 질화물들을 포함하는 부착층은 확산 장벽층으로서 기능할 수도 있어서, 별개의 실리콘 탄화물층의 증착에 대한 필요성을 제거한다.
장치
일반적으로, 부착층들의 형성은, 휘발성 전구체들의 도입을 허용하며, 반응 조건들, 예를 들어, 챔버 압력, 전구체 유동율들, 노출 시간들 등에 대한 제어를 제공하도록 구성되는 임의의 타입의 장치에서 수행될수 있다. 몇몇 실시형태들에서, 사전-세정, 전구체 처리, 캡핑층 사후-처리 (변형), 실란 처리, 및 유전체 확산 장벽 증착 모두는, 기판의 의도치 않은 산화 및 오염을 방지하기 위해, 주변 환경에 기판을 노출시키지 않으면서 수행된다. 일 실시형태에서, 이들 동작들은 진공을 깨트리지 않으면서 하나의 모듈에서 순차적으로 수행된다. 몇몇 실시형태들에서, 동작들은, 하나의 챔버 내에 다수의 스테이션들을 갖거나 다수의 챔버들을 갖는 하나의 CVD (바람직하게는 PECVD) 장치에서 수행된다. 캘리포니아 샌호세의 노벨러스 시스템스 아이앤시로부터 입수가능한 VECTORTM PECVD 장치가 적절한 장치의 일 예이다.
예시적인 장치는, 하나 이상의 웨이퍼들을 하우징하고 웨이퍼 프로세싱에 적합한 (종종 다수의 스테이션들을 포함하는) 하나 이상의 챔버들 또는 "반응기들" 을 포함할 것이다. 각각의 챔버는 프로세싱을 위한 하나 이상의 웨이퍼들을 하우징할 수도 있다. 하나 이상의 챔버들은 정의된 위치 또는 위치들에서 웨이퍼를 보유한다 (그 위치 내에서 이동, 예를 들어, 회전, 진동, 또는 다른 동요를 갖거나 없음). 일 실시형태에서, 금속 전구체 층 및 에칭 중지층 증착을 경험하는 웨이퍼는 프로세스 동안 반응기 내에서 하나의 스테이션으로부터 다른 스테이션으로 전달된다. 프로세스에 있는 동안, 각각의 웨이퍼는 페데스탈, 웨이퍼 척 및/또는 다른 웨이퍼 홀딩 장치에 의해 적소에 홀딩된다. 예를 들어, 웨이퍼가 가열될 특정한 동작들에 대해, 장치는 가열 플레이트와 같은 가열기를 포함할 수도 있다. 본 발명의 바람직한 실시형태에서, PECVD 시스템이 사용될 수도 있다. 훨씬 더 바람직할 실시형태들에서, PECVD 시스템은 LF RF 전력 소스를 포함한다.
실시형태들 중 하나에서, 멀티-스테이션 장치가 캡핑층 및 확산 장벽을 형성하기 위해 사용될 수도 있다. 멀티-스테이션 반응기는, 그 하나가 하나의 챔버 환경에서 상이한 프로세스들을 동시에 구동하게 하며, 그에 의해, 웨이퍼 프로세싱의 효율도를 증가시킨다.
실시형태들 중 하나에서, 개별 스테이션들은 별개의 프로세스 조건들 하에서 동작할 수 있으며, 서로 실질적으로 격리될 수도 있다. 예를 들어, 하나의 스테이션은 하나의 온도 레지메 하에서 동작할 수도 있지만, 다른 스테이션은 상이한 온도 레지메 하에서 동작할 수도 있다.
일 실시형태에서, 사전-세정 동작, 금속 전구체 층의 증착, 전구체 변환, 및 실란 처리는 하나의 바람직한 온도 레지메에서 수행되며, 멀티-스테이션 장치의 하나의 스테이션에서 수행된다. 유전체 확산 장벽의 증착은 몇몇 실시형태들에서 상이한 온도 레지메를 요구할 수도 있으며, 상이한 스테이션 또는 스테이션들에서 수행될 수도 있다. 몇몇 실시형태들에서, 사전-처리, 전구체 층의 형성, 및 실란-처리를 포함하는 전체 캡핑 프로세스는 단일 스테이션의 하나의 스테이션 또는 멀티-스테이션 장치에서 수행된다. 몇몇 실시형태들에서, 유전체 확산 장벽층의 증착은 또한 캡핑 동작과 동일한 스테이션에서 수행될 수도 있다. 다른 실시형태들에서, 유전체 확산 장벽은 상이한 스테이션 또는 심지어 상이한 장치에서 함께 증착될 수도 있다.
프로세스 조건들 및 프로세스 흐름 그 자체는, HF 및 LF 전력, 가스 유동율들 및 시간들, 온도, 압력 등과 같은 특정한 프로세스 변수들을 모니터링, 유지, 및/또는 조정하기 위한 프로그램 명령들을 포함하는 제어기 유닛에 의해 제어될 수 있다. 예를 들어, 전구체 층 증착 및 사후-처리를 위한 금속 전구체 및 암모니아의 유동율들을 특정하는 명령들이 포함될 수도 있다. 명령들은 상술된 방법들에 따른 동작들을 수행하기 위한 파라미터들 모두를 특정할 수도 있다. 예를 들어, 명령들은 사전-세정, 전구체 층 증착, 사후-처리된 부착층의 형성, 및 유전체 확산 장벽 증착을 위한 파라미터들을 포함할 수도 있다. 제어기는 상이한 장치 스테이션들에 대한 상이한 또는 동일한 명령들을 포함할 수도 있으며, 따라서, 장치 스테이션이 독립적으로 또는 동기식으로 동작하게 한다.
상술된 장치/프로세스는, 예를 들어, 반도체 디바이스들, 디스플레이들, LED들, 광전자 패널들 등의 제조 또는 제작을 위해 리소그래픽 패터닝 툴들 또는 프로세스들과 함께 사용될 수도 있다. 일 예에서, 다마신 트렌치들 및 비아들이 그러한 리소그래픽 패터닝 툴들 및 프로세스들을 사용하여 형성된다. 필수적이지는 않지만 통상적으로, 그러한 툴들/프로세스들은 공통 제조 설비에서 함께 사용되거나 수행될 것이다. 막의 리소그래픽 패터닝은 통상적으로 다음의 단계들 중 몇몇 또는 전부를 포함하며, 각각의 단계는 다수의 가능한 툴들을 이용하여 인에이블된다: (1) 스핀-온 또는 스프레이-온 툴을 사용하여 워크피스, 즉, 기판 상의 포토레지스트의 도포; (2) 뜨거운 플레이트 또는 용광로 또는 UV 경화 툴을 사용하는 포토레지스트의 경화; (3) 웨이퍼 스테퍼 (stepper) 와 같은 툴을 이용하여 가시 또는 UV 또는 x-레이 광에 포토레지스트를 노출시킴; (4) 레지스트를 선택적으로 제거하여 그에 의해 습식 벤치 (bench) 와 같은 툴을 사용하여 그것을 패터닝하기 위해 레지스트를 현상시킴; (5) 건식 또는 플라즈마-보조된 에칭 툴을 사용함으로써 하부 막 또는 워크피스로 레지스트 패턴을 전사함; 및 (6) RF 또는 마이크로파 플라즈마 레지스트 스트리퍼와 같은 툴을 사용하여 레지스트를 제거함.
결론
상기-기재된 실시형태들 중 하나 이상은 다음의 개선점들 중 하나 이상을 제공할 수도 있다. Cu 벌크 막으로의 도펀트 포함 또는 확산으로 인한 Cu 저항의 증가가 거의 없거나 없다. 유전체 구리 장벽과 Cu 사이의 막 부착 및 점착 강도가 실질적으로 개선된다. Cu 전자이동 (EM) 저항은, 막 부착 및 접착 강도가 증가되기 때문에 개선된다. 기재된 실시형태들 중 몇몇은, TMA (트리메틸 알루미늄) 처리를 위해 기존의 PDL (펄싱된 증착층) 툴들 또는 변형된 PDL 컴포넌트들을 사용할 수 있다.
다양한 세부사항들이 명확화의 목적을 위해 생략되었지만, 다양한 설계 대안들이 구현될 수도 있다. 따라서, 본 발명의 예들은 제한이 아닌 예시적인 것으로 고려될 것이며, 본 발명은 여기에 주어진 세부사항들로 제한되지 않을 것이다.

Claims (27)

  1. 반도체 디바이스의 전류 운반 금속 라인 상에 캡핑층 (capping layer) 을 형성하는 방법으로서,
    (a) 금속 라인의 노출된 표면을 갖는 부분적으로 제조된 반도체 디바이스를 홀딩하는 반응 챔버에 금속-함유 전구체를 전달하는 동작으로서, 상기 금속-함유 전구체는 상기 금속 라인의 노출된 표면에 부착 또는 결합되고, 상기 금속-함유 전구체는 제 1 금속을 포함하는, 상기 금속-함유 전구체를 전달하는 동작;
    (b) 상기 반응 챔버에 실리콘-함유 전구체를 전달하는 동작; 및
    (c) 상기 실리콘-함유 전구체의 적어도 일부가 상기 금속 라인의 노출된 표면과 상호작용하고 및/또는 상기 금속-함유 전구체 또는 상기 제 1 금속과 상호작용하게 함으로써 상기 금속 라인 상에 상기 캡핑층을 형성하는 동작을 포함하는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 금속-함유 전구체의 제 1 금속은 상기 금속 라인의 금속과는 상이한, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  3. 제 1 항에 있어서,
    상기 제 1 금속은 알루미늄, 티타늄, 마그네슘, 및 칼슘으로 이루어진 그룹으로부터 선택되는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  4. 제 1 항에 있어서,
    상기 동작들 (b) 및 (c) 은 시간적으로 중첩되는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  5. 제 1 항에 있어서,
    상기 동작 (a) 을 수행하기 전에 상기 금속 라인의 노출된 표면을 세정하는 동작을 더 포함하는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  6. 제 1 항에 있어서,
    상기 동작 (a) 을 수행하기 전에 상기 금속 라인의 노출된 표면으로부터 산화물을 제거하는 동작을 더 포함하는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  7. 제 1 항에 있어서,
    상기 동작 (a) 은 화학 기상 증착 반응을 포함하는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  8. 제 1 항에 있어서,
    상기 동작 (a) 은, 상기 제 1 금속이 상기 금속 라인의 노출된 표면 상에 증착되는 것을 초래하는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  9. 제 1 항에 있어서,
    상기 금속 라인의 노출된 표면 상의 금속-함유 전구체 또는 제 1 금속의 적어도 일부를 유전체 재료로 변환시키는 동작을 더 포함하는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  10. 제 9 항에 있어서,
    상기 유전체 재료는 제 1 금속, 및 산소, 탄소, 및 질소로 이루어진 그룹으로부터 선택된 엘리먼트를 포함하는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  11. 제 9 항에 있어서,
    상기 제 1 금속의 층의 적어도 일부를 유전체 재료로 변환시키는 동작은 상기 동작 (c) 이전에 수행되는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  12. 제 1 항에 있어서,
    상기 금속-함유 전구체는 상기 동작 (c) 을 수행하기 전에 유전체 재료로 변환되지 않는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  13. 제 1 항에 있어서,
    상기 실리콘 함유 전구체는, 상기 금속-함유 전구체가 상기 금속 라인에 부착 또는 결합되지 않는 틈새 (interstitial) 영역에서 상기 금속 라인의 노출된 표면에 부착되는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  14. 제 1 항에 있어서,
    상기 금속 라인은 구리를 포함하는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  15. 제 1 항에 있어서,
    상기 금속 라인은 상기 반도체 디바이스에서 상호접속을 포함하는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  16. 제 1 항에 있어서,
    상기 금속-함유 전구체는, 유기알루미늄 화합물들, 유기마그네슘 화합물들, 유기티타늄 화합물들, 및 유기칼슘 화합물들로 이루어진 그룹으로부터 선택되는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  17. 제 1 항에 있어서,
    상기 실리콘-함유 전구체는 실란들 및 대체된 실란들로 이루어진 그룹으로부터 선택되는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  18. 제 1 항에 있어서,
    상기 동작 (c) 은 플라즈마의 존재 시에 수행되는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  19. 제 1 항에 있어서,
    상기 캡핑층 위에 확산 장벽을 형성하는 동작을 더 포함하는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  20. 제 19 항에 있어서,
    상기 확산 장벽은 실리콘 탄화물을 포함하는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  21. 제 1 항에 있어서,
    (i) 상기 동작 (a) 이전에, 포토레지스트를 워크피스에 도포하는 동작;
    (ii) 상기 포토레지스트를 광에 노출시키는 동작;
    (iii) 상기 포토레지스트를 패터닝하고 패턴을 상기 워크피스에 전사하는 동작으로서, 상기 패턴은 상기 금속 라인들의 위치들을 정의하는, 상기 워크피스에 전사하는 동작; 및
    (iv) 상기 워크피스로부터 상기 포토레지스트를 선택적으로 제거하는 동작을 더 포함하는, 전류 운반 금속 라인 상에 캡핑층을 형성하는 방법.
  22. 반도체 디바이스의 전류 운반 금속 라인 상에 캡핑층을 형성하기 위한 장치로서,
    프로세싱 동안 웨이퍼를 홀딩하기 위한 웨이퍼 홀딩 엘리먼트를 포함하는 반응 챔버;
    금속-함유 전구체 및 실리콘-함유 전구체를 전달하기 위한 상기 반응 챔버로의 하나 이상의 유입구들; 및
    제어기를 포함하며,
    상기 제어기는,
    (i) 금속-함유 전구체가 상기 웨이퍼 상의 금속 라인의 노출된 표면에 부착 또는 결합되는 조건들 하에서 상기 반응 챔버에 상기 금속-함유 전구체를 전달하는 동작;
    (ii) 상기 반응 챔버에 실리콘-함유 전구체를 전달하는 동작; 및
    (iii) 상기 실리콘-함유 전구체의 적어도 일부가 상기 금속-함유 전구체에 의해 변형된 바와 같은 노출된 표면과 상호작용하게 함으로써 상기 금속 라인 상에 상기 캡핑층을 형성하는 동작을 수행하기 위한 명령들을 포함하는, 전류 운반 금속 라인 상에 캡핑층을 형성하기 위한 장치.
  23. 제 22 항에 있어서,
    플라즈마 생성기를 더 포함하며,
    상기 제어기는, 상기 캡핑층을 형성하면서 상기 반응 챔버에서 플라즈마를 생성하기 위한 명령들을 더 포함하는, 전류 운반 금속 라인 상에 캡핑층을 형성하기 위한 장치.
  24. 제 22 항에 있어서,
    상기 반응 챔버는 다수의 스테이션들을 포함하며,
    상기 제어기는, 상기 동작 (i) 동안 제 1 스테이션에서 상기 웨이퍼를 홀딩하고, 상기 웨이퍼를 제 2 스테이션으로 이동시키며, 상기 동작 (ii) 동안 상기 제 2 스테이션에서 상기 웨이퍼를 홀딩하기 위한 명령들을 더 포함하는, 전류 운반 금속 라인 상에 캡핑층을 형성하기 위한 장치.
  25. 제 22 항에 있어서,
    플라즈마 생성기를 더 포함하며,
    상기 제어기는, 상기 동작 (i) 전에 상기 웨이퍼를 사전세정하기 위한 명령들을 더 포함하는, 전류 운반 금속 라인 상에 캡핑층을 형성하기 위한 장치.
  26. 제 22 항에 있어서,
    상기 제어기는, 상기 금속 라인의 노출된 표면 상의 상기 금속-함유 전구체, 또는 상기 금속-함유 전구체로부터 유도된 금속 중 적어도 일부를 유전체 재료로 변환시키기 위한 명령들을 더 포함하는, 전류 운반 금속 라인 상에 캡핑층을 형성하기 위한 장치.
  27. 시스템으로서,
    청구항 제 22 항에 기재된 장치; 및
    스테퍼 (stepper) 를 포함하는, 시스템.
KR1020147000231A 2011-06-03 2012-06-01 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘 KR101995602B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161492951P 2011-06-03 2011-06-03
US61/492,951 2011-06-03
PCT/US2012/040542 WO2012167141A2 (en) 2011-06-03 2012-06-01 Metal and silicon containing capping layers for interconnects

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020197018443A Division KR20190077619A (ko) 2011-06-03 2012-06-01 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘

Publications (2)

Publication Number Publication Date
KR20140036296A true KR20140036296A (ko) 2014-03-25
KR101995602B1 KR101995602B1 (ko) 2019-07-02

Family

ID=47260398

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197018443A KR20190077619A (ko) 2011-06-03 2012-06-01 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘
KR1020147000231A KR101995602B1 (ko) 2011-06-03 2012-06-01 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020197018443A KR20190077619A (ko) 2011-06-03 2012-06-01 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘

Country Status (5)

Country Link
US (2) US8753978B2 (ko)
KR (2) KR20190077619A (ko)
CN (1) CN103582932B (ko)
TW (1) TWI541938B (ko)
WO (1) WO2012167141A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170001617A (ko) * 2015-06-26 2017-01-04 에이에스엠 아이피 홀딩 비.브이. 금속 카바이드 재료를 포함하는 구조물, 그 구조물을 포함하는 디바이스, 및 그의 형성 방법

Families Citing this family (347)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
KR20190077619A (ko) 2011-06-03 2019-07-03 노벨러스 시스템즈, 인코포레이티드 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US9112003B2 (en) * 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
CN103900951B (zh) * 2012-12-24 2016-08-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件中粘附力检测结构及其制备方法
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
US20150206798A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure And Method of Forming
TWI739285B (zh) 2014-02-04 2021-09-11 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沉積
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
CN105097695B (zh) * 2014-05-22 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
CN109003939B (zh) * 2014-10-13 2020-08-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10566185B2 (en) 2015-08-05 2020-02-18 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US9633896B1 (en) 2015-10-09 2017-04-25 Lam Research Corporation Methods for formation of low-k aluminum-containing etch stop films
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US9803277B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102354490B1 (ko) 2016-07-27 2022-01-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102613349B1 (ko) 2016-08-25 2023-12-14 에이에스엠 아이피 홀딩 비.브이. 배기 장치 및 이를 이용한 기판 가공 장치와 박막 제조 방법
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR102700194B1 (ko) 2016-12-19 2024-08-28 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
JP7169072B2 (ja) 2017-02-14 2022-11-10 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10508351B2 (en) 2017-03-16 2019-12-17 Lam Research Corporation Layer-by-layer deposition using hydrogen
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
WO2018213018A1 (en) 2017-05-16 2018-11-22 Asm Ip Holding B.V. Selective peald of oxide on dielectric
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
CN111316417B (zh) 2017-11-27 2023-12-22 阿斯莫Ip控股公司 与批式炉偕同使用的用于储存晶圆匣的储存装置
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
CN116732497A (zh) 2018-02-14 2023-09-12 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
KR102709511B1 (ko) 2018-05-08 2024-09-24 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
TW202349473A (zh) 2018-05-11 2023-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 水氣降低的晶圓處置腔室
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
JP2021529254A (ja) 2018-06-27 2021-10-28 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
TW202405221A (zh) 2018-06-27 2024-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
KR102686758B1 (ko) 2018-06-29 2024-07-18 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US10643889B2 (en) 2018-08-06 2020-05-05 Lam Rasearch Corporation Pre-treatment method to improve selectivity in a selective deposition process
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344B (zh) 2018-10-01 2024-10-25 Asmip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
TWI756590B (zh) 2019-01-22 2022-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210078405A (ko) 2019-12-17 2021-06-28 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 층을 형성하는 방법 및 바나듐 나이트라이드 층을 포함하는 구조
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
JP2021111783A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー チャネル付きリフトピン
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR20210093163A (ko) 2020-01-16 2021-07-27 에이에스엠 아이피 홀딩 비.브이. 고 종횡비 피처를 형성하는 방법
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
TW202204658A (zh) 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
TW202140833A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
JP2021172884A (ja) 2020-04-24 2021-11-01 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム含有層を形成する方法および窒化バナジウム含有層を含む構造体
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體處理系統
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202226899A (zh) 2020-12-22 2022-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具匹配器的電漿處理裝置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
TW202242184A (zh) 2020-12-22 2022-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 前驅物膠囊、前驅物容器、氣相沉積總成、及將固態前驅物裝載至前驅物容器中之方法
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080233745A1 (en) * 2007-03-23 2008-09-25 Hui-Lin Chang Interconnect Structures for Semiconductor Devices
US20100308463A1 (en) * 2009-06-03 2010-12-09 Jengyi Yu Interfacial capping layers for interconnects

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4282268A (en) 1977-05-04 1981-08-04 Rca Corporation Method of depositing a silicon oxide dielectric layer
JPS56157037A (en) 1980-05-08 1981-12-04 Toshiba Corp Semiconductor device
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
JPH0982696A (ja) 1995-09-18 1997-03-28 Toshiba Corp 半導体装置の製造方法および半導体製造装置
US5975740A (en) 1996-05-28 1999-11-02 Applied Materials, Inc. Apparatus, method and medium for enhancing the throughput of a wafer processing facility using a multi-slot cool down chamber and a priority transfer scheme
TW439151B (en) * 1997-12-31 2001-06-07 Samsung Electronics Co Ltd Method for forming conductive layer using atomic layer deposition process
JP4162779B2 (ja) 1998-11-04 2008-10-08 キヤノンアネルバ株式会社 Ｃｖｄ装置およびｃｖｄ方法
US6153523A (en) 1998-12-09 2000-11-28 Advanced Micro Devices, Inc. Method of forming high density capping layers for copper interconnects with improved adhesion
JP2000252278A (ja) 1998-12-28 2000-09-14 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
US6143657A (en) 1999-01-04 2000-11-07 Taiwan Semiconductor Manufacturing Company Method of increasing the stability of a copper to copper interconnection process and structure manufactured thereby
US6271595B1 (en) * 1999-01-14 2001-08-07 International Business Machines Corporation Method for improving adhesion to copper
US6046108A (en) 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
US7105434B2 (en) 1999-10-02 2006-09-12 Uri Cohen Advanced seed layery for metallic interconnects
SG125881A1 (en) 1999-12-03 2006-10-30 Lytle Steven Alan Define via in dual damascene process
US20020192396A1 (en) * 2000-05-11 2002-12-19 Shulin Wang Method of titanium/titanium nitride integration
JP2002043315A (ja) * 2000-07-26 2002-02-08 Sony Corp 半導体装置およびその製造方法
US6878402B2 (en) 2000-12-06 2005-04-12 Novellus Systems, Inc. Method and apparatus for improved temperature control in atomic layer deposition
JP4535629B2 (ja) 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6664182B2 (en) 2001-04-25 2003-12-16 Macronix International Co. Ltd. Method of improving the interlayer adhesion property of low-k layers in a dual damascene process
JP4350337B2 (ja) 2001-04-27 2009-10-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US6599827B1 (en) * 2001-05-02 2003-07-29 Advanced Micro Devices, Inc. Methods of forming capped copper interconnects with improved electromigration resistance
JP2003273212A (ja) 2002-03-14 2003-09-26 Fujitsu Ltd 積層構造体およびその製造方法
US6518167B1 (en) 2002-04-16 2003-02-11 Advanced Micro Devices, Inc. Method of forming a metal or metal nitride interface layer between silicon nitride and copper
JP3657921B2 (ja) 2002-04-26 2005-06-08 株式会社東芝 半導体装置とその製造方法
TW559999B (en) 2002-05-08 2003-11-01 Nec Corp Semiconductor device having silicon-including metal wiring layer and its manufacturing method
DE10224167B4 (de) * 2002-05-31 2007-01-25 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement
JP2006505127A (ja) 2002-10-29 2006-02-09 エーエスエム　インターナショナル　エヌ．ヴェー． 酸素架橋構造及び方法
JP4647184B2 (ja) * 2002-12-27 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6855645B2 (en) 2002-12-30 2005-02-15 Novellus Systems, Inc. Silicon carbide having low dielectric constant
US6974768B1 (en) 2003-01-15 2005-12-13 Novellus Systems, Inc. Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US7060619B2 (en) 2003-03-04 2006-06-13 Infineon Technologies Ag Reduction of the shear stress in copper via's in organic interlayer dielectric material
US6844258B1 (en) * 2003-05-09 2005-01-18 Novellus Systems, Inc. Selective refractory metal and nitride capping
US7081414B2 (en) 2003-05-23 2006-07-25 Applied Materials, Inc. Deposition-selective etch-deposition process for dielectric film gapfill
JP2004349609A (ja) 2003-05-26 2004-12-09 Renesas Technology Corp 半導体装置およびその製造方法
JP2005072384A (ja) 2003-08-26 2005-03-17 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
US6967405B1 (en) 2003-09-24 2005-11-22 Yongsik Yu Film for copper diffusion barrier
US7420275B1 (en) 2003-09-24 2008-09-02 Novellus Systems, Inc. Boron-doped SIC copper diffusion barrier films
US7531463B2 (en) 2003-10-20 2009-05-12 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
JP4230334B2 (ja) 2003-10-31 2009-02-25 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US7365001B2 (en) 2003-12-16 2008-04-29 International Business Machines Corporation Interconnect structures and methods of making thereof
JP2005187880A (ja) * 2003-12-25 2005-07-14 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude 成膜装置のクリーニング方法
KR100564801B1 (ko) 2003-12-30 2006-03-28 동부아남반도체 주식회사 반도체 제조 방법
US7102232B2 (en) 2004-04-19 2006-09-05 International Business Machines Corporation Structure to improve adhesion between top CVD low-k dielectric and dielectric capping layer
US7229911B2 (en) 2004-04-19 2007-06-12 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
US7211509B1 (en) 2004-06-14 2007-05-01 Novellus Systems, Inc, Method for enhancing the nucleation and morphology of ruthenium films on dielectric substrates using amine containing compounds
US7282438B1 (en) 2004-06-15 2007-10-16 Novellus Systems, Inc. Low-k SiC copper diffusion barrier films
US7202185B1 (en) 2004-06-22 2007-04-10 Novellus Systems, Inc. Silica thin films produced by rapid surface catalyzed vapor deposition (RVD) using a nucleation layer
US7297608B1 (en) 2004-06-22 2007-11-20 Novellus Systems, Inc. Method for controlling properties of conformal silica nanolaminates formed by rapid vapor deposition
JP2006041453A (ja) 2004-06-22 2006-02-09 Ebara Corp 配線形成方法及び配線形成装置
US7727880B1 (en) 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7396759B1 (en) * 2004-11-03 2008-07-08 Novellus Systems, Inc. Protection of Cu damascene interconnects by formation of a self-aligned buffer layer
US7727881B1 (en) 2004-11-03 2010-06-01 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7704873B1 (en) 2004-11-03 2010-04-27 Novellus Systems, Inc. Protective self-aligned buffer layers for damascene interconnects
US7247946B2 (en) * 2005-01-18 2007-07-24 International Business Machines Corporation On-chip Cu interconnection using 1 to 5 nm thick metal cap
FR2891084A1 (fr) 2005-07-07 2007-03-23 St Microelectronics Sa REALISATION D'UNE BARRIERE CuSiN AUTO ALIGNEE
DE102005035740A1 (de) 2005-07-29 2007-02-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer isolierenden Barrierenschicht für eine Kupfermetallisierungsschicht
US7452743B2 (en) 2005-09-01 2008-11-18 Aptina Imaging Corporation Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level
US7470612B2 (en) 2005-09-13 2008-12-30 Samsung Electronics Co, Ltd. Method of forming metal wiring layer of semiconductor device
DE102005057057B4 (de) * 2005-11-30 2017-01-05 Advanced Micro Devices, Inc. Verfahren zur Herstellung einer isolierenden Deckschicht für eine Kupfermetallisierungsschicht unter Anwendung einer Silanreaktion
JP2007180408A (ja) 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
FR2907259A1 (fr) * 2006-10-13 2008-04-18 St Microelectronics Sa Realisation d'une barriere metallique dans un circuit electronique integre
US7855143B2 (en) * 2006-12-22 2010-12-21 Chartered Semiconductor Manufacturing, Ltd. Interconnect capping layer and method of fabrication
US7777344B2 (en) * 2007-04-11 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Transitional interface between metal and dielectric in interconnect structures
US7648899B1 (en) 2008-02-28 2010-01-19 Novellus Systems, Inc. Interfacial layers for electromigration resistance improvement in damascene interconnects
US7858510B1 (en) * 2008-02-28 2010-12-28 Novellus Systems, Inc. Interfacial layers for electromigration resistance improvement in damascene interconnects
US7741226B2 (en) * 2008-05-06 2010-06-22 International Business Machines Corporation Optimal tungsten through wafer via and process of fabricating same
US8674484B2 (en) * 2008-12-30 2014-03-18 Intel Corporation Dielectric separator layer
JP5773306B2 (ja) 2010-01-15 2015-09-02 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体素子構造を形成する方法および装置
KR20190077619A (ko) 2011-06-03 2019-07-03 노벨러스 시스템즈, 인코포레이티드 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080233745A1 (en) * 2007-03-23 2008-09-25 Hui-Lin Chang Interconnect Structures for Semiconductor Devices
US20100308463A1 (en) * 2009-06-03 2010-12-09 Jengyi Yu Interfacial capping layers for interconnects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170001617A (ko) * 2015-06-26 2017-01-04 에이에스엠 아이피 홀딩 비.브이. 금속 카바이드 재료를 포함하는 구조물, 그 구조물을 포함하는 디바이스, 및 그의 형성 방법

Also Published As

Publication number Publication date
TWI541938B (zh) 2016-07-11
CN103582932A (zh) 2014-02-12
US8753978B2 (en) 2014-06-17
WO2012167141A2 (en) 2012-12-06
TW201304062A (zh) 2013-01-16
KR20190077619A (ko) 2019-07-03
US20130143401A1 (en) 2013-06-06
KR101995602B1 (ko) 2019-07-02
WO2012167141A3 (en) 2013-02-28
US20140216336A1 (en) 2014-08-07
CN103582932B (zh) 2017-01-18

Similar Documents

Publication Publication Date Title
KR101995602B1 (ko) 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘
EP2259303B1 (en) Interfacial capping layers for interconnects
US7858510B1 (en) Interfacial layers for electromigration resistance improvement in damascene interconnects
US9418889B2 (en) Selective formation of dielectric barriers for metal interconnects in semiconductor devices
TWI612618B (zh) 用於鑲嵌互連件中的電遷移電阻改進的界面層
US7648899B1 (en) Interfacial layers for electromigration resistance improvement in damascene interconnects
US8835311B2 (en) High temperature tungsten metallization process
KR101287271B1 (ko) 저저항률 텅스텐/텅스텐 니트라이드 레이어의 접착 개선 방법
KR20200125918A (ko) 작은 임계 치수의 피쳐에서 텅스텐 컨택 저항을 개선하는 방법
US7915166B1 (en) Diffusion barrier and etch stop films
CN106024598B (zh) 于阻障表面上的钴沉积
TWI591761B (zh) 在氣隙形成期間金屬內連線之選擇性加蓋
US8317923B1 (en) Protective self-aligned buffer layers for damascene interconnects
US8178439B2 (en) Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices
US20150380296A1 (en) Cleaning of carbon-based contaminants in metal interconnects for interconnect capping applications
CN101466863A (zh) 用于形成含钴材料的工艺

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant