CN103900951B - 一种半导体器件中粘附力检测结构及其制备方法 - Google Patents

一种半导体器件中粘附力检测结构及其制备方法 Download PDF

Info

Publication number
CN103900951B
CN103900951B CN201210568227.7A CN201210568227A CN103900951B CN 103900951 B CN103900951 B CN 103900951B CN 201210568227 A CN201210568227 A CN 201210568227A CN 103900951 B CN103900951 B CN 103900951B
Authority
CN
China
Prior art keywords
layer
material layer
metal material
notch
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210568227.7A
Other languages
English (en)
Other versions
CN103900951A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210568227.7A priority Critical patent/CN103900951B/zh
Publication of CN103900951A publication Critical patent/CN103900951A/zh
Application granted granted Critical
Publication of CN103900951B publication Critical patent/CN103900951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明涉及一种半导体器件中粘附力检测结构及其制备方法，所述方法包括：提供半导体衬底；在所述半导体衬底上依次沉积第一氧化物层和金属材料层；图案化部分所述金属材料层，以在所述金属材料层上形成第一槽口；在所述金属材料层和所述第一槽口上沉积蚀刻停止层；在所述蚀刻停止层上沉积第二氧化物层；在所述第二氧化物层上形成支撑衬底，从背面蚀刻所述半导体衬底、第一氧化物层和金属材料层，以形成第二槽口，同时露出所述第一槽口中的蚀刻停止层。在本发明所述结构能够更加准确的测量所述低K材料层和所述NDC材料层之间的粘附力（Adhesion value），同时，所述增韧玻璃纤维材料具有较高的韧性，以确保在施加压力和负载的时候不发生碎裂。

Description

一种半导体器件中粘附力检测结构及其制备方法
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件中粘附力检测结构及其制备方法。
背景技术
随着半导体制造技术不断进步、半导体器件尺寸不断缩小，使集成电路装置尺寸的不断缩小。在后段制程（The back end of line,BEOL）中焊接线结合技术是一种广泛使用的方法，用于将具有电路的半导体管芯连接到原件封装上的引脚，实现I/O（in/out）连接，其中所述线结合焊盘（wire bond pads）的尺寸以及所述引线的设置和布局决定了集成电路装置的最终尺寸。有源区结合（Bond Over Active，BOA）技术能够使有源器件、静电放电电路（Electro-Static discharge，ESD）、电源以及接地总线下面焊线垫确保模具的尺寸减小。
金属引线材料以及金属引线结合过程由于良好的机械性能、导电性能以及相对于贵金属金更加便宜的价格，而被广泛用于集成电路封装领域中进行高端集成电路的包装。选用金属引线后，在封装过程中需要更大的功率和结合作用力（bond force）才能使金属与金属焊盘结合，但是较大的功率和结合作用力（bond force）给线结合焊盘带来更多挑战，例如，容易造成金属焊盘（例如铝）的挤压、挤出，焊盘的碎裂和脱落，金属引线的损坏，甚至对金属下面的有源区结合（Bond Over Active，BOA）区造成损坏。因此，在半导体器件制备过程中，在施加较大的结合作用力时，如何检测各薄层之间的粘附力也成为关键因素，特别是金属层和蚀刻停止层之间的作用力。
现有技术中通常选用4点弯曲检测（4point bend test）并不能很真实的反应器件中粘附力，所述4点弯曲检测（4point bend test）如图1所示，所述检测结构包括半导体衬底101、粘结胶（Glue）102、氧化物层103、低K材料层104、NDC材料层105、第二氧化物层106以及上硅衬底107，其中所述4个监测点如圆圈所示，其中，所述低K材料层和所述NDC材料层之间的粘附力（Adhesion value）比粘结胶（Glue）的粘附力多25J/m2，其中所述衬底为Si，所述Si材料脆性较大，韧性差，因此很容易发生易脆性破裂，因此很 难显示低K材料层和所述NDC材料层之间真实的粘附力，即使在所述衬底上形成槽口。
因此需要提供检测结构和检测方法，能够真实的检测所述K材料层和所述NDC材料层之间的粘附力（Adhesion value），同时确保所述衬底不发生破碎。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件中粘附力检测结构的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上依次沉积第一氧化物层和金属材料层；
图案化部分所述金属材料层，以在所述金属材料层上形成第一槽口；
在所述金属材料层和所述第一槽口上沉积蚀刻停止层；
在所述蚀刻停止层上沉积第二氧化物层；
在所述第二氧化物层上形成支撑衬底，
从背面蚀刻所述半导体衬底、第一氧化物层和金属材料层，以形成第二槽口，同时露出所述第一槽口中的蚀刻停止层。
作为优选，所述支撑衬底为高韧性的增韧玻璃纤维材料层。
作为优选，所述支撑衬底和所述第二氧化物层之间还形成有粘结胶层。
作为优选，所述方法还包括在沉积所述第一氧化物层和所述金属材料层后，执行平坦化的步骤。
作为优选，在形成所述支撑衬底之后还包括烘焙的步骤。
作为优选，所述金属材料层包括Cu。
作为优选，所述蚀刻停止层为NDC材料。
作为优选，，所述半导体衬底为Si衬底。
本发明还提供了一种半导体器件中粘附力检测结构，包括：
半导体衬底；
位于所述衬底上的第一氧化物层、金属材料层、蚀刻停止层和支撑衬底；
其中，所述衬底、所述第一氧化物层、所述金属材料层的背面具有槽口，部分所述槽口中嵌有凸出的所述蚀刻停止层。
作为优选，所述支撑衬底为高韧性的增韧玻璃纤维材料层。
作为优选，所述支撑衬底和所述第二氧化物层之间还形成有粘结胶层。
作为优选，所述金属材料层包括Cu。
作为优选，所述蚀刻停止层为NDC材料。
作为优选，所述半导体衬底为Si衬底。
在本发明所述的一种半导体器件粘附力检测结构中，在所述金属材料层和所述蚀刻停止层之间设置第二槽口，所述第二槽口中具有突出的蚀刻停止层材料，所述第二槽口使所述检测结构具有足够的弯曲程度以确保所述支撑衬底中薄弱的地方能够产生碎裂（crack），通过所述结构的设置，能够更加准确的测量所述低K材料层和所述NDC材料层之间的粘附力（Adhesion value），同时，所述增韧玻璃纤维材料具有较高的韧性，将所述具有较高韧性的增韧玻璃纤维材料覆盖于所述衬底Si上改善所述硅膜脆性破裂和所述铜韧性，以确保在施加压力和负载的时候不发生碎裂。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1为现有技术中薄层粘附力检测结构示意图；
图2-图8为本发明所述薄层粘附力检测结构制备过程示意图；
图9为本发明所述薄层粘附力检测结构制备的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发 明所述半导体器件及其制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
下面结合图2-图8对本发明所述薄层粘附力检测结构的制备方法做进一步的说明：
参照图2，提供半导体衬底，在所述衬底上沉积第一氧化物层、金属材料层；
具体地，提供半导体衬底201，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）以及绝缘体上锗化硅（SiGeOI）等。在所述衬底中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离（STI）结构或者局部氧化硅（LOCOS）隔离结构。
接着，在所述衬底上沉积第一氧化物层202，作为介质层，其中所述可以为氧化硅(SiO2)或氮氧化硅(SiON)。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等形成氧化硅材质的介质层。对氧化硅执行氮化工艺可形成氮氧化硅，其中，所述氮化工艺可以是高温炉管氮化、快速热退火氮化或等离子体氮化，当然，还可以采用其它的氮化工艺，这里不再赘述。在本发明中优选为氧化硅(SiO2)。
接着在所述第一氧化物层上沉积金属材料层203，具体地，所述金属材 料层可以为Cu材料层，在本发明中所述金属材料层的厚度要远大于所述衬底以及所述第一氧化物层的厚度，作为优选，所述金属材料层的沉积方法可以为化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种，在本发明中优选为物理气相沉积（PVD）法。
然后执行平坦化步骤，以形成平坦的表面，增加线结合时的粘附力，所述平坦化步骤选用化学机械平坦化方法（CMP）。
参照图3，图案化部分所述金属材料层，以在所述金属材料层上形成第一槽口；
具体地，在本发明中首先在所述金属材料层上形成图案化的掩膜层，例如光刻胶层，然后以所述掩膜层为掩膜蚀刻所述金属材料层，以在所述金属材料层中形成第一槽口10，在该蚀刻步骤中，蚀刻去除部分所述金属材料层并不蚀刻穿透所述金属材料层，如图3所示。
作为优选，在该步骤中可以选用干法蚀刻所述金属材料层，在所述干法蚀刻中可以选用CF4、CHF3，另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-300sccm，N2或CO2或O210-300sccm，所述蚀刻压力为30-250mTorr，蚀刻时间为5-180s，优选为5-60s，更优选为5-30s，所述干法蚀刻还可以选用Ar作为稀释气体。
参照图4，在所述金属材料层和所述第一槽口上沉积蚀刻停止层204；
具体地，蚀刻停止层204可包括一介电材料，如含硅材料、含氮材料、含碳材料、或相似物。
蚀刻停止层可包括数种蚀刻停止材料中的任意种。非限制性示例包括导体蚀刻停止材料、半导体蚀刻停止材料和介电蚀刻停止材料。由于下面的额外描述中将变得更显而易见的原因，蚀刻停止层包括易受局部改变影响的蚀刻停止材料，其为蚀刻停止层提供区域特定的蚀刻选择性，作为优选，在本发明中优选用含碳的氮化硅(NDC)。
在该步骤中，所述蚀刻停止层完全填充所述第一槽口10，沉积形成所述蚀刻停止层后，执行平坦化步骤。
参照图5-图6，在所述蚀刻停止层上沉积支撑衬底，其中所述支撑衬底为高韧性的增韧玻璃纤维材料层；
具体地，所述支撑衬底和所述第二氧化物层之间还形成有粘结胶层；
作为优选，其中所述第二氧化物层和所述第一样为同样的材料，并且其形成方法也可以相同，当然并不仅仅局限于第一氧化物层中所列举的示例，还可以选用本领域常用的氧化物材料以及形成方法，在此不再赘述；
其中所述粘结胶层（Glue）可以根据粘附力的大小进行选择，可以选用本领域常用的材料，在此不再赘述。
其中，所述增韧玻璃纤维材料必须具有良好的力学性能、电性能和耐化学腐蚀性能，其中，对于本发明来说其具有较高的韧性，将所述具有较高韧性的增韧玻璃纤维材料覆盖于所述衬底Si上改善所述硅膜脆性破裂和所述铜韧性，以确保在施加压力和负载的时候不发生碎裂，所述增韧玻璃纤维材料可以为不饱和聚酯玻璃纤维复合材料或增韧玻璃纤维树脂基复合材料或者其他材料。
其中所述增韧玻璃纤维材料具有较高的韧性，其中所述较高的韧性可以理解为其韧性比现有技术中半导体材料Si的韧性要高，在所述粘附力检测过程中施加一定的外力或者负载的时候，其不会发生碎裂，具体地，在本发明中所述增韧玻璃纤维材料的性能的测试方法为：弯曲性能按GB/T9341-2000，收缩率按JB/T6542-1993进行测试，其中所述弯曲强度为80Mpa以上即可称为增韧玻璃纤维材料，但是也并不局限该数值，可以根据制备的器件的需要进行选择，在此不再赘述。
参照图7，从底部蚀刻所述衬底、第一氧化物层和金属材料层，以形成第二槽口同时露出所述第一槽口中的蚀刻停止层；
具体地，蚀刻所述衬底的底部，蚀刻部位正对所述第一槽口10，蚀刻所述衬底、第一氧化物层以及金属材料层至所述第一沟槽中凸出的蚀刻停止层，以形成第二槽口20，作为优选，所述第二槽口的关键尺寸和所述第一槽口的相同，通过所述第二槽口的设置，使所述检测结构具有足够的弯曲程度以确保所述支撑衬底中薄弱的地方能够产生碎裂（crack），此外，所述第一槽口10的设置也用来在施加外力和负载时产生碎裂（crack），通过所述结构的设置，能够更加准确的测量所述所述K材料层和所述NDC材料层之间的粘附力（Adhesion value），同时确保所述衬底不发生破碎。
本发明还提供了一种薄层粘附力检测结构，如图8所示，包括：
半导体衬底；
位于所述衬底上的第一氧化物层、金属材料层、蚀刻停止层和支撑衬 底；
其中，所述衬底、所述第一氧化物层、所述金属材料层的背面具有槽口，部分所述槽口中嵌有凸出的所述蚀刻停止层。
作为优选，所述支撑衬底为高韧性的增韧玻璃纤维材料层，所述支撑衬底和所述第二氧化物层之间还形成有粘结胶层，所述金属材料层包括Cu，所述蚀刻停止层为NDC材料，所述半导体衬底为Si衬底。
图9为所述薄层粘附力检测结构制备的流程图，包括以下步骤：
步骤201提供半导体衬底；
步骤202在所述半导体衬底上依次沉积第一氧化物层和金属材料层；
步骤203图案化部分所述金属材料层，以在所述金属材料层上形成第一槽口；
步骤204在所述金属材料层和所述第一槽口上沉积蚀刻停止层；
步骤205在所述蚀刻停止层上沉积第二氧化物层；
步骤206在所述第二氧化物层上形成支撑衬底；
步骤207从背面蚀刻所述半导体衬底、第一氧化物层和金属材料层，以形成第二槽口，同时露出所述第一槽口中的蚀刻停止层。
在本发明所述的一种半导体器件粘附力检测结构中，在所述金属材料层和所述蚀刻停止层之间设置第二槽口，所述第二槽口中具有突出的蚀刻停止层材料，所述第二槽口使所述检测结构具有足够的弯曲程度以确保所述支撑衬底中薄弱的地方能够产生碎裂（crack），通过所述结构的设置，能够更加准确的测量所述低K材料层和所述NDC材料层之间的粘附力（Adhesion value），同时，所述增韧玻璃纤维材料具有较高的韧性，将所述具有较高韧性的增韧玻璃纤维材料覆盖于所述衬底Si上改善所述硅膜脆性破裂和所述铜韧性，以确保在施加压力和负载的时候不发生碎裂。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (14)

1.一种半导体器件中粘附力检测结构的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上依次沉积第一氧化物层和金属材料层；
图案化部分所述金属材料层，以在所述金属材料层上形成第一槽口；
在所述金属材料层和所述第一槽口上沉积蚀刻停止层，以检测所述金属材料层和所述蚀刻停止层之间的粘附力；
在所述蚀刻停止层上沉积第二氧化物层；
在所述第二氧化物层上形成支撑衬底；
正对所述第一槽口从背面蚀刻所述半导体衬底、第一氧化物层和金属材料层至所述第一槽口中突出的所述蚀刻停止层，以形成第二槽口，同时露出所述第一槽口中的蚀刻停止层。
2.根据权利要求1所述的方法，其特征在于，所述支撑衬底为高韧性的增韧玻璃纤维材料层。
3.根据权利要求1所述的方法，其特征在于，所述支撑衬底和所述第二氧化物层之间还形成有粘结胶层。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括在沉积所述第一氧化物层和所述金属材料层后，执行平坦化的步骤。
5.根据权利要求1所述的方法，其特征在于，在形成所述支撑衬底之后还包括烘焙的步骤。
6.根据权利要求1所述的方法，其特征在于，所述金属材料层包括Cu。
7.根据权利要求1所述的方法，其特征在于，所述蚀刻停止层为碳氮化硅材料。
8.根据权利要求1所述的方法，其特征在于，所述半导体衬底为Si衬底。
9.一种半导体器件中粘附力检测结构，包括：
半导体衬底；
位于所述半导体衬底上的第一氧化物层、金属材料层、蚀刻停止层、第二氧化物层和支撑衬底，以检测所述金属材料层和所述蚀刻停止层之间的粘附力；
其中，所述衬底、所述第一氧化物层、所述金属材料层的背面具有槽口，部分所述槽口中嵌有凸出的所述蚀刻停止层。
10.根据权利要求9所述的结构，其特征在于，所述支撑衬底为高韧性的增韧玻璃纤维材料层。
11.根据权利要求9所述的结构，其特征在于，所述支撑衬底和所述第二氧化物层之间还形成有粘结胶层。
12.根据权利要求9所述的结构，其特征在于，所述金属材料层包括Cu。
13.根据权利要求9所述的结构，其特征在于，所述蚀刻停止层为碳氮化硅材料。
14.根据权利要求9所述的结构，其特征在于，所述半导体衬底为Si衬底。
CN201210568227.7A 2012-12-24 2012-12-24 一种半导体器件中粘附力检测结构及其制备方法 Active CN103900951B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210568227.7A CN103900951B (zh) 2012-12-24 2012-12-24 一种半导体器件中粘附力检测结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210568227.7A CN103900951B (zh) 2012-12-24 2012-12-24 一种半导体器件中粘附力检测结构及其制备方法

Publications (2)

Publication Number Publication Date
CN103900951A CN103900951A (zh) 2014-07-02
CN103900951B true CN103900951B (zh) 2016-08-31

Family

ID=50992412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210568227.7A Active CN103900951B (zh) 2012-12-24 2012-12-24 一种半导体器件中粘附力检测结构及其制备方法

Country Status (1)

Country Link
CN (1) CN103900951B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117334674A (zh) * 2020-05-12 2024-01-02 联华电子股份有限公司 芯片键合应力的测量方法及芯片键合辅助结构
RU2751805C1 (ru) * 2020-09-24 2021-07-19 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ увеличения адгезии

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1711467A (zh) * 2002-11-06 2005-12-21 皇家飞利浦电子股份有限公司 一种测量层间界面处粘附强度的方法
CN101354335A (zh) * 2007-07-27 2009-01-28 中芯国际集成电路制造(上海)有限公司 层间粘附力的检测方法及检测试片制作方法
CN101893545A (zh) * 2010-07-14 2010-11-24 深南电路有限公司 Pcb嵌入式金属基结合力的测试方法及测试设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101483275B1 (ko) * 2009-02-13 2015-01-15 삼성전자주식회사 탄성 플레이트를 이용한 박막 부착력 시험 방법
KR101995602B1 (ko) * 2011-06-03 2019-07-02 노벨러스 시스템즈, 인코포레이티드 상호접속을 위한 캡핑층들을 함유하는 금속 및 실리콘

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1711467A (zh) * 2002-11-06 2005-12-21 皇家飞利浦电子股份有限公司 一种测量层间界面处粘附强度的方法
CN101354335A (zh) * 2007-07-27 2009-01-28 中芯国际集成电路制造(上海)有限公司 层间粘附力的检测方法及检测试片制作方法
CN101893545A (zh) * 2010-07-14 2010-11-24 深南电路有限公司 Pcb嵌入式金属基结合力的测试方法及测试设备

Also Published As

Publication number Publication date
CN103900951A (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
US10170418B2 (en) Backside device contact
EP1783834B1 (en) Support structure for semiconductor device bond pads and method of making the same
US7871902B2 (en) Crack stop trenches
TW200540977A (en) Glass-based SOI structures
WO2007087406A3 (en) Porous silicon dielectric
US20100327421A1 (en) Ic package design with stress relief feature
US7179747B2 (en) Use of supercritical fluid for low effective dielectric constant metallization
US7485963B2 (en) Use of supercritical fluid for low effective dielectric constant metallization
KR20070086316A (ko) 접지면 상으로 회로를 전달하는 방법
CN103900951B (zh) 一种半导体器件中粘附力检测结构及其制备方法
US20060068534A1 (en) Method for manufacturing semiconductor device
US20110180922A1 (en) Semiconductor chip, seal-ring structure and manufacturing process thereof
CN103426749B (zh) 开口的形成方法和堆叠结构
CN109390353A (zh) 半导体元件及其制作方法
US7390682B2 (en) Method for testing metal-insulator-metal capacitor structures under high temperature at wafer level
Kwon et al. Critical adhesion energy of benzocyclobutene-bonded wafers
US20120306098A1 (en) Curing Low-k Dielectrics for Improving Mechanical Strength
TWI657559B (zh) 基板之兩側上的ｉｃ結構及形成方法
US20040169279A1 (en) Etch back of interconnect dielectrics
CN102683312B (zh) 半导体器件和用于制造半导体器件的方法
CN105206562A (zh) 一种半导体器件及其制作方法、电子装置
Burghartz et al. Ultra-thin chip fabrication for next-generation silicon processes
CN103426745B (zh) 半导体结构的形成方法
EP3193361B1 (en) Method for fabricating semiconductor structures including a high resistivity layer, and related semiconductor structures
CN106997856B (zh) 针对栅极开路电阻进行晶圆可接受度测试的样品处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant