KR20130025328A - 실장 구조 - Google Patents

실장 구조 Download PDF

Info

Publication number
KR20130025328A
KR20130025328A KR1020120091193A KR20120091193A KR20130025328A KR 20130025328 A KR20130025328 A KR 20130025328A KR 1020120091193 A KR1020120091193 A KR 1020120091193A KR 20120091193 A KR20120091193 A KR 20120091193A KR 20130025328 A KR20130025328 A KR 20130025328A
Authority
KR
South Korea
Prior art keywords
land
electrode
mounting structure
capacitor
face
Prior art date
Application number
KR1020120091193A
Other languages
English (en)
Other versions
KR101413459B1 (ko
Inventor
야스오 후지이
요시나오 니시오카
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20130025328A publication Critical patent/KR20130025328A/ko
Application granted granted Critical
Publication of KR101413459B1 publication Critical patent/KR101413459B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045—Protection against vibrations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

회로 설계에 있어서 높은 자유도를 얻으면서, 어쿠스틱 노이즈를 저감할 수 있는 실장 구조를 제공하는 것이다.
전자부품(10)이 회로 기판(50)상에 실장되어 있는 실장 구조(1). 랜드(54a,54b)는 기판 본체(52)상에 마련되고, 외부전극(12a,12b)의 각각과 솔더(60a,60b)에 의해 접속되어 있다. 랜드전극(54a,54b)으로부터 솔더(60a,60b)의 정상까지의 높이(H1)는, 랜드전극(54a,54b)으로부터 회로 기판(50)의 가장 가까이에 위치하는 콘덴서 도체(32d)가 단면(S3)으로부터 노출되어 있는 부분까지의 높이(H2)의 1.27배 이하이다.

Description

실장 구조{MOUNTING STRUCTURE}
본 발명은 실장 구조에 관한 것으로서, 보다 특정적으로는 콘덴서 등의 전자부품이 기판상에 실장되어 있는 실장 구조에 관한 것이다.
유전체층과 콘덴서 도체가 적층되어 이루어지는 전자부품에서는, 전자부품에 교류 전압이 인가되면, 전압에 의해 유전체층에 전계 유기 뒤틀림이 발생한다. 이러한 전계 유기 뒤틀림은 전자부품이 실장되어 있는 기판을 진동시켜, "어쿠스틱 노이즈"라 불리우는 진동음을 발생시킨다. 이러한 "어쿠스틱 노이즈"를 저감하기 위한 종래의 전자부품에 관련된 발명으로서는, 예를 들면 특허문헌 1에 기재된 적층 세라믹 콘덴서의 회로 기판 실장방법이 알려져 있다.
특허문헌 1에 기재된 적층 세라믹 콘덴서의 회로 기판 실장방법에서는, 회로 기판의 표면과 이면에 동등 사양의 콘덴서가 배치되어 있다. 이것에 의해, 한쪽의 콘덴서로부터 회로 기판에 전달된 진동과 다른 쪽의 콘덴서로부터 회로 기판에 전달된 진동이 서로 부정한다. 그 결과, "어쿠스틱 노이즈"가 저감된다.
그러나 특허문헌 1에 기재된 적층 세라믹 콘덴서의 회로 기판 실장방법에서는, 2개의 콘덴서를 회로 기판의 양면에 실장할 필요가 있으므로, 회로 설계의 자유도가 낮아진다는 문제가 있었다.
일본국 공개특허공보 2000-232030호
그리하여, 본 발명의 목적은 회로 설계에 있어서 높은 자유도를 얻으면서, 어쿠스틱 노이즈를 저감할 수 있는 실장 구조를 제공하는 것이다.
본 발명의 제1의 형태인 실장 구조는 전자부품이 기판상에 실장되어 있는 실장 구조로서, 상기 전자부품은 복수의 유전체층이 적층되어 구성되어 있는 적층체로서, 상기 기판에 대향하면서, 적층방향의 한쪽측에 위치하는 실장면, 및 서로 대향하는 제1의 단면 및 제2의 단면을 가지는 직방체상의 적층체와, 상기 유전체층과 함께 적층됨으로써 콘덴서를 형성하면서, 상기 제1의 단면 또는 상기 제2의 단면에 인출되어 있는 복수의 콘덴서 도체와, 상기 제1의 단면 및 상기 실장면에 걸쳐 마련되면서, 상기 콘덴서 도체와 접속되어 있는 제1의 외부전극과, 상기 제2의 단면 및 상기 실장면에 걸쳐 마련되면서, 상기 콘덴서 도체와 접속되어 있는 제2의 외부전극을 포함하고 있고, 상기 기판은 기판 본체와, 상기 기판 본체상에 마련되어 있는 제1의 랜드전극 및 제2의 랜드전극으로서, 상기 제1의 외부전극 및 상기 제2의 외부전극의 각각과 도전성 재료에 의해 접속되어 있는 제1의 랜드전극 및 제2의 랜드전극을 포함하고 있으며, 상기 제1의 랜드전극 또는 상기 제2의 랜드전극으로부터 상기 도전성 재료의 정상까지의 높이는, 상기 제1의 랜드전극 또는 상기 제2의 랜드전극으로부터 상기 콘덴서 도체가 상기 제1의 단면 또는 상기 제2의 단면으로부터 노출되어 있는 부분까지의 최단 거리의 1.27배 이하인 것을 특징으로 한다.
본 발명의 제2의 형태인 실장 구조는 전자부품이 기판상에 실장되어 있는 실장 구조로서, 상기 전자부품은 복수의 유전체층이 적층되어 구성되어 있는 적층체로서, 상기 기판에 대향하면서, 적층방향과 직교하는 방향의 한쪽측에 위치하는 실장면, 및 서로 대향하는 제1의 단면 및 제2의 단면을 가지는 직방체상의 적층체와, 상기 유전체층과 함께 적층됨으로써 콘덴서를 형성하면서, 상기 제1의 단면 또는 상기 제2의 단면에 인출되어 있는 복수의 콘덴서 도체와, 상기 제1의 단면 및 상기 실장면에 걸쳐 마련되면서, 상기 콘덴서 도체와 접속되어 있는 제1의 외부전극과, 상기 제2의 단면 및 상기 실장면에 걸쳐 마련되면서, 상기 콘덴서 도체와 접속되어 있는 제2의 외부전극을 포함하고 있고, 상기 기판은 기판 본체와, 상기 기판 본체상에 마련되어 있는 제1의 랜드전극 및 제2의 랜드전극으로서, 상기 제1의 외부전극 및 상기 제2의 외부전극의 각각과 도전성 재료에 의해 접속되어 있는 제1의 랜드전극 및 제2의 랜드전극을 포함하고 있고, 상기 제1의 랜드전극은 제1의 랜드부 및 제2의 랜드부로 분할되어 있으며, 상기 제1의 랜드부 및 상기 제2의 랜드부는 상기 기판 본체의 법선방향으로부터 평면으로 보았을 때에, 상기 제1의 단면의 중심과는 포개어져 있지 않고, 상기 도전성 재료는 상기 기판 본체의 법선방향으로부터 평면으로 보았을 때에, 상기 제1의 단면의 중심과는 포개어져 있지 않은 것을 특징으로 한다.
상기 제1의 형태인 실장 구조에 있어서는, 제1의 랜드전극 또는 제2의 랜드전극으로부터 도전성 재료의 정상까지의 높이는 제1의 랜드전극 또는 제2의 랜드전극으로부터 콘덴서 도체가 제1의 단면 또는 제2의 단면으로부터 노출되어 있는 부분까지의 최단 거리의 1.27배 이하이기 때문에, 콘덴서 도체가 마련되어 있는 적층체 부분에 있어서 발생한 진동의 전파 매체인 도전성 재료가 가장 진동하는 부분으로부터 떨어지게 되어, 진동이 회로 기판에 전파되기 어려워진다.
또한 상기 제2의 형태인 실장 구조에 있어서는, 제1의 랜드부 및 제2의 랜드부는 기판 본체의 법선방향으로부터 평면으로 보았을 때에, 제1의 단면의 중심과는 포개어져 있지 않고, 도전성 재료는 기판 본체의 법선방향으로부터 평면으로 보았을 때에, 제1의 단면의 중심과는 포개어져 있지 않기 때문에, 콘덴서 도체가 마련되어 있는 적층체 부분에 있어서 발생한 진동의 전파 매체인 랜드전극 및 도전성 재료가 가장 진동하는 부분과는 접합되어 있지 않아, 진동이 회로 기판에 전파되기 어려워진다.
본 발명에 의하면, 하나의 전자부품만으로 진동을 완충할 수 있기 때문에, 회로 설계에 있어서 높은 자유도를 얻으면서 어쿠스틱 노이즈를 저감할 수 있다.
도 1은 제1의 실시형태인 실장 구조의 단면 구조도이다.
도 2는 제1의 실시형태인 실장 구조를 평면으로 본 도면이다.
도 3은 제1의 실시형태를 구성하는 전자부품의 외관 사시도이다.
도 4는 도 3의 전자부품의 적층체의 분해 사시도이다.
도 5는 제1의 실시형태에 있어서, 전자부품이 진동하고 있는 모습을 나타낸 도면이다.
도 6은 음압 레벨의 측정장치의 구성도이다.
도 7은 제1의 실시형태에 있어서의 실험 결과를 나타낸 그래프이다.
도 8은 제1의 변형예인 실장 구조의 단면 구조도이다.
도 9는 제2의 변형예인 실장 구조를 구성하는 전자부품의 단면 구조도이다.
도 10은 제3의 변형예인 실장 구조를 평면으로 본 도면이다.
도 11은 제3의 변형예에 있어서의 실험 결과를 나타낸 그래프이다.
도 12는 제2의 실시형태인 실장 구조의 단면 구조도이다.
도 13은 제2의 실시형태인 실장 구조를 z축 방향의 정방향측으로부터 평면으로 본 도면이다.
도 14는 제2의 실시형태에 있어서, 전자부품이 진동하고 있는 모습을 나타낸 도면이다.
도 15는 제2의 실시형태에 있어서의 실험 결과를 나타낸 그래프이다.
이하에 본 발명에 따른 실장 구조에 대하여 첨부 도면을 참조하면서 설명한다. 또한 각 도면에 있어서는, 같은 부재, 부분에 관해서는 공통의 부호를 부여하고, 중복하는 설명은 생략한다.
(제1의 실시형태, 도 1~도 7 참조)
(실장 구조의 구성)
우선, 제1의 실시형태인 실장 구조(1)에 대하여 도 1~도 4를 참조하면서 설명한다. 이 실장 구조(1)는, 도 1 및 도 2에 나타내는 바와 같이, 전자부품(10) 및 회로 기판(50)을 포함하고 있다. 전자부품(10)은 칩 콘덴서이며, 회로 기판(50)상에 실장되어 있다. 또한 전자부품(10)은, 도 3 및 도 4에도 나타내는 바와 같이, 적층체(11), 외부전극(12(12a,12b)) 및 콘덴서 도체(30(30a~30d),32(32a~32d))를 포함하고 있다. 이하에서는, 적층체(11)의 적층방향을 z축 방향으로 정의한다. 적층체(11)를 z축 방향으로부터 평면으로 보았을 때에, 적층체(11)의 장변이 연장되어 있는 방향을 x축 방향으로 정의한다. 적층체(11)를 z축 방향으로부터 평면으로 보았을 때에, 적층체(11)의 단변이 연장되어 있는 방향을 y축 방향으로 정의한다.
적층체(11)는, 도 3에 나타내는 바와 같이, z축 방향의 양단에 위치하고 있는 상면(S1) 및 바닥면(S2), 서로 대향하고 있는 단면(S3,S4), 및 서로 대향하고 있는 측면(S5,S6)을 가지는 직방체상을 이루고 있다. 적층체(11)는 모따기가 실시됨으로써 모퉁이 및 능선에 있어서 둥그스름한 형상을 이루고 있다. 이하에서는, 적층체(11)에 있어서, z축 방향의 정방향측에 위치하는 면을 상면(S1)으로 하고, z축 방향의 부방향측에 위치하는 면을 바닥면(S2)으로 한다. 또한 x축 방향의 부방향측에 위치하는 면을 단면(S3)으로 하고, x축 방향의 정방향측에 위치하는 면을 단면(S4)으로 한다. 또한 y축 방향의 정방향측에 위치하는 면을 측면(S5)으로 하고, y축 방향의 부방향측에 위치하는 면을 측면(S6)으로 한다. 바닥면(S2)은 전자부품(10)이 회로 기판(50)에 실장될 때에, 상기 회로 기판(50)과 대향하는 실장면이다.
적층체(11)는, 도 4에 나타내는 바와 같이, 복수의 세라믹층(유전체층)(17(17a~17n))이 z축 방향의 정방향측으로부터 부방향측으로 이 순서로 나열되도록 적층됨으로써 구성되어 있다. 세라믹층(17)은 직사각형상을 이루고 있고, 유전체 세라믹에 의해 제작되어 있다. 이하에서는, 세라믹층(17)의 z축 방향의 정방향측의 주면을 표면이라 칭하고, 세라믹층(17)의 z축 방향의 부방향측의 주면을 이면이라 칭한다.
적층체(11)의 상면(S1)은 z축 방향의 가장 정방향측에 마련되어 있는 세라믹층(17a)의 표면에 의해 구성되어 있다. 적층체(11)의 바닥면(S2)은 z축 방향의 가장 부방향측에 마련되어 있는 세라믹층(17n)의 이면에 의해 구성되어 있다. 또한 단면(S3)은 세라믹층(17a~17n)의 x축 방향의 부방향측의 단변이 이어짐으로써 구성되어 있다. 단면(S4)은 세라믹층(17a~17n)의 x축 방향의 정방향측의 단변이 이어짐으로써 구성되어 있다. 측면(S5)은 세라믹층(17a~17n)의 y축 방향의 정방향측의 장변이 이어짐으로써 구성되어 있다. 측면(S6)은 세라믹층(17a~17n)의 y축 방향의 부방향측의 장변이 이어짐으로써 구성되어 있다.
콘덴서 도체(30a~30d,32a~32d)는 세라믹층(17)과 함께 적층됨으로써 세라믹층(17)을 통해 서로 대향하고 있다.
콘덴서 도체(30a~30d)는 각각 도 4에 나타내는 바와 같이, 세라믹층(17d,17f,17h,17j)의 표면상에 마련되어 있고, 적층체(11)에 내장되어 있다. 콘덴서 도체(30a~30d)는 직사각형상을 이루고 있고, 세라믹층(17d,17f,17h,17j)의 x축 방향의 정방향측의 단변에 인출되어 있다. 이것에 의해, 콘덴서 도체(30a~30d)는, 도 1에 나타내는 바와 같이, 단면(S4)(제1의 단면)에 인출되어 있다.
콘덴서 도체(32a~32d)는 각각 도 4에 나타내는 바와 같이, 세라믹층(17e,17g,17i,17k)의 표면상에 마련되어 있고, 적층체(11)에 내장되어 있다. 콘덴서 도체(32a~32d)는 직사각형상을 이루고 있고, 세라믹층(17e,17g,17i,17k)의 x축 방향의 부방향측의 단변에 인출되어 있다. 이것에 의해, 콘덴서 도체(32a~32d)는, 도 1에 나타내는 바와 같이, 단면(S3)(제2의 단면)에 인출되어 있다. 콘덴서 도체(30a~30d)와 콘덴서 도체(32a~32d)는 z축 방향으로부터 평면으로 보았을 때에 서로 포개어져 있다. 이것에 의해, 콘덴서 도체(30,32)간에는 콘덴서(C)가 형성되어 있다.
외부전극(12a)(제2의 외부전극)은 단면(S3)을 덮고 있는 동시에 상면(S1), 바닥면(S2) 및 측면(S5,S6)으로 접혀 있다. 즉, 외부전극(12a)은 단면(S3)과 상면(S1), 바닥면(S2) 및 측면(S5,S6)에 걸쳐 마련되어 있다. 또한 외부전극(12a)은 콘덴서 도체(32a~32d)에 접속되어 있다. 보다 상세하게는, 외부전극(12a)은 콘덴서 도체(32a~32d)가 단면(S3)으로부터 노출되어 있는 부분을 덮도록, 적층체(11)의 단면(S3)의 전면을 덮고 있다.
외부전극(12b)(제1의 외부전극)은 단면(S4)을 덮고 있는 동시에 상면(S1), 바닥면(S2) 및 측면(S5,S6)으로 접혀 있다. 즉, 외부전극(12b)은 단면(S4)과 상면(S1), 바닥면(S2) 및 측면(S5,S6)에 걸쳐 마련되어 있다. 또한 외부전극(12b)은 콘덴서 도체(30a~30d)에 접속되어 있다. 보다 상세하게는, 외부전극(12b)은 콘덴서 도체(30a~30d)가 단면(S4)으로부터 노출되어 있는 부분을 덮도록, 적층체(11)의 단면(S4)의 전면을 덮고 있다.
회로 기판(50)은 표면 및 내부에 도시하지 않는 회로를 가지고 있는 다층 기판이며, 기판 본체(52) 및 랜드전극(54(54a,54b))을 포함하고 있다. 기판 본체(52)는 복수의 절연체층이 적층되어 구성되어 있고, 주면(S11)을 가지고 있다. 주면(S11)은 도 1에 나타내는 바와 같이 기판 본체(52)의 z축 방향의 정방향측의 주면이다.
랜드전극(54)은 기판 본체(52)의 주면(S11)상에 마련되어 있고, 외부전극(12a,12b)의 각각과 도전성 재료(솔더(60a,60b))에 의해 접속되어 있다. 보다 상세하게는, 랜드전극(54a,54b)은 z축 방향으로부터 평면으로 보았을 때에, 도 2에 나타내는 바와 같이, 직사각형상을 이루고 있고, x축 방향의 부방향측으로부터 정방향측으로 이 순서로 나열되어 있다.
외부전극(12a,12b)은 각각 도 1 및 도 2에 나타내는 바와 같이, 랜드전극(54a,54b)상에 배치되고, 솔더(60a,60b)에 의해 전기적으로 접속된 상태로 랜드전극(54a,54b)에 고정되어 있다. 여기서, 솔더(60a,60b)는 각각 도 1에 나타내는 바와 같이, 외부전극(12a,12b)과 랜드전극(54a,54b) 사이의 틈을 메우고 있는 동시에, 외부전극(12a,12b)의 측면(S3,S4)을 덮고 있는 부분을 따라 z축 방향의 정방향측을 향해 연장되어 있다.
그런데, 실장 구조(1)는 어쿠스틱 노이즈를 저감하는 동시에, 회로 설계의 자유도를 향상시키기 위해 이하에 설명하는 구조를 가지고 있다. 우선, 랜드전극(54a,54b)의 z축 방향의 정방향측의 면(상면)으로부터 솔더(60a,60b)의 정상까지의 높이를 H1로 정의한다. 솔더(60a,60b)의 정상이란, 측면(S3,S4)을 덮는 외부전극(12a,12b)상에 연장되어 있는 솔더(60a,60b)의 z축 방향의 정방향측의 단부를 의미하고 있다. 또한 높이란, z축 방향에 있어서의 거리를 의미하고 있다. 이하에서는, 랜드전극(54a,54b)의 z축 방향의 정방향측의 면(상면)으로부터 솔더(60a,60b)의 정상까지의 높이(H1)를 솔더 필렛 높이라고도 칭한다. 또한 랜드전극(54a,54b)으로부터 콘덴서 도체(30a~30d,32a~32d)가 단면(S3,S4)으로부터 노출되어 있는 부분까지의 최단 거리를 H2로 한다. H2는 바꾸어 말하면 랜드전극(54a,54b)으로부터 회로 기판(50)의 가장 가까이에 위치하는 콘덴서 도체(32d)가 단면(S3)으로부터 노출되어 있는 부분까지의 높이이다. 이때, H1은 H2의 1.27배 이하이다.
(전자부품의 제조방법)
다음으로, 전자부품(10)의 제조방법에 대하여 설명한다. 또한 도면은 도 3 및 도 4를 참조한다.
우선, BaTiO3 등의 세라믹 분말에 대하여, 바인더 및 유기 용제를 첨가하여 볼밀에 투입하고, 습식 조합(調合)을 행하여 세라믹 슬러리를 얻는다. 얻어진 세라믹 슬러리를 닥터 블레이드법에 의해, 캐리어 시트상에 시트상으로 형성하여 건조시켜, 세라믹층(17)이 될 세라믹 그린시트를 제작한다. 세라믹층(17)이 될 세라믹 그린시트의 두께는 소성 후의 세라믹층의 두께가 0.5㎛이상 10㎛이하가 되는 두께인 것이 바람직하다. 또한 세라믹 분말의 주성분은 CaTiO3, SrTiO3, CaZrO3 등이어도 된다. 또한 세라믹 분말의 부성분으로서, Mn 화합물, Mg 화합물, Si 화합물, Co 화합물, Ni 화합물, 희토류 화합물 등이 첨가되어 있어도 된다.
다음으로, 세라믹층(17)이 될 세라믹 그린시트상에, 도전성 재료로 이루어지는 페이스트를 스크린 인쇄법으로 도포함으로써, 콘덴서 도체(30,32)를 형성한다. 도전성 재료로 이루어지는 페이스트는 금속 분말에 유기 바인더 및 유기 용제가 첨가된 것이다. 금속 분말은 예를 들면 Ni, Cu, Ag, Pd, Ag-Pd 합금, Au 등이다. 소성 후의 콘덴서 도체(30,32)의 두께는 0.3㎛이상 2.0㎛이하인 것이 바람직하다.
다음으로, 세라믹층(17)이 될 세라믹 그린시트를 적층하여 미소성의 마더 적층체를 얻는다. 이 후, 미소성의 마더 적층체에 대하여 프레스를 실시한다.
다음으로, 미소성의 마더 적층체를 소정 치수로 컷트하여, 복수의 미소성의 적층체(11)를 얻는다. 이 후, 적층체(11)의 표면에 배럴 연마 가공 등의 연마 가공을 실시한다.
다음으로, 미소성의 적층체(11)를 소성한다. 소성 온도는 예를 들면 1200~1300℃이다.
다음으로, 적층체(11)에 외부전극(12)을 형성한다. 구체적으로는, 주지의 딥법이나 슬릿 공법 등에 의해, 적층체(11)의 표면에 Cu, Ni, Ag, Pd, Ag-Pd 합금, Au 등을 함유하는 도전성 페이스트를 도포한다. 그리고, 도전성 페이스트의 베이킹을 행하여 하지(下地)전극을 형성한다. 하지전극상에는 Ni 도금 및 Sn 도금을 실시한다. 이것에 의해, 외부전극(12)이 형성된다. 이상의 공정에 의해 전자부품(10)이 완성된다.
이상과 같이 제조된 전자부품(10)은 회로 기판(50)상에 실장된다. 기판 본체(52)는 예를 들면 유리 에폭시 등으로 이루어지는 절연체층이 복수 적층되어 구성되어 있다. 또한 랜드전극(54)은 Cu로 이루어지는 하지전극에 도금이 실시되어 구성되어 있다. 실장시에는 랜드전극(54)에 솔더 페이스트를 도포한다. 다음으로, 바닥면(S2)이 기판 본체(52)의 주면(S11)과 대향하도록, 랜드전극(54)상에 외부전극(12)을 세트한다. 이때, 바닥면(S2)과 주면(S11)은 평행하게 되어 있는 것이 바람직하다. 이 후, 리플로우 공정을 행하여 솔더 페이스트를 용융시킨 후, 솔더 페이스트를 고화(固化)시킨다. 이것에 의해, 전자부품(10)이 회로 기판(50)상에 실장된다.
또한 솔더 페이스트에는 예를 들면 Sn-Pb 공정(共晶) 솔더나, Sn-Ag-Cu 등의 납 프리 솔더를 사용하는 것이 가능하다. 또한 솔더(60) 대신에 도전성 접착제가 사용되어도 된다.
(효과)
이상의 실장 구조(1)에 의하면, 이하에 설명하는 바와 같이, 회로 설계에 있어서 높은 자유도를 얻으면서 어쿠스틱 노이즈를 저감할 수 있다. 도 5는 실장 구조(1)에 있어서, 전자부품(10)이 진동하고 있는 모습을 나타낸 도면이다.
특허문헌 1에 기재된 적층 세라믹 콘덴서의 회로 기판 실장방법에서는, 어쿠스틱 노이즈의 저감을 위해, 2개의 콘덴서가 회로 기판의 양면에 실장되어 있으므로, 회로 설계의 자유도가 낮아진다는 문제가 있었다.
그리하여, 실장 구조(1)에서는, 랜드전극(54a,54b)의 z축 방향의 정방향측의 면으로부터 솔더(60a,60b)의 정상까지의 높이(필렛 높이)(H1)는, 랜드전극(54a,54b)으로부터 회로 기판(50)의 가장 가까이에 위치하는 콘덴서 도체(32d)가 단면(S3)으로부터 노출되어 있는 부분까지의 높이(H2)의 1.27배 이하로 되어 있다. 이것에 의해, 실장 구조(1)는 이하에 설명하는 바와 같이 전자부품(10)을 2개 사용하지 않고, 어쿠스틱 노이즈의 저감을 실현할 수 있다.
보다 상세하게는, 실장 구조(1)에서는, 콘덴서 도체(30,32)가 마련되어 있는 부분에 있어서 발생한 진동이 솔더(60) 및 랜드전극(54)을 전파됨으로써, 회로 기판(50)이 진동하여 어쿠스틱 노이즈가 발생한다. 도 5에 나타내는 바와 같이, 전자부품(10)은 단면(S3,S4)의 z축 방향의 중심에 가까워짐에 따라 크게 진동한다. 그리하여, 실장 구조(1)에서는, 진동의 전파 경로가 되고 있는 솔더(60)는 진동원인 단면(S3,S4)의 z축 방향의 중심으로부터 떨어져 있다. 이것에 의해, 전자부품(10)에 있어서 발생한 진동이 회로 기판(50)에 전파되기 어려워진다. 그 결과, 실장 구조(1)에서는 어쿠스틱 노이즈가 저감된다.
(실험)
본원 발명자는 실장 구조(1)가 발휘하는 효과를 보다 명확하게 하기 위해, 이하에 설명하는 실험을 행하였다. 구체적으로는, 본원 발명자는 이하에 설명하는 제1의 시료군 및 제2의 시료군을 제작하였다. 또한 제1의 시료군 및 제2의 시료군에서는, 이하의 조건에 나타내는 바와 같이, 필렛 높이(H1)을 복수 종류로 변경하였다.
제1의 시료군의 조건
회로 기판의 사이즈: 100mm×40mm×1.6mm
전자부품의 외형 치수: 1.75mm×0.95mm×0.91mm
전자부품의 용량: 22μF
세라믹층의 두께: 0.94㎛
콘덴서 도체의 두께: 0.58㎛
콘덴서 도체의 매수: 491
적층체의 높이(H0)(도 1 참조): 0.87mm
필렛 높이: 0.08mm, 0.16mm, 0.32mm, 0.5mm, 0.6mm, 0.8mm의 6종류
외부전극과 랜드전극의 틈(H3)(도 1 참조): 0.05mm
외부전극의 두께(H4)(도 1 참조): 20㎛
회로 기판의 가장 가까이에 위치하는 콘덴서 도체로부터 적층체의 바닥면까지의 거리(외층 두께)(H5)(도 1 참조): 56㎛
또한 제1의 시료군에서는, 랜드전극으로부터 회로 기판의 가장 가까이에 위치하는 콘덴서 도체가 단면으로부터 노출되어 있는 부분까지의 높이(H2)는 H3, H4 및 H5의 합계(126㎛)이다.
제2의 시료군의 조건
회로 기판의 사이즈: 100mm×40mm×1.6mm
전자부품의 외형 치수: 2.11mm×1.35mm×1.31mm
전자부품의 용량: 47μF
세라믹층의 두께: 0.94㎛
콘덴서 도체의 두께: 0.62㎛
콘덴서 도체의 매수: 671
적층체의 높이(H0)(도 1 참조): 1.26mm
필렛 높이: 0.08mm, 0.21mm, 0.4mm, 0.75mm, 1.2mm의 5종류
외부전극과 랜드전극의 틈(H3)(도 1 참조): 0.05mm
외부전극의 두께(H4)(도 1 참조): 25㎛
회로 기판의 가장 가까이에 위치하는 외부전극으로부터 적층체의 바닥면까지의 거리(외층 두께)(H5)(도 1 참조): 90㎛
또한 제2의 시료군에서는, 랜드전극으로부터 회로 기판의 가장 가까이에 위치하는 콘덴서 도체가 단면으로부터 노출되어 있는 부분까지의 높이(H2)는 H3, H4 및 H5의 합계(165㎛)이다.
이상과 같이 구성된 제1의 시료군 및 제2의 시료군을 사용하여, 음압 레벨의 억제량을 측정하였다. 도 6은 음압 레벨의 측정장치(71)의 구성도이다.
본원 발명자는 실장 구조(1)(제1의 시료군 및 제2의 시료군)를 무향(無響) 상자(73) 내에 설치하고, 전자부품(10)에 대하여, 3kHz의 주파수 및 1Vpp의 전압을 가지는 교류 전압을 인가하였다. 그리고, 그때에 발생하는 어쿠스틱 노이즈를 집음(集音) 마이크(74)로 집음하고, 집음계(76) 및 FET 애널라이저(78)(가부시키가이샤 오노솟키 제품 CF-5220)로 집음된 소리의 음압 레벨을 측정하였다. 집음 마이크(74)는 회로 기판(50)으로부터 3mm만큼 떨어져서 설치하였다. 도 7은 실험 결과를 나타낸 그래프이다. 종축은 음압 레벨의 억제량을 나타내고, 횡축은 H1/H2의 값을 나타내고 있다. 음압 레벨의 억제량이란, H1/H2=8일 때의 음압 레벨에 대한 억제량이다.
도 7에 의하면, 제1의 시료군 및 제2의 시료군 모두 H1/H2가 1.27 이하인 경우에는, H1/H2가 1.27보다 큰 경우에 비해, 음압 레벨의 억제량이 비약적으로 크게 되어 있는 것을 알 수 있다. 따라서, 본 실험에 의하면, H1을 H2의 1.27배 이하로 함으로써, 어쿠스틱 노이즈를 저감할 수 있는 것을 이해할 수 있다.
(제1의 변형예, 도 8 참조)
이하에 제1의 변형예인 실장 구조(1a)에 대하여 도면을 참조하면서 설명한다. 도 8은 제1의 변형예인 실장 구조(1a)의 단면 구조도이다.
본 실장 구조(1a)와 상기 실장 구조(1)의 상위점(相違点)은 콘덴서 도체(30,32)의 위치이다. 보다 상세하게는, 실장 구조(1a)의 콘덴서 도체(30,32)는 실장 구조(1)의 콘덴서 도체(30,32)보다도 z축 방향의 정방향측에 위치하고 있다. 즉, 바닥면(S2)과 콘덴서 도체(32d)의 거리는 상면(S1)과 콘덴서 도체(30a)의 거리보다도 크다. 이것에 의해, 실장 구조(1a)에서는 실장 구조(1)보다도, 랜드전극(54a,54b)으로부터 회로 기판(50)의 가장 가까이에 위치하는 콘덴서 도체(32d)가 단면(S3)으로부터 노출되어 있는 부분까지의 높이(H2)가 커진다. 그 결과, 실장 구조(1a)에서는 실장 구조(1)보다도 H1/H2가 작아진다. 따라서, 실장 구조(1a)에서는 보다 효과적으로 어쿠스틱 노이즈가 저감된다.
(제2의 변형예, 도 9 참조)
다음으로, 제2의 변형예인 실장 구조(1b)에 대하여 도면을 참조하면서 설명한다. 도 9(A), (B)는 각각 실장 구조(1b)에 사용되는 전자부품(10b)을 나타내고 있다.
상기 제1의 변형예에서 사용되고 있는 실장 구조(1a)에서는, 바닥면(S2)과 콘덴서 도체(32d)의 거리를, 상면(S1)과 콘덴서 도체(30a)의 거리보다도 크게 하고 있기 때문에, 즉 하측의 외층 부분이 상측의 외층 부분보다도 두꺼워, 비대칭이 되기 때문에, 전자부품(10a)의 제조 공정에 있어서 마더 적층체로 했을 때에, 열이 가해지면 마더 적층체가 전체적으로 휘어버려, 가공할 수 없게 될 우려가 있다.
그리하여, 본 제2의 변형예인 실장 구조(1b)에서는, 적당 매수의 더미 도체(31)를 바닥면(S2)과 콘덴서 도체(32d) 사이의 세라믹층에 마련하도록 하였다. 더미 도체(31)는, 도 9(A)에 나타내는 바와 같이, x축 방향의 중앙 부분에서 분리되어, 양단부가 외부전극(12a,12b)에 접속되어 있어도 되고, 혹은 도 9(B)에 나타내는 바와 같이, 외부전극(12a,12b)과는 접속되지 않고, x축 방향의 중앙 부분에 전기적으로는 절연 상태로 배치되어 있어도 된다. 또한 더미 도체(31)는 외부전극(12a,12b)의 어느 하나만과 접속되어 있어도 된다.
제2의 변형예에 의하면, 적층체(11)에 있어서, 비교적 두께가 있는 세라믹층만으로 이루어지는 하측의 외층 부분에 더미 도체(31)를 마련하기 때문에, 상기 외층 부분이 단단해져 적층체(11)가 휘어버리는 문제를 해소할 수 있다.
(제3의 변형예, 도 10 및 도 11 참조)
이하에 제3의 변형예인 실장 구조(1c)에 대하여 도면을 참조하면서 설명한다. 도 10은 제3의 변형예인 실장 구조(1c)를 평면으로 본 도면이다.
본 실장 구조(1c)와 상기 실장 구조(1)의 상위점은 랜드전극(54)의 구조이다. 실장 구조(1c)에서는, 랜드전극(54a)은 랜드부(70a,72a)로 분할되어 있다. 랜드부(70a,72a)는 직사각형상을 이루고 있고, y축 방향의 부방향측으로부터 정방향측으로 이 순서로 나열되어 있다. 그리고, 랜드부(70a,72a)는 각각 z축 방향(기판 본체(50)의 법선방향)으로부터 평면으로 보았을 때에, 적층체(11)의 서로 이웃하는 모퉁이와 포개어져 있다. 보다 상세하게는, 랜드부(70a,72a)는 z축 방향으로부터 평면으로 보았을 때에, 적층체(11)의 x축 방향의 부방향측의 단변의 양단에 위치하는 모퉁이와 포개어져 있다. 랜드부(70a,72a)는 각각 솔더(61a,62a)를 통해 외부전극(12a)에 접속되어 있다.
단, 랜드부(70a,72a)는 z축 방향으로부터 평면으로 보았을 때에, 단면(S3)의 중심(대각선의 교점)과 포개어져 있지 않다. 따라서, 솔더(61a,62a)는 z축 방향으로부터 평면으로 보았을 때에 단면(S3)의 중심과는 포개어져 있지 않다.
또한 랜드전극(54b)은 랜드부(70b,72b)로 분할되어 있다. 랜드부(70b,72b)는 직사각형상을 이루고 있고, y축 방향의 부방향측으로부터 정방향측으로 이 순서로나열되어 있다. 그리고, 랜드부(70b,72b)는 각각 z축 방향(기판 본체(50)의 법선방향)으로부터 평면으로 보았을 때에, 적층체(11)의 서로 이웃하는 모퉁이와 포개어져 있다. 보다 상세하게는, 랜드부(70b,72b)는 z축 방향으로부터 평면으로 보았을 때에, 적층체(11)의 x축 방향의 정방향측의 단변의 양단에 위치하는 모퉁이와 포개어져 있다. 랜드부(70b,72b)는 각각 솔더(61b,62b)를 통해 외부전극(12b)에 접속되어 있다.
단, 랜드부(70b,72b)는 z축 방향으로부터 평면으로 보았을 때에, 단면(S4)의 중심(대각선의 교점)과 포개어져 있지 않다. 따라서, 솔더(61b,62b)는 z축 방향으로부터 평면으로 보았을 때에 단면(S4)의 중심과는 포개어져 있지 않다.
실장 구조(1c)는, 이하에 설명하는 바와 같이, 상기 실장 구조(1)보다도 어쿠스틱 노이즈를 저감할 수 있다. 실장 구조(1c)에서는, 랜드전극(54)은 각각 랜드부(70,72)로 분할되어 있다. 이것에 의해, 실장 구조(1c)에 있어서 외부전극(12)과 랜드전극(54)이 솔더(61,62)에 의해 접속되어 있는 면적은, 실장 구조(1)에 있어서 외부전극(12)과 랜드전극(54)이 솔더(60)에 의해 접속되어 있는 면적보다도 작아진다. 그 결과, 실장 구조(1c)에서는, 실장 구조(1)보다도, 전자부품(10)에서 발생한 진동이 회로 기판(50)에 전달되기 어려워진다. 그 결과, 실장 구조(1c)에서는 실장 구조(1)보다도 어쿠스틱 노이즈가 저감된다.
또한 전자부품(10)에 교류 전압이 인가되면, 단면(S3,S4)의 중심(대각선의 교점)이 크게 진동한다. 그 때문에, 단면(S3,S4)의 중심의 직하(直下)가 랜드전극(54)에 고정되어 있으면, 전자부품(10)으로부터 회로 기판(50)에 진동이 전해지기 쉽다. 그리하여, 전자부품(10)에서는 랜드전극(54)이 랜드부(70,72)로 분할되어 있다. 랜드부(70,72)는 z축 방향으로부터 평면으로 보았을 때에, 단면(S3,S4)의 중심과는 포개어져 있지 않다. 따라서, 솔더(61,62)는 z축 방향으로부터 평면으로 보았을 때에, 단면(S3,S4)의 중심과는 포개어져 있지 않다. 이것에 의해, 전자부품(10)으로부터 회로 기판(50)에 진동이 전달되는 것이 억제되고 있다.
본원 발명자는 실장 구조(1c)가 발휘하는 효과를 보다 명확히 하기 위해, 이하에 설명하는 실험을 행하였다. 보다 상세하게는, 본원 발명자는 이하에 설명하는 제1의 샘플 및 제2의 샘플을 제작하고, 제1의 샘플 및 제2의 샘플의 전자부품(10)에 대하여 1Vpp의 전압을 가지는 교류 전압을 인가하여, 주파수를 변화시키면서 음압을 측정하였다.
제1의 샘플은 도 1에 나타내는 실장 구조(1)이다. 제2의 샘플은 도 10에 나타내는 실장 구조(1c)이다. 도 11은 실험 결과를 나타낸 그래프이다. 종축은 음압 레벨을 나타내고, 횡축은 주파수를 나타내고 있다.
도 11에 의하면, 제1의 샘플의 음압 레벨보다도 제2의 샘플의 음압 레벨 쪽이 작게 되어 있는 것을 알 수 있다. 즉, 랜드전극(54)이 분할됨으로써 어쿠스틱 노이즈가 저감되어 있는 것을 이해할 수 있다.
(제2의 실시형태, 도 12~도 15 참조)
이하에 제2의 실시형태인 실장 구조(2)에 대하여 도면을 참조하면서 설명한다. 도 12는 제2의 실시형태인 실장 구조(2)의 단면 구조도이다. 도 13은 도 12의 실장 구조(2)를 z축 방향의 정방향측으로부터 평면으로 본 도면이다.
본 실장 구조(2)와 상기 실장 구조(1)의 상위점은 전자부품(10)의 방향이다. 실장 구조(2)에서는, 적층방향과 직교하는 방향의 한쪽측에 위치하는 측면(S5)이 실장면이다. 본 제2의 실시형태에서는 적층방향을 y축 방향으로 정의한다. 또한 적층체(11)를 y축 방향으로부터 평면으로 보았을 때에, 적층체(11)의 장변이 연장되어 있는 방향을 x축 방향으로 정의한다. 적층체(11)를 y축 방향으로부터 평면으로 보았을 때에 적층체(11)의 단변이 연장되어 있는 방향을 z축 방향으로 정의한다.
또한 도 13에 나타내는 바와 같이, 실장 구조(2)에서는, 랜드전극(54a)은 랜드부(70a,72a)로 분할되어 있다. 랜드부(70a,72a)는 직사각형상을 이루고 있고, y축 방향의 부방향측으로부터 정방향측으로 이 순서로 나열되어 있다. 그리고, 랜드부(70a,72a)는 각각 z축 방향(기판 본체(50)의 법선방향)으로부터 평면으로 보았을 때에, 적층체(11)의 서로 이웃하는 모퉁이와 포개어져 있다. 보다 상세하게는, 랜드부(70a,72a)는 z축 방향으로부터 평면으로 보았을 때에, 적층체(11)의 x축 방향의 부방향측의 단변의 양단에 위치하는 모퉁이와 포개어져 있다. 랜드부(70a,72a)는 각각 솔더(61a,62a)를 통해 외부전극(12a)에 접속되어 있다.
단, 랜드부(70a,72a)는 z축 방향으로부터 평면으로 보았을 때에, 단면(S3)의 중심(대각선의 교점)과 포개어져 있지 않다. 따라서, 솔더(61a,62a)는 z축 방향으로부터 평면으로 보았을 때에 단면(S3)의 중심과는 포개어져 있지 않다.
또한 랜드전극(54b)은 랜드부(70b,72b)로 분할되어 있다. 랜드부(70b,72b)는 직사각형상을 이루고 있고, y축 방향의 부방향측으로부터 정방향측으로 이 순서로 나열되어 있다. 그리고, 랜드부(70b,72b)는 각각 z축 방향(기판 본체(50)의 법선방향)으로부터 평면으로 보았을 때에, 적층체(11)의 서로 이웃하는 모퉁이와 포개어져 있다. 보다 상세하게는, 랜드부(70b,72b)는 z축 방향으로부터 평면으로 보았을 때에, 적층체(11)의 x축 방향의 정방향측의 단변의 양단에 위치하는 모퉁이와 포개어져 있다. 랜드부(70b,72b)는 각각 솔더(61b,62b)를 통해 외부전극(12b)에 접속되어 있다.
단, 랜드부(70b,72b)는 z축 방향으로부터 평면으로 보았을 때에, 단면(S4)의 중심(대각선의 교점)과 포개어져 있지 않다. 따라서, 솔더(61b,62b)는 z축 방향으로부터 평면으로 보았을 때에 단면(S4)의 중심과는 포개어져 있지 않다.
(효과)
이상의 실장 구조(2)에 의하면, 이하에 설명하는 바와 같이, 회로 설계에 있어서 높은 자유도를 얻으면서, 어쿠스틱 노이즈를 저감할 수 있다. 도 14는 실장 구조(2)에 있어서, 전자부품(10)이 진동하고 있는 모습을 나타낸 도면이다.
실장 구조(2)에서는, 전자부품(10)에 교류 전압이 인가되면, 도 14에 나타내는 바와 같이, 단면(S3,S4)의 중심(대각선의 교점)이 크게 진동한다. 그 때문에, 단면(S3,S4)의 중심의 직하(z축 방향의 부방향측)가 랜드전극(54)에 고정되어 있으면, 전자부품(10)으로부터 회로 기판(50)에 진동이 전해지기 쉽다. 그리하여, 실장 구조(2)에서는, 랜드전극(54)이 랜드부(70,72)로 분할되어 있다. 랜드부(70,72)는 z축 방향으로부터 평면으로 보았을 때에 진동원인 단면(S3,S4)의 중심과는 포개어져 있지 않다. 따라서, 솔더(61,62)는 z축 방향으로부터 평면으로 보았을 때에, 진동원인 단면(S3,S4)의 중심과는 포개어져 있지 않다. 즉, 실장 구조(2)에서는, 진동의 전파 경로가 되고 있는 솔더(61,62)는 진동원인 단면(S3,S4)의 중심으로부터 떨어져 있다. 이것에 의해, 전자부품(10)에 있어서 발생한 진동이 회로 기판(50)에 전해지기 어려워진다. 그 결과, 실장 구조(2)에서는 어쿠스틱 노이즈가 저감된다.
본원 발명자는 실장 구조(2)가 발휘하는 효과를 보다 명확하게 하기 위해, 이하에 설명하는 실험을 행하였다. 보다 상세하게는, 본원 발명자는 이하에 설명하는 제3의 샘플 및 제4의 샘플을 제작하고, 제3의 샘플 및 제4의 샘플의 전자부품(10)에 대하여 1Vpp의 전압을 가지는 교류 전압을 인가하여, 주파수를 변화시키면서 음압을 측정하였다.
제3의 샘플은 도 12-14에 나타내는 실장 구조(2)이다. 제4의 샘플은 도 12-14 및 도 14에 나타내는 실장 구조(2)에 있어서, 랜드전극(54)이 분할되어 있지 않은 회로 기판에 전자부품(10)이 도 12에 나타내는 바와 같이 실장된 실장 구조이다. 도 15는 실험 결과를 나타낸 그래프이다. 종축은 음압 레벨을 나타내고, 횡축은 주파수를 나타내고 있다.
도 15에 의하면, 제4의 샘플의 음압 레벨보다도 제3의 샘플의 음압 레벨 쪽이 작게 되어 있는 것을 알 수 있다. 이것에 의해, 실장 구조(2)에 있어서, 랜드전극(54)이 분할됨으로써 어쿠스틱 노이즈가 저감되어 있는 것을 이해할 수 있다.
(다른 실시형태)
또한 본 발명에 따른 실장 구조는 상기 실시형태에 한정되는 것은 아니며, 그 요지의 범위 내에서 다양하게 변경할 수 있다.
특히, 상기 제2실시형태(도 12~도 15 참조)에 있어서, 2개의 랜드부로 분할되어 있는 랜드전극(54a,54b)은 어느 한쪽만이 분할되어 있을 뿐이어도 된다.
이상과 같이, 본 발명은 전자부품의 실장 구조에 유용하고, 특히 회로 설계에 있어서 높은 자유도를 얻으면서, 어쿠스틱 노이즈를 저감할 수 있는 점에서 뛰어나다.
C: 콘덴서 S1: 상면
S2: 바닥면 S3, S4: 단면
S5, S6: 측면 1, 1a~1c, 2: 실장 구조
10: 전자부품 11: 적층체
12a, 12b: 외부전극 17a~17n: 세라믹층
30a~30d, 32a~32d: 콘덴서 도체 50: 회로 기판
52: 기판 본체 54a, 54b: 랜드전극
60a, 60b, 61a, 61b, 62a, 62b: 솔더 70a, 70b, 72a, 72b: 랜드부

Claims (7)

  1. 전자부품이 기판상에 실장되어 있는 실장 구조로서,
    상기 전자부품은,
    복수의 유전체층이 적층되어 구성되어 있는 적층체로서, 상기 기판에 대향하면서, 적층방향의 한쪽측에 위치하는 실장면, 및 서로 대향하는 제1의 단면 및 제2의 단면을 가지는 직방체상의 적층체와,
    상기 유전체층과 함께 적층됨으로써 콘덴서를 형성하면서, 상기 제1의 단면 또는 상기 제2의 단면에 인출되어 있는 복수의 콘덴서 도체와,
    상기 제1의 단면 및 상기 실장면에 걸쳐 마련되면서, 상기 콘덴서 도체와 접속되어 있는 제1의 외부전극과,
    상기 제2의 단면 및 상기 실장면에 걸쳐 마련되면서, 상기 콘덴서 도체와 접속되어 있는 제2의 외부전극을 포함하고 있고,
    상기 기판은,
    기판 본체와,
    상기 기판 본체상에 마련되어 있는 제1의 랜드전극 및 제2의 랜드전극으로서, 상기 제1의 외부전극 및 상기 제2의 외부전극의 각각과 도전성 재료에 의해 접속되어 있는 제1의 랜드전극 및 제2의 랜드전극을 포함하고 있으며,
    상기 제1의 랜드전극 또는 상기 제2의 랜드전극으로부터 상기 도전성 재료의 정상까지의 높이는, 상기 제1의 랜드전극 또는 상기 제2의 랜드전극으로부터 상기 콘덴서 도체가 상기 제1의 단면 또는 상기 제2의 단면으로부터 노출되어 있는 부분까지의 최단 거리의 1.27배 이하인 것을 특징으로 하는 실장 구조.
  2. 제1항에 있어서,
    상기 제1의 랜드전극 또는 상기 제2의 랜드전극으로부터 상기 콘덴서 도체가 상기 제1의 단면 또는 상기 제2의 단면으로부터 노출되어 있는 부분까지의 최단 거리는, 상기 제1의 랜드전극 또는 상기 제2의 랜드전극으로부터 상기 기판의 가장 가까이에 위치하는 상기 콘덴서 도체가 상기 제1의 단면 또는 상기 제2의 단면으로부터 노출되어 있는 부분까지의 높이인 것을 특징으로 하는 실장 구조.
  3. 제1항 또는 제2항에 있어서,
    상기 제1의 랜드전극은 제1의 랜드부 및 제2의 랜드부로 분할되어 있고,
    상기 제1의 랜드부 및 상기 제2의 랜드부는, 상기 기판 본체의 법선방향으로부터 평면으로 보았을 때에, 상기 적층체의 서로 이웃하는 모퉁이와 포개어져 있는 것을 특징으로 하는 실장 구조.
  4. 제1항 또는 제2항에 있어서,
    상기 도전성 재료는 솔더인 것을 특징으로 하는 실장 구조.
  5. 제1항 또는 제2항에 있어서,
    상기 실장면과 상기 실장면에 가장 가까운 상기 콘덴서 도체까지의 거리는, 상기 실장면과 대향하는 면과 상기 면에 가장 가까운 상기 콘덴서 도체까지의 거리보다도 큰 것을 특징으로 하는 실장 구조.
  6. 제5항에 있어서,
    상기 실장면과 상기 실장면에 가장 가까운 상기 콘덴서 도체 사이에 더미 도체가 마련되어 있는 것을 특징으로 하는 실장 구조.
  7. 전자부품이 기판상에 실장되어 있는 실장 구조로서,
    상기 전자부품은,
    복수의 유전체층이 적층되어 구성되어 있는 적층체로서, 상기 기판에 대향하면서, 적층방향과 직교하는 방향의 한쪽측에 위치하는 실장면, 및 서로 대향하는 제1의 단면 및 제2의 단면을 가지는 직방체상의 적층체와,
    상기 유전체층과 함께 적층됨으로써 콘덴서를 형성하면서, 상기 제1의 단면 또는 상기 제2의 단면에 인출되어 있는 복수의 콘덴서 도체와,
    상기 제1의 단면 및 상기 실장면에 걸쳐 마련되면서, 상기 콘덴서 도체와 접속되어 있는 제1의 외부전극과,
    상기 제2의 단면 및 상기 실장면에 걸쳐 마련되면서, 상기 콘덴서 도체와 접속되어 있는 제2의 외부전극을 포함하고 있으며,
    상기 기판은,
    기판 본체와,
    상기 기판 본체상에 마련되어 있는 제1의 랜드전극 및 제2의 랜드전극으로서, 상기 제1의 외부전극 및 상기 제2의 외부전극의 각각과 도전성 재료에 의해 접속되어 있는 제1의 랜드전극 및 제2의 랜드전극을 포함하고 있고,
    상기 제1의 랜드전극은 제1의 랜드부 및 제2의 랜드부로 분할되어 있으며,
    상기 제1의 랜드부 및 상기 제2의 랜드부는, 상기 기판 본체의 법선방향으로부터 평면으로 보았을 때에, 상기 제1의 단면의 중심과는 포개어져 있지 않고,
    상기 도전성 재료는 상기 기판 본체의 법선방향으로부터 평면으로 보았을 때에, 상기 제1의 단면의 중심과는 포개어져 있지 않은 것을 특징으로 하는 실장 구조.
KR1020120091193A 2011-09-01 2012-08-21 실장 구조 KR101413459B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011190735 2011-09-01
JPJP-P-2011-190735 2011-09-01
JPJP-P-2012-133216 2012-06-12
JP2012133216A JP5884653B2 (ja) 2011-09-01 2012-06-12 実装構造

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR20130042122A Division KR101485096B1 (ko) 2011-09-01 2013-04-17 전자부품

Publications (2)

Publication Number Publication Date
KR20130025328A true KR20130025328A (ko) 2013-03-11
KR101413459B1 KR101413459B1 (ko) 2014-07-01

Family

ID=47752255

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020120091193A KR101413459B1 (ko) 2011-09-01 2012-08-21 실장 구조
KR20130042122A KR101485096B1 (ko) 2011-09-01 2013-04-17 전자부품
KR1020140141454A KR20140128931A (ko) 2011-09-01 2014-10-20 실장 구조

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR20130042122A KR101485096B1 (ko) 2011-09-01 2013-04-17 전자부품
KR1020140141454A KR20140128931A (ko) 2011-09-01 2014-10-20 실장 구조

Country Status (5)

Country Link
US (3) US8581111B2 (ko)
JP (1) JP5884653B2 (ko)
KR (3) KR101413459B1 (ko)
CN (2) CN103258645A (ko)
TW (2) TWI556276B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499723B1 (ko) * 2013-08-14 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터의 실장 기판

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5998724B2 (ja) * 2012-08-03 2016-09-28 Tdk株式会社 積層セラミックコンデンサ
US9805867B2 (en) 2012-09-19 2017-10-31 Apple Inc. Acoustically quiet capacitors
KR101444540B1 (ko) * 2012-11-20 2014-09-24 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
KR20140085097A (ko) * 2012-12-27 2014-07-07 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP5689143B2 (ja) * 2013-03-19 2015-03-25 太陽誘電株式会社 低背型積層セラミックコンデンサ
KR101565643B1 (ko) * 2013-04-30 2015-11-03 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
US9653212B2 (en) 2013-08-13 2017-05-16 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board for mounting thereof
KR20140038876A (ko) * 2013-08-13 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP5897661B2 (ja) * 2013-08-30 2016-03-30 太陽誘電株式会社 積層セラミックコンデンサ
JP5790817B2 (ja) 2013-11-05 2015-10-07 株式会社村田製作所 コンデンサ、コンデンサの実装構造体及びテーピング電子部品連
US9877393B2 (en) 2013-12-24 2018-01-23 Kyocera Corporation Laminated electronic component and laminated electronic component mounting structure
US10283271B2 (en) 2014-01-17 2019-05-07 Kyocera Corporation Laminated electronic component and laminated electronic component mounting structure
JP5958479B2 (ja) * 2014-01-31 2016-08-02 株式会社村田製作所 電子部品の実装構造体
KR101641574B1 (ko) * 2014-02-03 2016-07-22 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2015153764A (ja) 2014-02-10 2015-08-24 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体
KR101548859B1 (ko) * 2014-02-26 2015-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
JP6011573B2 (ja) * 2014-03-24 2016-10-19 株式会社村田製作所 電子部品
JP6380162B2 (ja) 2014-05-09 2018-08-29 株式会社村田製作所 積層セラミック電子部品
JP2015228482A (ja) 2014-05-09 2015-12-17 株式会社村田製作所 積層セラミック電子部品の実装構造体
KR102089699B1 (ko) * 2014-05-19 2020-03-16 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
US10204737B2 (en) 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
US20150364253A1 (en) * 2014-06-12 2015-12-17 Apple Inc. Heel fillet capacitor with noise reduction
JP2016001695A (ja) 2014-06-12 2016-01-07 株式会社村田製作所 積層コンデンサ、これを含む積層コンデンサ連および積層コンデンサ実装体
US10141112B2 (en) 2014-07-30 2018-11-27 Kyocera Corporation Laminated electronic component and mounting structure thereof
JP2014212351A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2015008312A (ja) 2014-08-13 2015-01-15 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040816A (ja) 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040817A (ja) 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212352A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212349A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212350A (ja) 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014220529A (ja) 2014-08-13 2014-11-20 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2015026844A (ja) 2014-08-13 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016040819A (ja) 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP6418099B2 (ja) * 2014-09-01 2018-11-07 株式会社村田製作所 電子部品内蔵基板
WO2016035590A1 (ja) * 2014-09-01 2016-03-10 株式会社 村田製作所 電子部品内蔵基板
JP2014232898A (ja) 2014-09-18 2014-12-11 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2016072603A (ja) 2014-09-26 2016-05-09 株式会社村田製作所 電子部品
US9997295B2 (en) 2014-09-26 2018-06-12 Murata Manufacturing Co., Ltd. Electronic component
JP6585340B2 (ja) * 2014-10-09 2019-10-02 京セラ株式会社 積層型電子部品およびその実装構造体
JP6424570B2 (ja) * 2014-11-04 2018-11-21 株式会社村田製作所 電子部品内蔵基板およびその製造方法
JP2017069417A (ja) 2015-09-30 2017-04-06 株式会社村田製作所 積層コンデンサ
WO2017094062A1 (ja) * 2015-11-30 2017-06-08 ルネサスエレクトロニクス株式会社 電子装置
KR102538909B1 (ko) 2016-01-14 2023-06-01 삼성전기주식회사 적층 전자부품 및 적층 전자부품의 제조방법
CN110312359A (zh) * 2018-03-27 2019-10-08 联发科技股份有限公司 用来降低电容器噪音的装置与方法
DE102018119216B4 (de) * 2018-08-07 2020-07-23 Tdk Electronics Ag Gehäuse für eine elektronische Komponente mit einem Innenbehälter und einer Außenumhüllung
WO2020066490A1 (ja) * 2018-09-28 2020-04-02 株式会社村田製作所 積層体および積層体の製造方法
KR102586071B1 (ko) * 2018-10-31 2023-10-05 삼성전기주식회사 전자 부품
JP7451103B2 (ja) 2019-07-31 2024-03-18 株式会社村田製作所 チップ型電子部品、電子部品の実装構造体および電子部品連
KR20190116169A (ko) 2019-09-09 2019-10-14 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR102351179B1 (ko) 2019-11-25 2022-01-14 삼성전기주식회사 복합 전자부품
KR20220084603A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20230091548A (ko) * 2021-12-16 2023-06-23 주식회사 아모텍 세라믹 커패시터

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06215978A (ja) * 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
JPH08130160A (ja) * 1994-10-31 1996-05-21 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JPH11340106A (ja) 1998-05-29 1999-12-10 Matsushita Electric Ind Co Ltd 積層セラミック電子部品とその選別方法
JP3805146B2 (ja) 1998-12-09 2006-08-02 太陽誘電株式会社 積層セラミックコンデンサの回路基板実装方法及び回路基板
JP2001358032A (ja) 2000-06-12 2001-12-26 Matsushita Electric Ind Co Ltd チップ型電子部品
EP1503767A2 (en) * 2002-02-08 2005-02-09 ACOLOGIX, Inc. Compositions and methods for treatment of vitamin d deficiency
JP2004193352A (ja) * 2002-12-11 2004-07-08 Taiyo Yuden Co Ltd 積層コンデンサ及び積層コンデンサ実装体
JP2004335657A (ja) * 2003-05-06 2004-11-25 Tdk Corp 底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品
JP4492158B2 (ja) * 2004-03-05 2010-06-30 株式会社村田製作所 積層セラミックコンデンサ
JP2006237078A (ja) * 2005-02-22 2006-09-07 Kyocera Corp 積層電子部品及び積層セラミックコンデンサ
US7329976B2 (en) * 2005-04-27 2008-02-12 Kyocera Corporation Laminated electronic component
JP3861927B1 (ja) * 2005-07-07 2006-12-27 株式会社村田製作所 電子部品、電子部品の実装構造および電子部品の製造方法
KR100826071B1 (ko) * 2005-08-01 2008-04-29 티디케이가부시기가이샤 적층 전자부품
JP2007042743A (ja) * 2005-08-01 2007-02-15 Tdk Corp 積層電子部品
JP4882779B2 (ja) 2006-03-20 2012-02-22 Ｔｄｋ株式会社 積層セラミック電子部品の製造方法
US7920370B2 (en) * 2007-02-05 2011-04-05 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
JP5293971B2 (ja) * 2009-09-30 2013-09-18 株式会社村田製作所 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP4511625B1 (ja) 2009-10-16 2010-07-28 ルビコン株式会社 積層コンデンサ、その製造方法、回路基板および電子機器
JP2011129841A (ja) 2009-12-21 2011-06-30 Tdk Corp 電子部品の製造方法
KR101070068B1 (ko) 2009-12-24 2011-10-04 삼성전기주식회사 적층 세라믹 커패시터
JP5349351B2 (ja) 2010-01-27 2013-11-20 京セラ株式会社 積層セラミックコンデンサ
JP4905569B2 (ja) * 2010-03-01 2012-03-28 Ｔｄｋ株式会社 導電性ペースト、積層セラミック電子部品及びその製造方法
CN102907187A (zh) * 2010-05-26 2013-01-30 株式会社村田制作所 元器件内置基板
JP5375877B2 (ja) 2011-05-25 2013-12-25 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの製造方法
KR101548773B1 (ko) * 2011-08-22 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499723B1 (ko) * 2013-08-14 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터의 실장 기판
US9288906B2 (en) 2013-08-14 2016-03-15 Samsung Electro-Mechanics Co., Ltd. Mounting circuit board of multilayer ceramic capacitor

Also Published As

Publication number Publication date
TW201330031A (zh) 2013-07-16
KR20130056259A (ko) 2013-05-29
CN103258645A (zh) 2013-08-21
TWI438800B (zh) 2014-05-21
US20130233606A1 (en) 2013-09-12
US8581111B2 (en) 2013-11-12
CN102970825A (zh) 2013-03-13
KR101413459B1 (ko) 2014-07-01
TW201312612A (zh) 2013-03-16
US20140008116A1 (en) 2014-01-09
KR101485096B1 (ko) 2015-01-22
US8618422B2 (en) 2013-12-31
JP2013065820A (ja) 2013-04-11
KR20140128931A (ko) 2014-11-06
TWI556276B (zh) 2016-11-01
US9491849B2 (en) 2016-11-08
US20130056252A1 (en) 2013-03-07
JP5884653B2 (ja) 2016-03-15

Similar Documents

Publication Publication Date Title
KR101485096B1 (ko) 전자부품
KR101434108B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
KR101266912B1 (ko) 전자부품
JP2016034047A (ja) 実装構造
KR101504015B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US10529488B2 (en) Electronic component
KR101536678B1 (ko) 전자부품
KR101601822B1 (ko) 적층 콘덴서
KR101418453B1 (ko) 적층 콘덴서
JP4925779B2 (ja) 積層コンデンサ
KR20190036346A (ko) 적층형 전자 부품 및 그 실장 기판
KR101405829B1 (ko) 전자부품 및 선택방법
CN112309715A (zh) 芯片型电子部件、电子部件的安装构造体及集合体
JP2009059888A (ja) 積層セラミックコンデンサ
KR20190098016A (ko) 전자 부품 및 그 실장 기판
KR102109639B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102620525B1 (ko) 적층형 커패시터
JP5725240B2 (ja) 電子部品及び実装構造体
JP2020161548A (ja) 積層セラミック電子部品
JP2009266980A (ja) 積層コンデンサ及び積層コンデンサの実装構造

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 5