KR101405829B1 - 전자부품 및 선택방법 - Google Patents
전자부품 및 선택방법 Download PDFInfo
- Publication number
- KR101405829B1 KR101405829B1 KR1020120092361A KR20120092361A KR101405829B1 KR 101405829 B1 KR101405829 B1 KR 101405829B1 KR 1020120092361 A KR1020120092361 A KR 1020120092361A KR 20120092361 A KR20120092361 A KR 20120092361A KR 101405829 B1 KR101405829 B1 KR 101405829B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- external electrode
- land
- face
- external
- Prior art date
Links
- 238000010187 selection method Methods 0.000 title claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 39
- 239000004020 conductor Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 12
- 239000000919 ceramic Substances 0.000 abstract description 38
- 238000010030 laminating Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 17
- 239000000758 substrate Substances 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- 239000003985 ceramic capacitor Substances 0.000 description 4
- 238000010304 firing Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910001252 Pd alloy Inorganic materials 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- -1 rare earth compound Chemical class 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/01—Form of self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2045—Protection against vibrations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 회로 설계에 있어서 높은 자유도를 얻으면서 울림을 억제할 수 있는 전자부품 및 선택방법을 제공하는 것이다.
적층체(11)는 복수의 세라믹층(17)이 적층되어 이루어지고, z축방향의 양 끝에 위치하는 상면 및 바닥면, 서로 대향하는 단면, 그리고 서로 대향하고 있는 측면을 가지고 있다. 콘덴서 도체(30, 32)는 세라믹층(17)과 함께 적층되며, 세라믹층(17)을 개재하여 서로 대향하고 있다. 제1 외부전극 및 제2 외부전극은 한쪽 단면 및 한쪽 측면에 각각 마련되며, 또한 콘덴서 도체(30)와 접속되어 있다. 제3 외부전극 및 제4 외부전극은 다른쪽 단면 및 다른쪽 측면에 각각 마련되며, 콘덴서 도체(32)와 접속되어 있다.
적층체(11)는 복수의 세라믹층(17)이 적층되어 이루어지고, z축방향의 양 끝에 위치하는 상면 및 바닥면, 서로 대향하는 단면, 그리고 서로 대향하고 있는 측면을 가지고 있다. 콘덴서 도체(30, 32)는 세라믹층(17)과 함께 적층되며, 세라믹층(17)을 개재하여 서로 대향하고 있다. 제1 외부전극 및 제2 외부전극은 한쪽 단면 및 한쪽 측면에 각각 마련되며, 또한 콘덴서 도체(30)와 접속되어 있다. 제3 외부전극 및 제4 외부전극은 다른쪽 단면 및 다른쪽 측면에 각각 마련되며, 콘덴서 도체(32)와 접속되어 있다.
Description
본 발명은 전자부품 및 선택방법에 관한 것으로, 보다 특정적으로는 콘덴서를 내장하고 있는 전자부품 및 선택방법에 관한 것이다.
유전체층과 콘덴서 도체가 적층되어 이루어지는 전자부품에서는 전자부품에 교류 전압이 인가되면, 전압에 의해 유전체층에 전계 유기 변형(strain)이 발생한다. 이러한 전계 유기 변형은 전자부품이 실장되어 있는 기판을 진동시켜 "울림"이라고 불리는 진동음을 발생시킨다. 이러한 "울림"을 억제하기 위한 종래의 전자부품에 관련된 발명으로는 예를 들면 특허문헌 1에 기재된 적층 세라믹 콘덴서의 회로기판 실장방법이 알려져 있다.
특허문헌 1에 기재된 적층 세라믹 콘덴서의 회로기판 실장방법에서는 회로기판의 표면과 이면에 동등 사양의 콘덴서가 배치되어 있다. 이로 인해 한쪽 콘덴서에서 회로기판에 전달한 진동과 다른쪽 콘덴서에서 회로기판에 전달한 진동이 서로 상쇄된다. 그 결과 "울림"이 억제된다.
그러나 특허문헌 1에 기재된 적층 세라믹 콘덴서의 회로기판 실장방법에서는 2개의 콘덴서를 회로기판의 양면에 실장할 필요가 있으므로 회로 설계의 자유도가 낮아진다는 문제가 있었다.
그래서 본 발명의 목적은 회로 설계에 있어서 높은 자유도를 얻으면서, 울림을 억제할 수 있는 전자부품 및 선택방법을 제공하는 것이다.
본 발명의 한 형태에 따른 전자부품은 복수의 유전체층이 적층되어 이루어지는 직육면체형상의 적층체로서, 적층방향의 양 끝에 위치하는 상면 및 바닥면, 서로 대향하는 제1단면(端面) 및 제2단면, 그리고 서로 대향하고 있는 제1측면 및 제2측면을 가지고 있는 적층체와, 상기 유전체층과 함께 적층되며, 상기 유전체층을 개재하여 서로 대향하고 있는 제1 콘덴서 도체 및 제2 콘덴서 도체와, 상기 제1단면 및 상기 제1측면에 각각 마련되며, 상기 제1 콘덴서 도체와 접속되어 있는 제1 외부전극 및 제2 외부전극과, 상기 제2단면 및 상기 제2측면에 각각 마련되며, 상기 제2 콘덴서 도체와 접속되어 있는 제3 외부전극 및 제4 외부전극을 구비하고 있으며, 상기 제1단면 및 상기 제1측면에 있어서, 상기 제1 외부전극과 상기 제2 외부전극 사이에는 상기 제1 외부전극 및 상기 제2 외부전극과 다른 전위로 유지되는 외부전극이 마련되어 있지 않고, 상기 제2단면 및 상기 제2측면에 있어서, 상기 제3 외부전극과 상기 제4 외부전극 사이에는 상기 제3 외부전극 및 상기 제4 외부전극과 다른 전위로 유지되는 외부전극이 마련되어 있지 않은 것을 특징으로 한다.
본 발명의 선택방법은 상기 제1 외부전극 내지 상기 제4 외부전극에 대응하는 제1 랜드전극 내지 제4 랜드전극을 가지는 회로기판에 대하여 청구항 1에 기재된 전자부품을 실장할 때에, 상기 제1 외부전극 내지 상기 제4 외부전극 중 어느 것을 이용할지 선택하는 선택방법으로서, 상기 제1 외부전극 및 상기 제3 외부전극 각각을 상기 제1 랜드전극 및 상기 제3 외부전극에 접속했을 때에 상기 회로기판의 진동에 의해 발생하는 소리의 크기가, 상기 제2 외부전극 및 상기 제4 외부전극 각각을 상기 제2 랜드전극 및 상기 제4 외부전극에 접속했을 때에 상기 회로기판의 진동에 의해 발생하는 소리의 크기보다 작을 경우에는, 상기 제1 외부전극 및 상기 제3 외부전극 각각을 상기 제1 랜드전극 및 상기 제3 외부전극에 접속하고, 상기 제2 외부전극 및 상기 제4 외부전극 각각을 상기 제2 랜드전극 및 상기 제4 외부전극에 접속했을 때에 상기 회로기판의 진동에 의해 발생하는 소리의 크기가, 상기 제1 외부전극 및 상기 제3 외부전극 각각을 상기 제1 랜드전극 및 상기 제3 외부전극에 접속했을 때에 상기 회로기판의 진동에 의해 발생하는 소리의 크기보다 작을 경우에는, 상기 제2 외부전극 및 상기 제4 외부전극 각각을 상기 제2 랜드전극 및 상기 제4 외부전극에 접속하는 것을 특징으로 한다.
본 발명에 의하면, 회로 설계에 있어서 높은 자유도를 얻으면서 울림을 억제할 수 있다.
도 1은 한 실시형태에 따른 전자부품의 외관 사시도이다.
도 2는 도 1의 전자부품의 적층체의 분해 사시도이다.
도 3은 회로기판의 외관 사시도이다.
도 4(a)는 회로기판이 제1 공진모드에 의해 공진하고 있는 모습을 나타낸 도면이다. 도 4(b)는 회로기판이 제2 공진모드에 의해 공진하고 있는 모습을 나타낸 도면이다.
도 5는 전자부품이 회로기판에 실장된 모습을 평면으로 봤을 때의 도면이다.
도 6은 기타 실시형태에 따른 전자부품이 회로기판에 실장된 모습을 평면으로 봤을 때의 도면이다.
도 2는 도 1의 전자부품의 적층체의 분해 사시도이다.
도 3은 회로기판의 외관 사시도이다.
도 4(a)는 회로기판이 제1 공진모드에 의해 공진하고 있는 모습을 나타낸 도면이다. 도 4(b)는 회로기판이 제2 공진모드에 의해 공진하고 있는 모습을 나타낸 도면이다.
도 5는 전자부품이 회로기판에 실장된 모습을 평면으로 봤을 때의 도면이다.
도 6은 기타 실시형태에 따른 전자부품이 회로기판에 실장된 모습을 평면으로 봤을 때의 도면이다.
이하에, 본 발명의 실시형태에 따른 전자부품 및 선택방법에 대하여 도면을 참조하면서 설명한다.
(전자부품의 구성)
먼저, 한 실시형태에 따른 전자부품의 구성에 대하여 도면을 참조하면서 설명한다. 도 1은 한 실시형태에 따른 전자부품(10)의 외관 사시도이다. 도 2는 도 1의 전자부품(10)의 적층체(11)의 분해 사시도이다. 이하에서는 적층체(11)의 적층방향을 z축방향으로 정의한다. 적층체(11)를 z축방향에서 평면으로 봤을 때에, 적층체(11)의 긴 변이 연장되어 있는 방향을 x축방향으로 정의한다. 적층체(11)를 z축방향에서 평면으로 봤을 때에, 적층체(11)의 짧은 변이 연장되어 있는 방향을 y축방향으로 정의한다.
전자부품(10)은 칩 콘덴서이며, 도 1에 나타내는 바와 같이 회로기판 상에 실장된다. 또 전자부품(10)은 도 1 및 도 2에 나타내는 바와 같이, 적층체(11), 외부전극(12(12a∼12d)) 및 콘덴서 도체(30(30a∼30d), 32(32a∼32d))(도 1에는 도시하지 않음)를 구비하고 있다.
적층체(11)는 도 1에 나타내는 바와 같이, z축방향의 양 끝에 위치하고 있는 상면(S1) 및 바닥면(S2), 서로 대향하고 있는 단면(S3, S4), 그리고 서로 대향하고 있는 측면(S5, S6)을 가지는 직육면체형상을 이루고 있다. 단, 적층체(11)는 모따기가 실시되어 있어 모서리 및 능선에 있어서 둥그스름함을 띤 형상을 이루고 있다. 이하에서는 적층체(11)에 있어서, z축방향의 양방향측의 면을 상면(S1)으로 하고, z축방향의 음방향측의 면을 바닥면(S2)으로 한다. 또 x축방향의 음방향측의 면을 단면(S3)으로 하고, x축방향의 양방향측의 면을 단면(S4)으로 한다. 또 y축방향의 음방향측의 면을 측면(S5)으로 하고, y축방향의 양방향측의 면을 측면(S6)으로 한다. 바닥면(S2)은 전자부품(10)이 회로기판에 실장될 때에 상기 회로기판과 대향하는 실장면이다.
적층체(11)는 x축방향으로 길이방향을 가지고 있다. 따라서 단면(S3)과 단면(S4) 사이의 거리(L1)와, 측면(S5)과 측면(S6) 사이의 거리(L2)가 다르다. 구체적으로는 거리(L1)가 거리(L2)보다 길다.
적층체(11)는 도 2에 나타내는 바와 같이, 복수의 세라믹층(유전체층)(17(17a∼17n))이 z축방향의 양방향측에서 음방향측으로 이 순서대로 나열되도록 적층됨으로써 구성되어 있다. 세라믹층(17)은 직사각형상을 이루고 있으며, 유전체 세라믹에 의해 제작되어 있다. 이하에서는 세라믹층(17)의 z축방향의 양방향측의 주면(主面)을 표면이라고 칭하고, 세라믹층(17)의 z축방향의 음방향측의 주면을 이면이라고 칭한다.
적층체(11)의 상면(S1)은 z축방향의 가장 양방향측에 마련되어 있는 세라믹층(17a)의 표면에 의해 구성되어 있다. 적층체(11)의 바닥면(S2)은 z축방향의 가장 음방향측에 마련되어 있는 세라믹층(17n)의 이면에 의해 구성되어 있다. 또한 단면(S3)은 세라믹층(17a∼17n)의 x축방향의 음방향측의 짧은 변이 연이어짐으로써 구성되어 있다. 단면(S4)은 세라믹층(17a∼17n)의 x축방향의 양방향측의 짧은 변이 연이어짐으로써 구성되어 있다. 측면(S5)은 세라믹층(17a∼17n)의 y축방향의 음방향측의 긴 변이 연이어짐으로써 구성되어 있다. 측면(S6)은 세라믹층(17a∼17n)의 y축방향의 양방향측의 긴 변이 연이어짐으로써 구성되어 있다.
콘덴서 도체(30a∼30d, 32a∼32d)는 세라믹층(17)과 함께 적층됨으로써, 세라믹층(17)을 개재하여 서로 대향하고 있다. 이로 인해 콘덴서 도체(30a∼30d, 32a∼32d)는 콘덴서(C)를 구성하고 있다.
콘덴서 도체(30a∼30d)는 각각 도 2에 나타내는 바와 같이, 세라믹층(17d, 17f, 17h, 17j)의 표면상에 마련되어 있으며 적층체(11)에 내장되어 있다. 콘덴서 도체(30a∼30d)는 각각 콘덴서부(40a∼40d) 및 인출부(50a∼50d, 52a∼52d)를 포함하고 있다. 콘덴서부(40a∼40d)는 직사각형상을 이루고 있다. 인출부(50a∼50d)는 콘덴서부(40a∼40d)에 접속되어 있으며, 세라믹층(17d, 17f, 17h, 17j)의 x축방향의 음방향측의 짧은 변에 인출되어 있다. 이로 인해, 인출부(50a∼50d)는 도 1에 나타내는 바와 같이 단면(S3)(제1단면)에 인출되어 있다. 인출부(52a∼52d)는 콘덴서부(40a∼40d)에 접속되어 있으며, 세라믹층(17d, 17f, 17h, 17j)의 y축방향의 음방향측의 긴 변에 인출되어 있다. 이로 인해 인출부(52a∼52d)는 도 1에 나타내는 바와 같이 측면(S5)(제1측면)에 인출되어 있다.
콘덴서 도체(32a∼32d)는 각각 도 2에 나타내는 바와 같이, 세라믹층(17e, 17g, 17i, 17k)의 표면상에 마련되어 있으며, 적층체(11)에 내장되어 있다. 콘덴서 도체(32a∼32d)는 각각 콘덴서부(42a∼42d) 및 인출부(54a∼54d, 56a∼56d)를 포함하고 있다. 콘덴서부(42a∼42d)는 각각 직사각형상을 이루고 있으며, 세라믹층(17d, 17f, 17h, 17j)을 개재하여 콘덴서부(40a∼40d)와 대향하고 있다. 인출부(54a∼54d)는 콘덴서부(42a∼42d)에 접속되어 있으며, 세라믹층(17e, 17g, 17i, 17k)의 x축방향의 양방향측의 짧은 변에 인출되어 있다. 이로 인해, 인출부(54a∼54d)는 도 1에 나타내는 바와 같이 단면(S4)(제2단면)에 인출되어 있다. 인출부(56a∼56d)는 콘덴서부(42a∼42d)에 접속되어 있으며, 세라믹층(17e, 17g, 17i, 17k)의 y축방향의 양방향측의 긴 변에 인출되어 있다. 이로 인해 인출부(56a∼56d)는 도 1에 나타내는 바와 같이 측면(S6)(제2측면)에 인출되어 있다.
외부전극(12a)(제1 외부전극)은 단면(S3)에 마련되어 있는 동시에, 상면(S1), 바닥면(S2) 및 측면(S5, S6)에 접혀 있다. 외부전극(12a)은 인출부(50a∼50d)가 단면(S3)으로부터 노출되어 있는 부분을 덮도록, 적층체(11)의 단면(S3)의 전체면을 덮고 있다. 이로 인해 외부전극(12a)은 콘덴서 도체(30a∼30d)에 접속되어 있다.
외부전극(12b)(제3 외부전극)은 단면(S4)에 마련되어 있는 동시에, 상면(S1), 바닥면(S2) 및 측면(S5, S6)에 접혀 있다. 외부전극(12b)은 인출부(54a∼54d)가 단면(S4)으로부터 노출되어 있는 부분을 덮도록, 적층체(11)의 단면(S4)의 전체면을 덮고 있다. 이로 인해 외부전극(12b)은 콘덴서 도체(32a∼32d)에 접속되어 있다.
외부전극(12c)(제2 외부전극)은 측면(S5)에 마련되어 있는 동시에, 상면(S1) 및 바닥면(S2)에 접혀 있다. 외부전극(12c)은 인출부(52a∼52d)가 측면(S5)으로부터 노출되어 있는 부분을 덮고 있다. 이로 인해 외부전극(12c)은 콘덴서 도체(30a∼30d)에 접속되어 있다.
외부전극(12d)(제4 외부전극)은 측면(S6)에 마련되어 있는 동시에, 상면(S1) 및 바닥면(S2)에 접혀 있다. 외부전극(12d)은 인출부(56a∼56d)가 측면(S6)으로부터 노출되어 있는 부분을 덮고 있다. 이로 인해 외부전극(12d)은 콘덴서 도체(32a∼32d)에 접속되어 있다.
이상과 같이 구성된 외부전극(12a∼12d)에서는 외부전극(12a) 및 외부전극(12c)이 같은 전위로 유지되고, 외부전극(12b) 및 외부전극(12d)이 같은 전위로 유지된다. 또 단면(S3) 및 측면(S5)에 있어서, 외부전극(12a)과 외부전극(12c) 사이에는 외부전극(12a, 12c)과 다른 전위로 유지되는 외부전극이 마련되어 있지 않다. 또 단면(S4) 및 측면(S6)에 있어서, 외부전극(12b)과 외부전극(12d) 사이에는 외부전극(12b) 및 외부전극(12d)과 다른 전위로 유지되는 외부전극이 마련되어 있지 않다. 본 실시형태에서는 단면(S3, S4) 및 측면(S5, S6)에 외부전극(12a∼12d) 이외의 외부전극이 마련되어 있지 않다.
다음으로 전자부품(10)이 실장되는 회로기판의 구성에 대하여 도면을 참조하면서 설명한다. 도 3은 회로기판(100)의 외관 사시도이다.
회로기판(100)은 표면 및 내부에 회로를 가지고 있는 다층기판이며, 도 3에 나타내는 바와 같이 기판 본체(102) 및 랜드전극(104(104a∼104d))을 구비하고 있다. 기판 본체(102)는 복수의 절연체층이 적층되어 구성되어 있으며, 직사각형상을 이루고 있다. 기판 본체(102)의 긴 변은 x축방향에 평행하고, 기판 본체(102)의 짧은 변은 y축방향에 평행하다.
랜드전극(104a∼104d)은 각각 기판 본체(102) 상에 마련되어 있다. 보다 상세하게는 랜드전극(104a, 104b)은 z축방향에서 평면으로 봤을 때에 도 3에 나타내는 바와 같이 직사각형상을 이루고 있으며, x축방향의 음방향측에서 양방향측으로 이 순서대로 나열되어 있다. 랜드전극(104c, 104d)은 z축방향에서 평면으로 봤을 때에 도 3에 나타내는 바와 같이 직사각형상을 이루고 있으며, y축방향의 음방향측에서 양방향측으로 이 순서대로 나열되어 있다. 그리고 랜드전극(104a∼104d)은 각각 외부전극(12a∼12d)과 솔더에 의해 접속된다. 단, 후술하는 바와 같이, 모든 외부전극(12a∼12d)이, 대응하는 랜드전극(104a∼104d)과 접속되는 것이 아니라, 외부전극(12a∼12d) 중 임의의 선택된 외부전극(12a∼12d)이, 대응하는 랜드전극(104a∼104d)과 접속된다.
그런데 회로기판(100)은 복수의 공진모드를 가지고 있다. 도 4(a)는 회로기판(100)이 제1 공진모드에 의해 공진하고 있는 모습을 나타낸 도면이다. 도 4(b)는 회로기판(100)이 제2 공진모드에 의해 공진하고 있는 모습을 나타낸 도면이다.
제1 공진모드 및 제2 공진모드를 설명함에 있어서, 회로기판(100)의 구체적 구성에 대하여 설명한다. 회로기판(100)의 사이즈는 100mm×40mm×1.6mm이다. 또한 회로기판(100)의 영률(Young's modulus) 및 포아송비(Poisson's ratio)는 각각 17GPa 및 0.2이다.
제1 공진모드란, 도 4(a)에 나타내는 바와 같이 x축방향으로 연장되어 있는 긴 변이 휘도록 회로기판(100)이 공진하는 모드이다. 제1 공진모드에서는 회로기판(100)의 x축방향의 양 끝이 진동의 절(node)이 되고, 회로기판(100)의 x축방향의 중앙이 배(antinode)가 되어 있다. 그리고 회로기판(100)의 x축방향의 길이는 회로기판(100)을 전파하는 파의 반파장에 상당한다. 제1 공진모드에서의 공진 주파수는 500Hz이다. 이상과 같은 제1 공진모드는 외부전극(12a, 12b)이 각각 솔더에 의해 랜드전극(104a, 104b)과 접속되고, 전자부품(10)에 500Hz에 가까운 주파수를 가지는 교류 전압이 인가되면 발생한다.
제2 공진모드란, 도 4(b)에 나타내는 바와 같이 y축방향으로 연장되어 있는 짧은 변이 휘도록 회로기판(100)이 공진하는 모드이다. 제2 공진모드에서는 회로기판(100)의 y축방향의 양 끝이 진동의 절이 되고, 회로기판(100)의 y축방향의 중앙이 배가 되어 있다. 그리고 회로기판(100)의 y축방향의 길이는 회로기판(100)을 전파하는 파의 반파장에 상당한다. 제2 공진모드에서의 공진 주파수는 3.2kHz이다. 이상과 같은 제2 공진모드는 외부전극(12c, 12d)이 각각 솔더에 의해 랜드전극(104c, 104d)과 접속되고, 전자부품(10)에 3.2kHz에 가까운 주파수를 가지는 교류 전압이 인가되면 발생한다.
여기서 제1 공진모드 또는 제2 공진모드가 발생하면 울림이 발생한다. 그래서 전자부품(10) 및 선택방법에서는 회로기판(100)에 전자부품(10)을 실장할 때에, 외부전극(12a∼12d) 중 어느 것을 이용할지 선택함으로써 울림의 억제를 꾀하고 있다. 도 5는 전자부품(10)이 회로기판(100)에 실장된 모습을 평면으로 봤을 때의 도면이다. 도 5(a)에서는 외부전극(12a, 12b)이 랜드전극(104a, 104b)과 접속되어 있다. 도 5(b)에서는 외부전극(12c, 12d)이 랜드전극(104c, 104d)과 접속되어 있다.
외부전극(12a) 및 외부전극(12b) 각각을 랜드전극(104a) 및 랜드전극(104b)에 접속했을 때에 회로기판(100)의 진동에 의해 발생하는 소리(울림)의 크기가, 외부전극(12c) 및 외부전극(12d) 각각을 랜드전극(104c) 및 랜드전극(104d)에 접속했을 때에 회로기판(100)의 진동에 의해 발생하는 소리(울림)의 크기보다 작을 경우에는, 외부전극(12a) 및 외부전극(12b) 각각을 랜드전극(104a) 및 랜드전극(104b)에 접속한다. 한편 외부전극(12c) 및 외부전극(12d) 각각을 랜드전극(104c) 및 랜드전극(104d)에 접속했을 때에 회로기판(100)의 진동에 의해 발생하는 소리(울림)의 크기가, 외부전극(12a) 및 외부전극(12b) 각각을 랜드전극(104a) 및 랜드전극(104b)에 접속했을 때에 회로기판(100)의 진동에 의해 발생하는 소리(울림)의 크기보다 작을 경우에는, 외부전극(12c) 및 외부전극(12d) 각각을 랜드전극(104c) 및 랜드전극(104d)에 접속한다.
예를 들어 전자부품(10)에 인가되는 교류 전압의 주파수(f1)와 랜드전극(104a)과 랜드전극(104b)이 나열되어 있는 x축방향에서의 회로기판(100)의 공진 주파수(즉, 제1 공진모드의 공진 주파수:500Hz)의 차이의 절대값이, 교류 전압의 주파수(f1)와 랜드전극(104c)과 랜드전극(104d)이 나열되어 있는 y축방향에서의 회로기판(100)의 공진 주파수(즉, 제2 공진모드의 공진 주파수:3.2kHz)의 차이의 절대값보다 클 경우에는, 도 5(a)에 나타내는 바와 같이 외부전극(12a, 12b)을 솔더(110a, 110b)에 의해 랜드전극(104a, 104b)에 접속한다. 본 실시형태에서는 교류 전압의 주파수(f1)가 1.85kHz보다 높을 경우에는 외부전극(12a, 12b)을 솔더(110a, 110b)에 의해 랜드전극(104a, 104b)에 접속한다.
한편 교류 전압의 주파수(f1)와 제1 공진모드의 공진 주파수의 차이의 절대값이, 교류 전압의 주파수(f1)와 제2 공진모드의 공진 주파수의 차이의 절대값보다 작을 경우에는, 도 5(b)에 나타내는 바와 같이 외부전극(12c, 12d)을 솔더(110c, 110d)에 의해 랜드전극(104c, 104d)에 접속한다. 본 실시형태에서는 교류 전압의 주파수(f1)가 1.85kHz보다 낮을 경우에는 외부전극(12c, 12d)을 솔더(110c, 110d)에 의해 랜드전극(104c, 104d)에 접속한다.
(전자부품의 제조방법)
다음으로 전자부품(10)의 제조방법에 대하여 설명한다. 한편 도면은 도 1 및 도 2를 원용한다.
먼저, BaTiO3 등의 세라믹 분말에 대하여 바인더 및 유기 용제를 첨가하여 볼 밀에 투입하고, 습식 조합을 하여 세라믹 슬러리를 얻는다. 얻어진 세라믹 슬러리를 닥터 블레이드법에 의해, 캐리어 시트 위에 시트형상으로 형성하여 건조시켜, 세라믹층(17)이 되어야 할 세라믹 그린시트를 제작한다. 세라믹층(17)이 되어야 할 세라믹 그린시트의 두께는 소성 후의 세라믹층의 두께가 0.5㎛ 이상 10㎛ 이하가 되는 두께인 것이 바람직하다. 한편 세라믹 분말의 주성분은 CaTiO3, SrTiO3, CaZrO3 등이어도 된다. 또한 세라믹 분말의 부성분으로서, Mn 화합물, Mg 화합물, Si 화합물, Co 화합물, Ni 화합물, 희토류 화합물 등이 첨가되어 있어도 된다.
다음으로 세라믹층(17)이 되어야 할 세라믹 그린시트 위에, 도전성 재료로 이루어지는 페이스트를 스크린 인쇄법으로 도포함으로써 콘덴서 도체(30, 32)를 형성한다. 도전성 재료로 이루어지는 페이스트는 금속 분말에 유기 바인더 및 유기 용제가 첨가된 것이다. 금속 분말은 예를 들면 Ni, Cu, Ag, Pd, Ag-Pd 합금, Au 등이다. 소성 후의 콘덴서 도체(30, 32)의 두께는 0.3㎛ 이상 2.0㎛ 이하인 것이 바람직하다.
다음으로 세라믹층(17)이 되어야 할 세라믹 그린시트를 적층하여 미소성의 마더 적층체를 얻는다. 이 후, 미소성의 마더 적층체에 대하여 프레스를 실시한다.
다음으로 미소성의 마더 적층체를 소정 치수로 잘라 복수개의 미소성 적층체(11)를 얻는다. 이 후, 적층체(11)의 표면에 배럴 연마 가공 등의 연마 가공을 실시한다.
다음으로 미소성의 적층체(11)를 소성한다. 소성 온도는 예를 들면 1200∼1300℃이다.
다음으로 적층체(11)에 외부전극(12)을 형성한다. 구체적으로는 공지의 딥법이나 슬릿 공법 등에 의해 적층체(11)의 표면에 Cu, Ni, Ag, Pd, Ag-Pd 합금, Au 등을 함유하는 도전성 페이스트를 도포한다. 그리고 하지전극(base electrode)을 베이킹하여 하지전극을 형성한다. 하지전극 상에는 Ni 도금 및 Sn 도금을 실시한다. 이로써 외부전극(12)이 형성된다. 이상의 공정에 의해 전자부품(10)이 완성된다.
이상과 같이 구성된 전자부품(10)은 회로기판(100) 상에 실장된다. 회로기판(100)의 기판 본체(102)는 예를 들면 유리 에폭시 등으로 이루어지는 절연체층이 복수 적층되어 구성되어 있다. 또 랜드전극(104)은 Cu로 이루어지는 하지전극에 도금이 실시되어 구성되어 있다. 먼저, 실장에 이용하는 외부전극(12)을 선택한다. 다음으로 선택한 외부전극(12)에 대응하는 랜드전극(104)에 솔더 페이스트를 도포한다. 다음으로 바닥면(S2)이 기판 본체(102)의 z축방향의 양방향측의 주면과 대향하도록, 랜드전극(104) 상에 외부전극(12)을 셋팅한다. 이 다음, 리플로우 공정을 실시하여 솔더 페이스트를 용융시킨 후, 솔더 페이스트를 고화(固化)시킨다. 이로써 전자부품(10)이 회로기판(100) 상에 실장된다.
한편 솔더 페이스트에는 예를 들면 Sn-Pb 공정 솔더나, Sn-Ag-Cu 등의 납 프리 솔더를 사용하는 것이 가능하다. 또한 솔더(110) 대신에 도전성 접착제를 사용해도 된다.
(효과)
이상의 전자부품(10) 및 선택방법에 의하면, 아래에 설명하는 바와 같이 울림을 억제할 수 있다. 보다 상세하게는, 전자부품(10)이 실장된 회로기판(100)에서는 제1 공진모드와 제2 공진모드가 발생할 수 있다. 구체적으로 제1 공진모드란, 도 4(a)에 나타내는 바와 같이 x축방향으로 연장되어 있는 긴 변이 휘도록 회로기판(100)이 공진하는 모드이다. 제1 공진모드의 공진 주파수는 예를 들면 500Hz이다. 제2 공진모드란, 도 4(b)에 나타내는 바와 같이 y축방향으로 연장되어 있는 짧은 변이 휘도록 회로기판(100)이 공진하는 모드이다. 제2 공진모드의 공진 주파수는 예를 들면 3.2kHz이다.
그래서 전자부품(10)에서는, 외부전극(12a, 12c)은 단면(S3) 및 측면(S5)에 마련되고, 콘덴서 도체(30a∼30d)에 접속되어 있다. 또한 외부전극(12b, 12d)은 단면(S4) 및 측면(S6)에 마련되고, 콘덴서 도체(32a∼32d)에 접속되어 있다. 이로 인해, 외부전극(12a, 12b)을 이용하여 전자부품(10)을 회로기판(100)에 실장하는 것, 또는 외부전극(12c, 12d)을 이용하여 전자부품(10)을 회로기판(100)에 실장하는 것을 선택할 수 있다. 따라서 전자부품(10)에 인가되는 교류 전압의 주파수(f1)와 제1 공진모드의 공진 주파수(500Hz)의 차이의 절대값이, 교류 전압의 주파수(f1)와 제2 공진모드의 공진 주파수(3.2kHz)의 차이의 절대값보다 클 경우에는, 도 5(a)에 나타내는 바와 같이 외부전극(12a, 12b)을 솔더(110a, 110b)에 의해 랜드전극(104a, 104b)에 접속하면 된다. 이로 인해 전자부품(10)에 교류 전압이 인가됨으로써 제2 공진모드가 발생하는 것이 억제된다. 또한 교류 전압의 주파수(f1)와 제1 공진모드의 공진 주파수의 차이의 절대값이, 교류 전압의 주파수(f1)와 제2 공진모드의 공진 주파수의 차이의 절대값보다 작을 경우에는, 도 5(b)에 나타내는 바와 같이 외부전극(12c, 12d)을 솔더(110c, 110d)에 의해 랜드전극(104c, 104d)에 접속하면 된다. 이로 인해 전자부품(10)에 교류 전압이 인가됨으로써 제1 공진모드가 발생하는 것이 억제된다. 이상으로부터 전자부품(10) 및 선택방법에 의하면, 제1 공진모드 및 제2 공진모드의 발생이 억제되어 울림이 발생하는 것이 억제된다.
또한 전자부품(10) 및 선택방법에 의하면, 특허문헌 1에 기재된 적층 세라믹 콘덴서의 회로기판 실장방법과 같이 2개의 콘덴서를 이용할 필요가 없으므로, 회로 설계에 있어서 높은 자유도를 얻을 수 있다.
(그 밖의 실시형태)
한편 본 발명에 따른 전자부품(10) 및 선택방법은 상기 실시형태에 따른 전자부품(10) 및 선택방법에 한하지 않고 그 요지의 범위 내에서 변경 가능하다.
전자부품(10) 및 선택방법에서는 도 5(a)에 나타내는 바와 같이, 외부전극(12a, 12b)이 랜드전극(104a, 104b)에 접속되거나, 또는 도 5(b)에 나타내는 바와 같이, 외부전극(12c, 12d)이 랜드전극(104c, 104d)에 접속되는 것 중 어느 하나가 선택되었었다. 그러나 외부전극(12a∼12d)과 랜드전극(104a∼104d)의 접속 조합은 이것에 한정되지 않는다. 도 6은 그 밖의 실시형태에 따른 전자부품(10)이 회로기판(100)에 실장된 모습을 평면으로 봤을 때의 도면이다.
도 6(a)에서는 외부전극(12a, 12d)이 랜드전극(104a, 104d)과 접속되어 있다. 도 6(b)에서는 외부전극(12b, 12c)이 랜드전극(104b, 104c)과 접속되어 있다. 교류 전압의 주파수(f1)가 제1 공진모드의 공진 주파수 및 제2 공진모드의 공진 주파수 모두에 가까울 경우에는 이러한 접속 형태도 있을 수 있다.
한편 상기 선택방법은 전자부품(10) 및 회로기판(100)의 설계 단계에서 이루어져도 된다. 보다 상세하게는, 설계 단계에서 제1 공진모드 및 제2 공진모드의 발생이 억제되는 외부전극(12a∼12d)을 선택하고, 제조 시의 회로기판(100)에는 선택한 외부전극(12a∼12d)에 대응하는 랜드전극(104a∼104d)만 형성해도 된다.
이상과 같이, 본 발명은 전자부품 및 선택방법에 유용하며, 특히 회로 설계에 있어서 높은 자유도를 얻으면서 울림을 억제할 수 있는 점에서 뛰어나다.
C 콘덴서
S1 상면
S2 바닥면
S3, S4 단면
S5, S6 측면
10 전자부품
11 적층체
12a∼12d 외부전극
17a∼17n 세라믹층
30a∼30d, 32a∼32d 콘덴서 도체
40a∼40d, 42a∼42d 콘덴서부
50a∼50d, 52a∼52d, 54a∼54d, 56a∼56d 인출부
100 회로기판
102 기판 본체
104a∼104d 랜드전극
110a∼110d 솔더
S1 상면
S2 바닥면
S3, S4 단면
S5, S6 측면
10 전자부품
11 적층체
12a∼12d 외부전극
17a∼17n 세라믹층
30a∼30d, 32a∼32d 콘덴서 도체
40a∼40d, 42a∼42d 콘덴서부
50a∼50d, 52a∼52d, 54a∼54d, 56a∼56d 인출부
100 회로기판
102 기판 본체
104a∼104d 랜드전극
110a∼110d 솔더
Claims (4)
- 복수의 유전체층이 적층되어 이루어지는 직육면체형상의 적층체로서, 적층방향의 양 끝에 위치하는 상면 및 바닥면, 서로 대향하는 제1단면(端面) 및 제2단면, 그리고 서로 대향하고 있는 제1측면 및 제2측면을 가지고 있는 적층체와,
상기 유전체층과 함께 적층되며, 상기 유전체층을 개재하여 서로 대향하고 있는 제1 콘덴서 도체 및 제2 콘덴서 도체와,
상기 제1단면 및 상기 제1측면에 각각 마련되며, 상기 제1 콘덴서 도체와 접속되어 있는 제1 외부전극 및 제2 외부전극과,
상기 제2단면 및 상기 제2측면에 각각 마련되며, 상기 제2 콘덴서 도체와 접속되어 있는 제3 외부전극 및 제4 외부전극을 포함하고 있으며,
상기 제1단면 및 상기 제1측면에 있어서, 상기 제1 외부전극과 상기 제2 외부전극 사이에는 상기 제1 외부전극 및 상기 제2 외부전극과 다른 전위로 유지되는 외부전극이 마련되어 있지 않고,
상기 제2단면 및 상기 제2측면에 있어서, 상기 제3 외부전극과 상기 제4 외부전극 사이에는 상기 제3 외부전극 및 상기 제4 외부전극과 다른 전위로 유지되는 외부전극이 마련되어 있지 않으며,
상기 제1 외부전극과 상기 제2 외부전극이 서로 이간되어 있고, 상기 제3 외부전극과 상기 제4 외부전극이 서로 이간되어 있으며,
상기 제1 콘덴서 도체 중, 상기 제1단면에 노출된 부분과 상기 제1측면에 노출된 부분이 서로 이간되어 있고, 상기 제2 콘덴서 도체 중, 상기 제2단면에 노출된 부분과 상기 제2측면에 노출된 부분이 서로 이간되어 있는 것을 특징으로 하는 전자부품. - 제1항에 있어서,
상기 제1단면과 상기 제2단면 사이의 거리는 상기 제1측면과 상기 제2측면의 거리와 다른 것을 특징으로 하는 전자부품. - 제1 외부전극 내지 제4 외부전극에 대응하는 제1 랜드전극 내지 제4 랜드전극을 가지는 회로기판에 대하여 제1항에 기재된 전자부품을 실장할 때에, 상기 제1 외부전극 내지 상기 제4 외부전극 중 어느 것을 이용할지 선택하는 선택방법으로서,
상기 제1 외부전극 및 상기 제3 외부전극 각각을 상기 제1 랜드전극 및 상기 제3 랜드전극에 접속했을 때에 상기 회로기판의 진동에 의해 발생하는 소리의 크기가, 상기 제2 외부전극 및 상기 제4 외부전극 각각을 상기 제2 랜드전극 및 상기 제4 랜드전극에 접속했을 때에 상기 회로기판의 진동에 의해 발생하는 소리의 크기보다 작을 경우에는, 상기 제1 외부전극 및 상기 제3 외부전극 각각을 상기 제1 랜드전극 및 상기 제3 랜드전극에 접속하고,
상기 제2 외부전극 및 상기 제4 외부전극 각각을 상기 제2 랜드전극 및 상기 제4 랜드전극에 접속했을 때에 상기 회로기판의 진동에 의해 발생하는 소리의 크기가, 상기 제1 외부전극 및 상기 제3 외부전극 각각을 상기 제1 랜드전극 및 상기 제3 랜드전극에 접속했을 때에 상기 회로기판의 진동에 의해 발생하는 소리의 크기보다 작을 경우에는, 상기 제2 외부전극 및 상기 제4 외부전극 각각을 상기 제2 랜드전극 및 상기 제4 랜드전극에 접속하는 것을 특징으로 하는 선택방법. - 제3항에 있어서,
상기 전자부품에 인가되는 교류 전압의 주파수와 상기 제1 랜드전극과 상기 제3 랜드전극이 나열되어 있는 제1방향에서의 상기 회로기판의 제1 공진 주파수의 차이의 절대값이, 상기 교류 전압의 주파수와 상기 제2 랜드전극과 상기 제4 랜드전극이 나열되어 있는 제2방향에서의 상기 회로기판의 제2 공진 주파수의 차이의 절대값보다 클 경우에는, 상기 제1 외부전극 및 상기 제3 외부전극을 상기 제1 랜드전극 및 상기 제3 랜드전극에 접속하고,
상기 교류 전압의 주파수와 상기 제1 공진 주파수의 차이의 절대값이, 상기 교류 전압의 주파수와 상기 제2 공진 주파수의 차이의 절대값보다 작을 경우에는, 상기 제2 외부전극 및 상기 제4 외부전극을 상기 제2 랜드전극 및 상기 제4 랜드전극에 접속하는 것을 특징으로 하는 선택방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2011-190736 | 2011-09-01 | ||
| JP2011190736A JP5589994B2 (ja) | 2011-09-01 | 2011-09-01 | 選択方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130025330A KR20130025330A (ko) | 2013-03-11 |
| KR101405829B1 true KR101405829B1 (ko) | 2014-06-12 |
Family
ID=47799235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120092361A KR101405829B1 (ko) | 2011-09-01 | 2012-08-23 | 전자부품 및 선택방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9374908B2 (ko) |
| JP (1) | JP5589994B2 (ko) |
| KR (1) | KR101405829B1 (ko) |
| CN (1) | CN102969156B (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6255672B2 (ja) * | 2013-02-15 | 2018-01-10 | Tdk株式会社 | 積層コンデンサの製造方法 |
| JP2015099815A (ja) * | 2013-11-18 | 2015-05-28 | 株式会社東芝 | 電子機器 |
| JP6392784B2 (ja) * | 2013-12-24 | 2018-09-19 | 京セラ株式会社 | 積層型電子部品およびその実装構造体 |
| KR101992450B1 (ko) * | 2017-08-23 | 2019-06-25 | 삼성전기주식회사 | 커패시터 부품 및 그 제조 방법 |
| JP7231340B2 (ja) * | 2018-06-05 | 2023-03-01 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003257784A (ja) | 2002-02-28 | 2003-09-12 | Tdk Corp | 電子部品 |
| KR100867503B1 (ko) * | 2007-01-02 | 2008-11-07 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| KR100916476B1 (ko) | 2007-11-30 | 2009-09-08 | 삼성전기주식회사 | 적층형 칩 커패시터 및 이를 구비한 회로기판 장치 |
| KR100983121B1 (ko) | 2008-08-07 | 2010-09-17 | 삼성전기주식회사 | 적층형 칩 커패시터 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58189523U (ja) * | 1982-06-11 | 1983-12-16 | 日立電子株式会社 | 積層セラミツクコンデンサ |
| JPH088188B2 (ja) * | 1989-12-11 | 1996-01-29 | 日本電気株式会社 | 積層セラミックコンデンサ |
| JPH1126288A (ja) * | 1997-07-03 | 1999-01-29 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
| JP3514195B2 (ja) | 1999-12-27 | 2004-03-31 | 株式会社村田製作所 | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 |
| JP3805146B2 (ja) | 1998-12-09 | 2006-08-02 | 太陽誘電株式会社 | 積層セラミックコンデンサの回路基板実装方法及び回路基板 |
| JP2002175933A (ja) * | 2000-12-07 | 2002-06-21 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサ |
| JP3812377B2 (ja) * | 2001-07-10 | 2006-08-23 | 株式会社村田製作所 | 貫通型三端子電子部品 |
| JP2003059758A (ja) * | 2001-08-10 | 2003-02-28 | Nec Tokin Corp | 積層セラミックコンデンサの製造方法 |
| JP2004193352A (ja) | 2002-12-11 | 2004-07-08 | Taiyo Yuden Co Ltd | 積層コンデンサ及び積層コンデンサ実装体 |
| JP4230469B2 (ja) * | 2005-03-31 | 2009-02-25 | Ｔｄｋ株式会社 | 積層コンデンサ |
| US7697262B2 (en) * | 2005-10-31 | 2010-04-13 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
| JP4283834B2 (ja) * | 2006-09-06 | 2009-06-24 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP2008205135A (ja) * | 2007-02-19 | 2008-09-04 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ及びコンデンサ実装回路基板 |
| JP4483904B2 (ja) * | 2007-07-30 | 2010-06-16 | Ｔｄｋ株式会社 | 貫通型積層コンデンサ |
| KR100925603B1 (ko) * | 2007-09-28 | 2009-11-06 | 삼성전기주식회사 | 적층형 캐패시터 |
| KR100910527B1 (ko) * | 2007-09-28 | 2009-07-31 | 삼성전기주식회사 | 적층형 칩 커패시터 및 적층형 칩 커패시터의 용량조절방법 |
| JP5217692B2 (ja) * | 2008-07-02 | 2013-06-19 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP2011192968A (ja) * | 2010-02-19 | 2011-09-29 | Murata Mfg Co Ltd | コンデンサ及びその製造方法 |
| JP5343997B2 (ja) * | 2011-04-22 | 2013-11-13 | Ｔｄｋ株式会社 | 積層コンデンサの実装構造 |
-
2011
- 2011-09-01 JP JP2011190736A patent/JP5589994B2/ja active Active
-
2012
- 2012-08-23 KR KR1020120092361A patent/KR101405829B1/ko active IP Right Grant
- 2012-08-29 CN CN201210313268.1A patent/CN102969156B/zh active Active
- 2012-08-30 US US13/598,655 patent/US9374908B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003257784A (ja) | 2002-02-28 | 2003-09-12 | Tdk Corp | 電子部品 |
| KR100867503B1 (ko) * | 2007-01-02 | 2008-11-07 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| KR100916476B1 (ko) | 2007-11-30 | 2009-09-08 | 삼성전기주식회사 | 적층형 칩 커패시터 및 이를 구비한 회로기판 장치 |
| KR100983121B1 (ko) | 2008-08-07 | 2010-09-17 | 삼성전기주식회사 | 적층형 칩 커패시터 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130219711A1 (en) | 2013-08-29 |
| CN102969156B (zh) | 2016-03-23 |
| JP5589994B2 (ja) | 2014-09-17 |
| CN102969156A (zh) | 2013-03-13 |
| JP2013055124A (ja) | 2013-03-21 |
| US9374908B2 (en) | 2016-06-21 |
| KR20130025330A (ko) | 2013-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101485096B1 (ko) | 전자부품 | |
| KR102139760B1 (ko) | 전자 부품 및 그 실장 기판 | |
| KR101601822B1 (ko) | 적층 콘덴서 | |
| KR101536678B1 (ko) | 전자부품 | |
| KR101405829B1 (ko) | 전자부품 및 선택방법 | |
| US9338889B2 (en) | Method of manufacturing mounting substrate on which monolithic ceramic capacitors are mounted and mounting structure | |
| KR102064013B1 (ko) | 복합 전자부품 및 그 실장 기판 | |
| JP2016034047A (ja) | 実装構造 | |
| KR101690099B1 (ko) | 적층 콘덴서의 실장 구조체 | |
| JP2015037193A (ja) | 積層セラミックキャパシター及びその実装基板 | |
| JP2014239207A (ja) | コンデンサ素子の実装構造体およびコンデンサ素子の実装方法 | |
| KR101499719B1 (ko) | 복합 전자부품 및 그 실장 기판 | |
| JP4925779B2 (ja) | 積層コンデンサ | |
| KR101418453B1 (ko) | 적층 콘덴서 | |
| KR101548769B1 (ko) | 적층형 캐패시터 및 그 제조방법 | |
| JP5725240B2 (ja) | 電子部品及び実装構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170526 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180529 Year of fee payment: 5 |