KR20040006002A - 프린트배선판 및 그 제조방법 - Google Patents

프린트배선판 및 그 제조방법 Download PDF

Info

Publication number
KR20040006002A
KR20040006002A KR10-2003-7015662A KR20037015662A KR20040006002A KR 20040006002 A KR20040006002 A KR 20040006002A KR 20037015662 A KR20037015662 A KR 20037015662A KR 20040006002 A KR20040006002 A KR 20040006002A
Authority
KR
South Korea
Prior art keywords
hole
conductive
wiring board
printed wiring
insulating layer
Prior art date
Application number
KR10-2003-7015662A
Other languages
English (en)
Inventor
다카다마사루
미노우라히사시
츠카다기요타카
고바야시히로유키
곤도미츠히로
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20040006002A publication Critical patent/KR20040006002A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

적어도 하나의 도통용 구멍에 의해 관통되어 있는 절연기판과, 그러한 도통용 구멍의 제 1 개구부를 피복하는 피복패드와, 상기 도통용 구멍의 제 1 개구부와는 반대측의 제 2 개구부를 개구시킨 채로 그러한 개구부의 둘레에 설치한 도체회로와, 상기 도통용 구멍의 내벽을 피복하여 상기 피복패드와 상기 도체회로를 전기적으로 접속하는 금속도금막과, 상기 피복패드의 표면에서 상기 도통용 구멍의 중심축에 대해 어긋난 위치에 배치된 외부접속용 땜납 볼을 구비하는 것을 특징으로 하는 프린트배선판이 제공된다.

Description

프린트배선판 및 그 제조방법 {Printed Wiring Board And Method For Manufacturing The Same}
본 발명은 고밀도실장을 실현할 수 있는 다층의 프린트배선판 및 그 제조방법에 관한 것이며, 특히, 기수(홀수)의 도전층을 갖는 프린트배선판, 애디티브법(additive method)등을 이용해서 제작한 빌드업층(build-up layer)으로 되는 프린트배선판, 각 층의 도전층의 사이를 전기적으로 접속하는 도통용 구멍(through hole for electrically connecting)의 형성방법, 외부접속용 땜납 볼과 도통용 구멍의 피치를 좁히는 것에 관한 것이다.
종래, 프린트배선판으로서는 예를 들어, 도 42에 도시된 바와 같이,도전층(911∼914)을 적층한 것이 있다. 각 도전층(911∼914)은 도통용 구멍(931∼933)을 통해서 서로 전기적으로 접속하고 있다. 각 도전층(911∼914)의 사이에는 절연층(921∼923)이 개설(介設)되어 있다.
도전층(911)은 전자부품(961)을 탑재해서 전자부품(961)에 전류를 도출입하기 위한 부품접속층이다. 한 쪽의 최외층의 도전층(911)과 전자부품(961)의 사이는 본딩와이어(962)에 의해 전기적으로 접속되어 있다. 다른 쪽의 최외층의 도전층(914)은 프린트배선판(941)에 흐르는 전류를 외부로 도출입하는 외부접속단자(97)를 접합하는 외부접속층이다. 내부의 도전층(912, 913)은 프린트배선판(941)의 내부의 전류를 전달하기 위한 전류전달층이다.
다음에, 상기 프린트배선판의 제조방법에 대해서 설명한다.
우선, 도 43에 보이듯이, 절연층(922)의 상면 및 하면에 도전층(912, 913)을 형성한다. 또한, 절연층(922)을 관통하는 도통용 구멍(932)을 형성해서, 그 내벽을 금속도금막(95)으로 피복한다. 다음에, 도통용 구멍(932)의 내부에 수지(92)를 충전한다.
다음에, 절연층(922)의 상면에는 절연층(921)및 동박을, 하면에는 절연층(923) 및 동박을 적층하고, 다음에 동박을 에칭해서 도전층(911, 914)을 형성한다.
다음에, 도 44에 보이듯이, 절연층(921, 923)에 내부의 도전층(912, 913)의 표면을 노출시키는 도통용 구멍(931, 933)을 형성한다.
다음에, 도 42에 보이듯이, 도통용 구멍(931, 933)의 내벽에 금속도금막(95)을 형성한다. 다음에, 최외층의 도전층(914)의 표면에 외부접속단자(97)를 접합한다.
이상에 의해 프린트배선판(941)이 얻어진다.
위에서 설명한 도 43, 도 44에 도시하는 방법을 반복함으로써 프린트배선판(941)의 도전층의 적층수를 증가하는 것이 가능하다. 이 경우, 얻어진 프린트배선판은 중심 절연층(922)의 상면 및 하면의 양측에 절연층 및 도전층이 반복해서 적층되게 된다. 그때문에, 위에서 설명한 제조방법에 의하면, 우수(짝수)의 도전층이 형성된다.
그러나, 상기 종래의 프린트배선판의 제조방법은 우수의 도전층을 효율적으로 적층하는 것은 가능하지만, 기수(홀수)의 도전층을 적층함에는 적합하지 않다.
즉, 도 45에 보이듯이, 5층의 도전층(910∼914)을 적층해서 이루어지는 프린트배선판을 제조하는 경우를 예시 설명하면, 우선, 위와 같은 제조방법에 의해 도 46에 보이듯이, 제2번째 내지 제5번째의 도전층(911∼914)을 적층한다. 단, 도전층(914)은 패턴형성하지 않은 동박이다.
다음에, 도 47에 보이듯이, 도전층(914)을 모두 제거한다. 다음에, 도 48에 보이듯이, 도통용 구멍(931)을 천공하고 그 내벽에 금속도금막(95)을 형성한다. 다음에, 도 49에 보이듯이, 프리프레그를 적층 압착해서 절연층(920, 924)을 형성한다. 다음에, 절연층(920, 924)의 양쪽의 표면에 도전층(910, 941)을 형성한다. 다음에, 도 50에 보이듯이, 절연층(920, 924)에 도통용 구멍(930, 933)을 형성한다. 다음에, 도 45에 보이듯이, 도통용 구멍(930, 933)의 내벽에 금속도금막(95)을 형성한다.
이렇게, 기수의 도전층을 갖는 프린트배선판을 제조하는 경우에는 프레스(압착)후의 프린트배선판의 뒤틀림을 방지하기위해, 일단 내층의 도전층(911, 914)을 형성한 후에, 한 쪽의 도전층(914)을 제거하는 조작이 필요하다. 그 때문에, 무의미한 작업을 행하게 되어, 제조상 극히 비효율이다. 또한, 절연층의 두께가 커져, 프린트배선판의 소형화에 적합하지 않다.
그래서, 한 쪽의 절연층(921)의 편면에만 절연층(920) 및 도전층(910)을 형성할 것이 고려된다. 그러나, 이 경우에는 절연층(920)을 형성하기 위한 프리프레그의 압착공정시에 프린트배선판에 뒤틀림이 발생하는 경우가 있다.
또한, 다층적층형의 프린트배선판에 있어서는 내부에 매립되는 내부절연층(921, 923)은 수지로 이루어지기 때문에, 그 흡수율은 0.5∼1.0% 로 높아, 많은 수분을 함유하고 있다. 이 수분은 시간경과와 함께 자연적으로 기화하여 수증기로 되며, 절연층(921)과 인접하는 절연층(922, 920)의 사이 및 절연층(923)과 인접하는 절연층(922, 924)의 사이 등에 집중해서 잔류해 버린다.
이 때문에, 층간의 밀착성이 저하하여, 각 층이 박리하기 쉬워질 염려가 있었다. 특히 적층수가 많아짐에 따라, 수분을 함유하는 내부절연층이 많아지게되어, 각 층간에서 박리가 생기는 경향이 높아진다.
또한, 프린트배선판을 제조함에 있어서는, 종래 예를 들면, 우리가 앞서 발명한 선원의 일본 특원평8-21975호에 개시한 방법이 있다. 즉, 도 51에 보이듯이, S91공정에서 각 절연층에 도전층을 형성한다. 다음에, S92공정에서 각 절연층에도통용 구멍형성용 관통공을 형성한다. 이 S91, S92공정은 적층하는 절연층의 매수 n만 행한다. 다음에, S93 공정에서 이러한 n매수의 절연층을 접착재를 사이에 두고 적층하고, 각 관통공이 연결되어 도통용 구멍을 형성하도록 위치맞춤을 행한다. 다음에, S94 공정에서 가열 등에 의해 접착재를 용융시켜 압착해서 다층기판으로 만든다. 다음에, S95 공정에서 도통용 구멍의 내부에 도전성 물질, 예를 들어 땜납 등을 충전해서 도통용 구멍에 도전성을 부여한다. 이상에 의해 프린트배선판을 얻는다.
그러나, 상기 종래의 프린트배선판의 제조방법에 있어서는 각 절연층마다 도통용 구멍 형성용 관통공을 형성해야 한다. 그 때문에, 천공조작이 번잡해진다. 또한, 각 관통공의 위치맞춤을 행할 필요가 있다. 특히, 도통용 구멍의 협소화에 따라, 각 관통공의 정확한 위치맞춤이 곤란했다.
또한, 다층의 프린트배선판에 있어서는 그 최표면층에 땜납 볼 등의 외부단자를 접속하기 위한 패드가 설치되어 있다. 이 경우, 도통용 구멍과 패드의 사이를 접속회로에 의해 전기적으로 접속할 필요가 있다. 그러나, 접속회로에 필요한 면적이 커지게되어, 기판표면의 고밀도 실장이 방해된다. 특히, 다층의 프린트배선판에 있어서는 최표면부에 있어서의 고밀도배선이 요구된다. 또한, 외부접속단자를 통해서 다량의 전기의 주고받음을 행할 필요가 있다.
이 발명은 위와 같은 종래의 문제점을 감안하여, 다층의 프린트배선판의 전기특성을 향상시킬 수 있는 프린트배선판 및 그 제조방법을 제공하는 것을 목적으로 하고, 특히, 첫째로, 뒤틀림의 발생을 방지해서 기수의 도전층을 효율적으로 적층 형성하는 것과, 둘째로, 각 층의 박리를 억제하는 것과, 셋째로, 도통용 구멍을 정확한 위치에 형성하는 것과, 넷째로, 외부접속용 땜납 볼을 통해서 다량의 전기정보를 주고받을 수 있고, 또한 표면 실장의 고밀도화를 도모하는 것을 목적으로 한다.
도 1 - 제1 실시예의 프린트배선판의 단면도
도 2 - 제1 실시예의 프린트배선판의 제조방법에 있어서의 절연층의 단면도
도 3 - 도 2로부터 계속되는 것으로서, 도통용 구멍을 갖는 제2번째의 절연층의 단면도
도 4 - 도 3으로부터 계속되는 것으로서, 도통용 구멍의 내벽에 금속도금막을 형성한 제2번째의 절연층의 단면도
도 5 - 도 4로부터 계속되는 것으로서, 흑화피막을 형성한 제2번째의 절연층의 단면도
도 6 - 도 5로부터 계속되는 것으로서, 프리프레그 및 동박을 적층한 제2번째의 절연층의 단면도
도 7 - 도 6으로부터 계속되는 것으로서, 제1번째 내지 제3번째의 절연층의 단면도
도 8 - 도 7로부터 계속되는 것으로서, 제1번째의 도전층을 형성한 제1번째 내지 제3번째의 절연층의 단면도
도 9 - 도 8로부터 계속되는 것으로서, 도통용 구멍 및 접합용 구멍을 갖는 제1번째 내지 제3번째의 절연층의 단면도
도 10 - 제2 실시예의 프린트배선판의 단면도
도 11 - 제3 실시예에 따른 프린트배선판의 단면설명도
도 12 - 제4 실시예에 따른 프린트배선판의 제조방법의 설명도
도 13 - 제4 실시예에 따른 프린트배선판의 단면도
도 14 - 제4 실시예에 따른 제1절연층의 제조방법을 도시하기 위한 절연층의 단면도
도 15 - 도 14에 계속되는 것으로서, 동박을 부착한 절연층의 단면도
도 16 - 도 15에 계속되는 것으로서, 도전층을 형성한 절연층의 단면도
도 17 - 제4 실시예에 있어서의 제2절연층의 제조방법을 도시하기 위한 절연층의 단면도
도 18 - 도 17로부터 계속되는 것으로서, 탑재용 오목부 형성용의 관통구멍을 형성한 절연층의 단면도
도 19 - 제4 실시예에 있어서의 제3절연층의 제조방법을 도시하기 위한 절연층의 단면도
도 20 - 도 19로부터 계속되는 것으로서, 동박을 부착한 절연층의 단면도
도 21 - 도 20으로부터 계속되는 것으로서, 도전층을 형성한 절연층의 단면도
도 22 - 도 21로부터 계속되는 것으로서, 솔더 레지스터를 피복한 절연층의단면도
도 23 - 제1절연층, 제2절연층, 제3절연층 및 방열금속판을 적층 압착해서 이루어지는 다층기판의 단면도
도 24 - 도 23으로부터 계속되는 것으로서, 도통용 구멍을 천공해서 이루어지는 다층기판의 단면도
도 25 - 제5 실시예에 있어서의 프린트배선판의 요부단면도
도 26 - 제5 실시예에 있어서의 프린트배선판의 단면도
도 27 - 제5 실시예에 있어서의 프린트배선판의 평면도
도 28 - 제5 실시예에 있어서의 프린트배선판의 이면도
도 29 - 제5 실시예에 있어서의 절연기판에 도통용 구멍을 형성하는 방법을 도시하는 설명도
도 30 - 제5 실시예에 있어서의 절연기판에 화학 동도금 처리를 도시하는 방법을 도시하기 위한 설명도
도 31 - 제5 실시예에 있어서의 절연기판에 전기 동도금 처리를 도시하는 방법을 도시하기 위한 설명도
도 32 - 제5 실시예에 있어서의 피복패드에 도금액 통과용의 구멍이 형성된 경우의 도금의 형성상태를 도시하는 설명도
도 33 - 제6 실시예에 있어서의 프린트배선판의 요부단면도
도 34 - 제6 실시예에 있어서의 피복패드의 설명도
도 35 - 제7 실시예에 있어서의 프린트배선판의 요부단면도
도 36 - 제7 실시예에 있어서의 피복패드의 설명도
도 37 - 제8 실시예에 있어서의 다층의 프린트배선판의 단면도
도 38 - 제9 실시예에 있어서의 프린트배선판의 요부단면도
도 39 - 제10 실시예에 있어서의 프린트배선판의 요부단면도
도 40 - 제10 실시예에 있어서의 링모양의 패드를 도시하는 설명도
도 41 - 제11 실시예에 있어서의 다층의 프린트배선판의 단면도
도 42 - 종래예에 있어서의 우수의 도전층으로 되는 프린트배선판의 단면도
도 43 - 종래예의 프린트배선판의 제조방법을 도시하기 위한 것으로서, 최외층에 도전층을 형성하는 방법을 도시하는 설명도
도 44 - 도 43으로부터 계속되는 것으로서, 도통용 구멍을 천공하는 방법을 도시하는 설명도
도 45 - 종래예에 있어서의 기수의 도전층으로 되는 프린트배선판의 단면도
도 46 - 종래예에 있어서의 기수의 도전층으로 되는 프린트배선판의 제조방법을 도시하기 위한 것으로서, 제2∼제5번째의 도전층을 형성해서 이루어지는 절연층의 설명도
도 47 - 도 46으로부터 계속되는 것으로서, 제5번째의 도전층을 제거해서 이루어지는 절연층의 설명도
도 48 - 도 47로부터 계속되는 것으로서, 제2번째의 절연층에 도통용 구멍을 형성해서 이루어지는 절연층의 설명도
도 49 - 도 48로부터 계속되는 것으로서, 제1∼제5번째의 도전층을 형성해서이루어지는 절연층의 설명도
도 50 - 도 49로부터 계속되는 것으로서, 최외층에 도통용 구멍을 형성해서 이루어지는 절연층의 설명도
도 51 - 다른 종래예에 있어서의 프린트배선판의 제조방법을 도시하기 위한 설명도
[부호의 설명]
11, 12, 13, 14, 15 : 도전층 2 : 수지
21, 22, 23, 24, 25 : 절연층 3 : 접합용 구멍
31, 32, 33, 34 : 도통용 구멍 41, 42 : 프린트배선판
5 : 금속도금막 61 : 전자부품
7 : 외부접속단자 8 : 머더보드
101 : 프린트배선판 115 : 도체회로
116 : 내부절연기판 117 : 내부절연층
118 : 외부절연층 125 : 내부도체회로
135 : 외부도체회로 201 : 다층기판
202 : 방열금속판 208 : 레이저광,
209 : 프린트배선판, 211 : 제1절연층,
212 : 제2절연층 213 : 제3절연층
214 : 탑재용 오목부 217, 218 : 도통용 구멍
210, 220, 230, 250 : 관통구멍 231, 233 : 도체회로,
251, 252 : 땜납 볼 254 : 땜납
261∼265 : 절연성 접착제 266 : 솔더 레지스터
295 : 머더보드 298 : 전자부품
302 : 도통용 구멍 303 : 땜납 볼
305 : 프린트배선판 306 : 솔더 레지스터
307 : 절연기판 310, 313 : 링모양의 패드
311, 314, 315 : 피복패드 312 : 랜드
316 : 도체회로 317 : 본딩패드
321 : 동박 322 : 금속도금막
제1의 발명은 기수 n의 도전층을 절연층을 개재시켜 적층해서 이루어짐과 동시에 각 도전층은 도통용 구멍을 통해서 서로 전기적으로 접속해서 이루어지는 프린트배선판에 있어서, 제1번째의 도전층은 전자부품을 탑재해서 전자부품에 전류를 도출입하기 위한 부품접속층이고, 제n번째의 도전층은 프린트배선판에 흐르는 전류를 외부로 도출입하는 외부접속단자를 접합하는 외부접속층이고, 제2번째 내지 제(n-1)번째의 도전층은 프린트배선판의 내부의 전류를 전달하기 위한 전류전달층이며, 또한 상기 제n번째의 도전층의 표면은 상기 외부접속단자를 노출시킨 상태에서 최외층인 제n번째의 절연층으로 피복되어 있는 것을 특징으로 하는 프린트배선판이다.
제1의 발명에 있어서 가장 주목해야 할 것은 도전층이 기수 n인 것과, 제n번째의 도전층의 표면은 상기 외부접속단자를 노출시킨 상태에서 최외층인 제n번째의 절연층으로 피복되어 있는 것이다.
제1의 발명에서 기수 n 이라함은 1을 제외한 3, 5, 7 등의, 2로 나누어 떨어지지 않는 정수를 말한다. 기수 n 이 1을 제외한 것은 1개의 도전층인 경우에는 프린트배선판으로는 되지 않기 때문이다.
제1의 발명의 작용 및 효과에 대해서 설명한다.
제1의 발명의 프린트배선판은 기수 n 의 도전층이 기수 n 의 절연층의 사이에 형성되어 있다. 제(n+1)/2번째의 절연층은 중심절연층이고, 그 상면 및 하면에는 동수의 절연층이 설치되어 있다. 그때문에, 절연층형성용의 프리프레그의 압착시에 프린트배선판에 뒤틀림이 발생하지 않는다.
또한, 상기 중심절연층을 중심으로 해서 그 상면 및 하면에 효율 좋게 도전층을 적층, 형성할 수 있다.
따라서, 제1의 발명의 프린트배선판은 기수 n 의 도전층을 효율 좋게 적층하는 것이 가능한 구조이다.
또한, 최후의 제n번째의 도전층은 최외층인 제n번째의 절연층으로 피복되어 있다. 그 때문에, 제n번째의 도전층은 프린트배선판의 내부에 매설되게 된다. 그러나, 제n번째의 도전층과 접속하는 외부접속단자가 최외층의 제n번째의 절연층의 접합용 구멍으로부터 노출되어 있다. 따라서, 상기 외부접속단자를 통해 프린트배선판의 외부로의 전기의 도출입이 이루어 진다.
상기 외부접속단자는 땜납 볼인 것이 바람직하다. 이로부터, 제n번째의 도전층으로부터 안정적으로 전기의 도출입이 수행된다.
또한, 제n번째의 도전층의 표면에 외부접속단자를 접합함과 함께, 그 표면의제n번째의 절연층의 표면에도 제(n+1)번째의 도전층을 설치할 수 있다. 이 경우에는 우수층의 도전층이 형성되게 된다. 또한, 상기 제(n+1)번째의 도전층의 표면에 외부접속단자를 접합할 수 있다.
상기 프린트배선판을 제조하는 방법으로서는 예를 들면, 기수 n의 도전층을 절연층을 개재시켜 적층해서 이루어짐과 동시에 각 도전층은 도통용 구멍을 통해서 서로 전기적으로 접속해서 이루어지는 프린트배선판을 제조하는 방법에서 제2번째의 도전층으로부터 제n번째의 도전층의 사이에 절연층을 개재시킴과 동시에 각 도전층을 전기적으로 접속하는 도통용 구멍을 형성하는 공정과, 제2번째의 도전층의 표면에는 프리프레그 및 동박을 적층하고, 제n번째의 도전층의 표면에는 프리프레그를 적층하고 압착해서 기수 n의 절연층으로 이루어지는 다층판을 형성함과 함께 제2번째 내지 제n번째의 도전층을 상기 다층판의 내부에 배치하는 공정과, 상기 동박을 에칭해서 제1번째의 도전층을 형성하는 공정과, 제1번째의 절연층에 도체용 구멍을 천공함과 함께 제n번째의 절연층에 접합용 구멍을 천공하는 공정과, 제1번째의 절연층의 도체용 구멍의 내벽에 제1번째의 도전층과 제2번째의 도전층을 전기적으로 접속하는 금속도금막을 형성하는 공정과, 제n번째의 절연층의 도체용 구멍으로부터 노출한 제n번째의 도전층의 표면에 외부접속단자를 접합하는 공정으로 이루어진 것을 특징으로 하는 프린트배선판의 제조방법이 있다.
이 제조방법에 있어서 가장 주목해야 할 것은 제2번째의 도전층의 표면에는 프리프레그 및 제1번째의 도전층을 형성하기 위한 동박을 적층하고, 제n번째의 도전층의 표면에는 동박을 적층함이 없이 프리프레그만을 적층한다. 그리고, 이를압착하면 제1번째의 절연층과 제n번째의 절연층이 동시에 압착, 형성된다. 그 때문에, 이미 적층 일체화된 제2번째 내지 제(n-1)번째의 절연층의 상면 및 하면은 압착시에, 프리프레그로부터 균등하게 열응력을 받는다.
그 때문에, 프린트배선판에 뒤틀림이 발생하지 않는다.
또한, 최후의 제n번째의 도전층의 표면에는 프리프레그의 적층 압착에 의해 절연층으로 피복한다. 이 상태에서는 제n번째의 도전층으로부터 외부로의 전류의 도출입은 불가능하다. 그러나, 그 후, 최외층의 절연층에 접합용 구멍을 천공해서, 그러한 접합용 구멍으로부터 외부접속단자를 노출시키고 있다. 그때문에, 이 외부접속단자를 통해서 최후의 제n번째의 도전층으로부터 외부로의 전류의 도출입을 행하는 것이 가능하다.
또한, 상기 외부접속단자는 땜납 볼인 것이 바람직하다. 이에 따라, 제n번째의 도전층으로부터 외부로 전류를 안정적으로 도출입할 수 있다.
상기 도전층은 예를 들면, 배선회로, 패드, 단자, 랜드 등의 절연기판의 표면에 형성해서 얻는 모든 도전성 패턴을 말한다. 도체패턴은 예를 들어, 금속박의 에칭, 금속도금 등에 의해 형성한다.
상기 절연층으로서는 합성수지단체, 프리프레그 등이 있다. 상기 합성수지로서는 에폭시수지, 페놀수지, 폴리이미드수지, 폴리부타디엔수지, 불소수지 등이 있다.
또한, 제1의 발명의 프린트배선판은 예를 들면, 메모리모듈, 멀티칩모듈, 머더보드, 도터보드, 플라스틱팩키지 등에 이용할 수 있다.
또한, 상기 도통용 구멍의 천공, 접합용 구멍의 천공은 예를 들어, 레이저광을 절연층의 천공부분에 조사하는 방법, 화학적으로 절연층의 천공부분을 용융하는 방법, 드릴을 이용하는 가공방법 등이 있다.
제2의 발명은 표면에 도체회로를 설치한 내부절연기판과 그러한 내부절연기판의 표면에 적층된 적어도 일층의 내부절연층과, 그러한 내부절연층의 표면에 적층된 외부절연층을 갖고, 상기 내부절연층의 표면에는 내부도체회로를 설치하고 상기 외부절연층의 표면에는 외부도체회로를 설치한 프린트배선판에 있어서, 상기 내부절연층은 글라스클로드 보강된 프리프레그로 이루어지고, 상기 외부절연층은 수지로 이루어지는 것을 특징으로 하는 프린트배선판이다.
상기의 글라스클로드 보강된 프리프레그라함은, 글라스클로드를 기재(其材)로 해서 여기에 수지를 함침시켜 구성한 재료이지만, 제2의 발명에 있어서는 특히, 글라스클로드를 30∼70중량% 함유하는 것을 사용하는 것이 바람직하다. 이에 따라, 흡수율을 낮게 억제하여 층간의 박리를 방지할 수 있다. 한편, 30중량% 미만의 경우에는 흡수율이 높아져 층간박리가 생길 염려가 있다. 또한, 70중량%을 초과하는 경우에는 수지의 절대량이 적기 때문에, 층간의 밀착성이 낮아질 염려가 있다.
또한, 상기 외부절연층을 내부절연층과 마찬가지의 프리프레그를 이용하여 구성하는 것도 가능하다.
또한, 제2의 발명에 관한 프린트배선판의 내부절연기판, 내부절연층, 외부절연층에는 도통용 구멍, 블라인드 비어홀(blind via hole), 비어홀 등을 설치할 수있다. 또한, 외부절연층에는 땜납 볼 재치용 랜드, 외부도체회로 사이의 절연 등을 확보하기 위한 솔더 레지스터(solder resister) 등을 설치하는 것도 가능하다. 즉, 제2의 발명의 프린트배선판에 대해서도 일반적인 프린트배선판에 설치하는 각종의 구조를 설치할 수 있다.
제2의 발명의 작용에 대해서 이하에 설명한다.
제2의 발명의 프린트배선판에 있어서는, 내부절연층을 글라스클로드 보강된 프리프레그로 구성하고 상기 외부절연층을 수지로 구성한다. 즉, 상기 내부절연층은 글라스클로드를 함유하기 때문에, 흡수율이 낮게 억제되어 있다. 이 때문에, 상기 내부절연층 전체로서의 흡수율이 저하한다.
따라서, 상기 내부절연층에 함유되는 수분의 절대량이 줄고, 이러한 수분의 기화에 의해 발생하는 수증기의 절대량도 감소한다. 이때문에, 층간에 남아있는 수증기의 양도 감소하여, 층간의 밀착성을 높일 수 있다.
즉, 제2의 발명에 따른 프린트배선판은 층간의 박리가 생기기 어려워, 신뢰성이 높은 구조를 갖는다.
또한, 상기 외부절연층은 수지로 이루어지기 때문에, 정교한 패턴의 형성이 용이해진다. 따라서, 제2의 발명에 따른 프린트배선판에 고밀도기판을 작성하는 것도 용이하게 행할 수 있다.
이상과 같이, 제2의 발명에 의하면, 각 층의 박리가 생기기 어려워, 좀더 다층구조로 구성한 경우에 있어서도 높은 신뢰성을 유지할 수 있는 프린트배선판을 제공할 수 있다.
또한, 제2의 발명에 따른 프린트배선판은 신뢰성이 높기 때문에, 예를 들어, 메모리모듈, 멀티칩모듈, 머더보드, 도터보드, 플라스틱팩키지 등에 사용할 수 있다.
상기 내부절연층은 2층 이상인 것이 바람직하다. 이에 따라, 좀더 다층구조로 신뢰성이 높은 프린트배선판을 얻을 수 있다.
상기 내부절연층의 흡수율은 0.1∼0.3%인 것이 바람직하다. 이에 따라, 제2의 발명에 따른 효과를 좀더 확실히 얻을 수 있다. 상기 흡수율이 0.1% 미만인 프리프레그는 제조하기 어렵고, 한편, 흡수율이 0.3% 보다 커진 경우에는 수분의 함유량이 증대하기 때문에, 제2의 발명에 따른 효과를 얻지 못할 염려가 있다.
제3의 발명은 다수의 도전층을 절연층을 개재해서 적층하여 이루어지고, 상기 도전층은 도통용 구멍을 통해서 전기적으로 접속해서 이루어지는 프린트배선판의 제조방법에 있어서, 다수의 절연층에 도전층을 형성하고, 다음에, 상기 절연층을 적층하고 압착해서 다층기판으로 되며, 다음에, 상기 다층기판의 도통용 구멍형성부분에 레이저광을 조사함으로써 도통용 구멍을 천공함과 함께 그러한 도통용 구멍의 저부를 도전층에 도달시키며, 다음에, 상기 도통용 구멍에 땜납 볼을 용융접합함과 함께 상기 도통용 구멍의 내부에 땜납을 충전하는 것을 특징으로 하는 프린트배선판의 제조방법이다.
제3의 발명의 작용 및 효과에 대해서 설명한다.
제3의 발명에 있어서는 절연층을 적층한 후에, 레이저광을 조사해서 도통용 구멍을 형성하고 있다. 그때문에, 1회의 천공조작으로 각 절연층을 관통하는 도통용 구멍을 형성할 수 있다. 또한, 각 절연층마다 도통용 구멍형성을 위한 관통공을 형성할 필요가 없다. 그때문에, 도통용 구멍을 용이하게 형성할 수 있다.
또한, 제3의 발명에 의하면, 깊이가 다른 도통용 구멍을 1회의 천공조작으로 형성할 수 있다.
또한, 종래와 같이, 관통공을 연결하기 위한 각 절연층의 위치결정이 불필요해진다. 또한, 협소화한 도통용 구멍이어도 정확히 형성할 수 있다.
또한, 상기 도통용 구멍의 내부에는 땜납을 충전함과 함께 상기 도통용 구멍의 개구부에 땜납 볼을 용융접합하고 있다. 그때문에, 내부의 도전층을 흐르는 전류를 상기 땜납 및 땜납 볼을 사이에 두고 용이하게 외부로 꺼낼 수 있다.
상기 도통용 구멍의 내벽에는 금속도금막을 피복하는 것이 바람직하다. 이에 따라, 도통용 구멍에 도통성을 용이하게 부여할 수 있다.
상기 도전층의 두께는 10∼70μm인 것이 바람직하다. 10μm미만의 경우에는 레이저광의 조사에 의해 도전층에 구멍이 생길 우려가 있다. 한 편, 70μm을 넘는 경우에는 도전층의 패턴형성이 곤란해질 우려가 있다.
상기 절연층은 글라스섬유 보강된 수지로 되는 플렉시블 필름인 것이 양호하다. 이에 따라, 레이저광에 의한 천공조작이 용이해진다. 또한, 프린트배선판의 박층화를 실현할 수 있다.
상기 레이저광으로서는 예를 들어, 탄산가스레이저, 엑시머레이저 등을 이용한다.
상기 절연층으로서는 예를 들어, 합성수지단체, 합성수지와 무기 필러로 이루어진 수지기재, 합성수지와 무기질 클로드로 이루어지는 클로드기재 등을 이용할 수 있다. 상기 합성수지로서는 예를 들어, 에폭시수지, 페놀수지, 폴리이미드 수지, 폴리부타디엔수지, 불화수지 등이 있다. 이러한 합성수지만에 의한 절연층은 프리프레그, 솔더 레지스터로서 다른 절연층의 사이에 적층형성하는 경우가 있다.
또한, 상기 합성수지에 첨가하는 무기 필러로서는 글라스 단섬유, 실리카 분말, 마이카 분말, 알루미나, 카본 등이 있다. 합성수지와 무기 필러의 혼합물로 되는 기재는 합성수지단체의 경우에 비교해서 강도가 높다.
또한, 상기 클로드기재로는 글라스 에폭시기판, 글라스 폴리이미드기판 등, 포(布)모양으로 직성 또는 편성한 클로드와 합성수지로 이루어진 기판을 말한다. 그러한 클로드기재로서는 상기 클로드에 합성수지를 함침시킨 기재가 있다. 또한, 그러한 클로드의 재료는 글라스섬유클로드, 카본클로드, 아라미드클로드 등이 있다. 합성수지는 상기와 같은 재료를 이용한다.
상기 도전층으로서는 배선패턴, 패드, 랜드, 단자 등 절연층의 평면방향으로 형성된 도전성 패턴을 말한다. 도전층은 금속박의 에칭, 금속도금막등에 의해 형성할 수 있다.
제 3의 발명에 의해 제조된 프린트배선판은 예를 들어 메모리모듈, 멀티칩모듈, 머더보드, 도터보드, 플라스틱 팩키지 등으로 이용할 수 있다.
제4의 발명은 절연기판을 관통하는 도통용 구멍과, 그러한 도통용 구멍의 한 쪽의 개구부를 피복하는 피복패드와, 상기 도통용 구멍의 다른 쪽의 개구부를 열어 둔 채 그러한 개구부의 둘레에 설치한 도체회로로 이루어지고, 상기 피복패드와 상기 도체회로의 사이는 상기 도통용 구멍의 내벽을 피복하는 금속도금막을 통해서 전기적으로 접속되어 있고, 상기 피복패드의 표면에는 외부접속용의 땜납 볼이 접합되어 있는 것을 특징으로 하는 프린트배선판이다.
제4의 발명의 작용 및 효과에 대해서 설명한다.
제4의 발명에 있어서는 도통용 구멍의 한 쪽의 개구부를 피복패드로 피복하고, 그러한 피복패드의 표면에 땜납 볼을 접합하고 있다. 그때문에, 땜납 볼 접합을 위한 피복패드를 도통용 구멍과 거의 같은 위치에 설치할 수 있다.
그러므로, 도통용 구멍에 필요한 영역과 땜납 볼 접합에 필요한 영역을 중복해서 설치할 수 있고, 종래와 같이 도통용 구멍용의 영역과 땜납 볼 접합용의 영역을 따로따로 설치할 필요가 없다. 그때문에, 도통용 구멍과 땜납 볼을 고밀도로 실장할 수 있다.
또한, 도통용 구멍 및 땜납 볼에 필요한 영역의 협소화에 의해 절연기판의 표면에 잉여영역이 생기고, 거기에 도체회로 등을 설치할 수 있다. 따라서, 절연기판의 표면실장의 고밀도화를 도모할 수 있다. 또한, 특히 표면고밀도 실장이 요구되는 다층적층형의 프린트배선판에 대해서는 제4의 발명은 그 요구를 충분히 충족하는 것이다.
상기 땜납 볼은 상기 도통용 구멍의 중심축선상에 배치되어 있는 것이 좋다. 이에 따라 도통용 구멍과 땜납 볼이 동일축선상에 위치하게 되기 때문에 양자에 필요한 영역을 좀더 협소화하는 것을 도모할 수 있다.
또한, 상기 땜납 볼은 상기 도통용 구멍에 대해서 어긋난 위치에 배치되어있어도 좋다. 이 경우에는 도통용 구멍 및 땜납 볼 접합에 필요한 영역면적이 상기 동일축선상에 배치하는 경우보다도 커지지만, 종래와 같이, 도통용 구멍형성용의 영역과 땜납 볼 접합용의 영역을 모두 따로따로 설치하는 경우보다도 좁은 영역에 양자를 설치할 수 있다.
상기 절연기판의 표면은 솔더 레지스터로 피복되어 있음과 함께, 상기 도통용 구멍의 내부에는 솔더 레지스터가 충전되어 있는 것이 양호하다. 이에 따라, 절연기판표면의 도체회로 및 도통용 구멍의 내벽의 금속도금막을 습기, 외상 등으로부터 보호할 수 있다. 또한, 피복패드에 있어서의 땜납 볼 접합부는 솔더 레지스터로부터 노출시켜 둔다. 또한, 상기 땜납 볼 이외의 단자접속부를 설치하는 경우에는 그 부분도 솔더 레지스터로부터 노출시켜 둔다. 또한, 도통용 구멍의 중에는 솔더 레지스터의 대신에, 땜납 등의 도전성 금속 등의 충전물이 충전되어 있어도 좋다.
또한, 제5의 발명은 절연기판을 관통하는 도통용 구멍과, 그러한 도통용 구멍의 한 쪽의 개구부가 개방된 채로 그러한 개구부의 둘레에 설치한 링모양의 패드와, 상기 도통용 구멍의 다른 쪽의 개구부를 피복하는 피복패드와, 그러한 피복패드와 접속하는 도체회로로 이루어지고, 상기 링모양의 패드와 상기 피복패드의 사이는 상기 도통용 구멍의 내벽을 피복하는 금속도금막을 통해서 전기적으로 접속되어 있으며, 상기 링모양의 패드의 표면에는 외부접속용 땜납 볼이 접합되어 있는 것을 특징으로 하는 프린트배선판이다.
제5의 발명에 있어서는 도통용 구멍의 한 쪽의 개구부의 둘레에 링모양의 패드를 설치하고, 그러한 링모양의 패드의 표면에 땜납 볼을 접합하고 있다. 그 때문에, 땜납 볼을 도통용 구멍과 거의 같은 위치에 설치할 수 있다. 그러므로, 도통용 구멍에 필요한 영역과 땜납 볼 접합에 필요한 영역을 중복해서 설치할 수 있고, 종래와 같이 도통용 구멍용의 영역과 땜납 볼 접합용의 영역을 따로따로 설치할 필요가 없다. 이때문에, 도통용 구멍과 땜납 볼을 고밀도로 실장할 수 있다.
또한, 도통용 구멍과 땜납 볼에 필요한 영역의 협소화에 의해 절연기판의 표면에 잉여영역이 생기고, 거기에 도체회로 등을 설치할 수 있다. 따라서, 절연기판의 표면실장의 고밀도화를 도모할 수 있다.
상기 땜납 볼은 상기 도통용 구멍의 중심축선상에 배치되어 있음과 함께, 상기 도통용 구멍의 내부는 땜납 볼의 하부의 땜납에 의해 충전되어 있는 것이 양호하다. 이에 따라, 도통용 구멍과 땜납 볼이 동일축선상에 위치하게 되기 때문에, 양자에 필요한 영역의 협소화를 도모할 수 있다.
또한, 상기 땜납 볼은 상기 도통용 구멍에 대해서 어긋난 위치에 배치되어 있어도 좋다. 이 경우에는 도통용 구멍과 땜납 볼에 필요한 영역면적이 상기 동일축선상에 배치하는 경우보다도 커지지만, 종래와 같이 도통용 구멍형성을 위한 영역과 땜납 볼 접합을 위한 영역을 모두 따로따로 설치하는 경우보다도 좁은 영역에 양자를 설치할 수 있다.
상기 절연기판의 표면은 솔더 레지스터로 피복되어 있는 것이 양호하다. 이에 따라, 절연기판표면의 도체회로를 습기, 외상 등으로부터 보호할 수 있다. 또한, 피복패드에 있어서의 땜납 볼 접합부는 솔더 레지스터로부터 노출시켜 둔다.또한, 상기 땜납 볼 이외의 단자접속부를 설치하는 경우에는 그 부분도 솔더 레지스터로부터 노출시켜 둔다.
(실시예)
제1 실시예
제1의 발명의 실시예에 따른 프린트배선판에 대해서, 도 1∼도 9를 이용하여 설명한다.
본 실시예의 프린트배선판(41)은 도 1에 도시한 바와 같이, 3층의 도전층(11∼13)을 절연층(21∼23)을 개재시켜 적층해서 이루어진다. 각 도전층(11∼13)은 도통용 구멍(31, 32)을 통해서 서로 전기적으로 접속하고 있다.
제1번째의 도전층(11)은 전자부품(61)을 탑재해서 전자부품(61)에 전류를 도출입하기 위한 부품접속층이다.
제2번째의 도전층(12)은 프린트배선판(41)의 내부의 전류를 전달하기 위한 전류전달층이다.
제3번째의 도전층(13)은 프린트배선판(41)에 흐르는 전류를 외부로 도출입하기 위한 외부접속단자(7)를 접합하는 외부접속층이다. 제3번째의 도전층(13)의 표면은 외부접속단자(7)를 노출시킨 상태에서 최외층인 제3번째의 절연층(23)으로 피복되어 있다. 외부접속단자(7)는 땜납볼이다.
다음에, 상기 프린트배선판의 제조방법에 대해서 설명한다.
우선, 도 2에 보이듯이, 제2번째의 절연층(22)의 상면 및 하면에 동박(1)을점착한다. 다음에, 도 3에 보이듯이, 드릴을 이용하여 절연층(22)및 동박(1)에 도통용 구멍(32)을 천공하고, 다음에, 동박을 에칭해서 도전층(12, 13)을 형성한다.
다음에, 도 4에 보이듯이, 도통용 구멍(32)의 내벽에 화학동도금 및 전기 동도금 처리를 행하여 금속도금막(5)을 형성한다. 이 때, 도전층(12, 13)의 표면은 금속도금막(5)으로 피복된다.
다음에, 도 5에 보이듯이, 인쇄법을 이용하여 도통용 구멍(32)의 내부에 페이스트 상태의 수지(2)를 충전한다. 다음에, 도전층(12, 13)의 표면에 흑화피막(10)을 형성한다. 흑화피막(10)은 도전층과 그 표면에 적층되는 절연층의 밀착성을 높이기 위해 행한다.
다음에, 도 6에 보이듯이, 도전층(12)의 표면에는 프리프레그(20) 및 동박(1)을 적층하고, 도전층(13)의 표면에는 프리프레그(20)만을 적층하고, 이 것을 열압착한다. 이것에 의해, 도 7에 보이듯이 제2번째의 절연층(22)의 상면 및 하면에 절연층(21, 23)이 형성되고, 절연층(21)의 표면에는 동박(1)이 점착된다. 다음에, 동박(1)을 에칭해서 도 8에 도시한 바와 같이 제1번째의 도전층(11)을 형성한다.
다음에, 도 8, 도 9에 도시한 바와 같이, 절연층(21)의 도통용 구멍 형성부분(39)에 레이저광(6)을 조사해서 내부의 도전층(12)에 도달하는 도통용 구멍(31)을 형성한다. 또한, 절연층(23)의 접합용 구멍형성부분(30)에도 레이저광(6)을 조사해서 내부의 도전층(13)에 도달하는 접합용 구멍(3)을 형성한다.
다음에, 도 1에 도시한 바와 같이 화학동도금처리 및 전기동도금처리를 행하여, 도통용 구멍(31)의 내벽에 금속도금막(5)을 형성한다. 다음에, 접합용 구멍(3)의 내부에 볼 모양의 땜납을 공급해서 도전층(13)과 접합하는 외부접속단자(7)를 형성한다.
이상과 같이 해서 프린트배선판(41)이 얻어진다.
상기 프린트배선판(41)에는 제1번째의 절연층(21)의 표면에 땜납 등의 접착제(611)에 의해 전자부품(61)을 접착한다. 전자부품(61)은 본딩와이어(62)를 이용해서 도전층(11)과 전기적으로 접속한다.
또한, 외부접속단자(7)는 머더보드(8)의 표면의 패드와 접합된다.
다음에, 본 실시예의 작용 및 효과에 대해서 설명한다.
본 실시예의 프린트배선판(41)은 도 1에 도시한 바와 같이 3층의 도전층(11∼13)이 3층의 절연층(21∼23)의 사이에 형성되어 있다. 3층의 절연층(21∼23) 중에서 제2번째의 절연층(22)은 중심절연층이고, 그 상면 및 하면에는 동수의 절연층이 설치되어 있다. 그때문에, 도 6, 도 7에 도시한 바와 같이 절연층 형성용의 프리프레그(20)의 압착시에 프린트배선판에 뒤틀림이 발생하지 않는다.
또한, 상기 중심의 절연층(22)을 중심으로 해서 그 상면 및 하면에 효율 좋게 도전층(11,13)을 적층 형성할 수 있다.
따라서, 본 실시예의 프린트배선판(41)은 3층의 도전층(11∼13)을 효율 좋게 적층할 수 있는 구조이다.
또한, 최후의 제3번째의 도전층(13)은 최외층인 제3번째의 절연층(23)으로 피복되어 있다. 그때문에, 제3번째의 도전층(13)은 프린트배선판(41)의 내부에 매설되게 된다. 그러나, 제3번째의 도전층(13)과 접속하는 외부접속단자(7)가 최외층의 제3번째의 절연층(23)의 접합용 구멍(3)으로부터 노출해 있다. 그때문에, 프린트배선판(41)의 외부로의 전기의 도출입은 외부접속단자(7)를 통해서 행할 수 있다.
또한, 외부접속단자(7)는 땜납볼이다. 그때문에, 내부의 도전층(13)과의 접합이 용이하고 외부의 머더보드(8)에 대해서 프린트배선판(41)을 안정적으로 접합할 수 있다.
또한, 본 실시예의 프린트배선판의 제조방법에 있어서는 도 6에 보이듯이, 제2번째의 도전층(12)의 표면에는 프리프레그(20) 및 제1번째의 도전층을 형성하기 위한 동박(1)을 적층하고, 제3번째의 도전층(13)의 표면에는 동박을 적층함이 없이 프리프레그(20)만을 적층한다.
그리고, 이것을 압착하면, 제1번째의 절연층(21)과 제4번째의 절연층(24)이 동시에 압착 형성된다. 그때문에, 이미 적층 일체화된 제2번째의 절연층(22)의 상면 및 하면에 압착시에 표면의 프리프레그(20)로부터 균등하게 열응력을 받는다. 그 때문에, 프린트배선판(41)에 뒤틀림이 발생하지 않는다.
또한, 최후의 제3번째의 도전층(13)의 표면은 절연층(23)으로 피복한다. 이 상태에서는 제3번째의 도전층(13)으로부터 외부로의 전류의 도출입은 불가능하다. 그러나, 그 후, 최외층의 절연층(23)에 접합용 구멍(3)을 천공해서, 그러한 접합용 구멍(3)으로부터 외부접속단자(7)를 노출시킨다. 그러면, 이 외부접속단자(7)를 통해서, 최후의 제3번째의 도전층(13)으로부터 외부로의 전류의 도출입을 행할 수있다.
제2 실시예
본 실시예의 프린트배선판은 도 10에 보이듯이, 5층의 도전층(11∼15)을 적층하고 있다.
제1번째의 도전층(11)은 전자부품(61)을 탑재해서 전자부품(61)에 전류를 도출입하기 위한 부품접속층이다.
제2번째 내지 제4번째의 도전층(12∼14)은 프린트배선판(42)의 내부의 전류를 전달하기 위한 전류전달층이다.
제5번째의 도전층(15)은 프린트배선판(42)에 흐르는 전류를 외부로 도출입하기 위한 외부접속단자(7)를 접합하는 외부접속층이다. 제5번째의 도전층(15)의 표면은 외부접속단자(7)를 노출시킨 상태에서 최외층인 제5번째의 절연층(25)으로 피복되어 있다.
본 실시예의 프린트배선판(42)을 제조함에 있어서는 제1 실시예와 마찬가지로, 중심의 제3번째의 절연층(23)에 도전층(13, 14), 도통용 구멍(33)을 형성한다. 다음에, 도전층(13, 14)의 표면에 절연층(22, 24)을 적층함과 함께, 그 표면에 도전층(12, 15)을 형성한다. 다음에, 절연층(22, 24)에 도통용 구멍(32, 34)을 형성하고, 내벽에 금속도금막(5)을 형성한다.
다음에, 도전층(12, 15)의 표면에, 제1 실시예와 마찬가지로, 제1번째의 절연층(21), 도전층(11) 및 도통용 구멍(31)을 형성함과 함께, 제5번째의 절연층(25), 도전층(15) 및 접합용 구멍(3)을 형성한다.
이상에 의해 5층의 도전층(11∼15)을 갖는 프린트배선판(42)이 얻어진다.
그외에는 제1 실시예와 마찬가지이다.
본 실시예에 있어서도 제1 실시예와 마찬가지의 효과를 얻을 수 있다.
제3 실시예
제2의 발명의 실시예에 따른 프린트배선판에 대해서 도 11을 이용하여 설명한다.
도 11에 보이듯이, 본 실시예의 프린트배선판(101)은 표면에 도체회로(115)를 설치한 내부절연기판(116)과 그러한 내부절연기판(116)의 표면에 적층된 내부절연층(117)과, 그러한 내부절연층(117)의 표면에 적층된 외부절연층(118)을 갖고, 상기 내부절연층(117)의 표면에는 내부도체회로(125)를 상기 외부절연층(118)의 표면에는 외부도체회로(135)가 설치되어 있다.
그리고, 상기 내부절연층(117)은 글라스클로드 보강된 프리프레그로 이루어지고, 상기 외부절연층(118)은 수지로 된다.
또는, 상기 내부절연층(117)은 글라스클로드에 에폭시수지를 함침시킨 프리프레그로 이루어지고, 상기 외부절연층(118)은 에폭시수지에 의해 구성한다.
다음에, 본 실시예에 따른 프린트배선판(101)의 상세에 대해서 이하에 설명한다.
상기 프린트배선판(101)에 있어서의 내부절연기판(116)의 양표면에는 도체회로(115)가 설치되어 있다. 상기 내부절연기판(116)에는 땜납(111)이 충전된 도통용 구멍(110)이 설치되어 있고, 그러한 도통용 구멍(110)에 의해내부도체회로들(115) 사이의 도통이 확보되어 있다.
상기 내부도체회로(115)는 동박패턴(112)과 그러한 동박패턴(112)의 표면에 설치한 도금막(113)으로 이루어진다.
상기 내부절연층(117)은 상기 내부절연기판(116)의 양면에 각각 일층씩 설치되어 있다. 상기 내부절연층(117)에는 벽면에 도금막(123)이 형성된 블라인드 비어홀(120)이 설치되어 있다.
또한, 상기 내부절연층(117)의 표면에는 내부도체회로(125)가 설치되어 있다. 상기 내부도체회로(125)는 동박패턴(122)과 도금막(123)으로 이루어진다.
상기 외부절연층(118)은 상기 내부절연층(117)의 표면에 각각 설치되어 있다.
상기 외부절연층(118)에는 벽면에 도금막(133)이 형성된 비어홀(130)이 설치되어 있다. 또한, 상기 외부절연층(118)의 표면에는 외부도체회로(135)가 설치되어 있다. 상기 외부도체회로(135)는 동박패턴(132)과 도금막(133)으로 이루어진다.
또한, 도시를 생략했지만, 상기 외부절연층(118)의 표면은 부분적으로 솔더 레지스터로 피복되고, 또한, 땜납 볼 재치용 랜드가 설치되어 있다.
다음에, 상기 프린트배선판을 제작하는 방법에 대해서 설명한다. 이 제조방법은 빌드업법(build-up process) 및 애디티브법(additive process)을 이용해서 내부절연층(117), 외부절연층(118)을 형성하고, 도체회로, 도통용 구멍을 형성하는 방법이다.
즉, 우선, 그 표면에 동박을 갖는 동장 적층판(copper clad laminate)을 준비한다. 다음에, 상기 동박을 에칭에 의해 패터닝하여 동박패턴(112)으로 한다. 그 후, 상기 동장 적층판에 대해 도통용 구멍(110)을 설치한다.
다음에, 상기 도통용 구멍(110)의 벽면 및 상기 동박패턴(112)에 대해 무전해동도금에 의한 도금막(113)을 형성한다. 이상에 의해 상기 도통용 구멍(110)과 도통한 도체회로(115)를 얻는다. 그 후, 상기 도통용 구멍(110)에 대해 땜납(111)을 충전한다.
다음에, 상기 내부절연기판(116)의 양면에 대해 프리프레그 및 동박을 적층하여 압착한다. 이에 따라, 내부절연기판(116)의 표면에 내부절연층(117)을 사이에 두고 동박을 적층한다.
다음에, 상기 동박을 패터닝하여 동박패턴(122)으로 한다. 그 후, 레이저광을 조사해서 내부절연층(117)에 대해 블라인드 비어홀(120)을 형성한다. 또한, 상기 레이저광으로서는 파장 248nm, 출력 50Ｗ의 엑시머레이저를 이용한다.
다음에, 상기 블라인드 비어홀(120)의 벽면 및 동박패턴(122)에 무전해도금을 한다. 이렇게 해서, 도금막(123)을 형성한다.
다음에, 상기 내부절연층(117) 및 상기 내부도체회로(125)를 설치한 경우와 마찬가지로 해서, 상기 내부절연층(117)의 표면에 비어홀(130)을 설치한 외부절연층(118) 및 동박패턴(132) 및 도금막(133)으로 이루어진 외부도체회로(135)를 형성한다.
이상에 의해 프린트배선판(101)을 얻는다.
다음에, 본 실시예에 있어서의 작용효과에 대해서 설명한다.
본 실시예의 프린트배선판(101)에 있어서는 내부절연층(117)을 글라스클로드 보강된 프리프레그로 구성하고, 상기 외부절연층(118)을 수지로 구성한다.
그때문에, 내부절연층(117)의 흡수율이 저하한다.
따라서, 상기 내부절연층(117)에 함유되는 수분의 절대량이 줄기 때문에, 층간에 있는 수증기의 양도 감소하고, 내부절연층(117)과 내부절연기판(116)의 사이 및 내부절연층(117)과 외부절연층(118)의 사이의 밀착성을 높일 수 있다.
즉, 본 실시예의 프린트배선판(101)은 층간의 박리가 생기기 어렵고, 신뢰성이 높은 구조를 갖는다.
이상과 같이, 본 실시예에 의하면, 각 층의 박리가 생기기 어렵고, 좀더 다층구조로 구성한 경우에 있어서도 높은 신뢰성을 유지할 수 있는 프린트배선판(101)을 제공할 수 있다.
또한, 본 실시예에서 도시한 프린트배선판(101)은 내부절연기판(116)의 양면에 내부절연층(117)을 적층한 구조를 갖는 것이지만, 그러한 내부절연층을 편면에만 적층한 구조의 프린트배선판을 제작하고, 이러한 내부절연층을 글라스클로드 보강된 프리프레그로 구성해도 마찬가지의 작용효과를 얻을 수 있다.
또한, 본 실시예와 같이 6층 기판 이외의 프린트배선판, 예를 들어, 8층 기판, 10층 기판 등의 좀더 다층인 구조에 대해서도 마찬가지의 작용효과를 얻을 수 있다.
제4 실시예
제3의 발명의 실시예에 따른 프린트배선판의 제조방법에 대해서 도 12∼도 24를 이용하여 설명한다.
본 실시예에 의해 제조되는 프린트배선판(209)은 도 13에 보이듯이, 제1∼제3절연층(211∼213) 및 그러한 절연층의 두께방향에 설치한 2층의 도전층(231, 233)으로 되는 다층기판(201)과, 제1∼제3절연층(211∼213)의 모두를 관통하는 관통구멍(210, 220, 230)과, 그러한 관통구멍을 덮도록 다층기판(201)의 상면 쪽에 설치한 방열금속판(202)을 갖고 있다.
관통구멍(210, 220, 230)과 방열금속판(202)으로는 전자부품(298)을 탑재하기 위한 탑재용 오목부(214)를 형성하고 있다. 다층기판(201)에는 도전층(231, 233)에 도통하는 도통용 구멍(217, 218)이 설치되어 있다.
다층기판(201)에 있어서의 탑재용 오목부(214)의 개구부 쪽에는 땜납 볼(251, 252)이 설치되어 있다. 한 쪽의 땜납 볼(251)은 도통용 구멍(217)의 하측개구부에 접합되어 있다. 그리고, 땜납 볼(251)은 도통용 구멍(217)을 거쳐 다층기판(201)의 내부에 설치한 도전층(231)과 머더보드(295)의 사이를 접속한다. 다른 쪽의 땜납 볼(252)은 다층기판(201)의 하면 쪽에 설치한 도전층(233)에 접합되어 있으며, 그러한 도전층(233)과 머더보드(295)의 사이를 접속하고 있다.
땜납 볼(251, 252)은 머더보드(295)의 표면에 설치한 단자(296, 297)에 용융접합된다.
다음에, 본 실시예의 프린트배선판의 제조방법의 개요에 대해서 도 12를 이용하여 설명한다. 우선, SI공정에 있어서 n매의 절연층(211∼213)에 도전층(231,233)을 형성한다.(도 16, 도 18, 도 21) 다음에, S2, S3공정에서 절연층(211∼213)을 적층해서 압착하여 다층기판(201)으로 만든다.(도 23) 다음에, S4공정에 있어서 다층기판(201)의 도통용 구멍형성부분에 레이저광(208)을 조사함으로써 도통용 구멍(217, 218)을 형성함과 함께, 그 저부를 도전층(231, 233)에 도달시킨다.(도 24) 다음에, S5공정에서 도통용 구멍(217)의 내부에 땜납(251, 252)을 충전한다.(도 13)
다음에, 상기 프린트배선판(209)의 제조방법의 상세에 대해서 도 14 내지 도 24를 이용하여 설명한다.
우선, 글라스섬유 보강된 에폭시계 재료로 된 플렉시블 필름을 절연층으로 준비한다. 플렉시블 필름은 두께 0.05mm, 폭 2.5∼15cm인 가요성을 갖는 띠모양의 필름이다. 이 플렉시블 필름은 미리 롤모양으로 감아 두고, 다수의 롤체을 형성해 둔다.
다음에, 상기 롤체로부터 절연층으로서의 플렉시블 필름을 끌어낸다. 그리고, 도 14에 도시한 바와 같이 끌어낸 절연층(211)의 하면 쪽에 열가소성의 글라스섬유 보강된 에폭시계 재료로 된 절연성 접착제(262)를 접착한다. 다음에, 도 15에 도시한 바와 같이 펀칭가공에 의해 절연층(211)의 대략 중앙부분에 관통구멍(210)을 천공한다. 다음에, 도 15에 도시한 바와 같이 절연층(211)의 하면 쪽에 상기 절연성 접착제(262)를 거쳐서 두께 35μm의 동박(230)을 접착한다.
다음에, 도 16에 도시한 바와 같이 노광법, 에칭법에 의해 상기 동박으로부터 도전층(231)을 형성한다. 다음에, 도전층(231)의 표면에 Ni/Au 도금막을 피복한다. 이렇게 해서 다층기판의 상층으로 이루어진 제1절연층을 얻는다.
다음에, 도 17에 도시한 바와 같이 별개의 롤체로부터 끌어낸 절연층(212)으로서의 플렉시블 필름의 상면 쪽 및 하면 쪽에 상기 절연성 접착제(262)와 같은 재료로 이루어진 절연성 접착제(263, 264)를 접착한다. 다음에, 도 18에 도시한 바와 같이 펀칭가공에 의해 절연층(212)의 대략 중앙부분에 관통구멍(220)을 천공한다. 이렇게 해서 다층기판의 중층으로 이루어진 제2절연층(212)을 얻는다.
다음에, 도 19에 도시한 바와 같이 별개의 롤체로부터 끌어낸 절연층(213)으로서의 플렉시블 필름의 하면 쪽에, 상기 절연성 접착제(262)와 같은 재료로 이루어진 절연성 접착제(265)를 접착한다. 다음에, 펀칭가공에 의해 절연층(213)의 대략 중앙부분에 관통구멍(230)을 천공한다.
다음에, 도 20에 보이듯이, 절연층(213)의 하면 쪽을 동박(230)으로 피복한다.
다음에, 도 21에 보이듯이, 노광법, 에칭법에 의해 동박(230)으로부터 패턴형성을 행하는 도전층(233)을 형성한다. 다음에, 도전층(233)의 표면에 Ni/Au도금막을 피복한다.
다음에, 도 22에 보이듯이, 절연층(213)의 하면 쪽에 솔더 레지스터(266)를 피복한다. 이에 따라, 다층기판의 하층으로 되는 제3절연층(213)을 얻는다.
다음에, 도 23에 보이듯이, 상기 제1절연층(211), 제2절연층(212), 제3절연층(213)을 적층해서 상기 절연성 접착제(262∼264)에 의해 열압착한다. 이에 따라, 3층으로 이루어진 다층기판(201)이 얻어진다.
다음에, 다층기판(201)의 상면 쪽에 동제의 두께 1.0mm의 방열금속판(202)을 절연성 접착제(261)를 사이에 두고 열압착한다. 이에 따라, 관통구멍(210, 220, 230)과 그 상면 쪽을 피복하는 방열금속판(202)으로 이루어진 탑재용 오목부(214)가 형성된다.
다음에, 다층기판(201)의 도통용 구멍형성부분에 레이저광(208)을 조사한다. 레이저광(208)으로서는 탄산가스레이저를 이용한다. 이에 따라, 도 24에 도시한 바와 같이, 다층기판(201)에 도통용 구멍(217, 218)을 천공함과 함께, 도통용 구멍(217, 218)의 저부를 도전층(231, 233)에 도달시킨다.
다음에, 도 13에 보이듯이, 깊은 도통용 구멍(217)의 내부에 땜납(254)을 충전한다. 다음에, 도통용 구멍(217)의 하면 쪽 개구부 및 얕은 도통용 구멍(218)의 하면 쪽 개구부에 땜납 볼(251, 252)을 용융접합한다.
이에 따라, 상기 프린트배선판(209)이 얻어진다.
그 후, 도 13에 보이듯이, 탑재용 오목부(214)에, 예를 들어, 은 페이스트, 땜납 등의 다이본딩(die-bonding)을 위한 접착제(269)에 의해 전자부품(298)을 탑재한다. 다음에, 전자부품(298)과 도전층(231, 233)의 선단을 와이어(281)로 접속한다. 다음에, 탑재용 오목부(214)의 내부를 밀봉용 수지(206)로 피복한다.
다음에, 본 실시예의 작용 및 효과에 대해서 설명한다.
본 실시예에 있어서는 도 23, 도 24에 보이듯이, 제1∼제3절연층(211∼213)을 적층한 후에, 레이저광(208)을 조사해서 도통용 구멍(217, 218)을 형성하고 있다. 그때문에, 1회의 천공조작으로 각 절연층(212, 213)을 관통하는 도통용구멍(217, 218)을 형성할 수 있다. 또한, 각 절연층마다 도통용 구멍형성용의 관통 구멍을 형성할 필요가 없다. 그때문에, 도통용 구멍을 용이하게 형성할 수 있다.
또한, 1회의 천공조작으로 깊이가 다른 도통용 구멍(217, 218)을 천공할 수 있다.
또한, 종래와 같이, 관통공을 연결하기 위한 각 절연층의 위치결정이 불필요해진다. 또한, 협소화한 도통용 구멍에 있어서도 정확히 형성할 수 있다.
또한, 도전층(231, 233)의 두께는 35μm이기 때문에, 레이저광(208)의 조사에 의해 도전층(31, 33)에 구멍을 형성함이 없이 도통용 구멍(217, 218)을 형성할 수 있다.
제5 실시예
제4의 발명의 실시예에 따른 프린트배선판에 대해서 도 25∼도 32를 이용하여 설명한다.
본 실시예의 프린트배선판(305)은 도 25에 보이듯이 절연기판(307)을 관통하는 도통용 구멍(302)을 갖는다. 도통용 구멍(302)의 한 쪽의 개구부는 피복패드(311)로 피복되어 있으며, 다른 쪽의 개구부는 개방된 채로 그 둘레에 도체회로(316)가 설치되어 있다.
피복패드(311)와 도체회로(316)의 사이는 도통용 구멍(302)의 내벽을 피복하는 금속도금막(322)을 통해서 전기적으로 접속되어 있다.
피복패드(311)의 표면에는 외부접속용 땜납 볼(303)이 접합되어 있다. 땜납볼(303)은 도통용 구멍(302)의 중심축선(A)상에 배치되어 있다.
절연기판(307)의 표면은 솔더 레지스터(306)로 피복되어 있음과 함께, 도통용 구멍(302)의 내부에는 솔더 레지스터(306)가 충전되어 있다.
또한, 도 26, 도 27에 보이듯이, 절연기판(307)의 상면에는 도통용 구멍(302)의 둘레에 링모양으로 설치한 랜드(312)와, 전자부품(350)을 탑재하기 위한 탑재용 패드(355)를 설치한다. 탑재용 패드(305)의 주위에는 전자부품(350)과 접속하는 본딩와이어(351)를 접합하기 위한 본딩패드(317)를 설치하고 있다. 전자부품(350) 및 본딩와이어(351)는 밀봉용 수지(359)에 의해 보호되고 있다.
한편, 도 26, 도 28에 도시한 바와 같이 절연기판(307)의 하면에는 땜납 볼(303)을 접합하기 위한 다수의 패드(311)가 도통용 구멍(302)과 동일축선상에 설치되어 있다. 땜납 볼(303)은 상대부재(308)의 패드(381)에 대해서 용융접합된다.
다음에, 상기 프린트배선판의 제조방법에 대해서 설명한다.
우선, 에폭시계, 폴리이미드계, 또는 비스말레이미도트라이아진(bismaleimidotriazine)계의 수지와 글라스섬유 또는 글라스클로드로 이루어진 보강재로 된 절연기판을 준비한다. 절연기판(307)의 표면에 동박을 점착한다.
다음에, 노광, 에칭 등의 처리를 행함으로써 도 29, 도 26에 도시한 바와 같이 동박(321)의 패터닝을 행하고, 도체회로(316), 본딩패드(317) 및 탑재용 패드(355)를 형성함과 함께, 절연기판(307)의 한 쪽의 편면에는 그 도통용 구멍형성부분(320)을 피복하는 피복패드(311)를 형성하고, 또한, 다른 쪽의 편면에는 도통용 구멍형성부분(320)의 둘레를 둘러싸는 링모양의 랜드(312)를 형성한다.
다음에, 도 29에 도시한 바와 같이 절연기판(307)에 있어서의 도통용 구멍형성부분(320)에 레이저광(341)을 조사한다. 레이저광(341)은 레이저발진장치(342)로부터 절연기판(307)의 평면방향으로 이동하고, 도통용 구멍형성부분(320)의 위치에서 스폿(spot)식으로 발진된다. 레이저광(341)으로서는 출력에너지가 큰 탄산가스레이저, 열영향이 적은 엑시머레이저 등을 이용하는 것이 양호하다.
레이저광(341)의 조사에 의한 도통용 구멍(302)의 형성은 절연기판(307)을 그 높은 에너지에 의해 기화 제거시키고, 순차적으로 절연기판(307)의 안쪽으로 구멍을 형성해 간다. 그리고, 레이저광(341)의 선단이 저부를 피복하는 피복패드(311)에 도달한 때에 이 동박으로 이루어진 피복패드(311)에 의해 반사되고, 여기에서 레이저광(341)의 조사를 정지한다. 도통용 구멍(302)의 직경은 예를 들어 0.1mm로 한다.
다음에, 도 30에 보이듯이, 금속도금막을 형성해야 할 부분, 즉, 패터닝된 동박(321) 및 도통용 구멍(302)의 내벽에 두께1μm정도의 얇은 화학 동도금막(323)을 형성한다. 다음에, 절연기판(307)을 세정한다.
다음에, 도 31에 보이듯이, 도통용 구멍(302)의 내벽을 포함해서 절연기판(307)의 표면에 전기 동도금 처리를 행한다. 전기동도금처리는 화학동도금막을 전기 리드(319)를 통해서 캐소드에 접속한 상태에서 절연기판을 애노드와 함께 전기도금욕조에 담근다. 전기도금욕조에는 유산동이 함유되어 있으며, 욕조온도는 60℃로 한다. 이 상태에서, 화학도금막(323)에 전류밀도0.8∼1.4Ａ/dm2의 전류를 20분간 흘린다.
이에 따라, 캐소드의 표면으로부터 동이 용출하고, 애노드로서 작동하는 화학도금막의 표면에 동이 석출한다. 이에 따라, 동으로 이루어진 금속도금막(322)이 도통용 구멍(302)의 내벽에 형성됨과 함께, 피복패드(311), 도체회로(316), 랜드(312), 본딩패드(317) 및 탑재용 패드(305)의 표면을 피복하다.(도 27 참조) 또한, 전기 리드(319)는 도금처리후 에칭, 레이저조사 등에 의해 제거한다.
도통용 구멍(302)의 천공시에, 레이저광의 에너지는 중심부에서 높고 둘레부에서 낮기 때문에, 도 32에 보이듯이, 피복패드(311)의 중심부에 미소한 구멍(313)이 생긴다. 이 구멍(313)은 후술하듯이, 도금액의 상하간의 유통로가되며, 도금액이 도통용 구멍의 내외로 충분히 오가기 때문에, 도통용 구멍(302)의 내벽에 금속도금막(322)을 균일하게 형성할 수 있다.
다음에, 도 26에 보이듯이, 절연기판(307)의 표면에 솔더 레지스터(306)를 피복한다. 이 때, 도통용 구멍(302)의 내부에 솔더 레지스터(306)를 충전한다. 한편, 피복패드(311)의 땜납 볼 접합부, 본딩패드(317) 및 탑재용 패드(305)의 표면은 솔더 레지스터로부터 노출시켜 둔다.
다음에, 절연기판(307)의 피복패드(311)를 형성한 편면을 위쪽으로 향한 상태에서 피복패드(311)의 표면에 땜납 볼(303)을 공급한다. 다음에, 땜납 볼(303)을 가열용융시켜 피복패드(311)에 접합한다.
그 후, 탑재용 패드(305)의 표면에는 페이스트 등의 접착재를 이용하여 전자부품(350)을 탑재하고, 전자부품(350)과 본딩패드(317)의 사이를 본딩와이어(351)로 접속한다. 다음에, 전자부품(350) 및 본딩와이어(351)를 밀봉용 수지(359)로 밀봉한다.
이상에 의해 도 25∼도 28에 도시하는 프린트배선판(305)이 얻어진다.
다음에, 본 실시예의 작용 및 효과에 대해서 설명한다.
본 실시예의 프린트배선판(305)에 있어서는 도통용 구멍(302)의 한 쪽의 개구부를 피복패드(311)로 피복하고, 피복패드(311)의 표면에 땜납 볼(303)을 접합하고 있다. 그때문에, 땜납 볼 접속용 피복패드(311)를 도통용 구멍(302)과 거의 같은 위치에 설치할 수 있다.
그러므로, 도통용 구멍에 필요한 영역과 땜납 볼에 필요한 영역을 중복해서 설치할 수 있다. 이때문에, 도통용 구멍(302)과 땜납 볼(303)을 고밀도로 실장할 수 있다.
또한, 도통용 구멍(302)과 땜납 볼(303)에 필요한 영역의 협소화가 가능하고, 그럼으로써 절연기판(307)의 표면에 잉여영역이 생긴다. 따라서, 이 잉여영역에 도체회로 등을 설치할 수 있고, 절연기판의 표면실장의 고밀도화를 도모할 수 있다.
또한, 도 29에 보이듯이, 도통용 구멍(302)은 레이저광(341)의 조사에 의해 형성하고 있기 때문에, 미소한 도통용 구멍(302)을 용이하고 정확하게 형성할 수 있고, 한층 더 고밀도실장을 실현할 수 있다.
제6 실시예
본 실시예는 제4의 발명의 실시예이다.
본 실시예의 프린트배선판(305)에 있어서는 도 33에 보이듯이, 땜납 볼(303)이, 도통용 구멍(302)으로부터 어긋난 위치에 배치되어 있다.
도 34에 보이듯이, 도통용 구멍(302)의 한 쪽의 개구부는 긴 원형의 피복패드(314)로 피복되어 있다. 피복패드(314)의 표면에는 도통용 구멍(302)의 중심축으로부터 어긋난 위치에 땜납 볼(303)이 접합되어 있다. 땜납 볼(303)은 도통용 구멍(302)의 개구부와 일부 중복한 위치에 배치되어 있다.
기타는 제5 실시예와 마찬가지이다.
본 실시예에 있어서는 땜납 볼(303)이 도통용 구멍(302)의 중심축으로부터 어긋난 위치에 배치되어 있기 때문에, 땜납 볼 접합용 및 도통용 구멍형성용의 영역을 제5 실시예보다는 많이 필요로 한다. 그러나, 본 실시예에 있어서는 도통용 구멍(302)의 개구부를 피복하는 피복패드(314)의 일부에 땜납 볼(303)을 접합하고 있기 때문에, 종래와 같이 땜납 볼 접합용 영역과 도통용 구멍형성용 영역을 모두 별개로 형성할 필요가 없다. 따라서, 본 실시예에 의하면, 종래보다도 고밀도의 도통용 구멍 및 땜납 볼을 실장할 수 있음과 함께, 절연기판표면의 고밀도배선이 가능하다.
제7 실시예
본 실시예는 제4의 발명의 실시예이다.
본 실시예의 프린트배선판(305)에 있어서는 도 35에 보이듯이, 땜납 볼(303)이 도통용 구멍(302)으로부터 약간 이격된 위치에 접합되어 있다.
도 36에 보이듯이, 땜납 볼(303)은 긴 원형의 피복패드(315)의 표면에 도통용 구멍(302)에 인접한 위치에 접합되어 있다.
기타는 제6 실시예와 마찬가지이다.
본 실시예에 있어서는 땜납 볼(303)이 도통용 구멍(302)에 인접한 위치에 접합되어 있기 때문에, 땜납 볼 접합용 영역 및 도통용 구멍형성용 영역을 종래보다는 많이 필요로 한다. 그러나, 본 실시예에 있어서는 도통용 구멍(302)의 개구부를 피복하는 피복패드(315)의 일부에 땜납 볼(303)을 접합하고 있기 때문에, 제6 실시예와 마찬가지로, 종래보다도 고밀도로 실장할 수 있음과 함께, 절연기판표면의 고밀도배선이 가능하다.
제8 실시예
본 실시예는 제4의 발명의 실시예이다.
본 실시예의 프린트배선판(305)은 도 37에 보이듯이, 다수의 절연기판(307)을 적층해서 이루어지는 다층기판(370)이다.
프린트배선판(305)은 다층기판(370)의 각 층 사이를 전기적으로 접속하기 위한 도통용 구멍(302)을 갖는다. 도통용 구멍(302)의 한 쪽의 개구부는 그러한 개구부에 대한 위치가 각각 다른 피복패드(311, 314, 315)로 피복되어 있다. 도통용 구멍(302)의 다른 쪽의 개구부는 개방된 채로 있고, 그 둘레에는 도체회로(316)가 설치되어 있다. 또한, 도통용 구멍(302)에는 다층기판(370)을 관통하는 것이나, 관통하지 않는 것도 있다.
피복패드(311, 314, 315)와 도체회로(316)의 사이는 도통용 구멍(302)의 내벽을 피복하는 금속도금막(322)을 통해서 전기적으로 접속되어 있다. 피복패드(311)의 표면에는 상대부재(308)의 패드(381)에 접속하기 위한 땜납 볼(303)이 접합되어 있다.
피복패드(311)의 표면에는 도통용 구멍(302)의 중심축선(A)상에 땜납 볼(303)이 접합되어 있다.(도 25참조) 또한, 다른 피복패드(314)의 표면에는 도통용 구멍(302)의 중심축선으로부터 어긋난 위치에서 그 일부가 도통용 구멍(302)에 중복한 위치에 땜납 볼(303)이 접합되어 있다.(도 34참조) 또한, 또다른 피복패드(315)의 표면에는 도통용 구멍(302)의 중심축선으로부터 어긋난 위치에서 그 일부가 도통용 구멍(302)과 중복하지 않는 위치, 즉, 도통용 구멍과 인접한 위치에 땜납 볼(303)이 접합되어 있다.(도 36참조)
프린트배선판(305)의 거의 중앙에 계단형으로 형성된 탑재용 오목부(358)가 설치되어 있다. 탑재용 오목부(358)의 저부에는 전자부품(350)이 탑재되어 있다. 전자부품(350)은 본딩와이어(351)에 의해 계단상의 탑재용 오목부(358)에 노출하고 있다. 본딩패드(317)에 전기적으로 접속되어 있다. 탑재용 오목부(358)의 내부는 밀봉용 수지(359)로 밀봉되어 있다.
각 절연기판(307)의 표면에는 도체회로(316)가 형성되어 있다. 각 절연기판(307)은 그 표면이 솔더 레지스터(306)로 피복되어 있다. 도통용 구멍(302) 내부에는 솔더 레지스터(306)가 충전되어 있다. 또한, 각 절연기판(307)의 사이는 프리프레그 등의 접착재(379)에 의해 접착되어 있다(도 37참조).
기타는 제5 실시예와 마찬가지이다.
본 실시예에 있어서는 다수의 절연기판(307)을 적층해서 이루어지는 다층기판(370)에 각 층간을 전기적으로 접속하기 위한 관통 또는 미관통의 도통용 구멍(302)을 형성하고 있다. 그때문에, 또한 다층형의 고밀도로 도체회로(316)를 형성할 수 있다. 또한, 좀더 많은 도통용 구멍 및 피복패드를 형성할 수 있고, 좀더 많은 땜납 볼(303)의 접합을 할 수 있다.
제9 실시예
본 실시예는 제5의 발명의 실시예이다.
본 실시예의 프린트배선판(305)은 도 38에 보이듯이, 도통용 구멍(302)의 한 쪽의 개구부의 둘레에 링모양의 패드(313)를 설치하고, 그 표면에 땜납 볼(303)을 접합하고 있다.
즉, 도통용 구멍(302)의 한 쪽의 개구부는 개방된 채로 있고, 그 둘레에는 링모양의 패드(313)가 설치되어 있다. 한편, 도통용 구멍(302)의 다른 쪽의 개구부는 피복패드(314)로 피복되어 있다. 피복패드(314)는 도체회로(316)와 접속되어 있다.
땜납 볼(303)은 도통용 구멍(302)의 중심축선(A)상에 배치되어 있다. 도통용 구멍(302)의 내부는 땜납 볼(303)의 하부의 땜납(330)에 의해 충전되어 있다. 이 땜납(330)은 땜납 볼(303)의 용융접합시에 땜납 볼(303)이 용융해서 그 일부가 도통용 구멍(302)의 내부에 침입한 것이다.
도통용 구멍(302)의 내부에는 그 전체에 땜납(330)이 충전되어 있는 것이 양호하다. 이에 따라, 도통용 구멍(302)의 상하간의 전기도통을 확실히 행할 수 있다. 도통용 구멍(302)의 내부전체에 땜납(330)을 충전하기 위해서는 땜납 볼(303)을 가열 용융하기 전에 도통용 구멍(302)의 내벽에 형성한 금속도금막(321)의 표면에 플럭스를 도포하거나 또는 미리 도통용 구멍(302)내에 땜납페이스트를 도포해 두면 좋다. 절연기판(307)의 표면은 솔더 레지스터(306)로 피복되어 있다. 기타는 제5 실시예와 마찬가지이다.
본 실시예에 있어서는 도통용 구멍(302)의 한 쪽의 개구부의 둘레에 링모양의 패드(313)를 설치하고, 그 표면에 땜납 볼(303)을 접합하고 있기 때문에, 땜납 볼(303)을 도통용 구멍(302)과 거의 같은 위치에 설치할 수 있다. 그때문에, 도통용 구멍(302)에 필요한 영역과 땜납 볼(303)의 접합에 필요한 영역을 중복해서 설치할 수 있다. 이때문에, 도통용 구멍 및 땜납 볼을 고밀도로 형성할 수 있다.
또한, 도통용 구멍(302) 및 땜납 볼(303)에 필요한 영역의 협소화에 의해 절연기판(307)의 표면에 잉여영역이 생기고, 거기에 도체회로 등을 설치할 수 있다. 따라서, 프린트배선판의 표면실장의 고밀도화를 도모할 수 있다.
또한, 도통용 구멍(302)의 내부에는 땜납 볼(303)의 일부인 땜납(330)이 충전되어 있기 때문에, 도통용 구멍(302)과 땜납 볼(303)의 전기적 접속의 신뢰성도 높다.
기타, 제5 실시예와 마찬가지의 효과를 얻을 수 있다.
제10 실시예
본 실시예는 제5의 발명의 실시예이다.
본 실시예의 프린트배선판(305)에 있어서는 도 39에 보이듯이, 땜납 볼(303)이 도통용 구멍(302)에 인접하는 위치에 접합되어 있다.
도통용 구멍(302)의 한 쪽의 개구부의 둘레에는 도 40에 보이듯이, 긴 원형의 링모양의 패드(310)가 설치되어 있다. 링모양의 패드(310)의 표면에는 도통용 구멍(302)의 중심축으로부터 어긋난 위치에 땜납 볼(303)이 접합되어 있다.
기타는 제5 실시예와 마찬가지이다.
본 실시예에 있어서는 땜납 볼(303)이 도통용 구멍(302)의 중심축으로부터 어긋난 위치에 배치되어 있기 때문에, 땜납 볼 접합을 위한 영역 및 도통용 구멍형성을 위한 영역을 제9 실시예보다는 많이 필요로 한다.
그러나, 본 실시예에 있어서는 도통용 구멍(302)의 개구부의 둘레에 설치한 링모양의 패드(310)의 일부에 땜납 볼(303)을 접합하고 있기 때문에, 종래와 같이 땜납 볼 접합용 영역과 도통용 구멍 형성용 영역을 모두 별개로 형성할 필요가 없다. 따라서, 본 실시예에 의하면, 종래보다도 고밀도의 도통용 구멍 및 땜납 볼을 실장할 수 있음과 함께, 프린트배선판표면의 고밀도배선이 가능하다.
기타는 제9 실시예와 마찬가지이다.
제11 실시예
본 실시예는 제5의 발명의 실시예이다.
본 실시예의 프린트배선판(305)은 도 41에 도시하는 바와 같이, 다수의 절연기판(307)을 적층해서 이루어지는 다층기판(370)이다.
프린트배선판(305)은 다층기판(370)의 각 층간을 전기적으로 접속하기 위한 관통 또는 미관통의 도통용 구멍(302)을 갖는다. 도통용 구멍(302)의 한 쪽의 개구부는 개방된 채로 있고, 그 둘레에는 각각 형상이 다른 링모양의 패드(313, 310)가 설치되어 있다. 도통용 구멍(302)의 다른 쪽의 개구부는 피복패드(314)로 피복되어 있다. 피복패드(314)는 도체회로(316)와 접속하고 있다.
링모양의 패드(313, 310)와 피복패드(314)의 사이는 도통용 구멍(302)의 내벽을 피복하는 금속도금막(322)을 통해서 전기적으로 접속되어 있다. 링모양의 패드(313, 310)의 표면에는 상대부재(308)의 패드(381)에 접속하기 위한 땜납 볼(303)이 접합되어 있다.
링모양의 패드(313)의 표면에는 도통용 구멍(302)의 중심축선(A)상에 땜납 볼(303)이 접합되어 있다.(도 38참조) 또한, 다른 링모양의 패드(310)의 표면에는 도통용 구멍(302)의 중심축선으로부터 어긋난 위치에서 그 일부가 도통용 구멍(302)과는 중복하지 않는 위치, 즉, 도통용 구멍(302)과 인접한 위치에 땜납 볼(303)이 접합되어 있다.(도 39, 도 40참조)
다층기판(370)의 땜납 볼(303)의 접합측과 반대측에 방열판(304)이 프리프레그 등의 접착제(390)에 의해 접착되어 있다. 방열판(304)은 다층기판(370)에 계단형으로 형성된 탑재구멍(357)을 피복하고, 그 표면에는 땜납페이스트 등의 접착제(379)에 의해 전자부품(350)을 접착하고 있다.
기타는 제8 실시예와 마찬가지이다.
본 실시예에 있어서는 다수의 절연기판(307)을 적층해서 이루어지는 다층기판에 각 층간을 전기적으로 접속하기 위한 도통용 구멍(302)이 설치되어 있다. 그때문에, 제9 실시예와 마찬가지로, 도체회로(316), 도통용 구멍(302)및 땜납 볼(303)의 고밀도실장화를 실현할 수 있다.
본 발명에 의하면, 다층의 프린트배선판의 전기특성을 향상시킬 수 있는 프린트배선판 및 그 제조방법을 제공할 수 있다. 특히, 첫째로, 뒤틀림의 발생을 방지해서 기수의 도전층을 효율 좋게 적층 형성하는 것과, 둘째로, 각 층의 박리를 억제하는 것과, 셋째로, 도통용 구멍을 정확한 위치에 형성하는 것과, 넷째로, 외부접속용 땜납 볼을 통해서 다량의 전기정보를 주고받고, 표면실장의 고밀도화를 도모할 수 있다.

Claims (6)

  1. 다수의 도전층을 절연층을 개재해서 적층하여 만들고, 상기 도전층은 도통용 구멍을 통해서 전기적으로 접속해서 만드는 프린트배선판의 제조방법에 있어서,
    다수의 절연층에 도전층을 형성하고,
    다음에, 상기 절연층을 적층하고 압착해서 다층기판으로 만들며,
    다음에, 상기 다층기판의 도통용 구멍형성부분에 레이저광을 조사함으로써 도통용 구멍을 천공함과 동시에 그러한 도통용 구멍의 저부를 도전층에 도달시키고,
    다음에, 상기 도통용 구멍의 내벽에 금속도금막을 피복하고, 그러한 도통용 구멍에 땜납 볼을 용융접합하는 것을 특징으로 하는 프린트배선판의 제조방법.
  2. 제1항에 있어서,
    상기 절연층은 글라스섬유 보강된 수지로 이루어진 플렉시블 필름인 것을 특징으로 하는 프린트배선판의 제조방법.
  3. 적어도 하나의 도통용 구멍에 의해 관통되어 있는 절연기판과,
    그러한 도통용 구멍의 제 1 개구부를 피복하는 피복패드와,
    상기 도통용 구멍의 제 1 개구부와는 반대측의 제 2 개구부를 개구시킨 채로 그러한 개구부의 둘레에 설치한 도체회로와,
    상기 도통용 구멍의 내벽을 피복하여 상기 피복패드와 상기 도체회로를 전기적으로 접속하는 금속도금막과,
    상기 피복패드의 표면에서 상기 도통용 구멍의 중심축에 대해 어긋난 위치에 배치된 외부접속용 땜납 볼을 구비하는 것을 특징으로 하는 프린트배선판.
  4. 제3항에 있어서,
    상기 절연기판의 표면은 솔더 레지스터로 피복되어 있음과 함께, 상기 도통용 구멍의 내부에는 솔더 레지스터가 충전되어 있는 것을 특징으로 하는 프린트배선판.
  5. 적어도 하나의 도통용 구멍에 의해 관통되어 있는 절연기판과,
    그러한 도통용 구멍의 제 1 개구부를 개구시킨 채로 그러한 제 1 개구부의 둘레에 설치한 링모양의 패드와,
    상기 도통용 구멍의 제 2 개구부를 피복하는 피복패드와,
    그러한 피복패드와 접속하는 도체회로와,
    상기 도통용 구멍의 내벽을 피복하여 상기 링모양의 패드와 상기 피복패드를 전기적으로 접속하는 금속도금막과,
    상기 링모양의 패드의 표면에서 상기 도통용 구멍의 중심축에 대해 어긋난 위치에 배치된 외부접속용의 땜납 볼을 구비하는 것을 특징으로 하는 프린트배선판.
  6. 제5항에 있어서,
    상기 절연기판의 표면은 솔더 레지스터로 피복되어 있는 것을 특징으로 하는 프린트배선판.
KR10-2003-7015662A 1997-03-13 1998-03-09 프린트배선판 및 그 제조방법 KR20040006002A (ko)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP8204097 1997-03-13
JPJP-P-1997-00082040 1997-03-13
JPJP-P-1997-00082213 1997-03-15
JP8221397 1997-03-15
JP17101697 1997-06-11
JPJP-P-1997-00171016 1997-06-11
JPJP-P-1997-00177687 1997-06-17
JP17768797 1997-06-17
JPJP-P-1998-00041399 1998-02-05
JP10041399A JPH1174651A (ja) 1997-03-13 1998-02-05 プリント配線板及びその製造方法
PCT/JP1998/000960 WO1998040914A1 (en) 1997-03-13 1998-03-09 Printed wiring board and method for manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019997004221A Division KR100544969B1 (ko) 1997-03-13 1998-03-09 프린트배선판 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020057009097A Division KR100572143B1 (ko) 1997-03-13 1998-03-09 프린트배선판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20040006002A true KR20040006002A (ko) 2004-01-16

Family

ID=27522163

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020037015661A KR100560624B1 (ko) 1997-03-13 1998-03-09 프린트배선판
KR1019997004221A KR100544969B1 (ko) 1997-03-13 1998-03-09 프린트배선판 및 그 제조방법
KR10-2003-7015662A KR20040006002A (ko) 1997-03-13 1998-03-09 프린트배선판 및 그 제조방법
KR1020057009097A KR100572143B1 (ko) 1997-03-13 1998-03-09 프린트배선판 및 그 제조방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020037015661A KR100560624B1 (ko) 1997-03-13 1998-03-09 프린트배선판
KR1019997004221A KR100544969B1 (ko) 1997-03-13 1998-03-09 프린트배선판 및 그 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020057009097A KR100572143B1 (ko) 1997-03-13 1998-03-09 프린트배선판 및 그 제조방법

Country Status (6)

Country Link
US (2) US7339118B1 (ko)
EP (2) EP1703555A3 (ko)
JP (1) JPH1174651A (ko)
KR (4) KR100560624B1 (ko)
DE (1) DE69839486D1 (ko)
WO (1) WO1998040914A1 (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4565368B2 (ja) * 2000-06-09 2010-10-20 日立金属株式会社 高周波スイッチモジュール
US6465882B1 (en) 2000-07-21 2002-10-15 Agere Systems Guardian Corp. Integrated circuit package having partially exposed conductive layer
US6790760B1 (en) 2000-07-21 2004-09-14 Agere Systems Inc. Method of manufacturing an integrated circuit package
JP4703067B2 (ja) * 2001-05-25 2011-06-15 イビデン株式会社 Ｉｃチップ実装用基板の製造方法
JP2003086941A (ja) * 2001-09-13 2003-03-20 Matsushita Electric Works Ltd プリント配線板
KR100702554B1 (ko) * 2002-05-23 2007-04-04 인터내셔널 비지네스 머신즈 코포레이션 다층 전자 장치 캐리어의 개량된 적층 비아 구조
KR20040024971A (ko) * 2002-09-18 2004-03-24 현대자동차주식회사 자동차 프론트필라부의 보강구조
JP4107952B2 (ja) * 2002-12-04 2008-06-25 三洋電機株式会社 回路装置の製造方法
JP2006179822A (ja) * 2004-12-24 2006-07-06 Cmk Corp プリント配線板とその製造方法
JP2006216713A (ja) 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2006216712A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
US20090314534A1 (en) * 2006-06-15 2009-12-24 Yoichi Matsuoka Electronic component
US8220696B2 (en) * 2006-09-13 2012-07-17 Ibiden Co., Ltd. Manufacturing method of printed wiring board and a laminate jointing apparatus
JP2008085089A (ja) * 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 樹脂配線基板および半導体装置
TWI343084B (en) * 2006-12-28 2011-06-01 Siliconware Precision Industries Co Ltd Semiconductor device having conductive bumps and fabrication methodthereof
US8161635B1 (en) * 2007-02-06 2012-04-24 Marvell International Ltd. Methods for forming a single cap via in pad of substrate
EP2150096A4 (en) * 2007-05-14 2013-02-20 Ibiden Co Ltd CONNECTION TABLE AND METHOD FOR MANUFACTURING THE SAME
JP5111499B2 (ja) * 2007-05-14 2013-01-09 イビデン株式会社 配線基板
US8669480B2 (en) 2007-05-17 2014-03-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
US8648263B2 (en) 2007-05-17 2014-02-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
EP2180771A4 (en) * 2007-07-13 2013-02-13 Ibiden Co Ltd CONNECTION TABLE AND METHOD OF MANUFACTURE
EP2173146A1 (en) * 2007-07-13 2010-04-07 Ibiden Co., Ltd. Wiring board and manufacturing method thereof
US8178789B2 (en) 2007-07-17 2012-05-15 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
US8035983B2 (en) 2007-07-17 2011-10-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
JP5001903B2 (ja) * 2008-05-28 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR101003585B1 (ko) * 2008-06-25 2010-12-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US7542302B1 (en) * 2008-07-14 2009-06-02 International Business Machines Corporation Minimizing thickness of deadfronted display assemblies
US7897502B2 (en) * 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
US7891091B2 (en) * 2008-11-25 2011-02-22 Yonggang Li Method of enabling selective area plating on a substrate
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US8367473B2 (en) * 2009-05-13 2013-02-05 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
US8288869B2 (en) * 2009-05-13 2012-10-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with substrate having single metal layer and manufacturing methods thereof
US8378230B2 (en) * 2009-07-23 2013-02-19 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP2011049289A (ja) * 2009-08-26 2011-03-10 Kyocera Corp 配線基板及びその製造方法
US8410376B2 (en) * 2009-08-28 2013-04-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
TWI425603B (zh) * 2009-09-08 2014-02-01 Advanced Semiconductor Eng 晶片封裝體
US8786062B2 (en) * 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
KR101097628B1 (ko) * 2010-06-21 2011-12-22 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
KR101212526B1 (ko) * 2011-06-27 2012-12-14 주식회사 심텍 보드온칩 패키지, 이를 위한 인쇄회로기판 및 제조 방법
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
JP6169955B2 (ja) * 2013-04-17 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法
US9000302B2 (en) 2013-04-17 2015-04-07 Shinko Electric Industries Co., Ltd. Wiring board
US9406641B2 (en) * 2013-07-10 2016-08-02 Kinsus Interconnect Technology Corp. Compound carrier board structure of flip-chip chip-scale package and manufacturing method thereof
JP6601814B2 (ja) * 2014-05-21 2019-11-06 住友電工プリントサーキット株式会社 プリント配線板及びプリント配線板の製造方法
US10433413B2 (en) * 2014-08-15 2019-10-01 Unimicron Technology Corp. Manufacturing method of circuit structure embedded with heat-dissipation block
US10440836B2 (en) * 2016-04-26 2019-10-08 Kinsus Interconnect Technology Corp. Double layer circuit board
KR102142803B1 (ko) * 2019-02-25 2020-08-10 (주)티에스이 폴리이미드 필름을 이용한 회로 기판의 제조 방법
JP2021036554A (ja) * 2019-08-30 2021-03-04 イビデン株式会社 プリント配線板の製造方法
CN111295053B (zh) * 2020-03-31 2021-07-16 生益电子股份有限公司 一种内嵌有导热体的pcb制备方法及pcb
TW202308087A (zh) * 2021-08-06 2023-02-16 群創光電股份有限公司 封裝元件
WO2024035163A1 (ko) * 2022-08-10 2024-02-15 삼성전자 주식회사 커넥터 및 이를 포함하는 전자 장치

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180608A (en) * 1977-01-07 1979-12-25 Del Joseph A Process for making multi-layer printed circuit boards, and the article resulting therefrom
JPS61174193A (ja) 1985-01-25 1986-08-05 Nec Corp 分子線エピタキシ−成長方法
JPS61176193A (ja) 1985-01-31 1986-08-07 日立化成工業株式会社 配線板の製造法
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
JPS62186594A (ja) 1986-02-12 1987-08-14 日本電気株式会社 多層印刷配線板の製造方法
JPH01164089A (ja) 1987-12-21 1989-06-28 Ibiden Co Ltd ブラインド・スルーホールを用いた電子部品実装構造
DE3843787A1 (de) * 1988-12-24 1990-07-05 Standard Elektrik Lorenz Ag Verfahren und leiterplatte zum montieren eines halbleiter-bauelements
US5010641A (en) * 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
JP2721570B2 (ja) 1990-02-22 1998-03-04 富士通株式会社 多層フレキシブルプリント配線板
US5216278A (en) 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JP2748768B2 (ja) 1992-03-19 1998-05-13 株式会社日立製作所 薄膜多層配線基板およびその製造方法
US5435877A (en) * 1992-05-07 1995-07-25 Mitsubishi Gas Chemical Company, Inc. Process for the production of copper-clad laminate
JPH05335440A (ja) 1992-05-29 1993-12-17 Mitsubishi Gas Chem Co Inc 低熱膨張多層板の製造法
JPH07115272A (ja) * 1993-10-20 1995-05-02 Hitachi Ltd 薄膜多層配線実装基板の製造方法及び製造装置
US5456004A (en) * 1994-01-04 1995-10-10 Dell Usa, L.P. Anisotropic interconnect methodology for cost effective manufacture of high density printed circuit boards
TW258829B (ko) 1994-01-28 1995-10-01 Ibm
JPH07249872A (ja) 1994-03-09 1995-09-26 Hosiden Corp 多層プリント基板
JPH07283538A (ja) 1994-04-14 1995-10-27 Ibiden Co Ltd 多層プリント配線板の製造方法
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5541368A (en) * 1994-07-15 1996-07-30 Dell Usa, L.P. Laminated multi chip module interconnect apparatus
JP3003510B2 (ja) 1994-07-19 2000-01-31 凸版印刷株式会社 配線基板の電極部形成方法
JPH0870183A (ja) 1994-08-30 1996-03-12 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH0878574A (ja) 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JPH08148824A (ja) 1994-11-16 1996-06-07 Hitachi Chem Co Ltd 配線板の製造方法
US5487218A (en) 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
JPH08186373A (ja) 1994-12-28 1996-07-16 Nec Toyama Ltd プリント配線板の製造方法
US5583376A (en) * 1995-01-03 1996-12-10 Motorola, Inc. High performance semiconductor device with resin substrate and method for making the same
JPH08193139A (ja) 1995-01-17 1996-07-30 Nippon Steel Chem Co Ltd プリント配線板用プリプレグ及びそれを用いた金属張積層板
US5670250A (en) * 1995-02-24 1997-09-23 Polyclad Laminates, Inc. Circuit board prepreg with reduced dielectric constant
JPH08264956A (ja) 1995-03-23 1996-10-11 Internatl Business Mach Corp <Ibm> 電気的接続構造
JP3549316B2 (ja) 1995-03-24 2004-08-04 新光電気工業株式会社 配線基板
JPH08279571A (ja) 1995-04-10 1996-10-22 Shinko Electric Ind Co Ltd 半導体装置
JPH08298298A (ja) 1995-04-26 1996-11-12 Mitsubishi Gas Chem Co Inc 半導体キャリアー
JPH0917828A (ja) 1995-04-28 1997-01-17 Asahi Denka Kenkyusho:Kk 回路基板
KR0157284B1 (ko) 1995-05-31 1999-02-18 김광호 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지
JPH08335781A (ja) 1995-06-06 1996-12-17 Ibiden Co Ltd 多層プリント配線板
JPH098458A (ja) 1995-06-16 1997-01-10 Mitsubishi Electric Corp プリント配線板及びその製造方法
JPH0951172A (ja) 1995-08-09 1997-02-18 Mitsubishi Gas Chem Co Inc ブラインドバイアス孔を有する多層プリント板の製造方法
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JP3150582B2 (ja) 1995-08-24 2001-03-26 富士機工電子株式会社 エアリア・グリッド・アレイ・パッケージ用基板およびその製造方法
US5936848A (en) * 1995-12-20 1999-08-10 Intel Corporation Electronics package that has a substrate with an array of hollow vias and solder balls that are eccentrically located on the vias
US5764485A (en) * 1996-04-19 1998-06-09 Lebaschi; Ali Multi-layer PCB blockade-via pad-connection
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
US5798563A (en) * 1997-01-28 1998-08-25 International Business Machines Corporation Polytetrafluoroethylene thin film chip carrier
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US5796163A (en) * 1997-05-23 1998-08-18 Amkor Technology, Inc. Solder ball joint

Also Published As

Publication number Publication date
KR20050059338A (ko) 2005-06-17
DE69839486D1 (de) 2008-06-26
KR20000053243A (ko) 2000-08-25
EP1011139B1 (en) 2008-05-14
EP1011139A4 (en) 2001-03-28
KR100572143B1 (ko) 2006-04-24
EP1011139A1 (en) 2000-06-21
KR100560624B1 (ko) 2006-03-16
EP1703555A3 (en) 2006-09-27
KR20040006001A (ko) 2004-01-16
US7339118B1 (en) 2008-03-04
US7612295B2 (en) 2009-11-03
EP1703555A2 (en) 2006-09-20
WO1998040914A1 (en) 1998-09-17
JPH1174651A (ja) 1999-03-16
US20060202344A1 (en) 2006-09-14
KR100544969B1 (ko) 2006-01-24

Similar Documents

Publication Publication Date Title
KR100560624B1 (ko) 프린트배선판
US7552531B2 (en) Method of manufacturing a printed wiring board having a previously formed opening hole in an innerlayer conductor circuit
KR100232414B1 (ko) 다층회로기판 및 그 제조방법
US4993148A (en) Method of manufacturing a circuit board
WO1998031204A1 (en) Printed wiring board and method of manufacturing the same
US10098243B2 (en) Printed wiring board and semiconductor package
TWI430728B (zh) 製造具有焊料膏連接之電路化基板的方法
WO2003067656A1 (fr) Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
KR100257926B1 (ko) 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지
JP2006237637A (ja) プリント配線板及びその製造方法
JPWO2007069427A1 (ja) 電子部品内蔵モジュールとその製造方法
KR20160090626A (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
KR100873835B1 (ko) 프린트배선판 및 그 제조방법
JPH1070363A (ja) 印刷配線板の製造方法
JPH10117067A (ja) 多層配線基板及びその製造方法
JP3610769B2 (ja) 多層電子部品搭載用基板
JP2007208298A (ja) プリント配線板
JP2005057298A (ja) プリント配線板及びその製造方法
CN117295227A (zh) 线路板及其制备方法、线路板连接结构
JP2017201674A (ja) プリント配線板およびその製造方法
JP2002232101A (ja) 配線基板
JP2007201515A (ja) プリント配線板の製造方法
JP2001168527A (ja) 多層配線基板の製造方法及び多層配線基板
JPH01143293A (ja) ブラインドスルーホール付プリント配線板

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050422

Effective date: 20060929

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL