KR102142803B1 - 폴리이미드 필름을 이용한 회로 기판의 제조 방법 - Google Patents

폴리이미드 필름을 이용한 회로 기판의 제조 방법 Download PDF

Info

Publication number
KR102142803B1
KR102142803B1 KR1020190021710A KR20190021710A KR102142803B1 KR 102142803 B1 KR102142803 B1 KR 102142803B1 KR 1020190021710 A KR1020190021710 A KR 1020190021710A KR 20190021710 A KR20190021710 A KR 20190021710A KR 102142803 B1 KR102142803 B1 KR 102142803B1
Authority
KR
South Korea
Prior art keywords
circuit board
plating
layer
forming
opening
Prior art date
Application number
KR1020190021710A
Other languages
English (en)
Inventor
박두환
김성준
김영준
서한얼
윤상욱
김충현
Original Assignee
(주)티에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)티에스이 filed Critical (주)티에스이
Priority to KR1020190021710A priority Critical patent/KR102142803B1/ko
Application granted granted Critical
Publication of KR102142803B1 publication Critical patent/KR102142803B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Abstract

본 발명의 회로 기판의 제조 방법은, 제조 중인 회로 기판의 상부에 절연층을 형성하는 단계;를 포함하되, 상기 절연층을 형성하는 단계는, 제조 중인 회로 기판의 상부에 폴리이미드 필름을 열압착 방식으로 접합하는 것에 의해 형성되는 것을 특징으로 한다.

Description

폴리이미드 필름을 이용한 회로 기판의 제조 방법{MANUFACTURING METHOD FOR CIRCUIT USING POLYIMIDE FILM}
본 발명은 폴리이미드 필름을 이용한 회로 기판의 제조 방법에 관한 것이다.
회로 기판의 제조에 폴리이미드를 절연층으로 사용할 경우, 액상 폴리이미드를 스핀 코팅 후 경화하여 사용하는 경우가 많다.
도 1은 액상 폴리이미드를 절연층으로 적용할 경우의 회로 기판의 제조 방법에 대한 설명도이다.
다만, 기판위에 액상 폴리이미드를 다층으로 적용시 액상 폴리이미드는 모듈러스(Modulus)가 커 평탄도 관리 및 미세간격(Fine Pitch) 구현에 어려움이 있다
본 발명은 전술한 바와 같은 기술적 과제를 해결하는 데 목적이 있는 발명으로서, 회로 기판의 평탄도의 관리가 가능한 폴리이미드 필름을 이용한 회로 기판의 제조 방법에 관한 것이다.
본 발명의 회로 기판의 제조 방법은, 제조 중인 회로 기판의 상부에 절연층을 형성하는 단계;를 포함하되, 상기 절연층을 형성하는 단계는, 제조 중인 회로 기판의 상부에 폴리이미드 필름을 열압착 방식으로 접합하는 것에 의해 형성되는 것을 특징으로 한다.
아울러, 본 발명의 상기 회로 기판의 제조 방법은, 상기 절연층을 관통하여 형성된 제 1 개구를 도금하는 제 1 도금 단계;를 포함하되, 상기 제 1 도금 단계는, 기판을 관통하는 다수의 관통홀의 하부 및 상기 다수의 관통홀의 하부와 연결된 기판의 적어도 일부를 덮는 하부 도전층을 이용하여 이루어지는 것을 특징으로 한다.
구체적으로, 상기 제 1 도금 단계는, 상기 회로 기판의 하부를 덮는 하부도전층에 전원 중 하나의 극을 인가하고, 도금 재료측에 전원의 다른 하나의 극을 인가하여 이루어지는 것을 특징으로 한다.
또한, 본 발명의 회로 기판의 제조 방법은, 상기 제 1 도금 단계 이후, 도금 완료된 상기 제 1 개구의 상부 및 상기 절연층의 상부의 적어도 일부를 도금하는 제 2 도금 단계;를 더 포함하되, 상기 제 2 도금 단계는, 도금 완료된 상기 제 1 개구와 상기 절연층의 상부에 형성된 상기 상부 도전층에 전원 중 하나의 극을 인가하고, 도금 재료측에 전원의 다른 하나의 극을 인가하여 이루어지는 것이 바람직하다.
아울러, 본 발명의 상기 회로 기판의 제조 방법은, 상기 제 2 도금 단계의 완료된 상기 회로 기판의 상부에 절연층을 더 형성하는 단계;를 더 포함하되, 상기 제 2 도금 단계의 완료된 상기 회로 기판의 상부에 절연층을 더 형성하는 단계는, 제조 중인 회로 기판의 상부에 폴리이미드 필름을 열압착 방식으로 접합하는 것에 의해 형성되는 것을 특징으로 한다.
본 발명의 폴리이미드 필름을 이용한 회로 기판의 제조 방법에 따르면, 회로 기판의 평탄도의 관리가 가능하다.
도 1은 액상 폴리이미드를 절연층으로 적용할 경우의 회로 기판의 제조 방법에 대한 설명도.
도 2는 본 발명의 바람직한 일실시예에 따른 폴리이미드 필름을 이용한 회로 기판의 제조 방법에 대한 설명도.
도 3은 폴리이미드 필름을 절연층으로 적용할 경우의 S213 단계의 구체적인 구현 방법에 대한 설명도.
도 4는 본 발명의 바람직한 일실시예에 따른 폴리이미드 필름을 이용한 회로 기판의 제조 방법에 있어서, 다층의 적층에 대한 설명도.
도 5는 종래의 도금 방식에 따른 회로 기판의 제조 방법에 대한 설명도.
도 6 및 도 7은 종래의 도금 방식에 따른 회로 기판의 절연층에 형성된 개구(Via)의 도금 방식에 따라 발생할 수 있는 문제점에 대한 설명도.
이하, 첨부된 도면을 참조하면서 본 발명의 실시예에 따른 폴리이미드 필름을 이용한 회로 기판의 제조 방법에 대해 상세히 설명하기로 한다.
본 발명의 하기의 실시예는 본 발명을 구체화하기 위한 것일 뿐 본 발명의 권리 범위를 제한하거나 한정하는 것이 아님은 물론이다. 본 발명의 상세한 설명 및 실시예로부터 본 발명이 속하는 기술 분야의 전문가가 용이하게 유추할 수 있는 것은 본 발명의 권리 범위에 속하는 것으로 해석된다.
본 발명의 회로 기판은 미세 간격(Fine Pictch)의 구현에 적절한 멤스(MEMS) 공정에 의해 제조되는 것이 바람직하지만, 이에 한정되는 것은 아니다.
도 2는 본 발명의 바람직한 일실시예에 따른 폴리이미드 필름을 이용한 회로 기판의 제조 방법에 대한 설명도를 나타낸다.
도 2로부터 알 수 있는 바와 같이, 본 발명의 바람직한 일실시예에 따른 폴리이미드 필름을 이용한 회로 기판의 제조 방법은, 기판(205)을 관통하는 다수의 관통홀(210)의 상부 및 다수의 관통홀(210)의 상부와 연결된 기판(205)의 적어도 일부를 덮는 제 1 상부 도전층(215)을 형성하는 단계(S211); 다수의 관통홀(210)의 하부 및 다수의 관통홀(210)의 하부와 연결된 기판(205)의 적어도 일부를 덮는 하부 도전층(220)을 형성하는 단계(S212); 및 S211 단계 및 S212 단계가 완료된 회로 기판의 상부에 절연층(225)을 형성하는 단계(S213);를 포함한다.
아울러, S211 단계 및 S212 단계를 실시할 때, 기판(205)을 관통하는 다수의 관통홀(210)은 내부의 적어도 일부가 채워진 것이 바람직하다. 구체적으로 S211 단계 및 S212 단계를 실시할 때, 기판(205)을 관통하는 다수의 관통홀(210)은 전도성 페이스트(Paste)로 채워져 있어 제 1 상부 도전층(215) 및 하부 도전층(220)을 서로 연결시켜 준다.
참고로, 비아(Via)라고 불리는 절연층(225)에 형성될 제 1 개구(230)의 도금 시, 하부 도전층(220)이 후면 전극으로서 역할을 하게 된다.
아울러, S213 단계에서 형성되는 절연층(225)은 폴리이미드 필름을 열압착하여 사용할 수 있다.
도 3은 폴리이미드 필름을 절연층(225)으로 적용할 경우의 S213 단계의 구체적인 구현 방법에 대한 설명도이다.
즉, 폴리이미드 필름을 절연층(225)으로 적용할 경우, 기판(205) 상에 폴리이미드 필름을 접착한 후, 열압착(Hot Press)에 의해 견고하게 접합하게 된다. 이는 S213 단계에서 뿐만 아니라, 이후 다층의 절연층(225)을 형성 시, 매층마다 동일하게 폴리이미드 필름을 접착한 후, 열압착에 의해 견고하게 접합할 필요가 있다.
즉, 최종 제조 완료되는 회로 기판은, 다층의 절연층(225)에 도전층(215, 240)을 구비하게 되고, 이 다층의 절연층(225)의 적층 시, 절연층(225)으로서 폴리이미드 필름을 접착한 후, 한층의 폴리이미드 필름이 적층될 때 마다 열압착에 의해 접합하게 된다. 즉, 본 발명에서는, 모든 폴리이미드 필름의 적층 완료 후 한꺼번에 열압착을 하는 것이 아니라, 각 층의 폴리이미드 필름이 적층될 때 마다 열압착을 실시하는 것에 그 특징이 있다.
아울러, 본 발명의 바람직한 일실시예에 따른 폴리이미드 필름을 이용한 회로 기판의 제조 방법은, S213 단계의 절연층(225)의 일부를 제거하여, 절연층(225)을 관통하는 제 1 개구(230)를 형성하는 단계(S214); 및 회로 기판의 하부에 하부 금속층(235)을 형성하는 단계(S215);를 더 포함하는 것을 특징으로 한다.
S214 단계는, 1층째의 절연층(225)을 형성할 경우에는 제 1 상부 도전층(215)의 적어도 일부가 노출되도록 제 1 개구(230)가 형성되게 된다. 즉, 제 1 상부 도전층(215)의 상부에 제 1 개구(230)가 형성되게 된다. 아울러, 제 1 개구(230)의 형성은, 레이저를 이용한 드릴(Drill) 기법을 이용할 수 있다. 마찬가지로, 2층 이후의 절연층(225)에 대해서도, 해당 상부 도전층의 상부에 제 1 개구(230)가 형성되게 된다.
S215 단계의 하부 금속층(235)은, 제 1 개구(230)의 전기 도금을 위해 형성된 층으로, 동(Cu)과 같은 금속을 스퍼터링하는 것에 의해, 하부 도전층(220)이나 제 2 상부 도천층(240)보다 충분이 얇게 형성하는 것이 바람직하다.
또한, 본 발명의 바람직한 일실시예에 따른 폴리이미드 필름을 이용한 회로 기판의 제조 방법은, 하부 금속층(235)에 도금용 전원 중 하나의 극을 인가하고, 도금 재료측에 도금용 전원의 다른 하나의 극을 인가하여, 제 1 개구(230)를 도금하는 단계(S216);를 더 포함하는 것이 바람직하다.
구체적으로 S216 단계는, 도금용 전원의 양극과 음극을 각각 연결하기 위해, 하부 금속층(235)의 일부는 실링(Sealing) 처리를 한 후, 전기 도금을 위해 용액에 제조 중인 회로 기판 및 도금 재료를 담근다. 이후, 하부 금속층(235)에 도금용 전원의 접지, 즉, 음극이 인가되도록 하고, 도금 재료에 도금용 전원의 양극이 인가되도록 하여, 도금 재료에 의한 제 1 개구(230)의 도금이 진행되게 된다.
즉, 하부 도전층(220)은 서로 연결되지 않은 경우가 있어, 하부 금속층(235)을 이용하여 하부 도전층(220) 사이를 서로 연결하는 것에 의해, 결과적으로 하부 도전층(220)에 도금용 전원의 하나의 극이 인가되게 된다. 이에 따라, 제 1 개구(230)에의 도금이 이루어지게 된다.
아울러, 본 발명의 바람직한 일실시예에 따른 폴리이미드 필름을 이용한 회로 기판의 제조 방법은, 회로 기판의 상부에 상부 금속층(245)을 형성하는 단계(S217); 회로 기판의 상부에 레지스트층(250)을 형성하는 단계(S218); 레지스트층(250)의 일부를 제거하여, 상부 금속층(245)이 노출되도록 레지스트층(250)을 관통하는 제 2 개구(255)를 형성하는 단계(S219); 제 2 개구(255)에 제 2 상부 도전층(240)을 형성하는 단계(S220); 및 남아있는 레지스트층(250)을 제거하는 단계(S221);를 더 포함하는 것을 특징으로 한다.
레지스트층(250)은, 드라이 필름 레지스트(Dry Film Resist)를 이용하는 것이 바람직하다.
S217 단계의 상부 금속층(245)은, 제 2 개구(255)의 전기 도금을 위해 형성된 층으로, 동(Cu)과 같은 금속을 스퍼터링하는 것에 의해, 하부 도전층(220)이나 제 2 상부 도전층(240)보다 충분이 얇게 형성하는 것이 바람직하다.
아울러, S220 단계는, 상부 금속층(245)에 도금용 전원 중 하나의 극을 인가하고, 도금 재료측에 도금용 전원의 다른 하나의 극을 인가하여, 제 2 개구(255)를 도금하는 것에 의해 이루어지는 것을 특징으로 한다. 즉, 도금 재료가 제 2 개구(255)에 도금되게 된다.
구체적으로 S220 단계는, 도금용 전원의 양극과 음극을 각각 연결하기 위해, 상부 금속층(245)의 일부는 실링(Sealing) 처리를 한 후, 전기 도금을 위해 용액에 제조 중인 회로 기판 및 도금 재료를 담근다. 이후, 상부 금속층(245)에 도금용 전원의 접지, 즉, 음극이 인가되도록 하고, 도금 재료에 도금용 전원의 양극이 인가되도록 하여 도금을 진행하게 된다.
즉, 도금된 제 1 개구(230)는 서로 연결되지 않은 경우가 있어, 상부 금속층(245)을 이용하여 도금된 제 1 개구(230)를 서로 연결하는 것에 의해, 결과적으로 도금된 제 1 개구(230)에 도금용 전원의 하나의 극이 인가되게 된다. 이에 따라, 제 2 개구(255)에의 도금이 이루어져, 제 2 상부 도전층(240)이 형성되게 된다.
참고로, 제 2 개구(255)는 제 1 개구(230)보다 높이가 낮은 것이 바람직하다.
또한, 본 발명의 바람직한 일실시예에 따른 폴리이미드 필름을 이용한 회로 기판의 제조 방법은, S221 단계의 완료 후, 외부로 노출된 상부 금속층(245) 및 외부로 노출된 하부 금속층(235)을 제거하는 단계(S222);를 더 포함하는 것이 바람직하다.
S222 단계는 에칭 용액에 제조 중인 회로 기판을 담그는 것에 의해 이루어 지며, 상부 금속층(245) 및 하부 금속층(235)이 하부 도전층(220)이나 제 2 상부 도천층(240)보다 충분이 얇게 형성된 까닭에, 상부 금속층(245) 및 하부 금속층(235)을 제거할 수 있게 된다. 다만, 이 과정에서, 하부 도전층(220)이나 제 2 상부 도천층(240)의 일부도 제거될 수도 있다.
도 4는 본 발명의 바람직한 일실시예에 따른 폴리이미드 필름을 이용한 회로 기판의 제조 방법에 있어서, 다층의 적층에 대한 설명도를 나타낸다.
S222 단계가 완료되면, 회로 기판의 1층의 제작이 완료된 것으로, 이후의 공정은, S213 단계 내지 S222 단계를 유사하게 반복하는 것에 의해, 다층의 회로 기판을 제조할 수 있게 된다.
상술한 바와 같은, 본 발명의 바람직한 일실시예에 따른 폴리이미드 필름을 이용한 회로 기판의 제조 방법을 도금 기법 면에서 정리하자면 다음과 같다.
즉, 본 발명의 바람직한 일실시예에 따른 폴리이미드 필름을 이용한 회로 기판의 제조 방법은, 제조 중인 회로 기판의 상부에 절연층(225)을 형성하는 단계; 절연층(225)을 관통하여 형성된 제 1 개구(230)를 도금하는 제 1 도금 단계; 및 도금 완료된 제 1 개구(230)의 상부 및 절연층(225)의 상부의 적어도 일부를 도금하는 제 2 도금 단계;를 포함한다.
절연층(225)을 형성하는 단계는, 제조 중인 회로 기판의 상부에 폴리이미드 필름을 열압착에 의해 접합하는 것에 의해 형성되는 것을 특징으로 한다.
구체적으로, 제 1 개구(230)는, 기판(205)을 관통하는 다수의 관통홀(210)의 상부 및 다수의 관통홀(210)의 상부와 연결된 기판(205)의 적어도 일부를 덮는 제 1 상부 도전층(215)의 일부가 노출되도록, 절연층(225)에 형성된 개구이다.
즉, 제 1 도금 단계는, 다수의 관통홀(210)의 하부 및 다수의 관통홀(210)의 하부와 연결된 기판(205)의 적어도 일부를 덮는 하부 도전층(220)을 이용하여 이루어지는 것을 특징으로 한다. 구체적으로, 제 1 도금 단계는, 하부 도전층(220) 및 기판(205)의 하부를 덮는 하부 금속층(235)에 도금용 전원 중 하나의 극을 인가하고, 도금 재료측에 도금용 전원의 다른 하나의 극을 인가하여, 이루어지는 것이 바람직하다.
또한, 제 2 도금 단계는, 도금 완료된 제 1 개구(230)와 절연층(225)의 상부에 형성된 상부 금속층(245)에 도금용 전원 중 하나의 극을 인가하고, 도금 재료측에 도금용 전원의 다른 하나의 극을 인가하여, 이루어지는 것을 특징으로 한다.
아울러, 본 발명의 바람직한 일실시예에 따른 폴리이미드 필름을 이용한 회로 기판의 제조 방법은, 제 2 도금 단계가 완료된 회로 기판의 상부에 절연층(225)을 형성하는 단계;를 더 포함하되, 제 2 도금 단계가 완료된 회로 기판의 상부에 절연층(225)을 형성하는 단계는, 제조 중인 회로 기판의 상부에 폴리이미드 필름을 열압착에 의해 접합하는 것에 의해 형성되는 것을 특징으로 한다.
정리하자면, 본 발명에서는, 다수의 절연층을 적층하기 위해, 각각의 층마다 2 단계의 도금을 실시한다. 즉, 절연층(225)을 관통하여 형성된 제 1 개구(230)의 도금을 위한 제 1 도금 단계는, 하부 도전층(220) 및 기판(205)의 하부를 덮는 하부 금속층(235)을 이용한다. 또한, 제 1 개구(230)의 상부 및 절연층(225)의 상부의 적어도 일부를 도금하는 제 2 도금 단계에서는, 도금 완료된 제 1 개구(230)와 절연층(225)의 상부에 형성된 상부 금속층(245)을 이용하는 것을 특징으로 한다.
도 5는 종래의 도금 방식에 따른 회로 기판의 제조 방법에 대한 설명도이다.
아울러, 도 6 내지 도 7은 종래의 도금 방식에 따른 회로 기판의 절연층(125)에 형성된 개구(Via)인 제 1 개구(130)의 도금 방식에 따라 발생할 수 있는 문제점에 대한 설명도이다.
도 5 내지 도 7로부터 알 수 있는 바와 같이, 일반적으로 절연층(125)에 형성된 제 1 개구(130)를 도금 시에 필(Fill) 도금 방식이 적용된다.
즉, 필 도금 방식이란, 레이저로 비아(Via)라고 불리는 제 1 개구(130)를 가공 후, 트레이스 패턴(Trace Pattern)인 상부 금속층(145)을 형성하여 제 1 개구(130)의 도금과 트레이스 도금인 제 2 상부 도전층(140)을 동시에 실시하는 방식이다. 참고로, 트레이스란, 회로 기판에 형성된 회로층 또는 도전층을 이른다.
먼저, 도 5에 의해 종래의 도금 방식에 따른 회로 기판의 제조 방법에 있어서, 절연층(125)을 관통한 제 1 개구(130)의 도금 방법에 대해 구체적으로 설명하기로 한다.
종래의 회로 기판의 도금 방식에 따른 제조 방법은, S114 단계에서 제 1 개구(130)를 형성하고, 제 1 개구(130)를 형성한 이후 S115 단계에서 제 1 개구(130)를 포함한 절연층(125)의 모든 상부에 상부 금속층(145)을 형성하고, S116 단계에서 레지스트층(150)을 형성한다. 이후, S117 단계에서 제 1 개구(130) 및 제 2 개구(155)의 레지스트층(150)을 제거 후, S118 단계에서 상부 금속층(145)에 도금용 전원의 하나의 극을 인가하고, 도금 장치의 도금 재료에 도금용 전원의 다른 하나의 극을 인가하여, 제 1 개구(130) 및 제 2 개구(155)를 동시에 도금하게 된다.
이러한 필 도금 방식의 경우, 도 6과 같이 트레이스 도금 두께의 타겟이 낮은 경우 제 1 개구(130) 부분이 절연층(125)의 단차만큼 도금이 차지 않아 함몰 단차를 형성하게 된다. 이에 따라, 다층 기판의 구현시 누적 함몰 단차에 따른 평탄화 문제가 발생하기 쉽다.
아울러, 제 1 개구(130)의 함몰 단차 상쇄를 위해서는, 도 7에 나타낸 바와 같이, 트레이스 도금을 높게 형성하여 평탄함의 확보를 위해 연마 공정을 거쳐서 원하는 두께로 제어할 필요가 있지만, 도금 두께가 얇아서 두께 공차 범위를 관리하기 쉽지 않아서 적용하기는 어렵다.
상술한 바와 같이, 본 발명의 폴리이미드 필름을 이용한 회로 기판의 제조 방법에 따르면, 회로 기판의 평탄도의 관리가 가능하다. 아울러, 본 발명에 따르면 기판(205)의 하부에 도전층을 형성하여, 전기 도금시 후면 전극으로 이용하는 것에 의해 회로 기판의 평탄도를 더욱 증대할 수 있다.
105, 205 : 기판
110, 210 : 관통홀
115, 215 : 제 1 상부 도전층
120, 220 : 하부 도전층
125, 225 : 절연층
130, 230 : 제 1 개구
235 : 하부 금속층
140, 240 : 제 2 상부 도전층
145, 245 : 상부 금속층
150, 250 : 레지스트층
155, 255 : 제 2 개구

Claims (5)

  1. 회로 기판의 제조 방법에 있어서,
    (S211) 제조 중인 회로 기판을 관통하는 다수의 관통홀의 상부 및 상기 다수의 관통홀의 상부와 연결된 기판의 적어도 일부를 덮는 제 1 상부 도전층을 형성하는 단계;
    (S212) 상기 다수의 관통홀의 하부 및 상기 다수의 관통홀의 하부와 연결된 상기 회로 기판의 적어도 일부를 덮는 하부 도전층을 형성하는 단계;
    (S213) 상기 (S211) 단계 및 상기 (S212) 단계가 완료된 상기 회로 기판의 상부에 절연층을 형성하는 단계;
    (S214) 상기 (S213) 단계가 완료 후, 상기 절연층의 일부를 제거하여, 상기 절연층을 관통하는 제 1 개구를 형성하는 단계;
    (S215) 상기 (S214) 단계가 완료 후, 상기 회로 기판의 하부에 하부 금속층을 형성하는 단계; 및
    (S216) 상기 (S215) 단계가 완료 후, 상기 하부 금속층에 도금용 전원 중 하나의 극을 인가하고, 도금 재료측에 도금용 전원의 다른 하나의 극을 인가하여, 상기 제 1 개구를 도금하는 단계;를 포함하되,
    상기 (S211) 단계 및 상기 (S212) 단계의 실시 시에, 상기 다수의 관통홀은, 내부의 적어도 일부가 채워져있고,
    상기 (S213) 단계는, 상기 회로 기판의 상부에 폴리이미드 필름을 열압착 방식으로 접합하는 것에 의해 상기 절연층을 형성하는 것을 특징으로 하는 회로 기판의 제조 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 회로 기판의 제조 방법은,
    (S217) 상기 (S216) 단계가 완료 후, 상기 회로 기판의 상부에 상부 금속층을 형성하는 단계;
    (S218) 상기 (S217) 단계가 완료 후, 상기 회로 기판의 상부에 레지스트층을 형성하는 단계;
    (S219) 상기 (S218) 단계가 완료 후, 상기 레지스트층의 일부를 제거하여, 상기 상부 금속층이 노출되도록 상기 레지스트층을 관통하는 제 2 개구를 형성하는 단계;
    (S220) 상기 (S219) 단계가 완료 후, 상기 제 2 개구에 제 2 상부 도전층을 형성하는 단계;
    (S221) 상기 (S220) 단계가 완료 후, 남아있는 상기 레지스트층을 제거하는 단계; 및
    (S222) 상기 (S221) 단계의 완료 후, 외부로 노출된 상기 상부 금속층 및 외부로 노출된 상기 하부 금속층을 제거하는 단계;를 더 포함하되,
    상기 (S220) 단계는, 상기 상부 금속층에 도금용 전원 중 하나의 극을 인가하고, 도금 재료측에 도금용 전원의 다른 하나의 극을 인가하여, 상기 제 2 개구를 도금하는 것에 의해 상기 제 2 상부 도전층을 형성하는 것을 특징으로 하는 회로 기판의 제조 방법.
  5. 제4항에 있어서,
    상기 회로 기판의 제조 방법은,
    상기 (S222) 단계의 완료 후, 상기 회로 기판의 상부에 절연층을 더 형성하는 단계;를 더 포함하되,
    상기 회로 기판의 상부에 절연층을 더 형성하는 단계는,
    제조 중인 회로 기판의 상부에 폴리이미드 필름을 열압착 방식으로 접합하는 것에 의해 형성되는 것을 특징으로 하는 회로 기판의 제조 방법.
KR1020190021710A 2019-02-25 2019-02-25 폴리이미드 필름을 이용한 회로 기판의 제조 방법 KR102142803B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190021710A KR102142803B1 (ko) 2019-02-25 2019-02-25 폴리이미드 필름을 이용한 회로 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190021710A KR102142803B1 (ko) 2019-02-25 2019-02-25 폴리이미드 필름을 이용한 회로 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR102142803B1 true KR102142803B1 (ko) 2020-08-10

Family

ID=72049337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190021710A KR102142803B1 (ko) 2019-02-25 2019-02-25 폴리이미드 필름을 이용한 회로 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR102142803B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138452A (ja) * 1998-10-29 2000-05-16 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2002252446A (ja) * 2001-02-23 2002-09-06 Sony Chem Corp フレキシブル配線基板の製造方法
KR20040006001A (ko) * 1997-03-13 2004-01-16 이비덴 가부시키가이샤 프린트배선판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040006001A (ko) * 1997-03-13 2004-01-16 이비덴 가부시키가이샤 프린트배선판
JP2000138452A (ja) * 1998-10-29 2000-05-16 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2002252446A (ja) * 2001-02-23 2002-09-06 Sony Chem Corp フレキシブル配線基板の製造方法

Similar Documents

Publication Publication Date Title
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
US7297562B1 (en) Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
KR20030050400A (ko) 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
KR20120109427A (ko) 배선 기판 및 반도체 장치
US5146674A (en) Manufacturing process of a high density substrate design
SG193756A1 (en) Ultrathin buried die module and method of manufacturing thereof
US10966324B2 (en) Wiring board, multilayer wiring board, and method of manufacturing wiring board
JP2016048795A (ja) 導体構造要素及び導体構造要素を製造するための方法
JP2008016817A (ja) 埋立パターン基板及びその製造方法
KR100857165B1 (ko) 회로기판 제조방법
US9685376B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR20150026901A (ko) 배선 기판의 제조 방법
KR102142803B1 (ko) 폴리이미드 필름을 이용한 회로 기판의 제조 방법
CN110581120B (zh) 板级扇出封装基板的细线路结构及其制备方法
KR102142802B1 (ko) 후면 전극을 이용한 전기 도금 처리에 의한 회로 기판의 제조 방법
US11516910B1 (en) Circuit board structure and manufacturing method thereof
KR20110011067A (ko) 적층용 단위 기판 및 그 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
JP3891766B2 (ja) 多層フレキシブル配線基板の製造方法およびそれにより作製される多層フレキシブル配線基板
TWI711095B (zh) 封裝結構及其製備方法
JP4491159B2 (ja) 多層配線基板の製造方法
JP4794714B2 (ja) 半導体集積回路装置とその製造方法
CN106455312A (zh) 布线基板以及其制造方法
CN117156730B (zh) 嵌入式封装基板及其制作方法、堆叠封装结构

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant