KR20110011067A - 적층용 단위 기판 및 그 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법 - Google Patents

적층용 단위 기판 및 그 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20110011067A
KR20110011067A KR1020090068528A KR20090068528A KR20110011067A KR 20110011067 A KR20110011067 A KR 20110011067A KR 1020090068528 A KR1020090068528 A KR 1020090068528A KR 20090068528 A KR20090068528 A KR 20090068528A KR 20110011067 A KR20110011067 A KR 20110011067A
Authority
KR
South Korea
Prior art keywords
substrate
metal
unit
metal plate
manufacturing
Prior art date
Application number
KR1020090068528A
Other languages
English (en)
Other versions
KR101068466B1 (ko
Inventor
유중돈
김선락
박아영
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020090068528A priority Critical patent/KR101068466B1/ko
Publication of KR20110011067A publication Critical patent/KR20110011067A/ko
Application granted granted Critical
Publication of KR101068466B1 publication Critical patent/KR101068466B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Abstract

이 발명의 적층용 단위 기판은, 금속판의 상면에 다수의 홈을 가공하는 단계와, 다수의 홈이 형성된 표면에 절연성을 갖는 감광성 물질을 도포하되 다수의 홈 내에 채워 절연부를 형성하고 금속판의 표면을 코팅해 감광층을 형성하는 단계와, 감광층에 다수의 구멍을 가공한 후, 다수의 구멍에 금속판과 접촉하는 다수의 금속 범프를 형성하는 단계와, 다수의 금속 범프의 높이를 평탄화하는 단계, 및 감광층의 일부 또는 전체를 제거해 다수의 금속 범프를 금속판의 상면으로 돌출시키는 단계를 통해 제조한다. 또한, 이 발명의 다층 기판은, 기재에 상면에 적층용 단위 기판을 순차적으로 적층하되, 적층과정에서 금속판의 일부분을 제거하여 회로선을 노출시키면서 적층하거나 적층 전에 회로선을 노출시킨 상태에서 적층하여 제조하므로, 생산성을 향상시키고 적층된 기판의 평편도를 높여 정밀도와 집적도를 향상시키는 장점이 있다.
단위 기판, 다층 기판, 비아, 금속 범프, 회로선

Description

적층용 단위 기판 및 그 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법{LAMINATING UNIT BOARD AND ITS FABRICATION METHOD AND MULTI-LAYER BOARD USING THE SAME AND ITS FABRICATION METHOD}
이 발명은 전자 기기에 사용되는 다층 기판을 구성하는 적층용 단위 기판 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 전도성 금속판의 상면에 다수의 홈을 형성하고 그 내부에 절연물질을 채워 절연부를 구성하고 금속판의 표면에 비아(via)의 역할을 하는 다수의 금속 범프(bump)를 가공해 구성하는 적층용 단위 기판 및 그 제조방법에 관한 것이다. 또한, 이 발명은 기재의 상면에 상기의 적층용 단위 기판을 순차적으로 적층하되 금속 범프를 통해 비아(via)를 형성하도록 구성하는 다층 기판 및 그 제조방법에 관한 것이기도 하다.
다층 기판은 전자부품을 실장하고 부품 사이를 전기적으로 연결시키는 역할을 하는 것으로서, 전자제품의 소형화와 고기능화 추세에 따라 다층 기판을 구성하는 기판의 층수가 증가하고 있다. 다층 기판의 비아는 적층된 다수의 기판을 전기 적으로 연결하기 위해 기판을 관통하는 구멍에 전도성 물질을 채운 구조로서, 다층 기판의 집적 밀도를 높이기 위해 직경 100㎛ 이하인 마이크로 비아(micro-via)가 사용되고 있다.
다층 기판의 중요한 요소인 비아를 가공하기 위한 공정은 연구논문(Lau 등, "An Overview of Microvia Technology", Circuit World, 2000, pp.22-32)에 상세하게 기술되어 있다. 다층 기판의 비아를 가공하기 위해 일반적으로 사용되는 방법은, 회로선이 가공된 기판을 적층하고, 레이저나 기계적인 드릴을 이용하여 관통 구멍을 가공하고, 관통 구멍의 내부에 전도성 물질을 채우는 방법을 많이 사용하고 있다. 그러나 기존의 방법은 기판을 적층한 후에 비아를 가공하기 때문에 가공 정밀도와 생산성이 감소하는 단점이 있다.
또한, 종래에는 비아를 효율적으로 가공하기 위해 B2it(Buried Bump Interconnection Technology) 방법이나 NMBI(Neo-Manhattan Bump Interconnection) 방법이 사용되고 있다. B2it 방법은 연구논문(Goto 등, "High-Density Printed Circuit Board Using B2it Technology", IEEE Trans. on Advanced Packaging, 2000, pp.447-451)에 기술되어 있다.
B2it 방법은 원추형의 전도성 페이스트를 금속 기판에 형성하여 비아로 사용한다. 즉, 원추형 비아가 형성된 금속 기판의 표면에 접착제를 도포하여 적층하고, 외부에 노출된 금속 기판의 하면에 리소그래피와 에칭공정을 이용해 회로선을 가공함으로써 다층 기판을 제조한다.
NMBI 방법은 Lau의 연구논문에 기술되어 있다. NMBI 방법은 구리판에 리소그래피와 에칭공정 또는 도금공정을 이용해 구리 범프를 형성하고, 접착제를 이용해 기판을 적층하여 비아를 형성하며, 외부에 노출된 금속 기판의 후면에 리소그래피와 에칭공정을 이용해 회로선을 가공하도록 구성되어 있다.
그러나 상기의 B2it 방법과 NMBI 방법은 비아에 해당하는 범프를 미리 가공하기 때문에, 기존의 적층 후에 비아를 가공하는 방법에 비해 비아 가공시간을 단축할 수 있지만, 기판을 적층한 후에 회로선을 가공해야 하므로 생산성이 감소하는 단점이 있다.
또한, 국내 특허출원 제2004-0086721호(발명의 명칭 : 임프린트법을 이용한 고분해능 인쇄회로기판의 제조방법)에는 금형을 이용하여 기판에 비아에 해당하는 구멍을 임프린트(implant)법을 이용해 가공하는 기판 제조방법에 대해 개시되어 있다. 그런데, 상기의 기술에 사용하는 임프린트 공정은 대면적 기판의 제조에 적용하기 어렵다는 단점이 있다.
따라서, 이 발명은 앞서 설명한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 전도성 금속판의 상면에 다수의 홈을 형성하고 그 내부에 절연물질을 채워 절연부를 구성하고 금속판의 표면에 비아(via)의 역할을 하는 다수의 금속 범프(bump)를 가공함에 있어서, 리소그래피 및 에칭공정과 도금공정으로 간단하게 형성할 수 있으므로 생산성을 향상시킬 수 있는 적층용 단위 기판 및 그 제조방법을 제공하는 데 그 목적이 있다.
또한, 이 발명은 기재의 상면에 상기의 적층용 단위 기판을 순차적으로 적층하되, 적층과정에서 금속판의 일부분을 제거하여 회로선을 노출시키면서 적층하거나 적층 전에 회로선을 노출시킨 상태에서 적층하여 제조함으로써, 생산성을 향상시키고 적층된 기판의 평편도를 높여 정밀도와 집적도를 향상시키는 다층 기판 및 그 제조방법을 제공하는 데 다른 목적이 있다.
이 발명의 적층용 단위 기판의 제조방법은, 금속판의 상면에 다수의 홈을 가공하는 단계와, 다수의 홈이 형성된 표면에 절연성을 갖는 감광성 물질을 도포하되 다수의 홈 내에 채워 절연부를 형성하고 금속판의 표면을 코팅해 감광층을 형성하는 단계와, 감광층에 다수의 구멍을 가공한 후, 다수의 구멍에 금속판과 접촉하는 다수의 금속 범프를 형성하는 단계와, 다수의 금속 범프의 높이를 평탄화하는 단계, 및 감광층의 일부 또는 전체를 제거해 다수의 금속 범프를 금속판의 상면으로 돌출시키는 단계를 포함하는 것을 특징으로 한다.
이 발명의 적층용 단위 기판은, 상기와 같은 제조방법에 의해 제조된 것을 특징으로 한다.
이 발명의 다층 기판의 제조방법은, 기재의 상면 또는 청구항 1에 기재된 제조방법에 의해 제조된 단위 기판 중에서 다수의 금속 범프가 위치하는 표면에 제1 접착제를 도포한 후, 기재의 상면에 단위 기판을 정렬한 상태에서 압력을 가하고 열을 가해 제1 접착제를 경화시켜, 기재의 상면에 단위 기판을 접합하는 제1 단계와, 단위 기판의 금속판의 절단선을 따라 절단해 절연부와 절연부 사이의 회로선을 단위 기판의 상면으로 각각 노출시키는 제2 단계와, 단위 기판의 절연부 및 회로선의 상부 또는 다른 단위 기판 중에서 다수의 금속 범프가 위치하는 표면에 제2 접착제를 도포한 후, 다른 단위 기판의 금속 범프가 하부에 위치하는 회로선에 접촉하도록 정렬한 상태에서 압력을 가하고 열을 가해 제2 접착제를 경화시켜, 단위 기판의 상면에 다른 단위 기판을 접합하는 제3 단계를 포함하는 것을 특징으로 한다.
또한, 이 발명의 다층 기판의 제조방법은, 기재의 상면 또는 청구항 2에 기재된 제조방법에 의해 제조된 단위 기판의 표면에 접착제를 각각 도포한 후, 제일 하단에 기재를 위치시키고 그 상단에 원하는 층수의 단위 기판을 순차적으로 적층한 상태에서 압력을 가하고 열을 가해 접착제를 경화시켜 한번에 제조하는 것을 특징으로 한다.
이 발명의 다층 기판은, 상기와 같은 제조방법에 의해 제조된 것을 특징으로 한다.
이 발명은 전도성 금속판의 상면에 다수의 홈을 형성하고 그 내부에 절연물 질을 채워 절연부를 구성하고 금속판의 표면에 비아의 역할을 하는 다수의 금속 범프를 가공함에 있어서, 리소그래피 및 에칭공정과 도금공정으로 간단하게 형성할 수 있으므로 생산성을 향상시킬 수 있는 장점이 있다.
또한, 이 발명은 기재의 상면에 적층용 단위 기판을 순차적으로 적층하되, 적층과정에서 금속판의 일부분을 제거하여 회로선을 노출시키면서 적층하거나 적층 전에 회로선을 노출시킨 상태에서 적층하여 제조하므로, 생산성을 향상시키고 적층된 기판의 평편도를 높여 정밀도와 집적도를 향상시키는 장점이 있다. 특히, 회로선을 노출시킨 상태의 적층용 단위 기판을 이용할 경우에는, 원하는 층수의 적층용 단위 기판을 한번에 적층한 상태에서 다층 기판을 제조할 수 있으므로 생산성을 더욱 향상시킬 수가 있다.
또한, 이 발명은 금속판에 다수의 홈을 가공함에 있어서, 금속판을 관통하지 않도록 다수의 홈을 가공해 금속판이 연속적으로 연결된 형태를 가지므로, 가공 및 적층과정에서 발생할 수 있는 변형을 최소화할 수 있어 대형 기판에도 적용이 가능하다.
아래에서, 이 발명에 따른 적층용 단위 기판 및 그 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법의 양호한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 이 발명의 한 실시예에 따른 적층용 단위 기판의 제조과정을 나타낸 흐름도이다. 도 1에 나타낸 바와 같이, 적층용 단위 기판을 제조하기 위한, 첫번째 단계는 전도성 금속판(100)에 일정 깊이의 다수의 홈(110)을 가공하는 단계이다. 여기서, 홈(110)의 깊이는 금속판(100)의 두께보다 작은 것이 바람직하다. 따라서, 다수의 홈(110) 사이에는 금속판(100)과 일체로 형성되어 후속공정에 의해 회로선(120)의 역할을 담당할 부분이 형성된다. 상기의 홈(110)은 레이저 또는 리소그래피와 에칭공정을 이용해 가공할 수 있다.
두번째 단계는 다층 기판으로 구성할 경우에 비아의 역할을 하는 다수의 금속 범프(130)를 금속판(100)에 가공하는 단계이다. 먼저, 금속판(100) 중에서 홈(110)이 형성된 표면에 절연성을 갖는 감광성 물질(140)을 코팅한다. 그러면, 절연성을 갖는 감광성 물질(140)은 홈(110)에 채워질 뿐만 아니라 금속판(100)의 표면에 균일한 두께로 코팅된다. 이때, 홈(110)에 채워진 물질(140)은 회로선(120)의 가공시 회로선(120) 사이를 전기적으로 절연시키고 회로선(120)의 변형을 방지하는 절연부의 역할을 한다. 그리고, 금속판(100) 표면에 코팅된 물질(140)은 후속공정을 위한 감광층의 역할을 한다.
그런 다음, 리소그래피와 에칭공정으로 감광층에 다수의 구멍을 가공한 후, 도금공정으로 다수의 구멍에 금속 범프(130)를 각각 형성한다. 이때, 회로선(120)의 상부에 구멍을 각각 형성함으로써, 회로선(120)의 상면에 금속 범프(130)가 각각 형성된다.
세번째 단계는 금속판(100)의 상부에 형성된 다수의 금속 범프(130)의 높이를 평탄화시키는 단계이다. 이 단계에서는 그라인딩이나 폴리싱 공정을 포함한 기 계적인 가공공정을 이용해 다수의 금속 범프(130)의 높이가 균일하도록 가공한다. 균일한 높이의 금속 범프(130)는 다층 기판을 구성하기 위해 금속판(100)을 상하로 적층할 때에 균일하게 밀착된 비아를 형성하는 장점이 있다.
네번째 단계는 다수의 금속 범프(130)를 감광층의 상면으로 돌출시키는 단계로서, 에칭공정을 이용해 금속판(100)의 표면에 위치하는 감광층의 일부 또는 전체를 제거함으로써, 다수의 금속 범프(130)를 금속판(100)의 상면으로 돌출시킨다. 이때, 홈(110)에 채워진 절연부는 제거하지 않는다. 이렇게 함으로써, 이 실시예에 따른 1차적인 단위 기판(100A)이 형성된다.
따라서, 이 실시예에 따른 1차적인 단위 기판(100A)은, 표면으로 돌출되는 다수의 회로선(120)을 갖는 금속판(100)과, 다수의 회로선(120) 사이에 형성된 홈에 절연물질이 각각 채워져 형성된 다수의 절연부(160), 및 다수의 회로선(120)의 상면에 각각 돌출되어 형성된 다수의 금속 범프(130)로 구성된다.
다섯번째 단계는 금속판(100)의 하면으로부터 일정 두께까지 제거하는 단계이다. 이때, 금속판(100)의 절단선(150)을 따라 절단함으로써, 감광층(140)이 금속판(100)의 하면으로 노출될 정도의 두께까지 제거한다. 이렇게 함으로써, 감광층(140)의 사이에 회로선(120)을 각각 갖는 이 실시예에 따른 최종적인 단위 기판(100B)이 형성된다.
따라서, 이 실시예에 따른 최종적인 단위 기판(100B)은, 다수의 회로선(120)과, 다수의 회로선(120) 사이에 절연물질이 각각 채워져 다수의 회로선(120)과 일체화 된 다수의 절연부(160), 및 다수의 회로선(120)의 상면에 각각 돌출되어 형성 된 다수의 금속 범프(130)로 구성된다.
도 2는 도 1에 도시된 1차적인 적층용 단위 기판을 이용하여 다층 기판을 제조하는 과정을 나타낸 흐름도이다.
도 1 및 도 2에 도시된 바와 같이, 1차적인 적층용 단위 기판을 이용하여 다층 기판(200)을 제조하기 위한, 첫번째 단계에서는, 기재(210)의 상면 및/또는 단위 기판(100A) 중에서 다수의 금속 범프(130)가 위치하는 표면에 제1 접착제(220)를 도포한 후, 기재(210)의 상면에 단위 기판(100A)을 정렬한 상태에서 압력을 가하고 열을 가해 제1 접착제(220)를 경화시킴으로써, 기재(210)의 상면에 단위 기판(100A)을 접합한다. 이때, 초음파를 더 인가해 제1 접착제(220)의 경화를 촉진시킬 수도 있다.
두번째 단계에서는, 단위 기판(100A)의 금속판(100)의 절단선(150)을 따라 절단함으로써, 절연부(160) 및 회로선(120)을 단위 기판(100A)의 상면으로 각각 노출시켜, 절연부(160)의 사이에 회로선(120)을 각각 갖도록 한다. 이때, 금속판(100)은 그라인딩이나 폴리싱과 같은 기계적인 가공 방법을 사용해 절단선(150)을 따라 절단되어 그 두께가 얇아지게 된다.
세번째 단계에서는, 단위 기판(100A)의 절연부(160) 및 회로선(120)의 상부 및/또는 다른 단위 기판(100A') 중에서 다수의 금속 범프(130)가 위치하는 표면에 제2 접착제(230)를 도포한 후, 다른 단위 기판(100A')의 금속 범프(130)가 하부에 위치하는 회로선(120)에 접촉하도록 정렬한 상태에서 압력을 가하고 열을 가해 제2 접착제(230)를 경화시킴으로써, 단위 기판(100A)의 상면에 다른 단위 기판(100A') 을 접합한다. 이때, 초음파를 더 인가해 제2 접착제(220)의 경화를 촉진시킬 수도 있다. 따라서, 상하 간의 회로선(120)은 금속 범프(130)를 매개체로 전기적으로 접속되어 기재(210)와 연결되고, 그 이외의 부분은 절연된다.
금속 범프(130)를 하부에 위치하는 회로선(120)에 접합함에 있어서는, 금속 범프(130)의 재질에 따라 접합형식이 달라진다. 예를 들어, 금속 범프(130)의 재질이 주석이나 솔더 등의 저융점 금속인 경우에는 금속 범프가 용융되어 회로선(120)과 금속 결합형식으로 접합되고, 금속 범프(130)의 재질이 구리 또는 구리 합금 등과 같이 고융점 금속인 경우에는 고상 접합부의 방식으로 접합된다. 또한, 금속 범프(130)를 구성함에 있어서는 고융점 금속재질인 구리 또는 구리 합금 등으로 금속 범프를 구성하되 그 끝부분에 저융점 금속인 주석이나 솔더 등으로 코팅하여 저온에서 접합부를 형성하도록 구성할 수도 있다.
네 번째 단계에서는, 다른 단위 기판(100A')의 금속판(100)의 절단선(150)을 따라 절단함으로써, 절연부(160) 및 회로선(120)을 다른 단위 기판(100A')의 상면으로 각각 노출시켜, 절연부(160)의 사이에 회로선(120)을 각각 갖도록 한다.
상기와 같은 세 번째 및 네 번째 단계를 반복하여 원하는 층수의 다층 기판(200)을 제작할 수 있다.
도 2의 제조과정을 통해 다층 기판(200)을 제조할 경우에는 금속판(100)을 두께 방향으로 제거함으로써 회로선(120)을 가공하기 때문에 공정이 단순해 생산성을 향상시킬 수 있고, 또한 적층된 단위 기판(100A, 100A')의 평편도가 보장되기 때문에 정밀한 적층이 가능하다는 장점이 있다.
도 3은 도 1에 도시된 최종적인 적층용 단위 기판을 이용하여 다층 기판을 제조하는 과정을 나타낸 흐름도이다.
도 1 및 도 3에 도시된 바와 같이, 최종적인 적층용 단위 기판을 이용하여 다층 기판(300)을 제조함에 있어서는, 기재(310)의 상면 및/또는 단위 기판(100B)의 상하면에 접착제(320)를 각각 도포한 후, 제일 하단에 기재(310)를 위치시키고 그 상단에 원하는 층수의 단위 기판(100B)을 순차적으로 적층한 상태에서 압력을 가하고 열을 가해 접착제(320)를 경화시킴으로써, 원하는 층수의 다층 기판(300)을 한번에 제작할 수 있다. 도 3의 제조방법을 이용할 경우에는 원하는 층수의 다층 기판(300)을 한번에 제작할 수 있으므로 생산성을 향상시킬 수 있는 장점이 있다.
이상에서 이 발명의 적층용 단위 기판 및 그 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법에 대한 기술사항을 첨부도면과 함께 서술하였지만, 이는 이 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 이 발명을 한정하는 것은 아니다.
또한, 이 기술분야의 통상의 지식을 가진 자이면 누구나 이 발명의 기술사상의 범주를 이탈하지 않고 첨부한 특허청구범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 이 발명의 한 실시예에 따른 적층용 단위 기판의 제조과정을 나타낸 흐름도이고,
도 2는 도 1에 도시된 1차적인 적층용 단위 기판을 이용하여 다층 기판을 제조하는 과정을 나타낸 흐름도이며,
도 3은 도 1에 도시된 최종적인 적층용 단위 기판을 이용하여 다층 기판을 제조하는 과정을 나타낸 흐름도이다.
♠ 도면의 주요부분에 대한 부호의 설명 ♠
100 : 금속판 110 : 홈
120 : 회로선 130 : 금속 범프
140 : 감광성 물질 150 : 절단선
160 : 절연부

Claims (17)

  1. 금속판의 상면에 다수의 홈을 가공하는 단계와,
    상기 다수의 홈이 형성된 표면에 절연성을 갖는 감광성 물질을 도포하되 상기 다수의 홈 내에 채워 절연부를 형성하고 상기 금속판의 표면을 코팅해 감광층을 형성하는 단계와,
    상기 감광층에 다수의 구멍을 가공한 후, 상기 다수의 구멍에 상기 금속판과 접촉하는 다수의 금속 범프를 형성하는 단계와,
    상기 다수의 금속 범프의 높이를 평탄화하는 단계, 및
    상기 감광층의 일부 또는 전체를 제거해 상기 다수의 금속 범프를 상기 금속판의 상면으로 돌출시키는 단계를 포함하는 것을 특징으로 하는 적층용 단위 기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 금속판의 하면부터 일정 두께까지 제거해 상기 절연부와 상기 절연부 사이에 위치하는 회로선을 외부로 노출시키는 제6 단계를 더 포함하는 것을 특징으로 하는 적층용 단위 기판의 제조방법.
  3. 청구항 2에 있어서,
    상기 홈의 깊이는 상기 금속판의 두께보다 작은 것을 특징으로 하는 적층용 단위 기판의 제조방법.
  4. 청구항 3에 있어서,
    상기 다수의 홈은 레이저 또는 리소그래피와 에칭공정을 이용해 가공하는 것을 특징으로 하는 적층용 단위 기판의 제조방법.
  5. 청구항 2에 있어서,
    상기 다수의 금속 범프는 도금공정을 이용해 상기 다수의 구멍에 각각 형성하는 것을 특징으로 하는 적층용 단위 기판의 제조방법.
  6. 청구항 5에 있어서,
    상기 다수의 금속 범프는 기계적인 그라인딩 또는 폴리싱 공정을 사용해 높이가 균일하도록 평탄화하는 것을 특징으로 하는 적층용 단위 기판의 제조방법.
  7. 청구항 2에 있어서,
    상기 금속판의 하면부터 일정 두께를 기계적인 그라인딩 또는 폴리싱 공정으로 제거해 상기 절연부 및 상기 회로선을 외부로 노출시키는 것을 특징으로 하는 적층용 단위 기판의 제조방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 기재된 제조방법에 의해 제조된 것 을 특징으로 하는 적층용 단위 기판.
  9. 기재의 상면 또는 청구항 1에 기재된 제조방법에 의해 제조된 단위 기판 중에서 다수의 금속 범프가 위치하는 표면에 제1 접착제를 도포한 후, 상기 기재의 상면에 상기 단위 기판을 정렬한 상태에서 압력을 가하고 열을 가해 상기 제1 접착제를 경화시켜, 상기 기재의 상면에 상기 단위 기판을 접합하는 제1 단계와,
    상기 단위 기판의 금속판의 절단선을 따라 절단해 절연부와 상기 절연부 사이의 회로선을 상기 단위 기판의 상면으로 각각 노출시키는 제2 단계와,
    상기 단위 기판의 절연부 및 회로선의 상부 또는 다른 단위 기판 중에서 다수의 금속 범프가 위치하는 표면에 제2 접착제를 도포한 후, 상기 다른 단위 기판의 금속 범프가 하부에 위치하는 회로선에 접촉하도록 정렬한 상태에서 압력을 가하고 열을 가해 상기 제2 접착제를 경화시켜, 상기 단위 기판의 상면에 상기 다른 단위 기판을 접합하는 제3 단계를 포함하는 것을 특징으로 하는 다층 기판의 제조방법.
  10. 청구항 9에 있어서,
    상기 제2 단계와 상기 3 단계를 반복적으로 더 행하는 것을 특징으로 하는 다층 기판의 제조방법.
  11. 청구항 10에 있어서,
    상기 제1, 제2 접착제를 경화시킴에 있어서 초음파를 더 가하는 것을 특징으로 하는 다층 기판의 제조방법.
  12. 기재의 상면 또는 청구항 2에 기재된 제조방법에 의해 제조된 단위 기판의 표면에 접착제를 각각 도포한 후, 제일 하단에 상기 기재를 위치시키고 그 상단에 원하는 층수의 상기 단위 기판을 순차적으로 적층한 상태에서 압력을 가하고 열을 가해 상기 접착제를 경화시켜 한번에 제조하는 것을 특징으로 하는 다층 기판의 제조방법.
  13. 청구항 12에 있어서,
    상기 접착제를 경화시킴에 있어서 초음파를 더 가하는 것을 특징으로 하는 다층 기판의 제조방법.
  14. 청구항 9 내지 청구항 13 중 어느 한 항에 기재된 제조방법에 의해 제조된 것을 특징으로 하는 다층 기판.
  15. 청구항 14에 있어서,
    상기 금속판과 상기 금속 범프의 재질은 구리 또는 구리 합금인 것을 특징으로 하는 다층 기판.
  16. 청구항 14에 있어서,
    상기 금속 범프의 재질은 주석 또는 솔더인 것을 특징으로 하는 다층 기판.
  17. 청구항 14에 있어서,
    상기 금속 범프의 재질은 구리 또는 구리 합금이고, 상기 금속 범프의 단부에 주석 또는 솔더가 더 코팅된 것을 특징으로 하는 다층 기판.
KR1020090068528A 2009-07-27 2009-07-27 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법 KR101068466B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090068528A KR101068466B1 (ko) 2009-07-27 2009-07-27 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090068528A KR101068466B1 (ko) 2009-07-27 2009-07-27 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110011067A true KR20110011067A (ko) 2011-02-08
KR101068466B1 KR101068466B1 (ko) 2011-09-28

Family

ID=43771332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090068528A KR101068466B1 (ko) 2009-07-27 2009-07-27 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101068466B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048253B1 (ko) * 2011-02-24 2011-07-08 안복만 메탈에 도금선을 구비한 인쇄회로기판 제조방법 및 이에 따른 인쇄회로기판
WO2012150777A3 (en) * 2011-05-03 2013-03-21 Lg Innotek Co., Ltd. The printed circuit board and the method for manufacturing the same
KR101356984B1 (ko) * 2012-02-23 2014-02-03 주식회사 이피지 연성 인쇄회로 기판의 배선 형성 방법
KR102487677B1 (ko) * 2022-07-26 2023-01-13 주식회사 은혜기업 금속과 레진으로 구성된 절연 복합체

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4279811B2 (ja) 2001-03-28 2009-06-17 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 多層配線基板の製造方法と配線基板形成用金属板
KR100728754B1 (ko) 2006-04-11 2007-06-19 삼성전기주식회사 범프를 이용한 인쇄회로기판 및 그 제조방법
KR100734244B1 (ko) 2006-05-29 2007-07-02 전자부품연구원 다층 인쇄회로기판 및 그 제조방법
KR100734234B1 (ko) * 2006-05-29 2007-07-02 전자부품연구원 다층 인쇄회로기판 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048253B1 (ko) * 2011-02-24 2011-07-08 안복만 메탈에 도금선을 구비한 인쇄회로기판 제조방법 및 이에 따른 인쇄회로기판
WO2012150777A3 (en) * 2011-05-03 2013-03-21 Lg Innotek Co., Ltd. The printed circuit board and the method for manufacturing the same
KR101356984B1 (ko) * 2012-02-23 2014-02-03 주식회사 이피지 연성 인쇄회로 기판의 배선 형성 방법
KR102487677B1 (ko) * 2022-07-26 2023-01-13 주식회사 은혜기업 금속과 레진으로 구성된 절연 복합체

Also Published As

Publication number Publication date
KR101068466B1 (ko) 2011-09-28

Similar Documents

Publication Publication Date Title
JP4434315B2 (ja) 多層配線基板の製造方法
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2004247706A (ja) 電子部品実装構造及びその製造方法
JP2012039090A (ja) 半導体装置及びその製造方法
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
US20110155439A1 (en) Multilayer wiring substrate and method of manufacturing the same
TWI555451B (zh) 電路基板、電路基板的製造方法及電子機器
US7839650B2 (en) Circuit board structure having embedded capacitor and fabrication method thereof
US8042724B2 (en) Method for electrically connecting to a contact of a microelectronic component on a circuit board or substrate
US20070267218A1 (en) Multilayer Electronic Component, Electronic Device, and Method for Manufacturing Multilayer Electronic Component
KR101068466B1 (ko) 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법
TW201424501A (zh) 封裝結構及其製作方法
JP2008263188A (ja) 回路基板の製造方法
JP2015076599A (ja) 電子部品内蔵印刷回路基板及びその製造方法
JP2014022715A (ja) コアレス基板及びその製造方法
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
JP2009049444A (ja) 多層回路基板の製造方法
KR20190124616A (ko) 인쇄회로기판 제조방법
JP3891766B2 (ja) 多層フレキシブル配線基板の製造方法およびそれにより作製される多層フレキシブル配線基板
US20160338193A1 (en) Multilayer board and method of manufacturing multilayer board
TWI461135B (zh) 製作電路板之方法
JPH0360097A (ja) 多層プリント配線基板の製造方法
JP4503698B2 (ja) 配線基板の製造方法
JP6978335B2 (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP2010283268A (ja) 部品内蔵基板の製造方法および部品内蔵基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140827

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150826

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 9