KR20030064655A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20030064655A
KR20030064655A KR10-2003-0005475A KR20030005475A KR20030064655A KR 20030064655 A KR20030064655 A KR 20030064655A KR 20030005475 A KR20030005475 A KR 20030005475A KR 20030064655 A KR20030064655 A KR 20030064655A
Authority
KR
South Korea
Prior art keywords
laser
semiconductor film
film
insulating film
opening
Prior art date
Application number
KR10-2003-0005475A
Other languages
English (en)
Other versions
KR101018315B1 (ko
Inventor
이소베아쓰오
야마자키순페이
고쿠보치호
타나카코이치로
시모무라아키히사
아라오다쓰야
미야이리히데카주
아키바마이
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20030064655A publication Critical patent/KR20030064655A/ko
Application granted granted Critical
Publication of KR101018315B1 publication Critical patent/KR101018315B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

TFT의 채널형성영역에 결정립계가 형성되는 것을 막고, 결정립계에 의해서 TFT의 이동도가 현저히 저하하거나, ON 전류가 감소하거나, OFF전류가 증가하거나 하는 것을 막을 수 있는 레이저결정화법을 사용한, 반도체장치의 제조방법 및 그 제조방법을 사용하여 제조된 반도체장치의 제공을 과제로 한다. 띠형 또는 직사각형의 요철을 형성한다. 그리고, 절연막상에 형성된 반도체막에, 절연막의 띠형 요철에 따르거나 직사각형의 장축이나 단축의 방향을 따라서, 연속발진 레이저광을 조사한다. 이때, 연속발진의 레이저광을 사용하는 것이 가장 바람직하지만, 펄스발진 레이저광을 사용해도 좋다.

Description

반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 결정구조를 갖는 반도체막을 사용하여 형성되는 반도체장치 및 그 제조방법에 관한 것이다. 또한, 본 발명은 절연표면상에 형성된 결정성 반도체막으로 채널형성영역을 포함하는 섬 형상의 반도체영역을 형성한 전계효과형 트랜지스터, 특히 박막트랜지스터를 포함하는 반도체장치 및 그 제조방법에 관한 것이다.
최근, 기판상에 TFT를 형성하는 기술이 대폭 진보하여, 액티브매트릭스형의 반도체표시장치에 대한 응용 및 개발이 진행되고 있다. 특히, 다결정 반도체막을 사용한 TFT는, 종래의 비정질 반도체막을 사용한 TFT보다도 전계효과 이동도(모빌리티라고도 한다)가 높기 때문에, 고속동작이 가능하다. 그 때문에, 종래 기판의 밖에 설치된 구동회로에서 하던 화소의 제어를, 화소와 동일한 기판상에 형성한 구동회로에서 행하는 것이 가능하다.
그런데, 반도체장치에 사용하는 기판은, 비용면에서 단결정 실리콘기판보다도, 유리기판이 유망시 되고 있다. 유리 등으로 된 절연기판 상에 비정질 실리콘막을 형성하고, 레이저 처리에 의해 결정화시키는 기술이 알려져 있다. 유리기판은 내열성이 떨어지고 열변형이 쉽게 이뤄진다. 그 때문에, 유리기판 상에 폴리실리콘 TFT를 형성하는 경우에 있어서, 반도체막의 결정화에 레이저 어닐링(annealing)을 사용하는 것은, 유리기판의 열변형을 피하는 데 상당히 효과적이다. 그 결정성 실리콘막을 사용하여 제조되는 박막트랜지스터(이하, TFT라 기재)는, 예를 들면, 액정표시장치 등에 응용되고 있다.
레이저 어닐링은, 복사가열 혹은 전도가열을 이용하는 어닐링법과 비교하여 처리시간을 대폭 단축할 수 있는 특징을 갖는다. 또한, 반도체 또는 반도체막을 선택적, 국소적으로 가열하여, 기판에 거의 열적 손상을 주지 않는다.
또, 여기서 "레이저 어닐링법"이란, 예를 들면, 반도체기판 또는 반도체막에 형성된 손상층을 재결정화하는 기술이나, 기판상에 형성된 반도체막을 결정화시키는 기술, 결정 구조를 갖는 반도체막(결정성 반도체막)의 결정성을 향상시키는 방법을 말한다. 또한, 반도체기판 또는 반도체막의 평탄화나 표면질의 개선에 적용되는 기술도 포함하고 있다. 적용되는 레이저발진장치는, 엑시머레이저로 대표되는 가스레이저발진장치, YAG레이저로 대표되는 고체레이저발진장치이다. 이러한 장치는 레이저광의 조사에 의해서 반도체의 표면층을 수십 나노초내지 수십 마이크로초 정도의 극히 짧은시간동안 가열하여 결정화시키는 것으로서 알려져 있다.
레이저광의 조사에 의한 비정질 반도체막을 결정화하는 일예는, 아래 특허 공보 1에 공개된 바와 같이, 레이저광의 주사속도를 빔 스폿 지름 × 5000/초 이상으로 고속 주사함으로써, 비정질 반도체막을 완전한 용융상태에 도달하지 않게 다결정화하는 것이다. 아래 특허 공보 2에는, 연장된 레이저광을 섬 형상으로 형성된 반도체영역에 조사하여, 실질적으로 단결정 영역을 형성하는 기술이 공개되어 있다. 혹은, 아래 특허 공보 3에 의해 공개된, 레이저 처리장치와 같은 광학계로서 빔을 선형으로 가공하여 조사하는 방법이 알려지고 있다.
또한, 아래 리스트의 특허 공보 4에는, Nd:YVO4레이저와 같은 고체 레이저 발진장치를 사용하여, 그 제2 고조파 레이저광을 비정질 반도체막에 조사함으로써, 종래에 비해 결정입경이 큰 결정성 반도체막을 형성하는, TFT 제조 기술이 공개되어 있다.
[특허 공보 1]
JP 62-104117A(페이지 92)
[특허 공보 2]
US Patent 4,330,363(도 4)
[특허 공보 3]
JP 8-195357 A(페이지 3-4, 도 1-5)
[특허 공보 4]
JP 2001-144027 A(페이지 4)
절연표면 상에 단일 결정 반도체막을 형성하는 시도는 오래 전부터 시행되어져 왔고, 그라포에피택시로서 언급되는 기술은 매우 진보된 시도로서 제안되었다. 그라포에피택시는, 석영기판의 표면에 단차가 형성되고, 비정질 반도체막 또는 다중결정 반도체막이 상기 석영기판 상에 형성되며, 그 다음 레이저빔 또는 히터를 통해 열처리가 실행됨으로써, 핵으로서 취해지는 상기 석영기판상에 형성된 단차 형상으로 에피텍셜 성장 층을 형성하는 기술이다. 이 기술은 예를 들면, 비특허 논문 1 등에 개시되어 있다.
[비특허 논문 1]
"Grapho-Epitaxy of Silicon on Fused Silica Using Surface Micropatterns and Laser Crystallization", J.Vac.Sci.Technol., 16(6), 1979, pp.1640-1643.
또한, 그라포에피텍시로 언급되는 반도체막 결정화 기술은 예를 들면, 비특허 논문 2에도 개시되어 있다. 이것은, 비정질 기판표면 상에 인위적으로 형성된 표면 안정 격자를 도입함으로써 반도체막의 에피텍셜 성장이 시도되었던 기술이다. 비특허 논문 2에 개시된 그라포에피텍시 기술은, 절연막의 표면에 단차가 형성되고, 절연막상에 형성되는 반도체막 상에 열처리, 레이저광 조사, 또는 다른 공정을 실행함으로써 반도체막 상에 에피텍셜 성장이 얻어지는 것이다.
[비특허 논문 2]
M.W.Geis, et al., "CRYSTALLINE SILICON ON INSULATORS BY GRAPHOEPITAXY" Technical Digest of International Electron Devices Meeting, 1979, p.210.
레이저빔은, 그 발진방법에 의해, 펄스발진과 연속발진의 2종류로 분류된다. 펄스발진 레이저는 출력에너지가 비교적 높기 때문에, 빔 스폿(spot)의 크기를 수 cm2이상으로 하여 양산성을 높일 수 있다. 특히, 빔 스폿의 형상을 광학계를 사용하여 가공하고 길이 10cm이상의 선형으로 하면, 기판에 대한 레이저광의 조사를 효율적으로 행할 수 있고 그 양산성을 더욱 높일 수 있다. 따라서, 반도체막을 결정화함에 있어서, 펄스발진의 레이저를 사용하는 것이 주류로 되고 있었다.
그러나, 최근에 반도체막의 결정화에 있어서 펄스발진의 레이저보다 연속발진의 레이저를 사용하는 경우, 반도체막내에 형성되는 결정의 입경이 보다 크다는 것이 발견되었다. 반도체막내의 결정입경이 커지면, 그 반도체막으로 형성되는 TFT의 이동도가 높아진다. 결과적으로, 연속발진의 레이저는 갑자기 주목받기 시작했다.
펄스발진과 연속발진 타입으로 대략 구분되는 레이저 어닐링법을 사용하여 제조되는 결정질 반도체막은, 일반적으로 복수의 결정립이 집합하여 형성된다. 이 결정립의 위치와 크기는 랜덤한 것이고, 결정립의 위치나 크기를 지정하여 결정질반도체막을 형성하는 것은 어렵다. 그 때문에 상기 결정질반도체막을 섬 형상으로 패터닝함으로써 형성된 활성층내에는, 결정립의 계면(결정립계)이 존재한다.
결정립과는 달리, 결정립계내에는 비정질 구조나 결정결함 등에 기인하는 재결합중심이나 포획중심이 무수히 존재하고 있다. 이 포획중심에 캐리어가 갇히게 되고, 결정립계의 포텐셜이 상승하여, 결정립계는 캐리어에 대해 장벽이 되기 때문에, 캐리어의 전류수송특성이 저하하는 것이 알려져 있다. 따라서, TFT의 활성층, 특히 채널형성영역내에 결정립계가 존재하면, TFT의 이동도가 현저히 저하하거나, ON 전류가 감소하거나, 또한 결정립계에서 전류가 흐르기 위해서 OFF 전류가 증가하여, TFT의 특성에 중대한 영향을 미친다. 또한, 동일한 특성을 얻을 수 있다는 전제로 제조된 복수의 TFT의 특성은, 활성층내의 결정립계의 유무에 의해서 변동될 수 있다.
반도체막에 레이저광을 조사하였을 때에, 얻을 수 있는 결정립의 위치와 크기가 랜덤하게 되는 것은, 아래의 이유에 의한다. 레이저광의 조사에 의해서 완전 용융한 액체 반도체막내에 고체상태 핵의 생성이 발생할 때까지는, 어느 정도 시간이 걸린다. 그리고, 시간이 경과됨에 따라, 완전 용융영역에서 무수한 결정핵이 발생하고, 각각의 결정핵으로부터 결정이 성장한다. 이 결정핵이 발생하는 위치는 랜덤하기 때문에, 결정핵은 불균일하게 분포한다. 그리고, 결정핵이 서로 부딪치는 지점에서 결정성장이 종료하기 때문에, 결정립의 위치와 크기는 랜덤하게 된다.
따라서, 단일의 결정립으로, TFT의 특성에 중대한 영향을 미치는 채널형성영역을 형성하여, 결정립계의 영향을 배제하는 것이 이상적이다. 그러나, 레이저 어닐링법으로, 결정립계가 존재하지 않는 비정질 실리콘막을 형성하는 것은 거의 불가능하였다. 그 때문에, 레이저 어닐링법을 사용하여 결정화된 결정질 실리콘막을 사용하는 TFT에서, 단결정 실리콘 기판에 제조되는 MOS트랜지스터의 특성과 동등한 것은, 현재까지 얻지 못하였다.
결함이나 결정립계 또는 결정아립계가 적으며, 또한, 배향이 가지런한 고품질의 결정성 반도체막을 절연표면상에 형성하기 위해서는, 대역 용융법 등으로 알려져 있는, 단결정 기판상의 반도체막을 고온으로 가열하여 용융상태로 하고 나서 재결정화하는 방법이 주류이었다.
공지의 그라포 에피택시 기술과 같이 하지(base)상의 단차를 이용하고 있으므로, 그 단차에 따라 결정이 성장하고, 형성된 단결정 반도체막의 표면에 그 단차가 남는 것이 문제이라고 생각된다. 더욱이, 왜곡점이 비교적 낮은 유리기판 상에 그라포 에피택시를 사용하여 단결정 반도체막을 형성하는 것은 할 수 없었다.
어떻게 해서도, 결정화에 의해 발생하는 반도체의 체적수축, 하지와의 열응력이나 격자 부정합 등에 의한 결함, 결정립계 또는 아립계가 존재하지 않은 결정성 반도체막을 형성하는 것은 할 수 없었다. 따라서, 본딩SOI(Silicon OnInsulator)를 제외하고, 절연표면상에 형성되고 결정화 또는 재결정화된 결정성 반도체막에서, 단결정 기판에 형성되는 MOS 트랜지스터와 동등한 품질을 얻는 것은 할 수 없었다.
본 발명은 상기 문제점에 감안하여 이루어진 것으로, 본 발명의 목적은, 적어도 채널길이방향과 교차하도록 가능한 한 결정립계 또는 결정아립계(Crystal sub-boundaries)를 적게 갖는 결정성 반도체막을 절연표면상에 형성하고, 전류구동 능력이 높은 고속의 반도체소자로 구성되는 반도체장치를 제공하는 것이다.
또한, 본 발명의 다른 목적은, TFT의 채널형성영역에 결정립계가 형성되는 것을 막고, 결정립계로 인해 TFT의 이동도가 현저히 저하하거나, ON 전류가 감소하거나, OFF 전류가 증가하거나 하는 것을 막을 수 있는 레이저결정화법을 사용한, 반도체장치의 제조방법 및 그 제조방법으로 제조된 반도체장치를 제공하는 것이다.
본 발명자들은, 요철을 가지는 절연막상에 반도체막을 형성하여, 그 반도체막에 레이저광을 조사하면, 절연막의 볼록부상에 위치하는 결정화된 반도체막의 부분에 결정립계가 선택적으로 형성되는 것을 발견하였다.
도 19a는, 요철을 가지는 절연막상에 형성된 200nm의 비단결정 반도체막에, 연속발진의 레이저광을 주사속도가 5cm/sec가 되도록 조사하였을 때의, 레이저광의 주사방향과 수직한 방향에서의 TEM의 단면 이미지를 나타낸다. 도 19b에서, 도면 부호 8001 및 8002는 절연막에 형성된 볼록부이다. 그리고, 결정화된반도체막(8004)은, 볼록부(8001, 8002)의 상부에서 결정립계(8003)를 가지고 있다.
도 19b는, 도 19a에 나타낸 TEM의 단면 이미지를 모식적으로 도시한다. 볼록부(8001, 8002)의 상부에서 결정립계(8003)가 형성되어 있다. 본 발명자들은, 레이저광의 조사로 반도체막을 적절히 용융함으로써, 절연막의 상부에 위치하고 있던 반도체막이 오목부의 저부방향을 향하여 체적이동하고, 그 때문에 상부에 위치하는 반도체막이 얇게 되어, 응력에 견딜 수 없어서 결정립계가 생긴 것은 아닌 가라고 생각하였다. 그리고, 이와 같이 결정화된 반도체막은, 볼록부의 상부에서는 결정립계가 선택적으로 형성되지만, 오목부(점선으로 나타낸 영역)(8001, 8002)에 위치하는 부분에는 결정립계가 형성되기 어렵다. 또, 오목부는 볼록부가 형성되어 있지 않은 우묵하게 들어간 영역을 가리킨다.
따라서, 본 발명자들은, 그 반도체막에 응력이 집중적으로 걸리는 부분을 의도적으로 형성함으로써, 결정립계가 형성되는 위치를 선택적으로 정할 수 있을 것으로 생각하였다. 본 발명에서는, 기판 상에 요철을 갖는 절연막을 형성하고 그 절연막상에 반도체막을 형성함으로써, 레이저광에 의한 결정화시에, 응력이 집중적으로 걸리는 부분을 그 반도체막에 선택적으로 형성한다. 구체적으로는, 반도체막에 요철을 설치한다. 그리고, 그 반도체막에 형성된 요철의 길이방향을 따라, 연속발진의 레이저광을 조사한다. 이때, 연속발진의 레이저광을 사용하는 것이 가장 바람직하지만, 펄스발진의 레이저광을 사용하더라도 좋다. 또, 레이저광의 주사방향에 대하여 수직한 방향에서의 볼록부의 단면은, 구형, 삼각형 또는 사다리꼴이더라도 좋다.
상기 구성에 의해, 레이저광의 조사에 의한 결정화시, 반도체막의 볼록부 상에는 결정립계가 선택적으로 형성된다. 그리고, 절연막의 오목부상에 위치하는 반도체막은 비교적 결정립계가 형성되기 어렵다. 절연막의 오목부상에 위치하는 반도체막은 결정성이 우수하지만, 반드시 결정립계를 포함하지 않은 것은 아니다. 그러나, 결정립계가 존재한다고 할지라도 절연막의 볼록부상에 위치하는 반도체막에 비교하면, 그 결정립은 크고, 결정성이 비교적 우수한 것이라고 말할 수 있다. 따라서, 절연막의 형상을 설계한 단계에서, 반도체막의 결정립계가 형성되는 위치를 어느 정도 예측할 수 있다. 요컨대, 본 발명에서는 결정립계가 형성되는 위치를 선택적으로 정할 수 있기 때문에, 활성층, 보다 바람직하게는 채널형성영역에 결정립계가 되도록이면 포함되지 않도록, 활성층을 설계하는 것이 가능하게 된다.
본 발명에서는, 절연막의 오목부상에 위치하는 반도체막을, TFT의 활성층으로서 적극적으로 사용하는 것으로서, TFT의 채널형성영역에 결정립계가 형성되는 것을 막을 수 있고, 결정립계에 의해서 TFT의 이동도가 현저히 저하하거나, ON 전류가 감소하거나, OFF 전류가 증가하거나 하는 것을 막을 수 있다. 또, 어디까지를 볼록부 또는 오목부의 엣지근방으로서 패터닝으로 제거할지는, 설계자가 적절히 정할 수 있다.
상기 문제점을 해결하기 위해서, 본 발명에 따른 반도체장치의 제조방법은, 절연표면을 갖는 기판상에 개구부가 설치된 절연막을 형성하고; 상기 절연막 및 상기 개구부 상에 비단결정 반도체막을 형성하며; 비단결정 반도체막을 용융하여 결정화 또는 재결정화를 실행하고, 상기 개구부를 충전하는 형태로 결정성 반도체막을 형성하며; 상기 개구부를 충전하는 결정성 반도체막이 게이트 절연막을 통해 게이트전극과 중첩되도록 게이트 절연막 및 게이트 전극을 형성하는 각 단계로 이루어지는 것을 특징으로 한다.
해당 개구부는 절연기판의 표면을 식각처리하여 형성해도 되며, 산화실리콘, 질화실리콘, 또는 산질화 실리콘막 등을 사용하고, 그것을 식각처리하여 개구부를 형성해도 된다. 개구부는, 박막트랜지스터의 채널형성영역을 포함하는 섬 형상의 반도체영역의 위치와 적절하게 배치되어야할 것이며, 적어도 채널형성영역에 맞추어 형성되어 있는 것이 바람직하다.
비단결정 반도체막은, 플라즈마 CVD법, 스퍼터링법, 감압 CVD법으로 형성되는 비정질 반도체막 또는 다결정 반도체막, 혹은, 고체상태 성장에 의해 형성된 다결정 반도체막 등이 적용된다. 또한, 본 발명에서 말하는 비정질 반도체막이란, 협의의 의미로 완전한 비정질구조를 갖는 반도체막뿐만 아니라, 미세한 결정입자가 포함된 상태, 소위 미세결정 반도체막, 국소적으로 결정구조를 포함하는 반도체막을 포함한다. 대표적으로는 비정질 실리콘막이 적용되고, 그 외에 비정질 실리콘 게르마늄막, 비정질 실리콘 카바이트막 등을 적용할 수도 있다.
비단결정 반도체막을 용융하여 결정화시키는 수단으로서는, 기체 레이저 발진장치 또는 고체 레이저 발진장치를 광원으로 하는 펄스발진 또는 연속발진 레이저광을 적용한다. 조사하는 레이저광은 광학계를 통해 선형으로 집광된 것이다. 그 강도분포는 길이방향에서 균일한 영역을 가지며, 넓이방향으로 분포를 가지고 있어도 된다. 광원으로서 사용하는 레이저 발진장치는, 직사각형 빔을 갖는 고체상태레이저 발진장치가 적용되고, 특히 바람직하게는, 슬래브 레이저 발진장치가 적용된다. 혹은, Nd, Tm, Ho를 도프한 로드를 사용한 고체 레이저 발진장치, 특히 YAG, YVO4, YLF, YAlO3등의 결정으로 Nd, Tm, Ho를 도핑한 결정을 사용한 고체 레이저 발진장치에 슬래브 구조 증폭기를 조합한 것이어도 된다. 슬래브 재료로서는, Nd:YAG, Nd:GGG(가돌리늄·갈륨·가닛), Nd:GSGG(가돌리늄·스칸듐·갈륨·가닛) 등의 결정이 사용된다. 슬래브 레이저로서는, 이 판형의 레이저 매질 안을, 전반사를 반복하면서 지그재그 광로로 진행한다.
또한, 그것에 준하는 강광을 조사해도 된다. 예를 들면, 할로겐 램프, 크세논 램프, 고압수은 등, 메탈할라이드 램프, 엑시머 램프로부터 방사되는 광을 반사경이나 렌즈 등에 의해 집광한 에너지밀도가 높은 광이어도 된다.
선형으로 집광된 확장 레이저광 또는 강광을 비단결정 반도체막에 조사하고, 또한, 레이저광의 조사위치와 비단결정 반도체막이 형성된 기판을 상대적으로 움직인다. 레이저광을 기판의 일부 또는 전체면에 주사함으로써 비단결정 반도체막을 용융하고 결정화 또는 재결정화를 실행한다. 개구부의 길이방향 또는 채널형성영역의 길이방향으로 레이저광의 주사를 실행하는 것이 바람직하다. 이에 의해, 결정은 레이저광의 주사방향을 따라 성장하게 되고, 결정립계 또는 결정아립계가 채널길이방향과 교차하는 것을 방지할 수 있다. 본 발명은 이에 항상 한정되는 것은 아니다.
상기한 바와 같이 제조되는 본 발명의 반도체장치는, 절연표면을 갖는 기판; 개구부를 갖고 상기 기판상에 형성되는 절연막; 및 상기 개구부를 충전하는 영역과그 충전영역내에 채널형성영역을 갖고, 상기 기판상에 형성되는 결정성 반도체막을 포함하는 것을 특징으로 한다.
본 발명의 다른 구성에 따른 반도체장치는, 절연표면을 갖는 기판; 채널길이방향으로 연장하는 개구부를 갖고, 상기 기판상에 형성된 절연막; 및 개구부는 결정성 반도체막과 동일하거나 그 이상의 깊이를 가지며, 상기 개구부를 충전하는 영역과 그 충전영역내에 채널형성영역을 갖고, 상기 기판상에 형성되는 결정성 반도체막을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 구성에 따른 반도체장치는, 직사각형 또는 띠형으로 연장하는 개구부를 갖는 절연표면; 상기 개구부에 형성되는 결정성 반도체막; 게이트 절연막; 및 상기 게이트 절연막을 통해 상기 결정성 반도체막과 중첩되는 게이트 전극을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 구성에 따른 반도체장치는, 채널길이방향으로 연장하는 개구부를 갖는 절연표면; 상기 개구부에 형성되는 결정성 반도체막; 게이트 절연막; 및 상기 게이트 절연막을 통해 상기 결정성 반도체막과 중첩되는 게이트 전극을 포함하는 것을 특징으로 한다.
개구부의 깊이를 반도체막의 두께와 동일한 정도이거나 그 이상으로 함으로써, 레이저광 또는 강광의 조사에 의해 용융된 반도체는 표면장력에 의해 개구부(즉 오목부)에 응집하여 고체화된다. 그 결과, 개구부(즉, 볼록부)에 있는 반도체막의 두께는 얇아져, 거기에 응력 왜곡을 집중시킬 수 있다. 또한, 개구부의 측면은 결정 방향을 제한하는 데 어느 정도의 효력을 갖는다. 개구부의 측면의 각도는 기판표면에 대하여 5∼120°, 바람직하게는 80∼100°로 형성한다.
반도체막이 레이저 광 또는 강광의 조사에 의해 용융된 후, 개구부의 바닥면과 측면이 교차하는 영역으로부터 고체화가 진행되고, 여기에서부터 결정성장이 시작된다. 예를 들면, 도 17에 나타낸 바와 같이, 절연막(1)과 절연막(2)에 의해 단차 형상이 형성된 계통에서 A∼D점에서의 열해석 시뮬레이션을 행한 결과, 도 18과 같은 특성이 얻어지고 있다. 절연막(2)의 바로 아래로부터와 측면에 존재하는 절연막(1)으로부터 열이 빠져나가므로, B점에서 온도가 가장 빠르게 내려가게 된다. 그리고, A점, C점, D점의 순서이다. 이 시뮬레이션 결과는 측벽의 각도가 45도인 경우이지만, 90도인 경우에도 정성적으로는 동일한 현상을 생각할 수 있다.
즉, 반도체막을 일단 용융상태로 하고, 표면장력에 의해 절연표면상에 형성한 개구부에 응집시켜, 개구부의 바닥부와 측벽의 대략 교점으로부터 결정 성장시킴으로써, 결정화에 따라 발생하는 왜곡을 개구부 이외의 영역에 집중시킬 수 있다. 다시 말하면, 개구부를 충전하도록 형성된 결정성 반도체막은 왜곡으로부터 자유로울 수 있다.
또, 레이저광의 레이저빔의 엣지의 근방은, 중앙부근에 비하여 일반적으로 에너지밀도가 낮고, 상응하는 반도체막의 결정성도 떨어지는 경우가 많다. 따라서, 레이저광을 주사함에 있어서, 후에 TFT의 채널형성영역이 되는 부분과 그 궤적의 엣지가 서로 겹치지 않도록 하는 것이 바람직하다.
우선, 본 발명에서는, 설계의 단계에서 얻을 수 있었던, 기판상면에서 본 절연막 또는 반도체막 형상에 대한 데이터(패턴정보)를 기억수단에 저장한다. 그리고, 그 패턴정보와, 주사방향 및 주사방향에 수직한 방향에서의 레이저광의 레이저빔의 폭으로부터, 적어도 TFT의 채널형성영역이 되는 부분과 레이저광 궤적의 엣지가 겹치지 않도록, 레이저광의 주사경로를 결정한다. 그 다음, 마커를 기준으로 기판의 위치를 맞추고, 결정된 주사경로를 따라서 기판상의 반도체막에 레이저광을 조사한다.
상기 구성에 의해, 기판 전체에 레이저광을 조사하는 것이 아니라 적어도 필요 불가결한 부분에만 레이저광을 주사하도록 할 수 있다. 따라서, 불필요한 부분에 레이저광을 조사하기 위한 시간이 생략되어, 레이저광 조사에 걸리는 시간을 단축할 수 있고, 기판의 처리속도를 향상시킬 수 있다. 또한, 불필요한 부분에 레이저광을 조사하여, 기판에 손상을 가는 것을 방지할 수 있다.
마커는, 기판을 레이저광 등에 의해 직접 식각함으로써 형성하더라도 좋고, 요철을 갖는 절연막을 형성하는 것과 동시에 절연막의 일부에 마커를 형성하여도 좋다. 또한, 실제로 형성된 절연막 또는 반도체막의 형상을 CCD 등의 촬상소자로 판독하여 그 형상을 데이터로서 제1 기억수단에 저장하고, 설계의 단계에서 얻을 수 있는 절연막 또는 반도체막의 패턴정보를 제2 기억수단에 저장하여, 제1 기억수단에 기억되어 있는 데이터와 제2 기억수단에 기억되어 있는 패턴정보를 대조함으로써, 기판의 위치조정을 하도록 하더라도 좋다.
절연막의 일부에 마커를 형성하거나, 절연막의 형상을 마커로서 사용함으로써, 마커용의 마스크의 수를 줄일 수 있다. 게다가, 레이저광으로 기판에 마커를 형성하는 것보다도, 보다 정확한 위치에 마커를 형성할 수 있어, 위치조정의 정밀도를 향상시킬 수 있다.
또, 레이저광의 에너지밀도는 일반적으로는 완전히 균일하지 않고, 레이저빔내의 위치에 따라 변한다. 본 발명에서는, 적어도 채널형성영역이 되는 부분, 보다 바람직하게는 오목부의 평평한 면전체 또는 볼록부의 평평한 면전체에, 일정한 에너지밀도의 레이저광을 조사하는 것이 필요하다. 따라서, 본 발명에서는, 균일한 에너지밀도를 가지는 영역이, 적어도 채널형성영역이 되는 부분, 보다 바람직하게는 오목부의 평평한 면전체 또는 볼록부의 평평한 면전체와 완전히 겹치도록, 에너지밀도의 분포를 가지는 레이저빔을 사용하는 것이 필요하다. 상기 에너지밀도의 조건을 만족시키기 위해서는, 레이저빔의 형상을, 구형 또는 선형 등으로 하는 것이 바람직하다고 생각된다.
그리고, 슬릿을 통하여, 레이저빔중 에너지밀도가 낮은 부분을 차폐하도록 하더라도 좋다. 슬릿을 사용함으로써, 비교적 균일한 에너지밀도의 레이저광을 오목부의 평평한 면전체 또는 볼록부의 평평한 면전체에 조사할 수 있고, 결정화를 균일히 행할 수 있다. 또한, 슬릿을 통해, 절연막 또는 반도체막의 패턴정보에 따라 레이저빔의 폭을 부분적으로 바꿀 수 있다. 그리고, 채널형성영역, 및 TFT 활성층의 레이아웃에 있어서의 제약을 작게 할 수 있다. 레이저빔의 폭이란, 주사방향과 수직한 방향에서의 레이저빔의 길이를 의미한다.
또한, 복수의 레이저발진장치로부터 발진된 레이저광을 합성함으로써 얻어지는 l개의 레이저빔을, 레이저결정화에 사용하더라도 좋다. 각 레이저광에서 에너지밀도가 약한 부분은 상기 구성을 통해 서로 보충할 수 있다.
또한, 반도체막을 막형성한 후, 대기에 닿지 않도록(예를 들면, 소망가스, 질소, 산소 등의 특정된 가스분위기, 또는 감압분위기로 한다) 레이저광의 조사를 하여, 반도체막을 결정화시키더라도 좋다. 상기 구성에 의해, 클린룸내에서 분자레벨에서의 오염물질, 예를 들면 공기의 청정도를 높이기 위해 필터내에 포함되는 붕소 등이, 레이저광에 의한 결정화시에 반도체막내로 혼입하는 것을 막을 수 있다.
또, 종래 그라포에피택시(graphoepitaxy)라고 불리는 반도체막의 결정화기술이, 인위적으로 만들어진 비정질기판 표면의 릴리프격자(surface relief grating)로 유도되는 반도체막의 에피성장을 위해 시도되었다. 이 그라포에피택시에 관한 기술은, 비-특허 논문 2 등에 기재되어 있다. 상기논문 등에는, 그라포에피택시의 기술이란, 절연막의 표면에 단차를 설치하여, 그 절연막상에 형성된 반도체막에 가열 또는 레이저광의 조사 등의 처리를 시행하는 것으로, 그 반도체막의 결정을 에피택셜 성장시키는 것이 개시되어 있다. 그러나, 에피택셜성장에 필요한 온도는, 적어도 700℃ 정도는 필요하고, 유리 기판상에서 에피택셜성장을 하고자 하면, 절연막의 오목부 또는 볼록부의 엣지근방에서 반도체막에 결정립계가 형성되어 버린다. 본 발명에서는, 섬 마스크를 레이아웃하고, 그 섬이 되는 부분에 있어서의 결정성을 높이도록 절연막의 오목부 또는 볼록부의 형상 및 엣지의 위치를, 섬 마스크에 맞추어 설계한다. 구체적으로는, 오목부 또는 볼록부의 엣지, 및 오목부 또는 볼록부의 엣지사이의 중앙부근과, 섬이 겹치지 않도록, 오목부 또는 볼록부의 형상, 사이즈 등을 정한다. 그리고, 섬 레이아웃에 맞추어 설계된 절연막을 사용하여, 의도적으로 결정립계의 위치를 선택적으로 정한다. 그리고, 선택적으로 형성된결정립계가 존재하는 반도체막 부분을 패터닝에 의해 제거하고, 결정성이 비교적 뛰어난 부분을 섬으로서 사용할 수 있다. 따라서, 본 발명에서 개시하는 기술은, 단차를 설치한 절연막상에 반도체막을 형성하고, 그 단차를 사용하여 반도체막을 결정화시키는 점에서는 종래의 그라포에피택시와 일치하지만, 종래의 그라포에피택시에서는, 단차를 사용하여 결정립계의 위치를 제어하지 않으며, 섬내에서 결정립계를 적게 한다는 개념을 포함하지 않는다. 따라서, 종래의 기술은 단지 유사할 뿐, 본 발명과는 다른 것이다.
도 1은 본 발명에서의 결정화 방법을 설명하는 사시도,
도 2는 본 발명에서의 결정화 방법을 설명하는 사시도,
도 3은 본 발명에서의 결정화 방법을 설명하는 사시도,
도 4는 본 발명에서의 결정화 방법을 설명하는 사시도,
도 5a내지 도 5e는 결정화에서의 개구부의 형상과 결정성 반도체막의 형태와의 관계의 상세를 설명하는 종단면도,
도 6a와 도 6b는 본 발명에 적용하는 레이저 조사장치의 일형태를 나타내는 배치도면,
도 7a내지 도 7c는 본 발명에 의해 제조되는 TFT의 제조공정을 설명하는 평면도 및 종단면도,
도 8a내지 도 8c는 본 발명에 의해 제조되는 TFT의 제조공정을 설명하는 평면도 및 종단면도,
도 9a내지 도 9c는 본 발명에 의해 제조되는 TFT의 제조공정을 설명하는 평면도 및 종단면도,
도 10a내지 도 10c는 본 발명에 의해 제조되는 TFT의 제조공정을 설명하는 평면도 및 종단면도,
도 11a내지 도 11c는 본 발명에 의해 제조되는 TFT의 제조공정을 설명하는 평면도 및 종단면도,
도 12a내지 도 12c는 본 발명에 의해 제조되는 TFT의 일예를 설명하는 평면도 및 종단면도,
도 13a내지 도 13c는 본 발명에 의해 제조되는 TFT의 일예를 설명하는 평면도 및 종단면도,
도 14a내지 도 14d는 본 발명에 의해 제조되는 TFT의 일예를 설명하는 평면도, 종단면도, 및 일부분의 확대도,
도 15a내지 도 15c는 표시패널의 외관도,
도 16은 본 발명을 사용하여 제조되는 표시패널의 화소부의 구조를 설명하는 평면도,
도 17은 열해석의 시뮬레이션에 사용한 구조를 나타내는 단면도,
도 18은 열해석의 시뮬레이션의 결과를 나타내는 그래프,
도 19a와 도 19b는 볼록부를 가지는 하지막상에 형성된 반도체막에 레이저광을 조사하여 결정화시킨 후의 TEM의 단면 이미지와 그 모식도,
도 20a내지 도 20c는 본 발명의 반도체막의 결정화의 흐름을 도시한 도면,
도 21a내지 도 21c는 본 발명의 TFT의 제조공정을 도시한 도면,
도 22a와 도 22b는 본 발명의 TFT의 제조공정을 도시한 도면,
도 23a와 도 23b는 본 발명의 TFT의 제조공정을 도시한 도면,
도 24a와 도 24b는 본 발명의 TFT의 제조공정을 도시한 도면,
도 25a내지 도 25c는 본 발명의 TFT의 제조공정을 도시한 도면,
도 26a와 도 26b는 본 발명의 TFT의 단면도,
도 27a와 도 27b는 본 발명의 TFT의 단면도,
도 28a내지 도 28d는 본 발명의 TFT의 제조공정을 도시한 도면,
도 29a내지 도 29d는 본 발명의 TFT의 제조공정을 도시한 도면,
도 30a와 도 30b는 하지막상에 형성된 복수의 TFT의 평면도,
도 31a내지 도 31e는 촉매원소를 사용한 본 발명의 반도체막의 결정화의 흐름을 도시한 도면,
도 32는 레이저조사장치의 도면,
도 33은 레이저조사장치의 도면,
도 34a내지 도 34d는 볼록부를 갖는 하지막의 제조방법을 도시한 도면,
도 35a내지 도 35c는 볼록부를 갖는 하지막의 제조방법을 도시한 도면,
도 36a내지 도 36d는 레이저빔의 에너지밀도의 분포를 도시한 도면,
도 37a와 도 37b는 레이저빔의 에너지밀도의 분포를 도시한 도면,
도 38은 레이저빔의 에너지밀도의 분포를 도시한 도면,
도 39는 광학계에 대한 도면,
도 40은 중첩된 레이저빔의 중심축 방향에서의 에너지밀도의 분포를 도시한 도면,
도 41은 레이저빔의 중심간 거리와 에너지차이의 관계를 도시한 도면,
도 42는 레이저빔의 중심축 방향에서의 출력에너지의 분포를 도시한 도면,
도 43은 본 발명의 반도체장치의 일례인 발광장치의 구조를 도시한 도면,
도 44는 본 발명의 반도체장치의 일례인 발광장치의 화소의 구조를 도시한 도면,
도 45a내지 도 45h는 본 발명의 반도체장치를 사용한 전자기기의 도면,
도 46a와 도 46b는 스택구조를 가지는 TFT의 단면도 및 그 TFT를 사용한 반도체장치의 구성에 대한 일례.
도 47a내지 도 47c는 S값의 주파수 분포를 보여주는 도면,
도 48a내지 도 48c는 임계전압에 대한 주파수 분포를 보여주는 도면,
도 49a내지 도 49c는 이동도의 주파수 분포를 보여주는 도면,
도 50a내지 도 50c는 임계전압에 대한 주파수 분포를 보여주는 도면,
도 51a내지 도 51c는 이동도의 주파수 분포를 보여주는 도면.
*도면의 주요 부분에 대한 부호의 설명*
101 : 기판102 : 제1 절연막
103∼105 : 제2 절연막106 : 비정질 반도체막
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
(실시형태 1 )
도 1에서 나타내는 사시도는, 기판(101)상에 제1 절연막(102)과 띠 형상으로 패턴 형성된 제2 절연막(103∼105)이 형성된 형태를 보여주고 있다. 여기서는, 제2 절연막에 대한 띠 형상의 패턴이 3개 표시되어 있지만, 물론 그 수에 제한이 있는 것은 아니다. 상기 기판으로는 시판되는 무알칼리 유리기판, 석영기판, 사파이어기판, 단결정 또는 다결정 반도체기판의 표면을 절연막으로 피복한 기판, 금속기판의 표면을 절연막으로 피복한 기판이 사용될 수 있다.
띠 형상으로 형성되는 제2 절연막의 폭 W1은 0.1∼10㎛(바람직하게는 0.5∼1㎛)이고, 인접하는 제2 절연막들간의 간격 W2는 0.1∼5㎛(바람직하게는 0.5∼1㎛)이며, 제2 절연막의 두께 d는 그 위에 형성되는 비단결정 반도체막의 두께와 동일한 정도이거나 그 이상의 두께로 형성된다. 또한, 단차 형상은 규칙적인 주기패턴일 필요는 없고, TFT의 채널형성영역을 포함하는 섬 형상의 반도체영역의 배치 및 형상에 맞추어 형성하면 된다. 따라서, 제2 절연막의 길이 L도 한정적이지 않고, 예를 들면 TFT의 채널형성영역을 형성할 수 있는 정도의 길이이면 된다.
제1 절연막은, 질화실리콘 또는 질산화실리콘을 사용하여 형성한다. 또한, 제2 절연막은 산화실리콘 또는 산질화실리콘을 사용하여 형성한다. 산화실리콘은 테트라에틸 오르토 실리케이트(Tetraethyl Ortho Silicate : TEOS)와 O2를 혼합하여 플라즈마 CVD법으로 형성할 수 있다. 질산화실리콘막은 SiH4, NH3, N2O 또는, SiH4, N2O를 원료로서 사용하여 플라즈마 CVD법으로 형성할 수 있다.
도 1에 도시된 바와 같이, 개구부에 의한 요철형상을 제1 절연막과 제2 절연막에 의해 형성하는 경우에는, 식각가공에서의 선택비를 확보하기 위해, 제2 절연막의 식각속도가 상대적으로 빨라지도록 재료 및 막형성 조건을 적절히 조절하는 것이 바람직하다. 그리고, 제2 절연막으로 형성되는 개구부의 측벽의 각도는 5~120도, 바람직하게는 80~100도의 범위로 적절이 설정하면 된다.
도 2에 도시된 바와 같이, 상기 제1 절연막(102)과 제2 절연막(103∼105)으로 이루어지는 표면 및 개구부를 덮는 비정질 반도체막(106)을 50∼200nm의 두께로 형성한다. 비정질 반도체막은, 실리콘, 실리콘과 게르마늄의 화합물 또는 합금, 실리콘과 탄소의 화합물 또는 합금을 적용할 수 있다.
그리고, 이 비정질 반도체막(106)에 연속발진 레이저 광을 조사하여 결정화를 행한다. 적용되는 레이저 광은 광학시스템에 의해 선형으로 집광 및 확장된 것으로, 그 강도분포가 길이방향에 있어서 균일한 영역을 가지며, 넓이방향으로 분포를 가지고 있어도 되고, 광원으로서 사용하는 레이저 발진장치는, 직사각형 빔 고체 레이저 발진장치가 적용되며, 특히 바람직하게는, 슬래브 레이저 발진장치가 적용된다. 혹은, Nd, Tm, Ho를 도핑(dope)한 로드를 사용한 고체 레이저 발진장치로, 특히 YAG, YVO4, YLF, YAlO3등의 결정에 Nd, Tm, Ho를 도핑한 결정을 사용한 고체 레이저 발진장치에 슬래브 구조 증폭기를 조합한 것이어도 된다. 그리고, 도면중에 화살표로 나타내는 바와 같이, 선형의 길이방향에 대하여 교차하는 방향으로 주사한다. 이때, 하지 절연막에 형성되는 띠 형상 패턴의 길이방향과 평행한 방향으로 주사하는 것이 가장 바람직하다. 또한, 여기서 말하는 선형이란, 넓이방향의 길이에 대한 길이방향의 길이의 비가 10 이상이 됨을 지칭한다.
슬래브 재료로서는, Nd:YAG, Nd:GGG(가돌리늄·갈륨·가닛), Nd:GsGG(가돌리늄·스칸듐·갈륨·가닛) 등의 결정이 사용될 수 있다. 슬래브 레이저로서는 이 판형의 레이저 매질 내에서 전반사를 반복하면서 지그재그 광 경로로 진행한다.
또한, 연속발진 레이저 광의 파장은, 비정질 반도체막의 광흡수계수를 고려하여 400∼700nm인 것이 바람직하다. 이러한 파장대의 빛은, 파장변환소자를 사용하여 기본파의 제2 고조파, 또는 제3 고조파를 추출함으로써 얻을 수 있다. 파장변환소자로서는 ADP(인산 2수소화 암모늄), Ba2NaNb5O15(니오브산바륨 나트륨), CdSe(세렌가드뮴), KDP(인산 2수소칼륨), LiNbO3(니오브산 리튬), Se, Te, LBO, BBO, KB5 등이 적용될 수 있다. 특히, LBO를 사용하는 것이 바람직하다. 대표적인 일예는, Nd:YVO4레이저 발진장치(기본파 1064nm)의 제2 고조파(532nm)를 사용한다. 또한, 레이저의 발진모드는 TEMoo모드인 단일모드를 적용한다.
가장 알맞은 재료로서 실리콘이 선택되는 경우, 그 흡수계수는 거의 가시광선 영역에 가까운 103∼104cm-1영역에 있다. 유리와 같이 가시광 투과율이 높은 기판이 사용되고 30∼200nm 두께의 실리콘로 형성되는 비정질 반도체막을 결정화하는 경우, 파장 400∼700nm의 가시광역의 빛을 조사함으로써, 해당 반도체영역을 선택적으로 가열하여, 하지 절연막에 손상을 주지 않고 결정화를 행할 수 있다. 구체적으로는, 비정질 실리콘막에 대하여, 파장 532nm의 광의 침투길이는 개략 100nm∼1000nm이며, 30nm∼200nm의 막두께로 형성되는 비정질 반도체막(106)의 내부까지 충분히 도달할 수 있다. 즉, 반도체막의 내측으로부터 가열하는 것이 가능하여, 레이저광의 조사영역에서의 반도체막의 거의 전체를 균일하게 가열할 수 있다.
레이저광의 조사에 의해 용융된 반도체는, 표면장력 효과에 의해 개구부(오목부)에 모인다. 그 표면은, 도 3에 도시된 바와 같이, 고체화된 상태에서 거의 평탄하게 된다. 더욱이 결정의 성장단(crystal growth ends)이나 결정립계(crystal grain boundaries) 또는 결정아립계(crystal subboundaries)는 제2 절연막상(볼록부, 도면중 해칭으로 표시된 영역(110))에 형성된다. 결정성 반도체막(107)은 이와같이 형성된다.
그 후, 도4에 도시된 바와 같이, 결정성 반도체막(107)을 식각하여 섬 형상의 반도체영역(108, 109)을 형성한다. 이때, 성장단이나 결정립계 또는 결정아립계가 집중되는 영역(110)을 식각 제거함으로써 양질인 반도체영역만 남길 수 있다. 상기 개구부(오목부)를 충전하는 결정성 반도체를 사용하여 채널형성영역이 위치하게 하도록 게이트 절연막 및 게이트전극을 형성한다. 이와 같은 각 단계를 거쳐 TFT를 완성시킬 수 있다.
도 5a내지 도 5e는 제1 절연막(102) 및 제2 절연막(103∼105)에 의해 형성되는 개구부의 홈(단차)의 깊이 및 간격과 결정성장의 관계를 모식적으로 설명하는 도면이다. 또한, 도 5a내지 도 5e에 도시된 길이에 관한 부호를 설명하면, t01:제2 절연막상(볼록부)의 비정질 반도체막의 두께, t02:개구부(오목부)의 비정질 반도체막의 두께, t11:제2 절연막상(볼록부)의 결정성 반도체막의 두께, t12:개구부(오목부)의 결정성 반도체막의 두께, d:제2 절연막의 두께(개구부의 깊이), W1:제2 절연막의 폭, W2:개구부의 폭이다.
도 5a는, d<t02이고 Wl, W2≤1㎛인 경우이며, 개구부의 홈의 깊이가 비정질 반도체막(106)보다도 작은 경우에는, 용융결정화의 과정을 거칠지라도 개구부에 반도체가 충전되지 않고 결정성 반도체막의 표면이 평탄화되지는 않는다. 즉, 결정성 반도체막의 하지의 요철(凹凸)형상은 거의 그대로 남게 된다.
도 5b는, d≥tO2이고 W1, W2≤1㎛인 경우이며, 개구부의 홈의 깊이가 비정질 반도체막(106)과 거의 같거나 그것보다 큰 경우에는, 표면장력이 작용하여 개구부(오목부)에 모인다. 고체화한 상태에서는, 도 5b에 나타내는 바와 같이 그 표면은 거의 평탄하게 된다. 이 경우, t11은 t12보다 작게 되며, 막 두께가 얇은 부분(120)에 응력이 집중하여 여기에 왜곡이 축적되고, 또한 결정의 성장단이 형성된다.
도 5c는, d>>tO2이고 W1, W2≤1㎛인 경우이며, 이 경우는 결정성 반도체막(107)이 개구부를 충전하도록 형성되고, 제2 절연막상에는 결정성 반도체막이 거의 존재하지 않는다.
도 5d는, d≥t02이고 Wl, W2>1㎛인 경우이며, 개구부의 폭이 넓어지면 결정성 반도체막이 개구부를 충전하여 평탄화의 효과는 있지만, 개구부의 중앙부근에는 결정립계나 결정아립계가 발생하게 된다. 또한, 제2 절연막상에도 동일하게 응력이 집중하여 여기에 왜곡이 축적되고, 또한, 여기에 결정의 성장단이 형성된다. 이것은, 간격이 넓어짐으로써 감소되는 응력 완화의 효과에 기인하는 것으로 생각된다.
도 5e는, d≥t02이고 W1, W2>>1㎛인 경우이며, 도 5d의 상태가 더욱 현저하게 나타난다.
도 5a내지 도 5e를 통해 상기 설명한 바와 같이, 반도체소자를 형성하는 경우, 특히 TFT를 형성하는 경우에는, 도 5b의 조건이 가장 적절한 것으로 생각된다.
이상의 설명에 있어서, 제 1절연막과 제2 절연막으로 형성되는, 결정성 반도체막을 형성하는 하지의 요철형상에 대한 일예를 나타내었지만, 여기에 제시된 실시 형태에 한정되지 않고, 유사한 형상을 갖는 하지가 사용될 수 있다. 예를 들면, 석영기판의 표면에 직접 개구부를 형성하여 요철형상을 설치해도 된다.
도 6a와 도 6b는, 결정화시에 적용할 수 있는 레이저 처리장치의 구조에 대한 일예를 나타낸다. 도 6a와 도 6b는 레이저 발진장치(301), 셔터(302), 고변환미러(303∼306), 슬릿(307), 원통렌즈(308, 309), 적재대(311), 적재대(311)를 X방향 및 Y방향으로 변위시키는 구동수단(312, 313), 해당 구동수단을 컨트롤하는 제어수단(314), 미리 기억된 프로그램에 의거하여 레이저 발진장치(301)나 제어수단(314)에 신호를 보내는 정보처리수단(315) 등으로 이루어져 있는 레이저 처리장치의 구조에 대한 정면도와 측면도을 보여주고 있다.
원통렌즈(308, 309)에 의해 조사면의 단면형상에서 선형으로 집광되는 레이저광은, 적재대(311)상의 기판(320) 표면에 대하여 비스듬히 입사된다. 이것은 비점수차 등의 수차(收差)에 의해 집점 위치가 어긋나고, 조사면 또는 그 근방에서 선형의 집광면을 형성할 수 있다. 원통렌즈(308, 309)가 합성 석영으로 제조될 경우 높은 투과율을 얻을 수 있고, 렌즈의 표면에 시행되는 코팅은, 레이저광의 파장에 대한 투과율이 99% 이상을 실현하기 위해서 적용된다. 물론, 조사면의 단면형상은 선형으로 한정되지 않고, 직사각형, 타원형 또는 긴 원형 등 임의의 형상이라도 상관없다. 어떤 형상이 사용되더라도, 그 단축과 장축의 비는, 1:10∼1:100의 범위에 포함되는 것으로 지시된다. 또한, 파장변환소자(310)는 기본파에 대한 고조파를 얻기 위해 구비된다.
상기 설명한 바와 같이, 레이저 발진장치는 직사각형 빔 고체 레이저 발진장치가 적용되고, 특히 바람직하게는, 슬래브 레이저 발진장치가 적용된다. 혹은, YAG, YVO4, YLF, YAlO3등의 결정에 Nd, Tm, Ho를 도핑한 결정을 사용한 고체 레이저 발진장치에 슬래브 구조 증폭기를 조합한 것이어도 된다. 슬래브 재료로서는, Nd:YAG, Nd:GGG(가돌리늄·갈륨·가닛), Nd:GsGG(가돌리늄·스칸듐·갈륨·가닛) 등의 결정이 사용된다. 그밖에도, 연속발진 가능한 기체 레이저 발진장치, 고체 레이저 발진장치를 적용할 수도 있다. 연속발진 고체 레이저 발진장치로서는 YAG, YVO4, YLF, YAlO3등의 결정에 Cr, Nd, Er, Ho, Ce, Co, Ti 또는 Tm을 도핑한 결정을 사용한 레이저 발진장치를 적용한다. 발진파장의 기본파는 도핑하는 재료에 따라 다르지만, 1㎛에서 2㎛의 파장으로 발진한다. 보다 높은 출력을 얻기 위해서는, 다이오드 여기의 고체 레이저 발진장치가 적용되고, 캐스케이드 접속이 사용될 수도 있다.
또한, 적재대(311)를 구동수단(312, 313)에 의해 2축 방향으로 움직이는 것에 의해 기판(320)의 레이저 처리를 가능하게 하고 있다. 한쪽의 방향으로의 이동은 기판(320)의 한변의 길이보다도 긴 거리를 1∼200cm/sec, 바람직하게는 5∼50cm/sec의 등속도로 연속적으로 이동시키는 것이 가능하고, 다른쪽으로는 선형빔의 길이방향과 동일한 정도의 거리를 불연속으로 스텝 이동시키는 것이 가능하게 되어 있다. 레이저 발진장치(301)의 발진과, 적재대(311)는, 마이크로 프로세서를 탑재한 정보처리수단(315)에 의해 동기화되어 작동된다.
도면에 나타낸 X방향으로 적재대(311)가 직선 운동함에 따라, 고정된 광학계로부터 조사되는 레이저광으로 기판 전체면의 처리가 가능하게 된다. 위치검출수단(316)은 기판(320)이 레이저광의 조사위치에 있는 지를 검출하여, 그 신호를 정보처리수단(315)에 전송한다. 레이저 발진장치(301)의 발진동작과 그 타이밍은 정보처리수단(315)에 의해 동기화된다. 요컨대, 기판(320)이 레이저광의 조사위치에 없을 때는 레이저의 발진은 멈추게 되고, 그 수명은 연장된다.
이와 같은 구성의 레이저 조사장치에 의해 기판(320)에 조사되는 레이저광은, 도면중에 나타내는 X방향 또는 Y방향으로의 상대적 이동에 의해, 반도체막의 원하는 영역 또는 전체면을 처리할 수 있다.
이상과 같이, 비정질 반도체막에 연속발진 레이저광을 조사하는 결정화 과정에서, 하지 절연막에 단차 형상을 형성함으로써, 그 부분의 결정화에 따른 왜곡 또는 응력을 집중시킬 수 있고, 활성층으로 된 결정성 반도체에 그 왜곡 또는 응력이 걸리지 않도록 할 수 있다. 왜곡 또는 응력이 없는 결정성 반도체막에 채널형성영역이 배치되도록 TFT를 형성함으로써, 고속으로 전류구동능력을 향상시킬 수 있고, 소자의 신뢰성을 향상시킬 수도 있다.
다음에, 도 20a내지 도 20c를 사용하여, 본 발명에 사용되는 레이저광의 조사방법에 관해서 설명한다.
우선, 도 20a에 나타낸 바와 같이 기판상에 절연막으로 이루어지는 제1 하지막(9101)을 형성한다. 그리고, 제l 하지막(9101)상에 장방형의 절연막으로 이루어지는 제2 하지막(9102)이 형성되고, 제1및 제2 하지막(910l, 9102)을 덮도록, 제3 하지막(9103) 형성되어 있다. 본 실시의 형태로서는, 제l 하지막(9101)로서 질화실리콘을 사용하고, 제2 하지막으로서 산화실리콘 사용하고, 제3 절연막으로서 산화실리콘을 사용하였다. 또, 제l 절연막(9101), 제2 절연막(9102), 및 제3 절연막(9103)의 재료는 상기 재료에 한정되지 않는다. 다른 재료들 또한 사용될 수있다. 즉: 후의 공정에서의 열처리를 견딜 수 있는 재료; 후에 형성되는 반도체막에, TFT의 특성에 악영향을 줄 수 있는 알칼리금속이 혼입하는 것을 막는 수 있는 재료; 요철을 형성할 수 있는 절연막 재료이면 좋다. 이 요철의 형성 방식에 관해서는 후에 자세히 설명한다. 또한, 이것들과 다른 절연막을 사용하더라도 좋고, 2개 이상의 막의 적층 구조이어도 좋다.
그리고, 도 20a내지 도 20c에서는 제l 절연막, 제2 절연막, 및 제3 하지막을 구별하여 나타내고 있지만, 3개의 하지막을 모두 합쳐서 하지막(9104)이라고 총칭한다. 또, 본 실시의 형태로서는 3개의 하지막을 사용하여 요철을 가지는 하지막(9104)을 형성하고 있지만, 본 발명에서 사용하는 하지막의 구성은 이러한 구성에 한정되지 않는다.
이때, 하지막(9104)과 동시에, 하지막의 일부를 이용하여 마커를 형성하도록 하더라도 좋다.
기판은, 후의 공정의 처리온도를 견딜 수 있는 재질이면 좋다. 예를 들면, 석영기판, 실리콘기판, 바륨보로실리케이트유리 또는 알루미노실리케이트유리 등의 유리기판, 금속기판 또는 스테인레스기판의 표면에 절연막을 형성한 기판을 사용할 수 있다. 또한, 처리온도에 견딜 수 있는 정도에 내열성을 가지는 플라스틱 기판을 사용하더라도 좋다.
다음에, 하지막(9104)을 덮도록, 반도체막(9105)을 형성한다. 반도체막(9105)은, 공지의 수단(스패터법, LPCVD법, 플라즈마CVD법 등)에 의해 막형성할 수 있다. 또, 반도체막은 비정질반도체막이어도 좋고, 미결정반도체막, 결정질반도체막이어도 좋다. 또한, 실리콘만이 아니라 게르마늄을 사용하도록 하더라도 좋다. 또한, 제3 하지막(9l03)을 막형성한 후, 대기에 노출시키지 않고서 연속적으로 실리콘막을 형성함으로써, 반도체막과 하지막과의 사이에 불순물이 혼입하는 것을 막을 수 있다.
또, 하지막(9l04)의 볼록부의 형상 및 그 사이즈는, 설계자가 적절히 설정 할 수 있지만, 후에 형성되는 반도체막이 볼록부의 엣지근방에서 막조각을 일으키지 않을 정도의 두께로 설정해야 한다.
다음으로, 도 20b에 나타낸 바와 같이, 반도체막(9l05)에 레이저광을 조사한다. 레이저광의 조사에 의해, 반도체막(9105)은 일차적으로 용융하고, 중앙이 백색인 화살표로 나타낸 것처럼, 볼록부의 상부에서 오목부를 향하여 그 체적이 이동한다. 그리고 표면이 평탄화되고, 게다가 결정성이 높아진 반도체막(LC후)(9l06)이 형성된다. 레이저광의 에너지밀도는, 레이저빔의 엣지의 근방에서 낮게 되고, 그 때문에 엣지의 근방은 결정립이 작고, 결정의 결정립계에 따라 돌기한 부분(리지)이 출현한다. 그 때문에, 레이저광의 레이저빔의 궤적의 엣지와, 채널형성영역이 되는 부분 또는 반도체막(9l05)의 오목부상에 위치하는 부분이 겹치지 않도록 조사한다.
또, 레이저광의 주사방향은, 하지막(9105) 볼록부의 길이방향과 평행하게 되도록 정한다.
본 발명에서는 공지의 레이저를 사용할 수 있다. 레이저광은 연속발진인 것이 바람직하지만, 펄스발진이어도 어느 정도 본 발명의 효과를 얻을 수 있다고 생각된다. 레이저는, 기체레이저 또는 고체레이저를 사용할 수 있다. 기체레이저로서, 엑시머레이저, Ar레이저, Kr레이저 등이 있고, 고체레이저로서, YAG레이저, YVO4레이저, YLF레이저, YAlO3레이저, 유리레이저, 루비레이저, 알렉산더라이트레이저, Ti:사파이어레이저, Y2O3레이저 등을 들 수 있다. 고체레이저로서는, Cr, Nd, Er, Ho, Ce, Co, Ti, Yb, 또는 Tm이 도핑된 YAG, YVO4, YLF, YAlO3등의 결정을 사용한 레이저가 적용된다. 그 레이저의 기본파는 도핑하는 재료에 따라 다르지만, 대략 1㎛의 기본파를 가지는 레이저광을 얻을 수 있다. 기본파에 대한 고조파는, 비선형 광학소자를 사용하여 얻을 수 있다.
그리고, 고체레이저에서 나온 적외선 레이저광을 비선형 광학소자로 그린레이저광으로 변환 후, 별개의 비선형 광학소자에 의해서 얻을 수 있는 자외선 레이저광을 사용할 수도 있다.
반도체막(LC후)(9l06)은, 레이저광의 조사에 의한 체적이동에 의해, 하지막(9l04)의 오목부상에서 막두께가 두껍게 되고, 반대로 볼록부상에 있서 막두께가 얇게된다. 그 때문에 응력에 의해서 볼록부상에 결정립계(9l49)가 발생하기 쉽고, 반대로 오목부상에서는 거의 결정성이 좋은 상태를 얻을 수 있다. 또, 오목부상에서 반도체막(LC후)(9106)이 반드시 결정립계를 포함하지 않는 것은 아니다. 그러나, 가령 결정립계가 존재한다고 해도 결정립이 크기 때문에, 결정성은 비교적 우수한 것으로 된다.
다음으로, 반도체막(LC후)(9106)의 표면을 식각하여, 하지막(9104)의 볼록부상면을 노출시킨다. 또, 본 실시의 형태에서는, 하지막(9l04)의 볼록부 상면을 노출시키도록, 반도체막(LC후)(9l06)을 식각한다. 그리고, 도 20c에 나타낸 바와 같이, 하지막(9104)의 오목부에 결정질 반도체막(섬)(9108)이 형성된다.
상술한 일련의 공정에 의해서 얻어지는 섬을 TFT의 활성층, 보다 바람직하게는 TFT의 채널형성영역으로서 사용함으로써, TFT의 채널형성영역에 결정립계가 형성되는 것을 막는 수 있고, 결정립계로 인해서 TFT의 이동도가 현저히 저하하거나, ON 전류가 감소하거나, OFF 전류가 증가하거나 하는 것을 막을 수 있다. 또, 어디까지를 오목부 또는 볼록부의 엣지근방으로서 패터닝으로 제거할지는, 설계자가 적절히 정할 수 있다.
<실시예>
이하, 본 발명에 따른 실시예들을 설명하도록 한다.
<실시예 1>
본 실시예는, 개구부를 갖는 하지 절연막상에 결정성 실리콘막을 형성하고, 그 개구부를 충전하는 충전영역에 채널형성영역이 배설되는 TFT를 제조하는 일예를 나타낸다.
도 7a내지 도 7c에서, 유리기판(601)상에 100nm 두께의 질산화 실리콘막으로 이루어지는 제1 절연막(602)을 형성한다. 그 위에 산화실리콘막을 형성하고 사진식각에 의해 직사각형의 패턴을 갖는 제2 절연막(603)을 형성한다. 산화실리콘막은플라즈마 CVD법으로 TEOS와 O2를 혼합하여, 반응압력 40Pa, 기판온도 400℃로 하고, 고주파(13.56MHz) 전력밀도 0.6W/cm2로 방전시켜 150nm의 두께로 적층되며, 그 다음 식각에 의해 개구부(604a, 604b)를 형성한다.
도 7에서, 도 7a는 평면도, 도 7b는 A-A'선에 대응하는 종단면도, 도 7c는 B-B'선에 대응하는 종단면도를 나타낸다. 이후, 도 8a내지 도8c, 도 9a내지 도 9c, 도 10a내지 도 10c, 도 11a내지 도 11c, 도 12a내지 도 12c는 동일한 취급으로 한다.
그리고 도 8a내지 도 8c에 도시된 바와 같이, 제1 절연막(602) 및 제2 절연막(603)을 덮는 비정질 실리콘막(605)은 150nm의 두께로 형성된다. 비정질 실리콘막(605)은 SiH4를 원료기체로서 사용하여 플라즈마 CVD법으로 형성된다.
그리고, 도 9a내지 도 9c에 도시된 바와 같이, 연속발진 레이저광을 조사하여 결정화시킨다. 결정화의 조건은 다음과 같다. 즉, YVO4레이저 발진기의 연속발진모드를 사용하고, 5.5W 출력의 제2 고조파(파장 532nm)를 길이방향으로 400㎛, 넓이방향으로 50∼100㎛의 크기로, 길이방향으로 균일한 에너지밀도 분포를 가지도록 광학계로 집광하여, 50cm/sec의 속도로 주사하여 결정화시킨다. 균일한 에너지밀도 분포란, 완전히 균일하지 않는 것을 배제한다는 것은 아니며, 에너지밀도 분포에 있어서 ±20%의 허용 범위를 갖는 것을 말한다. 도 6a와 도 6b에 도시된 바와 같은 레이저 처리장치 구조가 이와 같은 레이저광의 조사에 적용될 수 있다. 광학계로 집광된 레이저광은, 그 강도분포가 길이방향에 있어서 균일한 영역을 가지고,넓이방향으로는 일정 분포를 가지고 있어도 된다. 결정화는 이 강도분포가 길이방향에 있어서 균일한 영역에서 이루어지도록 하여, 레이저광의 주사방향과 평행한 방향으로 결정성장하는 효력을 높일 수 있다.
이러한 조건으로 레이저광을 조사함으로써, 비정질 실리콘막은 순간적으로 용융되고, 용융대가 이동하면서 결정화가 진행된다. 용융된 실리콘에 표면장력이 작용하여, 용융된 실리콘은 개구부(오목부)에 응집되고 고체화된다. 이에 따라, 개구부(604a, 604b)를 충전하는 형태로 결정성 반도체막(606)이 형성된다.
그 후 도 10a내지 도 10c에 나타내는 바와 같이, 개구부(604a, 604b)에 결정성 반도체막이 적어도 잔존하도록 마스터패턴을 형성하고 식각처리를 시행하여, 채널형성영역을 포함하는 섬 형상의 반도체영역(607, 608)을 형성한다.
도 11a내지 도 11c은, 반도체영역(607, 608)의 상층측에 게이트 절연막(609), 게이트전극(610, 611)이 형성된 상태를 나타내고 있다. 게이트 절연막(609)은 플라즈마 CVD법에 의해 80nm 두께의 산화실리콘막으로 형성된다. 게이트전극(610, 611)은 텅스텐 또는 텅스텐을 함유하는 합금으로 형성된다. 이와 같은 구조로 함으로써, 개구부(604a, 604b)를 충전하는 섬 형상의 반도체영역에 채널형성영역을 형성할 수 있다.
이후, 소스 및 드레인영역, 저농도 드레인영역 등을 적절히 형성함으로써 TFT를 완성시킬 수 있다.
<실시예 2>
실시예 2는 실시예 1과 동일한 공정으로 형성되는 것이지만, 도 12a내지 도 12c에 나타내는 바와 같이, 제2 절연막(603)에 형성되는 개구부의 형상을, 가늘고 긴 직사각형의 영역과 이에 연접하는 영역으로 형성한다. 그 개구부(604c)에 맞추어 결정성 실리콘막으로 섬 형상의 반도체영역(620)을 형성하며, 게이트 절연막(621), 게이트전극(622)을 형성함으로써, 싱글게이트 멀티채널형의 TFT를 형성할 수 있다.
<실시예 3>
실시예 2에서, 제2 절연막을 비정질 반도체막의 두께보다도 두껍게 형성하고, 예를 들면 350nm로 형성함으로써, 도 13a내지 도 13c에 나타내는 바와 같이, 결정성 반도체막으로 형성되는 섬 형상의 반도체영역(620)을 개구부(604d)에 완전히 매립할 수 있다. 그리고, 게이트 절연막(621) 및 게이트전극(622)을 동일하게 형성함으로써 싱글게이트 멀티채널형의 TFT를 형성할 수 있다.
<실시예 4>
도 14a내지 도 14d는 싱글게이트 멀티채널형의 TFT에 대한 다른 일예를 나타내고 있다. 기판(601)상에 형성되는 제1 절연막(602), 제2 절연막(603), 섬 형상의 반도체영역(630), 게이트 절연막(631), 게이트전극(632)은 실시예 1 내지 3과 동일하게 형성된다. 도 14a내지 도 14c에서 다른 부분은, 제2 절연막(603)으로 형성되는 개구부(604e)와, 그 외에, 섬 형상의 반도체영역(630)이 형성된 후에, 채널형성영역이 형성되는 해당 반도체영역의 주변의 제2 절연막을 제거하여 제2 개구부(625)를 형성하고 있는 점에 있다.
채널형성영역 부근의 실시예에 대한 확대도면이 도 14d에 도시되어 있다. 섬 형상의 반도체영역(630)의 측면 및 상면에 접하여 게이트 절연막(631)이 형성되고, 그것을 덮는 형태로 게이트전극(632)이 형성된다. 이 경우 채널형성영역은 반도체영역(630)의 상부(634)와 측면부(635)에 형성되게 된다. 이것에 의해 공핍 영역을 늘릴 수 있고, TFT의 전류구동능력을 향상시킬 수 있다.
<실시예 5>
본 발명은 여러가지 반도체장치에 적용할 수 있는 것이고, 실시예 1 내지 4에 의거하여 제조되는 표시패널의 형태를 설명한다.
도 15a내지 도 15c에서, 기판(900)상에는 화소부(902), 게이트신호측 구동회로(901a, 901b), 데이터신호측 구동회로(901c), 입력 단자부(935), 배선 또는 배선군(917)이 구비되어 있다. 실(seal) 패턴(940)은 게이트신호측 구동회로(901a, 901b), 데이터신호측 구동회로(901c), 및 해당 구동회로부와 입력단자(935)를 접속하는 배선 또는 배선군(817)과 일부가 겹쳐져 있어도 된다. 이와 같이 하면, 표시패널의 액자둘레영역(화소부의 주변영역)의 면적을 축소시킬 수 있다. 외부입력 단자(935)에는, FPC(936)가 부착되어 있다.
또한, 본 발명의 TFT를 사용한 마이크로 프로세서, 메모리, 또는 메모리 프로세서/DSP(Digital Signal Processor) 등이 형성된 칩(950)이 실장될 수도 있다.이 기능회로들은, 화소부(902), 게이트신호측 구동회로(901a, 901b), 데이터신호측 구동회로(901c)와는 다른 디자인 룰로 형성되고, 구체적으로는 1㎛ 이하의 디자인 룰이 적용된다. 실장 방법에 있어 제한은 없으며 COG 방식 등이 적용될 수 있다.
실시예 1내지 4에서 제시된 TFT는 화소부(902)의 스위칭소자로서, 또한 게이트신호측 구동회로(901a, 901b), 데이터신호측 구동회로(901c)를 구성하는 기능소자로서 응용될 수 있다.
도 16은 화소부(902)의 일화소의 구성을 나타내는 일예이며, TFT(801∼803)가 구비되어 있다. 이들 TFT는, 화소에 구비되는 발광소자나 액정소자를 제어하는 스위칭용, 리셋트용, 구동용의 TFT이다.
이들 TFT의 채널형성영역을 포함하는 섬 형상의 반도체영역(812∼814)은, 그 반도체 영역의 하층에 형성되는 하지 절연막의 개구(810, 811)와 부합되게 형성된다. 섬 형상의 반도체영역(812∼814)은 실시예 1∼5에 의거하여 형성할 수 있다. 섬 형상의 반도체영역(812∼814)의 상층에는, 게이트배선(815∼817)이 형성되고, 패시베이션막(passivation film) 및 평탄화막(planarizing film)을 통해 데이터선(818), 전원선(819), 기타 각종 배선(820, 821) 및 화소전극(823)이 형성된다.
따라서, 본 발명은 표시패널에는 아무 영향을 주지 않고 그 표시패널을 완성시킬 수 있게 된다.
<실시예 6>
실시예 6에서는, 본 발명에 따른 반도체장치를 사용함으로써, 서로 분리된 복수의 채널형성영역을 가지는, 소위 멀티채널형 TFT의 제조공정에 대해서 서술한다.
우선, 도 21a에 나타낸 바와 같이, 절연 표면상에 볼록부를 가지는 하지막(9120)을 형성한다. 또, 도 21a의 A-A'에 대한 단면도를 도 21b에 나타내고, 도 21a의 B-B'에 대한 단면도를 도 21c에 나타낸다.
실시예 6에 사용된 하지막(9120)은, 실시 형태에 있어서 나타낸 것과 같은 구조를 갖는다. 하지막(9l20)은, 3개의 하지막으로 이루어진다. 우선 질화실리콘으로 이루어지는 제 l 하지막(912l)상에, 장방형의 산화실리콘으로 이루어지는 제 2 하지막(9122)이 형성되어 있고, 제 1 및 제 2 하지막(9121,9122)을 덮도록, 산화실리콘으로 이루어지는 제 3 하지막(9123)이 형성되어 있다. 실시예 6에서, 상기 하지막(9120)은 제 1, 제 2, 및 제 3 하지막(9121,9122,9123)으로 형성된다. 하지막(9120)의 볼록부들(9124)은, 장방형의 제 2 절연막(9122)과, 제 1 절연막(912l)에는 접촉되지 않고 제 2 절연막(9l22)에 접하는 제 3 절연막(9123)의 부분으로 구성되어 있다.
또한, 볼록부(9l24)의 형상 및 그 사이즈에 대해서는 설계자가 적절히 설정할 수 있지만, 후에 형성되는 반도체막이 볼록부의 엣지근방에 있어서 막조각(cut off)을 일으키지 않는 정도의 두께로 설정할 필요가 있다. 실시예 6에서는 볼록부(9124)의 높이를 0.l∼1μm 정도로 한다.
또한, 기판의 불균형은 후에 형성되는 하지막의 형상에 영향을 주게 된다.하지막의 불균형은 후에 형성되는 반도체막의 결정성의 균일성을 저하시키는 원인이 되기 때문에, 기판의 표면을, 그 불균형의 차가 10㎛이하로 억제되도록 화학적 기계적 연마법(CMP법)을 사용하여 연마하거나, 후공정에서의 가열처리에 의해 기판이 비뚤어지지 않도록, 하지막을 형성하기 전에 미리 기판에 가열처리를 시행해 두면 된다.
그리고, 하지막(9120)을 덮도록 비정질 반도체막(9125)를 형성한다. 비단결정성 반도체막(9125)은, 공지의 방법(스패터법, LPCVD법, 플라즈마 CVD법 등)에 의해 형성할 수 있다. 실시예 6에서는 플라즈마 CVD법에 의해 300㎛의 비단결정성 반도체막(9125)을 형성하였다.
다음에, 도 22a에 나타낸 바와 같이, 비단결정성 반도체막(9125)에 레이저광을 조사하고, 결정화를 행한다. 또한, 도 22b는, 도 22a의 파선 A-A'에 있어서의 단면도에 해당한다. 실시예 6에서는 연속발진의 YVO4레이저를 사용하여, 50 cm/sec의 주사속도로 조사를 행했다. 이때, 레이저광의 주사방향은, 후에 형성되는 채널형성영역에서 캐리어가 이동하는 방향과 같은 방향으로 맞춰진다. 실시예 6에서는, 흰색의 화살표로 나타낸 바와 같이, 주사방향을 장방형의 볼록부(9l24)의 길이방향으로 맞추고 레이저광을 조사하였다. 레이저광의 조사에 의해 비단결정성 반도체막(9125)이 용융되고, 그 체적이 볼록부(9124)에서 오목부로 이동하여, 결정질 반도체막(9126)이 형성된다.
다음에, 도 23a에 나타낸 바와 같이, 결정질 반도체막(9126)을 패터닝함으로써, 서브아일랜드(sub-island)(9127)를 형성한다. 또한, 도 23b는, 도 23a의 파선A-A'에 있어서의 단면도에 해당한다. 서브아일랜드(9l27)는, 볼록부(9124) 사이에 형성되는 오목부상에 그 일부가 존재한다. 목적으로 하는 다중채널형TFT의 채널형성영역은, 결정질 반도체막(9126)의 오목부상에 위치하는 부분을 사용하여 형성되기 때문에, 그 채널형성영역의 수, 채널길이, 채널폭을 고려하여, 서브아일랜드(9127)와 볼록부(l24)의 위치관계를 정하는 것이 중요하다.
다음에, 도 24a에 나타낸 바와 같이, 서브아일랜드(9127)를 상면으로부터, 하지막(9l20) 볼록부(9124)의 상면이 노출되는 정도로 제거함으로써, 섬(9128)을 형성한다. 또, 도 24b는, 도 24a의 파선 A-A'에 있어서의 단면도에 해당한다. 서브아일랜드(9127)의 상면에서의 제거는, 어떠한 방법을 사용하여 행할 수 있으며, 예를 들면, 식각 방법으로 실행하거나 CMP법으로도 실행할 수 있다.
이 서브아일랜드(9127)의 상면에서의 제거에 의해, 볼록부(9124)의 결정립계(grain boundaries)가 존재하는 부분이 제거되고, 볼록부(9124) 사이에 해당하는 오목부의 위에는, 결정립계가 거의 존재하고 있지 않고, 후에 채널형성영역이 되는 부분에 결정성에 뛰어난 결정성 반도체막이 남겨진다. 그리고, 도 24a와 도 24b에 나타낸 바와 같이, 채널형성영역의 부분만 분리된 슬릿형 섬(9128)이 형성된다. 또한, 소스영역 또는 드레인영역이 되는 부분은, 반도체막의 결정성으로 인해, 채널형성영역만큼 TFT 특성에 영향을 주지 않는다. 그 때문에, 소스영역 또는 드레인영역이 되는 부분이, 채널형성영역이 되는 부분에 비교하여 결정성이 훌륭하지 않아도 전혀 문제는 되지 않는다.
다음에, 도 25a에 나타낸 바와 같이, 섬(9128)을 사용하여 TFT를 제조한다.또, TFT의 구조 및 그 제조방법은 여러가지이다. 도 25b는, 도 25a의 파선A-A'에 있어서의 단면도에 해당하고, 도 25c는, 도 25a의 파선 B-B'에 있어서의 단면도에 해당하고, 도 26a는, 도 25a의 파선 C-C'에 있어서의 단면도에 해당하고, 도 26b는, 도 25a의 파선 D-D'에 있어서의 단면도에 해당한다.
섬(9128)내의 채널형성영역(9130)은, 게이트절연막(9131)을 사이에 두고 게이트전극(9132)과 겹치고 있다. 또한 채널형성영역(9130)은, 마찬가지로 섬(9128)이 가지는 2개의 불순물영역(9l33)에 끼워져 있다. 또, 2개의 불순물영역(9133)은 소스영역 또는 드레인영역으로서 기능한다.
그리고, 섬(9128), 게이트절연막(9l31) 및 게이트전극(9132)을 덮고, 제 1 층간절연막(9134)이 형성되어 있다. 그리고 제 1 층간절연막(9l34)을 덮고, 제 2 층간절연막(9l35)이 형성되어 있다. 또, 제 1 층간절연막(9l34)은 무기절연막이며, 제 2 층간절연막(9135)내의 탄소 등의 불순물이 섬(9128)에 들어가는 것을 막을 수 있다. 또한 제 2 층간절연막(l35)은 유기 수지막이며, 후에 형성되는 배선이 단선되지 않도록, 표면을 평탄화하는 효과가 있다.
그리고, 게이트절연막(9131), 제 1 층간절연막(9l34), 및 제 2 층간절연막(9l35)에 형성된 콘택홀을 통해, 불순물영역(9133)에 접속된 배선(9136)이, 제 2 층간절연막(9135)상에 형성되어 있다.
상기 제조공정에 의해서, 서로 분리된 복수의 채널형성영역을 가지는 TFT가 완성된다. 이러한 구성으로 함으로써, TFT를 구동시켜서 발생한 열을 효율적으로 방열할 수 있다.
본 발명에 있어서, TFT의 구조는 도 25a내지 도 25c에 나타낸 것에 한정되지 않는다. 또한, 채널형성영역의 수는 4개로 한정되지 않고, 하나 또는 4이외의 수의 채널형성영역을 가지고 있어도 된다.
또한, TFT의 구조는 상기 구성에 한정되지 않고, 예를 들면, 도 27a와 도 27b에 나타내는 것과 같은 구성을 가지고 있어도 된다. 도 27a에 도시된 TFT는, 2층의 도전막(9140, 9141)으로 이루어지는 게이트전극을 가지고 있다. 그 도전막(9140)의 상면 및 도전막(9l41)의 측면에 접하도록, 절연막으로 이루어지는 측벽(9142)이 형성되어 있다. 예를 들면 도전막(9140)으로서 TaN, 도전막(9l41)로서 W를 사용하고, 측벽(9142)으로서 SiO2등을 사용할 수 있다. 도 27b에 나타내는 TFT는, 2층의 도전막(9144, 9145)으로 이루어지는 게이트전극을 가지고 있다. 그 도전막(9144)은 불순물영역의 일부와 겹쳐져 있다.
또한, 상기 공정에서, 레이저광의 조사후 또는 결정질 실리콘막을 하지막의 볼록부가 노출하는 정도로 식각한 후에 있어서, 500∼600℃로 1분에서 60분정도 가열함으로써, 반도체막내에서 발생되는 응력을 완화할 수 있다.
절연막의 오목부상에 위치하는 반도체막을, TFT의 활성층으로서 적극적으로 사용함으로써, TFT 채널형성영역에 결정립계가 형성되는 것을 막을 수 있고, 결정립계로 인해 TFT의 이동도가 현저히 저하하거나, 온전류가 저감하거나, 오프전류가 증가하거나 하는 것을 막을 수 있다.
<실시예 7>
실시예 7에서는, 실시예 6과는 공정순서가 다른, 섬의 제조방법에 대해서 설명한다. 또, 각 공정의 자세한 설명에 대해서는, 실시예 6을 참조한다.
도 28a에 나타낸 바와 같이, 우선 장방형의 볼록부(301)를 가지는 하지막을 형성하고, 그 하지막상에 비단결정성 반도체막(9302)을 형성한다. 다음에 그 비단결정성 반도체막(9302)에 레이저광을 조사하여, 결정질반도체막(9303)을 형성한다(도 28b).
다음에, 결정질반도체막(9303)을, 볼록부(9301)의 상면이 노출하는 정도까지, 그 표면으로부터 일부를 제거해 간다. 또, 실시예 7에서는 식각을 사용하여 제거를 행하고, 제거후의 결정질반도체막을 여기서는 결정질반도체막(식각후)(9304)으로 한다(도 28c).
다음에, 결정질반도체막(식각후)(9304)을 패터닝하여, 섬(9305)을 형성한다(도 28d).
또, 상기 공정에서, 레이저광의 조사후, 하지막의 볼록부가 노출하는 정도로 결정질반도체막을 식각한 후 또는 섬을 형성한 후에 있어서, 500∼600℃로 1분에서 6O분정도 가열함으로써, 반도체막내에서 발생되는 응력을 완화할 수 있다.
상기 공정에 의해서, 섬을 형성하기 전에, 하지막의 볼록부가 노출하는 정도로 결정질반도체막을 식각함으로써, 섬의 단부 및 측면이 일부 식각에 의해서 제거되어 버리는 것을 막을 수 있다.
<실시예 8>
실시예 8에서는, 실시예 6, 7와는 공정순서가 다른, 섬의 제조방법에 대해서 설명한다. 또, 각 공정의 자세한 설명에 대해서는, 실시예 6을 참조한다.
도 29a에 나타낸 바와 같이, 우선 장방형의 볼록부(931l)를 가지는 하지막을 형성하고, 그 하지막상에 비단결정성 반도체막(9312)을 형성한다.
다음에, 결정질반도체막(식각후)(9314)을 패터닝하고, 서브아일랜드(9313)를 형성한다(도 29b).
그 다음, 그 서브아일랜드(9313)에 레이저광을 조사하고, 결정화시킨다. 실시예 8에서는 결정화후의 서브아일랜드를 서브아일랜드(결정화후)(9314)로 한다(도 29c).
다음에, 서브아일랜드(결정화후)(9314)를, 볼록부(9311)의 상면이 노출하는 정도까지, 그 표면에서 일부를 제거하여 간다. 또, 실시예 8에서는 식각을 사용하여 제거를 행하고, 섬(9315)을 형성한다(도 29d).
또, 상기공정에서, 레이저광의 조사후 또는 섬을 형성한 후에 있어서, 500∼600℃로 l분에서 6O분정도 가열함으로써, 반도체막내에 발생되는 응력을 완화할 수 있다.
<실시예 9>
실시예 9에서는, 복수의 볼록부를 사용하여, 다중채널형 TFT와, 채널형성영역을 하나만 가지는 단일채널형 TFT를 형성하는 예에 대해서 설명한다.
도 30a에, 복수의 장방형 볼록부(330)를 가지는 하지막을 나타낸다. 그 하지막상에 형성된 섬을 사용한 TFT를, 도 30b에 나타낸다. 도 30b에서는, 4개의 채널형성영역을 가지는 다중채널형 TFT(9331)와, 2개의 채널형성영역을 가지는 다중채널형 TFT(9332)와, 단일채널형 TFT(9333)를 가지고 있다.
각 TFT는, 채널형성영역이 볼록부(9330) 사이에 위치하는 오목부상에 형성되어 있다. 보다 바람직하게는, 채널형성영역과, LDD 영역이 볼록부(9330) 사이에 위치하는 오목부상에 형성되는 것이 바람직하다.
실시예 9는, 실시예 6∼8과 조합하여 실시하는 것이 가능하다.
<실시예 10>
실시예 10에서는, 반도체막이 결정화할 때, 레이저광 조사의 공정과, 촉매를 사용하여 반도체막을 결정화시키는 공정을 조합한 예에 대해서 설명한다. 촉매원소를 사용하는 경우, 일본 특허 JP 7-l30652 A와, JP 8-78329 A에서 개시된 기술을 사용하는 것이 바람직하다.
우선, 도 31a에 나타낸 바와 같이, 볼록부(9350)를 가지는 하지막(9351)상에, 비단결정성 반도체막(9352)을 막형성한다. 다음에 촉매원소를 사용하여 비단결정성 반도체막(9352)을 결정화시킨다(도 31b). 예를 들면, JP 7-130652 A에 개시되어 있는 기술을 사용하는 경우, 중량환산으로 10ppm의 니켈을 포함하는 아세트산니켈염용액을 비단결정성 반도체막(9352)에 도포하여 니켈함유층(9353)을 형성한다. 500℃, 1시간의 탈수소공정 후, 500∼650℃로 4∼12시간, 예를 들면 550℃, 8시간의 열처리를 행함으로써, 결정성이 향상된 결정질반도체막(9354)을 형성한다. 또한, 사용가능한 촉매원소는, 니켈(Ni)이외에도, 게르마늄(Ge), 철(Fe), 팔라듐(Pd), 주석(Sn), 납(Pb), 코발트(Co), 백금(Pt), 동(Cu), 금(Au) 등의 원소를 사용해도 된다.
그리고, 레이저광조사에 의해, NiSPC에 의해 결정화된 결정질반도체막(NiSPC후)(9354)에서, 결정성이 더욱 높여진 결정질반도체막(LC후)(9355)이 형성된다(도 31c). 결정질반도체막(LC후)(9355)은, 레이저광의 조사과정에서 일차적으로 용융되고, 볼록부(9350)의 상부로부터 오목부를 향하여 체적 이동하여, 표면이 평탄화된다. 그리고, 볼록부(9350)상의 막두께가 얇아지고, 결정립계(9356)는 응력에 의해 쉽게 이루어진다.
다음에, 결정질반도체막(LC후)(9355) 중의 촉매원소를 게터링(gettering)하는 공정에 대해서 설명한다. 또, 실시예 10에서, 게터링을 레이저광 조사후에 행하고 있지만, 결정질반도체막(LC후)(9355)를 식각하고 나서 행해도 된다.
결정질반도체막(LC후)(9355)에 실리콘을 주성분으로 하는 장벽층(9357)을 형성한다(도 31d). 또, 이 장벽층(9357)은 아주 얇은 것이 좋고, 자연산화막이어도 좋으며, 산소를 포함하는 분위기하에서 자외선의 조사에 의해 오존을 발생시켜 산화시키는 산화막이어도 좋다. 또한, 이 장벽층(9357)으로서, 탄소, 즉 유기물의 제거를 위해 행해지는 하이드로-세정이라고 불리는 표면처리에 사용하는 오존을 포함하는 용액으로 산화시킨 산화막이어도 된다. 이 장벽층(9357)은, 주로 식각스토퍼(etching stopper)로서 사용된다. 또한, 이 장벽층(9357)을 형성한 후, 채널 도핑을 행하고, 그 후, 강한 광을 조사하여 활성화시켜도 된다.
이어서, 장벽층(9357)상에 게터링용 제 1 반도체막(9358)을 형성한다. 이 게터링용 제 1 반도체막(9358)은 비정질구조를 가지는 반도체막이어도 되며, 결정구조를 가지는 반도체막이어도 된다. 이 게터링용 제 1 반도체막(9358)의 막두께는, 5∼50nm, 바람직하게는 10∼20nm으로 한다. 게터링용 제 l 반도체막(9358)에, 산소(SlMS 분석에서의 농도가 5 ×1018원자/cm3이상, 바람직하게는 1 × 1019원자/cm3이상)를 함유시켜서 게터링 효율을 향상시키는 것이 바람직하다.
다음에, 게터링용 제 l 반도체막(9358)상에 희가스원소(inert gas element)를 포함하는 제 3 반도체막(케터링 사이트)(9359)을 형성한다. 이 게터링용 제 2 반도체막(9359)은 플라즈마 CVD법, 감압열 CVD법, 또는 스패터법을 사용한, 비정질구조를 가지는 반도체막이어도 되며, 결정구조를 가지는 반도체막이어도 된다. 제 2 반도체막은, 막형성단계에서 희가스원소를 포함하는 반도체막이어도 되며, 희가스원소를 포함하고 있지 않은 반도체막의 막형성 후에 희가스원소를 첨가해도 된다. 실시예 10에서는, 막형성단계에서 희가스원소를 포함하는 게터링용 제 2 반도체막(9359)을 형성한 후, 그 위에 희가스원소를 선택적으로 첨가하여 게터링용 제 2 반도체막(9359)을 형성한 예를 나타냈다. 또한, 게터링용 제 l 반도체막과 제 2 반도체막을 대기에 노출되지 않게 연속적으로 막형성해도 된다. 또한, 제 l 반도체막의 막두께와 제 2 반도체막의 막두께의 합은 30∼200nm, 예를 들면 50nm로 하면 된다.
게터링용 제 l 반도체막(9358)에 의해서, 결정질반도체막(LC후)(9355)과 제2 반도체막(9359)사이에는 간격이 존재한다. 게터링을 할 때, 결정질반도체막(LC후)(9355) 안에 존재하는 금속 등의 불순물원소는, 게터링사이트의 경계부근에 모이기 쉬운 경향이 있기 때문에, 실시예 10에서와 같이, 게터링용 제 l 반도체막(9358)에 의해서, 게터링사이트의 경계를 결정질반도체막(LC후)(9355)으로부터 멀리하여 게터링 효율을 향상시키는 것이 바람직하다. 덧붙여, 게터링용 제 1 반도체막(9358)은, 게터링을 할 때, 게터링사이트에 포함되는 불순물원소가 확산하여 제 1 반도체막의 계면에 도달하는 일이 없도록 블로킹하는 효과도 가지고 있다. 또한, 게터링용 제 1 반도체막(9358)은, 희가스원소를 첨가하는 경우, 결정질반도체막(LC 후)(9355)에 손상을 주지 않도록 보호하는 효과도 가지고 있다.
이어서, 게터링을 행한다. 게터링을 행하는 공정으로서는, 질소분위기속에서 450∼800℃, 1∼24시간, 예를 들면 550℃에서 14시간 열처리를 행하면 좋다. 또한, 열처리대신에 강한 광을 조사해도 좋다. 또한, 열처리에 덧붙여 강광을 조사해도 좋다. 또한, 가열한 가스를 분사하여 기판을 가열하도록 해도 좋다. 이 경우, 600℃∼800℃, 보다 바람직하게는 650℃∼750℃로 l∼60분동안 가열을 행할 수 있으며, 이는 공정시간을 단축시키게 된다. 이 게터링에 의해, 도 31d 중의 화살표에 도시한 바와 같이 제 2 반도체막(9359)내로 불순물원소가 이동한다. 장벽층(9357)으로 덮여진 결정질반도체막(LC후)(9355)에 포함되는 불순물원소의 제거, 또는 불순물원소의 농도의 감소가 행해진다. 이 게터링에 의해, 불순물원소가 거의 존재하지 않는, 즉 막 안의 불순물원소 농도가 1 × 1018/cm3이하, 바람직하게는 l ×l017/cm3이하가 되는 결정질반도체막(게터링후)(360)이 형성된다.
이어서, 장벽층(9357)을 식각 스토퍼로서 사용하여, 게터링용 제 1 반도체막(9358)과, 제 2 반도체막(9359)을 선택적으로 제거한다.
그리고, 장벽층(9357)을 식각조건을 바꿔 제거한 후, 도 31e에 나타낸 바와 같이, 볼록부(9350)의 상면을 노출시키는 정도로 결정질반도체막(게터링후)(9360)을 식각하고, 식각한 후의 결정질반도체막(9361)이 오목부에 형성된다.
또, 결정화전의 반도체막에 촉매원소를 포함하는 용액을 도포한 후에, SPC가 아니라, 레이저광의 조사에 의해 결정성장을 행하도록 해도 좋다. 또한 게터링은, JP 10-l35468, 또는 JP 10-l35469호 등에 기재된 기술을 사용해도 좋다.
또, 실시예 10에서는 레이저광을 조사한 후에 게터링을 행하고 있지만, 본 발명은 이에 한정되지 않는다. 도 31e의 식각을 행한 후에 게터링을 하도록 해도 좋다.
실시예 10은, 실시예 6∼9와 조합하여 실시하는 것이 가능하다.
<실시예 11>
이하, 본 발명에 있어서 사용되는 레이저조사장치의 구성에 대해서, 도 32에 의거하여 설명한다. 도면 부호 9151은 레이저발진장치이다. 도 32에서는 4개의 레이저발진장치를 사용하고 있지만, 레이저조사장치가 갖는 레이저발진장치는 이 수에 한정되지 않는다.
또, 레이저발진장치(9l51)는, 냉각장치(chiller)(9152)를 사용하여 그 온도를 일정하게 유지하도록 해도 된다. 냉각장치(9152)는 반드시 설치할 필요는 없지만, 레이저발진장치(9151)의 온도를 일정하게 유지함으로써, 출력되는 레이저광의 에너지가 온도에 의해서 변동하는 것을 억제할 수 있다.
또한, 도면 부호 9154는 광학계이며, 레이저발진장치(l51)로부터 출력된 광로를 변경하거나, 그 레이저빔의 형상을 가공함으로써, 레이저광을 집광할 수 있다. 더욱이, 도 32의 레이저조사장치내의 광학계(9154)는, 레이저빔의 일부를 서로 중합함으로써, 복수의 레이저발진장치(9151)로부터 출력된 레이저광의 레이저빔을 합성할 수 있다.
또, 레이저광을 일차적으로 완전하게 차폐할 수 있는 AO 변조기(9153)를, 피처리물인 기판(9156)과 레이저발진장치(9l51)의 사이의 광로에 설치해도 된다. 또한, AO 변조기(9153) 대신에, 감쇠기(광량조정필터)를 설치하여, 레이저광의 에너지밀도를 조정하도록 해도 좋다.
또한, 피처리물인 기판(9156)과 레이저발진장치(9151)의 사이의 광로에, 레이저발진장치(9151)로부터 출력된 레이저광의 에너지밀도를 측정하는 수단(에너지밀도측정수단)(9l65)을 설치하고, 측정한 에너지밀도의 시간상 변화를 컴퓨터(9160)에서 감시하도록 해도 된다. 이 경우, 레이저광의 에너지밀도의 감쇠를 보충하도록, 레이저발진장치(9151)로부터의 출력을 높이도록 해도 좋다.
합성된 레이저빔은, 슬릿(9155)을 통해 피처리되는 기판(9156)에 조사된다. 슬릿(9155)은, 레이저광을 차단하는 것이 가능하며, 게다가 레이저광에 의해서 변형 또는 손상되지 않는 재질로 형성하는 것이 바람직하다. 그리고, 슬릿(9155)의슬릿 폭은 가변이며, 그 슬릿의 폭에 의해 레이저빔의 폭을 변경할 수 있다.
또, 슬릿(9155)을 통하지 않는 경우의, 레이저발진장치(9151)로부터 기판(9156)상에 발진되는 레이저빔 형상은, 레이저의 종류에 따라 다르고, 또한 광학계에 의해 성형할 수도 있다.
기판(9156)은 스테이지(9157)상에 적재되어 있다. 도 32에서는, 위치제어수단(9158, 9159)은, 피처리물에 대한 레이저빔의 위치를 제어하는 수단에 상당하고, 스테이지(9157)의 위치는, 위치제어수단(9158, 9159)에 의해서 제어된다.
도 32에서는, 위치제어수단(9158)이 X 방향에서의 스테이지(9157) 위치의 제어를 행하고 있고, 위치제어수단(9159)은 Y방향에서의 스테이지(9l57) 위치제어를 행한다.
또한, 도 32의 레이저조사장치는, 메모리 등의 기억수단 및 중앙연산처리장치를 겸해 구비한 컴퓨터(9160)를 가지고 있다. 컴퓨터(9160)는, 레이저발진장치(9l5l)의 발진을 제어하고, 레이저광의 주사경로를 정하며, 게다가 레이저광의 레이저빔이 정해진 주사경로에 따라서 주사되도록, 위치제어수단(9158, 9159)을 제어하고, 기판을 소정의 위치로 이동시킬 수 있다.
또, 도 32에서는, 레이저빔의 위치를, 기판을 이동시킴으로써 제어하고 있지만, 갈바노-미러 등의 광학계를 사용하여 이동시키도록 해도 되며, 그 양 방법을 사용할 수도 있다.
더욱이, 도 32에서는, 컴퓨터(9160)에 의해서, 그 슬릿(9155)의 폭을 제어하고 있지만, 마스크의 패턴정보에 따라서 레이저빔의 폭을 변경할 수 있다. 또 슬릿을 반드시 설치할 필요는 없다.
게다가, 레이저조사장치는, 피처리물의 온도를 조절하는 수단을 구비하고 있더라도 좋다. 또한, 레이저광은 지향성 및 에너지밀도가 높은 광이기 때문에, 댐퍼(damper)를 설치하여, 반사광이 부적절한 위치에 조사되는 것을 막도록 해도 좋다. 댐퍼는, 반사광을 흡수시키는 성질을 가지고 있는 것이 바람직하고, 댐퍼 내에 냉각수를 순환시켜 반사광의 흡수에 의해 격벽의 온도가 상승하는 것을 막도록 해도 좋다. 또한, 스테이지(9157)에 기판을 가열하기 위한 수단(기판가열수단)을 설치하도록 해도 좋다.
또, 마커를 레이저로 형성하는 경우, 마커용 레이저발진장치를 설치하도록 해도 된다. 이 경우, 마커용 레이저발진장치의 발진을, 컴퓨터(9l60)에서 제어하도록 해도 된다. 더욱이 마커용 레이저발진장치를 설치하는 경우, 마커용 레이저발진장치로부터 출력된 레이저광을 집광하기 위한 광학계를 별도로 설치한다. 또 마커를 형성할 때에 사용하는 레이저는, 대표적으로는 YAG레이저, CO2레이저 등을 들 수 있지만, 물론 이 이외의 레이저를 사용하여 형성하는 것도 가능하다.
또한, 마커를 사용한 위치맞춤을 위해, CCD 카메라(9l63)를 1대, 경우에 따라서는 수대 설치하도록 해도 좋다. 또 CCD 카메라란, CCD(전하결합소자)를 촬상소자로서 사용한 카메라를 의미한다.
또, 마커를 설치하지 않고서, CCD 카메라(9163)에 의해서 절연막 또는 반도체막의 패턴을 인식하고, 기판의 위치맞춤을 행하도록 해도 좋다. 이 경우, 컴퓨터(9160)에 입력된 마스크에 의한 절연막 또는 반도체막의 패턴정보와, CCD 카메라(9163)에서 수집된 실제의 절연막 또는 반도체막의 패턴정보를 대조하여, 기판의 위치정보를 파악할 수 있다. 이 경우 마커를 별도로 설치할 필요는 없다.
또한, 기판에 입사한 레이저광은 그 기판의 표면에서 반사하고, 입사하였을 때와 같은 광로로 되돌아간다. 이러한 소위 귀환광은 레이저 출력이나 주파수의 변동이나, 로드의 파괴 등과 같은 악영향을 미친다. 그 때문에, 상기 귀환광을 제거하고 레이저의 발진을 안정시키기 위해서, 아이솔레이터를 설치해도 된다.
또, 도 32에서는, 레이저발진장치를 복수대 설치한 레이저조사장치의 구성에 대해서 나타냈지만, 레이저발진장치는 l대여도 된다. 도 33에는 레이저발진장치가 l대인, 레이저조사장치의 구성을 나타내고 있다. 도 33에 있어서, 도면 부호 9201는 레이저발진장치, 9202는 냉각장치이다. 또한 92l5는 에너지밀도측정장치, 9203은 AO변조기, 9204는 광학계, 9205는 슬릿, 9213은 CCD 카메라이다. 기판(9206)은 스테이지(9207)상에 설치하고, 스테이지(9207)의 위치는 X 방향위치제어수단(9208), Y 방향위치제어수단(9209)에 의해서 제어된다. 그리고 도 32에 나타낸 것과 같이, 컴퓨터(9210)에 의해서, 레이저조사장치가 가지는 각 수단의 동작이 제어되고 있고, 도 32와 다른 것은 레이저발진장치가 하나인 것이다. 또한 광학계(9204)는 도 32의 경우와 달리, 하나의 레이저광을 집광하는 기능을 가지고 있으면 된다.
또, 반도체막 전체에 레이저광을 주사하여 조사하는 것이 아니고, 적어도 필요 불가결한 부분을 최저한 결정화할 수 있도록 레이저광을 주사함으로써, 반도체막을 결정화시킨 후 패터닝에 의해 제거되는 부분에 레이저광을 조사하는 시간을줄일 수 있고, 기판 1장당 걸리는 처리시간을 대폭 단축할 수 있다.
실시예 11은, 실시예 6∼10과 조합하여 실시하는 것이 가능하다.
<실시예 12>
실시예 12에서는, 요철을 가지는 하지막의 형성방법에 대해서 설명한다.
우선, 도 34a에 나타낸 바와 같이, 기판(9250)상에 절연막으로 이루어지는 제 1 하지막(9251)을 막형성한다. 제 l 하지막(9251)은, 실시예 12에서, 산화질화실리콘을 사용하지만 이에 한정되지 않고, 제 2 하지막과 식각에 있어서의 선택비가 큰 절연막이면 된다. 실시예 12에서는 제 1 하지막(9251)을 CVD 장치로 SiH4와 N20을 사용하여 50∼200nm의 두께가 되도록 형성하였다. 또 제 l 하지막은 단층이어도 되고, 복수의 절연막을 적층한 구조라도 된다.
다음에, 도 34b에 나타낸 바와 같이, 제 l 하지막(9251)에 접하도록 절연막으로 이루어지는 제 2 하지막(9252)을 형성한다. 제 2 하지막(9252)은 후 공정에서 패터닝하여 요철을 형성했을 때에, 그 후에 형성되는 반도체막의 표면에 요철이 나타나는 정도의 막두께로 할 필요가 있다. 실시예 12에서는, 제 2 하지막(9252)으로서, 플라즈마 CVD 법을 사용하여 30nm∼300nm의 산화실리콘막을 형성한다.
다음에, 도면 34c에 나타낸 바와 같이, 마스크(9253)를 형성하고, 제 2 하지막(9252)을 식각한다. 또 실시예 12에서는, 플루오르화수소암모늄(NH4HF2)을 7.l3%로, 플루오르화암모늄(NH4F)을 15.4%로 포함하는 혼합용액(스테라케미파사 제조, 상품명 LAL500)을 에천트로 사용하고, 20℃에 있어서 습식식각을 행한다. 이 식각에 의해, 장방형의 볼록부(9254)가 형성된다. 본 명세서에서는, 제 l 하지막(9251)과 볼록부(9253)를 합쳐서 하나의 하지막으로 간주한다.
또, 제 1 하지막(9251)으로서 질화알루미늄, 질화산화알루미늄 또는 질화실리콘을 사용하고, 제 2 하지막(9252)으로서 산화실리콘막을 사용하는 경우, RF 스패터법을 사용하여 제 2 하지막(9252)을 패터닝하는 것이 바람직하다. 제 1 하지막(9251)으로서 질화알루미늄, 질화산화알루미늄 또는 질화실리콘은 열전도도가 높기 때문에, 발생한 열을 재빠르게 확산할 수 있고, TFT의 열화를 막을 수 있다.
다음에, 제 l 하지막(9251)과 볼록부(9253)를 덮도록 반도체막을 형성한다. 실시예 12에서, 볼록부의 두께가 30nm∼300nm이기 때문에, 반도체막의 막두께를 50∼200nm로 하는 것이 바람직하고, 여기서는 60nm로 한다. 또, 반도체막과 하지막과의 사이에 불순물이 혼입하면, 반도체막의 결정성에 악영향을 주어, 제조하는 TFT의 특성불균형이나 문턱치 전압의 변동을 증대시킬 가능성이 있기 때문에, 하지막과 반도체막은 연속하여 막형성하는 것이 바람직하다. 따라서, 실시예 12에서는, 제 1 하지막(9251)과 볼록부(9253)으로 이루어지는 하지막을 형성한 후, 산화실리콘막(9255)을 얇게 그 하지막상에 막형성하고, 그 후 대기에 닿지 않도록 연속하여 반도체막(9256)을 막형성한다. 산화실리콘막의 두께는 설계자가 적절히 설정할 수 있지만, 실시예 12에서는 5nm∼30nm 정도로 하였다.
다음에, 도 34과는 다른 하지막의 형성방식에 대해서 설명한다. 우선 도 35a에 나타낸 바와 같이, 기판(9260)상에 절연막으로 이루어지는 제 l 하지막(9261)을 형성한다. 제 l 하지막은, 산화실리콘막, 질화실리콘막, 산화질화실리콘막 등으로 형성한다.
산화실리콘막을 사용하는 경우에는, 플라즈마 CVD 법으로, 테트라에틸 오르토 실리케이트(Tetraethyl 0rtho silicate:TEOS)과 02를 혼합하고, 반응압력 40Pa, 기판온도 300∼400℃로 하고, 고주파(13.56MHz) 전력밀도 0.5∼0.8W/cm2로 방전시켜 형성할 수 있다. 산화질화실리콘막을 사용하는 경우에는, 플라즈마 CVD 법으로 SiH4, N20, NH3으로부터 제조되는 산화질화실리콘막, 또는 SiH4, N20으로부터 제조되는 산화질화실리콘막으로 형성하면 된다. 이 경우의 제조조건은 반응압력 20∼200Pa, 기판온도 300∼400℃로 하고, 고주파(60MHz) 전력밀도 0.1∼1.0W/cm2로 형성할 수 있다. 또한, SiH4, N20, H2로부터 제조되는 산화질화수소화실리콘막을 적용해도 된다. 질화실리콘막도 마찬가지로 플라즈마 CVD 법으로 SiH4, NH3으로부터 제조하는 것이 가능하다.
제l 하지막을 20∼200nm(바람직하게는 30∼60nm)의 두께로 기판의 전면에 형성한 후, 도 35b에 나타낸 바와 같이, 포토리소그래피(photolithography)의 기술을 사용하여 마스크(9262)를 형성한다. 그리고 식각에 의해 불필요한 부분을 제거하여 직사각형의 볼록부(9263)를 형성한다. 제1 하지막(9261)에 대해서는 불소계의 가스를 사용한 건식식각법을 사용해도 좋고, 불소계의 수용액을 사용한 습식식각법을사용해도 좋다. 후자의 방법을 선택하는 경우에는, 예를 들면, 플루오르화수소암모늄(NH4HF2)을 7.13%와 플루오르화암모늄(NH4F)을 15.4% 포함하는 혼합용액(스테라케미파사 제조, 상품명 LAL500)으로 식각하면 좋다.
그리고, 볼록부(9262) 및 기판(9260)을 덮도록 절연막으로 이루어진 제2 하지막(9264)을 형성한다. 이 층은 제1 하지막(9261)과 같이 산화실리콘막, 질화실리콘막, 산화질화실리콘막 등으로 50∼300nm(바람직하게는 l00∼200nm)의 두께로 형성한다.
상기 제조공정에 의해서, 볼록부(9262) 및 제2 하지막(9264)으로 이루어진 하지막이 형성된다. 또 제2 하지막(9264)을 형성한 후, 대기에 노출되지 않도록 연속하여 반도체막을 막형성하도록 함으로써, 반도체막과 하지막 사이에 대기중의 불순물이 혼입하는 것을 막을 수 있다.
실시예 12는 실시예6∼11과 자유롭게 조합하여 실시하는 것이 가능하다.
<실시예 13>
실시예 13에서는, 복수의 레이저빔을 상호 중첩함으로써 합성되는 레이저빔의 형상에 대해서 설명한다.
도 36a에 복수의 레이저발진장치로부터 각각 발진되는 레이저광의 슬릿을 통하지 않는 경우의 피처리물에 있어서 레이저빔의 형상의 일례를 나타낸다. 도 36a에 나타낸 레이저빔은 타원형상을 가지고 있다. 또 본 발명에 있어서, 레이저발진장치로부터 발진되는 레이저광의 레이저빔의 형상은 타원에 한정되지 않는다. 레이저빔의 형상은 레이저의 종류에 따라 다르고, 또한 광학계에 의해 형성할 수도 있다. 예를 들면, 람다사 제조의 XeCl 엑시머레이저(파장308nm, 펄스폭30ns) L3308로부터 사출된 레이저광의 형상은 l0mm X 30mm(함께 빔프로파일에서의 반값폭)의 직사각형이다. 또한, YAG 레이저로부터 사출된 레이저광의 형상은 로드형상이 원통형태이면 원형이 되고, 슬래브형이면 직사각형이 된다. 이러한 레이저광을 광학계에 의해, 더욱 형성함으로써 원하는 크기의 레이저광을 만들 수 있다.
도 36b는, 도 36a에 나타낸 레이저빔의 길이축 Y방향에서 레이저광의 에너지밀도의 분포를 보여주고 있다. 도 36a에서 나타내는 레이저빔은, 도 36b에서의 에너지밀도의 피크값의 l/e2의 에너지밀도를 충족시키고 있는 영역에 해당한다. 레이저빔이 타원형상인 레이저광의 에너지밀도의 분포는 타원의 중심 O로 향할수록 높아진다. 이처럼 도 36a에 나타낸 레이저빔은, 중심축 방향에서의 에너지밀도가 가우스분포를 따라 있고, 에너지밀도가 균일하다고 판단할 수 있는 영역이 좁아진다.
다음에 도 36a에 나타낸 레이저빔을 가지는 레이저광을 합성하였을 때의 레이저빔의 형상을, 도 36c에 나타낸다. 또 도 36c에서는 4개의 레이저광의 레이저빔을 중첩하는 것으로 하나의 선형의 레이저빔을 형성한 경우에 대해서 나타내고 있지만, 중첩되는 레이저빔의 수는 이것에 한정되지 않는다.
각 레이저광의 레이저빔은 타원의 길이축이 일치하고, 게다가 서로 레이저빔의 일부가 겹치는 것으로 합성되어 하나의 레이저빔(9360)이 형성된다. 또, 각 타원의 중심 O를 연결해서 얻어진 직선을 레이저빔(9360)의 중심축으로 한다.
도 36d는, 합성 후의 레이저빔의 중심축 y방향에서의 레이저광의 에너지밀도의 분포를 나타낸다. 또, 도 36c에 나타내는 레이저빔은, 도 36b에서의 에너지밀도의 피크값의 1/e2의 에너지밀도를 충족시키고 있는 영역에 해당한다. 합성 전의 각 레이저빔이 중첩되어 있는 부분에, 에너지밀도가 가산된다. 예를 들면, 도면에 나타낸 중첩된 빔의 에너지밀도 El과 E2를 가산하면 빔의 에너지밀도의 피크값 E3과 거의 같아져 각 타원의 중심O들 사이에서 에너지밀도가 평탄화된다.
또, E1과 E2를 가산하면 E3과 같이 되는 것이 이상적이지만, 현실적으로는 반드시 E3와 같은 값으로는 되지 않는다. E1과 E2을 가산한 값과 E3과의 값의 오차의 허용범위는 설계자가 적절하게 설정하는 것이 가능하다.
레이저빔을 단독으로 사용하면, 에너지밀도의 분포가 가우스분포를 따르고 있기 때문에, 절연막의 평탄한 부분에 접하고 있는 반도체막 또는 섬이 되는 부분 전체에 균일한 에너지밀도의 레이저광을 조사하는 것은 어렵다. 그러나, 도 36d에서 알 수 있듯이, 복수의 레이저광을 중첩하여 에너지밀도가 낮은 부분을 서로 보합하도록 함으로써, 복수의 레이저광을 중첩하지 않고 단독으로 사용하는 것보다도 에너지밀도가 균일한 영역이 확대되고, 반도체막의 결정성의 효율을 좋게 높일 수 있다.
또, 계산에 의해서 얻은 도 36c의 B-B', C-C'에 있어서의 에너지밀도의 분포를 도 37a 및 37b에 나타낸다. 또, 도 37a 및 37b는 합성 전의 레이저빔의 피크값의 1/e2의 에너지밀도를 충족시키고 있는 영역을 기준으로 하고있다. 합성 전의 레이저빔의 단축방향의 길이를 37㎛, 길이축 방향의 길이를 410㎛으로 하고, 중심간의 거리를 192㎛으로 하였을 때의, B-B', C-C'에 있어서의 에너지밀도는, 각각 도 37a, 도 37b에 나타내는 것 같은 분포를 가진다. B-B'쪽이 C-C'보다도 약간 작아지지만, 거의 같은 크기라고 간주할 수 있다. 합성 전의 레이저빔의 피크값의 l/e2의 에너지밀도를 충족시키고 있는 영역에서 합성된 레이저빔의 형상은 선형이라고 할 수 있다.
도 38a는 합성된 레이저빔의 에너지분포를 나타내는 도면이다. 도면 부호 9361로 나타낸 영역은 에너지밀도가 균일한 영역이고, 9362로 나타낸 영역은 에너지밀도가 낮은 영역이다. 도 38에서 레이저빔의 중심축방향의 길이를 WTBW로 하고, 에너지밀도가 균일한 영역(9361)에 있어서의 중심축방향의 길이를 WMAX로 한다. WTBW가 WMAX에 비해 커지면 커질수록 결정화에 사용할 수 있는 에너지밀도가 균일한 영역(9361)에 대한 반도체막의 결정화에 사용할 수 없는 에너지밀도가 균일하지 않은 영역(9362)의 비율이 커진다. 에너지밀도가 균일하지 않은 영역(9362)만 조사된 반도체막은 미결정이 생성되고 결정성이 좋지 않다. 따라서 섬이 되는 반도체막 영역이 영역9362만을 포개지 않도록 주사경로 및 절연막 요철의 레이아웃을 정할 필요가 있고, 영역 9361에 대한 영역 9362의 비율이 높아지면 그 제약은 더욱 커진다. 따라서 슬릿을 사용하여, 에너지밀도가 균일하지 않은 영역 9362만이 절연막의 오목부 또는 볼록부상에 형성된 반도체막에 조사되는 것을 방지하는 것은, 주사경로 및 절연막 요철의 레이아웃시에 생기는 제약을 작게 하는 데 유효하다.
실시예 13은 실시예6∼12와 조합하여 실시하는 것이 가능하다.
<실시예 14>
실시예 14에서는 본 발명에 사용되는 레이저조사장치의 광학계와, 각 광학계와 슬릿과의 위치관계에 대해서 설명한다.
타원형상의 레이저빔을 가지는 레이저광은, 주사방향과 수직한 방향에서의 에너지밀도의 분포가 가우스분포를 따르기 때문에, 에너지밀도가 낮은 영역이 전체에서 차지하는 비율이, 직사각형 또는 선형의 레이저빔을 가지는 레이저광에 비해 높다. 그 때문에 본 발명에서는, 레이저광의 레이저빔이 에너지밀도의 분포가 비교적 균일한 직사각형 또는 선형인 것이 바람직하다.
도 39는 레이저빔을 4개 합성하여 하나의 레이저빔으로 하는 경우의 광학계를 나타내고 있다. 도 39에 나타내는 광학계는 6개의 원통렌즈 9417∼9422를 가지고 있다. 화살표 방향부터 입사한 4개의 레이저광은, 4개의 원통렌즈 9419∼9422로 각각 입사한다. 그리고 원통렌즈 9419, 942l에서 형성된 2개의 레이저광은, 원통렌즈 9417에 있어서 다시 그 레이저빔의 형상이 형성되어 피처리물(9423)에 조사된다. 한편 원통렌즈 9420, 9422에 있어서 형성된 2개의 레이저광은, 원통렌즈 9418에 있어서 다시 그 레이저빔의 형상이 형성되어 피처리물(9423)에 조사된다.
피처리물(9423)에 있어서의 각 레이저광의 레이저빔은, 서로 일부 겹침으로써 합성되어 하나의 레이저빔을 형성하고 있다.
각 렌즈의 초점 거리 및 입사각은 설계자가 적절하게 설정하는 것이 가능하지만 피처리물(9423)에 가장 가까운 원통렌즈 94l7, 9418의 초점 거리는, 원통렌즈 94l9∼9422의 초점 거리보다도 작아진다. 예를 들면, 피처리물(9423)에 가장 가까운 원통렌즈 94l7, 94l8의 초점거리를 20mm로 하고, 원통렌즈 94l9∼9422의 초점거리를 150mm로 한다. 그리고 원통렌즈 9417, 9418로부터 피처리물(9400)로의 레이저광의 입사각은, 실시예 14에서는, 25°로 하고, 원통렌즈 9419∼9422로부터 원통렌즈 9417, 9418로의 레이저광의 입사각을 10°로 하도록 각 렌즈를 설치한다. 또, 반사광을 막기 위해서 레이저광의 기판에의 입사각도를 0°보다 크게, 바람직하게는 5∼30°로 유지하는 것이 좋다.
도 39에서는, 4개의 레이저빔을 합성하는 예에 대해서 나타내고 있고, 이 경우 4개의 레이저발진장치에 각각 대응하는 원통렌즈 4개와 그 4개의 원통렌즈에 대응하는 2개의 원통렌즈를 가지고 있다. 합성하는 레이저빔의 수는 이것에 한정되지 않고, 합성하는 레이저빔의 수는 2이상 8이하면 좋다. n(n=2, 4, 6, 8)의 레이저빔을 합성하는 경우, n의 레이저발진장치에 각각 대응하는 n의 원통렌즈와 그 n의 원통렌즈에 대응하는 n/2의 원통렌즈를 가지고 있다. n(n=3, 5, 7)의 레이저빔을 합성하는 경우, n의 레이저발진장치에 각각 대응하는 n의 원통렌즈와 그 n의 원통렌즈에 대응하는 (n+l)/2의 원통렌즈를 가지고 있다.
그리고, 레이저빔을 5개 이상 중첩할 때, 광학계를 배치하는 장소 및 간섭 등을 고려하면, 5번째 이후의 레이저광은 기판의 반대측에서 조사하는 것이 바람직하고, 그 경우 슬릿을 기판의 반대측에도 설치할 필요가 있다. 또한, 기판은 투과성을 가지고 있는 것이 필요하다.
반사광이 초기 진행 광로를 따라 반사되는 것을 방지하기 위해, 기판에 대한 입사각은 0°보다 크고 90°보다 작게 유지하는 것이 바람직하다.
또, 조사면에 수직한 평면에 있어서, 또한 상기 긴 빔의 형상을 직사각형으로 했을 때의 짧은 변을 포함하는 면을 입사면이라고 정의한다. 균일한 레이저광 조사를 얻기 위해서는, 상기 레이저광의 입사각도θ는, 입사면에 포함되는 짧은 변 또는 긴 변의 길이가 W, 상기 조사면에 설치되고 상기 레이저빔에 대하여 투광성을 가지는 기판의 두께가 d일 때, θ≥ arcsin(W/2d)을 충족시키고는 것이 바람직하다. 이러한 논의는 합성전에 각 레이저광에 대하여 필요하다. 또, 레이저광의 궤적이 상기 입사면상에 없을 때는, 그 궤적을 그 입사면에 사영한 것의 입사각도를 θ로 한다. 이 입사각도θ로 레이저광이 입사되면, 기판의 앞면에서의 반사광과 상기 기판의 이면으로부터의 반사광이 간섭하지 않고, 균일한 레이저광의 조사를 행할 수 있다. 상기 언급된 논의는 기판의 굴절률이 1과 동일한 것으로 보았다. 사실, 기판은 종종 대략 1.5의 굴절률을 갖으며, 이를 고려하면 상기 언급된 논의에서 얻어진 각도보다 더 큰 계산 값들이 얻어진다. 그러나, 상기 빔 스폿의 길이방향의 양단에서의 에너지는 감쇠되기 때문에, 이 부분들에서의 간섭의 영향은 거의 무시할 수 있고, 충분한 간섭 감쇠 효과가 상기 언급된 계산 값에 의해 얻어질 수 있다. θ에 대한 상기 비동일성은 레이저빔에 대해 투과성을 갖는 기판에 적용된다.
또 본 발명에 사용되는 레이저조사장치가 가지는 광학계는 실시예 14에서 나타낸 구성에 한정되지 않는다.
또한, 복수의 레이저빔을 조합하지 않아도 직사각형 또는 선형의 레이저빔을 얻을 수 있는, 가스레이저로 대표적인 것은 엑시머레이저가 있고, 고체레이저로서 대표적인 것은 슬래브레이저이다. 본 발명에서는, 이들 레이저를 사용해도 된다.또한 광섬유를 사용하여, 에너지밀도가 균일한 선형 또는 직사각형의 레이저빔을 형성하는 것도 가능하다.
실시예 14는 실시예 6∼13과 조합하여 실시하는 것이 가능하다.
<실시예 15>
실시예 15에서는, 레이저빔을 중첩했을 때의 각 레이저빔의 중심간 거리와 에너지밀도와의 관계에 대해서 설명한다.
도 40에, 각 레이저빔의 중심축방향에서의 에너지밀도의 분포를 실선으로, 합성된 레이저빔의 에너지밀도의 분포를 점선으로 나타낸다. 레이저빔의 중심축방향에서의 에너지밀도의 값은 일반적으로 가우스분포를 따르고 있다.
중심축방향의 거리가 피크값의 l/e2이상의 에너지밀도를 충족시킬 때, 합성전의 빔 스폿에서의 각 피크간 거리를 X로 한다. 또한, 합성된 레이저빔에 있어서, 합성후의 피크값과 최저값의 평균치에 대하여 피크값에서의 증가분을 Y로 한다. 시뮬레이션으로 구한 X와 Y의 관계를 도 41에 나타낸다. 또 도 41에서는, Y를 백분율로 나타내었다.
도 41에 있어서, 에너지차이 Y는 이하의 식l의 근사식으로 나타낸다.
[식 1]
Y= 60-293X+340X2(X는 두 솔루션 중에서 큰 것이다)
식 l에 따르면, 예를 들면 에너지차이를 5% 정도로 하고 싶은 경우,X≒0.584가 되도록 하면 좋다는 것을 알 수 있다. 또, Y= 0이 되는 것이 이상적이지만, 빔 스폿의 길이는 보다 짧아지기 때문에, X는 그 처리량에 맞추어 결정될 수 있다.
다음에, Y의 허용범위에 대해서 설명한다. 도 42에 레이저빔이 타원형상을 가지고 있는 경우의 중심축방향에서의 빔폭에 대한 YVO4레이저의 출력(W) 분포를 나타낸다. 사선으로 나타내는 영역은, 양호한 결정성을 얻기 위해서 필요한 출력에너지의 범위이고, 3.5∼6W의 범위내에 합성한 레이저광의 출력에너지가 안정되어 있으면 좋은 것을 알 수 있다.
합성 후 빔 스폿의 출력에너지의 최대치 및 최저치가 양호한 결정성을 얻기 위해 필요한 출력에너지범위에 매우 근접할 때, 양호한 결정성을 얻을 수 있는 에너지차이 Y는 최대가 된다. 따라서 도 42의 경우, 에너지차이 Y는 ±26.3%가 되고, 에너지차이 Y를 상기 범위내로 유지함으로써 양호한 결정성을 얻을 수 있는 것을 알 수 있다.
또, 양호한 결정성을 얻기 위해서 필요한 출력에너지의 범위는, 어디까지를 결정성이 양호한 것이라고 판단할지에 따라 변하고, 또한 출력에너지의 분포도 레이저빔의 형상에 따라 변하기 때문에 에너지차이 Y의 허용범위는 반드시 상기 값에 한정되지 않는다. 설계자가 양호한 결정성을 얻기 위해 필요한 출력에너지의 범위를 적절히 정하고, 사용하는 레이저의 출력에너지의 분포로부터 에너지차이 Y의 허용범위를 설정할 필요가 있다.
실시예 15는, 실시예6∼14와 조합하여 실시하는 것이 가능하다.
<실시예 16>
본 발명은 여러가지 반도체장치에 적용할 수 있는 것이고, 실시예6∼10에 따라서 제조되는 표시패널의 형태를 도 43과 도 44를 사용하여 설명한다.
도 43은 기판(9901)에는 화소부(9902), 게이트신호측 구동회로(990la, 990lb), 데이터신호측 구동회로(990lc), 입출력단자부(9908), 배선 또는 배선군(9904)이 구비되어 있다. 쉴드패턴(9905)은 게이트신호측 구동회로(9901a, 9901b), 데이터신호측 구동회로(9901c) 및 해당 구동회로부와 입력단자를 접속하는 배선 또는 배선군(9904)과 일부가 겹쳐 있어도 좋다. 이렇게 하면, 표시패널의 액자영역(화소부의 주변영역)의 면적을 축소시킬 수 있다. 상기 입력출력단자부(9908)에는 FPC(9903)이 부착되어 있다.
본 발명은 화소부(9902), 게이트신호측 구동회로(9901a, 990lb), 데이터신호측 구동회로(9901c)를 구성하는 능동소자에 사용할 수 있다.
도 44는 도 43에 나타내진 화소부(9902)의 일화소의 구성을 나타내는 일례이다. 실시예 16에서는 본 발명의 반도체장치의 하나인 발광장치의 화소에 대해서 설명한다. 또, 발광장치란, 기판상에 형성된 발광소자를 그 기판과 커버재 사이에 봉입한 표시용패널 및 그 표시용패널에 TFT 등을 실장한 표시용모듈을 총칭한 것이다. 또, 발광소자는, 전장을 가함으로써 발생하는 루미네센스(Electro Luminescence)를 얻을 수 있는 유기 화합물을 포함하는 층(발광층)과 양극과 음극을 가진다.
실시예 16에서의 발광 소자는, 정공 주입층, 전자 주입층, 정공 전송층, 전자 전송층 등이 독립적인 무기 화합물이거나, 유기 화합물에 무기 화합물이 혼합된 재료로 이루어지는 형태를 갖는다. 더욱이, 이 층들의 일부는 함께 서로 혼합될 수도 있다.
도면 부호 9801은 화소에 입력되는 비디오신호의 입력을 제어하는 스위칭소자로서의 TFT (스위칭용 TFT)이고, 9802는 비디오신호가 가지는 정보에 따라서 화소전극에 전류를 공급하기 위한 TFT(구동용 TFT)이다.
스위칭용 TFT 9801은 1∼2㎛ 정도의 채널폭의, 복수의 채널형성영역을 가지는 활성층(9803)과, 게이트절연막(도시하지 않음)과, 게이트선(9804)의 일부인 게이트전극(9805)을 가지고 있다. 스위칭용 TFT 9801은 게이트신호측 구동회로(990la, 990lb)에서 게이트선(9804)으로 입력되는 선택신호에 의해서, 그 스위칭이 제어되고 있다.
스위칭용 TFT 980l의 활성층(9803)이 가지는 소스영역과 드레인영역은, 한쪽은 데이터신호측 구동회로(9901c)에 의해 비디오신호가 입력되는 신호선(9806)에, 다른 한쪽은 또다른 소자 접속용 배선(9807)에 접속되어 있다.
도면 부호 9820는 활성층(9803)을 형성할 때에 사용한 하지막의 볼록부이다.
한편, 구동용 TFT 9802은, 1∼2㎛ 정도의 채널폭의, 복수의 채널형성영역을 가지는 활성층(9808)과, 게이트절연막(도시하지 않음)과, 용량성 배선(9809)의 일부인 게이트전극(9810)을 가지고 있다.
구동용 TFT 9802의 활성층(9808)이 가지는 소스영역과 드레인영역은, 한쪽은 전원선(981l)에, 다른 한쪽은 화소전극(9812)에 접속되어 있다.
도면 부호 982l은 활성층(9808)을 형성할 때에 사용한 하지막의 볼록부이다.
도면 부호 98l3은 용량용의 반도체막이고, 게이트절연막을 사이에 끼워 용량용 배선(9809)과 겹쳐 있다. 용량용의 반도체막(9813)은 전원선과 접속되어 있다. 이 용량용의 반도체막(98l3)과 게이트절연막과 용량용배선(9809)이 겹쳐 있는 부분이 구동용 TFT 9802의 게이트전압을 유지하기 위한 용량으로서 기능한다. 또한, 용량용 배선(9809)과 전원선(981l)은, 사이에 층간 절연막(도시하지 않음)을 끼워 겹쳐 있다. 이 용량용 배선(9809)과 층간 절연막과 전원선(9811)이 중합되어 있는 부분도 구동용 TFT 9802의 게이트전압을 저장하기 위한 커패시터로서 기능시키는 것은 가능하다.
또 본 명세서에 있어서 접속이란, 특별한 언급이 없는 한 전기적인 접속을 의미한다.
스위칭용 TFT 9801의 활성층(9803)과 구동용 TFT 9802의 활성층(9808)이 각각 가지는 채널형성영역의 캐리어가 이동하는 방향은 모두 화살표로 나타낸 레이저광의 주사방향과 일치하고 있다.
구동용 TFT 9802의 활성층(9808)이 가지는 채널형성영역의 수는 스위칭용 TFT 9801의 활성층(9803)이 가지는 채널형성영역의 수보다도 많게 하는 것이 바람직하다. 왜냐하면, 구동용 TFT 9802쪽이 스위칭용 TFT 980l보다도 큰 전류능력이 필요하고, 채널형성영역이 많을수록 ON전류를 크게 할 수 있기 때문이다.
또, 실시예 16에서는 발광장치에 사용되는 TFT 기판의 구성에 대해서 설명하였지만, 실시예 16의 제조공정을 사용하여 액정표시장치를 제조할 수도 있다.
실시예 16은 실시예6∼실시예l0과 자유롭게 조합하여 실시하는 것이 가능하다.
<실시예 17>
본 발명의 반도체장치가 가지는 TFT는, 채널형성영역에서 결정성이 우수하기 때문에 통상은 단결정실리콘을 사용한 소자로 형성되는 회로, 예를 들면 LSI를 사용한 CPU, 각종 로직회로의 기억소자(예를 들면 SRAM), 카운터회로, 분주회로 로직 등을 형성할 수 있다.
초 LSI는 최소치수가 서브미크론영역에 가깝고, 보다 고집적화를 목표로 하기 위해서는 부분적인 소자의 삼차원화가 필요하다. 실시예 17에서는, 스택구조를 가지는 본 발명의 반도체장치의 구조에 대해서 설명한다.
도 46에 실시예 17의 반도체장치의 단면도를 나타낸다. 기판(97O0)상에 제1 절연막(9701)이 형성되어 있다. 그리고, 제1 절연막(9701)상에 제1 TFT(9702)가 형성되어 있다. 또, 제l TFT(9702)의 채널형성영역의 채널폭은 1∼2미크론 정도이다.
제l TFT(9702)를 덮도록 제1 층간절연막(9703)이 형성되어 있고, 제l 층간절연막(9703)상에 제l 접속배선(9705)과 제l TFT(9702)에 전기적으로 접속되어 있는 배선(9704)이 형성되어 있다.
그리고, 배선(9704), 제l 접속배선(9705)을 덮도록, 제2 층간절연막(9706)이 형성되어 있다. 제2 층간절연막(9706)은 무기 절연막으로 형성되어 있고, 산화실리콘, 산화질화실리콘 등으로, 후 공정에서 조사되는 레이저광을 흡수하는 물질, 예를 들면 유색의 안료나 카본을 혼입한 것을 사용한다.
그리고, 제2 층간절연막(9706)의 상면을 화학적 기계연마법(CMP법)을 사용하여 연마해 두면, 나중에 형성되는 제2 절연막이 보다 평탄화되고, 제2 절연막상에 형성되는 반도체막을 레이저광에 의해 결정화할 때에, 그 결정성을 보다 높일 수 있다.
그리고, 제2 층간절연막(9706)상에 제2의 절연막(9707)이 형성되어 있다. 그리고, 제2 절연막(9707)상에 제2 TFT(9708)가 형성되어 있다. 또, 제2 TFT (9709)의 채널형성영역의 채널폭은 1∼2미크론 정도이다.
제2 TFT(9708)를 덮도록 제3 층간절연막(97O9)이 형성되어 있고, 제3 층간절연막(9709)상에 제2 접속배선(9711)과 제2 TFT(9708)에 전기적으로 접속되어 있는 배선(9710)이 형성되어 있다. 또, 제1 접속배선(9705)과 제2 접속배선(9711)과의 사이에는 다마신 프로세스 등에 의해서 매립 배선(플러그)(9712)이 형성되어 있다.
그리고, 배선(9710), 제2 접속배선(9711)을 덮도록 제4 층간절연막(9713)이 형성되어 있다.
실시예 17에서는 제l TFT(9702)와 제2 TFT(9708)를 층간절연막을 통해 중첩시킬 수 있는 소위 스택구조를 가지고 있다. 도 46a에서는, 2층의 스택구조를 가지는 반도체장치에 대해서 나타내었지만, 3층 이상의 스택구조를 가지고 있어도 좋다. 이 경우, 하층에 형성된 소자에 레이저광이 조사되는 것을 막기 위해서, 각 층 사이에 제2 층간절연막(9706)과 같은 레이저광을 흡수하는 무기 절연막을 설치하도록 한다.
이와 같이 3차원화된 반도체장치는 고집적화가 가능하고, 또한 각 소자사이를 전기적으로 접속하는 배선을 짧게 할 수 있기 때문에, 배선의 용량에 의한 신호의 지연을 막고, 보다 고속인 동작이 가능하게 된다.
또, 본 발명을 사용한 TFT는, "제4회 신기능소자 기술심포지움 예고집", 1985년 7월 p205에 기재되어 있는, CAM, RAM 공존칩에도 사용할 수 있다. 도 46b는 메모리(RAM)에 대응하는 프로세서를 배치한 연상메모리(CAM)와 RAM의 공존칩화를 꾀한 모델이다. 제1층은 워드처리계의 회로가 형성된 층이고, 제2층은 제3층의 RAM에 대응한 프로세서가 각종 논리회로에 의해서 형성된 층이며, 제3층은 RAM 셀이 형성된 층이다. 제2층의 프로세서와 제3층의 RAM 셀에 따라서 연상메모리(CAM)가 형성된다. 더욱, 제4층은 데이터용의 RAM(데이터 RAM)이며, 제2층 및 제3층으로 형성되는 연상메모리와 공존하고 있다.
이와 같이, 본 발명은 3차원화된 여러가지 반도체장치에 응용하는 것이 가능하다.
실시예 17은 실시예6∼11과 자유롭게 조합하여 실시하는 것이 가능하다.
<실시예 18>
본 발명을 이용하여 제조되는 TFT를 탑재한 반도체장치는 여러가지 전자기기에의 적용이 가능하다. 그 일례는 휴대정보단말(전자수첩, 모바일 컴퓨터, 휴대전화 등), 비디오카메라, 디지털카메라, 퍼스널컴퓨터, 텔레비전 수상기, 휴대전화, 투영형 표시장치 등을 들 수 있다. 이러한 전자기기들의 구체적인 예를 도 45a내지도 45h에 나타낸다.
도 45a는 표시장치이며, 프레임(2001), 지지대(2002), 표시부(2003), 스피커부(2004), 비디오입력단자(2005) 등을 포함한다. 본 발명의 반도체장치를 표시부(2003)에 사용함으로써, 본 발명의 표시장치가 완성된다. 발광장치는 자발광형이기 때문에 백라이트가 필요없고, 액정디스플레이보다도 얇은 표시부로 할 수 있다. 또, 표시장치는 퍼스널 컴퓨터용, TV 방송수신용, 광고표시용 등의 모든 정보표시용 표시장치가 포함된다.
도 45b는 디지털스틸카메라이며, 본체(2l0l), 표시부(2l02), 화상 수신부(2103), 조작키(2104), 외부접속포트(2105), 셔터(2106) 등을 포함한다. 본 발명의 반도체장치를 표시부(2102)에 사용함으로써, 본 발명의 디지털스틸카메라가 완성된다.
도 45c는 노트형 퍼스널컴퓨터이며, 본체(2201), 프레임(2202), 표시부(2203), 키보드(2204), 외부접속포트(2205), 포인팅 마우스(2206) 등을 포함한다. 본 발명의 반도체장치를 표시부(2203)에 사용함으로써, 본 발명의 노트형 퍼스널컴퓨터가 완성된다.
도 45d는 모바일컴퓨터이며, 본체(2301), 표시부(2302), 스위치(2303), 조작키(2304), 적외선포트(2305) 등을 포함한다. 본 발명의 반도체장치를 표시부(2302)에 사용함으로써, 본 발명의 모바일컴퓨터가 완성된다.
도 45e는 기록매체를 구비한 휴대형의 화상재생장치(구체적으로는 DVD 재생장치)이며, 본체(2401), 프레임(2402), 표시부 A(2403), 표시부B(2404),기록매체(DVD 등)판독부(2405), 조작키(2406), 스피커부(2407) 등을 포함한다. 표시부A(2403)는 주로 화상정보를 표시하고, 표시부B(2404)는 주로 문자정보를 표시한다. 또, 기록매체를 구비한 화상재생장치에는 가정용 게임기기 등도 포함된다. 본 발명의 반도체장치를 표시부 A, B(2403, 2404)에 사용함으로써, 본 발명의 화상재생장치가 완성된다.
도 45f는 본체(250l), 표시부(2502), 아암부(2503)로 이루어지는 고글형 디스플레이(헤드 마운트 디스플레이)를 나타낸다. 본 발명의 반도체장치를 표시부(2502)에 사용함으로써, 본 발명의 고글형 디스플레이가 완성된다.
도 45g는 비디오카메라이며, 본체(2601), 표시부(2602), 프레임(2603), 외부접속포트(2604), 리모콘수신부(2605), 화상 수신부(2606), 배터리(2607), 음성입력부(2608), 조작키(2609) 등을 포함한다. 본 발명의 반도체장치를 표시부(2602)에 사용함으로써, 본 발명의 비디오카메라가 완성된다.
여기서 도 45h는 휴대전화이며, 본체(2701), 프레임(2702), 표시부(2703), 음성입력부(2704), 음성출력부(2705), 조작키(2706), 외부접속포트(2707), 안테나(2708) 등을 포함한다. 또, 표시부(2703)는 검은색 배경에 백색의 문자를 표시함으로써 휴대전화의 소비전력을 억제할 수 있다. 본 발명의 반도체장치를 표시부(2703)에 사용함으로써, 본 발명의 휴대전화가 완성된다.
이상과 같이, 본 발명의 적용범위는 매우 넓고, 모든 분야의 전자기기에 사용하는 것이 가능하다. 또한, 실시예 18은 실시예 6∼12에 나타낸 어느 구성과도 조합하여 실시하는 것이 가능하다.
<실시예 19>
본 발명에 따른 반도체장치의 멀티채널 TFT는, 평평한 절연막상에 결정화된 반도체막을 사용하여 형성되는 단일 채널 TFT 및 멀티채널 TFT에 비해, S값(subthreshold value), 이동도, 문턱 전압 등에 있어서 보다 많은 분산을 제어할 수 있다.
본 발명에 따른 n-타입 멀티채널 TFT의 S값의 주파수 분포는 도 47a에 나타내진다. 본 발명의 멀티채널 TFT는, 요철을 갖는 절연막상에 레이저광을 조사함으로써 결정화되는 반도체막을 사용한다. 절연막의 볼록부와 오목부의 폭은 각각 1.25㎛와 1.50㎛이고, TFT 채널 길이는 8㎛이고 그 전체 채널 폭은 12㎛이다.
비교를 위하여, 평평한 절연막상에 결정화된 n-타입 단일채널 TFT의 S값의 주파수 분포가 도 47b에 도시되어 있다. 그 TFT 채널 길이는 8㎛이고 채널 폭은 8㎛이다. 또한, 평평한 절연막상에 결정화된 n-타입 멀티채널 TFT의 S값의 주파수 분포가 도 47c에 도시되어 있다. 그 TFT 채널 길이는 8㎛이고, 전체 채널폭은 12㎛이며, 각각의 채널폭은 2㎛이고, 채널간 갭은 2㎛이다.
도 47b에서 표준 이탈 σ= 15.8 mV/dec이고, 도 47c에서 표준 이탈 σ= 19.9 mV/dec인 반면에, 도 47a에서는, 두 경우에 비해 낮은 값인, 표준이탈 σ= 8.1 mV/dec이다. 따라서, 도 47a에 나타낸 본 발명에 따른 n-타입 멀티채널 TFT는 S값에서의 분산을 제어하게 됨을 이해할 수 있다.
도 47b의 TFT의 채널폭은 도 47a의 TFT의 전체 채널폭에 비해 짧다. 또한, 도 47c의 TFT는, 도 47a의 TFT 보다, 긴 채널폭과 긴 채널사이의 공간을 갖는다.그러나, 이러한 조건들을 고려할지라도, 도 47a의 표준이탈은 도 47b와 도 47c의 표준이탈에 비해 현저하게 적은 것으로 생각될 수 있기 때문에, 본 발명의 n-채널 TFT는 S값이 제어되는 효과를 갖는 것으로 기대된다.
또한, 도 48a는 본 발명의 n-타입 멀티채널 TFT의 임계전압의 주파수 분포를 나타낸다. 도 48a의 TFT의 구성은 도 47a의 경우와 동일하다. 또한, 비교를 위하여, 도 48b에는 평평한 절연막상에 결정화된 n-타입 멀티채널 TFT의 임계전압의 주파수 분포가 도시되어 있다. 도 48c의 TFT의 구성은 도 47b의 경우와 동일하다.
도 48b에서 표준이탈 σ= 126mV이고, 도 48c에서 표준이탈 σ= 153mV인 반면에, 도 48a에서는, 다른 두 경우에 비해 낮은, 표준이탈 σ= 80mV이다. 따라서, 도 48a에 나타낸 본 발명에 따른 n-타입 멀티채널 TFT는 임계전압을 제어할 수 있음을 알 수 있다.
도 48b의 채널폭은 도 48a의 TFT의 전체 채널폭에 비해 짧다. 또한, 도 48c의 TFT는 도 48a의 TFT에 비해 긴 채널폭과 긴 채널사이의 공간을 갖는다. 그러나, 이러한 조건들을 고려할지라도, 도 48a의 표준이탈은 도 48b 및 도 48c의 표준이탈에 비해 현저하게 작은 것으로 생각되므로, 본 발명의 n-타입 TFT는 임계전압이 제어되는 효과를 갖는 것으로 기대된다.
또한, 본 발명에 따른 n-타입 멀티채널 TFT의 이동도의 주파수 분포가 도 49a에 도시되어 있다. 도 49a의 TFT의 구성은 도 47a의 경우와 동일하다. 또한, 비교를 위하여, 평평한 절연막상에 결정화된 n-타입 단일채널 TFT의 이동도의 주파수 분포를 도 49b에 나타낸다. 도 49b의 TFT의 구성은 도 47b의 경우와 동일하다. 또한, 평평한 절연막상에 결정화된 n-타입 멀티채널 TFT의 이동도의 주파수 분포는 도 49c에 나타낸다. 도 49c의 TFT의 구성은 도 47c의 경우와 동일하다.
도 49b에서 표준이탈 σ= 7.9%이고, 도 49c에서 표준이탈 σ= 9.2%인 반면에, 도 49a에서는, 다른 두 경우에 비해 낮은, 표준이탈 σ= 5.2%이다. 따라서, 도 49a에 나타낸 본 발명에 따른 n-타입 멀티채널 TFT는 이동도에서의 분산을 제어할 수 있다고 생각된다. 도 49a에서 채널폭에 대한 설계값은 이동도를 계산하는 데에 사용되므로, 실제의 이동도는 20%정도 더 낮아질 것으로 생각된다.
도 49b의 TFT의 채널폭은 도 49a의 TFT의 전체 채널폭에 비해 짧다. 또한, 도 49c의 TFT는 도 49a의 TFT에 비해, 긴 채널폭과 긴 채널사이 공간을 갖는다. 그러나, 이러한 조건들을 고려할지라도, 도 49a의 표준이탈은 도 48b와 도 49c의 표준이탈에 비해 현저하게 적은 것이라고 생각되므로, 본 발명의 n-타입 TFT는 이동도를 제어할 수 있는 효과를 갖는 것으로 기대된다.
또한, 본 발명에 따른 p-타입 멀티채널 TFT의 임계전압의 주파수 분포가 도 50a에 도시되어 있다. 극성이 다른 것을 제외하고, 도 50a의 TFT의 구성은 도 47a의 경우와 동일하다. 또한, 비교를 위하여, 평평한 절연막상에 결정화된 p-타입 단일채널 TFT의 임계전압의 주파수 분포가 도 50b에 도시되어 있다. 다른 극성을 제외하고는, 도 50b의 TFT의 구성은 도 47b의 경우와 동일하다. 또한, 평평한 절연막상에 결정화된 p-타입 멀티채널 TFT의 임계전압의 주파수 분포가 도 50c에 도시되어 있다. 다른 극성을 제외하고, 도 50c의 TFT의 구성은 도 47c의 경우와 동일하다.
도 50b에서 표준이탈 σ= 218mV이고, 도 50c에서 표준이탈 σ= 144mV인 반면에, 도 50a에서는, 다른 두 경우에 비해 낮은, 표준이탈 σ= 77mV이다. 따라서, 도 50a에 도시된 본 발명에 따른 p-타입 멀티채널 TFT는 임계전압에서의 분산을 제어하는 것으로 생각된다.
도 50b의 TFT의 채널폭은 도 50a의 TFT의 전체 채널폭에 비해 짧다. 또한, 도 50c의 TFT는, 도 50a의 TFT에 비해, 긴 채널폭과 긴 채널사이 공간을 갖는다. 하지만, 이러한 조건들을 고려할지라도, 도 50a의 표준이탈은 도 50b와 도 50c의 표준이탈에 비해 현저하게 적은 것이라고 생각되므로, 본 발명의 p 채널 TFT는 임계전압이 제어되는 효과를 갖는 것으로 기대할 수 있다.
또한, 본 발명에 따른 p-타입 멀티채널 TFT의 이동도의 주파수 분포가 도 51a에 도시되어 있다. 다른 극성을 제외하고는, 도 51a의 TFT의 구성은 도 47a의 경우와 동일하다. 또한, 비교를 위하여, 평평한 절연막상에 결정화된 p-타입 단일채널 TFT의 이동도의 주파수 분포가 도 51b에 도시되어 있다. 다른 극성을 제외하고, 도 51b의 TFT의 구성은 도 47b의 경우와 동일하다. 또한, 평평한 절연막상에 결정화된 p-타입 멀티채널 TFT의 이동도의 주파수 분포는 도 51c에 도시되어 있다. 다른 극성을 제외하고, 도 51c의 TFT의 구성은 도 47c의 경우와 동일하다.
도 51b에서 표준이탈 σ= 7.6%이고, 도 51c에서 표준이탈 σ= 5.9%인 반면에, 도 51a에서는, 다른 두 경우에 비해 낮은, 표준이탈 σ= 4.6%이다. 따라서, 도 51a에 도시된 본 발명에 따른 p-타입 멀티채널 TFT는 이동도에서의 분산을 제어하는 것으로 이해된다. 또한, 도 49a에서 채널폭에 대한 설계값은 이동도 계산에 사용되므로, 실제의 이동도는 20%정도 더 낮을 것으로 생각된다.
도 51b의 TFT의 채널폭은 도 51a의 TFT의 전체 채널폭에 비해 짧다. 또한, 도 51c의 TFT는, 도 51a의 TFT에 비해, 긴 채널폭과 긴 채널사이 공간을 갖는다. 그러나, 이러한 조건들을 고려할지라도, 도 51a의 표준이탈은 도 51b 및 도 51c의 표준이탈에 비해 현저하게 적은 것으로 생각할 수 있다. 따라서, 본 발명에 따른 p-채널 TFT는 이동도를 제어할 수 있는 효과를 갖는 것으로 기대된다.
도 47a내지 도 51c에 도시된 바와 같이, 본 발명의 멀티채널 TFT는 TFT 특성의 분산이 억제되는 효과를 갖는다. 결정화가 평평한 절연막 상에서 실행되는 단일채널 TFT 및 멀티채널 TFT와 비교할 때, 본 발명에 따른 멀티채널 TFT로는 각 채널의 결정방향이 쉽게 회전되기 때문에, 다양한 결정 방향이 포함된다. 따라서, 결정 방향에 의해 야기되는 특성에서의 분산은 쉽게 완화될 것으로 생각된다.
상술한 바와 같이 본 발명에 따른 반도체장치 및 그 제조방법은, 절연표면상에 형성한 개구부를 충전하도록 반도체막을 용융 결정화시킴으로써, 결정화에 따라 발생하는 왜곡을 개구부 이외의 영역에 집중시킬 수 있다. 즉, 개구부를 충전하기 위해 형성된 결정성 반도체막은 왜곡으로부터 자유롭게 될 수 있다.
다시 말하면, 비단결정 반도체막에 연속발진 레이저광을 조사하는 결정화에 있어서, 하지 절연막에 개구부를 설치하고, 용융 결정화의 과정에서 해당 개구부에 반도체를 충전하도록 형성함으로써, 결정화에 따른 왜곡이나 결정립계 또는 결정아립계를 개구부 이외의 영역에 집중시킬 수 있다. 그리고, 채널형성영역이 개구부의 결정성 반도체막에 배설되도록 TFT를 형성함으로써, 고속으로 전류구동능력을 향상시키는 것이 가능하게 되고 소자의 신뢰성을 향상시키는 것도 가능하게 된다.
본 발명에서는, 하지막의 오목부상에 위치하는 반도체막을 TFT의 활성층으로 적극 사용함으로써, TFT의 채널형성영역에 결정립계가 형성되는 것을 방지할 수 있고, 결정립계에 의해서 TFT의 이동도가 현저히 저하하거나, ON 전류가 감소하거나, OFF 전류가 증가하거나 하는 것을 막을 수 있다. 또, 어디까지를 볼록부 또는 오목부의 엣지근방으로서 패터닝으로 제거할지는, 설계자가 적절히 정할 수 있다.
또한, TFT의 복수의 채널형성영역을 서로 분리함으로써, 채널형성영역 중 게이트절연막을 사이에 끼워 게이트전극과 겹쳐지는 영역을 넓게 취할 수 있기 때문에, 그 채널 폭을 크게 할 수 있다. 또한, 채널 폭을 크게 함으로써 ON 전류가 확보되며, TFT를 구동시킴으로 해서 발생한 열을 효율적으로 방열할 수 있다.

Claims (43)

  1. 절연표면 상에 개구부를 갖는 절연막을 형성하고,
    상기 절연막 상 및 상기 개구부에 비단결정 반도체막을 형성하고,
    상기 비단결정 반도체막을 용융하여 상기 절연막의 개구부를 충전하는 결정성 반도체막을 형성하고,
    상기 결정성 반도체막 및 상기 절연막 상에 게이트 절연막을 형성하고,
    상기 게이트 절연막 상에 게이트 전극을 형성하며,
    상기 개구부를 충전하는 상기 결정성 반도체막이, 상기 게이트 절연막을 통해 상기 게이트 전극과 중첩하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 절연표면 상에 개구부를 갖는 절연막을 형성하고,
    상기 절연막 상 및 상기 개구부에 비단결정 반도체막을 형성하고,
    레이저광으로 상기 비단결정 반도체막을 용융하여 상기 절연막의 개구부를 충전하는 결정성 반도체막을 형성하고,
    상기 결정성 반도체막 및 상기 절연막 상에 게이트 절연막을 형성하고,
    상기 게이트 절연막 상에 게이트 전극을 형성하며,
    상기 개구부를 충전하는 상기 결정성 반도체막이, 상기 게이트 절연막을 통해 상기 게이트 전극과 중첩하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 절연표면 상에 개구부를 갖는 절연막을 형성하고,
    상기 절연막상 및 상기 개구부에 비단결정 반도체막을 형성하며,
    상기 비단결정 반도체막을 용융하여 상기 절연막의 개구부를 충전하는 결정성 반도체막을 형성하고,
    상기 개구부의 결정성 반도체막으로부터 섬 형상의 반도체 영역을 형성하고,
    상기 섬 형상의 반도체 영역 및 상기 절연막 상에 게이트 절연막을 형성하고,
    상기 게이트 절연막 상에 게이트 전극을 형성하며,
    상기 섬 형상의 반도체 영역이 상기 게이트 절연막을 통해 상기 게이트 전극과 중첩하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 절연표면 상에 개구부를 갖는 절연막을 형성하고,
    상기 절연막 상 및 상기 개구부에 비단결정 반도체막을 형성하고,
    레이저광으로 상기 비단결정 반도체막을 용융하여 상기 절연막의 개구부를 충전하는 결정성 반도체막을 형성하고,
    상기 개구부의 결정성 반도체막으로부터 섬 형상의 반도체 영역을 형성하고,
    상기 섬 형상의 반도체 영역 및 상기 절연막 상에 게이트 절연막을 형성하고,
    상기 게이트 절연막 상에 게이트 전극을 형성하며,
    상기 섬 형상의 반도체 영역이 상기 게이트 절연막을 통해 상기 게이트 전극과 중첩하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 2항에 있어서,
    상기 레이저광은 연속발진형의 레이저 발진장치를 광원으로서 사용하여 조사하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 4항에 있어서,
    상기 레이저광은 연속발진형의 레이저 발진장치를 광원으로서 사용하여 조사하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제 2항에 있어서,
    상기 레이저광은 연속발진형의 레이저 발진장치를 광원으로 하여, 상기 개구부의 길이방향을 따라 조사하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제 4항에 있어서,
    상기 레이저광은 연속발진형의 레이저 발진장치를 광원으로 하여, 상기 개구부의 길이방향을 따라 조사하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 복수의 볼록부를 가지는 절연막 상에, 상기 복수의 볼록부를 덮도록 반도체막을 형성하고,
    상기 반도체막에 레이저광을 조사함으로써 상기 반도체막의 결정성을 높이고,
    상기 결정성이 높아진 반도체막을 패터닝함으로써 섬 형상의 반도체막을 형성하고,
    상기 섬 형상의 반도체막의 상면을 식각하여 상기 복수 볼록부의 상면이 노출하도록 하며,
    상기 볼록부들 사이에 섬 형상 반도체막의 일부 또는 전부가 존재하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 복수의 볼록부를 가지는 절연막 상에, 상기 복수의 볼록부를 덮도록 반도체막을 형성하고,
    상기 반도체막에 레이저광을 조사함으로써 상기 반도체막의 결정성을 높이고,
    상기 결정성이 높아진 반도체막의 상면을 식각하여 상기 복수 볼록부의 상면이 노출하도록 하고,
    상기 식각된 반도체막을 패터닝함으로써 섬 형상의 반도체막을 형성하며,
    상기 볼록부들 사이에 섬 형상 반도체막의 일부 또는 전부가 존재하는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 복수의 볼록부를 가지는 절연막 상에, 상기 복수의 볼록부를 덮도록 반도체막을 형성하고,
    상기 반도체막을 패터닝함으로써 섬 형상의 반도체막을 형성하고,
    상기 섬 형상의 반도체막에 레이저광을 조사함으로써 상기 섬 형상의 반도체막의 결정성을 높이고,
    상기 결정성이 높아진 섬 형상의 반도체막의 상면을 식각하여 상기 복수 볼록부의 상면이 노출되도록 하며,
    상기 볼록부들 사이에 섬 형상 반도체막의 일부 또는 전부를 존재시키는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제 9항에 있어서,
    상기 섬 형상의 반도체막을 사용하여 박막트랜지스터를 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제 10항에 있어서,
    상기 섬 형상의 반도체막을 사용하여 박막트랜지스터를 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제 11항에 있어서,
    상기 섬 형상의 반도체막을 사용하여 박막트랜지스터를 형성하는 것을 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제 12항에 있어서,
    상기 박막트랜지스터의 채널형성영역은, 상기 식각된 섬 형상의 반도체막의, 상기 볼록부사이에 존재하고 있는 부분으로부터 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제 13항에 있어서,
    상기 박막트랜지스터의 채널형성영역은, 상기 식각된 섬 형상의 반도체막의, 상기 볼록부사이에 존재하고 있는 부분으로부터 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제 14항에 있어서,
    상기 박막트랜지스터의 채널형성영역은, 상기 식각된 섬 형상의 반도체막의, 상기 볼록부사이에 존재하고 있는 부분으로부터 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제 9항에 있어서,
    상기 레이저광은, YAG레이저, YVO4레이저, YLF레이저, YAlO3레이저, 유리레이저, 루비레이저, 알렉산더라이트레이저, Ti:사파이어레이저, Y2O3레이저, 및 Nd:YVO4레이저의 그룹에서 선택되는 적어도 하나인 것을 특징으로 하는 반도체장치의 제조방법.
  19. 제 10항에 있어서,
    상기 레이저광은, YAG레이저, YVO4레이저, YLF레이저, YAlO3레이저, 유리레이저, 루비레이저, 알렉산더라이트레이저, Ti:사파이어레이저, Y2O3레이저, 및 Nd:YVO4레이저의 그룹에서 선택되는 적어도 하나인 것을 특징으로 하는 반도체장치의 제조방법.
  20. 제 11항에 있어서,
    상기 레이저광은, YAG레이저, YVO4레이저, YLF레이저, YAlO3레이저, 유리레이저, 루비레이저, 알렉산더라이트레이저, Ti:사파이어레이저, Y2O3레이저, 및 Nd:YVO4레이저의 그룹에서 선택되는 적어도 하나인 것을 특징으로 하는 반도체장치의 제조방법.
  21. 제 9항에 있어서,
    상기 레이저광은, 슬래브레이저를 사용하여 조사하는 것을 특징으로 하는 반도체장치의 제조방법.
  22. 제 10항에 있어서,
    상기 레이저광은, 슬래브레이저를 사용하여 조사하는 것을 특징으로 하는 반도체장치의 제조방법.
  23. 제 11항에 있어서,
    상기 레이저광은, 슬래브레이저를 사용하여 조사하는 것을 특징으로 하는 반도체장치의 제조방법.
  24. 제 9항에 있어서,
    상기 레이저광은 연속발진 레이저인 것을 특징으로 하는 반도체장치의 제조방법.
  25. 제 10항에 있어서,
    상기 레이저광은 연속발진 레이저인 것을 특징으로 하는 반도체장치의 제조방법.
  26. 제 11항에 있어서,
    상기 레이저광은 연속발진 레이저인 것을 특징으로 하는 반도체장치의 제조방법.
  27. 제 9항에 있어서,
    상기 레이저광은 제2 고조파인 것을 특징으로 하는 반도체장치의 제조방법.
  28. 제 10항에 있어서,
    상기 레이저광은 제2 고조파인 것을 특징으로 하는 반도체장치의 제조방법.
  29. 제 11항에 있어서,
    상기 레이저광은 제2 고조파인 것을 특징으로 하는 반도체장치의 제조방법.
  30. 개구부를 갖고, 절연표면 상에 형성되는 절연막과,
    상기 절연표면 및 상기 절연막 상에 형성되는 결정성 반도체막으로 이뤄지며,
    상기 결정성 반도체막은 상기 개구부를 충전하는 영역을 구비하고,
    상기 결정성 반도체막은 상기 충전영역내에 채널형성영역을 구비한 것을 특징으로 하는 반도체장치.
  31. 개구부를 갖고, 절연표면 상에 형성되는 절연막과,
    상기 절연표면 및 상기 절연막 상에 형성되는 결정성 반도체막으로 이뤄지며,
    상기 결정성 반도체막은 개구부를 충전하는 영역을 구비하고,
    상기 결정성 반도체막은 상기 충전영역내에 채널형성영역을 구비하며,
    상기 개구부는 채널형성영역의 길이방향으로 연장되고,
    상기 개구부의 깊이는 결정성 반도체막의 두께와 동일하거나 그 이상의 깊이를 갖는 것을 특징으로 하는 반도체장치.
  32. 직사각 형상 또는 띠 형상의 개구부를 가지는 절연표면,
    상기 개구부에 형성되는 결정성 반도체막,
    게이트 절연막과,
    상기 게이트 절연막을 통해 상기 결정성 반도체막과 중첩되는 게이트 전극으로 구성된 것을 특징으로 하는 반도체장치.
  33. 개구부를 가지는 절연표면,
    상기 개구부에 형성되는 결정성 반도체막,
    게이트 절연막과,
    상기 게이트 절연막을 통해 상기 결정성 반도체막과 중첩되는 게이트 전극으로 구성되며,
    상기 결정성 반도체막은 채널형성영역을 구비하고,
    상기 개구부는 상기 채널형성영역의 길이방향으로 연장되는 것을 특징으로 하는 반도체장치.
  34. 하지막과,
    2개의 불순물영역과 그 2개의 불순물영역 사이에 끼워진 복수의 채널형성영역을 가지는 상기 하지막 상의 활성층과, 상기 복수의 채널형성영역과 중첩되는 게이트 전극과, 상기 활성층과 상기 게이트 전극 사이에 끼워진 게이트 절연막으로 이뤄지는 박막트랜지스터로 구성되며,
    상기 하지막은 각 복수의 채널형성영역 사이에 복수의 볼록부를 가지고,
    상기 복수의 채널형성영역은 모두 상기 복수의 볼록부에 의해 각각으로부터분리된 것을 특징으로 하는 반도체장치.
  35. 제 34항에 있어서,
    상기 복수의 채널형성영역은 균일한 결정성을 갖는 것을 특징으로 하는 반도체장치.
  36. 제 21항에 있어서,
    슬래브 재료는 Nd:YAG, Nd:GGG, 및 Nd:GSGG로 이뤄지는 그룹중에서 선택하는 것을 특징으로 하는 반도체장치의 제조방법.
  37. 제 22항에 있어서,
    슬래브 재료는 Nd:YAG, Nd:GGG, 및 Nd:GSGG로 이뤄지는 그룹중에서 선택하는 것을 특징으로 하는 반도체장치의 제조방법.
  38. 제 23항에 있어서,
    슬래브 재료는 Nd:YAG, Nd:GGG, 및 Nd:GSGG로 이뤄지는 그룹중에서 선택하는것을 특징으로 하는 반도체장치의 제조방법.
  39. 제 1항에 있어서,
    상기 비단결정 반도체막은, 할로겐 램프, 크세논 램프, 고압수은 램프, 메탈할라이드 램프, 및 엑시머 램프로 구성되는 그룹에서 선택된 광원으로부터 방사되는 광을 조사함으로써 용융시키는 것을 특징으로 하는 반도체장치의 제조방법.
  40. 제 3항에 있어서,
    상기 비단결정 반도체막은, 할로겐 램프, 크세논 램프, 고압수은 램프, 메탈할라이드 램프, 및 엑시머 램프로 구성되는 그룹에서 선택된 광원으로부터 방사되는 광을 조사함으로써 용융시키는 것을 특징으로 하는 반도체장치의 제조방법.
  41. 제 9항에 있어서,
    상기 볼록부들중 적어도 하나를 제거하는 것을 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  42. 제 10항에 있어서,
    상기 볼록부들중 적어도 하나를 제거하는 것을 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  43. 제 11항에 있어서,
    상기 볼록부들중 적어도 하나를 제거하는 것을 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020030005475A 2002-01-28 2003-01-28 반도체 장치 및 그 제조방법 KR101018315B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002019286 2002-01-28
JPJP-P-2002-00019286 2002-01-28
JPJP-P-2002-00027381 2002-02-04
JP2002027381 2002-02-04

Publications (2)

Publication Number Publication Date
KR20030064655A true KR20030064655A (ko) 2003-08-02
KR101018315B1 KR101018315B1 (ko) 2011-03-04

Family

ID=27615712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030005475A KR101018315B1 (ko) 2002-01-28 2003-01-28 반도체 장치 및 그 제조방법

Country Status (4)

Country Link
US (2) US7105392B2 (ko)
KR (1) KR101018315B1 (ko)
CN (1) CN100409409C (ko)
TW (2) TW200302511A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746250B1 (ko) * 2005-03-15 2007-08-03 세이코 엡슨 가부시키가이샤 전자 디바이스용 기판, 전자 디바이스용 기판의 제조 방법,표시 장치 및 전자 기기

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4137460B2 (ja) * 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6884668B2 (en) * 2002-02-22 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
KR100979926B1 (ko) * 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
TWI303882B (en) * 2002-03-26 2008-12-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
TWI288443B (en) 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP2004071696A (ja) * 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4907088B2 (ja) * 2003-02-05 2012-03-28 株式会社半導体エネルギー研究所 表示装置の製造方法
CN100459060C (zh) * 2003-02-05 2009-02-04 株式会社半导体能源研究所 显示装置的制造方法
JP4748990B2 (ja) * 2003-02-06 2011-08-17 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR100618614B1 (ko) * 2003-09-02 2006-09-08 진 장 플렉서블 금속 기판 상의 실리콘 박막 형성 방법
WO2007013571A1 (en) * 2005-07-29 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7700463B2 (en) * 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7572741B2 (en) 2005-09-16 2009-08-11 Cree, Inc. Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
JP2007142167A (ja) * 2005-11-18 2007-06-07 Hitachi Displays Ltd 表示装置およびその製造方法
JP2007281420A (ja) * 2006-03-13 2007-10-25 Sony Corp 半導体薄膜の結晶化方法
TWI299213B (en) * 2006-05-05 2008-07-21 Prime View Int Co Ltd Muti-channel thin film transistor
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
JP2008252068A (ja) 2007-03-08 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US7750345B2 (en) * 2007-05-18 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8048749B2 (en) * 2007-07-26 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7833889B2 (en) * 2008-03-14 2010-11-16 Intel Corporation Apparatus and methods for improving multi-gate device performance
KR100937864B1 (ko) * 2008-03-14 2010-01-21 삼성모바일디스플레이주식회사 프릿 실링 시스템
KR101243920B1 (ko) * 2010-01-07 2013-03-14 삼성디스플레이 주식회사 기판 밀봉에 사용되는 레이저 빔 조사 장치, 기판 밀봉 방법, 및 유기 발광 디스플레이 장치의 제조 방법
KR101399609B1 (ko) 2010-02-05 2014-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
CN102379027A (zh) * 2010-06-21 2012-03-14 松下电器产业株式会社 硅薄膜的结晶化方法以及硅薄膜晶体管器件的制造方法
JP6013773B2 (ja) 2011-05-13 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
CN103186020B (zh) * 2011-12-29 2015-08-26 深圳市光峰光电技术有限公司 激光模组和发光光源
KR102103913B1 (ko) 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI644433B (zh) 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
US9966467B2 (en) 2013-09-27 2018-05-08 Phison Electronics Corp. Integrated circuit and code generating method
TWI521377B (zh) * 2014-07-21 2016-02-11 群聯電子股份有限公司 積體電路、密碼生成的方法以及資料交換的方法
CN104777537B (zh) * 2015-04-03 2017-03-15 中国科学院上海光学精密机械研究所 1×2高效率反射式光栅
US10985278B2 (en) 2015-07-21 2021-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6164672B1 (ja) * 2016-07-19 2017-07-19 国立研究開発法人産業技術総合研究所 半導体装置およびその製造方法
TWI662347B (zh) * 2017-12-14 2019-06-11 友達光電股份有限公司 畫素結構
CN109360858A (zh) * 2018-09-28 2019-02-19 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及修复方法、显示装置
CN112213894B (zh) * 2019-07-12 2023-08-22 夏普株式会社 显示面板用阵列基板的制造方法

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US192956A (en) * 1877-07-10 Improvement in packing bottles
US243A (en) * 1837-06-19 Mill foe
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
JPS5723217A (en) 1980-07-18 1982-02-06 Fujitsu Ltd Manufacture of semiconductor device
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
JPS5815226A (ja) 1981-07-20 1983-01-28 Nec Corp レ−ザアニ−リング法
JPS5886717A (ja) 1981-11-18 1983-05-24 Nec Corp 単結晶シリコン膜形成法
JPS58130517A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 単結晶薄膜の製造方法
JPS58151042A (ja) 1982-03-03 1983-09-08 Fujitsu Ltd 半導体装置の製造方法
US4597060A (en) * 1985-05-01 1986-06-24 Texas Instruments Incorporated EPROM array and method for fabricating
JPH0810668B2 (ja) 1985-10-31 1996-01-31 旭硝子株式会社 多結晶シリコン膜の製造方法
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
FR2634318B1 (fr) * 1988-07-13 1992-02-21 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire integree
JPH02143417A (ja) 1988-11-24 1990-06-01 Sharp Corp 半導体装置の製造方法
JPH03288475A (ja) 1990-04-04 1991-12-18 Seiko Instr Inc 半導体装置の製造方法
JP3150334B2 (ja) 1990-11-15 2001-03-26 セイコーエプソン株式会社 液晶パネル
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
TW222345B (en) * 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
JP2572003B2 (ja) * 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JPH06244208A (ja) 1993-02-19 1994-09-02 Nippondenso Co Ltd 半導体装置の製造方法
JPH06275640A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
US5292683A (en) 1993-06-09 1994-03-08 Micron Semiconductor, Inc. Method of isolating semiconductor devices and arrays of memory integrated circuitry
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985704A (en) * 1993-07-27 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JPH07335904A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW272319B (ko) * 1993-12-20 1996-03-11 Sharp Kk
US6700133B1 (en) * 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3150840B2 (ja) 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP2795195B2 (ja) * 1994-09-28 1998-09-10 信越半導体株式会社 発光素子
JPH0897431A (ja) 1994-09-28 1996-04-12 Fuji Xerox Co Ltd 半導体装置およびその製造方法
US5942768A (en) * 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3727034B2 (ja) 1995-01-13 2005-12-14 株式会社半導体エネルギー研究所 レーザー照射装置
US5854803A (en) 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
JP3216861B2 (ja) 1995-04-10 2001-10-09 シャープ株式会社 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法
TW297138B (ko) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
US5770263A (en) * 1995-11-08 1998-06-23 Micron Technology, Inc. Method for in situ removal of particulate residues resulting from hydrofluoric acid cleaning treatments
US6599790B1 (en) * 1996-02-15 2003-07-29 Semiconductor Energy Laboratory Co., Ltd Laser-irradiation method and laser-irradiation device
JP3841910B2 (ja) 1996-02-15 2006-11-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3522441B2 (ja) * 1996-03-12 2004-04-26 株式会社半導体エネルギー研究所 半導体装置
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP3597331B2 (ja) 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645377B2 (ja) 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US5933735A (en) * 1997-01-16 1999-08-03 United Microelectronics Corp. Semiconductor read-only memory device and method of fabricating the same
JPH11121753A (ja) 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
JP3129264B2 (ja) * 1997-12-04 2001-01-29 日本電気株式会社 化合物半導体電界効果トランジスタ
JPH11177102A (ja) * 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000068520A (ja) 1997-12-17 2000-03-03 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
US6528397B1 (en) 1997-12-17 2003-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
JP4931267B2 (ja) 1998-01-29 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
KR100271813B1 (ko) * 1998-09-28 2000-11-15 구본준 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법
JP2000183351A (ja) 1998-12-11 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
JP4053691B2 (ja) 1999-06-29 2008-02-27 三井化学株式会社 ホスフィンオキシド化合物およびその製造方法
US6617226B1 (en) * 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
TW544743B (en) * 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3897965B2 (ja) 1999-08-13 2007-03-28 株式会社半導体エネルギー研究所 レーザー装置及びレーザーアニール方法
JP4646368B2 (ja) * 1999-08-31 2011-03-09 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2001091941A (ja) 1999-09-20 2001-04-06 Seiko Epson Corp 液晶表示装置およびこれを用いた電子機器
US6410368B1 (en) * 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
JP2001147446A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 液晶表示装置とその製造方法
GB9927287D0 (en) * 1999-11-19 2000-01-12 Koninkl Philips Electronics Nv Top gate thin film transistor and method of producing the same
JP4836333B2 (ja) 2000-01-28 2011-12-14 株式会社半導体エネルギー研究所 半導体装置
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
JP2001274433A (ja) 2000-03-24 2001-10-05 Japan Steel Works Ltd:The シリコン膜の結晶化方法及び多結晶シリコン膜の製造方法並びに多結晶シリコン膜を用いたディバイス
US6747289B2 (en) * 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
JP5057613B2 (ja) 2000-04-27 2012-10-24 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US7662677B2 (en) * 2000-04-28 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US6746901B2 (en) * 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
JP2001324723A (ja) 2000-05-12 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置及びその製造方法。
JP4683761B2 (ja) 2000-05-12 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001332741A (ja) * 2000-05-25 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4058751B2 (ja) 2000-06-20 2008-03-12 日本電気株式会社 電界効果型トランジスタの製造方法
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
JP2002208705A (ja) * 2001-01-09 2002-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2002324808A (ja) 2001-01-19 2002-11-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4071005B2 (ja) 2001-01-29 2008-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6602758B2 (en) 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
TWI261358B (en) 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6780694B2 (en) * 2003-01-08 2004-08-24 International Business Machines Corporation MOS transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746250B1 (ko) * 2005-03-15 2007-08-03 세이코 엡슨 가부시키가이샤 전자 디바이스용 기판, 전자 디바이스용 기판의 제조 방법,표시 장치 및 전자 기기

Also Published As

Publication number Publication date
US20070015323A1 (en) 2007-01-18
US7737506B2 (en) 2010-06-15
CN100409409C (zh) 2008-08-06
KR101018315B1 (ko) 2011-03-04
US20030141521A1 (en) 2003-07-31
CN1435864A (zh) 2003-08-13
TWI272666B (en) 2007-02-01
TW200302511A (en) 2003-08-01
US7105392B2 (en) 2006-09-12

Similar Documents

Publication Publication Date Title
KR101018315B1 (ko) 반도체 장치 및 그 제조방법
US10879272B2 (en) Semiconductor device and semiconductor device production system
JP6709873B2 (ja) 表示パネル、電子機器
KR20030057484A (ko) 반도체 장치 및 그 반도체 장치의 생산 시스템
JP2003289080A (ja) 半導体装置の作製方法
JP4312466B2 (ja) 半導体装置の作製方法
JP4526764B2 (ja) 半導体装置及び半導体装置の生産システム
JP4397599B2 (ja) 半導体装置の作製方法
JP2005340852A (ja) 半導体装置及び電子機器
CN101299412A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee