KR20010077895A - 전자 컴포넌트의 패키징 방법 - Google Patents

전자 컴포넌트의 패키징 방법 Download PDF

Info

Publication number
KR20010077895A
KR20010077895A KR1020000060384A KR20000060384A KR20010077895A KR 20010077895 A KR20010077895 A KR 20010077895A KR 1020000060384 A KR1020000060384 A KR 1020000060384A KR 20000060384 A KR20000060384 A KR 20000060384A KR 20010077895 A KR20010077895 A KR 20010077895A
Authority
KR
South Korea
Prior art keywords
components
film
deformable
deformable film
series
Prior art date
Application number
KR1020000060384A
Other languages
English (en)
Other versions
KR100742553B1 (ko
Inventor
뷔로쟝-마르끄
엘지에르쟈끄
르바일다니엘
르롱크리스띠앙
느귀옌느곡-뛰앙
Original Assignee
트뤼옹-벵-똥 엠.쎄.
톰슨-씨에스에프
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 트뤼옹-벵-똥 엠.쎄., 톰슨-씨에스에프 filed Critical 트뤼옹-벵-똥 엠.쎄.
Publication of KR20010077895A publication Critical patent/KR20010077895A/ko
Application granted granted Critical
Publication of KR100742553B1 publication Critical patent/KR100742553B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
    • B65B11/00—Wrapping, e.g. partially or wholly enclosing, articles or quantities of material, in strips, sheets or blanks, of flexible material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Acoustics & Sound (AREA)
  • Mechanical Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 제 1 면 상의 전기콘택 및 제 2 면 상의 접속패드를 포함하고, 전기콘택과 접속패드를 접속시키는 일련의 제 1 비아홀들 및 일련의 홀들을 포함하는 베이스에 대하여, 적어도 하나의 전자 컴포넌트를 그의 액티브면 측 상으로 실장하는 단계; 전자 컴포넌트 또는 컴포넌트들의 액티브면에 대향하는 면 상에 변형가능한 막을 도포하는 단계; 및 상기 베이스의 상기 제 2 면으로부터 상기 일련의 홀들을 통하여 상기 변형가능한 막을 흡입하여, 상기 전자 컴포넌트 또는 컴포넌트들을 시스하는 전자 컴포넌트의 패키징 방법을 제공한다. 또한, 패키징 방법은 컴포넌트들의 밀봉을 제공하는 무기물 도포 및 실딩을 제공하는 도전성 막의 도포를 더 포함할 수 있다. 이 패키징 방법은 표면 탄성파 필터에 적용된다.

Description

전자 컴포넌트의 패키징 방법{METHOD FOR THE PACKAGING OF ELECTRONIC COMPONENTS}
본 발명은 전자 컴포넌트의 패키징에 관한 것으로, 상세하게는 표면 탄성파 (surface acoustic wave; SAW) 필터, RF 컴포넌트, 센서 등과 같은 표면이 점유될 필요가 없는 컴포넌트의 패키징에 관한 것이며, 더욱더 상세하게는 이러한 종류의 패키징 방법에 관한 것이다.
전자공학에서 특히 무선주파수 도메인 또는 중간주파수 도메인의 필터로서 사용되는 표면파 컴포넌트 (surface wave components; SWC) 는, 이동전화의 주파수대역을 선택하기 위하여, 압전기 기판의 표면 상에서 탄성파의 발생 및 전파원리를 사용한다. 이러한 기능은 탄성파가 전파되는 컴포넌트의 표면 상에서 자유공간을 반드시 준비하도록 한다. 이와 같이, 표면 탄성파 컴포넌트를 보호하기 위한 표준방법은 밀봉된 세라믹 또는 금속팩을 사용한다. 그러나, 이러한 방법은 비용이 높고 비생산적이며, 컴포넌트를 소형화하는데 어려움이 있다.
반도체 컴포넌트 분야에서, CSP (칩-사이즈-패키지 (chip-size package) 또는 칩-스케일 패키지 (chip-scale package)) 기술로서 알려진 조립기술은 고도의 소형화를 부여한다. 소형화 및 비용의 정도 면에서 최근 가장 우수한 기술은, 도 1에 도시된 바와 같은 플립칩 (flip-chip) 실장기술 (당업자에게 공지됨) 을 근거로 한다.
더 상세하게, 플리칩형 콘택 (11, 12) 에 의해서 반도체 컴포넌트 (1) 가 베이스 (2) 에 부착된다. 전기패드 (21, 22) 는 내부 금속 및 비아홀에 의해 베이스를 통하여 전체 컴포넌트 (1) 를 외부회로에 접속한다. 봉지수지 (3) 는 기계적 조립품을 통합시키고 컴포넌트를 보호한다.
그러나, 이러한 방법은 표면파 컴포넌트에 직접적으로 적용할 수 없다 : 왜냐하면, 봉지수지가 컴포넌트와 기판 사이의 틈을 채우기 때문이다. 이것은 표면 탄성파의 전파를 방해한다. 다음으로, 반도체 컴포넌트와는 달리, 활성 표면이 보호되지 않기 때문에, 수지만으로는 수분과 같은 작용제로부터의 외부공격에 대한 충분한 배리어가 될 수 없다.
표면 탄성파 필터의 보다 특정한 분야에서, 지멘스 마쯔시다 컴포넌트 GmbH 사 (firm Siemens Matsushita Component GmbH) 가 칩들을 둘러싸고 칩들 사이의 영역의 기판 상에 위치하는 캡 (cap) 을 형성하는 시스 (sheath) 공정에 의한 컴포넌트 패키징을 제안하였다 (WO 99/43084). 캡은 기판의 용접가능한 프레임에 고정된 금속포일로부터 얻어지거나, 또는 칩들 사이의 기판에 부착된 플라스틱 포일로부터 얻어질 수 있다. 플라스틱 시트의 경우, 금속화되더라도, 실딩 (shielding) 은 밀봉되는 것도 아니고 완전히 차폐되는 것도 아니다.
본 발명은 기판 뿐만 아니라 칩의 후면 및 측면에 부착하는 변형가능한 플라스틱막에 의해 총괄적으로 칩을 시스하는 것을 제시한다. 이 방법은 기판 상에서 칩의 기계적 강도를 승압하는 장점을 갖는다. 또한, 이 방법은 막의 국부적인 제거에 대하여 여기에서 설명되는 단계 이후에, 구조물을 완전히 밀봉하는 연속적인 무기물 도포 (mineral deposition) 를 용이하게 하는 구조물을 나타낸다.결국, 무기물 도포가 금속으로 선택되면, 연속적인 전자기 실딩 (electromagnetic shielding) 이 만들어지고, 이러한 실딩은 기판 상에서 전기적 접지와 직접 콘택될 수 있다.
칩들 사이의 기판뿐만 아니라 칩의 후면 및 측면에 부착하는 변형가능한 막은 높은 기계적 강도를 갖는 모놀리식 유닛 (monolithic unit) 을 형성한다.
도 1은 종래기술에 따른 패키지된 컴포넌트를 예시하는 도면.
도 2a 및 도 2b는 본 발명에 따른 패키징 방법의 단계를 나타내는 도면.
도 3a 및 도 3b는 변형가능한 막의 식각에 의한 전기콘택의 개조를 포함하는 본 발명에 따른 패키징 방법을 나타내는 도면.
도 4a 및 도 4b는 변형가능한 막에 의해 이전에 피복된 컴포넌트를 두꺼운 수지에 의해 최종 보호하고, 이들을 개별화하기 위하여 컴포넌트들을 절단하는 단계를 나타내는 도면.
도 5는 제 2 변형가능한 막에 의한 최종보호 단계를 나타내는 도면.
※ 도면의 주요 부분에 대한 부호의 설명
10 : 컴포넌트 20 : 보드
40 : 변형가능한 막 50 : 홀
60 : 도전성 막 70 : 봉지수지
101, 102, 201, 202 : 접속패드 103, 104: 전기콘택
105, 106 : 도전성 소자 301, 302 : 비아홀
본 발명의 목적은 제 1 면 상의 전기콘택 및 제 2 면 상의 접속패드를 포함하고, 전기콘택과 상기 접속패드를 접속시키는 일련의 제 1 비아홀들 및 일련의 홀들을 포함하는 베이스에 대하여, 적어도 하나의 전자 컴포넌트를 그의 액티브면 측 상으로 실장하는 단계; 전자 컴포넌트 또는 컴포넌트들의 액티브면에 대향하는 면 상에 변형가능한 막을 도포하는 단계; 및 베이스의 제 2 면으로부터 일련의 홀들을 통하여 변형가능한 막을 흡입하여, 전자 컴포넌트 또는 컴포넌트들을 시스하고 이 컴포넌트들을 변형가능한 막과 콘택으로 배치하여 고체 조립품을 형성하는 단계를 포함하는 전자 컴포넌트의 패키징 방법을 제공하는 것이다.
본 발명의 일 변형에 의하면, 본 발명의 방법은 컴포넌트를 완전히 시스함으로써 완전한 밀봉특성을 제공하기 위하여, 무기물 도포를 가능하게 하는 칩들 사이의 구역에서 기판 상의 막을 전체적으로 제거하는 단계를 더 포함할 수 있다. 금속 도포의 경우, 이 단계는 전기적 접지의 개조를 제공함으로써 효율적인 전자기 실딩도 제공한다.
본 발명의 목적은 제 1 면 상의 전기콘택 및 제 2 면 상의 접속패드를 포함하고, 상기 전기콘택과 상기 접속패드를 접속시키는 일련의 제 1 비아홀들 및 일련의 홀들을 포함하는 베이스에 대하여, 전자 컴포넌트들을 액티브면측 상으로 일괄 실장하는 단계; 상기 전자 컴포넌트들의 상기 액티브면에 대향하는 모든 면 상에 변형가능한 막을 도포하는 단계; 상기 베이스의 상기 제 2 면으로부터 상기 일련의 홀들을 통하여 상기 변형가능한 막을 흡입하여, 상기 전자 컴포넌트들을 시스하는 단계; 상기 전자 컴포넌트들을 밀봉하여 보호하기 위하여 상기 변형가능한 막 상에 봉지수지를 도포하는 단계; 및 상기 패키지된 전자 컴포넌트들을 개별화하기 위하여 상기 수지/변형가능한 막/베이스에 의해 형성된 유닛을 절단하는 단계를 포함하는 패키지된 전자 컴포넌트들의 일괄 제조방법이다.
본 발명의 일 변형에 의하면, 컴포넌트 또는 컴포넌트들은 표면 탄성파 장치이다.
유리하게, 변형가능한 막의 흡입은 열처리 단계 및/또는 변형가능한 막의 표면에 압력을 가하는 단계와 결합된다.
본 발명의 일 변형에 의하면, 패키징 방법은 변형가능한 막의 최상부에 밀봉을 제공하기 위한 무기물의 도포를 더 포함한다.
유리하게, 패키징 방법은 컴포넌트들의 실딩을 제공하기 위하여 변형가능한 막의 최상부에 도전성 막의 도포도 포함할 수 있다.
또한, 패키징 방법은 도포된 도전성 막의 최상부에 (제 1 변형가능한 막과 동일한) 제 2 변형가능한 막의 도포도 포함할 수 있다. 유리하게, 제 2 막은 도전성 무기물 입자로 채워진 폴리머막일 수 있다. 이에 따라, 이 제 2 막은외부와 콘택하는 표준 패키징 수지를 대신할 수 있다.
탄성파의 전파를 위한 자유공간을 유지하는 것이 필수적인 표면 탄성파 컴포넌트의 경우에 특히 적합한 패키지된 전자 컴포넌트의 일괄 제조방법을 설명한다.
제조방법은 보드 (20) 상에 일괄적으로 컴포넌트 (10) 가 실장되는 도 2a 에 나타낸 제 1 단계를 포함한다. 이 보드는 외부면이라 칭하는 그것의 면들 중 하나의 면 상의 접속패드 (201, 202) 및 외부면에 대향하는 면 상의 접속패드 (101, 102) 를 갖는다. 후자의 패드 (101, 102) 는 제 1 도전성 비아홀 (301, 302) 및 중간 도전성 소자 (105, 106) 에 의해서 ≪플립칩≫ 형 실장에 의해 컴포넌트 (10) 의 전기콘택 (103, 104) 의 외부를 접속하는데 사용된다. 이 중간 도전성 소자는 금으로 이루어진 금속볼이거나 또는 솔더볼일 수 있다. 전기콘택 공정은 열압축, 본딩 또는 초음파 솔더링에 의해 행해질 수 있다.
도 2b에 도시된 바와 같이, 제 2 단계에서, 모든 컴포넌트 상에 변형가능한 막 (40) 이 도포된다. 보드 (20) 에서 만들어진 일련의 홀들을 통하여 흡입하는 것에 의해, 이 막은 적합하게 되고 컴포넌트들을 시스한다. 예컨대, 이 막은 변형가능한 플라스틱막일 수 있다. 흡입 공정은 열처리 공정 및/또는 막의 표면에 압력을 가하는 공정과 동시에 유리하게 수행되어 막의 변형을 향상시킬 수 있다. 일반적으로, 흡입 공정은 진공하에서의 압력솥에서 행해질 수 있다. 바람직하게, 변형가능한 막은 약 백 마이크론의 두께를 가질 수 있는 매우 얇은 막이다. 이를 달성하기 위하여, 유리하게 컴포넌트를 향하고 있는 막의 전체면 상부, 또는 모든 보드 또는 보드의 일부분 상에 미리 도포된 접착제를 사용하는 것이 가능하다. 또한, 온도 및 압력의 영향에 의해 실행될 수 있는 (열가소성막과 같은) 열접착 특성을 가지는 막을 사용하는 것도 가능하다. 특히, 이 막은 듀퐁에 의한 피라럭스 (Pyralux by Du Pont), 에이블스틱에 의한 에이블필름 (Ablefilm by Ablestik) 또는 아파메탈에 의한 스테이스틱 (Stay stick by Apha Metals) 일 수 있다. 선택적으로, 이 막은 도전성일 수 있다. 특히, 이 막은 도전성 입자들로 채워진 폴리머 또는 막의 면들 중 하나의 면 상에서 금속화된 막일 수 있다. 또한, 이 막은 각각의 특성을 병합하기 위하여 몇 개의 층으로 구성될 수 있다. 예컨대, 수분 배리어 특성을 갖는 도전성 막 또는 무기물층을 사용하는 것이 가능하며, 각각의 층들은 수십 마이크론 내지 수 마이크론 범위의 매우 작은 두께를 갖는다.
무기물층은 진공 분산 도포 (vacuum spray deposition) 또는 진공 플라즈마 도포에 의해 도포된 SiO2, SiN 유형일 수 있다. 또한, 수분에 대한 보호를 얻기 위하여 파릴렌형 유기물층 (parylene type organic layer) 을 도포하는 것도 가능하다.
특히 도전성 막을 사용하는 가치는 컴포넌트에 도전성 막이 전자기 실딩을 제공한다는 것이다. 이 층이 접지에 접속되어야 한다면, 베이스의 접지 패드에 대응하는 도전성 구역을 자유롭게 하기 위하여 변형가능한 막 (40) 에서 식각을 행하는 것이 가능하다. 이 구멍은 예컨대 레이저 또는 기계적 드릴링 (drilling; 부분적 절단) 에 의해 만들어질 수 있다. 더 상세하게, 도 3a 는 흡입이 소켓(socket) 에 대하여 변형가능한 막을 배치하는 홀 (50) 을 포함하는 베이스의 상면도를 나타낸다. 접지링 (107) 은 도 3b의 AA' 축에 따른 단면도에 나타낸 바와 같이 접지패드에 대응한다. 변형가능한 막 (40) 은 도 3a 에서 명백하게 나타낸 바와 같이, 소켓의 일부분, 특히 접지링의 일부분 상에서 식각된다. 이에 따라, 후속 도전성 막의 도포 동안, 패드 (107) 에서 전기콘택을 다시 하는 것이 가능하게 된다.
또한, 본 발명에 따른 방법은 전체 플레이트 상에서, 도포된 도전성 막 (60) 및 변형가능한 막 (40) 의 최상부에서 무기물 입자로 충전된 에폭시 수지 형태일 수 있는 봉지수지 (70) 의 캐스팅에 의해 얻어지는 최종 보호단계를 더 포함한다. 그래서, 이전에 도포된 변형가능한 막은 도 4a 에 도시된 바와 같이, 봉지수지가 베이스와 컴포넌트 사이를 관통하는 것을 방지하는 배리어이다.
그런 다음, 표준 방식으로, 컴포넌트가 보드 상에서 전기적으로 테스트되고, 개별적으로 표시된 다음, 도 4b에 도시된 바와 같이 기계적 절단에 의해 분리될 수 있다.
이에 따라, 본 발명에 따른 일괄 패키징 방법은 변형가능한 막의 낮은 두께로 인하여 고도의 집적도를 제공한다. 또한, 막 및 피복 수지는 조립품의 기계적 강도를 승압시켜, 이러한 방법이 (플립칩 형태의 조립품으로 표준 밀봉팩에서 패키징된 경우가 아닌) 대형화된 표면 탄성파 컴포넌트와 완전히 호환할 수 있도록 한다.
본 발명의 또 다른 변형에 의하면, 컴포넌트 또는 컴포넌트들에 대한 밀봉보호 기능을 얻기 위하여, 두꺼운 수지 대신에, 제 2 변형가능한 막의 도포가 사용될 수 있다. 이러한 목적에 대한 도 5는 제 1 변형가능한 막 (40) 의 표면 상에 그 자체로 도포되는, 제 2 변형가능한 막 (80) 이 도전성 막 (60) 의 최상부에 도포되는 형상을 나타낸다.
본 발명에 의하면, 기판 뿐만 아니라 칩의 후면 및 측면에 부착하는 변형가능한 플라스틱막에 의해 총괄적으로 칩을 시스한다. 이에 따라, 기판 상에서 칩의 기계적 강도를 승압하는 장점을 갖는다.

Claims (16)

  1. 전자 컴포넌트의 패키징 방법으로서,
    제 1 면 상의 전기콘택 및 제 2 면 상의 접속패드를 포함하고, 상기 전기콘택과 상기 접속패드를 접속시키는 일련의 제 1 비아홀들 및 일련의 홀들을 포함하는 베이스에 대하여, 적어도 하나의 전자 컴포넌트를 그의 액티브면측 상으로 실장하는 단계;
    상기 전자 컴포넌트 또는 컴포넌트들의 상기 액티브면에 대향하는 면 상에 변형가능한 막을 도포하는 단계; 및
    상기 베이스의 상기 제 2 면으로부터 상기 일련의 홀들을 통하여 상기 변형가능한 막을 흡입하여, 상기 전자 컴포넌트 또는 컴포넌트들을 시스하고 이 컴포넌트들을 상기 변형가능한 막과 콘택으로 배치하여 고체 조립품을 형성하는 단계를 포함하는 것을 특징으로 하는 패키징 방법.
  2. 제 1 항에 있어서,
    상기 컴포넌트 또는 컴포넌트들은 표면 탄성파 장치인 것을 특징으로 하는 패키징 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 실장하는 단계는 솔더된 금속 비드들 (beads) 에 의해 행해지는 것을특징으로 하는 패키징 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 흡입과 동시에 열처리 단계를 포함하는 것을 특징으로 하는 패키징 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 흡입은 상기 막의 표면에 압력을 가하여 수행되는 것을 특징으로 하는 패키징 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 변형가능한 막은 상기 전자 컴포넌트 또는 컴포넌트들의 상기 액티브면에 대향하는 상기 면과 접속하는 면 상에서 접착성을 갖는 것을 특징으로 하는 패키징 방법.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 변형가능한 막은 열가소성막인 것을 특징으로 하는 패키징 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 변형가능한 막은 도전성 막인 것을 특징으로 하는 패키징 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 변형가능한 막은 수십 마이크론 정도의 두께를 갖는 것을 특징으로 하는 패키징 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 변형가능한 막 상에 무기물 도포를 더 포함하는 것을 특징으로 하는 패키징 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 컴포넌트들을 실딩하기 위한 도전성 막의 도포를 포함하는 것을 특징으로 하는 패키징 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 전기콘택의 변형을 제공하기 위하여 적어도 소정의 접속부에서 상기 변형가능한 막을 국부적으로 절단하는 단계를 포함하는 것을 특징으로 하는 패키징 방법.
  13. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 전자 컴포넌트 또는 컴포넌트들을 밀봉하여 보호하기 위하여, 상기 변형가능한 막 상에 두꺼운 봉지수지를 도포하는 단계를 포함하는 것을 특징으로 패키징 방법.
  14. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 전자 컴포넌트 또는 컴포넌트들을 밀봉하여 보호하기 위하여, 상기 변형가능한 막 상에 제 2 변형가능한 막을 도포하는 단계를 포함하는 것을 특징으로 하는 패키징 방법.
  15. 제 14 항에 있어서,
    상기 제 2 변형가능한 막은 도전성 무기물 입자로 충전된 폴리머인 것을 특징으로 하는 패키징 방법.
  16. 패키지된 전자 컴포넌트들의 일괄 제조방법으로서,
    제 1 면 상의 전기콘택 및 제 2 면 상의 접속패드를 포함하고, 상기 전기콘택과 상기 접속패드를 접속시키는 일련의 제 1 비아홀들 및 일련의 제 2 홀들을 포함하는 베이스에 대하여, 전자 컴포넌트들을 액티브면측 상으로 일괄 실장하는 단계;
    상기 전자 컴포넌트들의 상기 액티브면에 대향하는 모든 면 상에 변형가능한 막을 도포하는 단계;
    상기 베이스의 제 2 면으로부터 상기 일련의 홀들을 통하여 상기 변형가능한막을 흡입하여, 상기 전자 컴포넌트들을 시스하는 단계;
    상기 전자 컴포넌트들을 밀봉하여 보호하기 위하여 상기 변형가능한 막 상에 봉지수지를 도포하는 단계; 및
    상기 패키지된 전자 컴포넌트들을 개별화하기 위하여 상기 수지/변형가능한 막/베이스에 의해 형성된 유닛을 절단하는 단계를 포함하는 것을 특징으로 하는 제조방법.
KR1020000060384A 1999-10-15 2000-10-13 전자 컴포넌트의 패키징 방법 KR100742553B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9912916 1999-10-15
FR9912916A FR2799883B1 (fr) 1999-10-15 1999-10-15 Procede d'encapsulation de composants electroniques

Publications (2)

Publication Number Publication Date
KR20010077895A true KR20010077895A (ko) 2001-08-20
KR100742553B1 KR100742553B1 (ko) 2007-07-25

Family

ID=9551001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000060384A KR100742553B1 (ko) 1999-10-15 2000-10-13 전자 컴포넌트의 패키징 방법

Country Status (10)

Country Link
US (1) US6492194B1 (ko)
EP (1) EP1093159A1 (ko)
JP (1) JP2001176995A (ko)
KR (1) KR100742553B1 (ko)
CN (1) CN1206807C (ko)
CA (1) CA2321360C (ko)
FR (1) FR2799883B1 (ko)
HK (1) HK1037431A1 (ko)
SG (1) SG102597A1 (ko)
TW (1) TW200503126A (ko)

Families Citing this family (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2789822B1 (fr) 1999-02-12 2001-06-08 Thomson Csf Dispositif a ondes de surface connecte a une embase avec un adhesif conducteur
DE10006446A1 (de) * 2000-02-14 2001-08-23 Epcos Ag Verkapselung für ein elektrisches Bauelement und Verfahren zur Herstellung
US20020097562A1 (en) * 2000-12-18 2002-07-25 Tdk Corporation Electronic device and manufacturing same
FR2818170B1 (fr) * 2000-12-19 2003-03-07 Thomson Csf Procede de fabrication d'une sonde acoustique multielements utilisant un film polymere metallise et ablate comme plan de masse
US6900383B2 (en) * 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
DE10136743B4 (de) * 2001-07-27 2013-02-14 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes
DE10137619A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Abdeckelement für Baugruppen
DE10137618A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen
DE10137666A1 (de) 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen und Verfahren zu ihrer Herstellung
DE10137667B4 (de) 2001-08-01 2010-05-20 Qimonda Ag Schutzvorrichtung für Baugruppen mit Abstandhalter
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
DE10142542A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Anordnung eines Halbleiterchips in einem Gehäuse, Chipkarte und Chipmodul
DE10152343B4 (de) * 2001-10-24 2011-08-11 Epcos Ag, 81669 Verfahren zur Verkapselung eines elektrischen Bauelementes und verkapseltes Oberflächenwellenbauelement
WO2003032484A1 (de) * 2001-09-28 2003-04-17 Epcos Ag Verfahren zur verkapselung eines elektrischen bauelementes und damit verkapseltes oberflächenwellenbauelement
US6649446B1 (en) * 2001-11-29 2003-11-18 Clarisay, Inc. Hermetic package for multiple contact-sensitive electronic devices and methods of manufacturing thereof
JP3907461B2 (ja) * 2001-12-03 2007-04-18 シャープ株式会社 半導体モジュールの製造方法
KR100431181B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
KR100431180B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
DE10209204B4 (de) * 2002-03-04 2009-05-14 Infineon Technologies Ag Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
JP4166997B2 (ja) * 2002-03-29 2008-10-15 富士通メディアデバイス株式会社 弾性表面波素子の実装方法及び樹脂封止された弾性表面波素子を有する弾性表面波装置
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
CA2485185A1 (en) * 2002-05-23 2003-12-04 Schott Ag Method for producing a component comprising a conductor structure that is suitable for use at high frequencies
DE10236184A1 (de) * 2002-08-07 2004-02-19 Infineon Technologies Ag Halbleiterbauelement
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
JP3702961B2 (ja) 2002-10-04 2005-10-05 東洋通信機株式会社 表面実装型ｓａｗデバイスの製造方法
DE10247315B4 (de) * 2002-10-10 2005-12-15 Schott Ag TO-Gehäuse für Hochfrequenzanwendungen - Verdrahtungsträger aus Keramik
JP2004201285A (ja) * 2002-12-06 2004-07-15 Murata Mfg Co Ltd 圧電部品の製造方法および圧電部品
DE10300958A1 (de) * 2003-01-13 2004-07-22 Epcos Ag Modul mit Verkapselung
JP2004221232A (ja) * 2003-01-14 2004-08-05 Nitto Denko Corp 半導体装置および半導体装置の製造方法
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
FR2852190B1 (fr) * 2003-03-03 2005-09-23 Procede de fabrication d'un composant ou d'un module electronique et composant ou module correspondant
JP2004304622A (ja) * 2003-03-31 2004-10-28 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
DE10319541A1 (de) * 2003-04-30 2004-07-08 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE10329329B4 (de) * 2003-06-30 2005-08-18 Siemens Ag Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung
FR2857156B1 (fr) * 2003-07-03 2005-09-02 Temex Sa Procede de fabrication de composants electroniques d'epaisseur reduite
JP4180985B2 (ja) 2003-07-07 2008-11-12 富士通メディアデバイス株式会社 弾性表面波デバイス及びその製造方法
DE10332009B4 (de) 2003-07-14 2008-01-31 Infineon Technologies Ag Halbleiterbauelement mit elektromagnetischer Abschirmvorrichtung
KR100541084B1 (ko) * 2003-08-20 2006-01-11 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법 및 그에 사용되는패키지 시트
US7239023B2 (en) * 2003-09-24 2007-07-03 Tai-Saw Technology Co., Ltd. Package assembly for electronic device
KR100541087B1 (ko) * 2003-10-01 2006-01-10 삼성전기주식회사 마이크로 디바이스를 위한 웨이퍼 레벨 패키지 및 제조방법
US20050093175A1 (en) * 2003-11-03 2005-05-05 Martin Reiss Arrangement for improving the reliability of semiconductor modules
TWI263403B (en) * 2004-01-22 2006-10-01 Murata Manufacturing Co Electronic component manufacturing method
US6992400B2 (en) * 2004-01-30 2006-01-31 Nokia Corporation Encapsulated electronics device with improved heat dissipation
WO2005101501A1 (de) * 2004-04-19 2005-10-27 Siemens Aktiengesellschaft Mit einer metallschicht gebildetes gehäuse
DE102004020204A1 (de) 2004-04-22 2005-11-10 Epcos Ag Verkapseltes elektrisches Bauelement und Verfahren zur Herstellung
JP4062280B2 (ja) * 2004-05-12 2008-03-19 エプソントヨコム株式会社 表面実装型ｓａｗデバイスの製造方法
JP4593187B2 (ja) * 2004-07-13 2010-12-08 新日鐵化学株式会社 半導体装置の製造方法
US7608789B2 (en) * 2004-08-12 2009-10-27 Epcos Ag Component arrangement provided with a carrier substrate
DE102004057493A1 (de) * 2004-11-29 2006-06-01 Siemens Ag Umhüllung von auf einem Substrat angeordneten Bauelementen
JP4657914B2 (ja) * 2005-01-26 2011-03-23 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
DE102005008512B4 (de) 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
DE102005008511B4 (de) 2005-02-24 2019-09-12 Tdk Corporation MEMS-Mikrofon
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
CN101151802B (zh) * 2005-04-01 2010-08-25 松下电器产业株式会社 弹性表面波装置及其制造方法
KR100691160B1 (ko) * 2005-05-06 2007-03-09 삼성전기주식회사 적층형 표면탄성파 패키지 및 그 제조방법
DE102005037869B4 (de) * 2005-08-10 2007-05-31 Siemens Ag Anordnung zur hermetischen Abdichtung von Bauelementen und Verfahren zu deren Herstellung
DE102005050398A1 (de) * 2005-10-20 2007-04-26 Epcos Ag Gehäuse mit Hohlraum für ein mechanisch empfindliches elektronisches Bauelement und Verfahren zur Herstellung
US20070090459A1 (en) * 2005-10-26 2007-04-26 Motorola, Inc. Multiple gate printed transistor method and apparatus
DE102005053767B4 (de) 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
DE102005053765B4 (de) 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
DE102006012232B4 (de) * 2006-02-20 2008-01-24 Siemens Ag Verfahren zur selektiven Herstellung von Folienlaminaten zum Packaging und zur Isolation von ungehäusten elektronischen Bauelementen und Leiterbahnen
DE102006040724A1 (de) 2006-08-31 2008-03-06 Siemens Ag Verfahren und Vorrichtung zum Herstellen eines elektronischen Moduls und elektronisches Modul
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US7687895B2 (en) * 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
US20090079057A1 (en) * 2007-09-24 2009-03-26 Infineon Technologies Ag Integrated circuit device
JP5098851B2 (ja) * 2007-12-25 2012-12-12 日立化成工業株式会社 積層型封止用フィルム
CN101468787B (zh) * 2007-12-28 2011-05-04 财团法人工业技术研究院 电声感知微机电系统的超薄型封装结构
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8008753B1 (en) * 2008-04-22 2011-08-30 Amkor Technology, Inc. System and method to reduce shorting of radio frequency (RF) shielding
US7981730B2 (en) * 2008-07-09 2011-07-19 Freescale Semiconductor, Inc. Integrated conformal shielding method and process using redistributed chip packaging
US8410584B2 (en) 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
FR2940588B1 (fr) * 2008-12-19 2011-01-07 St Microelectronics Grenoble Ensemble multicomposant blinde a montage en surface
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP5003802B2 (ja) * 2010-07-22 2012-08-15 パナソニック株式会社 Ｓａｗデバイスとその製造方法
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
TW201209937A (en) * 2010-08-27 2012-03-01 Powertech Technology Inc Method for manufacturing chip package
WO2012057137A1 (ja) * 2010-10-28 2012-05-03 京セラ株式会社 電子装置
US8279625B2 (en) * 2010-12-14 2012-10-02 Apple Inc. Printed circuit board radio-frequency shielding structures
DE102010054782A1 (de) 2010-12-16 2012-06-21 Epcos Ag Gehäustes elektrisches Bauelement
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI525782B (zh) * 2011-01-05 2016-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
CN102655096A (zh) * 2011-03-03 2012-09-05 力成科技股份有限公司 芯片封装方法
EP2685797B1 (en) * 2011-05-06 2017-12-13 Huawei Device Co., Ltd. Composite material and electron device
US9179538B2 (en) 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate
WO2013035819A1 (ja) * 2011-09-08 2013-03-14 株式会社村田製作所 電子部品モジュール及び該電子部品モジュールの製造方法
JP5693515B2 (ja) * 2012-01-10 2015-04-01 エイチズィーオー・インコーポレーテッド 内部耐水性被覆を備える電子デバイス
US20130196539A1 (en) * 2012-01-12 2013-08-01 John Mezzalingua Associates, Inc. Electronics Packaging Assembly with Dielectric Cover
TWI484897B (zh) * 2012-01-20 2015-05-11 Lite On Technology Corp 散熱結構與具有此散熱結構的電子裝置
JP5982921B2 (ja) * 2012-03-22 2016-08-31 日本電気株式会社 中空パッケージの製造方法及び中空パッケージ
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
CN102970831B (zh) * 2012-11-27 2015-11-25 谢忠 一种ic卡电子芯片与柔性线路板的真空吸附连接绑定工艺
WO2014139590A1 (en) * 2013-03-15 2014-09-18 Epcos Ag Reactance filter comprising acoustic waves resonators
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
US9781842B2 (en) * 2013-08-05 2017-10-03 California Institute Of Technology Long-term packaging for the protection of implant electronics
JP5576542B1 (ja) * 2013-08-09 2014-08-20 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
JP6223085B2 (ja) * 2013-09-13 2017-11-01 新日本無線株式会社 半導体装置の製造方法
JP6223084B2 (ja) * 2013-09-13 2017-11-01 新日本無線株式会社 半導体装置およびその製造方法
CN103579202B (zh) * 2013-11-20 2016-06-01 华进半导体封装先导技术研发中心有限公司 有机基板半导体器件电磁屏蔽结构及制作方法
US10109592B2 (en) * 2013-11-26 2018-10-23 Infineon Technologies Ag Semiconductor chip with electrically conducting layer
US20150287697A1 (en) 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
CN103928409B (zh) * 2014-03-17 2017-01-04 江苏省宜兴电子器件总厂 一种集成电路倒扣焊气密性封装结构
US10319890B2 (en) * 2015-01-26 2019-06-11 Cooledge Lighting Inc. Systems for adhesive bonding of electronic devices
US10242957B2 (en) * 2015-02-27 2019-03-26 Qualcomm Incorporated Compartment shielding in flip-chip (FC) module
DE102015121979B4 (de) * 2015-12-16 2022-08-18 Rf360 Technology (Wuxi) Co., Ltd. Gehäuse für ein elektrisches Bauelement und Verfahren zur Herstellung eines Gehäuses für ein elektrisches Bauelement
KR102497577B1 (ko) * 2015-12-18 2023-02-10 삼성전자주식회사 반도체 패키지의 제조방법
US9953929B2 (en) 2016-03-18 2018-04-24 Intel Corporation Systems and methods for electromagnetic interference shielding
CN105870104A (zh) * 2016-03-30 2016-08-17 江苏长电科技股份有限公司 一种具有电磁屏蔽功能的封装结构
CN105810666A (zh) * 2016-03-30 2016-07-27 江苏长电科技股份有限公司 一种具有电磁屏蔽功能的封装结构的制作方法
DE102016125208A1 (de) * 2016-12-21 2018-06-21 Snaptrack, Inc. Duplexer-Komponente mit hoher Unterdrückung von Signalen zwischen einem Eingangs- und Ausgangsanschluss
KR20180107877A (ko) * 2017-03-23 2018-10-04 삼성전기주식회사 반도체 패키지 및 그의 제조 방법
US10211072B2 (en) * 2017-06-23 2019-02-19 Applied Materials, Inc. Method of reconstituted substrate formation for advanced packaging applications
US10510679B2 (en) 2017-06-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
JP7001096B2 (ja) * 2017-08-21 2022-01-19 株式会社村田製作所 電子部品モジュール及び電子部品モジュールの製造方法
CN108022886A (zh) * 2017-11-30 2018-05-11 深圳华远微电科技有限公司 一种倒装芯片式滤波器的封装结构
DE102018104279A1 (de) * 2018-02-26 2019-08-29 Tdk Electronics Ag Elektronische Vorrichtung
US11034068B2 (en) * 2018-04-30 2021-06-15 Raytheon Company Encapsulating electronics in high-performance thermoplastics
JP7265321B2 (ja) 2018-06-21 2023-04-26 デクセリアルズ株式会社 半導体装置及び半導体装置の製造方法
US10741501B1 (en) 2018-10-22 2020-08-11 Keysight Technologies, Inc. Systems and methods for sheathing electronic components
JP7510405B2 (ja) * 2019-03-11 2024-07-03 積水化学工業株式会社 コーティング剤、および該コーティング剤を用いたモジュールの製造方法
CN110098130B (zh) * 2019-03-13 2021-11-23 通富微电子股份有限公司 一种系统级封装方法及封装器件
CN110248298A (zh) * 2019-05-13 2019-09-17 苏州捷研芯纳米科技有限公司 硅麦克风及其加工方法
CN112309873B (zh) * 2019-07-26 2023-11-10 江苏长电科技股份有限公司 电磁屏蔽封装结构及其封装方法
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
CN110752191B (zh) * 2019-10-29 2022-02-01 维沃移动通信有限公司 器件封装模块、器件封装模块的制备方法及电子设备
DE102019130209A1 (de) 2019-11-08 2021-05-12 Tdk Corporation Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
CN111048426A (zh) * 2019-12-31 2020-04-21 中芯集成电路（宁波）有限公司 一种电磁屏蔽结构的制造方法
US11605571B2 (en) * 2020-05-29 2023-03-14 Qualcomm Incorporated Package comprising a substrate, an integrated device, and an encapsulation layer with undercut

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2538961B1 (fr) 1982-12-30 1985-07-12 Europ Composants Electron Embase pour circuit integre
FR2539249B1 (fr) 1983-01-07 1986-08-22 Europ Composants Electron Boitier a dissipation thermique elevee notamment pour microelectronique
JPS60241237A (ja) * 1984-05-15 1985-11-30 Mitsubishi Electric Corp 混成集積回路装置
FR2605139A1 (fr) 1986-10-10 1988-04-15 Europ Composants Electron Condensateur du type a film de polymere et a stabilite en temperature elevee
FR2627008B1 (fr) 1988-02-05 1990-06-08 Europ Composants Electron Procede d'impregnation de condensateurs electrolytiques par des sels de tetracyanoquinodimethane
FR2666173A1 (fr) 1990-08-21 1992-02-28 Thomson Csf Structure hybride d'interconnexion de circuits integres et procede de fabrication.
FR2670021B1 (fr) 1990-12-04 1994-03-04 Thomson Csf Procede de realisation de microlentilles pour applications optiques.
JP2817425B2 (ja) * 1991-03-25 1998-10-30 松下電工株式会社 半導体装置の実装方法
FR2685080B1 (fr) 1991-12-17 1995-09-01 Thomson Csf Capteur mecanique comprenant un film de polymere.
JPH05218230A (ja) * 1992-01-30 1993-08-27 Nec Corp 半導体装置
US5410789A (en) * 1992-11-13 1995-05-02 Murata Manufacturing Co., Ltd. Method of manufacturing piezoelectric-resonator having vibrating spaces formed therein
FR2701602B1 (fr) 1993-02-12 1995-03-31 Thomson Csf Détecteur thermique comprenant un isolant thermique en polymère expansé.
FR2702309B1 (fr) 1993-03-05 1995-04-07 Thomson Csf Procédé de fabrication d'une sonde acoustique multiéléments, notamment d'une sonde d'échographie.
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
US6262513B1 (en) * 1995-06-30 2001-07-17 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
FR2740933B1 (fr) 1995-11-03 1997-11-28 Thomson Csf Sonde acoustique et procede de realisation
FR2745973B1 (fr) 1996-03-08 1998-04-03 Thomson Csf Memoire de masse et procede de fabrication de memoire de masse
CA2255961A1 (en) * 1996-05-24 1997-12-04 Siemens Matsushita Components Gmbh & Co. Kg Electronic component, in particular a component using acoustical surface acoustic waves
JPH10125825A (ja) * 1996-10-23 1998-05-15 Nec Corp チップ型デバイスの封止構造およびその封止方法
KR19990015279U (ko) * 1997-10-14 1999-05-15 왕중일 표면 탄성파 필터의 표면실장형 패키지
KR19990015277U (ko) * 1997-10-14 1999-05-15 왕중일 표면탄성파 필터의 패키지
DE19806818C1 (de) * 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
JP2001053092A (ja) * 1999-08-13 2001-02-23 Japan Radio Co Ltd パッケージ、デバイス及びその製造方法

Also Published As

Publication number Publication date
CN1293485A (zh) 2001-05-02
EP1093159A1 (fr) 2001-04-18
TW200503126A (en) 2005-01-16
CN1206807C (zh) 2005-06-15
FR2799883A1 (fr) 2001-04-20
JP2001176995A (ja) 2001-06-29
CA2321360A1 (fr) 2001-04-15
KR100742553B1 (ko) 2007-07-25
CA2321360C (fr) 2009-02-10
US6492194B1 (en) 2002-12-10
HK1037431A1 (en) 2002-02-08
FR2799883B1 (fr) 2003-05-30
SG102597A1 (en) 2004-03-26

Similar Documents

Publication Publication Date Title
KR20010077895A (ko) 전자 컴포넌트의 패키징 방법
US9056760B2 (en) Miniaturized electrical component comprising an MEMS and an ASIC and production method
US7518201B2 (en) Method for encapsulating an electrical component, and surface acoustic wave device encapsulated using said method
KR100695255B1 (ko) 전자 부품 및 그 제조 방법
KR100587829B1 (ko) 전자 컴포넌트, 특히 표면 탄성파로 작동하는 표면파 컴포넌트를 제조하기 위한 방법
US7552532B2 (en) Method for hermetically encapsulating a component
US6852561B2 (en) Encapsulated surface acoustic wave component and method of collective fabrication
US20070040281A1 (en) Semiconductor device and method of producing the same
KR101016531B1 (ko) 소자 실장 기판 및 그 제조 방법
KR100663142B1 (ko) 탄성 표면파 장치
CN218385188U (zh) 气密性晶圆级芯片封装结构及模组、电路板和电子设备
JP2002334954A (ja) 電子装置およびその製造方法ならびに電子部品保護用キャップおよびその製造方法
JP2004153412A (ja) 弾性表面波装置及びその製造方法
JP3538526B2 (ja) 半導体集積回路装置
US8093101B2 (en) Electronic device and method of fabricating the same
CN114361051A (zh) 一种多芯片正装重置晶圆级封装结构及方法
KR20060115531A (ko) 기밀특성이 우수한 표면탄성파 소자 패키지 및 그 제조방법
JP4556637B2 (ja) 機能素子体
JP3141020B2 (ja) 半導体装置の製造方法及び半導体装置
JP2008147368A (ja) 半導体装置
CN216120296U (zh) 一种扇出型封装结构和射频模组
JP2006147726A (ja) 回路モジュール体及びその製造方法
CN219018789U (zh) 一种空腔滤波器封装结构、电路板及电子产品
JP2010212379A (ja) 電子部品モジュール及びその製造方法
CN115865023A (zh) 一种芯片级波滤器封装结构及其封装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20110630

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee