KR19980024397A - 질화물계 반도체소자 및 그 제조방법 - Google Patents

질화물계 반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR19980024397A
KR19980024397A KR1019970046045A KR19970046045A KR19980024397A KR 19980024397 A KR19980024397 A KR 19980024397A KR 1019970046045 A KR1019970046045 A KR 1019970046045A KR 19970046045 A KR19970046045 A KR 19970046045A KR 19980024397 A KR19980024397 A KR 19980024397A
Authority
KR
South Korea
Prior art keywords
layer
type
xyz
nmpnas
nitride
Prior art date
Application number
KR1019970046045A
Other languages
English (en)
Inventor
리사 스기우라
마리코 스즈키
가즈히코 이타야
히데토시 후지모토
조지 니시오
존 레니에
히데토 스가와라
Original Assignee
니시무로 타이조
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이조, 가부시키가이샤 도시바 filed Critical 니시무로 타이조
Publication of KR19980024397A publication Critical patent/KR19980024397A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 비용을 감소시키고 성장과정후의 열처리가 필요없이 생산성을 향상시키며, 양질의 p형 전도층을 형성함으로써 수명과 신뢰성을 증가시키는 질화물계 반도체소자와 그 제조방법을 제공한다. 질화물계 반도체소자는, 기판상에 형성된 n형 InxAlyGazB1-x-y-zNmPnAs1-m-n(0x, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)층, p형 InxAlyGazB1-x-y-zNmPnAs1-m-n(0x, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)층 및 전극(22)의 다층구조를 가진다.
p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층의 표면의 산소농도는 5×1018cm-3또는 그 이하이다.

Description

질화물계 반도체소자 및 그 제조방법
본 발명은 반도체 레이저 및 발광다이오드에 사용가능한 질화물계 반도체소자 및 그 제조방법에 관한 것으로, 특히 전극과의 양호한 저항접촉을 갖고 저전압으로 동작되는 저저항 질화물계 반도체소자 및 그 제조방법에 관한 것이다.
최근, 청색에서 자외영역에 걸쳐 단파장영역의 발광다이오드(이하, LED라 칭함)나 반도체 레이저 다이오드(이하, LD라 칭함)용의 재료로 GaN을 시초로 AlGaN 등의 질화물계 반도체가 주목되고 있다. 특히, InAlGaN계 혼합결정은 III-V족 화합물 반도체 혼합결정중에 최대직접천이형 에너지갭을 갖고, 0.2~0.6㎛의 파장, 즉 적색~자색영역의 발광소자재료가 주목되고 있다.
상기 질화물계 반도체재료를 이용한 반도체 발광소자에서는 전류주입층이나 전극과의 접촉층으로서 질화물계 반도체로 이루어진 p형 전도층 및 n형 전도층을 필요로 한다.
전류주입형의 발광소자를 제조하는 경우, 소자가 pn접합형을 기본으로 하기 때문에, 각 p형 전도층 및 n형 전도층의 전도형, 전도율(불순물농도, 캐리어농도) 등의 제어가 반드시 필요하다. InAlGaN계 재료에 있어서는 n형 전도층에 대해서는 Si를 불순물로 이용함으로써, 비교적 쉽게 제어할 수 있다.
한편, p형 전도층에 대해서는 전도형, 전도율(억셉터농도, 캐리어농도)의 제어가 곤란하다. 이 p형 전도층을 형성하는데는 통상, 도펀트(dopant)로서 마그네슘(Mg) 또는 아연(Zn)을 이용하고, 수소 캐리어가스(H2) 및 암모니아 가스(NH3)중에 1100℃정도의 고온으로 유지한 성장기판을 설치하고, 성장기판 상에 Ga 및 Al원료를 공급하는 방식이다.
그러나, 상기 방식으로 작성한 Mg도프GaN층 및 AlGaN층 등의 Mg도프질화물계 반도체층은 고저항을 나타내고, p형전도를 나타내지 않는다.
이는 예컨대, Zn 및 Mg의 불순물의 준위가 깊이나, 특히 MOCVD법에 의한 성정에서는 원료가스로서의 암모니아(NH3)나 캐리어가스로서 수소로부터 분해한 활성수소원자 또는 그 외 잔류분순물의 존재에 의해 Mg나 zN의 억셉터로의 활성화가 방지되는 것으로 생각된다(J.A. Van Vechten et al., Jpn. J.Appln.Phys. 31,1992,3662).
Mg도프 InAlGaN층은 MOCVD법으로 성장시키는 경우, Mg도프층을 성장중 또는 성장후에 기판온도를 실온까지 승온하는 사이에 NH3나 캐리어가스로부터의 수소가 Mg와 함께 결정중으로 취입되고, Mg 억셉터를 H+가 불활성화 시켜버리기 때문에 Mg도프 InAlGaN층의 저항이 증가한다. 예컨대, Mg가 1×1020cm-3의 농도로 GaN에 도프된 경우, 수소농도는 Mg의 농도와 동일한 정도인 1×1020cm-3에 의해 GaN층 내에 취입된다. Mg도프 GaN층은 동일한 조건하에서 성장시킨 비도프 또는 Si도프 GaN층에 비해 10배이상의 수소농도로 되어 있으며, 성장 Mg도프 GaN층이 저항이 증가된 홀측정, C-V측정 등에 의해, 확인되고 있다.
그러한 성장되고 저항이 증가한 Mg도프 GaN층에 대해, 전자선조사(H.Amano et al., Jpn. J. Appl. Phys. 28,1989,L2112) 또는 열처리(S. Nakamura et al., Jpn. J. Appl. 31,1992,1258)에 의해 Mg의 활성화율이 향상되는 것이 발견되고, 고효율의 소자나 LD발진의 실현이 되어 있다(S. Nakamura et al., Jpn. J. Appl. Phys. 35, (1996) L74).
일반적으로는 Mg도프 질화물계 반도체층은 그 형성후에 600℃~800℃정도의 질소가스 분위기중에서 수소를 이탈시키기 위한 열처리 등의 후과정이 시행된다.
열처리과정 후에 Mg도프 질화물계 반도체층은 Mg의 활성화에 의해 p형 전도를 나타냈지만, 성정층의 최표면에 고저항층을 야기한다. 이 고저항층이 야기된 이유에 대해서 이하에 상세히 설명한다.
도 1은 질화물계 반도체를 이용한 통상의 청색 반도체 레이저의 구조를 나타낸 모식도이다. 청색 반도체 레이저는 유기금속기상성장법(MOCVD)에 의해 사파이어기판(1) 상에 버퍼층(도시하지 않았음), GaN하지층(2), GaN접촉층(3), n형 AlGaN전류주입층(4), InGaN을 이용한 다중양자정호(MQW: Multiple Quantum Well)구조를 갖는 활성층(5), p형 AlGaN전류주입층(6) 및, p형전극을 형성하기 위한 p형 GaN접촉층(7)이 순차형성된 다층구조를 갖고 있다.
다층구조 청색 반도체 레이저가 형성될 경우, InGaN계 활성층(5) 이외에는 캐리어가스로서 수소가 사용된다. 한편, InGaN활성층(5)을 형성하는데 캐리어가스로 질소가 이용된다. p형 AlGaN전류주입층(6)과 p형 GaN접촉층(7)이 형성될 경우, p형 도펀트로 Mg가 이용된다. Mg가 성장중에 활성화되지 않기 때문에, 다층구조는 그 형성후에 질소분위기에서 열처리된다.
열처리 후, 건식에칭에 의해 다층구조의 일부가 GaN접촉층(3)에 도달하는 깊이까지 제거되고 그 후, GaN접촉층(3) 상에 n측전극(8)이 형성된다. 또한, 제거되지 않은 p형 GaN접촉층(7) 상에는 p측전극(9)이 형성된다. 이와 같이, 전극(8, 9)이 형성된 시료가 쪼개지고, 공진기단면이 형성되어 청색 반도체 레이저가 제조된다.
그러나, 청색 반도체 레이저는 접촉층(7)의 최표면에 고저항부를 갖고 있기 때문에, 동작전압이 높고, 소자에 레이저발진에 필요한 전류의 주입이 곤란하게 되어 있다. 전류가 주입되도록 하면, 동작전압이 20V이상으로 상승하고, p측전극(9) 근방이 파괴될 것이다. 이러한 문제를 해결하기 위하여, p측전극(9)의 접촉저항을 저감시켜야만 한다.
청색 반도체 레이저에 대하여, 질소분위기중의 열처리 전후의 Mg, 탄소, 수소, 산소의 깊이방향의 농도분포를 2차이온질량분석(이하, SIMS라 칭함)에 의해 조사했다. 결과적으로, 도 2에 나타낸 바와 같이, Mg의 농도는 열처리 전후 공히 시료의 깊이방향에 일정하다. 한편, 탄소, 수소, 산소는 열처리전에 시료의 깊이방향에 따라 거의 일정의 농도분포를 나타내지만, 열처리후에 시료의 성장층 최표면에 성장층 내부 보다도 다량으로 검출된다. 예컨대, 현저한 경우에는 탄소, 수소는 성장층 최표면에 성장층 내부 보다도 1~2행도 많게 검출되는 것이다.
p형 GaN접촉층(7)과 p측전극(9)간의 접촉저항의 증가와 소자전압을 높게하는 이유는 이하와 같다. 수소가 열처리에 의해 성장층 내부로부터 표면에 확산하고, 최표면에 다량으로 존재함으로써, 수소가 Mg와 조합되고 Mg가 불활성화 된다. 탄소는 성장층 내부로부터의 확산 또는 열처리시에 생긴 표면의 오염물 등이 원인으로 성장층 최표면에 다량 존재하고, 반면 산소는 열처리시에 생긴 표면산화막, 또는 성장층 내부로부터의 확산 등이 원인으로 다량 존재한다. 성장층의 최표면 상에 산소 또는 탄소가 다량 존재하면, 이하와 같은 3가지 문제가 발생할 것이다.
(1) Mg 등의 도펀트의 활성화율을 저하시켜, 캐리어밀도를 저하시키고, (2) 전극과의 양호한 저항성접촉을 이룰 수 없다. 이 들 (1), (2)의 문제는 예컨대, p측전극(9)과의 접촉저항을 증가하고, 소자의 동작전압을 증가하며, 소자수명을 짧게하는 등 소자의 신뢰성을 저하시키는 문제가 있다. 더욱이, (3) 관통전위나 적층결함 등의 결정결함을 통하여 불순물을 확산시키고, 누설전류를 증대시키는 문제가 있다.
상기 기술된 질화물계 반도체소자는 열처리를 필요로 하지만, 성장층 중에 Mg가 충분히 활성화하는데 필요로 하는 시간은 p형층의 두께와 각층의 구성과 같은 소자구조의 다름에 의해 변경된다. 수소의 확산을 고려한 계산에 의해 어느정도 열처리시간이 평가될 수 있을 지라도, 열처리온도에 있어서의 열처리시간의 최적치를 결정하는 것은 쉽지않다.
즉, 질화물계 반도체소자가 열처리를 필요로 하지만, 수소를 해리(解離)시키는 것에 최적인 열처리온도나 시간이 불명확하기 때문에, p형 전도층(6, 7) 내에 수소가 잔존하고, Mg의 활성화율을 저하시킬 가능성이 높다. 층(6, 7)에 남아있는 수소는 소자전체의 저항을 증가하고, 접촉저항과 같이 소자의 동작전압을 상승시키는 원인으로 되어 있다.
상기 문제를 해결하기 위하여, 열처리과정을 이용하지 않고 p형 전도층(6, 7)을 얻는 시도가 일본국 특개평 제8-125222호 공보에 개시되어 있다. 이 공보에 따르면, 성장후의 강온과정에 있어서, 분위기 가스를 수소가스, 암모니아가스 이외의 불활성가스로 치환함으로써, p형 전도층이 얻어진다. 그러나, 이 방법에서는 열처리과정은 불필요하지만, 상술한 바와 같이 잔존수소 등의 잔존에 의해, 성장에 고저항층이 형성되기 때문에, 양호한 저항접촉이 얻어지지 얻어지지 않고, 소자특성이 개선되지 않는 것으로 생각된다. 더욱이, 공보에는 질소분위기중에서 성장한 저항이 108Ωcm이상의 저항체인 Mg도프층을 나타내고 있다.
상기 기술한 질화물계 반도체소자 및 그 제조방법은 Mg를 활성화시키기 위하여 성장후에 처리나 전자선조사 등의 특별한 처리를 필요로 한다. 따라서, 시간이 많이 걸리고, 생산성을 저하시키며, 비용을 증가시킬 뿐만이 아니라 처리과정의 증가에 의한 수율저하나 결정의 품질열화의 문제가 있다.
더욱이, 성장후의 열처리에 의해 수소, 탄소 및 산소가 성장층의 표면에 다량으로 존재하고 있으며 p형접촉층(7)의 접촉저항을 높여 소자의 동작전압을 상승시키는 문제가 있다. 또한, p측전극(9) 근방의 열화에 의해 LED의 동작수명이 실용화레벨에 도달하기 않기 때문에, 신뢰성을 저하시키는 문제가 있다.
LD의 경우, p측전극(9)과의 접촉저항이 높으면, 레이저발진이 곤란하게 되기도 하고, LED와 같이 p측전극(9) 근방의 열화에 기인하여 동작수명이 현저히 짧아진다는 문제가 있다.
본 발명은 상기한 점을 감안하여 발명된 것으로, 성장후의 열처리나 전자선조사 등의 특별한 처리없이 저렴화 및 생산성의 향상을 도모하면서 p형 전도층의 품질을 향상시키고 소자수명을 길게하여 신뢰성이 향상한 질화물계 반도체소자 및 그 제조방법을 제공하는 것에 그 목적이 있다.
또한, p형 전도층의 전도형을 용이하게 제어할 수 있으며, 저저항으로 양호한 저항접촉을 갖고, 저동작전압으로 동작하는 질화물계 반도체소자 및 그 제조방법을 제공하는 것에 있다.
도 1은 종래 청색 반도체 레이저의 구조를 나타낸 모식도,
도 2는 종래 청색 반도체 레이저의 열처리 전후 깊이방향에 있어서의 농도분포를 나타낸 도면,
도 3은 본 발명의 제1실시예에 따른 반도체 레이저의 구조를 나타낸 단면도,
도 4a는 제1실시예의 반도체 레이저의 깊이방향에 농도분포를 나타낸 도면,
도 4b는 비교예의 열처리 전후 깊이방향에 있어서의 농도분포를 나타낸 도면,
도 5는 제1실시예에 있어서의 탄소농도의 평면분포를 나타낸 도면,
도 6은 제1실시예에 있어서의 산소농도의 평면분포를 나타낸 도면,
도 7은 제1실시예에 있어서의 수소농도의 평면분포를 나타낸 도면,
도 8은 제1실시예에 있어서의 규소농도의 평면분포를 나타낸 도면,
도 9a는 비교예에 있어서의 100nm깊이의 탄소농도의 평면분포를 나타낸 도면,
도 9b는 비교예에 있어서의 1000nm깊이의 탄소농도의 평면분포를 나타낸 도면,
도 10은 비교예에 있어서의 산소농도의 평면분포를 나타낸 도면,
도 11은 비교예에 있어서의 수소농도의 평면분포를 나타낸 도면,
도 12는 비교예에 있어서의 규소농도의 평면분포를 나타낸 도면,
도 13은 질소 캐리어가스와 수소 캐리어가스를 비교함으로써, GaN층의 성장속도의 웨이퍼 평면분포를 나타낸 도면,
도 14는 질소 캐리어가스와 수소 캐리어가스를 비교함으로써, 성장온도로 GaN층의 성장속도 의존성을 나타낸 도면,
도 15는 질소 캐리어가스와 수소 캐리어가스를 비교함으로써, 성장온도로 p형 전도층의 억셉터농도의 의존성을 나타낸 도면,
도 16은 질소 캐리어가스와 수소 캐리어가스를 비교함으로써, 전류주입층으로 이용된 GaAlN층의 Al구성의 웨이퍼 평면분포를 나타낸 도면,
도 17은 본 발명의 제2실시예에 따른 반도체 레이저의 구조를 나타낸 단면도,
도 18은 본 발명의 제3실시예에 따른 광발광다이오드의 구조를 나타낸 단면도,
도 19는 본 발명의 제5실시예에 따른 질화물계 반도체소자의 구조를 나타낸 단면도,
도 20a는 제5실시예에 있어서의 성장층의 깊이방향에 불순물농도의 분포를 나타낸 그래프,
도 20b는 종래구조에 있어서의 성장층의 깊이방향에 불순물농도의 분포를 나타낸 그래프,
도 21은 제5실시예와 종래기술의 C-V측정의 결과를 나타낸 도면,
도 22는 제5실시예의 변형구조를 나타낸 도면,
도 23은 제5실시예의 또 다른 변형구조를 나타낸 도면,
도 24는 제5실시예의 또 다른 변형구조를 나타낸 도면,
도 25는 본 발명의 제6실시예에 따른 질화물계 반도체소자의 원리를 나타낸 단면도,
도 26a~26c는 제6실시예의 질화물계 반도체소자 제조과정을 나타낸 도면,
도 27은 제6실시예의 변형구조를 나타낸 도면,
도 28은 본 발명의 제7실시예에 따른 반도체 레이저의 구조를 나타낸 단면도,
도 29a~29c는 제7실시예의 질화물계 반도체소자 제조과정을 나타낸 도면,
도 30a~30c는 제7실시예의 질화물계 반도체소자 제조과정을 나타낸 도면,
도 31은 제7실시예의 변형구조를 나타낸 도면,
도 32는 제7실시예의 변형구조를 나타낸 도면,
도 33은 본 발명의 제8실시예에 따른 반도체 레이저의 원리를 나타낸 단면도,
도 34a~34d는 제8실시예의 반도체 레이저 제조과정을 나타낸 도면,
도 35는 제8실시예의 변형구조를 나타낸 도면,
도 36은 본 발명의 제9실시예에 따른 반도체 레이저의 구조를 나타낸 단면도,
도 37a~37c는 제9실시예의 반도체 레이저 제조과정을 나타낸 도면,
도 38a~38c는 제9실시예의 반도체 레이저 제조과정을 나타낸 도면이다.
본 발명의 제1특징은 GaN 등의 질화물계 화합물 반도체소자에 있어서, p형층으로 되는 반도체층의 형성중 및 형성후의 온도를 강온(降溫)하는 과정에서 주 캐리어가스로 질소를 이용함으로써, Mg와 수소의 복합체의 형성을 방지하여 Mg를 Ga에 넣기 쉽도록 열처리하여 Mg를 활성화시키는 것에 있다.
질소를 이용하는 몇가지 방법이 개발초기에 제안되었다. 질화물계 반도체소자는 양질의 층을 형성하고 p형 전도성을 이루는데 매우 어렵기 때문에, 주 캐리어가스로서 질소의 사용을 현재는 습관적으로 피했다. 이러한 이유 때문에, p형층을 형성하는 과정에 있어서 주 캐리어가스로서 질소를 사용하기 위한 리포트를 발견하지 못했다. 그러나, 본 발명의 발명자들은 열심히 연구하고 실험했으며 고정제된 질소가스를 이용하고 각 성장조건을 최대한 이용함으로써, 질화물계 화합물 반도체층이 질소가스로 설장될 수 있는 것을 발견했다. 본 발명은 질소가스로 성장기술을 이용하는 다양한 장점을 취하고 질소분위기로 p형층의 성장메카니즘에 기초할 것이다.
본 발명의 제2특징은 열처리하지 않음으로써, 열처리에 기인하는 성장최표면의 수소, 산소 등의 편재를 없애고, 수소에 의한 Mg의 불활성과, 탄소나 산소에 의한 표면의 고저항화를 방지하는 것에 있다.
또한, 표면의 고저항화는 성장층 최표면의 산소, 탄소가 많은 경우 뿐만 아니라, 산소, 탄소가 적은(1×1016cm-3)경우에서도 생긴다. 그 이유는 이하와 같다. 성장층의 최표면에 산소 또는 탄소량이 1×1016cm-3이하의 경우, 산소나 탄소에 의한 질소공격자점(질소공공(空孔): vacancy)을 채우는 효과가 감소되고, 질소공공이 억셉터를 보상하며, 소자저항이 증가하기 때문이다.
따라서, 본 발명에 따른 성장층의 최표면에 산소 및 탄소의 농도는 저저항으로 양호한 저항접촉을 얻는 관점으로부터 적절한 범위내에 제어되고 있다. 이 범위는 저항접촉전극 후에 있어서도 이하와 같이 주어지고 형성된다.
1×1016〈산소농도≤5×1018(cm-3)
1×1016〈탄소농도≤5×1019(cm-3)
산소농도는 보다 저저항으로 양호한 저항접촉을 얻기 위하여, 바람직하게는 1×1018cm-3이하로 하고, 보다 바람직하게는 5×1017cm-3이하로 설정한다. 산소농도와 탄소농도를 제어함으로써, 종래 10-1Ωcm2정도의 접촉저항이 10-3Ωcm2이하로 저감된다.
본 발명의 제3특징은 소자가 주 캐리어가스로 수소를 포함하는 것이다. 즉, Mg, Ga 및 Al의 유기금속재료(Cp2Mg, TMG, TMA 등)는 수소에 의해 쉽게 분해되기 때문에, 수소가스가 캐리어가스로 이용되면, Mg는 반도체층에 쉽게 포함된다. 더욱이, 주 캐리어가스로 수소가 약간 이용되기 때문에, 저온으로 반도체층이 성장될 수 있고, 또한 성장율 증가의 개선효과가 있고 성장층 표면의 평탄화가 이루어진다.
InxAlyGal-x-yN(0≤x, x+y≤1)로 이루어진 GaN계 반도체의 적층구조를 갖는 질화물계 반도체소자에 있어서, 활성층을 n형 반도체층과 p형 반도체층간에 끼워진 더블헤테로구조부를 포함하고, 적어도 p형 반도체층의 상층에 In(0〈x≤0.3)를 포함하는 층을 성장하는 과정을 포함하는 것이 바람직하다.
즉, In을 포함하는 p형 반도체층이 실질적으로 질소분위기중에서 형성될 경우, p형 AlqGa1-qN층의 형성에 비해 거울(鏡)면을 형성하기 위한 성장조건의 범위가 넓기 때문에, 제어가 용이하다는 이점을 갖는다.
In(InxAlyGal-x-yN, 0〈x, 0≤y, 0〈x+y≤1)를 포함하는 반도체층은 p형 및 n형 모두 될 수 있다. 또한, In을 포함하는 반도체층은 InxAlyGal-x-yN에 한정되지 않고, 예컨대 III족원소로서 B(Boron)을 포함하고, V족원소로서 P(Phosphorus) 및 As(Arsenic)을 포함하는 계, 즉 InxAlyGazBl-x-y-zNmPnAs1-m-n(0〈x, 0≤y, 0≤z, 0〈x+y+z≤1, 0〈m, 0≤n, 0〈m+n≤1)로도 된다.
p형 반도체층은 Mg 및 Zn 등의 억셉터 불순물을 포함하는 p형 GaN계 반도체층으로 형성될 수 있다. p형 GaN계 반도체층과 그 상층의 In을 포함하는 반도체층의 조합은 예컨대, 도 27에 나타낸 내부 스트라이프(stripe: 이하, IS라 칭함)구조 또는 도 33에 도시한 굴절율도파형(이하, SBR이라 칭함)구조에 적합하다.
본 발명의 제5특징은 도 26A~26C에 나타낸 바와 같은 전류협착(current blocking)구조의 바람직한 제조방법에 따른다. 구체적으로는 이하의 과정에 의해 전류협착구조가 얻어질 수 있다. 사파이어기판(81) 상에 1회째의 MOCVD에 의해 n형 GaN가이드층(83), 비도프 GaN활성층(84), p형 GaN가이드층(85) 및, n형 전류협착층(86)을 동일 챔버 내에 연속적으로 성장시킨다. 그 후, n형 GaN전류협착층(86)을 부분적으로 에칭제거하고, 2회째의 MOCVD(재성장)에 의해 p형 InGaN접촉층(87)을 형성한다.
Mg 또는 Zn을 p형 도펀트로 이용한 MOCVD에 의해 성장하도록 하는 것이 바람직하다. 제조방법에 따른 재성장에 의해 형성한 InGaN 반도체층(87)은 열처리하지 않고 p형 저저항층으로 되고, p형 GaN 반도체층 85와 87사이에 인터페이스된다. 그러나, 층(85)과 n형 GaN전류협착층(86)간 인터페이스는 p형 저저항이 되지 않는다. 결과적으로, InGaN접촉층(87)을 재성장에 의해 형성하는 방법은 열처리를 하지 않고 p형 저저항을 얻는 상술의 효과뿐만 아니라, 전류협착을 보다 촉진시키는 효과를 얻을 수 있다.
본 발명의 제6특징은 도 34a~34d에 나타낸 바와 같은 SBR구조의 바람직한 제조방법에 따른다. SBR구조는 다음 과정에 의해 얻어지는 것이 바람직하다. 사파이어기판(81) 상에 1회째 성장에 의해 n형 GaN반도체층(83), 비도프 GaN반도체층(84), p형 GaN반도체층을 동일 챔버 내에 연속적으로 형성한다. 그 후, p형 GaN반도체층(85)을 부분적으로 에칭제거되어 릿지(ridge)가 형성된다. 다음에, n형 InGaN계 반도체층(98)이 재성장으로 SiO2등의 마스크(99)에 의해 선택 성장된다. 마스크(99)가 제거되어 p형 InGaN반도체층(87)이 3회째의 성장에 의해 형성된다.
이하는 상술한 본 발명의 특징에 기초하여 본 발명의 목적을 달성하기 위한 수단이다.
본 발명의 질화물계 반도체소자는 기판과,
기판 상에 적층된 복수의 질화물계 반도체층,
복수의 질화물계 반도체층에 포함되고 최상층으로 형성된 p형 InxAlyGazBl-x-y-zNmPnAs1-m-n(0≤x, 0≤y, 0≤z, 0≤x+y+z≤1, 0〈m, 0≤n, 0〈m+n≤1)층,
p형 InxAlyGazBl-x-y-zNmPnAs1-m-n층의 하나의 표면 상에 형성된 p측전극,
복수의 질화물계 반도체층에 포함되고 p형 InxAlyGazBl-x-y-zNmPnAs1-m-n보다 기판에 더 가깝게 형성된 n형 InxAlyGazBl-x-y-zNmPnAs1-m-n(0≤x, 0≤y, 0≤z, 0≤x+y+z≤1, 0〈m, 0≤n, 0〈m+n≤1)층 및,
p형 InxAlyGazBl-x-y-zNmPnAs1-m-n와 n형 InxAlyGazBl-x-y-zNmPnAs1-m-n을 통하여 p측전극으로 확장하는 전류통로를 형성하기 위하여 적어도 하나의 기판과 복수의 질화물계 반도체층 상에 제공된 n측전극을 구비하여 이루어진 것을 특징으로 한다.
질화물계 반도체소자는 p형 InxAlyGazBl-x-y-zNmPnAs1-m-n층의 표면에 가까운 근방에 산소농도가 5×1018cm-3이하인 것을 특징으로 한다.
따라서, 산소에 의해 표면의 고저항을 방지하고, 양호한 저저항 저항접촉을 갖는 전도형의 p형 전도층을 쉽게 제어하며, 저동작전압으로 동작하는 질화물계 반도체소자가 실현될 수 있다.
기판쪽에 최표면층으로부터 기본적으로 산소농도가 200nm이상의 깊이로 동일하다. 기본적으로 균일함은 1×1018cm-3이하의 농도영역과 같이 하나의 계수 범위 내에 변위를 의미하고, 즉 소자저항이 감소되는 것으로 고려된다.
질화물계 반도체소자는 p형 InxAlyGazBl-x-y-zNmPnAs1-m-n층의 표면에 가까운 근방에 최대산소농도가 표면 내에 산소의 평균농도처럼 5배 이하인 것을 특징으로 한다. 바람직하게는 3배 이하이고, 더욱 바람직하게는 2배 이하이다.
따라서, 웨이퍼 평면 내에 높은 산소농도의 영역이 국부적으로 존재하지 않기 때문에, 불균일 전류주입, 비발산영역의 발생, 가이드 웨이브에 역영향, 저항, 일렉트로마이그레이션, 변형 및, 열특성의 문제가 제거되어 더욱 신뢰성이 향상한다.
또한, 질화물계 반도체소자는 p형 InxAlyGazBl-x-y-zNmPnAs1-m-n층의 표면에 가까운 근방에 탄소농도가 5×1019cm-3이하인 것을 특징으로 한다. 따라서, 상술한 바와 같이, 소자는 양호한 저저항 저항접촉을 갖고 탄소에 의해 표면의 고저항을 방지하고 p형 전도층의 전도형을 쉬게 제어하는 한 저동작전압으로 동작한다.
기판쪽에 최표면층으로부터 기본적으로 탄소농도가 200nm이상의 깊이로 동일하다. 기본적으로 균일함은 상기 기술한 바와 같은 의미이다.
질화물계 반도체소자는 p형 InxAlyGazBl-x-y-zNmPnAs1-m-n층의 표면에 가까운 근방에 최대탄소농도가 표면 내에 탄소의 평균농도처럼 5배 이하인 것을 특징으로 한다. 바람직하게는 3배 이하이고, 더욱 바람직하게는 2배 이하이다. 따라서, 웨이퍼 평면 내에 높은 산소농도의 영역이 국부적으로 존재하지 않기 때문에, 불균일 전류주입 및 비발산영역의 발생과 같은 역영향이 제거되어 더욱 신뢰성이 향상한다.
또한, 본 발명의 질화물계 반도체소자는 질화물계 반도체로 구성되고 p측전극이 형성된 한쪽 표면과 대향하는 또 다른 p형 InxAlyGazBl-x-y-zNmPnAs1-m-n(0≤x, 0≤y, 0≤z, 0≤x+y+z≤1, 0〈m, 0≤n, 0〈m+n≤1)층과 접촉하여 형성된 활성층과,
p형 InxAlyGazBl-x-y-zNmPnAs1-m-n층의 또 다른 표면에 대향하는 활성층의 한쪽 표면과 접촉하여 형성된 질화물계 n형반도체층 및,
p형 InxAlyGazBl-x-y-zNmPnAs1-m-n층과, 활성층 및, n형반도체층을 포함한 더불헤테로구조를 더 구비하여 이루어진 것을 특징으로 한다.
적어도 2개의 층을 포함하는 p형 InxAlyGazBl-x-y-zNmPnAs1-m-n층과, p형 InxAlyGazBl-x-y-zNmPnAs1-m-n(0〈x≤0.3, 0≤y, 0≤z, 0≤x+y+z≤1, 0〈m, 0≤n, 0〈m+n≤1)층은 2개층의 최상층으로 이용된다.
따라서, 소자구조가 최대한 이용되고 In의 성분비가 적절한 범위 내로 정의되기 때문에, 상술한 저저항의 작용이 쉽고 확실하게 수행될 수 있다.
적어도 2개층을 포함하는 p형 InxAlyGazBl-x-y-zNmPnAs1-m-n(0≤x, 0≤y, 0≤z, 0≤x+y+z≤1, 0〈m, 0≤n, 0〈m+n≤1)층과 각 층은 불순물소자로 Mg와 Zn중 어느 하나를 포함한다.
따라서, 도펀트 소자가 정의되기 때문에, p형전도성을 제어하는 작용이 쉽고 확실하게 수행뒬 수 있다.
또한, 질화물계 반도체소자는 최상층의 p형 InxAlyGazBl-x-y-zNmPnAs1-m-n층과 활성층측의 p형 InxAlyGazBl-x-y-zNmPnAs1-m-n층간에 형성된 p형 InsAlqGarBl-s-q-rNmPnAs1-m-n(0≤s〈0.3, s〈x, 0≤q, 0≤r, 0≤s+q+r≤1, 0〈m, 0≤n, 0〈m+n≤1)층을 더 구비하여 이루어진 것을 특징으로 한다.
최상층 바로 아래 형성된 층의 인듐 성분비(s)가 최상층의 성분비(x) 보다도 낮기 때문에, 저저항의 작용뿐만 아니라 격자 메칭이 쉽게 얻어질 수 있다.
p형 InxAlyGazBl-x-y-zNmPnAs1-m-n(0〈x≤0.3, 0≤y, 0≤z, 0〈x+y+z≤1, 0〈m, 0≤n, 0〈m+n≤1)층은 범위가 50nm에서 1500nm로 설정될 수 있다.
따라서, p형 InxAlyGazBl-x-y-zNmPnAs1-m-n층의 두께는 적절한 범위로 정의되어 저저항의 작용이 쉽고 확실하게 수행될 수 있다.
본 발명의 질화물계 반도체소자의 제조방법은 MOCVD에 의해 기판 상에 n형 InxAlyGazBl-x-y-zNmPnAs1-m-n(0≤x, 0≤y, 0≤z, 0≤x+y+z≤1, 0〈m, 0≤n, 0〈m+n≤1)층을 형성하는 단계와,
n형 InxAlyGazBl-x-y-zNmPnAs1-m-n층을 형성한 후, 적어도 p형 InxAlyGazBl-x-y-zNmPnAs1-m-n(0≤x, 0≤y, 0≤z, 0≤x+y+z≤1, 0〈m, 0≤n, 0〈m+n≤1)층을 형성하는 단계,
p형 InxAlyGazBl-x-y-zNmPnAs1-m-n층 상에 p측전극을 형성하는 단계 및,
n형 InxAlyGazBl-x-y-zNmPnAs1-m-n층과 p형 InxAlyGazBl-x-y-zNmPnAs1-m-n층을 통하여 적어도 p측전으로부터 연장하는 전류통로를 형성하기 위하여 기판중 어느 한쪽과 n형 InxAlyGazBl-x-y-zNmPnAs1-m-n층 및 p형 InxAlyGazBl-x-y-zNmPnAs1-m-n층중 어느 한쪽 상에 n측전극을 형성하는 단계를 구비하여 이루어진 것을 특징으로 한다.
상술한 바와 같이, p형 InxAlyGazBl-x-y-zNmPnAs1-m-n층은 표면에 가까운 근방에 산소농도가 5×1018cm-3이하이고 표면에 가까운 근방에 탄소농도가 5×1019cm-3이하 인 층중 한쪽 또는 양쪽에 존재한다.
본 발명의 제조방법은 p형 InxAlyGazBl-x-y-zNmPnAs1-m-n층이 MOCVD에 의해 적어도 유기마그네슘과 암모니아를 포함하는 원료가스와 실질적으로 질소가스로 이루어진 캐리어가스를 이용하여 형성되는 것에 특징이 있다.
따라서, 캐리어가스가 실질적으로 질소가스이기 때문에, 마그네슘과 질소를 조합하는데 어려워 마그네슘이 열처리 없이 활성화될 수 있다. 즉, 그 방법은 비용이 감소하고 성장후 열처리를 하지 않고 전도성을 향상시키며, p형 전도층의 질이 향상하고 소자수명이 길어지기 때문에, 신뢰성이 향상된다.
상술한 제조방법에 따른 질소가스가 주 캐리어가스로 채용될 수 있다. 원료가스는 유기마그네슘(Mg) 화합물, 유기갈륨(Ga) 및 유기알루미늄(Al) 화합물을 포함할 수 있다. 수소가스는 주 캐리어가스와 함께 캐리어가스로 채용될 수 있다. 0.05에서 20용량퍼센트 범위내에서 반응관중에 수소가스농도가 설정될 수 있지만, 2용량퍼센트 이하가 바람직하다.
따라서, 반도체층에 마그네슘이 질소가스에 의해 활성화 된다. 원료가스로 마그네슘은 수소가스에 의해 원료가스의 분해효율 증진함으로써, 반도체층에 들어가기 쉽게한다. 따라서, 상기 작용에 추가하여 마그네슘의 활성율이 더 향상될 수 있다. 더욱이, 주 캐리어가스와 함께 약간의 수소 캐리어가스를 이용하기 때문에, 반도체층이 저온으로 성장될 수 있고, 또한 성장율의 증가와 성장층 표면 평탄화의 개선효과가 있다.
질소가스의 유량은 수소가스 유량의 5배 내지 2000배의 범위내로 떨어질 수 있다. 따라서, 질소의 유량이 수소가스 유량보다 5배이하일 경우, 마그네슘의 활성화를 방해할 수 있는 성장분위기와 질소의 유량이 수소가스 유량보다 2000이상일 경우, 마그네슘의 원료가스의 분해를 방해할 수 있는 성장분위기가 제거될 수 있기 때문에, 상술한 작용은 쉽고 확실하게 수행될 수 있으며, 제조과정의 안정성이 향상될 수 있다.
p형 InxAlyGazBl-x-y-zNmPnAs1-m-n(0≤x, 0≤y, 0≤z, 0≤x+y+z≤1, 0〈m, 0≤n, 0〈m+n≤1)층은 MOCVD에 의해 활성질소를 도입함으로써, 형성될 수 있다. 예컨대, 감압CVD법, 광여기CVD법 및 크랙킹법을 이용하여 활성질소가 도입될 수 있다.
MOCVD에 의해 감압CVD법, 광여기CVD법 및 크랙킹법중 어느 하나를 이용하여 마그네슘을 추가함으로써 층이 형성되면, Ga사이트에 쉽게 들어가도록 마그네슘을 허용하기 위하여 GaN의 N사이트의 공간이 감소될 수 있으므로, 마그네슘의 활성화율이 상기 작용과 함께 더욱 향상될 수 있다. 또한, 활성질소를 이용하기 때문에, 암모니아가스의 사용량이 더욱 감소될 수 있고, 마그네슘의 활성화율 증가효과가 얻어질 수 있으며, 생산비가 더욱 감소될 수 있는 장점이 있다.
(실시예)
이하, 본 발명의 실시예를 도면을 참조하면서 상세히 설명한다.
(제1실시예)
도 3은 본 발명의 제1실시예에 따른 반도체 레이저의 구조를 나타낸 단면도이다. 반도체 레이저는 사파이어기판(11) 상에 버퍼층(도시하지 않았음), 비도프 GaN하지층(12), n형 GaN접촉층(13), n형 AlGaN전류주입층(14), GaN광가이드층(15), InGaN활성층(16), GaN광가이드층(17), p형 AlGaN전류주입층(18) 및 p형 GaN접촉층(19)이 차례로 형성된 다층구조를 갖는다.
p형 GaN접촉층(19)의 최표면으로부터 n형 GaN접촉층(13)에 도달하는 깊이까지 다층구조의 일부분을 건식에칭함으로써 제거되고, GaN접촉층(13)의 노출된 표면 상에 n측전극(20)이 형성된다.
p형 GaN접촉층(19)의 제거되지 않은 부분에 SiO2층(21)이 선택적으로 형성되고, SiO2층(21)과 p형 GaN접촉층(19) 상에 p측전극(22)이 형성된다.
제1실시예의 반도체 레이저는 다층구조로 n측 및 p측전극을 포함한다.
이하에, 상세히 기술하겠지만, 층 18 및 19를 형성할 때, 및 형성후의 강온단계에는 마그네슘과 수소 복합체의 형성을 방지하여 마그네슘의 활성화를 도모하는 관점으로부터 캐리어가스로서 질소가 이용된다. p형 도펀트를 포함하는 유기원료의 캐리어가스로서 유기원료의 분해효율을 향상시키기 위하여 수소가 이용된다.
다음에, 상기와 같은 반도체 레이저의 제조방법 및 작용에 대하여 설명한다. 반도체 레이저는 주지의 MOCVD에 의해 제조된다. 구체적으로, 유기금속원료로 TMG(trimethylgallium), TMA(trimethylaluminum), TMI(trimethylindium) 및 Cp2Mg(biscyclopentadienylmagnesium)가 이용된다. 원료가스로 암모니아(NH3)와 실란(SiH4)이 이용되고, 캐리어가스로 수소와 질소가 이용된다.
우선, 사파이어기판(11)은 유기세정 및 산세정된 후, MOCVD장치의 반응실 내에서 고주파가열되는 서셉터 상에 설치된다. 사파이어기판(11)은 상압(normal pressure)에서 수소가 25L(liter)/분의 유량으로 도입되는 분위기중에서 온도 1200℃로 약 10분간 기상에칭되어 표면의 자연산화막이 제거된다.
다음에, 사파이어기판(11) 상에 약 550℃의 저온으로 버퍼층이 형성된다. 기판온도가 1100℃일 경우, 캐리어가스로서 수소가 20.5L/분의 유량으로 흐르도록 야기되고, 암모니아가 60분동안 9.5L/분의 유량으로 공급되며, 반면 TMG가 60분 동안 100cc/분의 유량으로 공급됨으로써, 버퍼층 상에 비도프 GaN하지층(12)이 형성된다.
실란(SiH4)이 100cc/분의 유량으로 흐름으로써, n형 GaN접촉층(13)이 형성되고, TMA가 60cc/분으로 흐름으로써, n형 AlGaN전류주입층(14)이 형성된다. 다음에, 실란 및 TMA의 공급이 중지되고, GaN광가이드층(15)이 상술한 비도프 GaN하지층(12)과 동일한 성장조건으로 형성된다.
그 후, 기판온도가 780℃로 내려가면, 캐리어가스가 20.5L/분의 유량으로 수소에서 질소로 바뀌고, 암모니아, TMG 및 TMI가 각각 9.5L/분, 9cc/분 및 465cc/분의 유량으로 약 30분간 도입됨으로써, InGaN활성층(16)이 형성된다.
층(16)이 형성된 후, 기판온도가 1100℃로 다시 승온한다. 온도가 1100℃에 도달할 경우, 캐리어가스가 다시 수소 20.5L/분의 흐름으로 바뀌고, GaN광가이드층(17)이 GaN광가이드층(15)과 동일한 성장조건으로 형성된다.
GaN가이드층(17)은 질소를 캐리어가스로 이용하여 형성될 수 있고, 이 경우 InGaN활성층(16)을 고온의 수소에 노출하는 것에 의한 증발을 억제할 수 있다.
이하의 성장과정 및 강온과정에 있어서의 캐리어가스를 이하와 같이 변화시켜, 본 발명에 따른 실시예와 종래에 따른 비교예 1~2와의 3종류의 질화물계 청색 반도체 레이저를 제조하고 특성을 서로 비교했다.
[본 발명의 구체예]
본 발명에 따라 p형 전도층이 형성되고, 즉 p형 전도층의 성정과정 및 그 후의 강온과정에 있어서의 캐리어가스로 질소를 이용하는 방법으로 다음과 같이 형성되었다.
GaN광가이드층(17)이 형성된 후, 캐리어가스가 질소 20.5L/분으로 바뀌고, 암모니아가 9.5L/분, TMG가 100cc/분, TMA가 600cc/분 및, p형 도펀트 원료의 Cp2Mg가 25cc/분 공급되고, GaN광가이드층(17) 상에 0.25㎛ 두께의 p형 AlGaN전류주입층(18)이 형성된다. Cp2Mg의 유량이 50cc/분으로 증가하고, 0.7㎛의 두께를 갖는 p형 GaN접촉층(19)이 형성된다.
본 예에 있어서, 또한 소량의 수소가스가 주 캐리어가스인 질소가스와 함께 이용된다. 수소가스를 이용하기 위한 이유가 감소될 것이다. 이 과정에 있어서, InGaN계 활성층의 열화를 방지하기 위하여 활성층이 성장된 후, 저온성장법을 채용하는 것이 바람직하다. 저온성장법에 있어서, 수소가스의 사용이 성장율을 증가하기 위하여 원료의 분해효율, 성장층 표면의 평탄화, 성장층 내에 도입되는 Mg량을 증가하기 위하여 유기마그네슘원료의 분해효율을 향상시킬 수 있다. 반응관 내에 수소의 농도는 적당하게 선택될 수 있고 0.05에서 20용량퍼센트의 범위내로 떨어질 수 있다.
p형 전도층의 성장과정에 있어서, 주 캐리어가스로서 이용되는 질소에 대한 암모니아가스의 비는 0.5부근이 양호하고, 0.1에서 10의 범위내인 것이 바람직하다. 이 비가 낮을 경우, 섬형상성장이 생기고, 양호한 형태가 얻어지지 않고, 높은 경우에는 나뿐 결정성 등의 문제가 발생한다.
p형 GaN접촉층(19) 성장후, 유기금속원료의 공급이 정지되고, 질소캐리어가스 20.5L/분, 및 암모니아 9.5L/분만이 연속공급되고, 기판온도가 자연강온 되었다. 그러나, 암모니아의 공급은 기판온도가 350℃에 도달할 때, 정지된다.
[비교예1]
본 예는 기술된 종래기술과 동일한 방법이다. p형 전도층의 성장과정 및, 그 후의 강온과정에 있어서, 본 발명의 주 캐리어가스로 수소를 이용한 것이다.
[비교예2]
p형 전도층의 성장공정에서 주 캐리어가스로 수소가 사용된다. 다음의 온도감소공정에서는, 본 발명의 상기 구체예에서와 같이, 질소가 주 캐리어가스로 사용된다.
(평가)
(C-V 측정)
상기 구체예와 비교예1 및 비교예2의 각 시료에 C-V기술을 적용하여, p형 전도층의 억셉터농도를 구하였다.
구체예의 시료에서와 같이, p형 전도층을 열처리없이 얻었다.
이 시료에 있어서, p형 AlGaN전류분사층(18)의 억셉터농도는 6×1018cm-3이고, p형 GaN 접촉층(19)의 억셉터농도는 9×1018cm-3이다.
즉, 마그네슘(mg)은 양쪽 p형 전도층(18, 19)의 억셉터로서 활성화되었다.
비교예1 및 비교예2의 시료는 열처리없이 p형이 아닌 고저항 전도층으로 각각 형성하였다. 상기 3개의 시료를 질소분위기하에서 750℃로 30분동안 열처리하였고,그 후에 C-V측정을 거쳤다. 따라서, p형 AlGaN전류분사층(18)의 억셉터농도는 4×1018cm-3인 한편, p형 GaN접촉층(19)의 억셉터농도는 4×1018cm-3이었고, 마그네슘을 억셉터로 활성화하였다.
(I-V측정)
n형 전극(20)과 p형 전극(22)은, 상기 3개의 각 시료들이 도 3에서와 같은 구조를 가지는 전극고정시료를 얻기위해 형성되었다.
구체예의 전극고정시료에서는 양호한 저항접촉이 이루어지고, 비교예1 및 비교예2의 전극고정시료에서의 저항접촉은 좋지 않다.
(레이저 발진 특성)
상기 3개의 전극고정시료에서 반도체 레이저가 제작되었고 그 특성이 평가되었다. 특히, 전극고정시료(웨이퍼)는 공진미러를 만들기 위해 350㎛의 크기로 분할되어 3개의 반도체 레이저가 되었다.
제1실시예의 구체예의 반도체 레이저에 있어서, 동작전압이 5V이었고, 임계치전류밀도가 5kA/cm2이고, 실내온도에서 파장 420nm의 레이저빔이 연속적으로 발진되었다.
종래기술의 비교예1 및 비교예2의 반도체 레이저에 있어서, 동작전압은 35V로 증가되었고, 레이저빔은 발진되지 않았으며, p측전극 부근에서의 악화로 인해 장치가 파괴되었다.
(깊이방향에서의 분순물농도의 분포)
상기 3개의 시료에 대하여, 열처리전후에 있어서, 성장층의 깊이 방향에서의 마그네슘(Mg), 수소(H), 탄소(C), 산소(O) 각각의 농도 분포를 SIMS(Secondary Ion Mass Spectrometry)에 의해 구하였다.
제1실시예의 구체예의 시료에 있어서, 도 4a에 나타낸 바와 같이, 마그네슘의 농도는 깊이 방향에서 대략 5×1019cm-3로 일정했다. 수소의 농도는 저임계치(2×1018cm-3)보다 더 높지는 않았고, 성장층의 최표면에서 수소가 감지되지 않았다. 성장층에서의 탄소의 농도는 대략 2×1017cm-3으로 일정하였고, 산소의 농도는 저임계치(1×1017cm-3)보다 높지 않았다.
도 4에 나타낸 바와 같이, 비교예1 및 비교예2에서 마그네숨의 농도는 제1실시예의 구체예에서와 같이 열처리 전후와 상관없이 대략 5×1019cm-3이었다.
더욱이, 비교예1 및 비교예2에서 열처리전 수소의 농도는 대략 4×1019cm-3이었고, 열처리후의 수소의 농도는 다층 성장막에서의 저임계치(2×1018cm-3)보다 높지 않았지만, 성장층의 최표면에서는 대략 3×1019cm-3로 증가하였다.
비록 열처리가 30분동안 가해졌지만, 성장층의 최표면에서의 수소의 농도는 대략 3×1019cm-3로 검출되었다.
비교예1 및 비교예2에 있어서, 열처리전의 탄소의 농도는 성장층에서 대략 3×1017cm-3이었고 열처리후에는 성장층의 표면에서 8×1019cm-3으로 증가되었다.
열처리전의 산소의 농도는 저임계치(1×1017cm-3)보다 높지 않았고, 열처리후의 표면부근에서의 산소의 농도는 대략 7×1018cm-3이었다. 열처리후의 산소농도(약 7×1018cm-3)는 측정의 결과로서는 가장 낮은 값이었고, 일반적으로 한 자리숫자이거나 그 이상이 된다.
(불순물농도의 평면분포)
상기 구체예와 비교예1의 시료에 대하여, SIMS에 의해 p형 접촉층의 표면부근에서의 불순물농도의 평면분포가 조사되었다. 구체예 및 비교예1의 불순물들은 탄소(C), 산소(O), 수소(H), 실리콘(Si)등으로 밝혀졌다. 제1실시예의 결과가 도 5 내지 도 8에 나타나 있고, 종래기술의 결과는 도 9a 내지 도 12에 예시되어 있다. 도 5 내지 도12는 불순물농도의 평면분포를 예시한다.
불순물군들의 카운트수는 카운트수 및 색상간의 상호관계를 나타내는 표를 기초로 하여 다른 색을 이용해서 구별한다.
도 5 내기 도 8에 나타낸 바와 같이, 탄소, 산소, 수소, 실리콘 각각의 농도분포는 표면으로부터 100nm깊이의 평면상에서 대체로 균일하고, 특정 불순물의 국부적인 고농도부가 발생하지 않는다. 특히, 각 불순물의 최대농도는 동일 불순물농도의 평균에 5배 내지 그 이하이다.
비교예1의 시료에 대해서, 도 9a 내지 도 12를 설명한 후, 각 불순물의 농도분포가 설명하고자 한다.
상기 설명된 도 5 내지 도 8에 일치하는 도 9a 내지 도 12는 각 불순물군들의 카운트수를 다른 색으로 나타낸다.
비교예1의 시료에서, 도 9a 내지 도 12에 나타낸 바와 같이, 국부적인 고농도부가 탄소, 산소, 수소, 실리콘 각각의 평면 농도분포에 존재한다.
국부적인 고농도부의 값은 평균 농도부의 값에 대략 10배 정도이다. 특히, 탄소의 농도에 있어서, 고농도부의 값은 3×1019cm-3이고, 평균 농도부의 값은 2×1017cm-3이고, 이 경우에 있어서, 고농도부의 값은 평균 농도부의 값에 비해 대략 2자리수정도가 더 크다.
도 9b에 설명된 바와 같이, 탄소 및 산소(도시되지 않음) 불순물의 국부적인 고농도부는 최표면으로부터 1㎛의 깊이에 존재한다.
대조적으로, 제1실시예의 시료에는 탄소 및 산소 불순물농도의 국부적인 고농도부를 존재하지 않지만, 만약 시료가 가열냉각된다면, 고농도부가 발생한다.
비교예1에서, 탄소 및 산소 불순물농도의 국부적인 고농도부는 전류주입 불일치를 야기시키고, 무방출 영역을 발생시키며, 또한 유도된 파장, 저항, 전자이동, 변형, 그리고 온도특성에 불리하게 영향을 미치고, 이 때문에 신뢰성이 감소한다. 제1실시예의 구체예에서는 상기 문제점들이 발생하지 않는다.
구체적으로 예시하지는 않았지만, 비교예1의 시료에는 탄소 및 실리콘의 불순물농도에서 국부적인 고농도부가 존재하지만, 제1실시예의 시료에서는 그러한 고농도부 존재하지 않는다.
(캐리어가스 특성에 따른 변형)
제1실시예의 구체예와 종래기술의 비교예1간의 특성상의 차이점이 조사되었고, 본 발명에 있어서, 질소가스가 주 캐리어가스로 사용되었다. 상기 조사의 결과가 도 13 내지 도 16에 나타나 있다. 상기 도면에서, 질소 캐리어가스는 제1실시예의 시료를 지칭하고 질소 캐리어가스는 종래기술의 비교예1의 시료를 지칭한다.
도 13은 GaN층상의 성장율분포의 다이어그램 또는 웨이퍼내부층의 두께의 평면분포이다. 상기 도면에 있어서, 세로좌표는 층 두께에 따른 성장율을 표시하고, 성장율은 층 두께를 성장시간으로 나눔에 의해 얻어진다. 두께는 공지된 스캐닝 일렉트론 마이크로스코프(SEM)로 측정된다. 횡좌표는 웨이퍼내에 결정된 가스의 위치를 표시한다.
웨이퍼의 윗면은 전(前)으로 정의되고, 아랫면은 후(後)으로 정의되고 웨이퍼의 중앙부는 중(中)으로 정의된다. 본 발명의 두께분포는 대체적으로 일치하지만, 종래기술의 두께분포는 중에서의 성장율이 낮기 때문에 일치하지 않는다.
도 14는 성장온도하에서 GaN상의 성장율(층 두께) 의존성을 나타낸 도면이다. 이 도면에서, 세로좌표는 GaN층의 중앙부에서의 성장율(층 두께/성장시간)을 나타낸다. 두께는 SEM에 의해 측정된다. 횡좌표는 성장온도를 나타낸다. 나타낸 바와 같이, 본 발명에 있어서, GaN층의 두께는 1000℃∼1100℃의 성장온도하에서 대체적으로 균일하고, 비교예1에 있어서, 두께는 온도가 1050℃에서 1120℃ 까지 증가함에 따라 감소한다.
도 15는 성장온도하에서 p형 전도층(18, 19)상의 억셉터농도의 의존성을 나타내는 도면이다. 억셉터농도는 공지된 C-V기술에 의해 측정되었다. 나타낸 바와 같이, 억셉터 농도는 1000℃∼1100℃의 성장온도하에서 대체적으로 균일하고, 비교예1에 있어서, 두께는 온도가 1050℃에서 1150℃까지 증가함에 따라 감소한다.
도 16은 전류주입층으로 사용된 GaAlN층상의 알루미늄 혼합물의 평면분포를 나타내는 도면이다. 도 16에 있어서, 세로좌표는 알루미늄 혼합물을 나타내고, 횡좌표는 웨이퍼내에 가스의 결정된 위치를 나타낸다. 알루미늄 혼합물은 공지된 X-ray diffractometry(XRD)에 의해 측정되었다.
상기 나타낸 바와 같이, 본 발명에서의 알루미늄 혼합물의 변형은 비교예1의 변형보다 작다.
상기 실험으로부터 다음의 결론이 얻어졌다.
수소 캐리어가스에서 박막이 성장되고 나서 열처리에 의해 p형 전도층이 형성되는 종래기술의 비교예1 및 비교예2에 따라, 수소와 탄소 및 산소의 농도가 다층 구조의 최표면, 즉 발광소자의 경우에는 p형 접촉층의 최표면상에서 증가된다. 열처리에 의해 농도가 증가한다고 추측된다. 수소는 최표면상에 존재하는 마그네슘을 불활성화시키고, 동시에 탄소 및 산소는 최표면의 저항을 증가시킨다. 그 결과, p측전극과의 저항접촉(ohmic contact)이 얻어질 수 없다.
본 발명의 구체예에 따라서, 성장과정의 캐리어가스는 대체로 질소가스이기 때문에, 수소는 마그네슘과 혼합하기 어렵고 더욱이 마그네슘은 열처리없이도 활성화될 수 있기 때문에, 성장후의 열처리가 불필요하고, 열처리에 기인하는 성장층 최표면에 수소, 탄소 및 산소 등의 불균형을 제거하고, 수소에 의한 마그네슘의 불활성화와 탄소 및 산소에 의한 표면의 고저항화를 방지할 수 있다.
본 발명에 의하면, 성장후의 열처리를 하지 않음으로서, 저비용화와 생산성의 개선을 도모하고, 양질의 p형 전도층이 얻어지며, 고전류주입에 필요한 동작 전압이 발광다이오드보다 반도체 레이저가 현저히 낮고, 레이저 방출이 간소화될 수 있으며, 소자의 수명이 현저히 길어지고, 신뢰성이 증가된다.
본 발명에 의하면, 종래기술의 비교예1과 달리 고농도의 탄소와 산소의 국부적인 영역이 없다. 더욱이, 전류가 불균형하게 주입되는 것을 방지할 수 있고, 무방출 영역의 발생을 방지하고, 유도된 파장, 저항, 전자이동, 변형, 그리고 온도특성에 주는 불리한 영향이 제거될 수 있으며, 그 결과 신뢰성이 있다.
본 발명에 의하면, 질소가스가 주 캐리어로 작용하고, 소정량의 수소가스가 다른 캐리어가스와 같이 포함되어 있기 때문에, 마그네슘이 반도체 레이저와 쉽게 혼합되고 마그네슘의 활성도가 더욱 개선될 수 있는 결과로서, 마그네슘의 활성화가 촉진되고, 수소가스에 의해 마그네슘을 포함하는 원료가스의 분해가 촉진된다.
제1실시예에 의하면, 질소가스의 유량이 수소가스의 유량에 5내지 2000배의 범위까지 들어가고, 질소가스의 유량이 수소가스의 유량의 5배 이하일 때의 마그네슘의 활성화를 억제하는 성장분위기와 질소가스의 유량이 수소가스의 유량의 2000배 이상일 때의 마그네슘의 활성화를 억제하는 성장분위기가 제외될 수 있기 때문에, 상기 기술된 작용효과가 용이하고 쉽게 발휘될 수 있고 제작과정의 안정도가 개선될 수 있다.
본 발명의 제1실시예에 의하면, p형 InxAlyGazB1-x-y-zNmPnAs1-m-n(0x, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)층이 500℃∼1230℃의 범위에 있으므로, 500℃보다도 낮은 온도이고 성장동안에 p형 전도를 할 수 없는 영역과 1230℃보다도 높은 온도이고 성장동안에 양호한 결정을 형성할 수 없는 영역은 제외할 수 있기 때문에, 따라서 상술한 작용효과를 용이하고 확실하게 얻을 수 있고, 제조과정의 안정성을 개선할 수 있다.
제1실시예에 의하면, 막 두께의 평면분포가 크게 개선되기 때문에, 생산량과 신뢰성을 개선할 수 있다. 더욱이, 성장온도하에서의 두께에 대한 의존도가 종래기술의 것보다 적고, 제조공정기간중에 두께의 변형이 크게 감소될 수 있고, 생산량과 신뢰성뿐만 아니라 재생성도 개선될 수 있다.
제1실시예는 종래의 기술보다 성장온도하에서 p형 전도층에서의 억셉터농도의 의존성이 더욱 개선된다. 따라서, 제조공정기간중에 웨이퍼내의 억셉터농도의 변형이 감소될 수 있고, 재생성, 생산성 및 신뢰성이 개선될 수 있다.
본 발명의 제1실시예에서 종래의 기술보다 더욱 많이 전류주입층으로 사용된 GaAlN층의 알루미늄 혼합물의 분포가 개선될 수 있기 때문에, 재생성, 생산성 및 신뢰성이 증가될 수 있다.
더욱이, 본 발명의 성장온도는 종래기술의 성장온도보다 더 낮은 40℃∼60℃에서 만들어질 수 있다. 즉, 종래기술은, 낮은 온도에서 형성된 InGaN시스템 활성층이 높은 In혼합율을 가질 때에, 만약 높은 온도에서 형성된 p형 전류주입층과 p형 접촉층이 그 위에 형성된다면, 결정의 질이 고온에 의해 감등된다. 때문에, 본 발명에 있어서, 성장온도가 감소될 수 있고, 종래 기술의 상기 문제점이 제거되어 활성층의 질을 유지할 수 있다.
(제2실시예)
다음은, 본 발명의 제2실시예에 따른 반도체 레이저가 설명된다.
도 17은 반도체 레이저의 구조를 나타낸 단면도이다. 이 레이저에 있어서, 버퍼(buffer)층(32), n형 GaN층(33), n형 AlGaN전류주입층(34), GaN층(35), 다중양자정호구조(MQW)의 활성층(36), GaN층(37), 및 p형 AlGaN전류주입층(38)이 사파이어기판(31)상에 차례로 형성되어 있다.
(34∼35)층은 고저항 GaN층(39)을 이용하는 매립메사(mesa)구조의 더블헤테로구조를 형성하고 있다.
p형 GaN층(40)은 층(38, 39)상에 형성되고, p형 GaN접촉층은 층(40)상에 형성된다.
p측전극(43)은 p형 GaN접촉층(41)상에 형성되는 반면, n측전극(42)은 에칭 등에 의해 일부가 노출되는 n형 GaN층상에 형성된다.
다음은 상기 반도체 레이저의 제조방법 및 작용에 관해 설명한다.
우선, 사파이어기판(31)을 유기용매 및 산(acid)으로 세정한 후, MOCVD장치의 가열가능한 서셉터(susceptor)상에 고정한다. 수소가 20L/분의 유량으로 흐르는 동안, 사파이어기판의 표면은 1200℃의 온도에서 약 10분간 에칭하는 기상에 의해 제거된다. 온도가 550℃로 감소하고, 버퍼층(32)을 사파이어기판(31)상에 형성한다. 온도가 1100℃로 증가하면, 수소, 질소, TMG, 암모니아, 및 실란(silane)이 각각 시간당 15 L/m, 5 L/m, 100 cc/m, 10 L/m, 5 cc/m 가량 흘려서, 대략 2㎛의 두께로 n형 GaN층(33)을 형성한다.
1100℃의 온도가 유지되는 동안, 50 cc/m의 유량에서 15분 동안 TMA를 더하여 n형 AlGaN전류주입층(34)을 대략 500nm의 두께로 형성하고, 그 후에 TMA의 공급을 중지하고, 다시 10분 동안 200nm의 두께를 가지는 GaN 층(35)을 형성한다.
TMG의 공급이 중지하고, 기판의 온도를 780℃로 감소한다. 상기 온도하에서, TMG, 암모니아, 수소 및 질소가 각각 10 cc/m, 10 L/m, 30 cc/m 19.7 L/m의 량으로 흐르고, 거기에 TMI를 대략 1.5분 동안 140 cc/m와 15 cc/m의 유량을 교대로 공급하고, 마지막으로 3분 동안 15 cc/m의 양으로 공급함에 의해 다중양자정호구조(MQW)의 활성층(36)을 형성한다.
수소, 질소, 그리고 암모니아가 각각 40 cc/m, 19.96 L/m 10 L/m의 유량으로 흐르는 동안, 4분 동안 온도가 1100℃까지 증가한다. 상승시의 분위기가 수소라면, 활성층이 에칭되며, 이 과정에서 분위기가 질소인 것이 바람직하다.
1100℃의 온도가 유지될 때에 수소 질소, TMG, 암모니아 및 Cp2Mg가 대략 10분동안 500 cc/m, 14.5 L/m, 100 cc/m, 10 L/m, 50 cc/m의 유량으로 공급되고, 대략 200nm의 두께를 가지는 GaN층(37)이 형성된다.
다음은, 대략 500nm의 두께를 가지는 p형 AlGaN전류주입층(38)을 형성하기 위해 50 cc/m의 유량에 15분 동안 TMA를 공급한다.
다만, 상기 p형 층을 형성하기 위해 유기금속재의 캐리어가스로서 수소가 사용된다. 이 상태에서 실온까지 온도가 감소하고 웨이퍼를 MOCVD장치에서 제거하여 공지된 열 CVD장치에서 20㎛의 폭을 가지는 SiO2막을 웨이퍼의 표면에 형성한다. RIE장치에 설치된 웨이퍼를 에칭하여 BCI3가스에 의해 메사구조의 개구부를 만든다. 상기 과정을 거친 웨이퍼를 다시 MOCVD장치의 서셉터상에 설치하고 그 온도는 30 L/m유량의 질소에서 1100℃까지 증가시킨다.
1100℃의 온도하에서, 수소, 질소, TMG, 암모니아 및 DMZ(dimethylzinc)를 각각 500 cc/m, 14.5 L/m, 100 cc/m, 10 L/m, 50 cc/m의 유량으로 1시간가량 공급하여, 층(34∼38)을 i형 GaN층(39)의 매립구조로 구성한다. 본 실시예에서는 이러한 i형 GaN층을 메사에칭후의 성장에 의해 형성하였지만, 에칭하지 않고 수소, 산소등을 이온주입하여 형성할 수 있다. 예컨대, 200keV, 1×1014cm-2의 수소이온주입으로 층을 형성할 수 있다.
온도가 1100℃로 유지되는 동안, 주 캐리어가스를 수소에서 질소로 변환하고, 수소, 질소, TMG, 암모니아 및 Cp2Mg를 각각 500 cc/m, 14.5 L/m, 100 cc/m, 10 L/m, 50 cc/m의 유량으로 27분 가량 공급하여 대략 900nm두께의 p형 GaN층(40)을 형성한다. 거기에, Cp2Mg의 유량을 150 cc/m까지 증가시키고 3분간 공급함으로써, 100nm두께의 p형 GaN층(41)을 형성한다.
이 층에 있어서, 열처리등과 같은 후공정없이 p형결정을 만들었다. 층(40, 41)을 성장시킬 때에, 캐리어의 불활성메커니즘이 감소하고, 3×1016cm-3농도의 아연(zn)을 첨가하여 농도를 2배 가량 증가시켰다.
TMG와 Cp2Mg의 공급을 중지하고, 기판의 온도를 실온까지 감소시켰다. 다만, 수소. 질소 및 암모니아를 각각 500 cc/m, 14.5 L/m, 10 L/m로 1100℃에서 350℃까지 공급하고, 암모니아의 공급은 350℃에서 중지한다.
상기 얻어진 레이저구조를 MOCVD장치에서 제거하고, 공지된 진공증착법 또는 스퍼터링(sputtering)등을 이용하여, 양호한 저항접촉을 가지는 n측전극(42)을 만들기 위해 n형 GaN층(33)상에 Pt(두께50nm), Ni(두께50nm), Au(두께2㎛)를 형성시킨다. 또한 Pd(두께20nm), Ti(두께30nm), Pt(두께20nm), Au(두께2㎛)를 p형 GaN층(41)상에 형성하고, 500℃의 질소에 1분간 열처리하여, 7×10-3Ωcm2가량의 p측전극(43)을 만든다. 전극으로서는 상기 Al, Sc, Mg, Si, Cr등의 금속의 다층구조 또는 합금층이 사용된다.
스크라이버(scriber)등을 사용하여 기판으로부터 레이저구조를 분리하여 공진기미러를 형성한다. 상기 제조된 반도체 레이저는 420nm파장의 레이저빔을 연속적으로 방출한다. 이 장치의 동작전압은 4.7V이고 임계전류밀도는 3kA/cm2이다.
상기 기술된 바와 같이, 본 발명의 제2실시예에 의하면, 제1실시예의 효과에 더하여 내부전류협착구조의 청색 반도체 레이저를 실현할 수 있다.
제2실시예의 변형예로서는, 2개의 p형 GaN층(40, 41)이 형성될 때에, 주요가스가 변환되는 시간을 변경할 수 있다. 특히, 상기 조건에서, 하부 p형 GaN층(40)이 형성될 때 주 캐리어가스로서 수소가 사용되고, 상부 p층 GaN층(41)이 형성되기 전에 수소를 질소로 대체한다. 비록 층(41)이 나중에 형성되지만, 제1실시예 및 제2실시예와 같은 마그네슘의 활성화율이 얻어진다. 그 이유는 다음과 같다. 하부 p층 GaN층(40)이 형성될 때에, 마그네슘이 활성화되지 않아도, 상부 p층 GaN층(41)이 형성될 때의 성장온도가 1100℃만큼 높기 때문에, 열처리효과가 층(40)에 작용한다고 추측된다. 또한 질소분위기에서 p층 GaN층(41)을 형성하기 때문에, 마그네슘의 활성화율이 높다.
(제3실시예)
다음은, 본 발명의 제3실시예에 따른 발광다이오드를 설명하고자 한다.
도 18은 발광다이오드의 구조를 설명하는 단면도이다. 상기 다이오드는 n형의 2H형 SiC기판(51)을 가지고 있고, 기판(51)상에 1:9의 비율로 GaN과 SiC를 포함하는 혼합층(52)이 있고, n형 GaN층(53), n형 InGaN발광층(54) 및 p형 GaN층(55)가 기판(51)상에 적층되어 있다. 사용되는 도펀트는 n형 GaN층(53)에는 실리콘이고, p형GaN층(55)에는 마그네슘이다.
층(54, 55)이 성장하는 동안, 주 캐리어가스로 질소를 공급하고, 원료가스로는 암모니아, Ga유기원료를 사용하고, p형 도펀트에는 Mg유기원료를 사용한다. 또한, Mg유기원료의 캐리어가스로 수소를 사용한다.
p형 GaN층(55)외의 다른층을 성장시킬 때에, 주 캐리어가스로 수소를 사용하고, 층(53, 55)의 각 캐리어농도는 2×1018cm-3이다.
SiC기판상에 n측전극(56)을 형성하고, 동시에 p형 GaN층(55)상에는 p측전극(57)을 형성한다.
상기 얻어진 다층막상에 n형 및 p형 전극을 형성하여 이루어진 발광다이오드에 있어서, 상기 기술된 바와 같이, p측전극의 저항접촉이 저하될 수 있고, 따라서 소자의 수명이 종래기술에 의한 소자보다 5배이상 길어지고, 신뢰성이 개선된다.
(제4실시예)
본 발명의 제4실시예에 따른 반도체 레이저를 도 3을 참조하여 설명하고자 한다.
제4실시예서는, 상술한 본 발명의 구체예에 더하여 감압CVD법, 광여기법, 크랙킹(cracking)법중 하나를 이용하여 플라즈마상태의 질소를 공급하여 형성되는 p형 AlGaN전류주입층(18)과 p형 GaN접촉층(19)를 형성한다.
구체적 예로서는, 상술된 바와 같이, GaN광가이드층(17)을 형성한 후에, 주 캐리어가스를 수소에서 질소로 변환하고, 원료가스의 캐리어가스인 TMG, TMA 및 수소가스의 공급을 중지한다.
만약 상기 방법중 하나를 사용하여, 기판의 온도가 감소하면, 활성질소원자의 공급이 가능한 상태에 이를 때까지 기판온도를 감소시키고, 암모니아가스를 공급하는 등의 방법으로, 기판상에 이미 형성된 성장층으로부터 Ga, In, N등의 분해를 억제한다.
다음은, 질소가스 및 상기 원료가스가 일정량으로 유입되고, 배기속도등의 조절로 반응실내를 소정의 압력으로 설정한다.
p형 AlGaN전류주입층(18)과 p형 GaN접촉층(19)을 반응실내에서 조절된 플라즈마에 의해 차례로 형성한다.
다음은, 원료가스의 공급을 중지하고 기판의 온도를 자연적으로 감온시킨다.
일련의 전극 형성과정은 상술한 바와 같고, 청색 반도체 레이저가 완성된다.
청색 반도체 레이저는, 임계전류가 30mA만큼 낮을 때에, 실온에서 연속적으로 레이저빔을 방출할 수 있다.
상기한 제4실시예에 따라, p형 AlGaN전류주입층(18) 및 p형 GaN접촉층(19)이 질소 플라즈마와 같은 활성 질소원소를 이용해서 형성되기 때문에, 질소정공 밀도가 감소될 수 있고, 마그네슘(Mg)이 갈륨(Ga)측에 들어가기 쉽다. 마찬가지로, 활성질소를 이용하기 때문에, 암모니아가스의 이용량이 더욱 감소될 수 있고, Mg의 활성비를 증가시키는 효과가 얻어지며, 제조비용이 더욱 줄어드는 이점이 있다.
다양한 저압(torr) 또는 그 이하의 분위기에 있어서, 다수의 정공은 Ga(Al)N의 N측으로부터 생성되고, 마그네슘(Mg)은 마그네슘을 쉽게 불활성화하는 것으로 N측에 들어간다. 그러나, 제4실시예에 있어서, 질소 플라즈마가 채용되기 때문에, N측의 정공이 감소되고, 마그네슘이 Ga측에 들어가서 활성화 되어, 청색 반도체 레이저가 실온에서 레이저빔을 연속적으로 방사할 수 있다.
제4실시예는 제2실시예의 각각의 p형 GaN층(40,41)과, 제3실시예의 p형 GaN층(55)에 적용될 수 있다. 다시말해서, 플라즈마를 이용하는 이들 층(40,41,55) 도 마그네슘의 활성비가 제4실시예에서와 같이 개선될 수 있다. 플라즈마는 직접전류 플라즈마와 라디오 주파수 플라즈마 및 마이크로웨이브 플라즈마를 포함할 수 있다.
상기한 제1 내지 제4실시예는 전극을 갖춘 접촉층으로 이용될 수 있는 인듐(In)을 포함하지 않는 p형 GaN반도체층에 언급된다. 다음의 제5 내지 제9실시예로서는 인듐{InxAlyGazB1-x-y-zNmPnAs1-m-n(0≤x, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)}을 포함하는 GaN시스템 반도체층이 전극을 갖춘 접촉층으로 이용된다. 질화물계 반도체소자의 원리에 대한 제1내지 제5실시예 및 제6실시예가 기술될 것이고, 다음으로 구체적 예를 나타내는 제7 내지 제9실시예가 기술될 것이다. 기판의 온도 및 캐리어가스의 유동률은 제1 및 제2실시예와 동일하고, 상세한 기술은 생략한다.
(제5실시예)
도 19는 본 발명의 제5실시예에 따른 질화물계 반도체소자의 원리를 나타내는 단면도이다. 이 장치는 사파이어기판(61)상에 순차 형성된 n형 GaN(InxAlyGazB1-x-y-zN, x=y=0)층(62)과, p형 GaN층(63) 및 p형 InGaN(InxAlyGazB1-x-y-zN, 0x1, 0=y)층(64)을 포함한다. p형 GaN층(63)과 n형 GaN층(62)은 pn접합으로 구성된다.
(깊이방향에서 불순물농도의 분포)
도 19에서 설명한 구조에 대해, 성장층의 깊이방향에서 각 마그네슘(Mg) 및 수소(H)의 농도의 분포는 도 20a에 나타난 바와 같이 SIMS에 의해 시험된다. 도 20b에 나타난 바와 같이 비교를 위해 동일한 불순물 농도분포는 p형 InGaN층(64)이 제거된 본 발명과 대응하는 종래구조에 대해 시험된다.
도 20a 및 도 20b에 나타난 바와 같이, 각각 p형 GaN층(63) 및 p형 InGaN층(64)의 Mg농도가 5×1019㎝-3일 때, 종래구조의 p형 GaN층의 수소농도는 8×1019㎝-3이고, p형 InGaN층(64) 및 p형 GaN층(63)은 6×1019㎝-3이다. 이후의 값은 종래 p형 GaN층의 성장 이후에 수소농도와 동일하고, 750℃의 온도에서 30분동안 질소에서의 열처리를 거친다.
도시하지는 않았지만, 그 표면에 밀접한 p형 InGaN층(64)의 산소 및 카본농도는 5×1018㎝-3또는 그 이하, 5×1019㎝-3또는 그 이하이다. 각각의 그 농도는 이후에 기판쪽으로 최상면으로부터 100nm 또는 그 이상에서 3 내지 10×1017㎝-3의 범위내에서 동일하다. 다시말해서, 상기 장치의 내측 저항뿐만 아니라 그 표면 근처의 저항은 매우 낮다. 종래 p형 GaN층에 있어서, 그 표면 근처의 각각의 산소 및 카본농도는 10이상인 본 발명에서보다 높다.
(C-V측정)
도 21은 C-V기술을 이용하는 SIMS에 대한 예의 억셉터 농도를 측정함으로써 얻어진 결과를 나타내는 표이다. 본 발명의 p형 InGaN층(64)은 질소풍만 분위기에서 성장하고, 저저항 p형 층으로서 기능하여 도시한 바와 같이 p형 GaN층(63)은 저저항 p형 층을 만족하고, 5.4×1018㎝-3인 그 저항은 종래 p형 GaN층이 성장한 후에 얻어진 값과 실질적으로 동일하며, 그 후 질소분위기에서 열처리를 거친다. 다시말해서, 인듐(In)을 포함하는 반도체층을 만족하는 p형 InGaN층(64)이 위에 형성되기까지 수소는 아래에 형성된 p형 GaN층(63)에 공급되는 것이 방지되고, 마그네슘의 활성화가 증진된다.
(변형된 구조)
도 19에 나타난 구조에 있어서, n형 InGaN(InxAlyGazB1-x-y-zN, 0x1, 0=y)층(65)은 도 22에 설명한 바와 같이 p형 InGaN층(64)인 곳에서 최상면상에 형성될 수 있다. 더욱이, 어떤 인듐(In)성분비가 p형 InGaN층(64)의 성분비보다 낮으면 격자매칭을 용이하게 하기 위해 p형 InGaN층이 p형 GaN층(63)과 p형 InGaN층(64) 사이에 삽입될 수 있다.
도 23에 나타난 바와 같이, 핀접합은 그 사이에 삽입된 비도프된 i형 InGaN층(66)을 갖춘 n형 GaN층(62) 및 p형 GaN층(63)에 의해 형성될 수 있다. 본 발명은 각각의 핀과 핀접합에 적용될 수 있다.
도 24에 설명된 바와 같이, p형 GaN버퍼층(71)과 비도프 또는 n-형 GaN층(72)은 표면형태를 개선하도록 사파이어기판(61)과 n형 GaN층(62) 사이에 형성될 수 있다. 더욱이, 핀접합은 층(66)의 하지층으로 형성한 비도프된 I형 InGaN층(66) 및 n형 AlGaN층(73)과, 층(66)의 상부층으로 형성된 p형 InGaN층(74)에 의해 형성될 수 있다.
(제6실시예)
도 25는 본 발명의 제6실시예에 따른 질화물계 반도체소자의 원리를 나타내는 단면도이다. 이 장치는 현행 차단구조를 갖춘 것으로, 비도프된 GaN하지층(82)과, n형 GaN접촉층(83), 비도프된 InGaN활성층(84) 및 p형 GaN전류주입층(85)이 사파이어기판(81)상에 순차적으로 형성된다.
복수의 n형 GaN전류차단층(86)은 p형 GaN전류주입층(85)상에 선택적으로 형성된다. p형 InGaN접촉층(87)은 p형 GaN전류주입층(85)과 n형 GaN전류차단층(86)상에 형성된다.
상술한 전류차단구조를 갖춘 질화물계 반도체소자의 제조방법과 그 기능이 기술된다.
도 26A에 나타난 바와 같이 질화물계 반도체소자에 있어서, 비도프된 GaN층(82)과, n형 GaN층(83), 비도프된 GaN활성층(84), p형 GaN전류주입층(85) 및 n형 GaN전류차단층(86)은 제1MOCVD에 의해 동일한 챔버내에서 사파이어기판(81)상에 순차적으로 형성된다. 그 후, 도 26B에 나타난 바와 같이 n형 GaN전류차단층(86)의 일부가 에칭에 의해 제거된 후, p형 InGaN접촉층(87)이 제2MOCVD(재성장)에 의해 형성된다.
마그네슘(Mg) 또는 아연(Zn)은 p형 도펀트로서 이용된다.
상기 제조방법에 따라, 제2MOCVD에 의해 형성된 p형 InGaN접촉층(87)은 상기한 바와 같이 동일한 저산소농축과 저카본농축을 갖추고, 어떠한 열처리 없이 그 저항이 감소된다.
제1MOCVD에 의해 형성된 p형 GaN전류주입층(85)의 일부는 n형 GaN전류차단층(86) 부분을 제거하는 것에 대응하거나, 또는 제2MOCVD의 시간에 챔버내에 노출되는 것으로, p형 저저항층이다.
C-V측정에 따라, 그 억셉터농도는 3×1018㎝-3이다(SIMS분석에 따라 그 마그네슘농도는 2×1019㎝-3이다).
p형 GaN전류주입층(85)의 다른 일부는 n형 GaN전류차단층(86)으로 덮혀진 것으로, 재성장동안 저항이 감소되지 않는다.
상기한 제6실시예에 따라, p형 InGaN접촉층(87)이 제2MOCVD(재성장)에 의해 형성되기 때문에, 열처리를 필요로 하지 않고 저저항 p형층이 형성될 수 있으며 전류차단이 더욱 증진될 수 있다.
(변형된 구조)
제6실시예에 따른 구조에 있어서, 도 27에 나타난 바와 같이 GaN버퍼층(82a)은 사파이어기판(81)과 비도프된 GaN하지층(82)간에 제공될 수 있다. 더욱이, 도 27에 나타난 바와 같이 n형 AlGaN전류주입층(91)은 비도프된 InGaN활성층(84)과 n형 GaN접촉층(83) 사이에 삽입될 수 있고, p형 AlGaN전류주입층(95)은 p형 GaN전류주입층(85) 대신 형성될 수 있다. 원하는 형태의 n형 GaN전류차단층(86)과 n형 InGaN전류차단층은 각각의 층(85,95)상에 형성될 수 있다.
(제7실시예)
도 28은 본 발명의 제7실시예에 따른 반도체 레이저의 구조를 나타내는 단면도이다. 도 28에 있어서, 도 26a 내지 도 26c 및 도 27에 나타낸 것과 같은 동일한 구성요소는 동일한 참조부호가 병기된다. 이 반도체 레이저에 있어서, GaN버퍼층(82a)과, 비도프된 GaN하지층(82), n형 GaN접촉층(83), n형 AlGaN전류주입층(91), 비도프된 GaN가이드층(92), MQW구조의 비도프된 AlGaN활성층(93), p형 GaN가이드층(94), p형 AlGaN전류주입층(95) 및 p형 GaN전류주입층(85)은 사파이어기판(81)상에 순차적으로 형성된다.
n형 GaN전류차단층(86)은 p형 GaN전류주입층(85)상에 선택적으로 형성된다. p형 InGaN접촉층(87)은 p형 GaN전류주입층(85) 및 n형 GaN전류차단층(86)상에 형성된다.
p측전극(97)은 p형 InGaN접촉층(87)상에 형성된다. n측전극(96)은 에칭 또는 그와 유사한 처리에 의해 노출된 n형 GaN접촉층(83)부 상에 형성된다.
상기 반도체 레이저의 제조방법과 그 기능이 기술된다.
도 29a에 설명한 바와 같이, 50nm-두께 비도프된 GaN(InxAlyGaz1-x-yN, x=y=0)버퍼층(82a)과, 2㎛-두께 비도프된 GaN하지층(82), 4㎛-두께 n형 GaN접촉층(83), 0.3㎛-두께 n형 AlgGa1-qN(0≤q≤1)전류주입층(91), 0.1㎛-두께 비도프된 GaN가이드층(92), 두께 0.1㎛의 MQW구조를 갖춘 비도프된 InGaN활성층(93), 0.1㎛-두께 p형 GaN가이드층(94), 0.3㎛-두께 p형 AlgGa1-qN(0≤q≤1)전류주입층층(95), 0.5㎛-두께 p형 GaN전류주입층(85) 및 1㎛-두께 n형 GaN(AlgGa1-qN, q=0)전류차단층(86)이 MOCVD에 의해 사파이어기판(81)상에 연속적으로 형성된다.
n형 불순물의 밀도는 도입하는 모노실란(SiH4)에 의해 적당히 제어된다. 유사하게, p형 불순물은 도입하는 Cp2Mg에 의해 적당히 제어된다.
도 29b를 참조해서, n형 GaN전류차단층(86)이 패턴되고, 그 일부는 에칭에 의해 제거되거나, 또는 최상부표면으로부터 p형 GaN전류주입층(85)을 노출함과 동일한 것으로 제거된다.
도 29c에 나타난 바와 같이, 1.5㎛ 두께를 갖춘 p형 InGaN(InxAlyGaz1-x-yN, 0≤x≤0.3, y=0)접촉층은 MOCVD에 의해 층(85,86)상에 형성된다. 성장온도는 750℃ 내지 1100℃의 범위이고, 질소가스가 주 캐리어가스로서 채용되는 동안 상기 재료가스의 캐리어가스로서 수소가스가 이용될 수 있다.
그래서, MOCVD로(爐)로부터 제거되어 얻어지고, SiO2또는 그와 동종으로 부분적으로 마스크된다. 웨이퍼는 그 후 도 30a에 나타난 바와 같이 n형 GaN접촉층(83)에 이르는 상기 깊이로 에칭된다.
사파이어기판(81)은 증착된 GaN반도체층(82a 내지 95)의 반대표면을 매끄럽게 함으로써 약 100㎛의 두께를 갖추도록 형성된다.
도 30c에 있어서, Ti-Au와 같은 금속의 n측전극은 n형 GaN접촉층(83)상에 형성된다. 그 후, 도 30c에 나타난 바와 같이 마스크의 SiO2가 제거되고, Pt, Ti/Au, Ni의 p측전극(97)이 p형 InGaN접촉층(87)상에 형성된다.
p형 InGaN접촉층(87)은 5×1018㎝-3이하의 표면 산소농도와 5×1019㎝-3이하의 표면 카본농도를 갖춘다. 층(87)은 마찬가지로 바람직한 저저항 저항접촉을 갖춘다.
웨이퍼는 마찬가지로, 다수의 칩에 스크라이빙(scribing), 클리빙(cleaving), 드라이에칭 또는 그와 동종에 의해 적당한 크기로 잘라서 제조된다.
이들 칩이 소정 스템(stem; 와이어 프레임)상에 탑재되고, 와이어본딩 이후에 몰드되면, 본 발명의 GaN계 레이저가 완성된다.
이 반도체 레이저는 낮은 임계전압에서 400㎚의 파장으로 레이저빔을 방사할 수 있는 바람직한 특성을 갖춘다.
상술한 바와 같은 본 발명의 과정은 종래의 과정보다 더욱 단순하게 이루어질 수 있다. 특히, 본 발명에 따라 p형 클레드층에 삽입된 수소와 p형접촉층에 기인하는 억셉터의 불활성화는 p형 InGaN반도체층이 종래의 에픽택셜 성장단계로 성장하는 단순한 단계만을 부가함으로써 축약될 수 있다.
따라서, 열처리가 불필요하기 때문에, 제조단계의 수가 감소될 수 있고, 더욱이 표면의 오염에 의한 소자특성의 감소요인과, 성장 등의 이후에 열처리에서 크리스탈의 불순물의 확산이 제거될 수 있다.
더욱이, 표면산소 및 카본농도가 낮게 될 수 있기 때문에, 저저항 저항접촉이 바람직하게 이루어질 수 있고, 동작전압이 감소될 수 있으며, 이렇게 이루어진 바람직한 특성의 반도체 레이저는 낮은 임계전류(저동작전압)에서 400㎚의 파장으로 레이저빔을 방사한다.
p형 불순물(예컨대, Mg)의 종류와, p형 InGaN접촉층(87; 50㎚ 내지 1500㎚)의 두께, 인듐(0≤x≤0.3)의 성분비, 캐리어가스의 종류(수소가스 및 암모니아를 포함하는 원료가스와, 질소가스의 캐리어가스), 유동률(질소가스:산소가스= 5 내지 2000:1) 및 그 동종은 적당한 범위이내로 내려간다. 상기한 장점은 이렇게 쉽고 신뢰성있게 얻어질 수 있고, 소자특성 및 제조과정의 안정성이 얻어질 수 있다.
(변경된 구조)
본 발명의 제7실시예에 있어서, 도 31에 설명된 바와 같이 제1MOCVD에 의해 형성된 p형 GaN전류주입층(85)이 생략될 수 있다. 이 경우에 있어서, 제2MOCVD에 의해 형성된 층은 도 32에 나타난 바와 같이, p형 GaN층(85a)과 p형 InGaN접촉층(87)을 갖출 수 있다.
(제8실시예)
이제 본 발명의 제8실시예에 따른 반도체 레이저가 기술된다.
도 33은 반도체 레이저의 원리를 나타내는 단면도이다. 이 도면에 있어서, 도 25와 동일하게 구성하는 요소는 동일한 참조부호를 병기한다. 반도체 레이저는 SBR구조를 갖춘다. 비도프된 GaN하지층(82)과 n형 GaN접촉층(83), 비도프된 InGaN활성층(84) 및 p형 GaN전류주입층(85)은 사파이어기판(81)상에 차례로 형성된다.
릿지(ridge)는 선택에칭에 의해 p형 GaN전류주입층(85)상에 형성된다. 복수의 n형 InGaN광경계층(98)은 릿지가 형성된 곳을 제외하고 층(85)상에 선택적으로 형성된다. p형 InGaN접촉층(87)은 층(85) 및 층(98)의 릿지상에 형성된다.
이제, SBR구조 및 그 기능을 갖춘 반도체 레이저의 제조방법이 기술된다.
도 34a에 설명된 바와 같이, 이러한 반도체 레이저에 있어서 비도프된 GaN하지층(82)과, n형 GaN접촉층(83), 비도프된 InGaN활성층(84) 및 p형 GaN전류주입층(85)은 제1MOCVD에 의해 동일챔버내에 사파이어기판(81)상에 차례로 형성된다. 그 후, 도 34b에 나타낸 바와 같이 p형 GaN층(85)이 릿지로부터 에칭에 의해 부분적으로 제거된다. 도 34c를 참조해서, 예컨대 SiO2의 마스크(99)는 릿지상에 형성된다. 다음, n형 InGaN층(98)이 다시 성장하게 되고(제2MOCVD에 의해), 마스크(99)가 형성된 곳을 제외하고 p형 GaN층(85)상에 선택적으로 형성된다. 그 후, 도 34d에 나타낸 바와 같이 마스크(99)가 제거되고, p형 InGaN층(87)이 제3MOCVD에 의해 층(85)의 릿지와 n형 InGaN층(98)상에 형성된다.
상술한 SBR구조에 있어서도 p형 InGaN접촉층(87)은 저산소 및 카본농도를 갖추고, 전류차단구조로서 얻어지는 바람직한 저저항 저항접촉과, 낮은 임계전류에서 400㎚의 파장으로 레이저빔을 방사할 수 있는 바람직한 특징을 갖춘다.
(변경된 구조)
제8실시예에 있어서, 도 35에 나타난 바와 같이 GaN버퍼층(82a)은 사파이어기판(81)과 비도프된 GaN하지층(82) 사이에 제공될 수 있다.
더욱이, n형 AlGaN전류주입층(91)은 비도프된 InGaN활성층(84)과 n형 GaN접촉층(83) 사이에 삽입되고, p형 AlGaN전류주입층(95)은 p형 GaN전류주입층(85) 대신 형성될 수 있다.
p형 AlGaN전류주입층(95)이 형성될 때, n형 InGaN광차단층(98)이 n형 GaN층광경계층으로 대치될 수 있는데, 다시말해서 인듐(In)의 성분비는 n형 InxGa1-xN(O≤x≤1)광차단층(98)에서 0으로 될 수 있다.
n형 InGaN광차단층(98)이 p형 AlGaN전류주입층(95) 대신 이용될 수 있음은 물론이다.
(제9실시예)
도 36은 본 발명의 제9실시예에 따른 반도체 레이저의 구조를 설명하는 단면도이다.
도면에 있어서, 도 34a 내지 도 34d 및 도 35와 동일하게 구성하는 요소는 동일한 참조부호를 병기한다. 이 반도체 레이저에 있어서, GaN버퍼층(82a)과, 비도프된 GaN하지층(82), n형 GaN접촉층(83), n형 AlGaN전류주입층(91), 비도프된 GaN가이드층(92), MQW구조의 비도프된 InGaN활성층(93), p형 GaN가이드층(94) 및 p형 AlGaN전류주입층(95)은 사파이어기판(81)상에 순차적으로 형성된다.
릿지는 선택에칭에 의해 p형 AlGaN전류주입층(95)상에 형성된다. 복수의 n형 InGaN광경계층(95)은 릿지가 형성된 곳을 제외한 층(95)상에 선택적으로 형성된다. p형 InGaN접촉층(87)은 층(95) 및 층(98)의 릿지상에 형성된다.
n측전극(96)이 식각 또는 그와 동종에 의해 노출되는 n형 GaN접촉층(83)부상에 형성되는 동안 p측전극(97)은 p형 InGaN접촉층(87)상에 형성된다.
이제, 상기 반도체소자의 제조방법과 그 기능이 기술된다.
도 37a를 참조해서, 상기한 바와 같이, 50nm-두께 비도프된 GaN(InxAlyGaz1-x-yN, x=y=0)버퍼층(82a)과, 2㎛-두께 비도프된 GaN하지층(82), 4㎛-두께 n형 GaN접촉층(83), 0.3㎛-두께 n형 AlgGa1-qN(0≤q≤1)전류주입층(91), 0.1㎛-두께 비도프된 GaN가이드층(92), 두께 0.1㎛의 MQW구조를 갖춘 비도프된 InGaN활성층(93), 0.1㎛-두께 p형 GaN가이드층(94), 0.3㎛-두께 p형 AlgGa1-qN(0≤q≤1)전류주입층층(95)이 MOCVD에 의해 사파이어기판(81)상에 연속적으로 형성된다.
도 37b에 설명한 바와 같이, SiO2층(99)은 패터닝 및 마스킹에 의해 p형 AlgGa1-qN(0≤q≤1)전류주입층(95)상에 형성되고, 에칭 또는 그와 동종으로 릿지로부터 선택적으로 제거된다.
그 후, 도 37c에 설명한 바와 같이 n형 InxGa1-xN(0≤x≤1)광차단층(98)이 다시 선택적으로 성장하게 되고, 릿지가 형성된 곳을 제외하고 층(95)상에 형성된다.
SiO2층(99)의 마스크는 p형층(95)의 릿지로부터 제거된다. 도 38a에 나타낸 바와 같이, MOCVD를 이용해서 1㎛-두께 p형 InGaN(InxAlyGaz1-x-yN, 0x≤0.3, y=0)층(87)이 층(95)의 릿지와 n형 InGaN광차단층(98)상에 형성된다. 다음, 성장온도는 750℃ 내지 1100℃의 범위이고, 질소가스가 주 캐리어가스로서 채용되는 동안 상기 재료가스의 캐리어가스로서 수소가스가 이용될 수 있다.
상기한 바와 같이, 웨이퍼는 n형 GaN접촉층(83)에 도달하는 상기 깊이로 선택적으로 에칭되어 도 38b에 나타낸 바와 같이 사파이어기판(83)이 약 100㎛의 두께로 매끄럽게 형성함으로써 얻어진다. 유사하게, 도 38c에 설명된 바와 같이 n측전극(96)은 n형 GaN접촉층(83)상에 형성되고, p측전극(97)은 p형 InGaN접촉층(87)상에 형성된다. 이들 전극(96, 97)은 상기한 바와 같이 동일재료로 구성될 수 있다.
전극을 갖춘 최종 웨이퍼는 상기 실시예에서와 같이 분열 및 그 동종에 의해 다수의 칩으로 잘려진다. 각각의 칩은 와이어본딩 및 몰등을 위해 소정 시스템(와이어프레임)상에 탑재되고, 그 후 최종 생산물인 GaN계 레이저로서 처리된다.
반도체 레이저에 따라, p형 InGaN접촉층(87)은 저산소 및 카본농도를 갖추고, 바람직한 저저항 저항접촉이 형성되며, 이렇게 얻어진 바람직한 특성으로 낮은 임계전류에서 400㎚의 파장을 갖춘 레이저빔을 방사할 수 있게 된다.
제9실시예에 따라, 제7실시예의 장점에 부가해서 p형층(95)의 릿지와 다른 부분이 적당히 정의되고, 상기 합성(x)은 n형층(98)의 밴드갭(bandgap)에너지가 IS구조뿐만 아니라 SBR구조를 갖춘 반도체 레이저와, 활성층(93)의 에너지보다 작게 결정된다.
(다른 실시예)
본 발명은 제조과정에서 캐리어가스 및 불순물의 조합을 최적화 하고, 열처리 없이 불순물의 활성화를 증진하며, 성장층의 최상면상에 각각 산소 및 카본농도를 최적화해서 접촉저항을 줄이는 기술을 채용하고 있다. 따라서, 본 발명은 더블헤테로구조(DH)의 IS구조 또는 SBR구조로 제한되는 것은 아니고, 더블헤테로구조외에 호모접합(homojunction)구조 및 단일헤테로구조(SH)를 포함하는 것이다. 비록 본 발명이 더블헤테로구조일지라도 IS구조 또는 SBR구조와 다른 구조를 포함함은 말할것도 없다.
본 발명은 질화물계 반도체를 이용하는 LED 및 LD와 같은 광방사장치뿐만 아니라 p채널 HEMT 및 HBT와 같은 전자장치에도 적용할 수 있다.
아르곤(Ar) 및 헬륨(He)과 같은 불활성가스일지라도 본 발명과 유사한 장점이 얻어질 수 있고, 질소에 부가해서 주 캐리어가스로서 이용된다.
상기 기술한 실시예에 따라, 캐리어가스는 실질적으로 p형층 성장시간에 이용되는 질소가스와 같은 불활성가스로 형성된다. 그러나, LED 및 LD와 같은 질소계 반도체소자를 제조하기 위한 n형층 성장의 시간에 질소 캐리어가스를 이용하는 것이 가능하게 된다. 다시말해서, 모든 층은 예컨대 소자에 대한 다층성장의 시간에 주 캐리어가스로서 질소가스와 같은 불활성가스를 이용해서 형성될 수 있다.
본 발명은 성장 후에 열처리없이 양호한 특성을 달성할 수 있는 질소계 반도체소자를 제공한다. 그러나, 열처리는 특성을 더욱 개선하도록 성장 이후에 수행될 수 있는데, 다시말해서 성장 이후의 열처리가 억제되지 않고, 본 발명에서 생략될 수 있다.
다양한 변경 및 변형은 본 발명의 주요한 목적을 벗어나지 않는 범위내에서 이루어질 수 있다.
한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.
상술한 바와 같이, 본 발명은 p형접촉층으로서 질소중에 In을 함유하는 p형 GaN계 반도체층을 성장형성한다는 간단한 공정을 포함함으로써, 성장후의 열처리나 전자선조사 등의 특별한 처리를 필요로 하지 않고 저렴화 및 생산성의 향상을 도모하면서 억셉터의 활성화율을 향상할 수 있으며, p형 전도층의 품질을 향상시켜 생산성, 재현성이 좋고, 소자수명을 길게하여 신뢰성이 향상한 질화물계 반도체소자 및 그 제조방법을 제공할 수 있다.

Claims (24)

  1. 기판과,
    상기 기판상에 겹쳐 올린 복수의 질화물계 반도체층,
    이 복수의 질화물계 반도체층에 포함되고, 최상층으로 형성된 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n(0≤x, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)층,
    이 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층의 한쪽 표면상에 형성된 p측전극,
    상기 복수의 질화물계 반도체층에 포함되고, 상기 기판보다 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층에 더 가깝게 형성된 n형 InxAlyGazB1-x-y-zNmPnAs1-m-n층 및,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층과 상기 n형 InxAlyGazB1-x-y-zNmPnAs1-m-n층을 통해서 상기 p측전극으로부터 연장하는 전류통로를 형성하도록 적어도 하나의 상기 기판과 적어도 하나의 상기 복수의 질화물계 반도체층에 제공된 n측전극을 구비하여 구성되고,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층의 표면에 가깝게 이웃하는 산소의 농도가 5×1018㎝-3이하인 것을 특징으로 하는 질화물계 반도체소자.
  2. 제1항에 있어서, 상기 산소의 농도는 실질적으로 상기 기판쪽 최상층으로부터 200㎚ 깊이 이상에서 1×1018㎝-3이하로 균일한 것을 특징으로 하는 질화물계 반도체소자.
  3. 제1항에 있어서, 상기 질화물계 반도체를 구성하고, 상기 p측전극이 형성된 한쪽 표면과 대향하는 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층의 다른 표면과의 접촉으로 형성된 활성층과,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층상의 다른 표면에 대향하는 상기 활성층의 한쪽 표면과의 접촉으로 형성된 질화물계의 n형 반도체층 및,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층과, 상기 활성층 및 상기 n형 반도체층을 포함하는 더블헤테로구조를 구비하여 구성되고,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층은 적어도 2개의 층을 포함하고, 이 두 개의 층의 최상층은 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n(0x≤0.3, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)층을 더 포함한 것을 특징으로 하는 질화물계 반도체소자.
  4. 제3항에 있어서, 최상층으로서 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층과 상기 활성층측의 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층 사이에 형성된 p형 InsAlqGarB1-s-q-rNmPnAs1-m-n(0s≤0.3, s≤x, 0≤q, 0≤r, 0s+q+r≤1, 0≤m, 0≤n, 0m+n≤1)층을 더 구비한 것을 특징으로 하는 질화물계 반도체소자.
  5. 제3항에 있어서, 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n(0x≤0.3, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)층은 50㎚ 내지 1500㎚ 범위의 두께를 갖춘 것을 특징으로 하는 질화물계 반도체소자.
  6. 제1항에 있어서, 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층은 적어도 두 개의 층을 포함하고, 이 두 개의 층의 최상층은 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n(0x≤0.3, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)층이며, 각각의 상기 두 개의 층은 마그네슘 및 아연을 포함한 것을 특징으로 하는 질화물계 반도체소자.
  7. 제6항에 있어서, 최상층으로서 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층과 상기 n형층측의 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층 사이에 형성된 p형 InsAlqGarB1-s-q-rNmPnAs1-m-n(0s≤0.3, s≤x, 0≤q, 0≤r, 0s+q+r≤1, 0≤m, 0≤n, 0m+n≤1)층을 더 구비한 것을 특징으로 하는 질화물계 반도체소자.
  8. 기판과;
    상기 기판상에 겹쳐 올린 복수의 질화물계 반도체층,
    이 복수의 질화물계 반도체층에 포함되고, 최상층으로 형성된 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n(0≤x, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)층,
    이 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층의 한쪽 표면상에 형성된 p측전극,
    상기 복수의 질화물계 반도체층에 포함되고, 상기 기판보다 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층에 더 가깝게 형성된 n형 InxAlyGazB1-x-y-zNmPnAs1-m-n층 및,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층과 상기 n형 InxAlyGazB1-x-y-zNmPnAs1-m-n층을 통해서 상기 p측전극으로부터 연장하는 전류통로를 형성하도록 적어도 하나의 상기 기판과 적어도 하나의 상기 복수의 질화물계 반도체층에 제공된 n측전극을 구비하여 구성되고,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층의 표면에 가깝게 이웃하는 산소의 농도의 최대값은 표면내의 산소의 농도의 평균값 5배 이하인 것을 특징으로 하는 질화물계 반도체소자.
  9. 기판과,
    상기 기판상에 겹쳐 올린 복수의 질화물계 반도체층,
    이 복수의 질화물계 반도체층에 포함되고, 최상층으로 형성된 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n(0≤x, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)층,
    이 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층의 한쪽 표면상에 형성된 p측전극,
    상기 복수의 질화물계 반도체층에 포함되고, 상기 기판보다 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층에 더 가깝게 형성된 n형 InxAlyGazB1-x-y-zNmPnAs1-m-n층 및,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층과 상기 n형 InxAlyGazB1-x-y-zNmPnAs1-m-n층을 통해서 상기 p측전극으로부터 연장하는 전류통로를 형성하도록 적어도 하나의 상기 기판과 적어도 하나의 상기 복수의 질화물계 반도체층에 제공된 n측전극을 구비하여 구성되고,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층의 표면에 가깝게 이웃하는 카본의 농도가 5×1019㎝-3이하인 것을 특징으로 하는 질화물계 반도체소자.
  10. 제9항에 있어서, 상기 카본의 농도는 실질적으로 상기 기판쪽 최상층으로부터 200㎚의 깊이 이상에서 1×1018㎝-3이하로 균일한 것을 특징으로 하는 질화물계 반도체소자.
  11. 제9항에 있어서, 상기 질화물계 반도체를 구성하고, 상기 p측전극이 형성된 한쪽 표면과 대향하는 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층의 다른 표면과의 접촉으로 형성된 활성층과,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층상의 다른 표면에 대향하는 상기 활성층의 한쪽 표면과의 접촉으로 형성된 질화물계의 n형 반도체층 및,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층과, 상기 활성층 및 상기 n형 반도체층을 포함하는 더블헤테로구조를 구비하여 구성되고,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층은 적어도 2개의 층을 포함하고, 이 두 개의 층의 최상층은 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n(0x≤0.3, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)층을 더 포함한 것을 특징으로 하는 질화물계 반도체소자.
  12. 제11항에 있어서, 최상층으로서 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층과 상기 활성층측의 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층 사이에 형성된 p형 InsAlqGarB1-s-q-rNmPnAs1-m-n(0s≤0.3, s≤x, 0≤q, 0≤r, 0s+q+r≤1, 0≤m, 0≤n, 0m+n≤1)층을 더 구비한 것을 특징으로 하는 질화물계 반도체소자.
  13. 제11항에 있어서, 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n(0x≤0.3, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)층은 50㎚ 내지 1500㎚ 범위의 두께를 갖춘 것을 특징으로 하는 질화물계 반도체소자.
  14. 제9항에 있어서, 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층은 적어도 두 개의 층을 포함하고, 이 두 개의 층의 최상층은 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n(0x≤0.3, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)층이며, 각각의 상기 두 개의 층은 마그네슘 및 아연을 포함하는 것을 특징으로 하는 질화물계 반도체소자.
  15. 제14항에 있어서, 최상층으로서 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층과 상기 n형층측의 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층 사이에 형성된 p형 InsAlqGarB1-s-q-rNmPnAs1-m-n(0s≤0.3, s≤x, 0≤q, 0≤r, 0s+q+r≤1, 0≤m, 0≤n, 0m+n≤1)층을 더 구비한 것을 특징으로 하는 질화물계 반도체소자.
  16. 기판과;
    상기 기판상에 겹쳐 올린 복수의 질화물계 반도체층,
    이 복수의 질화물계 반도체층에 포함되고, 최상층으로 형성된 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n(0≤x, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)층;
    이 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층의 한쪽 표면상에 형성된 p측전극,
    상기 복수의 질화물계 반도체층에 포함되고, 상기 기판보다 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층에 더 가깝게 형성된 n형 InxAlyGazB1-x-y-zNmPnAs1-m-n층 및,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층과 상기 n형 InxAlyGazB1-x-y-zNmPnAs1-m-n층을 통해서 상기 p측전극으로부터 연장하는 전류통로를 형성하도록 적어도 하나의 상기 기판과 적어도 하나의 상기 복수의 질화물계 반도체층에 제공된 n측전극을 구비하여 구성되고,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층의 표면에 가깝게 이웃하는 카본의 농도의 최대값은 표면내의 카본의 농도의 평균값 5배 이하인 것을 특징으로 하는 질화물계 반도체소자.
  17. 유기금속 기상성장법에 의해 기판상에 n형 InxAlyGazB1-x-y-zNmPnAs1-m-n(0≤x, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)층을 형성하는 단계와,
    상기 n형 InxAlyGazB1-x-y-zNmPnAs1-m-n층이 형성된 후에 적어도 p형 InxAlyGazB1-x-y-zNmPn As1-m-n(0≤x, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)층과, 그 표면에 가깝게 이웃하는 5×1018㎝-3이하의 산소농도를 갖춘 상기 p형 InxAlyGazB1-x-y-zNmPn As1-m-n층을 형성하는 단계,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층상에 p측전극을 형성하는 단계 및,
    상기 n형 InxAlyGazB1-x-y-zNmPnAs1-m-n층과 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층을 통해서 적어도 상기 p측전극으로부터 연장하는 전류경로를 형성하도록 하나의 상기 기판과, 하나의 상기 n형 InxAlyGazB1-x-y-zNmPnAs1-m-n층 및 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층상에 n측전극을 형성하는 단계를 구비하여 구성되고,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층은 유기마그네슘 및 암모니아를 포함하는 각 원료가스와, 유기금속 기상성장법에 의해 본질적으로 불화설성가스인 캐리어가스를 이용해서 형성되는 것을 특징으로 하는 질화물계 반도체소자의 제조방법.
  18. 제17항에 있어서, 상기 주 캐리어가스 및 상기 불활성가스로서 이용되는 질소가스와, 상기 주 캐리어가스에 부가해서 0.05 및 20용량 퍼센트의 범위내에서 반응관으로 주입되는 수소가스를 더 구비한 것을 특징으로 하는 질화물계 반도체소자의 제조방법.
  19. 제18항에 있어서, 상기 질소가스는 상기 수소가스에 비해서 5 내지 2000배 이상의 유동률을 갖춘 것을 특징으로 하는 질화물계 반도체소자의 제조방법.
  20. 제17항에 있어서, 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층은 유기금속 기상성장법에 의해 활성질소를 주입함으로써 형성되는 것을 특징으로 하는 질화물계 반도체소자의 제조방법.
  21. 유기금속 기상성장법에 의해 기판상에 n형 InxAlyGazB1-x-y-zNmPnAs1-m-n(0≤x, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)층을 형성하는 단계와,
    상기 n형 InxAlyGazB1-x-y-zNmPnAs1-m-n층이 형성된 후에 적어도 p형 InxAlyGazB1-x-y-zNmPn As1-m-n(0≤x, 0≤y, 0≤z, 0x+y+z≤1, 0m, 0≤n, 0m+n≤1)층과, 그 표면에 가깝게 이웃하는 5×1019㎝-3이하의 카본농도를 갖춘 상기 p형 InxAlyGazB1-x-y-zNmPn As1-m-n층을 형성하는 단계,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층상에 p측전극을 형성하는 단계 및,
    상기 n형 InxAlyGazB1-x-y-zNmPnAs1-m-n층과 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층을 통해서 적어도 상기 p측전극으로부터 연장하는 전류경로를 형성하도록 하나의 상기 기판과, 하나의 상기 n형 InxAlyGazB1-x-y-zNmPnAs1-m-n층 및 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층상에 n측전극을 형성하는 단계를 구비하여 구성되고,
    상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층은 유기마그네슘 및 암모니아를 포함하는 각 원료가스와, 유기금속 기상성장법에 의해 본질적으로 불화설성가스인 캐리어가스를 이용해서 형성된 것을 특징으로 하는 질화물계 반도체소자의 제조방법.
  22. 제21항에 있어서, 상기 질소가스는 상기 주 캐리어가스 및 상기 불활성가스로서 이용되고, 상기 주 캐리어가스에 부가해서 수소가스가 0.05 내지 20용량 퍼센트의 범위내에서 반응관으로 주입되는 것을 특징으로 하는 질화물계 반도체소자의 제조방법.
  23. 제22항에 있어서, 상기 질소가스는 상기 수소가스에 비해서 5 내지 2000배 이상의 유동률을 갖춘 것을 특징으로 하는 질화물계 반도체소자의 제조방법.
  24. 제21항에 있어서, 상기 p형 InxAlyGazB1-x-y-zNmPnAs1-m-n층은 유기금속 기상성장법에 의해 활성질소를 주입함으로써 형성된 것을 특징으로 하는 질화물계 반도체소자의 제조방법.
KR1019970046045A 1996-09-06 1997-09-06 질화물계 반도체소자 및 그 제조방법 KR19980024397A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP23674496 1996-09-06
JP96-236744 1996-09-06
JP03799097A JP3688843B2 (ja) 1996-09-06 1997-02-21 窒化物系半導体素子の製造方法
JP97-037990 1997-02-21

Publications (1)

Publication Number Publication Date
KR19980024397A true KR19980024397A (ko) 1998-07-06

Family

ID=26377173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970046045A KR19980024397A (ko) 1996-09-06 1997-09-06 질화물계 반도체소자 및 그 제조방법

Country Status (4)

Country Link
US (2) US5932896A (ko)
JP (1) JP3688843B2 (ko)
KR (1) KR19980024397A (ko)
TW (1) TW402735B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127712B1 (ko) * 2003-11-12 2012-03-23 크리 인코포레이티드 자기 정렬 오믹 콘택을 가지는 발광 소자들 및 그 제조방법

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130147A (en) * 1994-04-07 2000-10-10 Sdl, Inc. Methods for forming group III-V arsenide-nitride semiconductor materials
US6009113A (en) * 1994-07-18 1999-12-28 Sharp Kabushiki Kaisha Semiconductor laser device having clad and contact layers respectively doped with Mg and method for fabricating the same
US6403708B2 (en) * 1996-05-27 2002-06-11 Mitsui Chemicals Inc Crystalline polypropylenes, process for preparing thereof, polypropylene compositions, and thermoformed products
WO1999005728A1 (en) * 1997-07-25 1999-02-04 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JPH11112109A (ja) * 1997-07-25 1999-04-23 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP3457511B2 (ja) * 1997-07-30 2003-10-20 株式会社東芝 半導体装置及びその製造方法
FR2766872B1 (fr) * 1997-08-01 1999-10-15 Renault Procede de correction des a-coups de couple d'un moteur a combustion interne
JPH11126758A (ja) * 1997-10-24 1999-05-11 Pioneer Electron Corp 半導体素子製造方法
US6593589B1 (en) * 1998-01-30 2003-07-15 The University Of New Mexico Semiconductor nitride structures
EP2273572B1 (en) * 1998-03-12 2015-04-29 Nichia Corporation A nitride semiconductor device
US6389009B1 (en) 2000-12-28 2002-05-14 Vertical Networks, Inc. Systems and methods for multiple mode voice and data communications using intelligently bridged TDM and packet buses
TW413972B (en) * 1998-04-22 2000-12-01 Matsushita Electric Ind Co Ltd Semiconductor laser device
US6233265B1 (en) * 1998-07-31 2001-05-15 Xerox Corporation AlGaInN LED and laser diode structures for pure blue or green emission
WO2000016455A1 (fr) * 1998-09-10 2000-03-23 Rohm Co., Ltd. Element lumineux semi-conducteur et laser a semi-conducteur
DE69929775T2 (de) * 1998-09-11 2006-11-02 Sharp K.K. Verfahren zur herstellung einer verbindungshalbleitersichcht und verbindungshalbleiterbauelement
US6113685A (en) * 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices
US6459100B1 (en) * 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
EP1120872B1 (en) * 1998-10-07 2006-12-20 Sharp Kabushiki Kaisha Semiconductor laser
DE19856245A1 (de) * 1998-12-07 2000-06-15 Deutsche Telekom Ag Verfahren zur Herstellung von mehrschichtigen Halbleiterstrukturen
US6522676B1 (en) 1999-01-26 2003-02-18 Sanyo Electric Co., Ltd Nitride semiconductor laser device
JP3459588B2 (ja) * 1999-03-24 2003-10-20 三洋電機株式会社 半導体レーザ素子の製造方法
US6838705B1 (en) * 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
JP2000332362A (ja) * 1999-05-24 2000-11-30 Sony Corp 半導体装置および半導体発光素子
US6133589A (en) * 1999-06-08 2000-10-17 Lumileds Lighting, U.S., Llc AlGaInN-based LED having thick epitaxial layer for improved light extraction
JP3459599B2 (ja) 1999-09-24 2003-10-20 三洋電機株式会社 半導体発光素子
JP3233139B2 (ja) 1999-09-30 2001-11-26 松下電器産業株式会社 窒化物半導体発光素子及びその製造方法
WO2001024282A1 (en) * 1999-09-30 2001-04-05 Aixtron Ag Method for forming p-type semiconductor crystalline layer of iii-group element nitride
US7056755B1 (en) * 1999-10-15 2006-06-06 Matsushita Electric Industrial Co., Ltd. P-type nitride semiconductor and method of manufacturing the same
JP4103309B2 (ja) * 2000-07-13 2008-06-18 松下電器産業株式会社 ｐ型窒化物半導体の製造方法
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6992334B1 (en) * 1999-12-22 2006-01-31 Lumileds Lighting U.S., Llc Multi-layer highly reflective ohmic contacts for semiconductor devices
US6245687B1 (en) * 2000-01-26 2001-06-12 Trw Inc. Precision wide band gap semiconductor etching
JP2001298214A (ja) * 2000-02-10 2001-10-26 Sharp Corp 半導体発光素子およびその製造方法
JP3946427B2 (ja) 2000-03-29 2007-07-18 株式会社東芝 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP4618465B2 (ja) * 2000-04-04 2011-01-26 ソニー株式会社 ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法および半導体素子の製造方法
US6841808B2 (en) 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
WO2002021604A1 (fr) * 2000-09-08 2002-03-14 Sharp Kabushiki Kaisha Dispositif emetteur de lumiere a semi-conducteurs au nitrure
JP4867064B2 (ja) * 2000-11-17 2012-02-01 住友化学株式会社 発光素子用３−５族化合物半導体およびその製造方法
JP2002184581A (ja) * 2000-12-13 2002-06-28 Sanyo Electric Co Ltd 有機発光素子
US6906352B2 (en) * 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
WO2002067334A1 (en) * 2001-02-20 2002-08-29 University Of Maryland, Baltimore County Multiple quantum well broad spectrum gain medium and method for forming same
US7487253B1 (en) * 2001-04-03 2009-02-03 F5 Networks, Inc. Method for configuring a network element having an unknown protocol address
JP3622200B2 (ja) * 2001-07-02 2005-02-23 ソニー株式会社 窒化物半導体の製造方法および半導体素子の製造方法
US6812152B2 (en) * 2001-08-09 2004-11-02 Comlase Ab Method to obtain contamination free laser mirrors and passivation of these
TWI236505B (en) * 2002-01-14 2005-07-21 Nat Science Council Thermal cracking chemical vapor deposition process for nanocarbonaceous material
JP2003264346A (ja) * 2002-03-08 2003-09-19 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子
EP1351321B1 (en) * 2002-04-01 2013-12-25 Konica Corporation Support and organic electroluminescence element comprising the support
JP2004043281A (ja) * 2002-05-16 2004-02-12 Ngk Insulators Ltd エピタキシャル基板
JP4209136B2 (ja) * 2002-05-30 2009-01-14 パナソニック株式会社 半導体装置及びその製造方法
JP2004128415A (ja) * 2002-10-07 2004-04-22 Toshiba Corp トランジスタ、ウェーハ、トランジスタの製造方法、ウェーハの製造方法および半導体層の形成方法
US7123637B2 (en) * 2003-03-20 2006-10-17 Xerox Corporation Nitride-based laser diode with GaN waveguide/cladding layer
WO2004102686A1 (en) * 2003-05-09 2004-11-25 Cree, Inc. Led fabrication via ion implant isolation
US20050194584A1 (en) * 2003-11-12 2005-09-08 Slater David B.Jr. LED fabrication via ion implant isolation
US7345297B2 (en) 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
TW200529464A (en) * 2004-02-27 2005-09-01 Super Nova Optoelectronics Corp Gallium nitride based light-emitting diode structure and manufacturing method thereof
JP4901115B2 (ja) * 2004-03-04 2012-03-21 昭和電工株式会社 窒化ガリウム系半導体素子
US7592634B2 (en) * 2004-05-06 2009-09-22 Cree, Inc. LED fabrication via ion implant isolation
WO2005122290A1 (ja) * 2004-06-14 2005-12-22 Mitsubishi Cable Industries, Ltd. 窒化物系半導体発光素子
US7368368B2 (en) * 2004-08-18 2008-05-06 Cree, Inc. Multi-chamber MOCVD growth apparatus for high performance/high throughput
KR100611491B1 (ko) * 2004-08-26 2006-08-10 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100765004B1 (ko) * 2004-12-23 2007-10-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20070027290A (ko) * 2005-09-06 2007-03-09 엘지이노텍 주식회사 발광 소자 및 그 제조 방법
KR100657552B1 (ko) * 2005-10-04 2006-12-14 서울옵토디바이스주식회사 질화갈륨계 화합물 반도체 및 그 제조방법
WO2007040295A1 (en) * 2005-10-04 2007-04-12 Seoul Opto Device Co., Ltd. (al, ga, in)n-based compound semiconductor and method of fabricating the same
JP4720519B2 (ja) * 2006-01-23 2011-07-13 パナソニック株式会社 ｐ型窒化物半導体の製造方法
US20070195843A1 (en) * 2006-02-22 2007-08-23 Satoshi Tamura Nitride semiconductor laser device and method for fabricating the same
JP2008244307A (ja) * 2007-03-28 2008-10-09 Sharp Corp 半導体発光素子および窒化物半導体発光素子
JP2008300421A (ja) * 2007-05-29 2008-12-11 Sumitomo Electric Ind Ltd Ｉｉｉ−ｖ族窒化物半導体の製造方法およびｉｉｉ−ｖ族窒化物半導体
JP5049659B2 (ja) * 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP4341702B2 (ja) * 2007-06-21 2009-10-07 住友電気工業株式会社 Ｉｉｉ族窒化物系半導体発光素子
JP2009054616A (ja) * 2007-08-23 2009-03-12 Sharp Corp 窒化物半導体発光素子の製造方法と窒化物半導体発光層
JPWO2009078482A1 (ja) * 2007-12-19 2011-05-06 ローム株式会社 半導体発光素子
KR101479623B1 (ko) * 2008-07-22 2015-01-08 삼성전자주식회사 질화물 반도체 발광소자
JP4877294B2 (ja) * 2008-08-19 2012-02-15 ソニー株式会社 半導体発光素子の製造方法
JP4416044B1 (ja) 2008-10-07 2010-02-17 住友電気工業株式会社 ｐ型窒化ガリウム系半導体を作製する方法、窒化物系半導体素子を作製する方法、及びエピタキシャルウエハを作製する方法
JPWO2010116424A1 (ja) * 2009-04-08 2012-10-11 パナソニック株式会社 半導体素子の製造方法
JP5240171B2 (ja) * 2009-11-20 2013-07-17 住友電気工業株式会社 窒化ガリウム系半導体、半導体光素子、半導体レーザ、発光ダイオード
TWI649895B (zh) 2010-04-30 2019-02-01 美國波士頓大學信託會 具能帶結構位變動之高效率紫外光發光二極體
US20120032212A1 (en) * 2010-08-06 2012-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of light emitting diode sidewall passivation
JP2012156253A (ja) * 2011-01-25 2012-08-16 Sumitomo Electric Ind Ltd 窒化物半導体素子の製造方法
JP5708033B2 (ja) * 2011-02-28 2015-04-30 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、及びｉｉｉ族窒化物半導体素子を作製する方法
KR101734558B1 (ko) 2011-02-28 2017-05-11 엘지이노텍 주식회사 발광 소자
JP5361925B2 (ja) * 2011-03-08 2013-12-04 株式会社東芝 半導体発光素子およびその製造方法
JP5996846B2 (ja) 2011-06-30 2016-09-21 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP5598437B2 (ja) * 2011-07-12 2014-10-01 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5668647B2 (ja) * 2011-09-06 2015-02-12 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2013102043A (ja) * 2011-11-08 2013-05-23 Sumitomo Electric Ind Ltd 半導体レーザ素子、及び、半導体レーザ素子の作製方法
JP5699983B2 (ja) * 2012-04-27 2015-04-15 住友電気工業株式会社 窒化ガリウム系半導体を作製する方法、ｉｉｉ族窒化物半導体デバイスを作製する方法、及びｉｉｉ族窒化物半導体デバイス
KR101922118B1 (ko) * 2012-08-27 2018-11-26 삼성전자주식회사 플렉서블 반도체소자 및 그 제조방법
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
DE102012110836A1 (de) * 2012-11-12 2014-02-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
TWI524551B (zh) 2012-11-19 2016-03-01 新世紀光電股份有限公司 氮化物半導體結構及半導體發光元件
TWI535055B (zh) 2012-11-19 2016-05-21 新世紀光電股份有限公司 氮化物半導體結構及半導體發光元件
US10153394B2 (en) 2012-11-19 2018-12-11 Genesis Photonics Inc. Semiconductor structure
TWI663745B (zh) * 2012-11-19 2019-06-21 新世紀光電股份有限公司 氮化物半導體結構
JP6065545B2 (ja) * 2012-11-28 2017-01-25 豊田合成株式会社 半導体装置の製造方法
JP6260125B2 (ja) * 2013-07-08 2018-01-17 富士通株式会社 分析装置、分析方法、成膜装置及び成膜方法
KR102086360B1 (ko) * 2013-11-07 2020-03-09 삼성전자주식회사 n형 질화물 반도체의 전극형성방법, 질화물 반도체 소자 및 그 제조방법
TWI737610B (zh) * 2015-05-20 2021-09-01 美商納諾光子公司 用於改進發光二極體之效率的程序
TWI738640B (zh) 2016-03-08 2021-09-11 新世紀光電股份有限公司 半導體結構
TWI717386B (zh) 2016-09-19 2021-02-01 新世紀光電股份有限公司 含氮半導體元件
DE102017119931A1 (de) * 2017-08-30 2019-02-28 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
TWI803556B (zh) * 2018-12-28 2023-06-01 晶元光電股份有限公司 半導體疊層、半導體元件及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69023956T2 (de) * 1989-06-16 1996-04-25 Toshiba Kawasaki Kk Verfahren zur Herstellung eines III-V-Verbindungshalbleiterbauelementes.
US5578839A (en) * 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
JP3761935B2 (ja) * 1994-09-19 2006-03-29 株式会社東芝 化合物半導体装置
US5617438A (en) * 1994-12-19 1997-04-01 Kabushiki Kaisha Toshiba Semiconductor laser and method for manufacturing the same
TW425722B (en) * 1995-11-27 2001-03-11 Sumitomo Chemical Co Group III-V compound semiconductor and light-emitting device
JP2872096B2 (ja) * 1996-01-19 1999-03-17 日本電気株式会社 低抵抗ｐ型窒化ガリウム系化合物半導体の気相成長方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127712B1 (ko) * 2003-11-12 2012-03-23 크리 인코포레이티드 자기 정렬 오믹 콘택을 가지는 발광 소자들 및 그 제조방법

Also Published As

Publication number Publication date
US5932896A (en) 1999-08-03
JPH10135575A (ja) 1998-05-22
TW402735B (en) 2000-08-21
JP3688843B2 (ja) 2005-08-31
US6204084B1 (en) 2001-03-20

Similar Documents

Publication Publication Date Title
KR19980024397A (ko) 질화물계 반도체소자 및 그 제조방법
US6829273B2 (en) Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same
JP3639789B2 (ja) 窒化物系半導体発光素子
US8304756B2 (en) Deep ultraviolet light emitting device and method for fabricating same
JP3754120B2 (ja) 半導体発光装置
JP3433075B2 (ja) 窒化物系半導体素子の製造方法
KR100752007B1 (ko) 3족 질화물계 화합물 반도체 발광 소자 및 그 제조 방법
JP4767020B2 (ja) 窒化物系化合物半導体素子の製造方法
US20130112988A1 (en) Semiconductor light emitting device and wafer
EP1196971B1 (en) Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same
US5889806A (en) Group III nitride compound semiconductor laser diodes
US7485902B2 (en) Nitride-based semiconductor light-emitting device
JP3325479B2 (ja) 化合物半導体素子及びその製造方法
US7504322B2 (en) Growth of a semiconductor layer structure
KR20080092253A (ko) Ⅲ-ⅴ족 화합물 반도체의 제조 방법, 쇼트키 배리어 다이오드, 발광 다이오드, 레이저 다이오드 및 이들의 제조 방법
US6631149B1 (en) Laser diode using group III nitride group compound semiconductor
JPH0963962A (ja) 結晶成長方法および半導体発光素子
JP2000332362A (ja) 半導体装置および半導体発光素子
US6191439B1 (en) Semiconductor light emitting device
JP3561105B2 (ja) ｐ型半導体膜および半導体素子
JP3441329B2 (ja) 窒化ガリウム系半導体素子
JP3361964B2 (ja) 半導体発光素子およびその製造方法
JPH1174622A (ja) 窒化物系半導体発光素子
JPH10144960A (ja) ｐ型窒化物半導体の製造方法及び窒化物半導体素子
KR20050040802A (ko) 반도체 발광 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020306

Effective date: 20031229