KR101428527B1 - 전력용 반도체장치 - Google Patents
전력용 반도체장치 Download PDFInfo
- Publication number
- KR101428527B1 KR101428527B1 KR1020120138733A KR20120138733A KR101428527B1 KR 101428527 B1 KR101428527 B1 KR 101428527B1 KR 1020120138733 A KR1020120138733 A KR 1020120138733A KR 20120138733 A KR20120138733 A KR 20120138733A KR 101428527 B1 KR101428527 B1 KR 101428527B1
- Authority
- KR
- South Korea
- Prior art keywords
- mosfet
- igbt
- control circuit
- gate
- switching
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
- H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0095—Hybrid converter topologies, e.g. NPC mixed with flying capacitor, thyristor converter mixed with MMC or charge pump mixed with buck
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
스위칭 디바이스로서 IGBT와 MOSFET와를 병렬 동작시켜 사용하는 전력용 반도체장치에 있어서, 장치 전체를 소형화한다. IGBT 1∼3 및 MOSFET 7∼9 중, 게이트 제어회로 18의 근방에 배치된 트랜지스터는, 게이트 제어회로 18로부터 주어진 게이트 제어신호를, 그것의 게이트를 거쳐 게이트 제어회로 18로부터 먼 위치에 배치된 트랜지스터의 게이트에 주고, IGBT 4∼6 및 MOSFET 10∼12 중, 게이트 제어회로 19의 근방에 배치된 트랜지스터는, 게이트 제어회로 19로부터 주어진 게이트 제어신호를, 그것의 게이트를 거쳐 게이트 제어회로 19로부터 먼 위치에 배치된 트랜지스터에 준다.
Description
본 발명은 전력용 반도체장치에 관한 것으로서, 특히, 스위칭 디바이스로서 IGBT와 MOSFET를 병렬 동작시켜서 사용하는 전력용 반도체장치에 관한 것이다.
종래부터, IGBT(insulated gate bipolar transistor) 등의 스위칭 장치에서는, 스위칭 손실을 저감시킬 목적으로 IGBT에 MOSFET(MOS field effect transistor)을 병렬접속한 구성이 검토되고 있다.
예를 들면, 특허문헌 1의 도 5에는, 병렬로 접속된 IGBT와 MOSFET의 각각의 게이트가 공통적으로 접속되고, 공통의 게이트 구동회로로 양자를 구동하는 구성이 개시되어 있다.
이와 같은 구성을 채용함으로써, IGBT와 MOSFET의 임계전압의 차이를 이용하여, 턴오프시의 과도특성에 MOSFET의 턴오프 특성을 반영시켜, 턴오프 손실이 큰 IGBT의 턴오프 특성을 흡수해서 스위칭 손실을 저감할 수 있다.
상기한 특허문헌 1의 구성에서는, IGBT의 온 임계전압을 MOSFET의 온 임계전압보다 높게 설정하고 있기 때문에 스위칭시의 과도상태에 있어서는, 반드시 MOSFET에 전체 전류가 흐르기 때문에, 그것에 대처하기 위해서는 MOSFET의 전류정격을 크게 하지 않으면 안되어, MOSFET의 칩 사이즈를 작게 하는 것이 곤란하여, 장치 전체의 소형화가 어렵다고 하는 과제가 있었다.
본 발명은 상기와 같은 문제점을 해소하기 위해 행해진 것으로, 스위칭 디바이스로서 IGBT와 MOSFET를 병렬 동작시켜 사용하는 전력용 반도체장치에 있어서, 장치 전체를 소형화하는 것을 목적으로 한다.
본 발명에 관한 전력용 반도체장치의 제1 태양은, 제1 전압을 공급하는 제1 전원 라인과 제2 전압을 공급하는 제2 전원 라인 사이에 직렬로 개재되고, 상보적으로 동작하는 제1 및 제2 스위칭부로 구성되는 인버터와, 상기 제1 및 제2 스위칭부의 각각의 스위칭 동작을 제어하는 제1 및 제2 제어회로를 구비하고, 그것들이 모듈화된 전력용 반도체장치로서, 상기 제1 스위칭부는, 상기 제1 전원 라인에 각각의 한쪽의 주전극이 접속되고, 상기 인버터의 출력 노드에 각각의 다른 쪽의 주전극이 접속된 제1 IGBT 및 제1 MOSFET를 갖고, 상기 제2 스위칭부는, 상기 제2 전원 라인에 각각의 한쪽의 주전극이 접속되고, 상기 인버터의 상기 출력 노드에 각각의 다른 쪽의 주전극이 접속된 제2 IGBT 및 제2 MOSFET를 갖고, 상기 전력용 반도체장치의 평면 레이아웃에 있어서, 상기 제1 제어회로는, 상기 제1 스위칭부에 대향하는 위치에 배치되고, 상기 제1 IGBT 및 상기 제1 MOSFET의 한쪽은, 상기 제1 제어회로의 근방에 배치되고, 다른 쪽은 그것보다도 상기 제1 제어회로로부터 먼 위치에 배치되고, 상기 제2 제어회로는, 상기 제2 스위칭부에 대향하는 위치에 배치되고, 상기 제2 IGBT 및 상기 제2 MOSFET의 한쪽은, 상기 제2 제어회로의 근방에 배치되고, 다른 쪽은 그것보다도 상기 제2 제어회로로부터 먼 위치에 배치되고, 상기 제1 IGBT 및 상기 제1 MOSFET 중에서, 상기 제1 제어회로의 근방에 배치된 트랜지스터는, 상기 제1 제어회로로부터 주어진 게이트 제어신호를, 그것의 게이트를 거쳐 상기 제1 제어회로로부터 먼 위치에 배치된 트랜지스터의 게이트에 주고, 상기 제2 IGBT 및 상기 제2 MOSFET 중에서, 상기 제2 제어회로의 근방에 배치된 트랜지스터는, 상기 제2 제어회로로부터 주어진 게이트 제어신호를, 그것의 게이트를 거쳐 상기 제2 제어회로로부터 먼 위치에 배치된 트랜지스터에 준다.
본 발명에 관한 전력용 반도체장치의 제2 태양은, 제1 전압을 공급하는 제1 전원 라인과 제2 전압을 공급하는 제2 전원 라인 사이에 직렬로 개재되고, 상보적으로 동작하는 제1 및 제2 스위칭부로 구성되는 인버터와, 상기 제1 및 제2 스위칭부의 각각의 스위칭 동작을 제어하는 제1 및 제2 제어회로를 구비하고, 그것들이 모듈화된 전력용 반도체장치로서, 상기 제1 스위칭부는, 상기 제1 전원 라인에 각각의 한쪽의 주전극이 접속되고, 상기 인버터의 출력 노드에 각각의 다른 쪽의 주전극이 접속된 제1 IGBT 및 제1 MOSFET를 갖고, 상기 제2 스위칭부는, 상기 제2 전원 라인에 각각의 한쪽의 주전극이 접속되고, 상기 인버터의 상기 출력 노드에 각각의 다른 쪽의 주전극이 접속된 제2 IGBT 및 제2 MOSFET를 갖고, 상기 제1 IGBT의 게이트에는, 상기 제1 제어회로로부터의 게이트 제어신호가 제1 저항소자를 거쳐 주어지고, 상기 제1 MOSFET에는, 상기 제1 제어회로로부터의 상기 게이트 제어신호가 제2 저항소자를 거쳐 주어지고, 상기 제2 저항소자의 저항값은 상기 제1 저항소자보다도 높고, 상기 제2 저항소자에는 다이오드가 역병렬로 접속되고, 상기 제2 IGBT의 게이트에는, 상기 제2 제어회로로부터의 게이트 제어신호가 제1 저항소자를 거쳐 주어지고, 상기 제2 MOSFET에는, 상기 제2 제어회로로부터의 상기 게이트 제어신호가 제2 저항소자를 거쳐 주어지고, 상기 제2 저항소자의 저항값은 상기 제1 저항소자보다도 높고, 상기 제2 저항소자에는 다이오드가 역병렬로 접속된다.
본 발명에 관한 전력용 반도체장치의 제3 태양은, 제1 전압을 공급하는 제1 전원 라인과 제2 전압을 공급하는 제2 전원 라인 사이에 직렬로 개재되고, 상보적으로 동작하는 제1 및 제2 스위칭부로 구성되는 인버터와, 상기 제1 및 제2 스위칭부의 각각의 스위칭 동작을 제어하는 제1 및 제2 제어회로를 구비하고, 그것들이 모듈화된 전력용 반도체장치로서, 상기 제1 스위칭부는, 상기 제1 전원 라인에 각각의 한쪽의 주전극이 접속되고, 상기 인버터의 출력 노드에 각각의 다른 쪽의 주전극이 접속된 제1 IGBT 및 제1 MOSFET를 갖고, 상기 제2 스위칭부는, 상기 제2 전원 라인에 각각의 한쪽의 주전극이 접속되고, 상기 인버터의 상기 출력 노드에 각각의 다른 쪽의 주전극이 접속된 제2 IGBT 및 제2 MOSFET를 갖고, 상기 전력용 반도체장치의 평면 레이아웃에 있어서, 상기 제1 제어회로는, 상기 제1 스위칭부에 대향하는 위치에 배치되고, 상기 제1 IGBT 및 상기 제1 MOSFET의 한쪽은, 상기 제1 제어회로의 근방에 배치되고, 다른 쪽은 그것보다도 상기 제1 제어회로로부터 먼 위치에 배치되고, 상기 제2 제어회로는, 상기 제2 스위칭부에 대향하는 위치에 배치되고, 상기 제2 IGBT 및 상기 제2 MOSFET의 한쪽은, 상기 제2 제어회로의 근방에 배치되고, 다른 쪽은 그것보다도 상기 제2 제어회로로부터 먼 위치에 배치되고, 상기 제1 IGBT 및 상기 제1 MOSFET는, 주전류가 반도체 기판 주면에 대해 수직한 방향으로 흐르는 종형 구조의 트랜지스터이고, 상기 제1 스위칭부 내부의, 상기 제1 제어회로의 근방에 배치된 트랜지스터는, 그것의 게이트에 접속되는 게이트 패드가, 상기 다른 쪽의 주전극측의 평면 내에 있어서 상기 제1 제어회로측에 설치되고, 중계 패턴이, 상기 다른 쪽의 주전극측의 평면 내에 있어서 상기 제1 제어회로와는 반대측에 설치되고, 상기 게이트 패드에 상기 제1 제어회로로부터의 제1 게이트 제어신호가 주어지는 동시에, 상기 중계 패턴에 상기 제1 제어회로로부터의 제2 게이트 제어신호가 주어지고, 상기 중계 패턴을 거쳐 상기 제2 게이트 제어신호가 상기 제1 제어회로로부터 먼 위치에 배치된 트랜지스터의 게이트 패드에 주어지고, 상기 제2 IGBT 및 상기 제2 MOSFET는, 주전류가 반도체 기판 주면에 대해 수직한 방향으로 흐르는 종형 구조의 트랜지스터이고, 상기 제2 스위칭부 내부의, 상기 제2 제어회로의 근방에 배치된 트랜지스터는, 그것의 게이트에 접속되는 게이트 패드가, 상기 다른 쪽의 주전극측의 평면 내에 있어서 상기 제2 제어회로측에 설치되고, 중계 패턴이, 상기 다른 쪽의 주전극측의 평면 내에 있어서 상기 제2 제어회로와는 반대측에 설치되고, 상기 게이트 패드에 상기 제2 제어회로로부터의 제1 게이트 제어신호가 주어지는 동시에, 상기 중계 패턴에 상기 제2 제어회로로부터의 제2 게이트 제어신호가 주어지고, 상기 중계 패턴을 거쳐 상기 제2 게이트 제어신호가 상기 제2 제어회로로부터 먼 위치에 배치된 트랜지스터의 게이트 패드에 주어진다.
본 발명에 관한 전력용 반도체장치의 제4 태양은, 제1 전압을 공급하는 제1 전원 라인과 제2 전압을 공급하는 제2 전원 라인 사이에 직렬로 개재되고, 상보적으로 동작하는 제1 및 제2 스위칭부로 구성되는 인버터와, 상기 제1 및 제2 스위칭부의 각각의 스위칭 동작을 제어하는 제1 및 제2 제어회로를 구비하고, 그것들이 모듈화된 전력용 반도체장치로서, 상기 제1 스위칭부는, 상기 제1 전원 라인에 각각의 한쪽의 주전극이 접속되고, 상기 인버터의 출력 노드에 각각의 다른 쪽의 주전극이 접속된 제1 IGBT 및 제1 MOSFET를 갖고, 상기 제2 스위칭부는, 상기 제2 전원 라인에 각각의 한쪽의 주전극이 접속되고, 상기 인버터의 상기 출력 노드에 각각의 다른 쪽의 주전극이 접속된 제2 IGBT 및 제2 MOSFET를 갖고, 상기 제1 제어회로는, 턴온시에는, 상기 제1 IGBT 쪽이 먼저 턴온하고, 턴오프시에는, 상기 제1 MOSFET 쪽이 먼저 턴오프하도록 상기 제1 IGBT 및 제1 MOSFET의 스위칭 동작을 개별적으로 제어하고, 상기 제2 제어회로는, 턴온시에는, 상기 제2 IGBT 쪽이 먼저 턴온하고, 턴오프시에는, 상기 제2 MOSFET 쪽이 먼저 턴오프하도록 상기 제2 IGBT 및 제2 MOSFET의 스위칭 동작을 개별적으로 제어한다.
본 발명에 관한 전력용 반도체장치의 제1 태양에 따르면, IGBT와 MOSFET를 제어회로에 대해 병렬로 배치할 필요가 없어져, 스위칭 디바이스로서 IGBT와 MOSFET를 병렬해서 사용하는 구성에 있어서, 장치 전체를 소형화할 수 있다.
본 발명에 관한 전력용 반도체장치의 제2 태양에 따르면, 제1 및 제2 MOSFET의 게이트에 접속된 제2 저항소자의 저항값이 제1 저항소자보다도 높고, 제2 저항소자에는 다이오드가 역병렬로 접속되어 있으므로, 턴온시에는, 제1 및 제2 IGBT가 턴온하고나서 제1 및 제2 MOSFET가 각각 턴온하게 되고, 또한, 턴오프시에는 다이오드를 거쳐 제1 및 제2 MOSFET의 전위가 신속하게 떨어지므로, 제1 및 제2 MOSFET가 턴오프하고나서 각각 제1 및 제2 IGBT가 턴오프하게 된다. 이 때문에, 스위칭시에 제1 및 제2 MOSFET에 흐르는 전류가 억제되어, 제1 및 제2 MOSFET에 최대전류 통전에 대응하는 정격을 갖게 할 필요가 없어지므로, 제1 및 제2 MOSFET를 소형화g할 수 있고 장치 전체를 소형화할 수 있다.
본 발명에 관한 전력용 반도체장치의 제3 태양에 따르면, 중계 패턴을 거쳐 제1 게이트 제어신호가 제1 제어회로로부터 먼 위치에 배치된 트랜지스터의 게이트 패드에 주어지고, 중계 패턴을 거쳐 제2 게이트 제어신호가 제2 제어회로로부터 먼 위치에 배치된 트랜지스터의 게이트 패드에 주어지므로, 제1 및 제2 제어회로로부터 먼 위치에 있는 디바이스에의 배선 작업이 용이해진다.
본 발명에 관한 전력용 반도체장치의 제4 태양에 따르면, 제1 제어회로는, 턴온시에는, 제1 IGBT 쪽이 먼저 턴온하고, 턴오프시에는, 제1 MOSFET 쪽이 먼저 턴오프하도록, 제1 IGBT 및 제1 MOSFET의 스위칭 동작을 개별적으로 제어하고, 제2 제어회로는, 턴온시에는, 제2 IGBT 쪽이 먼저 턴온하고, 턴오프시에는, 제2 MOSFET 쪽이 먼저 턴오프하도록 제2 IGBT 및 제2 MOSFET의 스위칭 동작을 개별적으로 제어한다. 이에 따라, 스위칭시의 과도상태에 있어서는 제1 및 제2 MOSFET에 흐르는 전류가 억제되어, 제1 및 제2 MOSFET에 최대전류 통전에 대응하는 정격을 갖게 할 필요가 없어지므로, 제1 및 제2 MOSFET를 소형화할 수 있고 장치 전체를 소형화할 수 있다.
도 1은 본 발명에 관한 실시형태의 3상 인버터 모듈의 회로 구성을 도시한 도면이다.
도 2는 본 발명에 관한 실시형태의 3상 인버터 모듈의 내부 구성을 도시한 도면이다.
도 3은 본 발명에 관한 실시형태의 3상 인버터 모듈의 내부 구성의 부분도다.
도 4는 게이트-에미터간 전압의 저하의 메카니즘을 설명하는 도면이다.
도 5는 게이트-에미터간 전압의 저하의 메카니즘을 설명하는 도면이다.
도 6은 본 발명에 관한 실시형태의 변형예 2의 3상 인버터 모듈에 있어서의 인버터 단체의 동작을 설명하는 도면이다.
도 7은 IGBT 및 MOSFET의 턴온시의 전류, 전압 특성을 도시한 도면이다.
도 8은 IGBT 및 MOSFET의 턴오프시의 전류, 전압 특성을 도시한 도면이다.
도 9는 본 발명에 관한 실시형태의 변형예 4에 있어서의 IGBT 및 MOSFET의 구성을 나타낸 회로도다.
도 10은 본 발명에 관한 실시형태의 변형예 4에 있어서의 IGBT 및 MOSFET의 레이아웃 도면이다.
도 11은 본 발명에 관한 실시형태의 변형예 5에 있어서의 IGBT 및 MOSFET의 구성을 나타낸 회로도다.
도 12는 본 발명에 관한 실시형태의 변형예 5에 있어서의 IGBT 및 MOSFET의 레이아웃 도면이다.
도 13은 IGBT 및 MOSFET의 턴온시의 전류, 전압 특성을 도시한 도면이다.
도 14는 IGBT 및 MOSFET의 턴오프시의 전류, 전압 특성을 도시한 도면이다.
도 15는 본 발명에 관한 실시형태의 변형예 6의 3상 인버터 모듈의 회로 구성을 도시한 도면이다.
도 16은 본 발명에 관한 실시형태의 변형예 6의 3상 인버터 모듈의 내부 구성을 도시한 도면이다.
도 2는 본 발명에 관한 실시형태의 3상 인버터 모듈의 내부 구성을 도시한 도면이다.
도 3은 본 발명에 관한 실시형태의 3상 인버터 모듈의 내부 구성의 부분도다.
도 4는 게이트-에미터간 전압의 저하의 메카니즘을 설명하는 도면이다.
도 5는 게이트-에미터간 전압의 저하의 메카니즘을 설명하는 도면이다.
도 6은 본 발명에 관한 실시형태의 변형예 2의 3상 인버터 모듈에 있어서의 인버터 단체의 동작을 설명하는 도면이다.
도 7은 IGBT 및 MOSFET의 턴온시의 전류, 전압 특성을 도시한 도면이다.
도 8은 IGBT 및 MOSFET의 턴오프시의 전류, 전압 특성을 도시한 도면이다.
도 9는 본 발명에 관한 실시형태의 변형예 4에 있어서의 IGBT 및 MOSFET의 구성을 나타낸 회로도다.
도 10은 본 발명에 관한 실시형태의 변형예 4에 있어서의 IGBT 및 MOSFET의 레이아웃 도면이다.
도 11은 본 발명에 관한 실시형태의 변형예 5에 있어서의 IGBT 및 MOSFET의 구성을 나타낸 회로도다.
도 12는 본 발명에 관한 실시형태의 변형예 5에 있어서의 IGBT 및 MOSFET의 레이아웃 도면이다.
도 13은 IGBT 및 MOSFET의 턴온시의 전류, 전압 특성을 도시한 도면이다.
도 14는 IGBT 및 MOSFET의 턴오프시의 전류, 전압 특성을 도시한 도면이다.
도 15는 본 발명에 관한 실시형태의 변형예 6의 3상 인버터 모듈의 회로 구성을 도시한 도면이다.
도 16은 본 발명에 관한 실시형태의 변형예 6의 3상 인버터 모듈의 내부 구성을 도시한 도면이다.
<실시형태>
도 1에는, 본 발명에 관한 전력용 반도체장치의 실시형태로서, 3상 인버터 모듈(100)의 회로 구성을 나타내고 있다.
도 1에 나타낸 3상 인버터 모듈(100)은, 3개의 인버터 IV1∼IV3로 구성되어 있다.
인버터 IV1은, 전원전압이 주어지는 단자 T1에 접속된 전원선 P와, 기준전압이 주어지는 단자 T5에 접속된 전원선 N 사이에, 직렬로 접속된 MOSFET(MOS field effect transistor) 7 및 10과, MOSFET 7및 10에 각각 병렬로 접속된 IGBT(insulated gate bipolar transistor) 1 및 4를 구비하고 있다. 그리고, MOSFET 7및 10의 각각의 소스 및 드레인은 공통되어 단자 T2에 접속되어 있다. 여기에서, IGBT 1과 MOSFET 7은 고전위측의 스위칭 디바이스로서, 양자에 의해 고전위측의 스위칭부가 구성되고, IGBT 4와 MOSFET 10은 저전위측의 스위칭 디바이스로서, 양자에 의해 저전위측의 스위칭부가 구성된다.
여기에서, 「MOS」라고 하는 용어는, 오래 전에는 금속/산화물/반도체의 적층 구조에 사용되고 있고, Metal-Oxide-Semiconductor의 이니셜을 뽑은 것으로 되어 있다. 그렇지만 특히 MOS 구조를 갖는 전계효과 트랜지스터(이하, 간단히 「MOS 트랜지스터」라고 칭한다)에 있어서는, 최근의 집적화나 제조 프로세스의 개선 등의 관점에서 게이트 절연막이나 게이트 전극의 재료가 개선되어 있다.
예를 들면, MOS 트랜지스터에 있어서는, 주로 소스·드레인을 자기정합적으로 형성한다는 관점에서, 게이트 전극의 재료로서 금속 대신에 다결정 실리콘이 채용되기 시작하고 있다. 또한 전기적 특성을 개선한다는 관점에서, 게이트 절연막의 재료로서 고유전율의 재료가 채용되지만, 해당 재료는 반드시 산화물에는 한정되지 않는다.
따라서 「MOS」라고 하는 용어는 반드시 금속/산화물/반도체의 적층 구조에만 한정되어 채용되고 있는 것은 아니고, 본 명세서에서도 그와 같은 한정을 전제로 하지 않는다. 즉, 기술상식을 감안하여, 여기에서는 「MOS」란 그것의 어원에 기인한 약어로서 뿐만 아니라, 널리 도전체/절연체/반도체의 적층 구조도 포함하는 의의를 갖는다.
인버터 IV2도 동일한 구성으로, 전원선 P-N 사이에 직렬로 접속된 MOSFET 8 및 11과, MOSFET 8 및 11에 각각 병렬로 접속된 IGBT 2및 5를 구비하고 있다. 그리고, MOSFET 8 및 11의 각각의 소스 및 드레인은 공통되어 단자 T3에 접속되어 있다. 여기에서, IGBT 2와 MOSFET 8은 고전위측의 스위칭 디바이스로서, 양자에 의해 고전위측의 스위칭부가 구성되고, IGBT 5와 MOSFET 11은 저전위측의 스위칭 디바이스로서, 양자에 의해 저전위측의 스위칭부가 구성된다.
인버터 IV3은, 전원선 P-N 사이에 직렬로 접속된 MOSFET 9 및 12와, MOSFET 9및 12에 각각 병렬로 접속된 IGBT 3및 6을 구비하고 있다. 그리고, MOSFET 9 및 12의 각각의 소스 및 드레인은 공통되어 단자 T4에 접속되어 있다. 여기에서, IGBT 3과 MOSFET 9는 고전위측의 스위칭 디바이스로서, 양자에 의해 고전위측의 스위칭부가 구성되고, IGBT 6과 MOSFET 12는 저전위측의 스위칭 디바이스로서, 양자에 의해 저전위측의 스위칭부가 구성된다.
MOSFET 7 및 IGBT 1의 게이트는, 공통되어 게이트 제어회로 18에 접속되고, MOSFET 7의 소스 및 IGBT 1의 에미터는, 공통되어 게이트 제어회로 18에 접속되어 있다.
MOSFET 8 및 IGBT 2의 게이트는, 공통되어 게이트 제어회로 18에 접속되고, MOSFET 8의 소스 및 IGBT 2의 에미터는, 공통되어 게이트 제어회로 18에 접속되어 있다.
또한, MOSFET 9 및 IGBT 3의 게이트는, 공통되어 게이트 제어회로 18에 접속되고, MOSFET 9의 소스 및 IGBT 3의 에미터는, 공통되어 게이트 제어회로 18에 접속되어 있다.
여기에서, IGBT 1∼3의 각각의 게이트와 게이트 제어회로 18을 접속하는 접속선을 라인 13으로 호칭하고, IGBT 1∼3의 각각의 게이트와 MOSFET 7∼9의 게이트를 접속하는 접속선을 라인 15로 호칭하고, IGBT 1∼3의 각각의 에미터와 MOSFET 7∼9의 소스를 접속하는 접속선을 라인 16으로 호칭하고, 라인 16과 게이트 제어회로 18을 접속하는 접속선을 라인 14로 호칭한다. 또한, 라인 16의 각각과 단자 T2∼T4를 접속하는 접속선을 라인 17로 호칭한다.
또한, MOSFET 10 및 IGBT 4의 게이트는, 공통되어 게이트 제어회로 19에 접속되고, MOSFET 11 및 IGBT 5의 게이트는, 공통되어 게이트 제어회로 19에 접속되고, MOSFET 12 및 IGBT 6의 게이트는, 공통되어 게이트 제어회로 19에 접속되어 있다.
또한, 게이트 제어회로 18 및 19에는 단자 T10을 거쳐 기준전압이 주어지는 구성으로 되어 있다.
도 2는, 3상 인버터 모듈(100)의 내부 구성을 도시한 도면이다. 3상 인버터 모듈(100)은 수지봉지되어 패키지를 이루지만, 도 2에 있어서는 밀봉수지는 생략하고, 수지 패키지 RP의 형성 영역을 파선으로 나타낸 것으로 한다.
도 2에 나타낸 것과 같이, 3상 인버터 모듈(100)은, 사각형의 수지 패키지 RP의 한쪽의 긴 변측에 게이트 제어회로 18및 19가 배치되고, 다른 쪽의 긴 변측에 IGBT 1∼6, MOSFET 7∼12가 배치되어 있다.
도 2에 나타낸 것과 같이 3상 인버터 모듈(100)은, 스위칭 디바이스의 게이트 제어회로 18 및 19를 갖고 있으므로, IPM(Intelligent Power Module)로 호칭된다.
게이트 제어회로 18 및 19가 배치되는 측에는 리드프레임 LF1이 배치되고, IGBT 1∼6, MOSFET 7∼12가 배치되는 측에는 리드프레임 LF2가 배치되어 있다.
리드프레임 LF1은, 복수의 리드 LT1과, 게이트 제어회로 18및 19를 각각 탑재하는 다이 패드 P11 및 P12를 갖고 있다.
다이 패드 P11 및 P12는, 수지 패키지 RP의 긴 변과 평행하게 되도록 배열되어 있고, 공통되어 접속되는 동시에, 각각 리드 LT1의 어느 한개에 접속되어 있다. 이들 리드 LT1을 거쳐 게이트 제어회로 18및 19에 기준전압이 주어지므로, 이들 리드 LT1이, 도 1에 있어서의 단자 T10이 된다.
리드프레임 LF2는, 5개의 리드 LT2와, 다이 패드 P1∼P4와 와이어 본드 영역 P5, P21∼P23을 갖고 있다.
다이 패드 P1∼P4는, 수지 패키지 RP의 긴 변과 평행하게 되도록 배열되어 있고, 개별적으로 독립되어 있다. 또한, 다이 패드 P2∼P4에는, 각각 와이어 본드 영역 P21∼P23이 일체를 이루도록 접속되고, 와이어 본드 영역 P21∼P23에는, 각각 리드 LT2가 일체를 이루도록 접속되어 있다. 또한, 다이 패드 P1 및 와이어 본드 영역 P5에는, 각각 리드 LT2가 일체를 이루도록 접속되어 있고, 와이어 본드 영역 P21∼P23 및 와이어 본드 영역 P5, 수지 패키지 RP의 긴 변과 평행하게 되도록 배열되어 있다.
여기에서, 다이 패드 P1과 일체를 이루는 리드 LT2가, 도 1에 나타낸 단자 T1에 해당하고, 와이어 본드 영역 P21∼P23과 각각 일체를 이루는 리드 LT2가, 단자 T2∼T4에 해당하고, 와이어 본드 영역 P5와 일체를 이루는 리드 LT2가, 단자 T5에 해당한다.
도 2에 있어서, 다이 패드 P1의 리드프레임 LF1측의 가장자리에는, IGBT 1∼3이, 게이트 제어회로 18에 대향하도록 배열되고, 다이 패드 P2∼P4의 리드프레임 LF1측의 가장자리에는, 각각 IGBT 4∼6이 게이트 제어회로 19에 대향하도록 배치되어 있다.
또한, 다이 패드 P1 위에는, IGBT 1∼3의 각각에 대향하도록 MOSFET 7∼9가 배치되고, 다이 패드 P2∼P4 위에는, IGBT 4∼6의 각각에 대향하도록 MOSFET 10∼12가 배치되어 있다.
여기에서, 도 2에 있어서의 영역 "A"의 상세도를 도 3에 나타낸다. 영역 "A"는, 다이 패드 P2와, 그 위에 배치된 IGBT 4와 MOSFET 10 및 그 주변을 포함하는 영역이며, 이 도면을 사용해서 IGBT 및 MOSFET의 구성에 대해 설명한다.
도 3에 나타낸 것과 같이, IGBT 4는 다이 패드 P2의 주면과 접하는 측이 콜렉터가 되고, 그 반대측이 에미터 E가 되고, 주전류가 반도체 기판 주면에 대해 수직하게 흐르는 종형 구조의 IGBT로서, 에미터 E측의 평면 내에 2개의 게이트 패드 G1 및 G2를 갖고 있다.
즉, 사각형의 에미터 E측의 한쪽의 짧은 변측의 단부 모서리부에 게이트 패드 G1이 설치되고, 다른 쪽의 단부 모서리부에 게이트 패드 G2가 설치되어 있다. 게이트 패드 G1과 G2는 IGBT 4 내부에서 연결되어 있고, 게이트 제어회로 19로부터 게이트 패드 G1에 주어진 게이트 제어신호는 게이트 패드 G2로부터 추출할 수 있다. 또한, IGBT 4를 다이 패드 P2 위에 탑재할 때에는, 게이트 패드 G1이 게이트 제어회로 19측을 향하도록 배치한다.
또한, 도 3에 나타낸 것과 같이, MOSFET 10은 다이 패드 P2의 주면과 접하는 측이 드레인이 되고, 그 반대측이 소스 S가 되고, 주전류가 반도체 기판 주면에 대해 수직하게 흐르는 종형 구조의 MOSFET로서, 소스 S측의 평면 내에 게이트 패드 G11을 갖고 있다.
즉, 사각형의 소스 S측의 한쪽의 짧은 변측의 단부 모서리부에 게이트 패드 G11이 설치되어 있다. 또한, MOSFET 10을 다이 패드 P2 위에 탑재할 때에는, 게이트 패드 G11이, IGBT4측을 향하도록 배치한다. 또한, 다이 패드 P2 위에 IGBT 4와 MOSFET 10과를 탑재한 경우, IGBT 4의 게이트 패드 G2와, MOSFET 10의 게이트 패드 G11이 서로 마주보는 위치가 되도록 게이트 패드 G2 및 G11을 설치하는 쪽이, 와이어 본딩시에 유리하다. 이I, IGBT 1∼3, 5, 6 및 MOSFET 7∼9, 11, 12의 구성도 동일하다.
또한, 도 2에 나타낸 것과 같이, IGBT 1∼3의 각각의 게이트 패드 G1(도 3) 및 에미터 E(도 3)는, 게이트 제어회로 18에 와이어 본딩에 의해 접속되는데, 게이트 제어회로 18과 게이트 패드 G1의 접속을 행하는 배선이 라인 13이며, 게이트 제어회로 18과 소스 S의 접속을 행하는 배선이 라인 14이다.
또한, IGBT 1∼3의 각각의 게이트 패드 G2(도 3)와, MOSFET 7∼9의 각각의 게이트 패드 G11(도 3)은 와이어 본딩에 의해 접속되는데, 이 접속을 행하는 배선이 라인 15이다.
또한, IGBT 1∼3의 각각의 에미터 E(도 3)와, MOSFET 7∼9의 각각의 소스 S(도 3)는 와이어 본딩에 의해 접속되는데, 이 접속을 행하는 배선이 라인 16이다.
그리고, MOSFET 7∼9의 각각의 소스 S(도 3)와, 와이어 본드 영역 P21∼P23은 와이어 본딩에 의해 접속되는데, 이 접속을 행하는 배선이 라인 17이다.
또한, 도 2에 나타낸 것과 같이, IGBT 4∼6의 각각의 게이트 패드 G1(도 3) 및 소스 S(도 3)는, 게이트 제어회로 19에 와이어 본딩에 의해 접속되고, IGBT 4∼6의 각각의 게이트 패드 G2(도 3)와, MOSFET10∼12의 각각의 게이트 패드 G11(도 3)은 와이어 본딩에 의해 접속된다.
또한, IGBT 4∼6의 각각의 에미터 E(도 3)와, MOSFET 10∼12의 각각의 소스 S(도 3)는 와이어 본딩에 의해 접속되고, MOSFET 10∼12의 각각의 소스 S(도 3)와, 와이어 본드 영역 P5는 와이어 본딩에 의해 접속된다.
도 2에 나타낸 것과 같이, 게이트 제어회로 18 및 19의 근방에 배치하는 IGBT 1∼6에는, 게이트 패드 G1 및 G2를 설치하고, 각각의 게이트 패드 G1과 게이트 제어회로 18 및 19 사이는 와이어 본딩에 의해 접속하고, 게이트 제어회로 18 및 19로부터 먼 위치에 배치하는 MOSFET 7∼12의 각각의 게이트 패드 G11은, IGBT 1∼6의 각각의 게이트 패드 G2에 와이어 본딩으로 접속함으로써, 스위칭 디바이스로서 IGBT와 MOSFET를 병렬해서 사용하는 구성에 있어서, 장치 전체가 대형화하는 것을 억제할 수 있다.
즉, MOSFET 7∼12를 게이트 제어회로 18 및 19의 근방에 배치하는 경우에는, MOSFET 7∼12에 게이트 패드 G1 및 G2와 동일한 게이트 패드를 2개씩 설치하지 않으면 안된다. 이 때문에, MOSFET 7∼12의 반도체 칩으로서의 유효면적이 작아진다.
MOSFET의 온 저항을 낮게 하기 위해서는 칩 사이즈가 커지고, 비용도 높아진다. 이와 같은 MOSFET에 게이트 패드를 2개 설치하면 유효면적이 작아지므로, 유효면적을 유지하기 위해서는 칩 사이즈를 더욱 크게 하지 않으면 안되고, MOSFET의 칩 사이즈가 더욱 커지면 장치 전체가 대형화해 버린다.
그러나, MOSFET 7∼12를 게이트 제어회로 18 및 19로부터 먼 위치에 배치함으로써, 게이트 패드는 1개로 되어, 유효면적이 작아지는 것을 억제하여, 칩 사이즈를 크게 할 필요가 없어진다. 이 때문에, 장치 전체가 대형화하는 것을 억제할 수 있다.
<변형예 1>
이때, 이상의 설명에 있어서는, 게이트 제어회로 18 및 19의 근방에 IGBT 1∼6을 배치하고, 게이트 제어회로 18 및 19로부터 먼 위치에 MOSFET 7∼12를 배치하는 구성을 나타냈지만, 이와 같은 구성을 채용하는 경우, 주회로 전류가 흐르는 경로가 게이트 충전 루프와 오버랩하여, IGBT 1∼6의 게이트-에미터간 전압이 저하할 가능성이 있다.
그 메카니즘에 대해, 도 4를 사용하여 설명한다. 도 4는, 기준전위를 모듈 내의 게이트 제어회로 19의 기준전위로부터 취하는 구성을 나타내고 있다.
도 4에 있어서는, 간단화를 위해 MOSFET 10과 IGBT 4의 세트에 대해서만 나타내고 있고, IGBT 4의 게이트 충전 루프 IGL, MOSFET 10의 게이트 충전 루프 MGL과, 주회로 전류(과부하시에는 대부분이 IGBT에 흐른다) 경로 MC를 모식적으로 나타내고 있다.
도 4에 나타낸 것과 같이, 주회로 전류 경로 MC은, IGBT 1의 게이트 충전 루프 IGL 및 MOSFET 10의 게이트 충전 루프 MGL과 오버랩해서 흐르는 부분을 포함하고 있고, 과부하시에는, IGBT 4의 게이트-에미터간 전압이 저하할 가능성이 있다.
한편, 도 5에 나타낸 것과 같이, MOSFET 10을 게이트 제어회로 19의 근방에 배치하면, IGBT7의 게이트 충전 루프 IGL과, 주회로 전류 경로 MC가 오버랩하는 비율이 감소하여, IGBT 4의 게이트-에미터간 전압이 저하하는 비율을 작게 할 수 있다.
즉, 게이트 제어회로 18 및 19의 근방에 MOSFET 7∼12를 배치하고, 게이트 제어회로 18및 19로부터 먼 위치에 IGBT 1∼6을 배치함으로써, 게이트 전압이 저하하는 비율을 작게 할 수 있다. 단, 이 경우에는, MOSFET 7∼12에 게이트 패드 G1 및 G2를 설치하고, IGBT 1∼6에 설치한 게이트 패드 G11과 게이트 패드 G2를 와이어 본딩에 의해 접속하게 된다.
이와 같이, MOSFET 7∼12를 게이트 제어회로 18 및 19의 근방에 배치함으로써 과부하시의 주회로 전류에 의한 IGBT의 게이트-에미터간 전압 저하를 억제하고, 과부하시의 손실을 작게 할 수 있다.
<변형예 2>
이상 설명한 3상 인버터 모듈(100)에 있어서는, IGBT의 임계전압을 MOSFET의 임계전압보다 낮게 설정하여, 스위칭시의 과도상태에 있어서는 IGBT측에 전체 전류가 흐르는 구성으로 한다.
스위칭 디바이스로서 IGBT와 MOSFET를 병렬해서 사용하는 구성에 있어서는, 일반적으로 MOSFET의 임계전압 쪽을 낮게 설정하여, 항상 IGBT를 먼저 턴오프시키고, 그 후에 MOSFET가 턴오프하는 시퀀스를 채용하고 있다.
이 경우의 효과로서 테일 전류를 억제해서 턴오프 손실을 저감할 수 있지만, 과도상태에 있어서 전체 전류(IGBT 전류+MOSFET 전류)가 반드시 MOSFET에 흐르기 때문에, MOSFET를 소형화하는 것이 곤란하였다.
이에 대하여, IGBT의 임계전압을 MOSFET의 임계전압보다 낮게 설정함으로써, 스위칭시에 MOSFET에 흐르는 전류를 억제하고, MOSFET를 소형화함으로써 모듈 전체를 소형화할 수 있다.
여기에서, 도 6∼도 8을 사용하여, IGBT 및 MOSFET의 스위칭시의 동작에 대해 설명한다.
도 6은, 도 1에 나타낸 인버터 IV1 단체에 의한 동작을 설명하는 도면이며, 인버터 IV1이 인덕턴스 부하에 접속된 경우의 구성을 나타내고 있다. 이때, 도 6에 있어서, 도 1에 나타낸 구성과 동일한 구성에 대해서는 동일한 부호를 붙이고, 중복하는 설명은 생략한다.
도 6에 있어서, 단자 T1과 T5 사이에는 외부 콘덴서 SC가 접속되어 있는데, 이것은 정류회로 PW에 의해 정류되어 PN선 사이에 공급되는 전압을 평활화하기 위한 것이다. 또한, 인버터 IV1의 출력이 주어지는 단자 T2에는 인덕턴스 부하 L이 접속되어 있다. 이때, 이하의 설명에서는 저전위측의 IGBT 4 및 MOSFET 10의 스위칭 동작을 설명하므로, 도 6에서는 편의상 게이트 제어회로 19에만 제어신호 CP을 주는 구성으로 되어 있다.
도 7은, 정상상태에서 부하 전류의 대부분이 IGBT에 흐르는 것 같은 비교적 중전류에서 고전류 영역에 있어서의 IGBT 4 및 MOSFET 10의 턴온시의 전류, 전압 특성을 나타낸 도면이고, 도 8은, IGBT 4 및 MOSFET 10의 턴오프시의 전류, 전압 특성을 도시한 도면이다.
도 7에 있어서, 제어신호 CP가 저전위(「L」)로부터 고전위(「H」)로 되어 턴온하는 경우, IGBT 4 및 MOSFET 10에 게이트 전압 VGE가 주어지면, IGBT 4의 임계전압 쪽이 낮으므로, IGBT 4 쪽이 먼저 턴온하여, IGBT 전류 Ic가 흐르기 시작한다.
드디어, 게이트 전압 VGE가 MOSFET 10의 임계전압에 이르면, MOSFET 10이 턴온하여, MOSFET 전류 Id가 흐르기 시작한다. MOSFET 10이 턴온한 시점에서는, IGBT 4가 턴온해서 소정시간이 경과하고 있어, IGBT 4가 정상상태가 되어 있으므로, 전류는 대부분 IGBT 4에 흐르고 있어, MOSFET 10에는 거의 흐르지 않는다.
IGBT 4가 완전하게 턴온하여, IGBT 4의 콜렉터-에미터간 전압 VCE가 거의 0이 되고, MOSFET 10이 더 턴온하면, 전체 전류 I가 거의 일정하게 된다.
이와 같이, IGBT의 임계전압을 MOSFET의 임계전압보다 낮게 설정함으로써, 턴온시에 MOSFET에 흐르는 전류를 억제할 수 있다.
또한, 도 8에 있어서, 제어신호 CP이 「H」로부터 「L」로 되어 턴오프하는 경우, IGBT 4 및 MOSFET 10에 주어져 있었던 게이트 전압 VGE가 떨어지기 시작하면, MOSFET 10의 임계전압 쪽이 높으므로, MOSFET 10 쪽이 먼저 턴오프하여, MOSFET 전류 Id가 내려가기 시작한다. 그후, 게이트 전압 VGE가 저하함으로써, IGBT전류 Ic이 내려가기 시작하고, IGBT 4의 임계전압보다 낮아짐으로써, IGBT 4가 턴오프하여, IGBT 전류 Ic이 흐르지 않게 된다.
IGBT 4가 완전하게 턴오프하여, IGBT 4의 콜렉터-에미터간 전압 VCE가 상승하면, 전체 전류 I가 0이 된다.
이와 같이, IGBT의 임계전압을 MOSFET의 임계전압보다 낮게 설정함으로써, 턴오프시에는 MOSFET가 먼저 턴오프하므로, 그 시점에서 온 상태에 있는 IGBT에 전체 전류가 흐르고, MOSFET에는 전류는 흐르지 않는다.
이상과 같이, IGBT의 임계전압을 MOSFET의 임계전압보다 낮게 설정함으로써, 스위칭시에 MOSFET에 흐르는 전류가 억제되어, MOSFET에 최대전류 통전에 대응하는 정격을 갖게 할 필요가 없어지므로, MOSFET를 소형화할 수 있어 모듈 전체를 소형화할 수 있다.
이때, 스위칭의 과도상태에 있어서, IGBT측에 반드시 전체 전류가 흐르도록 IGBT 및 MOSFET의 임계전압을 설정하는데, 임계전압은 제조시의 채널 주입의 불순물량에 의해 설정한다.
<변형예 3>
도 1에 나타낸 것과 같이 스위칭 디바이스로서 IGBT와 MOSFET를 병렬해서 사용하는 구성에 있어서는, 다른 특성의 디바이스를 병렬접속하기 때문에 게이트 발진이 발생할 가능성이 있다. 따라서, 게이트 제어회로 18 및 19로부터 먼 위치에 있는 디바이스, 예를 들면, MOSFET 7∼12의 게이트 패드 아래에서부터 게이트까지의 사이에 저항소자를 내장함으로써 게이트 발진의 발생을 억제한다.
게이트 제어회로 18 및 19로부터 먼 위치에 있는 디바이스는, 게이트 충전 루프가 길고, 기생 인덕턴스가 커지므로, 게이트 발진이 발생할 가능성이 더욱 높아지지만, 저항소자를 내장함으로써 게이트 발진의 발생을 효과적으로 억제할 수 있다.
이때, 내장하는 저항소자의 저항값은, 변위전류에 의한 게이트 전위의 상승이 높아지지 않는 값으로 설정한다.
또한, 게이트 제어회로 18및 19의 근방에 있는 디바이스, 예를 들면, IGBT 1∼6에도 내장해도 된다.
<변형예 4>
변형예 2에 있어서는, IGBT의 임계전압을 MOSFET의 임계전압보다 낮게 설정함으로써, 스위칭시에 MOSFET에 흐르는 전류를 억제하는 구성을 설명했지만, 이하에서 도 9 및 도 10을 사용하여 설명하는 구성을 채용하는 것에 의해서도 스위칭시에 MOSFET에 흐르는 전류를 억제할 수 있다.
도 9는, IGBT 4 및 MOSFET 10에 대해 본 변형예를 적용한 구성을 나타낸 회로도다. 도 9에 나타낸 것과 같이, 게이트 제어회로 19로부터의 게이트 제어신호는, IGBT 4에 대해서는 저항소자 R2를 거쳐 입력되고, MOSFET 10에 대해서는 저항소자 R1을 거쳐 입력되는 구성으로 되어 있다. 또한, 저항소자 R1에 역병렬로 다이오드 D1이 접속되어 있다. 또한, MOSFET 10에는 역병렬로 다이오드 D2가 접속되어 있지만, 이것은 내부 기생 다이오드다.
이와 같은 구성을 채용하여, 저항소자 R1의 저항값을 저항소자 R2의 저항값보다도 크게 설정함으로써, 턴온시에는, IGBT 4가 턴온하고나서 MOSFET 10이 턴온하게 되고, 또한, 턴오프시에는 다이오드 D1을 거쳐 MOSFET 10의 전위가 신속하게 내려가므로, MOSFET 10이 턴오프하고나서 IGBT 4가 턴오프하게 된다. 이 때문에, 스위칭시에 MOSFET에 흐르는 전류가 억제되어, MOSFET에 최대 전류 통전에 대응하는 정격을 갖게 할 필요가 없어지므로, MOSFET를 소형화할 수 있고 모듈 전체를 소형화할 수 있다.
이때, 저항소자 R1및 저항소자 R2의 저항값은, MOSFET의 게이트 용량을 C1, IGBT의 게이트 용량을 C2로 한 경우, C1R1>C2R2로 하여, 턴온시에, IGBT 4가 턴온하고나서 MOSFET 10이 턴온하는 값으로 설정한다.
도 10은, 다이 패드 P2와, 그 위에 배치된 IGBT 4와 MOSFET 10 및 그 주변의 영역을 나타낸 레이아웃 도면이다.
도 10에 나타낸 것과 같이, 게이트 제어회로 19가 탑재되는 다이 패드 P12의 근방에는, 다이 패드 P31, P32 및 P33이 설치되어 있다. 다이 패드 P31∼P33은, 리드프레임 LF1(도 2)에 포함되고, 이것들의 종단은 리드 LT1로 되어 있지만, 이들의 리드 LT1은 플로팅 상태에서 사용된다.
다이 패드 P31∼P33은, 게이트 제어회로 19보다도 다이 패드 P2에 가까운 위치에, 간격을 두고 병렬해서 배열되고, 다이 패드 P32가 중앙에 위치하고 있다.
게이트 제어회로 19와 다이 패드 P32는 와이어 본딩에 의해 접속되고, 다이 패드 P32와 다이 패드 P31 사이는 저항소자 R1및 다이오드D1에 의해 접속되어 있다. 또한, 다이 패드 P32와 다이 패드 P33의 사이는 저항소자 R2에 의해 접속되어 있다. 그리고, 다이 패드 P31과 MOSFET 11의 게이트 패드 G11은 와이어 본딩에 의해 접속되어 있다. 또한, 다이 패드 P33과 IGBT 4의 게이트 패드 G1은 와이어 본딩에 의해 접속되어 있다.
이 경우, IGBT 4에는 게이트 패드는 1개밖에 설치되지 않고, MOSFET 10의 게이트 패드 G11은, 다이 패드 P31에 접속되는 것으로 되는데, 도 9 및 도 10에 나타낸 구성을 채용함으로써 MOSFET를 소형화할 수 있고 모듈 전체를 소형화할 수 있다.
<변형예 5>
이상 설명한 실시형태 및 그것의 변형예 1∼4에 있어서는, 게이트 제어회로로부터 IGBT 및 MOSFET에 대해 공통의 게이트 제어신호를 주는 구성을 나타냈지만, 이하에서 도 11 및 도 12를 사용하여 설명하는 구성을 채용함으로써,, IGBT 및 MOSFET에 대해 게이트 제어회로로부터 각각 개별적으로 게이트 제어신호를 줄 수도 있다.
도 11은, IGBT 4 및 MOSFET 10에 대해 본 변형예를 적용한 구성을 나타낸 회로도다. 도 11에 나타낸 것과 같이, 게이트 제어회로 19로부터는, IGBT 4 및 MOSFET 10에 대해 각각 별개로 게이트 제어신호가 주어지는 구성으로 되어 있다.
즉, 게이트 제어회로 19로부터 배선 W1을 거쳐 IGBT 4의 게이트에 게이트 제어신호가 주어지는 동시에, 배선 W2, W3 및 W4를 거쳐 MOSFET 10의 게이트에 게이트 제어신호가 주어지는 구성으로 되어 있다.
이 경우, 배선W3은 IGBT 4에 설치한 중계 패턴이며, 배선 W3과 게이트 제어회로 19 사이는 배선 W2에 의해 접속되고, 배선 W3과 MOSFET 10의 게이트 사이는 배선 W4에 의해 접속된다.
도 12는, 다이 패드 P2와, 그 위에 배치된 IGBT 4와 MOSFET 10 및 그 주변의 영역을 나타낸 레이아웃 도면이다.
게이트 제어회로 19와 IGBT 4의 게이트 패드 G1은 와이어 본딩에 의해 접속되어 있고, 이 와이어가 배선 W1에 해당한다. 또한, IGBT 4의 에미터 E측의 표면 위에는 중계 패턴 W3이 설치되어 있고, 이것이 배선 W3에 해당한다.
게이트 제어회로 19와 중계 패턴 W3은 와이어 본딩에 의해 접속되어 있고, 이 와이어가 배선 W2에 해당한다. 그리고, 중계 패턴 W3과 MOSFET 11의 게이트 패드 G11은 와이어 본딩에 의해 접속되어 있고, 이 와이어가 배선 W4에 해당한다.
중계 패턴 W3은 MOSFET 11의 에미터 E와는 전기적으로 절연되어 있다. 이때, 에미터 E와 중계 패턴 W3의 전위차는, 에미터 E와 게이트 패드 G1의 전위차와 동일한 정도이며, 절연을 위한 구성도, 에미터 E 위에 절연재를 개재하여 배치하는 것 등 간단한 것으로 된다.
이 중계 패턴 W3을 거쳐 배선 W2와 W4를 접속함으로써 게이트 제어회로 19로부터의 게이트 제어신호가, MOSFET 10의 게이트에 주어지게 된다.
이때, 상기에 있어서는 게이트 제어회로 18 및 19의 근방에 IGBT 1∼6을 배치하고, IGBT 1∼6에 중계 패턴 W3을 설치한 구성을 나타냈지만, 게이트 제어회로 18 및 19의 근방에 MOSFET 7∼12를 배치하고, MOSFET 7∼12에 중계 패턴 W3을 설치한 구성으로 해도 된다.
이와 같이, 게이트 제어회로 18 및 19의 근방에 있는 디바이스에 중계 패턴W3을 설치하고, 중계 패턴 W3을 거쳐 게이트 제어회로 18 및 19로부터 먼 위치에 있는 디바이스에 게이트 제어회로 18 및 19로부터 게이트 제어신호를 주므로, 게이트 제어회로로부터 먼 위치에 있는 디바이스에의 배선 작업이 용이해진다.
또한, IGBT 및 MOSFET에 대해 게이트 제어회로로부터 각각 개별적으로 게이트 제어신호를 주어, IGBT 및 MOSFET의 턴온, 턴오프의 타이밍을 개별적으로 조정함으로써, 스위칭시의 과도상태에 있어서는 IGBT측에 전체 전류가 흐르는 구성으로 할 수 있다.
도 13은, IGBT 4 및 MOSFET 10의 턴온시의 전류, 전압 특성을 나타낸 도면이고, 도 14는, IGBT 4 및 MOSFET 10의 턴오프시의 전류, 전압 특성을 도시한 도면이다.
도 13에 있어서, 턴온에 있어서는, IGBT 4쪽이 먼저 턴온하도록 게이트 제어회로 19로부터 게이트 제어신호를 준다. IGBT 4에 게이트 전압 VGE가 주어져, 임계전압에 이르면 IGBT 4가 턴온하여, IGBT 전류 Ic이 흐르기 시작한다.
IGBT 4보다 소정시간 늦추어 MOSFET 10에 게이트 제어회로 19로부터 게이트 제어신호를 준다. MOSFET 10에 게이트 전압 VGS가 주어져, 임계전압에 이르면 MOSFET 10이 턴온하여, MOSFET 전류 Id가 흐르기 시작한다. MOSFET 10이 턴온한 시점에서는, IGBT 4가 턴온해서 소정시간이 경과하고 있고, IGBT 4가 정상상태가 되어 있으므로 전류는 대부분 IGBT 4에 흐르고 있고, MOSFET 10에는 거의 흐르지 않는다.
IGBT 4가 완전하게 턴온하여, IGBT 4의 콜렉터-에미터간 전압 VCE가 거의 0이 되고, MOSFET 10이 더 턴온하면, 전체 전류 I가 거의 일정하게 된다.
이와 같이, 턴온시에는, IGBT 쪽이 먼저 턴온하도록 게이트 제어신호를 줌으로써, 턴온시에 MOSFET에 흐르는 전류를 억제할 수 있다.
또한, 도 14에 있어서, 턴오프에 있어서는, MOSFET 10 쪽이 먼저 턴오프하도록 게이트 제어신호를 제어한다. MOSFET 10에 주어져 있는 게이트 전압 VGS가 하강하여, 임계전압보다도 낮아지면 MOSFET 10이 턴오프하여, MOSFET 전류 Id가 내려가기 시작한다.
MOSFET 10이 턴오프하는 타이밍에서, IGBT 4에 주는 게이트 제어신호를 하강시키기 시작하여, 임계전압보다도 낮아지면 IGBT 4가 턴오프한다. IGBT 4가 턴오프함으로써 IGBT 전류 Ic이 흐르지 않게 된다.
IGBT 4가 완전하게 턴오프하여, IGBT 4의 콜렉터-에미터간 전압 VCE가 상승하면, 전체 전류 I가 0이 된다.
이와 같이, 턴오프시에는, MOSFET가 먼저 턴오프하도록 게이트 제어신호를 줌으로써, 그 시점에서 온 상태에 있는 IGBT에 전체 전류가 흐르고, MOSFET에는 전류는 흐르지 않는다.
이상과 같이, IGBT 및 MOSFET의 턴온, 턴오프의 타이밍을 개별적으로 조정함으로써, 스위칭시의 과도상태에 있어서는 MOSFET에 흐르는 전류가 억제되어, MOSFET에 최대 전류 통전에 대응하는 정격을 갖게 할 필요가 없어지므로, MOSFET를 소형화할 수 있고 모듈 전체를 소형화할 수 있다.
이때, IGBT 및 MOSFET의 턴온, 턴오프의 타이밍을 개별적으로 조정하기 위해서는, 게이트 제어회로 18 및 19에 있어서, IGBT에 주는 게이트 제어신호와 MOSFET에 주는 게이트 제어신호에서 시간차가 생기도록, 예를 들면, 지연회로를 거쳐 게이트 제어신호를 출력하는 구성으로 한다.
<변형예 6>
이상 설명한 실시형태 및 그것의 변형예 1∼4에 있어서는, 게이트 제어회로로부터 IGBT 및 MOSFET에 대해 공통의 게이트 제어신호를 주는 구성을 나타냈지만, 이하에서 도 15 및 도 16을 사용하여 설명하는 구성을 채용함으로써, IGBT 및 MOSFET에 대해 게이트 제어회로로부터 각각 개별적으로 게이트 제어신호를 줄 수도 있다.
도 15에는, 본 변형예를 적용한 3상 인버터 모듈(100A)의 회로 구성을 나타내고 있다. 이때, 도 1에 나타낸 3상 인버터 모듈(100)과 동일한 구성에 관해서는 동일한 부호를 붙이고, 중복하는 설명은 생략한다.
도 15에 나타낸 것과 같이, 3상 인버터 모듈(100A)에 있어서는, MOSFET 7 및IGBT 1의 게이트는, 각각 별개로 게이트 제어회로 18에 접속되고, MOSFET 8 및IGBT 2의 게이트는, 각각 별개로 게이트 제어회로 18에 접속되고, MOSFET 9 및 IGBT 3의 게이트는, 각각 별개로 게이트 제어회로 18에 접속되어 있다.
여기에서, IGBT 1∼3의 각각의 게이트와 게이트 제어회로 18을 접속하는 접속선을 라인 13으로 호칭하고, MOSFET 7∼9의 각각의 게이트와 게이트 제어회로 18을 접속하는 접속선을 라인 13A로 호칭한다.
또한, MOSFET 10 및 IGBT 4의 게이트는, 각각 별개로 게이트 제어회로 19에 접속되고, MOSFET 11 및 IGBT 5의 게이트는, 각각 별개로 게이트 제어회로 19에 접속되고, MOSFET 12의 게이트 및 IGBT 6의 게이트는, 각각 별개로 게이트 제어회로 19에 접속되어 있다.
도 16은, 3상 인버터 모듈(100A)의 내부 구성을 도시한 도면이다. 이때, 도 2에 나타낸 3상 인버터 모듈(100)과 동일한 구성에 대해서는 동일한 부호를 붙이고, 중복하는 설명은 생략한다.
도 16에 나타낸 것과 같이, 3상 인버터 모듈(100A)에 있어서는, IGBT 1∼6에는 게이트 패드는 게이트 패드 G1만 설치되고, IGBT 1∼3의 각각의 게이트 패드 G1은 게이트 제어회로 18에 와이어 본딩되고, IGBT 4∼6의 각각의 게이트 패드 G1은 게이트 제어회로 19에 와이어 본딩되어 있다. 또한, MOSFET 7∼9의 각각의 게이트 패드 G11은 게이트 제어회로 18에 와이어 본딩되고, MOSFET 10∼12의 각각의 게이트 패드 G11은 게이트 제어회로 19에 와이어 본딩되어 있다.
도 16에 나타낸 것과 같이, 게이트 제어회로 18 및 19의 근방에 배치하는 IGBT 1∼6의 각각의 게이트 패드 G1과 게이트 제어회로 18 및 19 사이는 와이어 본딩에 의해 접속하고, 게이트 제어회로 18 및 19로부터 먼 위치에 배치하는 MOSFET 7∼12의 각각의 게이트 패드 G11과 게이트 제어회로 18 및 19의 사이도 와이어 본딩으로 접속함으로써, IGBT 및 MOSFET에 대해 게이트 제어회로로부터 각각 개별적으로 게이트 제어신호를 주어, IGBT 및 MOSFET의 턴온, 턴오프의 타이밍을 개별적으로 조정한다. 이때, IGBT 및 MOSFET의 턴온, 턴오프의 타이밍에 대해서는, 도 14 및 도 15를 사용하여 설명한 타이밍이 적용가능하다.
이에 따라, 스위칭시의 과도상태에 있어서는 MOSFET에 흐르는 전류가 억제되어, MOSFET에 최대 전류 통전에 대응하는 정격을 갖게 할 필요가 없어지므로, MOSFET를 소형화할 수 있고 모듈 전체를 소형화할 수 있다.
<변형예 7>
이상의 설명에 있어서는, MOSFET의 종류에 대해서는 특별하게 한정하지 않았지만, 실리콘(Si) 기판 위에 형성되는 실리콘 반도체장치로서 구성해도 되고, 탄화 실리콘(SiC) 기판 위에 형성되는 탄화 실리콘 반도체장치나, 질화 갈륨(GaN)계 재료로 구성되는 기판 위에 형성되는 질화 갈륨 반도체장치로 해도 된다.
SiC나 GaN은, 와이드 밴드갭 반도체로서, 와이드 밴드갭 반도체로 구성되는 반도체장치는, 내전압성이 높고, 허용 전류밀도도 높기 때문에, 실리콘 반도체장치에 비해 소형화가 가능하여, MOSFET 7∼12를 더욱 소형화함으로써, 3상 인버터 모듈 100 및 100A를 한층 더 소형화할 수 있다.
또한, IGBT 1∼4를 와이드 밴드갭 반도체장치로 해도 되는 것은 말할 필요도 없고, IGBT 1∼4 및 MOSFET 7∼12의 양쪽을 와이드 밴드갭 반도체장치로 해도 된다.
이때, 본 발명은, 그 발명의 범위 내에 있어서, 실시형태를 적절히, 변형, 생략하는 것이 가능하다.
1∼6 IGBT, 7∼12 MOSFET, 18, 19 게이트 제어회로, G1, G2, G11 게이트 패드.
Claims (11)
- 제1 전압을 공급하는 제1 전원 라인과 제2 전압을 공급하는 제2 전원 라인 사이에 직렬로 개재되고, 상보적으로 동작하는 제1 및 제2 스위칭부로 구성되는 인버터와,
상기 제1 및 제2 스위칭부의 각각의 스위칭 동작을 제어하는 제1 및 제2 제어회로를 구비하고, 그것들이 모듈화된 전력용 반도체장치로서,
상기 제1 스위칭부는,
상기 제1 전원 라인에 각각의 한쪽의 주전극이 접속되고, 상기 인버터의 출력 노드에 각각의 다른 쪽의 주전극이 접속된 제1 IGBT 및 제1 MOSFET를 갖고,
상기 제2 스위칭부는,
상기 제2 전원 라인에 각각의 한쪽의 주전극이 접속되어, 상기 인버터의 상기 출력 노드에 각각의 다른 쪽의 주전극이 접속된 제2 IGBT 및 제2 MOSFET를 갖고,
상기 전력용 반도체장치의 평면 레이아웃에 있어서,
상기 제1 제어회로는, 상기 제1 스위칭부에 대향하는 위치에 배치되고, 상기 제1 IGBT 및 상기 제1 MOSFET의 한쪽은 상기 제1 IGBT 및 상기 제1 MOSFET의 다른 쪽보다도 상대적으로 상기 제1 제어회로의 근방에 배치되고, 상기 제1 IGBT 및 상기 제1 MOSFET의 다른 쪽은 상기 제1 IGBT 및 상기 제1 MOSFET의 한쪽보다도 상대적으로 상기 제1 제어회로로부터 먼 위치에 배치되고,
상기 제2 제어회로는, 상기 제2 스위칭부에 대향하는 위치에 배치되고, 상기 제2 IGBT 및 상기 제2 MOSFET의 한쪽은 상기 제2 IGBT 및 상기 제2 MOSFET의 다른 쪽보다도 상대적으로 상기 제2 제어회로의 근방에 배치되고, 상기 제2 IGBT 및 상기 제2 MOSFET의 다른 쪽은 상기 제2 IGBT 및 상기 제2 MOSFET의 한쪽보다도 상대적으로 상기 제2 제어회로로부터 먼 위치에 배치되고,
상기 제1 IGBT 및 상기 제1 MOSFET 중, 상대적으로 상기 제1 제어회로의 근방에 배치된 트랜지스터는, 상기 제1 제어회로로부터 주어진 게이트 제어신호를, 그것의 게이트를 거쳐 상대적으로 상기 제1 제어회로로부터 먼 위치에 배치된 트랜지스터의 게이트에 주고,
상기 제2 IGBT 및 상기 제2 MOSFET 중, 상대적으로 상기 제2 제어회로의 근방에 배치된 트랜지스터는, 상기 제2 제어회로로부터 주어진 게이트 제어신호를, 그것의 게이트를 거쳐 상대적으로 상기 제2 제어회로로부터 먼 위치에 배치된 트랜지스터에 주는, 전력용 반도체장치.
- 제 1항에 있어서,
상기 제1 IGBT 및 상기 제1 MOSFET는, 주전류가 반도체 기판 주면에 대해 수직한 방향으로 흐르는 종형 구조의 트랜지스터이고,
상기 제1 스위칭부 내부의, 상기 제1 IGBT 및 상기 제1 MOSFET 중 상대적으로 상기 제1 제어회로의 근방에 배치된 트랜지스터는, 그것의 게이트에 접속되는 제1 게이트 패드가, 상기 다른 쪽의 주전극측의 평면 내에 있어서 상기 제1 제어회로측에 설치되고, 제2 게이트 패드가, 상기 다른 쪽의 주전극측의 평면 내에 있어서 상기 제1 제어회로와는 반대측에 설치되고,
상기 제1 스위칭부 내부의 상기 트랜지스터의 상기 제1 게이트 패드에 상기 제1 제어회로로부터의 상기 게이트 제어신호가 주어지고, 상기 제2 게이트 패드로부터 상기 게이트 제어신호가 출력되어 상기 제1 IGBT 및 상기 제1 MOSFET 중 상대적으로 상기 제1 제어회로로부터 먼 위치에 배치된 트랜지스터의 게이트 패드에 주어지고,
상기 제2 IGBT 및 상기 제2 MOSFET는, 주전류가 반도체 기판 주면에 대해 수직한 방향으로 흐르는 종형 구조의 트랜지스터이고,
상기 제2 스위칭부 내부의, 상기 제2 IGBT 및 상기 제2 MOSFET 중 상대적으로 상기 제2 제어회로의 근방에 배치된 트랜지스터는, 그것의 게이트에 접속되는 제1 게이트 패드가, 상기 다른 쪽의 주전극측의 평면 내에 있어서 상기 제2 제어회로측에 설치되고, 제2 게이트 패드가, 상기 다른 쪽의 주전극측의 평면 내에 있어서 상기 제2 제어회로와는 반대측에 설치되고,
상기 제2 스위칭부 내부의 상기 트랜지스터의 상기 제1 게이트 패드에 상기 제2 제어회로로부터의 상기 게이트 제어신호가 주어지고, 상기 제2 게이트 패드로부터 상기 게이트 제어신호가 출력되어 상기 제2 IGBT 및 상기 제2 MOSFET 중 상대적으로 상기 제2 제어회로로부터 먼 위치에 배치된 트랜지스터의 게이트 패드에 주어지는, 전력용 반도체장치.
- 제 2항에 있어서,
상기 제1 스위칭부에 있어서, 상기 제1 IGBT가, 상기 제1 MOSFET보다 상대적으로 상기 제1 제어회로의 근방에 배치되고,
상기 제2 스위칭부에 있어서, 상기 제2 IGBT가, 상기 제2 MOSFET보다 상대적으로 상기 제2 제어회로의 근방에 배치되는, 전력용 반도체장치.
- 제 2항에 있어서,
상기 제1 스위칭부에 있어서, 상기 제1 MOSFET가, 상기 제1 IGBT보다 상대적으로 상기 제1 제어회로의 근방에 배치되고,
상기 제2 스위칭부에 있어서, 상기 제2 MOSFET가, 상기 제2 IGBT보다 상대적으로 상기 제2 제어회로의 근방에 배치되는, 전력용 반도체장치.
- 제 1항에 있어서,
상기 제1 IGBT의 임계전압은, 상기 제1 MOSFET의 임계전압보다도 낮게 설정되고,
상기 제2 IGBT의 임계전압은, 상기 제2 MOSFET의 임계전압보다도 낮게 설정되는, 전력용 반도체장치.
- 제 1항에 있어서,
상기 제1 스위칭부 내부의 상기 제1 제어회로로부터 먼 위치에 배치된 트랜지스터는, 그것의 게이트 패드와 게이트 사이에 저항소자를 갖고,
상기 제2 스위칭부 내부의 상기 제2 제어회로로부터 먼 위치에 배치된 트랜지스터는, 그것의 게이트 패드와 게이트 사이에 저항소자를 갖는 전력용 반도체장치.
- 제1 전압을 공급하는 제1 전원 라인과 제2 전압을 공급하는 제2 전원 라인 사이에 직렬로 개재되고, 상보적으로 동작하는 제1 및 제2 스위칭부로 구성되는 인버터와,
상기 제1 및 제2 스위칭부의 각각의 스위칭 동작을 제어하는 제1 및 제2 제어회로를 구비하고, 그것들이 모듈화된 전력용 반도체장치로서,
상기 제1 스위칭부는,
상기 제1 전원 라인에 각각의 한쪽의 주전극이 접속되고, 상기 인버터의 출력 노드에 각각의 다른 쪽의 주전극이 접속된 제1 IGBT 및 제1 MOSFET를 갖고,
상기 제2 스위칭부는,
상기 제2 전원 라인에 각각의 한쪽의 주전극이 접속되고, 상기 인버터의 상기 출력 노드에 각각의 다른 쪽의 주전극이 접속된 제2 IGBT 및 제2 MOSFET를 갖고,
상기 제1 스위칭부 내부의 상기 제1 IGBT의 게이트에는, 상기 제1 제어회로로부터의 게이트 제어신호가 제1 저항소자를 거쳐 주어지고,
상기 제1 MOSFET에는, 상기 제1 제어회로로부터의 상기 게이트 제어신호가 제2 저항소자를 거쳐 주어지고,
상기 제1 스위칭부 내부의 상기 제2 저항소자의 저항값은 상기 제1 저항소자보다도 높고, 상기 제2 저항소자에는 다이오드가 역병렬로 접속되고,
상기 제2 스위칭부 내부의 상기 제2 IGBT의 게이트에는, 상기 제2 제어회로로부터의 게이트 제어신호가 제1 저항소자를 거쳐 주어지고,
상기 제2 MOSFET에는, 상기 제2 제어회로로부터의 상기 게이트 제어신호가 제2 저항소자를 거쳐 주어지고,
상기 제2 스위칭부 내부의 상기 제2 저항소자의 저항값은 상기 제1 저항소자보다도 높고, 상기 제2 저항소자에는 다이오드가 역병렬로 접속되는, 전력용 반도체장치.
- 제1 전압을 공급하는 제1 전원 라인과 제2 전압을 공급하는 제2 전원 라인 사이에 직렬로 개재되고, 상보적으로 동작하는 제1 및 제2 스위칭부로 구성되는 인버터와,
상기 제1 및 제2 스위칭부의 각각의 스위칭 동작을 제어하는 제1 및 제2 제어회로를 구비하고, 그것들이 모듈화된 전력용 반도체장치로서,
상기 제1 스위칭부는,
상기 제1 전원 라인에 각각의 한쪽의 주전극이 접속되고, 상기 인버터의 출력 노드에 각각의 다른 쪽의 주전극이 접속된 제1 IGBT 및 제1 MOSFET를 갖고,
상기 제2 스위칭부는,
상기 제2 전원 라인에 각각의 한쪽의 주전극이 접속되고, 상기 인버터의 상기 출력 노드에 각각의 다른 쪽의 주전극이 접속된 제2 IGBT 및 제2 MOSFET를 갖고,
상기 전력용 반도체장치의 평면 레이아웃에 있어서,
상기 제1 제어회로는, 상기 제1 스위칭부에 대향하는 위치에 배치되고, 상기 제1 IGBT 및 상기 제1 MOSFET의 한쪽은 상기 제1 IGBT 및 상기 제1 MOSFET의 다른 쪽보다도 상대적으로 상기 제1 제어회로의 근방에 배치되고, 상기 제1 IGBT 및 상기 제1 MOSFET의 다른 쪽은 상기 제1 IGBT 및 상기 제1 MOSFET의 한쪽보다도 상대적으로 상기 제1 제어회로로부터 먼 위치에 배치되고,
상기 제2 제어회로는, 상기 제2 스위칭부에 대향하는 위치에 배치되고, 상기 제2 IGBT 및 상기 제2 MOSFET의 한쪽은 상기 제2 IGBT 및 상기 제2 MOSFET의 다른 쪽보다도 상대적으로 상기 제2 제어회로의 근방에 배치되고, 상기 제2 IGBT 및 상기 제2 MOSFET의 다른 쪽은 상기 제2 IGBT 및 상기 제2 MOSFET의 한쪽보다도 상대적으로 상기 제2 제어회로로부터 먼 위치에 배치되고,
상기 제1 IGBT 및 상기 제1 MOSFET는, 주전류가 반도체 기판 주면에 대해 수직한 방향으로 흐르는 종형 구조의 트랜지스터이고,
상기 제1 스위칭부 내부의, 상기 제1 IGBT 및 상기 제1 MOSFET 중 상대적으로 상기 제1 제어회로의 근방에 배치된 트랜지스터는, 그것의 게이트에 접속되는 게이트 패드가, 상기 다른 쪽의 주전극측의 평면 내에 있어서 상기 제1 제어회로측에 설치되고, 중계 패턴이, 상기 다른 쪽의 주전극측의 평면 내에 있어서 상기 제1 제어회로와는 반대측에 설치되고,
상기 제1 스위칭부 내부의 상기 트랜지스터의 상기 게이트 패드에 상기 제1 제어회로로부터의 제1 게이트 제어신호가 주어지는 동시에, 상기 중계 패턴에 상기 제1 제어회로로부터의 제2 게이트 제어신호가 주어지고, 상기 중계 패턴을 거쳐 상기 제2 게이트 제어신호가 상기 제1 IGBT 및 상기 제1 MOSFET 중 상대적으로 상기 제1 제어회로로부터 먼 위치에 배치된 트랜지스터의 게이트 패드에 주어지고,
상기 제2 IGBT 및 상기 제2 MOSFET는, 주전류가 반도체 기판 주면에 대해 수직한 방향으로 흐르는 종형 구조의 트랜지스터이고,
상기 제2 스위칭부 내부의, 상기 제2 IGBT 및 상기 제2 MOSFET 중 상대적으로 상기 제2 제어회로의 근방에 배치된 트랜지스터는, 그것의 게이트에 접속되는 게이트 패드가, 상기 다른 쪽의 주전극측의 평면 내에 있어서 상기 제2 제어회로측에 설치되고, 중계 패턴이, 상기 다른 쪽의 주전극측의 평면 내에 있어서 상기 제2 제어회로와는 반대측에 설치되고,
상기 제2 스위칭부 내부의 상기 트랜지스터의 상기 게이트 패드에 상기 제2 제어회로로부터의 제1 게이트 제어신호가 주어지는 동시에, 상기 중계 패턴에 상기 제2 제어회로로부터의 제2 게이트 제어신호가 주어지고, 상기 중계 패턴을 거쳐 상기 제2 게이트 제어신호가 상기 제2 IGBT 및 상기 제2 MOSFET 중 상대적으로 상기 제2 제어회로로부터 먼 위치에 배치된 트랜지스터의 게이트 패드에 주어지는, 전력용 반도체장치.
- 제 8항에 있어서,
상기 제1 제어회로는,
턴온시에는, 상기 제1 IGBT 쪽이 먼저 턴온하고, 턴오프시에는, 상기 제1 MOSFET 쪽이 먼저 턴오프하도록 상기 제1 및 제2 게이트 제어신호를 주고,
상기 제2 제어회로는,
턴온시에는, 상기 제2 IGBT 쪽이 먼저 턴온하고, 턴오프시에는, 상기 제2 MOSFET 쪽이 먼저 턴오프하도록 상기 제1 및 제2 게이트 제어신호를 주는, 전력용 반도체장치.
- 제1 전압을 공급하는 제1 전원 라인과 제2 전압을 공급하는 제2 전원 라인 사이에 직렬로 개재되고, 상보적으로 동작하는 제1 및 제2 스위칭부로 구성되는 인버터와,
상기 제1 및 제2 스위칭부의 각각의 스위칭 동작을 제어하는 제1 및 제2 제어회로를 구비하고, 그것들이 모듈화된 전력용 반도체장치로서,
상기 제1 스위칭부는,
상기 제1 전원 라인에 각각의 한쪽의 주전극이 접속되고, 상기 인버터의 출력 노드에 각각의 다른 쪽의 주전극이 접속된 제1 IGBT 및 제1 MOSFET를 갖고,
상기 제2 스위칭부는,
상기 제2 전원 라인에 각각의 한쪽의 주전극이 접속되고, 상기 인버터의 상기 출력 노드에 각각의 다른 쪽의 주전극이 접속된 제2 IGBT 및 제2 MOSFET를 갖고,
상기 제1 제어회로는,
턴온시에는, 상기 제1 IGBT 쪽이 먼저 턴온하고, 턴오프시에는, 상기 제1 MOSFET 쪽이 먼저 턴오프하도록 상기 제1 IGBT 및 상기 제1 MOSFET의 스위칭 동작을 개별적으로 제어하고,
상기 제2 제어회로는,
턴온시에는, 상기 제2 IGBT 쪽이 먼저 턴온하고, 턴오프시에는, 상기 제2 MOSFET 쪽이 먼저 턴오프하도록 상기 제2 IGBT 및 상기 제2 MOSFET의 스위칭 동작을 개별적으로 제어하는, 전력용 반도체장치.
- 제 1항, 제 7항, 제 8항 또는 제 10항 중 어느 한 항에 있어서,
상기 제1 및 제2 MOSFET는,
탄화 실리콘 기판 위에 형성되는 탄화 실리콘 MOSFET 및 질화 갈륨계 재료로 구성되는 기판 위에 형성되는 질화 갈륨 MOSFET의 어느 한 개인, 전력용 반도체장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011272961A JP5805513B2 (ja) | 2011-12-14 | 2011-12-14 | 電力用半導体装置 |
JPJP-P-2011-272961 | 2011-12-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130069405A KR20130069405A (ko) | 2013-06-26 |
KR101428527B1 true KR101428527B1 (ko) | 2014-08-11 |
Family
ID=48589391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120138733A KR101428527B1 (ko) | 2011-12-14 | 2012-12-03 | 전력용 반도체장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9106156B2 (ko) |
JP (1) | JP5805513B2 (ko) |
KR (1) | KR101428527B1 (ko) |
CN (1) | CN103166615B (ko) |
Families Citing this family (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9449957B2 (en) * | 2010-12-13 | 2016-09-20 | Infineon Technologies Americas Corp. | Control and driver circuits on a power quad flat no-lead (PQFN) leadframe |
US9659845B2 (en) | 2010-12-13 | 2017-05-23 | Infineon Technologies Americas Corp. | Power quad flat no-lead (PQFN) package in a single shunt inverter circuit |
US9355995B2 (en) | 2010-12-13 | 2016-05-31 | Infineon Technologies Americas Corp. | Semiconductor packages utilizing leadframe panels with grooves in connecting bars |
US8587101B2 (en) | 2010-12-13 | 2013-11-19 | International Rectifier Corporation | Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections |
US9620954B2 (en) | 2010-12-13 | 2017-04-11 | Infineon Technologies Americas Corp. | Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values |
US9524928B2 (en) | 2010-12-13 | 2016-12-20 | Infineon Technologies Americas Corp. | Power quad flat no-lead (PQFN) package having control and driver circuits |
US9711437B2 (en) | 2010-12-13 | 2017-07-18 | Infineon Technologies Americas Corp. | Semiconductor package having multi-phase power inverter with internal temperature sensor |
US9362215B2 (en) | 2010-12-13 | 2016-06-07 | Infineon Technologies Americas Corp. | Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter |
US9443795B2 (en) | 2010-12-13 | 2016-09-13 | Infineon Technologies Americas Corp. | Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC) |
US9324646B2 (en) | 2010-12-13 | 2016-04-26 | Infineon Technologies America Corp. | Open source power quad flat no-lead (PQFN) package |
JP5805513B2 (ja) * | 2011-12-14 | 2015-11-04 | 三菱電機株式会社 | 電力用半導体装置 |
JP5888010B2 (ja) * | 2012-03-08 | 2016-03-16 | 日産自動車株式会社 | インバータモジュール |
JP5783997B2 (ja) * | 2012-12-28 | 2015-09-24 | 三菱電機株式会社 | 電力用半導体装置 |
JP2014207430A (ja) * | 2013-03-21 | 2014-10-30 | ローム株式会社 | 半導体装置 |
CN103560682B (zh) * | 2013-07-31 | 2016-09-21 | 佟炳然 | 一种功率驱动系统 |
CN103582408B (zh) * | 2013-07-31 | 2017-05-17 | 天津中科华盈科技有限公司 | 一种mosfet并联电路布局 |
CN103795248B (zh) * | 2014-01-26 | 2016-08-10 | 广东美的制冷设备有限公司 | 功耗控制电路和智能功率模块、变频家电 |
DE102014102018B3 (de) * | 2014-02-18 | 2015-02-19 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen |
JP6228490B2 (ja) * | 2014-03-04 | 2017-11-08 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP6379525B2 (ja) * | 2014-03-05 | 2018-08-29 | 住友電気工業株式会社 | 半導体モジュール |
CN103888012B (zh) * | 2014-03-13 | 2016-08-17 | 广东美的制冷设备有限公司 | 功耗控制电路、智能功率模块和变频家电 |
CN105529939B (zh) * | 2014-09-30 | 2018-01-23 | 万国半导体股份有限公司 | 单独封装同步整流器 |
WO2016063681A1 (ja) * | 2014-10-24 | 2016-04-28 | 富士電機株式会社 | 半導体装置 |
WO2016063683A1 (ja) * | 2014-10-24 | 2016-04-28 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6402591B2 (ja) * | 2014-10-31 | 2018-10-10 | 富士電機株式会社 | 半導体装置 |
DE102014224169A1 (de) * | 2014-11-26 | 2016-06-02 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Ansteuern parallel geschalteter Leistungshalbleiterschalter |
JP6345583B2 (ja) * | 2014-12-03 | 2018-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN106160424B (zh) | 2015-04-21 | 2019-04-16 | 台达电子工业股份有限公司 | 功率开关电路 |
US10629587B2 (en) * | 2015-04-30 | 2020-04-21 | Mitsubishi Electric Corporation | Protection circuit and protection circuit system |
JP6492965B2 (ja) * | 2015-05-22 | 2019-04-03 | 株式会社デンソー | パワートランジスタ駆動装置 |
JP6398872B2 (ja) * | 2015-05-27 | 2018-10-03 | 株式会社デンソー | 駆動装置 |
JP6413939B2 (ja) | 2015-06-09 | 2018-10-31 | 株式会社デンソー | 半導体装置およびインバータ |
JP6528575B2 (ja) * | 2015-07-17 | 2019-06-12 | 富士電機株式会社 | 半導体スイッチング装置 |
CN107924883B (zh) * | 2015-08-20 | 2020-07-14 | 三菱电机株式会社 | 电力用半导体装置 |
JP6601086B2 (ja) | 2015-09-16 | 2019-11-06 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JP6409891B2 (ja) * | 2016-03-28 | 2018-10-24 | 株式会社デンソー | 電力変換装置 |
JP6665655B2 (ja) * | 2016-04-19 | 2020-03-13 | 株式会社デンソー | 電力変換装置 |
JP6634945B2 (ja) | 2016-04-19 | 2020-01-22 | 株式会社デンソー | 半導体モジュール |
JP6919292B2 (ja) * | 2016-04-19 | 2021-08-18 | 株式会社デンソー | スイッチング素子の駆動回路 |
JP6686663B2 (ja) * | 2016-04-19 | 2020-04-22 | 株式会社デンソー | 電力変換装置 |
JP6583119B2 (ja) * | 2016-04-19 | 2019-10-02 | 株式会社デンソー | 電力変換装置 |
DE102016110035B4 (de) * | 2016-05-31 | 2020-09-10 | Infineon Technologies Ag | Elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen selbstleitenden Transistor mit breiter Bandlücke umfasst, und eine elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen selbstleitenden Junction-Feldeffekttransistor umfasst, der einen Halbleiterbereich aus Siliziumcarbid umfasst |
JP6737024B2 (ja) * | 2016-07-19 | 2020-08-05 | 富士電機株式会社 | 半導体装置の製造方法及び半導体装置 |
JP6619518B2 (ja) * | 2016-07-29 | 2019-12-11 | 日立オートモティブシステムズ株式会社 | パワー半導体モジュール |
JP6673118B2 (ja) * | 2016-09-23 | 2020-03-25 | 株式会社デンソー | 半導体装置 |
JP6624011B2 (ja) * | 2016-11-03 | 2019-12-25 | 株式会社デンソー | 半導体装置 |
JP6950186B2 (ja) | 2017-01-17 | 2021-10-13 | 富士電機株式会社 | 半導体装置 |
JP6760156B2 (ja) * | 2017-03-20 | 2020-09-23 | 株式会社デンソー | 電力変換装置 |
JP6863033B2 (ja) * | 2017-04-18 | 2021-04-21 | 株式会社デンソー | 電圧駆動型半導体素子の並列駆動回路 |
JP6731885B2 (ja) * | 2017-06-20 | 2020-07-29 | 三菱電機株式会社 | 半導体装置 |
JP6840053B2 (ja) * | 2017-08-22 | 2021-03-10 | 株式会社 日立パワーデバイス | 半導体電力変換回路、並びにそれを用いた半導体装置及びモータ駆動装置 |
JP6820825B2 (ja) * | 2017-11-09 | 2021-01-27 | 三菱電機株式会社 | 半導体装置及びその駆動方法 |
JP6988517B2 (ja) * | 2018-01-25 | 2022-01-05 | トヨタ自動車株式会社 | 電力変換装置 |
JP2018186302A (ja) * | 2018-08-20 | 2018-11-22 | 三菱電機株式会社 | 半導体装置およびそれを備える半導体モジュール |
JP7077893B2 (ja) * | 2018-09-21 | 2022-05-31 | 株式会社デンソー | 半導体装置 |
JP7180264B2 (ja) * | 2018-10-05 | 2022-11-30 | 株式会社デンソー | 制御装置 |
JP7138596B2 (ja) | 2019-05-21 | 2022-09-16 | 三菱電機株式会社 | 半導体装置 |
CN110634817B (zh) * | 2019-09-25 | 2023-04-18 | 湖南大学 | 一种由igbt和mosfet构成的混合功率模块的封装结构 |
JP6896831B2 (ja) * | 2019-12-05 | 2021-06-30 | 三菱電機株式会社 | 半導体モジュールおよび電力変換装置 |
JP2022109006A (ja) * | 2021-01-14 | 2022-07-27 | 富士電機株式会社 | スイッチング装置およびスイッチング方法 |
WO2023189052A1 (ja) * | 2022-03-31 | 2023-10-05 | ローム株式会社 | 半導体モジュール |
WO2023223829A1 (ja) * | 2022-05-19 | 2023-11-23 | ローム株式会社 | 半導体装置 |
WO2023223802A1 (ja) * | 2022-05-19 | 2023-11-23 | ローム株式会社 | 半導体装置 |
WO2023223813A1 (ja) * | 2022-05-19 | 2023-11-23 | ローム株式会社 | 半導体装置 |
JP2024062132A (ja) | 2022-10-24 | 2024-05-09 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001245479A (ja) * | 2000-02-29 | 2001-09-07 | Mitsubishi Electric Corp | 電力半導体モジュール |
KR100708746B1 (ko) * | 2006-03-28 | 2007-04-17 | 삼성에스디아이 주식회사 | 디스플레이 패널의 구동장치 |
JP2011146686A (ja) * | 2010-10-29 | 2011-07-28 | Mitsubishi Electric Corp | パワー半導体モジュール、電力変換装置および鉄道車両 |
JP2011223668A (ja) * | 2010-04-06 | 2011-11-04 | Sumitomo Electric Ind Ltd | 電力伝達用絶縁回路および電力変換装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2458950A1 (fr) | 1979-06-12 | 1981-01-02 | Ibm France | Dispositif de commutation et son application a une alimentation de puissance du type commute |
JPS5625373A (en) * | 1979-08-08 | 1981-03-11 | Nec Corp | Control circuit for power |
JPS5739144U (ko) * | 1980-08-15 | 1982-03-02 | ||
JPS59111332A (ja) | 1982-12-17 | 1984-06-27 | Fuji Electric Corp Res & Dev Ltd | 半導体装置の製造方法 |
JPS59111332U (ja) * | 1983-01-14 | 1984-07-27 | 松下電工株式会社 | スイツチング回路 |
JPS6172411A (ja) * | 1984-09-18 | 1986-04-14 | Fuji Electric Co Ltd | スイツチング用半導体装置 |
JPH04354156A (ja) * | 1991-05-31 | 1992-12-08 | Fuji Electric Co Ltd | 半導体スイッチング装置 |
JPH0590933A (ja) * | 1991-07-15 | 1993-04-09 | Fuji Electric Co Ltd | 複合形スイツチ回路 |
JPH06141542A (ja) * | 1992-10-28 | 1994-05-20 | Fanuc Ltd | スイッチング電源回路 |
JP3674333B2 (ja) * | 1998-09-11 | 2005-07-20 | 株式会社日立製作所 | パワー半導体モジュール並びにそれを用いた電動機駆動システム |
WO2000072433A1 (fr) * | 1999-05-19 | 2000-11-30 | Kansai Research Institute | Circuit de commutation |
JP2002016486A (ja) | 2000-06-30 | 2002-01-18 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2002165439A (ja) * | 2000-09-14 | 2002-06-07 | Toyota Industries Corp | スイッチ回路 |
US7505294B2 (en) * | 2003-05-16 | 2009-03-17 | Continental Automotive Systems Us, Inc. | Tri-level inverter |
JP2005295653A (ja) * | 2004-03-31 | 2005-10-20 | Densei Lambda Kk | スイッチング電源装置 |
JP2008193779A (ja) * | 2007-02-02 | 2008-08-21 | Fuji Electric Systems Co Ltd | 半導体モジュール |
CN201194374Y (zh) | 2008-03-18 | 2009-02-11 | 艾默生网络能源有限公司 | 直流三电平变换器 |
JP5297104B2 (ja) | 2008-07-01 | 2013-09-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
EP2154784A1 (de) | 2008-08-16 | 2010-02-17 | SEMIKRON Elektronik GmbH & Co. KG | Anordnung mit einer Treiberschaltung und mindestens einem Leistungsschalter sowie Ansteuerverfahren hierzu |
CN201956925U (zh) | 2010-12-28 | 2011-08-31 | 广东易事特电源股份有限公司 | 一种单相并网逆变器的逆变电路 |
JP5805513B2 (ja) * | 2011-12-14 | 2015-11-04 | 三菱電機株式会社 | 電力用半導体装置 |
-
2011
- 2011-12-14 JP JP2011272961A patent/JP5805513B2/ja active Active
-
2012
- 2012-11-14 US US13/677,028 patent/US9106156B2/en active Active
- 2012-12-03 KR KR1020120138733A patent/KR101428527B1/ko active IP Right Grant
- 2012-12-14 CN CN201210542282.9A patent/CN103166615B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001245479A (ja) * | 2000-02-29 | 2001-09-07 | Mitsubishi Electric Corp | 電力半導体モジュール |
KR100708746B1 (ko) * | 2006-03-28 | 2007-04-17 | 삼성에스디아이 주식회사 | 디스플레이 패널의 구동장치 |
JP2011223668A (ja) * | 2010-04-06 | 2011-11-04 | Sumitomo Electric Ind Ltd | 電力伝達用絶縁回路および電力変換装置 |
JP2011146686A (ja) * | 2010-10-29 | 2011-07-28 | Mitsubishi Electric Corp | パワー半導体モジュール、電力変換装置および鉄道車両 |
Also Published As
Publication number | Publication date |
---|---|
US20130155745A1 (en) | 2013-06-20 |
JP2013125806A (ja) | 2013-06-24 |
CN103166615A (zh) | 2013-06-19 |
KR20130069405A (ko) | 2013-06-26 |
JP5805513B2 (ja) | 2015-11-04 |
US9106156B2 (en) | 2015-08-11 |
CN103166615B (zh) | 2016-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101428527B1 (ko) | 전력용 반도체장치 | |
JP5783997B2 (ja) | 電力用半導体装置 | |
US10607978B2 (en) | Semiconductor device and electronic apparatus | |
US10320380B2 (en) | Power circuit and power module using MISFET having control circuit disposed between gate and source | |
US8970261B2 (en) | Power module | |
US9048119B2 (en) | Semiconductor device with normally off and normally on transistors | |
US7875907B2 (en) | III-nitride bidirectional switches | |
US9007117B2 (en) | Solid-state switching device having a high-voltage switching transistor and a low-voltage driver transistor | |
JP5925364B2 (ja) | 電力用半導体装置 | |
US10326441B2 (en) | Active gate-source capacitance clamp for normally-off HEMT | |
CN111193395A (zh) | 基于零电流检测的谐振转换器控制 | |
US11508647B2 (en) | Semiconductor device | |
CN111316546A (zh) | 具有集成下拉晶体管的功率单元 | |
JP2019017112A (ja) | パワー回路 | |
US8169088B2 (en) | Power converter integrated circuit floor plan and package | |
US9705488B2 (en) | Semiconductor device | |
Ranjbar | Applications of Wide Bandgap (WBG) Devices in the Transportation Sector. Recent Advances in (WBG) Semiconductor Material (eg Silicon Carbide and Gallium Nitride) and Circuit Topologies | |
US10396774B2 (en) | Intelligent power module operable to be driven by negative gate voltage | |
CN111341749B (zh) | 半导体模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170720 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180719 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190722 Year of fee payment: 6 |